JP2019095621A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2019095621A
JP2019095621A JP2017225420A JP2017225420A JP2019095621A JP 2019095621 A JP2019095621 A JP 2019095621A JP 2017225420 A JP2017225420 A JP 2017225420A JP 2017225420 A JP2017225420 A JP 2017225420A JP 2019095621 A JP2019095621 A JP 2019095621A
Authority
JP
Japan
Prior art keywords
display device
liquid crystal
frame
data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017225420A
Other languages
English (en)
Inventor
哲也 香川
Tetsuya Kagawa
哲也 香川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017225420A priority Critical patent/JP2019095621A/ja
Publication of JP2019095621A publication Critical patent/JP2019095621A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】回路規模の小さいN倍速駆動時に、焼き付きを低減させた黒挿入駆動が可能な表示装置を提供する。【解決手段】ホールド型の表示デバイスを用いた表示装置において、入力画像のフレーム周波数をN倍速にする倍速変換回路と、画像データを記憶しておくメモリ部と、倍速変換後の画像データを補正する補正算出回路と、を具備し、前記補正算出回路で、前記メモリ部に記憶されている60Hzデータの第nフレームと第n+1フレームの差分を計算し、その差分データを120Hz駆動時の中間フレームデータとして使用し、中間フレームの前後のフレームはそれぞれ逆極性とする。【選択図】図1

Description

本発明は表示装置に関し、特に液晶を表示デバイスに用いた場合に、アナログ駆動の液晶の焼き付き改善に好適なものである。
液晶表示装置に使用されている液晶は、電極を設けた基板間に封入し、電極間に電圧を印加し、印加する電圧の強度によって液晶の配向を変化させ、透過する光量を制御するものである。しかし、DC電圧を印加し続けると、液晶のその特徴から配向状態が固まってしまう、焼き付きが発生してしまう。そのため、焼き付き防止対策として、AC駆動が一般的となっている。
また、動画表示時の輪郭ボケ軽減のために、入力画像60Hzのフレームレートに対して、表示を120Hzや240Hzのフレームレートで表示するN倍速駆動が知られている。N倍速駆動時でもAC駆動を行うが、このとき、さらに動画表示時の輪郭ボケ軽減のための黒挿入法を用いようとしても、単純には適用できない。その理由を、以下、図10を用いて説明する。
図10に、120Hz駆動時の垂直同期信号(以下Vsync)、通常AC駆動時の画素印加電圧、黒挿入時の画素印加電圧を示す。図中、上が120Hz駆動時の垂直同期信号で、1/120secごとにこの信号に同期してフレームが更新される。図中、中が通常AC駆動時の画素印加電圧である。nフレームとn+1フレームが同じ印加電圧であり、Vcomを中心に印加する極性が反転している(=AC駆動)。n+2フレームとn+3フレームも同様の関係であり、以降のフレームも同様の関係が続く。
また、図中、下が通常AC駆動に黒挿入を行った場合の画素印加電圧である。n+1フレームに黒を挿入すると、Vcomを中心に下方向(負極性)の印加電圧がなくなってしまい、正極性ばかりが印加されることになり、結果DC駆動と同じになり、焼き付きが発生してしまう。正極性のタイミングに黒を挿入した場合でも、同様である。
この問題を対策したものとして、特許文献1が挙げられる。特許文献1では、液晶画素に印加される画素電圧を、同一カテゴリの信号処理が実行される時系列上の画素を同一ペアとして、同一ペアごとに正負の極性を交互に切り替えるAC駆動により焼き付きを防止している。このAC駆動方法により黒挿入をした場合でも、正負の極性を補間できるために焼き付きも防止できる。
特開2007−304206号公報
しかしながら、特許文献1の方法では、1フレーム以上の画像データを保存できる大容量メモリや、補間画素を見つけるための計算が膨大になり、回路規模が大きくなってしまうことがあった。
本発明の目的は、回路規模の小さいN倍速駆動時に、焼き付きを低減させた黒挿入駆動が可能な表示装置を提供することである。
上記目的を達成するために、本発明に係る表示装置は、ホールド型の表示デバイスを用いた表示装置において、入力画像のフレーム周波数をN倍速にする倍速変換回路と、画像データを記憶しておくメモリ部と、倍速変換後の画像データを補正する補正算出回路と、を具備し、前記補正算出回路で、前記メモリ部に記憶されている60Hzデータの第nフレームと第n+1フレームの差分を計算し、その差分データを120Hz駆動時の中間フレームデータとして使用し、中間フレームの前後のフレームはそれぞれ逆極性とする、ことを特徴とする。
本発明によれば、回路規模の小さいN倍速駆動時に、焼き付きを低減させた黒挿入駆動が可能な表示装置を提供することができる。
本発明の実施形態の特徴を表すブロック図 表示装置の一例であるプロジェクタの全体ブロック図 DA変換部の詳細図 DA変換部のタイミングチャート 液晶パネルのブロック図 液晶パネルのタイミングチャート 液晶パネルの回路図 液晶パネルに印加される画素電圧のタイミングチャート 液晶パネルの動画ボケと反転表示の図 液晶のAC駆動と黒挿入の関係図 本発明の実施形態を表すフローチャート 本発明の実施形態を表すフローチャートに沿った画素電圧の遷移の図
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
(第1の実施形態)
以下、図2を参照して、本発明の第1の実施形態に係る液晶表示装置について説明する。図2において、1000は表示装置全体を示す。501は各種演算・制御及び他の表示装置と通信を行うとともに記憶部を有する制御部である。記憶部510は制御部501と接続されていて各回路ブロックに対して設定値等を記憶していて制御部501を介して各回路ブロックに設定等を行う。
201は焦点検出部で、焦点検出センサーにより表示装置から投射を行うスクリーンまでの距離を検出する。焦点検出部201内には、不図示のめがねレンズ、及びめがねレンズより入射した光束を受光する一対で構成されるラインセンサーを有し、夫々のラインセンサーのコントラスト位置を基に演算を行い、投射を行うスクリーン等の距離を検出する所謂オートフォーカスを行う。その位相差による焦点検出信号は、制御部501に入力される。
制御部501は、焦点検出部201からの焦点検出信号を基に、レンズ駆動部541にレンズ制御信号を出力して投影光学部529に含まれるAFレンズ542を、後述の液晶パネル100の画像をスクリーン等の投影部に焦点が合うように駆動を行う。
またレンズ駆動部541は、AFレンズ542を駆動するとともに、投影光学部529に含まれるズームレンズ543にて後述の液晶パネル100の画像をスクリーン等への投影倍率を変更する駆動も行う。
202は画像検出部でCCD或いはCMOSと言ったイメージセンサーで、画像入力処理部203を介して画像信号を制御部501に入力する。
544はレンズシフト部で、AFレンズ542、ズームレンズ543を含む投影光学部529の投影系レンズを上下左右にシフトさせ、後述の液晶パネル100の画像をスクリーン等への投影位置を上下左右にシフトさせる。
映像系の流れとしては、例えばプロジェクタ等の映像表示装置の場合には、不図示の外部映像ソース源より入力端子551を介して画像入力がされる。この映像入力端子から入力される信号は、コンポーネント等のアナログ信号、或いは、DVI、HDMI(登録商標)、不図示無線入力部等から出力されるデジ信号である。これを画像表示装置内に設置された電源SW、モードSW、ズームSW等を含めた入力部530からの設定情報等を元に、制御部501は画像入力部522に制御信号を送信する。
この制御部501からの制御信号によって、画像入力部522は入力端子551から入力された画像信号をA/D変換処理或いはデコード処理等を行う。そして画像処理部523によって、公知のノイズ除去・輪郭強調・画像のスケーリング及び台形補正等を行い、画像出力部601に画像データを出力する。
画像出力部601としては、本実施形態では液晶パネルを用いた方式で説明を行う。画像処理部523によって各種画像処理された出力画像データは、画像出力部601とSDRAM等のメモリ524により出力画像データを倍速駆動タイミングの同期信号及びガンマ変換等の処理が行われた、液晶パネル100を駆動するための画像データ信号を出力する。液晶パネル100を駆動するための画像データ信号は、DA変換部531によりアナログ信号に変換される。
液晶パネル100は赤(R)、緑(G)、青(B)用の3枚で構成され、夫々の液晶は、倍速駆動タイミングの同期信号と前期DA変換部531によりアナログ信号に変換された液晶駆動信号、所謂Video信号を受けて液晶パネル上に画像が形成される。この形成された画像は、前述の制御部501から駆動信号を受けた光源駆動部526によって光源527であるところのランプ或いはLEDを駆動点灯させ、光学系525によって平行光線に変換される。そして、赤(R)、緑(G)、青(B)に色分離して、赤(R)、緑(G)、青(B)用の夫々の液晶パネル100上の画像が投影光学部529を介して投影され、スクリーン上に映し出される。
基準電圧DA変換部520は、複数の出力チャンネルを持ち、制御部501からの通信信号を受けて液晶パネル100の画素電極に対して対向している電極電圧であるVcom電圧、及び液晶DA変換部531の駆動電圧設定電圧を発生させる。
図3、図4および図5をもとに、液晶パネル100の駆動動作を説明する。図3は、DA変換部の概略図で図2の画像出力部601からのCLK、DAT、Latch及びINVの入力信号を受け液晶駆動信号でVideo0〜Video7を発生させる。入力データ、CLKとDATAとLatchと出力信号Video0〜Video7のタイミングは図4(A)の通りで、CLKの立上り信号でDATAをDA変換部531内の不図示のレジスタにVideo出力分のDATAを転送する。
またINV信号は、アナログ電圧であるVideo出力を所定の中心電圧に対して、DATAより入力されたデータに応じて+−に電圧を反転させて出力するものである。ここでは、Video出力が8チャンネルを前提として、8クロック分DATAが転送された後Latch信号の立上りでDATAをLatchする。Video信号は、Latch信号の立下り後のCLKの立ち上がりのVideo信号を、Latch信号が立ち上がる前までのDATAのVideo信号に更新する。この繰り返しで、液晶パネル100への液晶駆動信号を発生させる。
液晶パネル100は、図5のようにHシフトレジスタ110及びVシフトレジスタ120と画素領域130で構成されている。図6に示すH走査動作をHシフトレジタ110でHS信号をHシフトレジスタのリセット信号及びスタート信号としてVideo0〜Video7の液晶の駆動信号を、HCLK信号の1クロック毎にVideo0〜Video7の液晶駆動信号を更新しながら垂直に8ラインの信号線をONさせてH走査を行う。
即ち、HCLKと、図4(A)に示すLatch信号は同じ周波数である。例えばここで、液晶パネル100の解像度をXGAのH:1024×V:768としたとき、HCLK:128クロックで液晶パネル100の表示部分のH方向の走査を行い、また次のHS信号でHシフトレジスタ110のリセット信号及びスタート信号として次のVラインのH走査を行う。実際には、H方向の走査に必要なHCLK:128クロックに対して数クロック、所謂ブランキングを加えたクロック数でH走査を行う。
V走査は、VS信号をVシフトレジスタ120のリセット信号及びスタート信号として、VCLK信号の1クロック毎にVシフトレジスタ120はHラインを1ライン毎シフトさせて解像度をXGAのH:1024×V:768としたとき、VCLK:768クロックで液晶パネル100のV方向の表示部分の走査を行う。実際には、H走査と同様に、V方向の走査でも必要なVCLK:768クロックに対して数クロック、ブランキングを加えたクロック数でV走査を行う。ブランキングの数は、任意である。
H走査信号/V走査信号のそれぞれの走査信号により、液晶パネル100内の画素部130に液晶駆動信号を印加する。
また表示画素H:1024×V:768の上下左右には、夫々黒領域(画素にVcom電圧印加する)を8画素有して、ブランキングクロックにより液晶駆動信号を印加する。但し、画素の位置ズレが発生した場合は、上下左右の黒領域の8画素を使用し映像信号の液晶パネル100内の画素部130への書き込み位置をズラして位置合わせを行う。
画素部130は、図7のように構成されていて、Hシフトレジスタ110は前述の通りHCLKにより動作し、DA変換部531からVideo信号149をHシフトレジスタ出力148により転送SW145をONさせて信号線147にVideo信号電圧を印加する。そして、Vシフトレジスタ120のシフトレジスタ出力146はNMOS141のゲートを駆動して、画素容量142にVideo信号電圧を蓄積する。液晶であるLC143は、画素容量142に応じて負図示偏向板にて偏向された光の透過率を変える。
次に、液晶駆動について図8をもとに説明する。図8のVsync及びVideoは、入力端子551より入力された映像信号(Video)及びVsyncである。Vsync、Hsyncと言った同期信号は、映像信号の種類によって映像信号自体に含まれている信号も有るが、ここでは信号が分離されているものとする。
VSは、前述の図6に示すタイミングで出力されるVシフトレジスタ120のリセット信号およびスタート信号である。このVS信号は、入力端子551より入力された映像信号を、図2の画像出力部601により、液晶パネル100に対して、倍速駆動用に作成されたVsyncに対して倍の周波数を持つタイミング信号である。
PJ1−Videoは、画像出部からの倍速駆動用に作成されたDATAをDA変換部531により液晶パネル駆動用にアナログ信号化したVideo信号である。画素電圧は、図7に示す画素容量142の特定の画素(本タイミングチャートでは最初の書き込み画素)の電圧であり、液晶パネル100の図7に示す回路を介して画素容量142に書き込みされる電圧である。画素電圧1は、パネルの走査時の初めの画素、画素電圧2はパネルの走査時の最後の画素の電圧である。
また、ここで動画ボケ発生の仕組みと、動画ボケ改善のための手法である、黒挿入法について説明する。図9に、液晶に表示されている物体の動きを示した例を挙げる。同図(A)を参照する。横軸が物体の動き方向、縦軸が時間である。この図が示すのは、時間とともに物体が横方向に移動している様子である。60Hz駆動の場合、1フレームは1/60=16.7msであり、液晶はホールド型の表示デバイスのため、16.7ms間は常に液晶に電圧が印加されている状態を維持する。物体の移動とともにホールド箇所が移動すると、図中の点斜線に表す箇所に、人間の目の特性上残像が残ってしまう。印加されている電圧を(A)中の右側に示す。Vcom電圧を中心として、正極性と負極性が対になり、絶対値を同じにして、極性が反転しつつ液晶に電荷を蓄え、かつ焼き付きを防ぐ動作を行っている。
それに対して、(B)では120Hz駆動(=8.3ms)駆動を行いかつ、黒挿入を行った場合の物体の移動を示す。(A)に比べ点斜線の幅が小さくなり、動画ボケが減少していることが分かる。しかし、(B)中右側に示すように表示と黒を交互に行うと、正極性のみが印加され、負極性が印加されずに焼き付きが発生してしまう。そこで、黒挿入を行いつつ焼き付きの発生を低減可能な提案を行う。
以下、図1を用いて詳細に説明する。図1は図2のDA変換部531、液晶駆動部601、メモリ524、液晶パネル100に突出している。本件は液晶駆動部601の動作が特徴である。
液晶駆動部601は映像入力を受けて、倍速変換回路611によりメモリ524に映像入力1フレーム分を書き込み、その1フレーム分の映像データを2回読み出すことにより60Hzの映像データを2回駆動する所謂倍速駆動(120Hz駆動)を行うデータ信号をつくる。
データ信号を受けたガンマ回路612は、液晶パネル100のガンマ特性に合わせたデータ信号の補正を行う。ガンマ回路から出力されたデータ信号は、補正算出回路617に入力される。補正算出回路617では、入力されたデータをメモリ619に2フレーム以上記憶させ、ある画素における輝度データの差分を算出する。出力処理回路613により液晶パネル100の走査方向、左/右、上/下の方向に合わせたデータの並び替えを行いセレクタ回路618を介してDA変換部531出力しDA変換部531は液晶駆動信号(電圧)を出力して液晶パネル100を駆動する。
PLL回路614は、逓倍速により各回路のクロック/データの位相を最適化する。TG回路615は、液晶パネル100に対してのDA変換部531より出力された液晶駆動信号(電圧)の液晶パネル525のH/Vの夫々のシフトレジスタのタイミング信号を出力する。レジスタ回路616は、各回路の設定及び調整値の書き込みを行う。
以上のような構成で、第1の実施形態の動作を図11のフローチャートと、フローチャートのフローに沿ったある任意の画素の輝度データの遷移を図12をもとに説明する。#101にて、不図示の映像ソース危機から図10の#551を通して映像データが入力される。液晶駆動部601までの過程は上で記載しているので省略する。映像データは図1の倍速変換回路611に入力されているものとする。
#102において、倍速変換回路611で60Hzのデータがメモリ524に2フレーム分書き込まれる。図13(A)はVsyncであり、ある任意の画素における60Hz時の輝度データの、第1フレーム@60Hz:輝度値=3、第2フレーム@60Hz:輝度値=2(図13(B))とすると、倍速変換後は、第1フレーム1@120Hz:輝度値=3、第1フレーム2@120Hz:輝度値=3、第2フレーム1@120Hz:輝度値=2、第2フレーム2@120Hz:輝度値=2となる(図13(C))。
#103において、ガンマ回路612でガンマ補正が行われる。ガンマ補正は液晶パネル個々の特性により補正値が異なる。ここでは、簡単化のために、第1フレーム1,2@120Hz:輝度値=4、第2フレーム1,2@120Hz:輝度値=3と、ガンマ補正によりそれぞれ+1されたものとする(図13(D))。ここでは一例として、ガンマ補正について述べたが、液晶の輝度に関わる要因として、液晶回路内部のトランジスタのプロセスバラつき、動画補正のエッジ強調、液晶応答性を上げるためのオーバードライブなどの補正を追加しても良い。
#104では、補正算出回路617でメモリ618に記憶されている2フレーム分の画像データの差分を算出する。例えば、第1フレーム1@120Hz:輝度値=4、第2フレーム1@120Hz:輝度値=3では、4−3=+1となる。この結果の「+1」を第1フレーム2@120Hzに使用する(図13(E))。
#105において、各第nフレーム1,2@120Hzの反転、非反転フラグを決定する。反転、非反転とは、前述にあるようにDA変換部531でのVcomを中心とする正極性か負極性かを決定することである。非反転を正極性、反転を負極性になることとする。第nフレーム1@120Hzでは前述のとおり、第nフレーム@60Hzの輝度値をそのまま使用するため、単純に交互に正極性、負極性を繰り返す。
例えば第1フレーム1@120Hzを非反転とすると、第2フレーム1@120Hzは反転、第3フレーム1@120Hzは非反転・・・のように繰り返す。第nフレーム2@120Hzでは、上述の算出した値によって反転、非反転を決定する。例えば第1フレーム2@120Hzは4−3=+1と正の値となった。この場合は反転とする。もし仮に負の値が出れば非反転とする(図13(E))。結果、図13(E)に示すように、各フレームごとの輝度値と反転フラグが決定された。
反転フラグはデータbitの中に含めてもよいし、専用のラインを持ち、High:反転、Low:非反転のようにしてもよい。ただし、図13(B)−(E)はデジタルデータであり、画素に印加される直接の電圧ではない。決定された各フレームでのデジタルデータをもとに出力処理回路613、セレクタ回路618の処理を通りDA変換部531に出力される。ここでは、それぞれの詳細の処理については説明しない。
#106では、#105で生成されたフラグとデータをもとにDA変換部531でDA変換を行う。図13(F)を参照しながら、説明する。第1フレーム1@120Hzは輝度値=4かつフラグが非反転のため、Vcomを中心に正(上)方向の輝度値4のアナログ電圧を生成する。第1フレーム2@120Hzは輝度値=1かつフラグが反転のため、Vcomを中心に負(下)方向に輝度値1のアナログ電圧を生成する。第2フレーム1@120Hzは輝度値=3かつフラグが反転のため、Vcomを中心に輝度値3のアナログ電圧を生成する。よってVcomを中心に正方向電圧は4、負方向電圧は4となり、DCを相殺することが可能になる。
また、#104において、第1フレーム1@120Hzと第2フレーム1@120Hzの輝度値が十分に大きい場合、例えば第1フレーム1@120Hz:輝度値=100(白レベル)、第2フレーム1@120Hz:輝度値=0(黒レベル)だとすると、第1フレーム2@120Hzが負極性の輝度=100となってしまう。本来、第nフレーム2@120Hzは、中間の補間フレームであるため、目に見えて目立った輝度では、黒挿入のような輝度を落とす効果が得られない。
そこで、目に見えないようなレベルの閾値をあらかじめ定めておき、閾値を超えた値は次のフレームに持ち越して計算を行う。例えば、図13(G)に示す。閾値を輝度値=20と定めたとする。第1フレーム1@120Hz:輝度値=100、第2フレーム1@120Hz:輝度値=0とした場合、その差は+100である。これは閾値=20を超えているため、第1フレーム2@120Hzでは輝度値=20のみとする。残りの輝度値80は次のフレームの計算時に加算する。
この後4フレーム黒が続けば、20*4=80で相殺することができる。連続して黒が続かなくとも、差分が20以下の場合には補てんして相殺していく。また、連続したフレームが輝度値=100(白レベル)のように、その差がない場合では、中間フレームでの補間は0であるが、あまりにも輝度の落差があるとフリッカーとなり明滅が見えてしまう。そこで、図13(H)に示すように、連続したフレームがある閾値A以上の輝度値であり、その差分が別の閾値B以下であれば中間フレームを補てんする。
閾値A=80、B=10とすると第1フレーム1@120Hz:輝度値=100、第2フレーム1@120Hz:輝度値=100であれば、互いに閾値A以上であり、その差分は100−100=0で閾値B以下である。この場合には第1フレーム1@120Hz:輝度値*0.8を中間フレームに補てんする。以上のように様々な条件を設けることにより、その差分を補てんすることで動画視認性を向上させつつ、焼き付きを低減することができる。
なお、液晶表示装置が適用される電子機器としては、液晶プロジェクタ、液晶テレビの他、携帯電話、ノートパソコン、デジタルスチルカメラカーナビゲーション装置等の機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した表示装置が適用可能であることは言うまでもない。
611:倍速変換回路
612:ガンマ回路
613:出力処理回路
614:PLL回路
615:TG回路
616:レジスタ回路
617:補正算出回路
618:セレクタ回路
619:メモリ

Claims (8)

  1. ホールド型の表示デバイスを用いた表示装置において、
    入力画像のフレーム周波数をN倍速にする倍速変換回路と、
    画像データを記憶しておくメモリ部と、
    倍速変換後の画像データを補正する補正算出回路と、
    を具備し、
    前記補正算出回路で、前記メモリ部に記憶されている60Hzデータの第nフレームと第n+1フレームの差分を計算し、その差分データを120Hz駆動時の中間フレームデータとして使用し、中間フレームの前後のフレームはそれぞれ逆極性とする、
    ことを特徴とする表示装置。
  2. 前記中間フレームデータは、算出結果の正負に応じて極性が決定されることを特徴とする請求項1に記載の表示装置。
  3. 前記中間フレームデータとして使用する差分データは、該差分データがある閾値より大きい場合は、前記閾値を超えたデータを、次のフレームの前記中間フレームに加算して使用することを特徴とする請求項1に記載の表示装置。
  4. 前記表示デバイスは液晶であり、
    前記中間フレームにおける前記液晶への印加電圧は、前記液晶の回路内部のトランジスタのプロセスバラつき補正を含むことを特徴とする請求項1に記載の表示装置。
  5. 前記表示デバイスは液晶であり、
    前記中間フレームにおける前記液晶への印加電圧は、動画補正時のエッジ強調補正を含むことを特徴とする請求項1に記載の表示装置。
  6. 前記表示デバイスは液晶であり、
    前記中間フレームにおける前記液晶への印加電圧は、前記液晶のオーバードライブ動作の補正を含むことを特徴とする請求項1に記載の表示装置。
  7. 電源ON中にDC成分が相殺完了しなかった場合、電源OFF時に光源を切った後に相殺DCを印加することを特徴とする請求項3に記載の表示装置。
  8. 電源ON中にDC成分が相殺完了しなかった場合、黒が連続して入力されたときに、ある閾値以下の前記中間フレームを連続して生成することを特徴とする請求項3に記載の表示装置。
JP2017225420A 2017-11-24 2017-11-24 表示装置 Pending JP2019095621A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017225420A JP2019095621A (ja) 2017-11-24 2017-11-24 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017225420A JP2019095621A (ja) 2017-11-24 2017-11-24 表示装置

Publications (1)

Publication Number Publication Date
JP2019095621A true JP2019095621A (ja) 2019-06-20

Family

ID=66971539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017225420A Pending JP2019095621A (ja) 2017-11-24 2017-11-24 表示装置

Country Status (1)

Country Link
JP (1) JP2019095621A (ja)

Similar Documents

Publication Publication Date Title
US8952879B2 (en) Hold type image display system
KR101310379B1 (ko) 액정표시장치와 그 구동방법
JP4816031B2 (ja) 表示装置および表示装置の駆動方法
KR101330459B1 (ko) 액정표시장치
JP5332485B2 (ja) 電気光学装置
JP2010211187A (ja) 液晶表示装置とその駆動方法
JP2005352315A (ja) 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びに、電気光学装置及び電子機器
JP2010079151A (ja) 電気光学装置、その駆動方法、および電子機器
JP2005025189A (ja) 液晶表示装置の駆動装置および駆動方法
JP5924478B2 (ja) 画像処理装置、プロジェクターおよび画像処理方法
US7855704B2 (en) Liquid crystal device, control circuit therefor, and electronic apparatus
WO2015056363A1 (ja) 表示装置
JP6233047B2 (ja) 映像処理回路、映像処理方法、電気光学装置及び電子機器
JP2008185993A (ja) 電気光学装置、処理回路、処理方法およびプロジェクタ
JP5617152B2 (ja) 電気光学装置、駆動方法および電子機器
US9019325B2 (en) Liquid crystal display device
US9858890B2 (en) Driver unit for electro-optical device, electro-optical device, electronic apparatus, and method for driving electro-optical device that perform overdrive processing
JP2010091968A (ja) 走査線駆動回路および電気光学装置
JP4678344B2 (ja) 電気光学装置、表示データの処理回路、処理方法および電子機器
JP4678345B2 (ja) 電気光学装置、表示データの処理回路、処理方法および電子機器
JP2014170096A (ja) 駆動制御装置、電気光学装置、電子機器および駆動制御方法
JP2019095621A (ja) 表示装置
JP2010026281A (ja) 電気光学装置、駆動方法および電子機器
JP2012145798A (ja) 電気光学装置、電気光学装置の駆動回路および電子機器
KR100994229B1 (ko) 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20191125