JP2019087295A

JP2019087295A - メモリー装置

Info

Publication number: JP2019087295A
Application number: JP2018199096A
Authority: JP
Inventors: 菜▲うく▼ 林; Chea Ouk Lim; 太熙羅; Tae Hui Na; 禎鮮于; Sunwoo Jung; ▲よん▼▲じゅん▼ 李; Yong Jun Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2017-11-02
Filing date: 2018-10-23
Publication date: 2019-06-06
Anticipated expiration: 2038-10-23
Also published as: KR20190050268A; KR102407455B1; JP7130523B2

Abstract

【課題】メモリーセルのそれぞれのセンシングマージンを増加させるとともに、動作中にメモリーセルで発生する意図しないしきい値電圧の変化を最小化することができるメモリー装置を提供する。【解決手段】メモリー装置１０は、スイッチ素子及びスイッチ素子と連結されて相変化物質を有する情報格納素子を有する複数のメモリーセルを含むメモリーセルアレイ３０と、メモリーセルに動作電流を入力してメモリーセルに対する制御動作を実行し、動作電流の入力前及び後の少なくとも１つに、メモリーセル内で情報格納素子からスイッチ素子に流れる補償電流をメモリーセルに入力するメモリーコントローラー２０と、を含む。【選択図】図１

Description

本発明は、メモリー装置に関する。

抵抗を用いたメモリー装置は、相変化メモリー装置（ＰＲＡＭ：ＰｈａｓｅｃｈａｎｇｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、抵抗メモリー装置（ＲｅＲＡＭ：ＲｅｓｉｓｔｉｖｅＲＡＭ）、磁気メモリー装置（ＭＲＡＭ：ＭａｇｎｅｔｉｃＲＡＭ）などを含む。電荷を充電または放電する方式によりデータを記録する動的メモリー装置（ＤＲＡＭ：ＤｙｎａｍｉｃＲＡＭ）とは異なり、抵抗を用いたメモリー装置は、抵抗の変化を用いてデータを記録または消去することができる。

本発明の実施形態における課題の１つは、メモリーセルのそれぞれのセンシングマージンを増加させるとともに、動作中にメモリーセルで発生する意図しないしきい値電圧の変化を最小化することができるメモリー装置を提供することにある。

本発明の一実施形態によるメモリー装置は、スイッチ素子、及び上記スイッチ素子と連結されて相変化物質を有する情報格納素子を有する複数のメモリーセルを含むメモリーセルアレイと、上記メモリーセルに動作電流を入力して上記メモリーセルに対する制御動作を実行するメモリーコントローラーであって、上記動作電流の入力前及び後のうち少なくとも何れかのタイミングにおいて、上記メモリーセル内で上記情報格納素子から上記スイッチ素子に流れる補償電流を上記メモリーセルに入力するメモリーコントローラーと、を含む。

本発明の一実施形態によるメモリー装置は、第１電極、上記第１電極に連結されるスイッチ素子、上記スイッチ素子と連結される情報格納素子、及び上記情報格納素子に連結される第２電極を有する複数のメモリーセルを含むメモリーセルアレイと、上記メモリーセルに読み出し電流を入力して上記メモリーセルに格納されたデータを読み出すメモリーコントローラーであって、上記読み出し電流の入力前及び後のうち少なくとも何れか１のタイミングにおいて、上記第２電極に補償電流を入力するメモリーコントローラーと、を含む。

本発明の一実施形態によるメモリー装置は、第１電極、上記第１電極に連結されるスイッチ素子、上記スイッチ素子と連結される情報格納素子、及び上記情報格納素子に連結される第２電極を有する複数のメモリーセルを含むメモリーセルアレイと、上記メモリーセルにプログラム電流を入力して上記メモリーセルにデータを格納するメモリーコントローラーであって、上記プログラム電流の入力後に上記第２電極に補償電流を入力するメモリーコントローラーと、を含む。

本発明の一実施形態によると、メモリーセルからデータを読み出すこと、メモリーセルにデータを記録することなどの制御動作を実行する前及び／または後に所定の補償電流を入力することができ、補償電流は、メモリーセル内で情報格納素子からスイッチ素子に流れることができる。したがって、制御動作が実行される前及び／または後にメモリーセルのセンシングマージンを効果的に確保することができ、メモリー装置を安定して動作させることができる。

本発明の多様且つ有益な利点と効果は上述の内容に限定されず、本発明の具体的な実施形態を説明する過程で、より容易に理解されることができる。

本発明の一実施形態によるメモリー装置を簡単に示したブロック図である。本発明の一実施形態によるメモリー装置に含まれるメモリーセルアレイを簡単に示した図である。本発明の一実施形態によるメモリー装置に含まれるメモリーセルの構造を簡単に示した図である。本発明の一実施形態によるメモリー装置の動作を説明するために提供される図である。本発明の一実施形態によるメモリー装置の動作を説明するために提供される図である。（ａ）及び（ｂ）は、本発明の一実施形態によるメモリー装置の動作を説明するために提供される図である。（ａ）及び（ｂ）は、本発明の一実施形態によるメモリー装置の読み出し動作を説明するために提供される図である。（ａ）及び（ｂ）は、本発明の一実施形態によるメモリー装置の読み出し動作を説明するために提供される図である。（ａ）、（ｂ）及び（ｃ）は、本発明の一実施形態によるメモリー装置の読み出し電圧分布を示した図である。（ａ）、（ｂ）は、本発明の一実施形態によるメモリー装置の読み出し動作を説明するために提供される図である。（ａ）〜（ｅ）は、本発明の一実施形態によるメモリー装置の読み出し電圧分布を示した図である。（ａ）〜（ｃ）は、本発明の一実施形態によるメモリー装置の動作を説明するために提供される図である。本発明の一実施形態によるメモリー装置のプログラム動作を説明するために提供される図である。（ａ）〜（ｃ）は、本発明の一実施形態によるメモリー装置の読み出し電圧分布を示した図である。本発明の一実施形態によるメモリー装置を含む電子機器を簡単に示したブロック図である。

以下、添付図面を参照して本発明の好ましい実施形態を次のように説明する。

図１は本発明の一実施形態によるメモリー装置を簡単に示したブロック図である。図２は本発明の一実施形態によるメモリー装置に含まれるメモリーセルアレイを簡単に示した図である。

先ず、図１を参照すると、本発明の一実施形態によるメモリー装置１０は、メモリーコントローラー２０と、メモリーセルアレイ３０と、を含むことができる。メモリーコントローラー２０は、コントロールロジック２１、ロードライバ２２、及びコラムドライバ２３などを含むことができる。メモリーセルアレイ３０は複数のメモリーセルＭＣを含むことができる。

一実施形態において、ロードライバ２２は第１導電性ラインＣＬ１を介してメモリーセルＭＣと連結され、コラムドライバ２３は第２導電性ラインＣＬ２を介してメモリーセルＭＣと連結されることができる。一実施形態において、ロードライバ２２は、データを記録または読み出すメモリーセルＭＣを選択するためのアドレスデコーダー回路を含むことができ、コラムドライバ２３は、メモリーセルＭＣにデータを記録するか、メモリーセルＭＣからデータを読み出すための読み出し／書き込み回路を含むことができる。ロードライバ２２とコラムドライバ２３の動作は、コントロールロジック２１によって制御されることができる。ロードライバ２２とコラムドライバ２３のそれぞれは、第１導電性ラインＣＬ１と第２導電性ラインＣＬ２を介してメモリーセルＭＣと連結されることができる。一例として、第１導電性ラインＣＬ１と第２導電性ラインＣＬ２は、それぞれワードラインとビットラインに対応することができる。

図２を参照すると、本発明の一実施形態によるメモリーセルアレイ３０は複数のメモリーセルＭＣを含むことができる。メモリーセルＭＣは第１導電性ラインＣＬ１と第２導電性ラインＣＬ２が交差する地点に設けられることができる。すなわち、メモリーセルＭＣのそれぞれは、１つの第１導電性ラインＣＬ１と１つの第２導電性ラインＣＬ２に連結されることができる。

メモリーセルＭＣのそれぞれは、スイッチ素子ＳＷと、情報格納素子ＶＲと、を含むことができる。一実施形態において、スイッチ素子ＳＷは、ＰＮ接合ダイオード、ショットキーダイオード、及びオボニック閾値スイッチ（ＯＴＳ）の少なくとも１つを含むことができる。一方、一実施形態において、情報格納素子ＶＲは、カルコゲナイド（Ｃｈａｌｃｏｇｅｎｉｄｅ）物質及び超格子（Ｓｕｐｅｒ−ｌａｔｔｉｃｅ）の何れか１つを有する相変化物質で形成されることができる。すなわち、情報格納素子ＶＲは、加熱時間及び温度などによって非晶質相と結晶質相への相転移が可能な相変化物質を含むことができる。情報格納素子ＶＲとスイッチ素子ＳＷは、互いに直列に連結されることができる。

メモリーコントローラー２０は、第１導電性ラインＣＬ１と第２導電性ラインＣＬ２を介して、複数のメモリーセルＭＣのそれぞれに含まれる情報格納素子ＶＲの相変化物質を非晶質相または結晶質相に相転移させることで、データを記録または消去することができる。一実施形態において、メモリーコントローラー２０は、メモリーセルＭＣに含まれる情報格納素子ＶＲの相変化物質を非晶質相に相転移させることで、情報格納素子ＶＲの抵抗を増加させ、データを記録することができる。これに対し、メモリーコントローラー２０は、メモリーセルＭＣに含まれる情報格納素子ＶＲの相変化物質を結晶質相に相転移させることで、情報格納素子ＶＲの抵抗を減少させ、データを消去することができる。メモリーコントローラー２０は、複数のメモリーセルＭＣのそれぞれに含まれる情報格納素子ＶＲの抵抗またはしきい値電圧を検出することで、複数のメモリーセルＭＣのそれぞれのデータを読み出すことができる。

図３は本発明の一実施形態によるメモリー装置に含まれるメモリーセルの構造を簡単に示した図である。図３を参照すると、本発明の一実施形態によるメモリー装置１００は、第１ワードライン１０１とビットライン１０３との間に設けられる第１メモリーセルＭＣ１と、第２ワードライン１０２とビットライン１０３との間に設けられる第２メモリーセルＭＣ２と、を含むことができる。第１メモリーセルＭＣ１と第２メモリーセルＭＣ２は、それぞれ独立したメモリーセルとして動作することができる。

第１メモリーセルＭＣ１は、第１加熱電極１１０、第１情報格納素子１２０、及び第１スイッチ素子１３０などを含むことができる。第１スイッチ素子１３０は、第１スイッチ電極１３１、第２スイッチ電極１３２、及びその間に配置される第１選択層１３３などを含むことができる。一実施形態において、第１選択層１３３はオボニック閾値スイッチ（ＯｖｏｎｉｃＴｈｒｅｓｈｏｌｄＳｗｉｔｃｈ、ＯＴＳ）物質を含むことができる。第１スイッチ電極１３１と第２スイッチ電極１３２との間にしきい値電圧より大きい電圧が印加されると、第１選択層１３３を介して電流が流れることができる。

第１情報格納素子１２０は相変化物質を含むことができ、一実施形態において、カルコゲナイド物質を含むことができる。一例として、第１情報格納素子１２０はＧｅ−Ｓｂ−Ｔｅ（ＧＳＴ）を含むことができ、第１情報格納素子１２０に含まれる元素の種類及びその化学的組成比に応じて、第１情報格納素子１２０の結晶化温度、融点、結晶化エネルギーによる相変化速度などが決定されることができる。

第２メモリーセルＭＣ２は第１メモリーセルＭＣ１と類似の構造を有することができる。図３を参照すると、第２メモリーセルＭＣ２は、第２加熱電極１４０、第２情報格納素子１５０、及び第２スイッチ素子１６０などを含むことができる。第２加熱電極１４０、第２情報格納素子１５０、及び第２スイッチ素子１６０のそれぞれの構造及び特徴は、第１加熱電極１１０、第１情報格納素子１２０、及び第１スイッチ素子１３０と類似する。以下、第１メモリーセルＭＣ１を例示として参照し、データを記録及び消去する方法を説明する。

第１ワードライン１０１とビットライン１０３を介して電圧が供給されると、第１加熱電極１１０と第１情報格納素子１２０との界面で、上記電圧によるジュール熱（ＪｏｕｌｅＨｅａｔ）が発生することができる。上記ジュール熱により、第１情報格納素子１２０を構成する相変化物質が非晶質相から結晶質相に変わるか、結晶質相から非晶質相に変わることができる。第１情報格納素子１２０は、非晶質相で高い抵抗を有し、結晶質相で低い抵抗を有することができる。一実施形態において、第１情報格納素子１２０の抵抗値に応じて、データ「０」または「１」を定義することができる。

第１メモリーセルＭＣ１にデータを記録するために、第１ワードライン１０１とビットライン１０３を介してプログラム電圧を供給することができる。上記プログラム電圧は、第１スイッチ素子１３０に含まれるオボニック閾値スイッチ物質のしきい値電圧より大きいため、第１スイッチ素子１３０を介して電流が流れることができる。上記プログラム電圧により、第１情報格納素子１２０に含まれる相変化物質が非晶質相から結晶質相に変わることができ、これによって第１メモリー領域にデータを記録することができる。一実施形態において、第１情報格納素子１２０に含まれる相変化物質が結晶質相を有する場合を、セット（ｓｅｔ）状態と定義することができる。

一方、第１メモリーセルＭＣ１に記録されたデータを消去するために、第１情報格納素子１２０に含まれる相変化物質を結晶質相から非晶質相に戻すことができる。一例として、第１ワードライン１０１とビットライン１０３を介して所定の消去電圧を供給することができる。上記消去電圧により、第１情報格納素子１２０に含まれる相変化物質が結晶質相から非晶質相に変わることができる。一例として、上記消去電圧の最大値は、上記プログラム電圧の最大値より大きいことができ、上記消去電圧が供給される時間は、上記プログラム電圧が供給される時間より短いことができる。

上述のように、情報格納素子１２０、１５０に含まれる相変化物質の状態に応じて情報格納素子１２０、１５０の抵抗値が変わることができ、メモリーコントローラーは、情報格納素子１２０、１５０の抵抗からデータ「０」と「１」を区分することができる。したがって、情報格納素子１２０、１５０に含まれる相変化物質の状態に応じて現れる情報格納素子１２０、１５０の抵抗差が大きいほど、メモリーコントローラーがデータを正確に記録または読み取ることができる。

図４及び図５は、本発明の一実施形態によるメモリー装置の動作を説明するために提供される図である。

本発明の一実施形態によるメモリー装置は、メモリーコントローラー２２０がメモリーセル２１０に供給する電源によって動作することができる。図４及び図５を参照すると、メモリーコントローラー２２０は、第１方向に流れる第１電流Ｉ１と、第２方向に流れる第２電流Ｉ２の少なくとも１つをメモリーセル２１０に入力することができる。一実施形態において、第１方向と第２方向は互いに反対方向であることができる。

メモリーセル２１０は、下部電極２１１、加熱電極２１２、情報格納素子２１４、スイッチ素子２１５、及び上部電極２１６などを含むことができる。下部電極２１１と上部電極２１６は、ワードラインまたはビットラインなどを介して、メモリーコントローラー２２０が出力する電圧の供給を受けることができる。加熱電極２１２の周辺には絶縁層２１３が設けられることができ、加熱電極２１２と隣接する情報格納素子２１４の一部領域２１４ａで、第１電流Ｉ１または第２電流Ｉ２による相変化が発生することができる。

図４を参照すると、メモリーコントローラー２２０によって第１方向に供給される第１電流Ｉ１は、メモリーセル２１０内でスイッチ素子２１５から情報格納素子２１４に流れることができる。反対に、図５を参照すると、第２方向に供給される第２電流Ｉ２は、メモリーセル２１０内で情報格納素子２１４からスイッチ素子２１５に流れることができる。したがって、ペルチェ効果（ＰｅｌｔｉｅｒＥｆｆｅｃｔ）により、加熱電極２１２で発生する熱による影響は、第２電流Ｉ２を供給する時が、第１電流Ｉ１を供給する時に比べて少ないことができる。

一実施形態において、データを記録するためのプログラム（ｐｒｏｇｒａｍ）動作は、第１方向にプログラム電流を入力することで実行されることができる。一実施形態において、プログラム電流により、情報格納素子２１４が結晶質相から非晶質相に変わることができる。メモリーコントローラー２２０は、メモリーセル２１０の抵抗が大きい場合、メモリーセル２１０がプログラムされていると判断することができる。

一方、メモリーセル２１０のデータを判別するための読み出し（ｒｅａｄ）動作は、第１方向または第２方向に読み出し電流を入力することで実行されることができる。読み出し動作によってメモリーセル２１０で意図しない情報格納素子２１４の状態変化が発生することを防止するために、読み出し電流はプログラム電流に比べて小さい大きさを有することができる。メモリーコントローラー２２０は、読み出し電流をメモリーセル２１０に供給してメモリーセル２１０の抵抗値を測定することができ、上記抵抗値の大きさに基づいて、メモリーセル２１０にデータが記録されているか否かを判断することができる。

本発明の一実施形態によるメモリー装置では、メモリーセル２１０に含まれる情報格納素子２１４の相変化現象を用いてデータを記録または消去することができる。一例として、情報格納素子２１４が結晶質相を有して相対的に低い抵抗値を有する時と、情報格納素子２１４が非晶質相を有して相対的に高い抵抗値を有する時を区分して、データ「０」と「１」をプログラムして読み出すことができる。したがって、情報格納素子２１４の状態による、メモリーセル２１０から検出される電圧の差が大きいほど、メモリーコントローラー２２０がメモリーセル２１０に記録されたデータを正確に読み出すことができる。

一方、スイッチ素子２１５ではドリフト（ｄｒｉｆｔ）現象が発生し得る。このドリフト現象により、情報格納素子２１４の状態による、メモリーセル２１０から検出される電圧の差が減少し得る。一例として、スイッチ素子２１５で発生するドリフト現象により、情報格納素子２１４が結晶質相を有するメモリーセル２１０の全体抵抗が増加し得て、結果として、情報格納素子２１４の状態によるメモリーセル２１０の電圧差が減少し得る。そのため、ドリフト現象により、メモリーセル２１０に格納されたデータを正確に読み出すことができない問題が発生する恐れがある。

本発明の一実施形態では、メモリーコントローラー２２０がメモリーセル２１０に記録されたデータを読み出す前に、補償電流をメモリーセル２１０に入力することで、ドリフト現象による問題を解決することができる。一実施形態において、メモリーコントローラー２２０は、第２電流Ｉ２と同一の第２方向に補償電流を入力することができ、情報格納素子２１４に与える影響を最小化しながら、補償電流でスイッチ素子２１５のみをターンオンさせることができる。したがって、スイッチ素子２１５で発生するドリフト現象によって結晶質相の情報格納素子２１４を有するメモリーセル２１０の抵抗が増加することを補償することができる。

一実施形態において、補償電流は、読み出し動作が完了した後に入力されてもよい。読み出し動作が完了した後に入力される補償電流は、スイッチ素子２１５のドリフト現象によるメモリーセル２１０の抵抗増加を補償するか、または読み出し電流によって増加したメモリーセル２１０の抵抗を補償することができる。または、一実施形態において、読み出し動作の前及び後の両方に補償電流を入力してもよい。

また、本発明の一実施形態では、メモリーコントローラー２２０がメモリーセル２１０にプログラム電圧を供給した後、情報格納素子２１４を迅速に安定化させるための目的として、補償電流をメモリーセル２１０に入力してプログラム動作を完了することができる。プログラム動作でメモリーセル２１０に入力される補償電流は、プログラム電圧によって非晶質相に相変化された情報格納素子２１４内でドリフト現象を起こすエネルギーを供給するための電圧であることができる。補償電流により、情報格納素子２１４が非晶質相で迅速に安定化されることができ、結果として、情報格納素子２１４の抵抗値が迅速に増加することができる。したがって、情報格納素子２１４の相変化によるメモリーセル２１０の抵抗差を増加させることができ、メモリーコントローラー２２０がメモリーセル２１０に記録されたデータを正確に読み出すことができる。プログラム動作後に入力される補償電流は、メモリーセル２１０に与える影響を最小化するために、第２電流Ｉ２と同一の第２方向に入力されることができる。

図６は本発明の一実施形態によるメモリー装置の動作を説明するために提供される図である。先ず、図６（ａ）を参照すると、セット状態（ｓｅｔｓｔａｔｅ）を有するメモリーセルに読み出し電流を入力する時に検出されるセット読み出し電圧分布３００と、リセット状態（ｒｅｓｅｔｓｔａｔｅ）を有するメモリーセルに読み出し電流を入力する時に検出されるリセット読み出し電圧分布４００が示されている。一実施形態において、セット状態は、情報格納素子が結晶質相を有する状態であり、リセット状態は、情報格納素子が非晶質相を有する状態であることができる。セット状態で情報格納素子が相対的により低い抵抗を有するため、セット読み出し電圧分布３００がリセット読み出し電圧分布４００に比べて小さいことができる。

図６（ａ）に示した一実施形態は、スイッチ素子などでドリフト現象などが発生しない理想的な場合であって、セット読み出し電圧分布３００は第１セット分布３０１を有し、リセット読み出し電圧分布４００は第１リセット分布４０１を有することができる。図６（ａ）を参照すると、第１セット分布３０１と第１リセット分布４０１との間に所定のセンシングマージンＳＭが存在することができる。メモリーコントローラーは、メモリーセルから検出した読み出し電圧を、センシングマージンＳＭ内に位置する基準電圧Ｖ_ＲＥＦと比較することで、メモリーセルの状態をセット状態とリセット状態のうち１つに決定することができる。

次に、図６（ｂ）に示した実施形態は、セット状態を有するメモリーセルのスイッチ素子でドリフト現象が発生する場合に相当する。図６（ｂ）を参照すると、メモリーセルのスイッチ素子で発生するドリフト現象により、セット読み出し電圧分布３００が第１セット分布３０１から第２セット分布３０２に増加する。図６（ｂ）に示した実施形態を図６（ａ）に示した実施形態と比較すると、セット読み出し電圧分布３００が第２セット分布３０２に増加することにより、センシングマージンＳＭが減少し得る。第１セット分布３０１と第２セット分布３０２との差が大きいと、第２セット分布３０２の一部が基準電圧Ｖ_ＲＥＦと重なることもあり、メモリーコントローラーがメモリーセルからデータを読み出す読み出し動作でエラーが発生する恐れがある。

図７及び図８は、本発明の一実施形態によるメモリー装置の読み出し動作を説明するために提供される図である。

先ず、図７を参照すると、本発明の一実施形態では、読み出し電流Ｉ_ＲＤを入力した後に補償電流Ｉ_ＣＰを入力することができる。図７（ａ）を参照すると、補償電流Ｉ_ＣＰは読み出し電流Ｉ_ＲＤと反対方向に入力されることができる。一例として、読み出し電流Ｉ_ＲＤは、メモリーセル内でスイッチ素子から情報格納素子に流れるように入力されることができ、補償電流Ｉ_ＣＰは、メモリーセル内で情報格納素子からスイッチ素子に流れるように入力されることができる。したがって、補償電流Ｉ_ＣＰは、情報格納素子に与える影響を最小化しながらスイッチ素子をターンオンさせることができ、スイッチ素子で発生するドリフト現象を除去することができる。

次に、図７（ｂ）を参照すると、補償電流Ｉ_ＣＰと読み出し電流Ｉ_ＲＤが同一の方向に入力されてもよい。図７（ｂ）に示した一実施形態において、補償電流Ｉ_ＣＰと読み出し電流Ｉ_ＲＤは、両方ともメモリーセル内で情報格納素子からスイッチ素子に流れるように入力されることができる。したがって、読み出し電流Ｉ_ＲＤによってメモリーセルのヒーターで発生する熱が最小化されることができ、情報格納素子で発生し得る相変化現象を効果的に抑えることができる。また、補償電流Ｉ_ＣＰを用いて、スイッチ素子で発生するドリフト現象を除去することができる。

一方、図８に示した一実施形態では、読み出し電流Ｉ_ＲＤを入力する前に補償電流Ｉ_ＣＰを入力することができる。図８（ａ）を参照すると、補償電流Ｉ_ＣＰは読み出し電流Ｉ_ＲＤと反対方向に入力されることができる。一例として、読み出し電流Ｉ_ＲＤは、メモリーセル内でスイッチ素子から情報格納素子に流れるように入力されることができ、補償電流Ｉ_ＣＰは、メモリーセル内で情報格納素子からスイッチ素子に流れるように入力されることができる。したがって、補償電流Ｉ_ＣＰは、情報格納素子に与える影響を最小化しながらスイッチ素子をターンオンさせることができ、スイッチ素子で発生するドリフト現象を除去することができる。

図８（ｂ）に示した一実施形態では、補償電流Ｉ_ＣＰと読み出し電流Ｉ_ＲＤが同一の方向に入力されることができる。図８（ｂ）に示した一実施形態において、補償電流Ｉ_ＣＰと読み出し電流Ｉ_ＲＤは、両方ともメモリーセル内で情報格納素子からスイッチ素子に流れるように入力されることができる。したがって、読み出し電流Ｉ_ＲＤによってメモリーセルのヒーターで発生する熱が最小化されることができ、情報格納素子で発生し得る相変化現象を効果的に抑えることができる。また、補償電流Ｉ_ＣＰを用いて、スイッチ素子で発生するドリフト現象を除去することができる。

図７及び図８を参照して説明した実施形態において、補償電流Ｉ_ＣＰの大きさは読み出し電流Ｉ_ＲＤの大きさより大きく、補償電流Ｉ_ＣＰの入力時間は、読み出し電流Ｉ_ＲＤの入力時間より短いことができる。一例として、読み出し電流Ｉ_ＲＤは、情報格納素子で相変化が発生し得る大きさを有する第１臨界電流より小さいのに対し、補償電流Ｉ_ＣＰは、上記第１臨界電流より大きいことができる。但し、本発明の多様な実施形態によって、補償電流Ｉ_ＣＰの大きさ及び入力時間は多様に変形可能である。一実施形態において、図７及び図８に示した実施形態と異なって、補償電流Ｉ_ＣＰは、複数回にわたって発生するパルスによってメモリーセルに入力されてもよい。

図９は本発明の一実施形態によるメモリー装置の読み出し電圧分布を示した図である。

一例として、図９はメモリーセルから検出されるセット読み出し電圧分布３００とリセット読み出し電圧分布４００を示した図である。先ず、図９（ａ）を参照すると、セット状態を有するメモリーセルの第１セット分布３０１と、リセット状態を有するメモリーセルの第１リセット分布４０１との間に所定のセンシングマージンＳＭが存在することができる。メモリーコントローラーは、メモリーセルに読み出し電流Ｉ_ＲＤを入力して獲得した読み出し電圧を、センシングマージンＳＭ内に存在する基準電圧Ｖ_ＲＥＦと比較してメモリーセルのデータを読み取ることができる。

本発明の一実施形態では、多様な要因によって、図９（ｂ）に示したようにセット読み出し電圧分布３００が第２セット分布３０２のように増加してしまうかもしれない。一実施形態において、セット読み出し電圧分布３００は、スイッチ素子で発生するドリフト現象、または読み出し電流Ｉ_ＲＤによって情報格納素子で弱い相変化が発生するソフトプログラム現象などによって増加し得る。セット読み出し電圧分布３００が増加してセンシングマージンＳＭが減少すると、読み出し動作の正確度において問題が発生する恐れがある。本発明の一実施形態では、読み出し電流Ｉ_ＲＤを入力する前または後に、メモリーセルに補償電流Ｉ_ＣＰを入力することで上記のような問題を解決することができる。

図９（ｃ）は、補償電流Ｉ_ＣＰを入力することで現れるメモリーセルの読み出し電圧分布を示した図である。図９（ｃ）を参照すると、読み出し電流Ｉ_ＲＤを入力する前または後に入力された補償電流Ｉ_ＣＰにより、スイッチ素子のドリフト現象などが除去されることができ、セット読み出し電圧分布３００が第２セット分布３０２から第３セット分布３０３に減少することができる。したがって、セット読み出し電圧分布３００とリセット読み出し電圧分布４００との間のセンシングマージンＳＭが増加することができ、読み出し動作の正確度を改善することができる。

図１０は本発明の一実施形態によるメモリー装置の読み出し動作を説明するために提供される図である。先ず、図１０を参照すると、本発明の一実施形態では、読み出し電流Ｉ_ＲＤの入力前後に第１及び第２補償電流Ｉ_ＣＰ１、Ｉ_ＣＰ２を入力することができる。図１０（ａ）に示した一実施形態において、第１及び第２補償電流Ｉ_ＣＰ１、Ｉ_ＣＰ２は読み出し電流Ｉ_ＲＤと反対方向に入力されることができる。一例として、読み出し電流Ｉ_ＲＤは、メモリーセル内でスイッチ素子から情報格納素子に流れるように入力されるのに対し、第１及び第２補償電流Ｉ_ＣＰ１、Ｉ_ＣＰ２は、メモリーセル内で情報格納素子からスイッチ素子に流れるように入力されることができる。したがって、第１及び第２補償電流Ｉ_ＣＰ１、Ｉ_ＣＰ２は、情報格納素子に与える影響を最小化しながらスイッチ素子をターンオンさせることができ、スイッチ素子で発生するドリフト現象を除去することができる。

次に、図１０（ｂ）を参照すると、第１及び第２補償電流Ｉ_ＣＰ１、Ｉ_ＣＰ２と読み出し電流Ｉ_ＲＤが同一の方向に入力されてもよい。図１０（ｂ）に示した一実施形態において、第１及び第２補償電流Ｉ_ＣＰ１、Ｉ_ＣＰ２と読み出し電流Ｉ_ＲＤは、何れもメモリーセル内で情報格納素子からスイッチ素子に流れるように入力されることができる。したがって、読み出し電流Ｉ_ＲＤによってメモリーセルのヒーターで発生する熱が最小化されることができ、情報格納素子で発生し得る相変化現象を効果的に抑えることができる。また、第１及び第２補償電流Ｉ_ＣＰ１、Ｉ_ＣＰ２を用いて、スイッチ素子で発生するドリフト現象を除去することができる。

図１０には、第１補償電流Ｉ_ＣＰ１が第２補償電流Ｉ_ＣＰ２より小さい大きさを有すると示されているが、必ずしもこのような形態に限定されるものではない。実施形態によって、第１補償電流Ｉ_ＣＰ１と第２補償電流Ｉ_ＣＰ２は互いに同一の大きさを有してもよく、または第１補償電流Ｉ_ＣＰ１が第２補償電流Ｉ_ＣＰ２より小さくてもよい。一方、第１補償電流Ｉ_ＣＰ１と第２補償電流Ｉ_ＣＰ２のそれぞれの入力時間も、多様に選択可能である。

図１１は本発明の一実施形態によるメモリー装置の読み出し電圧分布を示した図である。

一例として、図１１は、図１０に示したように、メモリーセルに読み出し電流Ｉ_ＲＤを入力する前と後に第１及び第２補償電流Ｉ_ＣＰ１、Ｉ_ＣＰ２をそれぞれ入力する場合に現れる読み出し電圧分布を示した図である。図１１を参照すると、メモリーセルのセット読み出し電圧分布３１０とリセット読み出し電圧分布４１０との間にセンシングマージンＳＭが存在することができる。

先ず、図１１（ａ）を参照すると、セット状態を有するメモリーセルの読み出し電圧は第１セット分布３１１を有し、リセット状態を有するメモリーセルの読み出し電圧は第１リセット分布４１１を有することができる。メモリーセルから検出される読み出し電圧分布が図１０（ａ）と同一である場合、メモリーコントローラーは、メモリーセルに読み出し電流Ｉ_ＲＤを入力して読み出し電圧を獲得し、上記読み出し電圧を基準電圧Ｖ_ＲＥＦと比較してメモリーセルのデータを読み出すことができる。上記基準電圧Ｖ_ＲＥＦはセンシングマージンＳＭ内に含まれる電圧であることができる。

但し、本発明の一実施形態では、多様な要因によって、図１１（ｂ）に示したようにセット読み出し電圧分布３１０が変わり得る。一実施形態において、セット読み出し電圧分布３１０は、スイッチ素子で発生するドリフト現象、及び／または読み出し電流Ｉ_ＲＤによって情報格納素子で弱い相変化が発生するソフトプログラム現象などにより、第２セット分布３１２に増加し得る。セット読み出し電圧分布３１０が第２セット分布３１２に増加してセンシングマージンＳＭが減少すると、読み出し動作の正確度において問題が発生する恐れがある。本発明の一実施形態では、読み出し電流Ｉ_ＲＤを入力する前及び後に、メモリーセルに第１及び第２補償電流Ｉ_ＣＰ１、Ｉ_ＣＰ２を入力することで上記のような問題を解決することができる。

図１１（ｃ）は、第１補償電流Ｉ_ＣＰ１を入力した後に現れるメモリーセルの読み出し電圧分布を示した図である。図１１（ｃ）を参照すると、読み出し電流Ｉ_ＲＤを入力する前に入力される第１補償電流Ｉ_ＣＰ１により、スイッチ素子のドリフト現象などが除去されることができ、セット読み出し電圧分布３１０が第２セット分布３１２から第３セット分布３１３に減少することができる。したがって、セット読み出し電圧分布３１０とリセット読み出し電圧分布４１０との間のセンシングマージンＳＭが増加することができ、読み出し動作の正確度を改善することができる。

次に、図１１（ｄ）を参照すると、読み出し電流Ｉ_ＲＤによってメモリーセルの情報格納素子で弱い相変化が発生し得る。これにより、セット読み出し電圧分布３１０が第３セット分布３１３から第４セット分布３１４に増加し得る。このような読み出し電流Ｉ_ＲＤによるソフトプログラム現象により、センシングマージンＳＭが減少し得る。これが、次に実行される読み出し動作の正確度を低下させる原因となり得る。

本発明では、読み出し電流Ｉ_ＲＤを入力してメモリーセルのデータを読み出した後、第２補償電流Ｉ_ＣＰ２を入力することで、上記のようなセンシングマージンＳＭの減少を補償することができる。図１１（ｅ）を参照すると、第２補償電流Ｉ_ＣＰ２により、セット読み出し電圧分布３１０が第５セット分布３０５に減少することができ、これによってセンシングマージンＳＭが増加することができる。したがって、後に実行される読み出し動作で十分なセンシングマージンＳＭを確保することができ、読み出し動作のエラー率を最小化することができる。

図１２は本発明の一実施形態によるメモリー装置の動作を説明するために提供される図である。図１２を参照すると、セット状態を有するメモリーセルから検出されるセット読み出し電圧分布５００と、リセット状態を有するメモリーセルから検出されるリセット読み出し電圧分布６００が示されている。セット読み出し電圧とリセット読み出し電圧は、セット状態を有するメモリーセルとリセット状態を有するメモリーセルのそれぞれに所定の読み出し電流を入力して検出する電圧であることができる。上述のように、セット状態のメモリーセルがリセット状態のメモリーセルに比べて相対的により低い抵抗を有するため、セット読み出し電圧分布５００はリセット読み出し電圧分布６００より小さいことができる。

図１２（ａ）は、メモリー装置に含まれるメモリーセルがプログラムされていない状態を示したグラフである。すなわち、図１２（ａ）は、全てのメモリーセルがセット状態を有する状態に対応し、セット読み出し電圧分布５００のみが現れる。

図１２（ｂ）は、メモリー装置に含まれるメモリーセルのうち一部がプログラムされ、リセット状態に転換された状態を示したグラフである。図１２（ｂ）を参照すると、セット読み出し電圧分布５００とともにリセット読み出し電圧分布６００が現れ、セット読み出し電圧分布５００は第１セット分布５０１を有し、リセット読み出し電圧分布６００は第１リセット分布６０１を有することができる。第１セット分布５０１と第１リセット分布６０１との間にはセンシングマージンＳＭが存在することができる。メモリー装置は、メモリーセルのそれぞれから検出した読み出し電圧を、センシングマージンＳＭに含まれる所定の基準電圧Ｖ_ＲＥＦと比較することで、メモリーセルのそれぞれにプログラムされたデータを読み出す読み出し動作を行うことができる。

セット読み出し電圧分布５００とリセット読み出し電圧分布６００との間のセンシングマージンＳＭが大きいほど、読み出し動作のエラー率を低減することができる。本発明の一実施形態によるメモリー装置では、メモリーセルにデータを記録するプログラム動作により、メモリーセルに含まれる情報格納素子が結晶質相から非晶質相に変わることができる。但し、情報格納素子が非晶質相で安定化され、メモリーセルの抵抗が増加するまでには時間がさらに必要であり得る。したがって、プログラム動作の直後には、図１２（ｂ）のようにセンシングマージンＳＭが十分に確保されない可能性がある。

図１２（ｃ）は、プログラム動作が終了して時間が経過した後のセット読み出し電圧分布５００とリセット読み出し電圧分布６００を示したグラフである。上述のように、プログラム動作が終了して時間が経過するにつれて、リセット状態に転換されたメモリーセルの情報格納素子が非晶質相で安定化されることができる。したがって、図１２（ｃ）に示したように、リセット読み出し電圧分布６００が第１リセット分布６０１から第２リセット分布６０２に増加することができる。

但し、リセット状態にプログラムされたメモリーセルが安定化されてリセット読み出し電圧分布６００が増加するまでには時間が必要であるため、プログラム動作の直後にはセンシングマージンＳＭを効果的に確保することができない。また、プログラム動作が終了して時間が経過するにつれて、メモリーセルのスイッチ素子で発生するドリフト現象により、メモリーセルの抵抗が増加し得る。特に、セット状態を有するメモリーセルで発生するドリフト現象により、セット状態のメモリーセルの抵抗が増加し得る。したがって、図１２（ｃ）に示したように、セット読み出し電圧分布５００が第１セット分布５０１から第２セット分布５０２に増加し得て、センシングマージンＳＭがプログラム動作の直後に比べて大きく増加しない可能性がある。

本発明では、メモリーセルにデータを記録するためのプログラム電流を入力した後、所定の補償電流をメモリーセルに入力することで、上記のような問題を解決することができる。以下、図１３及び図１４を参照して説明する。

図１３は本発明の一実施形態によるメモリー装置のプログラム動作を説明するために提供される図であり、図１４は本発明の一実施形態によるメモリー装置の読み出し電圧分布を示した図である。

先ず、図１３を参照すると、本発明の一実施形態では、プログラム電流Ｉ_ＰＧＭを入力した後に補償電流Ｉ_ＣＰを入力することができる。補償電流Ｉ_ＣＰはプログラム電流Ｉ_ＰＧＭと反対方向に入力されることができる。一例として、プログラム電流Ｉ_ＰＧＭは、メモリーセル内でスイッチ素子から情報格納素子に流れるように入力されることができ、補償電流Ｉ_ＣＰは、メモリーセル内で情報格納素子からスイッチ素子に流れるように入力されることができる。

一実施形態において、補償電流Ｉ_ＣＰは、プログラム電流Ｉ_ＰＧＭによって情報格納素子が非晶質相に転移されたリセット状態のメモリーセルに入力されることができる。補償電流Ｉ_ＣＰにより、リセット状態のメモリーセルに含まれた情報格納素子が、非晶質相で迅速に安定化されることができるため、リセット状態のメモリーセルの抵抗が迅速に増加することができる。したがって、プログラム動作後に迅速にセンシングマージンを確保することができ、メモリー装置を正確に動作させることができる。

また、一実施形態において、補償電流Ｉ_ＣＰは、リセット状態のメモリーセルの他に、プログラム電流Ｉ_ＰＧＭが入力されていないセット状態のメモリーセルにも入力されることができる。セット状態のメモリーセルに入力される補償電流Ｉ_ＣＰは、スイッチ素子で発生するドリフト現象を除去することができる。したがって、補償電流Ｉ_ＣＰにより、セット状態のメモリーセルの抵抗が増加することを防止することができ、結果として、セット状態のメモリーセルとリセット状態のメモリーセルとの間のセンシングマージンを増加させることができる。

補償電流Ｉ_ＣＰの大きさと入力時間は多様に決定されることができる。一例として、補償電流Ｉ_ＣＰの大きさ及び入力時間は、プログラム電流Ｉ_ＰＧＭの大きさ及び入力時間とそれぞれ類似することができる。プログラム電流Ｉ_ＰＧＭと補償電流Ｉ_ＣＰは、情報格納素子で相変化を起こし得る大きさを有する第１臨界電流より大きいことができる。

図１４はメモリーセルに所定の読み出し電流を入力して検出した読み出し電圧分布を示した図である。先ず、図１４（ａ）を参照すると、プログラム動作が実行される前には、セット読み出し電圧分布５００のみが現れることができる。プログラム電流Ｉ_ＰＧＭが一部のメモリーセルに入力されると、図１４（ｂ）に示したように、セット読み出し電圧分布５００とともにリセット読み出し電圧分布６００を獲得することができる。セット読み出し電圧分布５００は第１セット分布５０１を有し、リセット読み出し電圧分布６００は第１リセット分布６０１を有することができ、第１セット分布５０１と第１リセット分布６０１との間にはセンシングマージンＳＭが存在することができる。

本発明の一実施形態では、プログラム電流Ｉ_ＰＧＭが入力された後、補償電流Ｉ_ＣＰをメモリーセルに入力することができる。上述のように、補償電流Ｉ_ＣＰは、リセット状態のメモリーセルにのみ入力されるか、またはリセット状態のメモリーセルとセット状態のメモリーセルの両方に入力されることができる。

リセット状態のメモリーセルに入力される補償電流Ｉ_ＣＰは、リセット状態を有するメモリーセルの情報格納素子を非晶質相で迅速に安定化させることができる。したがって、図１４（ｃ）に示したように、補償電流Ｉ_ＣＰにより、リセット読み出し電圧分布６００が第２リセット分布６０２まで迅速に増加して安定化されることができる。

また、本発明の一実施形態では、セット状態のメモリーセルにもプログラム動作後に補償電流Ｉ_ＣＰが入力されることができる。セット状態のメモリーセルに入力される補償電流Ｉ_ＣＰは、セット状態を有するメモリーセルのスイッチ素子で発生するドリフト現象を除去することができる。ドリフト現象はメモリーセルの抵抗を増加させる要因となり得るため、補償電流Ｉ_ＣＰは、セット読み出し電圧分布５００が第１セット分布５０１から増加することを最小化することができる。

まとめると、補償電流Ｉ_ＣＰにより、セット読み出し電圧分布５００の増加を最小化し、リセット読み出し電圧分布６００を迅速に増加及び安定化させることができる。したがって、図１４（ｃ）に示したようにセンシングマージンＳＭを増加させることができ、結果として、メモリー装置の読み出し動作の正確度を改善することができる。

本発明の多様な実施形態では、メモリーセルに動作電流を入力する前及び／または後に、メモリーセルに補償電流を入力して多様な効果を得ることができる。一実施形態において、動作電流は、メモリーセルからデータを読み出すための読み出し電流、またはメモリーセルにデータを記録するためのプログラム電流であることができる。補償電流の大きさ及び入力時間は、動作電流の大きさ及び入力時間などを考慮して多様に選択可能である。

補償電流は、メモリーセル内で情報格納素子からスイッチ素子に流れるように、メモリーセルに入力されることができる。実施形態によって、補償電流が流れる方向は、動作電流が流れる方向と同一または異なることができる。動作電流がプログラム電流である場合、補償電流は動作電流と反対方向に流れることができる。動作電流が読み出し電流である場合、動作電流と補償電流は同一方向または異なる方向に流れることができる。

一例として、読み出し電流の前及び／または後に入力される補償電流は、セット状態を有するメモリーセルで発生するドリフト現象、及び読み出し電流によってスイッチ素子がターンオンされて情報格納素子の一部が非晶質相に転移されるソフトプログラム現象などを補償することができる。一方、プログラム電流の後に供給される補償電流は、リセット状態のメモリーセルで情報格納素子を迅速に安定化させ、センシングマージンの確保に寄与することができる。

図１５は本発明の一実施形態によるメモリー装置を含む電子機器を簡単に示したブロック図である。図１５に示した実施形態による電子機器１０００は、ディスプレイ１０１０、入出力部１０２０、メモリー１０３０、プロセッサー１０４０、及びポート１０５０などを含むことができる。ディスプレイ１０１０、入出力部１０２０、メモリー１０３０、プロセッサー１０４０、及びポート１０５０などの構成要素は、バス１０６０を介して互いに通信することができる。上記に示した構成要素の他に、電子機器１０００は、電源装置、通信部、センサー部などをさらに含むことができる。

プロセッサー１０４０は、特定演算や命令語及びタスクなどを行うことができる。プロセッサー１０４０は、中央処理装置（ＣＰＵ）、マイクロプロセッサーユニット（ＭＣＵ）、またはアプリケーションプロセッサー（ＡＰ）などであることができ、バス１０６０を介して、ディスプレイ１０１０、入出力部１０２０、メモリー１０３０、ポート１０５０などの他の構成要素と通信することができる。

図１５に示した電子機器１０００に含まれるメモリー１０３０は、本発明の多様な実施形態によるメモリー装置を含むことができる。一例として、メモリー１０３０は、図１から図１４を参照して説明した多様な実施形態によるメモリー装置として実現されることができる。メモリー１０３０は複数のメモリーセルを含むことができ、読み出し／プログラムなどの制御動作を実行するための動作電流の入力前及び／または後に、所定の補償電流をメモリーセルに入力することができる。補償電流は、メモリーセルで発生するドリフト現象、ソフトプログラム現象などを補償するか、またはリセット状態にプログラムされたメモリーセルを迅速に安定化させ、読み出し動作に必要なセンシングマージンの確保に寄与することができる。

本発明は、上述の実施形態及び添付図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、請求の範囲に記載された本発明の基本的な技術的思想を逸脱しない範囲内で、当技術分野の通常の知識を有する者によって様々な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。

１０メモリー装置
２０メモリーコントローラー
３０メモリーセルアレイ
１００、２１０メモリーセル
２２０メモリーコントローラー
３００、５００セット読み出し電圧分布
４００、６００リセット読み出し電圧分布

Claims

スイッチ素子、及び前記スイッチ素子と連結されて相変化物質を有する情報格納素子を有する複数のメモリーセルを含むメモリーセルアレイと、
前記メモリーセルに動作電流を入力して前記メモリーセルに対する制御動作を実行するメモリーコントローラーであって、前記動作電流の入力前及び後のうち少なくとも何れかのタイミングにおいて、前記メモリーセル内で前記情報格納素子から前記スイッチ素子に流れる補償電流を前記メモリーセルに入力するメモリーコントローラーと、を含むメモリー装置。
前記制御動作は、前記メモリーセルに格納されたデータを読み出す読み出し動作と、前記メモリーセルにデータを格納するプログラム動作と、を含む、請求項１に記載のメモリー装置。
前記制御動作が前記プログラム動作である場合に、前記メモリーコントローラーは、前記動作電流の入力後に前記補償電流を前記メモリーセルに入力する、請求項２に記載のメモリー装置。
前記動作電流と前記補償電流は、前記メモリーセル内で互いに反対方向に流れる、請求項３に記載のメモリー装置。
前記補償電流の大きさは、前記動作電流の大きさより小さい、請求項３に記載のメモリー装置。
前記メモリーコントローラーは、リセット状態にある前記メモリーセルにのみ前記補償電流を入力する、請求項３に記載のメモリー装置。
前記制御動作が前記読み出し動作である場合に、前記メモリーコントローラーは、前記動作電流の入力前または後に前記補償電流を前記メモリーセルに入力する、請求項２に記載のメモリー装置。
前記動作電流と前記補償電流は、前記メモリーセル内で互いに同一の方向に流れる、請求項７に記載のメモリー装置。
前記補償電流の大きさは、前記動作電流の大きさより大きい、請求項７に記載のメモリー装置。
前記補償電流が前記メモリーセルに入力される時間は、前記動作電流が前記メモリーセルに入力される時間より短い、請求項７に記載のメモリー装置。
前記メモリーコントローラーは、セット状態にある前記メモリーセルにのみ前記補償電流を入力する、請求項７に記載のメモリー装置。
前記メモリーコントローラーは、複数のパルスを順に発生させて前記メモリーセルに前記補償電流を入力する、請求項１ないし１１のうち何れか一項に記載のメモリー装置。
前記メモリーコントローラーは、前記メモリーセルがセット状態を有する場合には、前記動作電流の入力前に前記補償電流を前記メモリーセルに入力し、前記メモリーセルがリセット状態を有する場合には、前記動作電流の入力後に前記補償電流を前記メモリーセルに入力する、請求項１ないし１２のうち何れか一項に記載のメモリー装置。
前記スイッチ素子はオボニック閾値スイッチ素子を含む、請求項１ないし１３のうち何れか一項に記載のメモリー装置。
第１電極、前記第１電極に連結されるスイッチ素子、前記スイッチ素子と連結される情報格納素子、及び前記情報格納素子に連結される第２電極を有する複数のメモリーセルを含むメモリーセルアレイと、
前記メモリーセルに読み出し電流を入力して前記メモリーセルに格納されたデータを読み出すメモリーコントローラーであって、前記読み出し電流の入力前及び後のうち少なくとも何れかのタイミングにおいて、前記第２電極に補償電流を入力するメモリーコントローラーと、を含むメモリー装置。
前記メモリーコントローラーは、前記第１電極及び前記第２電極の何れか１つに前記読み出し電流を入力する、請求項１５に記載のメモリー装置。
前記読み出し電流は、前記情報格納素子に含まれる相変化物質で相変化を発生させ得る第１臨界電流より小さく、前記補償電流は前記第１臨界電流より大きい、請求項１５又は１６に記載のメモリー装置。
前記補償電流が入力される時間は、前記読み出し電流が入力される時間より短い、請求項１５ないし１７のうち何れか一項に記載のメモリー装置。
前記メモリーコントローラーは、セット状態を有する前記メモリーセルにのみ前記補償電流を入力する、請求項１５ないし１８のうち何れか一項に記載のメモリー装置。
第１電極、前記第１電極に連結されるスイッチ素子、前記スイッチ素子と連結される情報格納素子、及び前記情報格納素子に連結される第２電極を有する複数のメモリーセルを含むメモリーセルアレイと、
前記メモリーセルにプログラム電流を入力して前記メモリーセルにデータを格納し、前記プログラム電流の入力後に前記第２電極に補償電流を入力するメモリーコントローラーと、を含むメモリー装置。
前記メモリーコントローラーは、前記第１電極に前記プログラム電流を入力する、請求項２０に記載のメモリー装置。
前記プログラム電流と前記補償電流は、前記情報格納素子に含まれる相変化物質で相変化を発生させ得る第１臨界電流より大きい、請求項２０又は２１に記載のメモリー装置。
前記メモリーコントローラーは、前記プログラム電流によってリセット状態に設定された前記メモリーセルにのみ前記補償電流を入力する、請求項２０ないし２２のうち何れか一項に記載のメモリー装置。