JP2019083476A - 電力増幅回路 - Google Patents

Abstract

【課題】電力利得の改善を図る。【解決手段】電力増幅回路は、第１信号及び第１信号よりも周波数が高い第２信号の両方を増幅可能な電力増幅器と、電力増幅器において増幅された第１信号の経路となる第１インダクタを備え、電力増幅器において増幅された第２信号を減衰させる第１フィルタ部と、電力増幅器において増幅された第２信号の経路となる第１キャパシタを備え、電力増幅器において増幅された第１信号を減衰させる第２フィルタ部と、第１フィルタ部から出力される第１信号が供給される第１出力経路と、第２フィルタ部から出力される第２信号が供給される第２出力経路と、を備える。【選択図】図１

Description

本発明は、出力整合回路を備える電力増幅回路に関する。

携帯電話等の移動通信端末においては、基地局へ送信する信号の電力を増幅するために電力増幅回路（パワーアンプ）が用いられる。移動通信端末は、互いに周波数帯域（バンド）の異なる複数の信号を送信することが可能なマルチバンド対応の電力増幅回路を備えることがある。

ところで、移動通信端末では、高機能化に伴う高密度実装を背景として、アンテナ、スイッチ、分配器、電力増幅器、等の各種部品を共用とすることで、部品点数の削減が検討されている。例えば、特許文献１には、互いに異なる第１及び第２周波数の信号を増幅する電力増幅回路が開示されている。当該電力増幅回路は、第１及び第２の周波数の伝送信号を増幅する電力増幅器を備え、電力増幅器の出力側に、第1周波数を共振周波数とし、スイッチを含む第１ＬＣ並列共振回路と、第２周波数を共振周波数とし、スイッチを含む第２ＬＣ並列共振回路とが並列接続される。そして、電力増幅器が第１周波数の信号を増幅する時には、第１ＬＣ並列共振回路側のスイッチがオン状態、第２ＬＣ並列共振回路側のスイッチがオフ状態となる。また、電力増幅器が第２周波数の信号を増幅する時には、第１ＬＣ並列共振回路のスイッチがオフ状態、第２ＬＣ並列共振回路のスイッチがオン状態となる。

国際公開第２０１２／１０５５３４号

しかしながら、特許文献１に記載の電力増幅回路では、スイッチがインダクタに直列接続されてキャパシタが信号の主経路とされている。このため、第１周波数が第２周波数よりも低い場合、第２周波数の信号を減衰させるために、第１ＬＣ並列共振回路はキャパシタンスの小さいキャパシタを備える必要がある。しかし、第１ＬＣ並列共振回路のキャパシタのキャパシタンスが小さいと、第１ＬＣ並列共振回路のキャパシタを通過する第１周波数の信号のロスが増加してしまう。

本発明はこのような事情に鑑みてなされたものであり、電力利得の改善を図ることができる電力増幅器を提供することを目的とする。

本発明の一態様に係る電力増幅回路は、第１信号及び第１信号よりも周波数が高い第２信号の両方を増幅可能な電力増幅器と、電力増幅器において増幅された第１信号の経路となる第１インダクタを備え、電力増幅器において増幅された第２信号を減衰させる第１フィルタ部と、電力増幅器において増幅された第２信号の経路となる第１キャパシタを備え、電力増幅器において増幅された第１信号を減衰させる第２フィルタ部と、第１フィルタ部から出力される第１信号が供給される第１出力経路と、第２フィルタ部から出力される第２信号が供給される第２出力経路と、を備える。

本発明によれば、電力利得の改善を図ることができる電力増幅回路を提供することが可能となる。

第１実施形態に係る電力増幅回路の回路構成を概略的に示す図である。 第１信号及び第２信号の整合回路の一例を概略的に示す図である。 第２実施形態に係る電力増幅回路の回路構成を概略的に示す図である。 第２実施形態に係る電力増幅回路において、第１信号を増幅する動作を概略的に示す図である。 第２実施形態に係る電力増幅回路において、第２信号を増幅する動作を概略的に示す図である。 第３実施形態に係る電力増幅回路の回路構成を概略的に示す図である。 第４実施形態に係る電力増幅回路の回路構成を概略的に示す図である。 第５実施形態に係る電力増幅回路の回路構成を概略的に示す図である。 第６実施形態に係る電力増幅回路の回路構成を概略的に示す図である。 第７実施形態に係る電力増幅回路の回路構成を概略的に示す図である。 第８実施形態に係る電力増幅回路の回路構成を概略的に示す図である。 第９実施形態に係る電力増幅回路の回路構成を概略的に示す図である。 第１０実施形態に係る電力増幅回路の回路構成を概略的に示す図である。 第１１実施形態に係る電力増幅回路の回路構成を概略的に示す図である。 第１２実施形態に係る電力増幅回路における電力増幅部の回路構成を概略的に示す図である。 第１３実施形態に係る電力増幅回路における電力増幅部の回路構成を概略的に示す図である。 第１４実施形態に係る電力増幅回路における電力増幅部及び高調波終端部の回路構成を概略的に示す図である。 第１５実施形態に係る電力増幅回路における電力増幅部の回路構成を概略的に示す図である。 第１６実施形態に係る電力増幅回路における電力増幅部の回路構成を概略的に示す図である。

以下、図面を参照しながら本発明の実施形態について説明する。但し、第２実施形態以降において、第１実施形態と同一または類似の構成要素は、第１実施形態と同一または類似の符号で表し、詳細な説明を適宜省略する。また、第２実施形態以降の実施形態において得られる効果について、第１実施形態と同様のものについては説明を適宜省略する。各実施形態の図面は例示であり、各部の寸法や形状は模式的なものであり、本願発明の技術的範囲を当該実施形態に限定して解するべきではない。

＜第１実施形態＞
まず、図１及び図２を参照しつつ、本発明の第１実施形態に係る電力増幅回路１の構成について説明する。図１は、第１実施形態に係る電力増幅回路の回路構成を概略的に示す図である。図２は、第１信号及び第２信号の整合回路の一例を概略的に示す図である。

電力増幅回路１は、携帯電話などの移動通信端末において、互いに異なる周波数の第１信号ＬＢ及び第２信号ＨＢの電力を基地局に送信するために必要なレベルまで増幅する高周波回路である。ここで、第１信号ＬＢ及び第２信号ＨＢは、例えば、ＲＦＩＣ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等により所定の通信方式に応じて変調されたＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号である。第２信号ＨＢの属する周波数帯域は、第１信号ＬＢ属する周波数帯域よりも高い。但し、電力増幅回路１は、第１信号ＬＢ及び第２信号ＨＢの電力を増幅するのであれば移動通信端末への実装に限定されるものではなく、固定通信端末に実装されてもよい。

電力増幅回路１は、第１入力端子ＬＢｉｎ、第２入力端子ＨＢｉｎ、第１出力端子ＬＢｏｕｔ、第２出力端子ＨＢｏｕｔを備えている。電力増幅回路１において、第１信号ＬＢは、第１入力端子ＬＢｉｎから入力され、第１出力端子ＬＢｏｕｔから出力される。電力増幅回路１において、第２信号ＨＢは、第２入力端子ＨＢｉｎから入力され、第２出力端子ＨＢｏｕｔから出力される。

電力増幅回路１は、電力増幅部ＡＭＰ及びフィルタ部ＦＬＴを備えている。第１信号ＬＢ及び第２信号ＨＢは、電力増幅部ＡＭＰにおいて増幅される。増幅された第１信号ＬＢ及び第２信号ＨＢは、フィルタ部ＦＬＴを通して出力される。電力増幅回路１は、フィルタ部ＦＬＴと第１出力端子ＬＢｏｕｔとの間に第１整合回路ＬＢＭＮを備え、フィルタ部ＦＬＴと第２出力端子ＨＢｏｕｔとの間に第２整合回路ＨＢＭＮを備えている。

電力増幅部ＡＭＰは、例えば二段の増幅回路からなり、第１電力増幅器ＰＡ１、第２電力増幅器ＰＡ２（電力増幅器）を備えている。電力増幅部ＡＭＰは、第１信号ＬＢ又は第２信号ＨＢを増幅する。第１電力増幅器ＰＡ１及び第２電力増幅器ＰＡ２は、例えば、１つの半導体チップ（ＰＡ Ｄｉｅ）に形成されている。第１電力増幅器ＰＡ１及び第２電力増幅器ＰＡ２は、例えば、バイポーラトランジスタ（例えばヘテロ接合バイポーラトランジスタ）を含んで構成され、入力される信号を増幅して出力する。第１電力増幅器ＰＡ１及び第２電力増幅器ＰＡ２は、例えば、エミッタ接地型増幅回路であり、コレクタに供給される電源電圧Ｖｃｃに基づいてベースに入力される信号を増幅する。なお、電力増幅部ＡＭＰを構成する増幅回路の段数は二段に限られず、一段であってもよいし、三段以上であってもよい。

第１電力増幅器ＰＡ１は、ドライバー段増幅回路に相当する。第１電力増幅器ＰＡ１は、所定レベルの電源電圧Ｖｃｃ（例えば、バッテリ電圧もしくはレギュレータ電圧）の供給を受けて第１信号ＬＢ又は第２信号ＨＢを増幅する。

第１入力端子ＬＢｉｎと第１電力増幅器ＰＡ１との間にはスイッチＳＷ１１が設けられ、第２入力端子ＨＢｉｎと第１電力増幅器ＰＡ１との間にはスイッチＳＷ１２が設けられている。スイッチＳＷ１１は、第１電力増幅器ＰＡ１への第１信号ＬＢの入力をオンオフする。スイッチＳＷ１２は、第１電力増幅器ＰＡ１への第２信号ＨＢの入力をオンオフする。電源電圧Ｖｃｃを供給する電源ラインＶＬと第１電力増幅器ＰＡ１との間には、インダクタＬ１１が接続されている。また、インダクタＬ１１には、直列接続されたインダクタＬ１２及びスイッチＳＷ１３が並列接続されている。スイッチＳＷ１３は、インダクタＬ１２を通した第１電力増幅器ＰＡ１への電源電圧Ｖｃｃの供給をオンオフする。つまり、スイッチＳＷ１３が開いた状態では、電源電圧Ｖｃｃは、インダクタＬ１１を経路として第１電力増幅器ＰＡ１に供給される。スイッチＳＷ１３が閉じた状態では、電源電圧Ｖｃｃは、インダクタＬ１１及びインダクタＬ１２を経路として第１電力増幅器ＰＡ１に供給される。

第１電力増幅器ＰＡ１と第２電力増幅器ＰＡ２との間にはキャパシタＣ１２が接続されている。また、キャパシタＣ１２には、直列接続されたキャパシタＣ１１及びスイッチＳＷ１４が並列接続されている。スイッチＳＷ１４は、第１電力増幅器ＰＡ１と第２電力増幅器ＰＡ２との間における、キャパシタＣ１１を通したＲＦ信号の伝達をオンオフする。つまり、スイッチＳＷ１４が開いた状態では、第１電力増幅器ＰＡ１から出力されたＲＦ信号は、キャパシタＣ１２を経路として、第２電力増幅器ＰＡ２に入力される。スイッチＳＷ１４が閉じた状態では、第１電力増幅器ＰＡ１から出力されたＲＦ信号は、キャパシタＣ１１及びキャパシタＣ１２を経路として、第２電力増幅器ＰＡ２に入力される。キャパシタＣ１１及びキャパシタＣ１２は、第１電力増幅器ＰＡ１と第２電力増幅器ＰＡ２との間でのインピーダンスの整合状態を調整する段間整合回路である。段間整合回路は、インダクタや抵抗素子等の他の素子を備えてもよい。

第２電力増幅器ＰＡ２は、出力段の増幅回路に相当する。第２電力増幅器ＰＡ２は、電源電圧Ｖｃｃ（例えば、バッテリ電圧もしくはレギュレータ電圧）の供給を受けて、第１電力増幅器ＰＡ１で増幅された第１信号ＬＢ又は第２信号ＨＢを、さらに増幅する。電源電圧Ｖｃｃを供給する電源ラインＶＬと第２電力増幅器ＰＡ２との間には、インダクタＬ１３が接続されている。

なお、第１電力増幅器ＰＡ１及び第２電力増幅器ＰＡ２は、入力される第１信号ＬＢ又は第２信号ＨＢの振幅レベルに応じたレベルに制御される電源電圧Ｖｃｃの供給を受ける、いわゆるエンベロープトラッキング方式で制御されてもよい。また、第１電力増幅器ＰＡ１及び第２電力増幅器ＰＡ２は、平均パワートラッキング方式で制御されてもよい。

フィルタ部ＦＬＴは、第２電力増幅器ＰＡ２の出力と第１出力端子ＬＢｏｕｔとの間に設けられた第１フィルタ部ＦＬ１と、第２電力増幅器ＰＡ２の出力と第２出力端子ＨＢｏｕｔとの間に設けられた第２フィルタ部ＦＬ２とを備えている。

第１フィルタ部ＦＬ１は、インダクタＬ１（第１インダクタ）及びキャパシタＣ２（第２キャパシタ）が並列接続されたＬＣ並列共振回路を備えている。インダクタＬ１は、第１信号ＬＢの経路となる。第１フィルタ部ＦＬ１のＬＣ並列共振回路は、電力増幅回路１に入力されるＲＦ信号のうち比較的高周波帯域のＲＦ信号を減衰させる帯域阻止フィルタＨＢＲとして機能し、第２信号ＨＢを減衰させる。

第２フィルタ部ＦＬ２は、キャパシタＣ１（第１キャパシタ）及びインダクタＬ２（第２インダクタ）が並列接続されたＬＣ並列共振回路を備えている。キャパシタＣ１は、第２信号ＨＢの経路となる。第２フィルタ部ＦＬ２のＬＣ並列共振回路は、電力増幅回路１に入力されるＲＦ信号のうち比較的低周波帯域のＲＦ信号を減衰させる帯域阻止フィルタＬＢＲとして機能し、第１信号ＬＢを減衰させる。

第２電力増幅器ＰＡ２から出力された第１信号ＬＢは第１フィルタ部ＦＬ１を通して出力され、第２電力増幅器ＰＡ２から出力された第２信号ＨＢは第２フィルタ部ＦＬ２を通して出力される。具体的には、電力増幅回路１では、第１信号ＬＢは、第２フィルタ部ＦＬ２で反射及び減衰される一方、第１フィルタ部ＦＬ１のインダクタＬ１を伝達経路として出力される。また、電力増幅回路１では、第２信号ＨＢは、第１フィルタ部ＦＬ１で反射及び減衰される一方、第２フィルタ部ＦＬ２のキャパシタＣ１を伝達経路として出力される。

このように、第２信号ＨＢよりも低周波の第１信号ＬＢがインダクタＬ１を経路として出力されることで、第１信号ＬＢのロスを低減することができる。また、第１信号ＬＢよりも高周波の第２信号ＨＢがキャパシタＣ１を経路として出力されることで、第２信号ＨＢのロスを低減することができる。電力増幅回路１は、１つの電力増幅部ＡＭＰで２つの信号（第１信号ＬＢ及び第２信号ＨＢ）を増幅することができるため、電力増幅回路の面積を低減することができる。電力増幅回路１では、第２電力増幅器ＰＡ２から第１出力端子ＬＢｏｕｔまでの間の第１信号ＬＢの伝達経路にスイッチが配置されておらず、第２電力増幅器ＰＡ２から第２出力端子ＨＢｏｕｔまでの間の第２信号ＨＢの伝達経路にスイッチが配置されていない。このため、電力増幅回路１の面積を低減でき、第１信号ＬＢ及び第２信号ＨＢのロスを低減することができる。

インダクタＬ２のインダクタンスは、インダクタＬ１のインダクタンスよりも大きくてもよい。これによれば、第２フィルタ部ＦＬ２の帯域阻止フィルタＬＢＲにおいて減衰される周波数帯域の幅を狭くすることができる。キャパシタＣ２のキャパシタンスは、キャパシタＣ１のキャパシタンスよりも小さくてもよい。これによれば、第１フィルタ部ＦＬ１の帯域阻止フィルタＨＢＲにおいて減衰される周波数帯域の幅を狭くすることができる。したがって、電力増幅回路１は、第１フィルタ部ＦＬ１における第１信号ＬＢのロスを低減し、第２フィルタ部ＦＬ２における第２信号ＨＢのロスを低減することができる。

第１整合回路ＬＢＭＮは、第１フィルタ部ＦＬ１から出力される第１信号ＬＢが供給される第１出力経路に形成されている。第１整合回路ＬＢＭＮは、第１出力経路における第１信号ＬＢのインピーダンスの整合状態を調整する。第１整合回路ＬＢＭＮは、第２信号ＨＢを減衰してもよい。これによれば、第１整合回路ＬＢＭＮは、第１フィルタ部ＦＬ１における減衰が不充分であって第１出力経路に漏出した第２信号ＨＢを減衰させることができるため、第１出力端子ＬＢｏｕｔからの第２信号ＨＢの漏出を低減することができる。また、第１信号ＬＢの高調波が第１フィルタ部ＦＬ１を通過可能な周波数帯域に属する場合、第１整合回路ＬＢＭＮは、第１信号ＬＢの当該高調波を減衰するように形成されてもよい。

第２整合回路ＨＢＭＮは、第２フィルタ部ＦＬ２から出力される第２信号ＨＢが供給される第２出力経路に形成されている。第２整合回路ＨＢＭＮは、第２出力経路における第２信号ＨＢのインピーダンスの整合状態を調整する。第２整合回路ＨＢＭＮは、第１信号ＬＢの高調波を減衰してもよい。これによれば、第１信号ＬＢの当該高調波が第２フィルタ部ＦＬ２を通過可能な波長帯域に属するとしても、第２整合回路ＨＢＭＮが第１信号ＬＢの当該高調波を減衰させることができるため、第２出力端子ＨＢｏｕｔからの第１信号ＬＢの当該高調波の漏出を低減することができる。また、第２整合回路ＨＢＭＮは、第１信号ＬＢを減衰するように形成されてもよい。

図２に示すように、例えば、第１整合回路ＬＢＭＮは、インダクタＬｍ１１，Ｌｍ１２、及びキャパシタＣｍ１１，Ｃｍ１２を備えている。インダクタＬｍ１１，Ｌｍ１２は、第１出力経路に直列に接続されている。キャパシタＣｍ１１は、インダクタＬｍ１１とインダクタＬｍ１２との間において、第１出力経路と接地との間に接続されている。キャパシタＣｍ１２は、インダクタＬｍ１２と第１出力端子ＬＢｏｕｔとの間において、第１出力経路と接地との間に接続されている。同様に、第２整合回路ＨＢＭＮは、第２出力経路に直列接続されたインダクタＬｍ２１，Ｌｍ２２，Ｌｍ２３と、第２出力経路と接地との間に接続されたキャパシタＣｍ２１，Ｃｍ２２，Ｃｍ２３を備えている。なお、第１整合回路ＬＢＭＮ及び第２整合回路ＨＢＭＮは、上記の構成に限定されるものではない。

＜第２実施形態＞
次に、図３を参照しつつ、本発明の第２実施形態に係る電力増幅回路２の構成について説明する。図３は、第２実施形態に係る電力増幅回路の回路構成を概略的に示す図である。

第２実施形態に係る電力増幅回路２は、スイッチＳＷ１（第１スイッチ）、キャパシタＣ３（第３キャパシタ）、スイッチＳＷ２（第２スイッチ）、インダクタＬ３（第３インダクタ）、及びキャパシタＣ４（第４キャパシタ）をさらに備えている点で、第１実施形態に係る電力増幅回路１と相違している。

スイッチＳＷ１及びキャパシタＣ３は、第１フィルタ部ＦＬ１に備えられている。スイッチＳＷ１は、キャパシタＣ２に直列接続され、インダクタＬ１に並列接続されている。キャパシタＣ３は、第１出力経路と接地との間に接続されている。キャパシタＣ３は、インダクタＬ１と第１整合回路ＬＢＭＮとの間の第１出力経路から分岐するように接続されている。スイッチＳＷ１がＯＮの時、電力増幅回路２は第２信号ＨＢの電力増幅回路として動作している。スイッチＳＷ１がＯＦＦの時、電力増幅回路２は第１信号ＬＢの電力増幅回路として動作している。以下、第２信号ＨＢの電力を増幅する動作をＨＢ動作と称し、第１信号ＬＢの電力を増幅する動作をＬＢ動作と称する。

ＬＢ動作の時は、スイッチＳＷ１がＯＦＦ状態であり、第１信号ＬＢは、インダクタＬ１を通って、第１出力端子ＬＢｏｕｔから出力される。一方、ＨＢ動作の時は、スイッチＳＷ１がＯＮ状態であり、第１フィルタ部ＦＬ１は、キャパシタＣ２とインダクタＬ１とで並列共振回路を形成しており、共振周波数付近のインピーダンスを高くすることができる。よって、スイッチＳＷ１がＯＮ時の抵抗成分が大きくても、第１フィルタ部ＦＬ１の並列共振回路によるインピーダンスが高くなっているので、スイッチＳＷ１の抵抗成分の影響を無視することができる。したがって、スイッチＳＷ１を小型化することができる。ＬＢ動作の時には、第１フィルタ部ＦＬ１は、インダクタＬ１とキャパシタＣ３とを有するローパスフィルタ構成の整合回路として働き、第１信号ＬＢの経路としてスイッチＳＷ１を使用しない。このことから、ＬＢ動作の時、第１フィルタ部ＦＬ１は、スイッチＳＷ１のＯＮ時の抵抗成分による第１信号ＬＢの損失を考慮しなくてもよく、第１信号ＬＢにスイッチを経由させない整合回路として扱うことができる。これによれば、電力増幅回路２は、電力利得の低減を抑制することができる。

図３に示した構成例では、第２電力増幅器ＰＡ２とキャパシタＣ２との間にスイッチＳＷ１が設けられている。但し、スイッチＳＷ１が第１フィルタ部ＦＬ１の並列共振回路としての機能をオンオフできるのであれば、スイッチＳＷ１及びキャパシタＣ２の接続の順番は逆でもよい。つまり、第２電力増幅器ＰＡ２とスイッチＳＷ１との間に、キャパシタＣ２が接続されてもよい。

スイッチＳＷ２及びインダクタＬ３は、第２フィルタ部ＦＬ２に備えられている。スイッチＳＷ２は、インダクタＬ２に直列接続され、キャパシタＣ１に並列接続されている。インダクタＬ３は、第２出力経路と接地との間に接続されている。インダクタＬ３は、キャパシタＣ１と第２整合回路ＨＢＭＮとの間の第２出力経路から分岐するように接続されている。スイッチＳＷ２がＯＮの時、電力増幅回路２はＬＢ動作しており、ＯＦＦの時、電力増幅回路２はＨＢ動作している。

ＨＢ動作の時は、スイッチＳＷ２がＯＦＦ状態であり、第２信号ＨＢは、キャパシタＣ１を通って、第２出力端子ＨＢｏｕｔから出力される。一方、ＬＢ動作の時は、スイッチＳＷ２がＯＮ状態であり、第２フィルタ部ＦＬ２は、キャパシタＣ１とインダクタＬ２とで並列共振回路を形成しており、共振周波数付近ではインピーダンスを高くすることができる。スイッチＳＷ２がＯＮ時の抵抗成分が大きくても、第２フィルタ部ＦＬ２の並列共振回路によるインピーダンスが高くなっているので、スイッチＳＷ２の抵抗成分の影響を無視することができる。したがって、スイッチＳＷ２を小型化することができる。ＨＢ動作の時には、第２フィルタ部ＦＬ２は、キャパシタＣ１とインダクタＬ３とを有するハイパスフィルタ構成の整合回路として働き、第２信号ＨＢの経路としてスイッチＳＷ２を使用しない。このことから、ＨＢ動作の時、第２フィルタ部ＬＦＬ２は、スイッチＳＷ２のＯＮ時の抵抗成分による第２信号ＨＢの損失を考慮しなくてもよく、第２信号ＨＢにスイッチを経由させない整合回路として扱うことができる。これによれば、電力増幅回路２は、電力利得の低減を抑制することができる。

図３に示した構成例では、第２電力増幅器ＰＡ２とインダクタＬ２との間にスイッチＳＷ２が設けられている。但し、スイッチＳＷ２が第２フィルタ部ＦＬ２の並列共振回路としての機能をオンオフできるのであれば、スイッチＳＷ２及びインダクタＬ２の接続の順番は逆でもよい。つまり、第２電力増幅器ＰＡ２とスイッチＳＷ２との間に、インダクタＬ２が接続されてもよい。

キャパシタＣ４は、電力増幅部ＡＭＰとフィルタ部ＦＬＴとの間に接続されている。このとき、スイッチＳＷ１はキャパシタＣ４とキャパシタＣ２との間に接続され、スイッチＳＷ２はキャパシタＣ４とインダクタＬ２との間に接続されている。これによれば、キャパシタＣ４によって第２電力増幅器ＰＡ２からのＤＣ電圧を遮断することができる。このため、キャパシタＣ４は、スイッチＳＷ１及びスイッチＳＷ２に印加される電圧を、直流成分を含まないＲＦ信号のみにすることができる。このため、スイッチＳＷ１及びスイッチＳＷ２は、振幅の大きいＲＦ信号を通すことができる。

図３に示した構成例において、スイッチＳＷ１はキャパシタＣ４とキャパシタＣ２との間に設けられ、スイッチＳＷ２はキャパシタＣ４とインダクタＬ２との間に設けられている。これによれば、スイッチＳＷ１及びスイッチＳＷ２を小型化することができ、第１信号ＬＢのスイッチＳＷ１におけるロス、及び第２信号ＨＢのスイッチＳＷ２におけるロスを低減することができる。なお、キャパシタＣ４は、第２電力増幅器ＰＡ２と第２フィルタ部ＦＬ２との間に接続されていればよい。これによれば、少なくとも、スイッチＳＷ２を小型化することができ、スイッチＳＷ２における第２信号ＨＢのロスを低減することができる。また、第２電力増幅器ＰＡ２とスイッチＳＷ１との間にキャパシタＣ４が接続されない場合において、スイッチＳＷ１と第２電力増幅器ＰＡ２との間にキャパシタＣ２が接続されるとする。このとき、スイッチＳＷ１に印加されるＤＣ電圧はキャパシタＣ２によって遮断され、スイッチＳＷ２に印加されるＤＣ電圧はキャパシタＣ４によって遮断される。すなわち、スイッチＳＷ１及びスイッチＳＷ２を小型化することができ、第１信号ＬＢのスイッチＳＷ１におけるロス、及び第２信号ＨＢのスイッチＳＷ２におけるロスを低減することができる。

次に、図４及び図５を参照しつつ、第２実施形態に係る電力増幅回路２の動作について説明する。図４は、第２実施形態に係る電力増幅回路において、第１信号を増幅する動作を概略的に示す図である。図５は、第２実施形態に係る電力増幅回路において、第２信号を増幅する動作を概略的に示す図である。

図４に示すように、第１信号ＬＢを増幅する場合、スイッチＳＷ１１，ＳＷ１４，及びＳＷ２を閉じて、スイッチＳＷ１２，ＳＷ１３，及びＳＷ１を開く。第１信号ＬＢは、第１入力端子ＬＢｉｎからスイッチＳＷ１１を通して第１電力増幅器ＰＡ１に入力される。第１電力増幅器ＰＡ１には、電源ラインＶＬからインダクタＬ１１を通して電源電圧Ｖｃｃが印加される。第１電力増幅器ＰＡ１によって増幅された第１信号ＬＢは、キャパシタＣ１１及びキャパシタＣ１２を通り、第２電力増幅器ＰＡ２に入力される。第２電力増幅器ＰＡ２には、電源ラインＶＬからインダクタＬ１３を通して電源電圧Ｖｃｃが印加される。

第２電力増幅器ＰＡ２によって増幅された第１信号ＬＢは、インダクタＬ１及び第１整合回路ＬＢＭＮを通り、第１出力端子ＬＢｏｕｔから出力される。このとき、第２電力増幅器ＰＡ２から出力される第１信号ＬＢに混ざる直流成分（ＤＣ電圧）はキャパシタＣ４において遮断される。第２電力増幅器ＰＡ２は、キャパシタＣ１およびインダクタＬ２による並列共振回路によって第１信号ＬＢのインピーダンスを高めることができる。このため、第２出力端子ＨＢｏｕｔに第１信号ＬＢが出力されることはない。

図５に示すように、第２信号ＨＢを増幅する場合、スイッチＳＷ１２，ＳＷ１３，及びＳＷ１を閉じて、スイッチＳＷ１１，ＳＷ１４，及びＳＷ２を開く。第２信号ＨＢは、第２入力端子ＨＢｉｎからスイッチＳＷ１２を通して第１電力増幅器ＰＡ１に入力される。第１電力増幅器ＰＡ１には、電源ラインＶＬからインダクタＬ１１及びＬ１２を通して電源電圧Ｖｃｃが印加される。第１電力増幅器ＰＡ１によって増幅された第２信号ＨＢは、キャパシタＣ１１を通り、第２電力増幅器ＰＡ２に入力される。第２電力増幅器ＰＡ２には、電源ラインＶＬからインダクタＬ１３を通して電源電圧Ｖｃｃが印加される。

第２電力増幅器ＰＡ２によって増幅された第２信号ＨＢは、キャパシタＣ１及び第２整合回路ＨＢＭＮを通り、第２出力端子ＨＢｏｕｔから出力される。このとき、第２電力増幅器ＰＡ２から出力される第２信号ＨＢに混ざる直流成分（ＤＣ電圧）はキャパシタＣ４において遮断される。また、第２電力増幅器ＰＡ２から出力される高調波は、キャパシタＣ２及びインダクタＬ１によって形成される帯域阻止フィルタＨＢＲによって減衰される。第２電力増幅器ＰＡ２は、キャパシタＣ２およびインダクタＬ１による並列共振回路によって第２信号ＨＢのインピーダンスを高めることができる。このため、第１出力端子ＬＢｏｕｔに第２信号ＨＢが出力されることはない。

＜第３実施形態＞
次に、図６を参照しつつ、本発明の第３実施形態に係る電力増幅回路３の構成について説明する。図６は、第３実施形態に係る電力増幅回路の回路構成を概略的に示す図である。

第３実施形態に係る電力増幅回路３は、アンテナスイッチＡＮＴ−ＳＷ（出力スイッチ）及び第１高調波終端部ＴＮ１をさらに備えている点で、第２実施形態に係る電力増幅回路２と相違している。

アンテナスイッチＡＮＴ−ＳＷは、第１出力経路に供給された第１信号ＬＢ又は第２出力経路に供給された第２信号ＨＢのいずれか一方を出力する。アンテナスイッチＡＮＴ−ＳＷは、第１出力端子ＬＢｏｕｔ及び第２出力端子ＨＢｏｕｔと、アンテナ端子ＡＮＴｏｕｔとの電気的な接続状態を切り替える。アンテナ端子ＡＮＴｏｕｔは、外部のアンテナに電気的に接続された端子である。つまり、第１信号ＬＢ及び第２信号ＨＢの両方が、アンテナ端子ＡＮＴｏｕｔを通して出力される。アンテナスイッチＡＮＴ−ＳＷは、第１信号ＬＢを出力する場合には第２出力端子ＨＢｏｕｔとアンテナ端子ＡＮＴｏｕｔとの間の電気的接続をオープンにし、第２信号ＨＢを出力する場合には第１出力端子ＬＢｏｕｔとアンテナ端子ＡＮＴｏｕｔとの間の電気的接続をオープンにする。これによれば、電力増幅回路２は、第１信号ＬＢを増幅する際に、第２出力端子ＨＢｏｕｔを通して漏出する第１信号ＬＢの高調波や基本波を低減することができる。

第１高調波終端部ＴＮ１は、電力増幅部ＡＭＰにおいて発生する第１信号ＬＢの高調波又は第２信号ＨＢの高調波を減衰させる。このため、電力増幅回路３は、第１信号ＬＢを増幅する際に、第２出力端子ＨＢｏｕｔから漏出する第１信号ＬＢの高調波を低減することができる。第１高調波終端部ＴＮ１は、第２電力増幅器ＰＡ２とキャパシタＣ４との間の経路と接地との間に接続されている。

第１高調波終端部ＴＮ１は、キャパシタＣ５（第５キャパシタ）、スイッチＳＷ３（第３スイッチ）、及びインダクタＬ４（第４インダクタ）を備えている。スイッチＳＷ３は、キャパシタＣ５と接地との間に接続されている。スイッチＳＷ３は、第１高調波終端部ＴＮ１の動作をオンオフする。つまり、スイッチＳＷ３が閉じた状態では、キャパシタＣ５及びインダクタＬ４が形成するＬＣ直列共振回路が形成され、ＬＣ直列共振回路が接地される。よって、ＬＣ直列共振回路の共振周波数となる高調波信号を接地させる経路として機能する。スイッチＳＷ３が開いた状態では、キャパシタＣ５がインダクタＬ４と接続しないため、ＬＣ直列共振回路として働かないため、高調波信号を接地させる経路として機能しない。これによれば、キャパシタＣ５によってＤＣ電圧を遮断することができる。このため、スイッチＳＷ３は振幅の大きいＲＦ信号を通すことができる。インダクタＬ４は、スイッチＳＷ３と接地との間に接続されている。但し、インダクタＬ４は、キャパシタＣ５に直列接続されていればその位置を限定されるものでなく、キャパシタＣ５とスイッチＳＷ３との間に接続されてもよい。

なお、第１高調波終端部ＴＮ１は、第２電力増幅器ＰＡ２と第２フィルタ部ＦＬ２との間の経路と接地との間に接続されるものであれば、その接続位置を上記に限定されるものではない。

＜第４実施形態＞
次に、図７を参照しつつ、本発明の第４実施形態に係る電力増幅回路４の構成について説明する。図７は、第４実施形態に係る電力増幅回路の回路構成を概略的に示す図である。

第４実施形態に係る電力増幅回路４は、第１高調波終端部ＴＮ１のスイッチＳＷ３がキャパシタＣ４と第２フィルタ部ＦＬ２との間の経路と接地との間に接続されている点で、第３実施形態に係る電力増幅回路３と相違している。

第３実施形態では、スイッチＳＷ３は、キャパシタＣ５を介して、第２電力増幅器ＰＡ２に接続されていた。第４実施形態では、スイッチＳＷ３は、キャパシタＣ４を介して第２電力増幅器ＰＡ２に接続されている。キャパシタＣ４は、第２電力増幅器ＰＡ２から出力されるＤＣ電圧を遮断することができる。このため、スイッチＳＷ３には、ＤＣ電圧を除くＲＦ信号の電圧が印加される。よって、第３実施形態のようにスイッチＳＷ３にＤＣ電圧を除去するためのキャパシタＣ５を必要としない。よって、電力増幅回路４は、第１高調波終端部ＴＮ１内において、各素子を自由にレイアウトすることができる。

＜第５実施形態＞
次に、図８を参照しつつ、本発明の第５実施形態に係る電力増幅回路５の構成について説明する。図８は、第５実施形態に係る電力増幅回路の回路構成を概略的に示す図である。

第５実施形態に係る電力増幅回路５は、第１高調波終端部ＴＮ１がキャパシタＣ６（第６キャパシタ）をさらに備えている点で、第４実施形態に係る電力増幅回路４と相違している。

キャパシタＣ６は、キャパシタＣ５及びスイッチＳＷ３に並列接続され、インダクタＬ４に直列接続されている。すなわち、第１高調波終端部ＴＮ１は、スイッチＳＷ３によってキャパシタンスを切り替えることができ、共振周波数を変更することができる。これによれば、第１高調波終端部ＴＮ１における第１信号ＬＢの高調波及び第２信号ＨＢの高調波の減衰効率を向上させることができる。

＜第６実施形態＞
次に、図９を参照しつつ、本発明の第６実施形態に係る電力増幅回路６の構成について説明する。図９は、第６実施形態に係る電力増幅回路の回路構成を概略的に示す図である。

第６実施形態に係る電力増幅回路６は、第１高調波終端部ＴＮ１がインダクタＬ５（第５インダクタ）をさらに備えている点で、第４実施形態に係る電力増幅回路４と相違している。

インダクタＬ５は、インダクタＬ４及びスイッチＳＷ３に並列接続され、キャパシタＣ５に直列接続されている。すなわち、第１高調波終端部ＴＮ１は、スイッチＳＷ３によってインダクタンスを切り替えることができ、共振周波数を変更することができる。これによれば、第１高調波終端部ＴＮ１における第１信号ＬＢの高調波及び第２信号ＨＢの高調波の減衰効率を向上させることができる。

＜第７実施形態＞
次に、図１０を参照しつつ、本発明の第７実施形態に係る電力増幅回路７の構成について説明する。図１０は、第７実施形態に係る電力増幅回路の回路構成を概略的に示す図である。

第７実施形態に係る電力増幅回路７は、アンテナスイッチＡＮＴ−ＳＷ及び第２高調波終端部ＴＮ２を備えている点で、第２実施形態に係る電力増幅回路２と相違している。アンテナスイッチＡＮＴ−ＳＷは、第３実施形態に係る電力増幅回路３に備えられているものと同様の構成である。このため、アンテナスイッチＡＮＴ−ＳＷの詳細な説明は省略する。

第２高調波終端部ＴＮ２は、電力増幅部ＡＭＰにおいて発生する第１信号ＬＢの高調波又は第２信号ＨＢの高調波を減衰させる。このため、電力増幅回路７は、第１信号ＬＢを増幅する際に、第２出力端子ＨＢｏｕｔから漏出する第１信号ＬＢの高調波を低減することができる。第２高調波終端部ＴＮ２は、第２信号ＨＢの第２出力経路と接地との間に接続されている。

第２高調波終端部ＴＮ２は、スイッチＳＷ４（第４スイッチ）、キャパシタＣ７（第７キャパシタ）、及びインダクタＬ６（第６インダクタ）を備えている。キャパシタＣ７は、スイッチＳＷ４とインダクタＬ６との間に接続されている。インダクタＬ６は、キャパシタＣ７と接地との間に接続されている。電力増幅回路７は、キャパシタＣ１によってＤＣ電圧を遮断することができるため、スイッチＳＷ４は、振幅の大きいＲＦ信号を通すことができる。また、スイッチＳＷ４へのＤＣ電圧を必ずしもキャパシタＣ７によって遮断しなくてもよいため、第２高調波終端部ＴＮ２内において、各素子を自由にレイアウトすることができる。

＜第８実施形態＞
次に、図１１を参照しつつ、本発明の第８実施形態に係る電力増幅回路８の構成について説明する。図１１は、第８実施形態に係る電力増幅回路の回路構成を概略的に示す図である。

第８実施形態に係る電力増幅回路８は、抵抗素子Ｒ１（第１抵抗素子）及び抵抗素子Ｒ２（第２の抗素子）を備えている点で、第３実施形態に係る電力増幅回路３と相違している。

抵抗素子Ｒ１は、第１フィルタ部ＦＬ１に備えられている。抵抗素子Ｒ１は、キャパシタＣ２及びスイッチＳＷ１に直列接続され、インダクタＬ１に並列接続されている。これによれば、インダクタＬ１及びキャパシタＣ２によって構成されるＬＣ並列共振回路のＱ値が低下する。したがって、インダクタＬ１及びキャパシタＣ２が、帯域阻止フィルタＨＢＲとして減衰させる周波数帯域を広帯域化することができる。抵抗素子Ｒ１は、スイッチＳＷ１とキャパシタＣ２との間に接続されている。これによれば、電力増幅回路８が第１信号ＬＢを増幅する場合、すなわちスイッチＳＷ１が開いている場合には、第１信号ＬＢが抵抗素子Ｒ１を通過しないため、抵抗素子Ｒ１における第１信号ＬＢのロスを低減することができる。

抵抗素子Ｒ２は、第２フィルタ部ＦＬ２に備えられている。抵抗素子Ｒ２は、インダクタＬ２及びスイッチＳＷ２に直列接続され、キャパシタＣ１に並列接続されている。これによれば、インダクタＬ２及びキャパシタＣ１によって構成されるＬＣ並列共振回路のＱ値が低下する。したがって、インダクタＬ２及びキャパシタＣ１が、帯域阻止フィルタＬＢＲとして減衰させる周波数帯域を広帯域化することができる。抵抗素子Ｒ２は、スイッチＳＷ２とインダクタＬ２との間に接続されている。これによれば、電力増幅回路８が第２信号ＨＢを増幅する場合、すなわちスイッチＳＷ２が開いている場合には、第２信号ＨＢが抵抗素子Ｒ２を通過しないため、抵抗素子Ｒ２における第２信号ＨＢのロスを低減することができる。

＜第９実施形態＞
次に、図１２を参照しつつ、本発明の第９実施形態に係る電力増幅回路９の構成について説明する。図１２は、第９実施形態に係る電力増幅回路の回路構成を概略的に示す図である。

第９実施形態に係る電力増幅回路９は、キャパシタＣ８（第８キャパシタ）、インダクタＬ７（第７インダクタ）、スイッチＳＷ５（第５スイッチ）及びスイッチＳＷ６（第６スイッチ）を備えている点で、第３実施形態に係る電力増幅回路３と相違している。

キャパシタＣ８及びスイッチＳＷ５は、第１フィルタ部ＦＬ１に備えられている。キャパシタＣ８及びスイッチＳＷ５は、互いに直列接続されており、キャパシタＣ２及びスイッチＳＷ１に並列接続されている。これによって、第１フィルタ部ＦＬ１のＬＣ並列共振回路におけるキャパシタンスを切り替えることができる。すなわち、第１フィルタ部ＦＬ１のＬＣ並列共振回路は、共振周波数を切り替えることができるため、第２信号ＨＢの減衰効率を向上させることができる。つまり、電力増幅回路９は、第１出力端子ＬＢｏｕｔから漏出する第２信号ＨＢを低減することができる。電力増幅回路９は、第１出力端子ＬＢｏｕｔから漏出する第１信号ＬＢの高調波を低減することもできる。

インダクタＬ７及びスイッチＳＷ６は、第２フィルタ部ＦＬ２に備えられている。インダクタＬ７及びスイッチＳＷ６は、互いに直列接続されており、インダクタＬ２及びスイッチＳＷ２に並列接続されている。これによって、第２フィルタ部ＦＬ２のＬＣ並列共振回路におけるインダクタンスを切り替えることができる。すなわち、第２フィルタ部ＦＬ２のＬＣ並列共振回路は、共振周波数を切り替えることができるため、第１信号ＬＢの減衰効率を向上させることができる。つまり、電力増幅回路９は、第２出力端子ＨＢｏｕｔから漏出する第１信号ＬＢを低減することができる。

＜第１０実施形態＞
次に、図１３を参照しつつ、本発明の第１０実施形態に係る電力増幅回路１０の構成について説明する。図１３は、第１０実施形態に係る電力増幅回路の回路構成を概略的に示す図である。

第１０実施形態に係る電力増幅回路１０は、キャパシタＣ２、スイッチＳＷ１、インダクタＬ２、スイッチＳＷ２、及びキャパシタＣ４を備えていない点で、第３実施形態に係る電力増幅回路３と相違している。

第１フィルタ部ＦＬ１は、インダクタＬ１及びキャパシタＣ３によって形成されるローパスフィルタである。第２フィルタ部ＦＬ２は、キャパシタＣ１及びインダクタＬ３によって形成されるハイパスフィルタである。このような構成であっても、上記したのと同様の効果を得ることができる。

＜第１１実施形態＞
次に、図１４を参照しつつ、本発明の第１１実施形態に係る電力増幅回路１１の構成について説明する。図１４は、第１１実施形態に係る電力増幅回路の回路構成を概略的に示す図である。

第１１実施形態に係る電力増幅回路１１は、インダクタＬ８及びキャパシタＣ９をさらに備える点で、第１０実施形態に係る電力増幅回路１０と相違している。

インダクタＬ８は、キャパシタＣ３と接地との間に接続されている。これによれば、第１フィルタ部ＦＬ１における第２信号ＨＢの減衰効率を向上させることができる。つまり、電力増幅回路１１は、第１出力端子ＬＢｏｕｔから漏出する第２信号ＨＢを低減することができる。電力増幅回路１１は、第１出力端子ＬＢｏｕｔから漏出する第１信号ＬＢの高調波の減衰効率を低減することもできる。

キャパシタＣ９は、第２信号ＨＢの第２出力経路とインダクタＬ３との間に接続されている。これによれば、第２フィルタ部ＦＬ２における第１信号ＬＢの減衰効率を向上させることができる。つまり、電力増幅回路１１は、第２出力端子ＨＢｏｕｔから漏出する第１信号ＬＢを低減することができる。

＜第１２実施形態＞
次に、図１５を参照しつつ、本発明の第１２実施形態に係る電力増幅回路１２の構成について説明する。図１５は、第１２実施形態に係る電力増幅回路における電力増幅部の回路構成を概略的に示す図である。

第１２実施形態に係る電力増幅回路１２は、電力増幅部ＡＭＰ以外の部分の構成が上記いずれかの実施形態と同様であるため、図示を省略している。第１２実施形態に係る電力増幅部ＡＭＰは、出力段が並列接続された第２電力増幅器ＰＡ２及び第３電力増幅器ＰＡ３からなり、第１電力増幅器ＰＡ１、第２電力増幅器ＰＡ２、及び第３電力増幅器ＰＡ３それぞれにバイアス回路ＢＣが接続されている点で、上記いずれかの実施形態に係る電力増幅部ＡＭＰと相違している。

これによれば、ハイパワーモードで動作する場合と、ローパワーモードで動作する場合とで、出力段の電力増幅器の種類又は増幅器の数を切り替えることができる。例えば、ハイパワーモードで動作する場合、第１電力増幅器ＰＡ１、第２電力増幅器ＰＡ２及び第３電力増幅器ＰＡ３がオンとなる。また、例えば、ローパワーモードで動作する場合、第１電力増幅器ＰＡ１及び第２電力増幅器ＰＡ２がオン、第３電力増幅器ＰＡ３がオフとなる。これにより、電力増幅回路１２は、電力増幅部ＡＭＰにおける消費電流を削減することができる。

＜第１３実施形態＞
次に、図１６を参照しつつ、本発明の第１３実施形態に係る電力増幅回路１３の構成について説明する。図１６は、第１３実施形態に係る電力増幅回路における電力増幅部の回路構成を概略的に示す図である。

第１３実施形態に係る電力増幅回路１３の電力増幅部ＡＭＰは、後段の第３電力増幅器ＰＡ３がバイアス回路ＢＣに接続されており、スイッチＳＷ１５によって後段の第２電力増幅器ＰＡ２とバイアス回路ＢＣとの接続が開閉される点で、第１２実施形態に係る電力増幅回路１２の電力増幅部ＡＭＰと相違している。これによれば、第１２実施形態と同様の効果を得ることができる。

なお、第１２実施形態及び第１３実施形態では、後段を複数の電力増幅器で構成しているが、前段を複数の電力増幅器で構成してもよい。

＜第１４実施形態＞
次に、図１７を参照しつつ、本発明の第１４実施形態に係る電力増幅回路１４の構成について説明する。図１７は、第１４実施形態に係る電力増幅回路における電力増幅部の回路構成を概略的に示す図である。

第１４実施形態に係る電力増幅回路１４は第１高調波終端部ＴＮ１を備え、スイッチＳＷ１１，ＳＷ１２，ＳＷ３が、ＳＯＩ−ＣＭＯＳデバイスに形成されている。このとき、バイアス回路ＢＣの制御部ＣＮＴが、スイッチＳＷ１１及びスイッチＳＷ１２と、スイッチＳＷ１３との間に設けられている。これによれば、電力増幅回路１４は、ＳＯＩ−ＣＭＯＳデバイスにおいて、スイッチＳＷ１１とスイッチＳＷ３との間のアイソレーションを高めることができる。また、スイッチＳＷ１２とスイッチＳＷ３との間のアイソレーションを高めることができる。これによれば、第１電力増幅器ＰＡ１から出力されたＲＦ信号が、再び第１電力増幅器ＰＡ１に入力されることを抑止することができる。電力増幅回路１４は、第１電力増幅器ＰＡ１、第２電力増幅器ＰＡ２、及び第３電力増幅器ＰＡ３での発振を抑制することができる。また、電力増幅回路１４は、ノイズを改善することができる。制御部ＣＮＴは上記の位置に限定されるものではなく、第１電力増幅器ＰＡ１、第２電力増幅器ＰＡ２、及び第３電力増幅器ＰＡ３それぞれの入力部に接続されたスイッチと出力部に接続されたスイッチとの間に設けられていればよい。例えば、制御部ＣＮＴは、スイッチＳＷ１１とスイッチＳＷ１４との間でもよく、スイッチＳＷ１４とスイッチＳＷ３との間でもよい。

＜第１５実施形態＞
次に、図１８を参照しつつ、本発明の第１５実施形態に係る電力増幅回路１５の構成について説明する。図１８は、第１５実施形態に係る電力増幅回路における電力増幅部の回路構成を概略的に示す図である。

第１５実施形態に係る電力増幅回路１５の電力増幅部ＡＭＰは、スイッチがハイパスフィルタで置換されている。具体的には、スイッチＳＷ１２の替わりにハイパスフィルタＨＰＦ１２が設けられ、スイッチＳＷ１３の替わりにハイパスフィルタＨＰＦ１３が設けられ、スイッチＳＷ１４の替わりにハイパスフィルタＨＰＦ１４が設けられている。このような実施形態においても、上記したのと同様の効果を得ることができる。

＜第１６実施形態＞
次に、図１９を参照しつつ、本発明の第１６実施形態に係る電力増幅回路１６の構成について説明する。図１９は、第１６実施形態に係る電力増幅回路における電力増幅部の回路構成を概略的に示す図である。

第１６実施形態に係る電力増幅回路１６の電力増幅部ＡＭＰは、帰還回路を備えている。具体的には、電源ラインＶＬと第１電力増幅器ＰＡ１とを接続する経路と、第１電力増幅器ＰＡ１へ第１信号ＬＢ又は第２信号ＨＢを入力する経路と、の間に抵抗素子Ｒ１１，Ｒ１２、キャパシタＣ１３，Ｃ１４、及びローパスフィルタＬＰＦが設けられている。抵抗素子Ｒ１１及びキャパシタＣ１３は、直列接続されている。抵抗素子Ｒ１２、キャパシタＣ１４、及びローパスフィルタＬＰＦは、互いに直列接続され、抵抗素子Ｒ１１及びキャパシタＣ１３に並列接続されている。これによれば、第１信号ＬＢを増幅する場合と、第２信号ＨＢを増幅する場合とで、帰還量を調整することができる。なお、帰還量を調整することができるのであれば、抵抗素子Ｒ１２及びキャパシタＣ１４に接続されるのはローパスフィルタＬＰＦに限定されず、ハイパスフィルタであってもよい。

以上のように、本発明の一態様によれば、第１信号ＬＢ及び第１信号ＬＢよりも周波数が高い第２信号ＨＢの両方を増幅可能な電力増幅器ＰＡ２と、電力増幅器ＰＡ２において増幅された第１信号ＬＢの経路となる第１インダクタＬ１を備え、電力増幅器ＰＡ２において増幅された第２信号ＨＢを減衰させる第１フィルタ部ＦＬ１と、電力増幅器ＰＡ２において増幅された第２信号ＨＢの経路となる第１キャパシタＣ１を備え、電力増幅器ＰＡ２において増幅された第１信号ＬＢを減衰させる第２フィルタ部ＦＬ２と、第１フィルタ部ＦＬ１から出力される第１信号ＬＢが供給される第１出力経路と、第２フィルタ部ＦＬ２から出力される第２信号ＨＢが供給される第２出力経路と、を備える電力増幅回路、が提供される。

上記態様によれば、第２信号よりも低周波の第１信号が第１インダクタを経路として出力されることで、第１信号のロスを低減することができる。また、第１信号よりも高周波の第２信号が第１キャパシタを経路として出力されることで、第２信号のロスを低減することができる。電力増幅回路は、１つの電力増幅部で２つの信号（第１信号及び第２信号）を増幅することができるため、電力増幅回路の面積を低減することができる。電力増幅回路は、第２電力増幅から出力された第１信号の伝達経路にスイッチが配置されておらず、第２電力増幅から出力された第２信号の伝達経路にスイッチが配置されていない。このため、電力増幅回路の面積を低減でき、第１信号及び第２信号のロスを低減することができる。

第１フィルタ部ＦＬ１は、第１インダクタＬ１に並列接続された第２キャパシタＣ２をさらに備え、第２フィルタ部ＦＬ２は、第１キャパシタＣ１に並列接続された第２インダクタＬ２をさらに備えてもよい。これによれば、第１フィルタ部において第１インダクタ及び第２キャパシタによるＬＣ並列共振回路を形成し、当該ＬＣ並列共振回路によって第２信号の減衰効率を向上させることができる。第２フィルタ部において第２インダクタ及び第１キャパシタによるＬＣ並列共振回路を形成し、当該ＬＣ並列共振回路によって第１信号の減衰効率を向上させることができる。

第２インダクタＬ２のインダクタンスは、第１インダクタＬ１のインダクタンスよりも大きくてもよい。これによれば、第２フィルタ部の帯域阻止フィルタにおいて減衰される周波数帯域の幅を狭くすることができる。つまり、電力増幅回路は、第２フィルタ部における第２信号のロスを低減することができる。

第２キャパシタＣ２のキャパシタンスは、第１キャパシタＣ１のキャパシタンスよりも小さくてもよい。これによれば、第１フィルタの帯域阻止フィルタにおいて減衰される周波数帯域の幅を狭くすることができる。つまり、電力増幅回路は、第１フィルタ部における第１信号のロスを低減することができる。

第１フィルタ部ＦＬ１は、第１出力経路と接地との間に接続された第３キャパシタＣ３をさらに備えてもよい。これによれば、第２電力増幅器から出力される高調波は、第１インダクタ及び第３キャパシタによって形成されるローパスフィルタによって減衰される。このため、電力増幅回路は、第１出力端子からの高調波の漏出を低減することができる。
また、第１フィルタ部ＦＬ１は、ローパスフィルタの機能だけでなく、第２電力増幅器と第１出力端子との間におけるインピーダンス整合の機能も有している。

第２フィルタ部ＦＬ２は、第２出力経路と接地との間に接続された第３インダクタＬ３をさらに備えてもよい。これによれば、第２フィルタ部ＦＬ２は、第２電力増幅器と第２出力端子のインピーダンス整合の機能を有している。

第３キャパシタＣ３のキャパシタンスは、第１キャパシタＣ１のキャパシタンスよりも大きくてもよい。これによれば、第１インダクタ及び第３キャパシタによって形成されるローパスフィルタの通過可能な周波数帯域を狭帯域化することができる。すなわち、電力増幅回路は、不所望な周波数のＲＦ信号の漏出を抑制し、ノイズを低減することができる。

第３インダクタＬ３のインダクタンスは、第１インダクタＬ１のインダクタンスよりも小さくてもよい。これによれば、第１キャパシタ及び第３インダクタによって形成されるハイパスフィルタの通過可能な周波数帯域を狭帯域化することができる。すなわち、電力増幅回路は、不所望な周波数のＲＦ信号の漏出を抑制し、ノイズを低減することができる。

第１フィルタ部ＦＬ１は、第２キャパシタＣ２に直列接続された第１スイッチＳＷ１をさらに備えてもよい。これによれば、第１スイッチが第１信号の主経路となる第１インダクタではなく、第１インダクタと共にＬＣ並列共振回路を形成する第２キャパシタに直列接続されている。第１スイッチは、第２信号ＨＢを増幅するＨＢ動作時にＯＮされ、第１信号ＬＢを増幅するＬＢ動作時にＯＦＦされる。従って、第１スイッチは、ＬＢ動作時には開いていることから、第１スイッチを小さくすることができる。

第２フィルタ部ＦＬ２は、第２インダクタＬ２に直列接続された第２スイッチＳＷ２をさらに備えてもよい。これによれば、第２スイッチが第２信号の主経路となる第１キャパシタではなく、第１キャパシタと共にＬＣ並列共振回路を形成する第２インダクタに直列接続されている。従って、第２スイッチは、ＨＢ動作時には開いていることから、第２スイッチを小さくすることができる。

電力増幅回路は、電力増幅器ＰＡ２と第２フィルタ部ＦＬ２との間に接続された第４キャパシタＣ４をさらに備えてもよい。これによれば、第４キャパシタによって第２電力増幅器からのＤＣ電圧を遮断することができる。このため、第１スイッチ及び第２スイッチは、振幅の大きいＲＦ信号を通すことができる。

電力増幅回路は、第１出力経路に供給された第１信号又は第２出力経路に供給された第２信号のいずれか一方を出力する出力スイッチＡＮＴ−ＳＷをさらに備えてもよい。これによれば、出力スイッチは、第１信号を出力する場合には第２出力端子とアンテナ端子との間の電気的接続をオープンにし、第２信号を出力する場合には第１出力端子とアンテナ端子との間の電気的接続をオープンにする。これによれば、電力増幅回路は、第１信号を増幅する際に、第２出力端子を通して漏出する第１信号の高調波を低減することができる。

電力増幅回路は、電力増幅器ＰＡ２と第２フィルタ部ＦＬ２との間の経路と接地との間に接続され、第１信号ＬＢ又は第２信号ＨＢの高調波を減衰させる第１高調波終端部ＴＮ１をさらに備えてもよい。これによれば、第１高調波終端部は、第１信号の高調波又は第２信号の高調波を減衰させる。このため、電力増幅回路は、第１信号を増幅する際に、第２出力端子から漏出する第１信号の高調波を低減することができる。

第１高調波終端部は、第５キャパシタＣ５と、第５キャパシタＣ５に接続された第４インダクタＬ４と、第５キャパシタＣ５と接地との間に接続された第３スイッチＳＷ３と、を備えてもよい。これによれば、第５キャパシタによってＤＣ電圧を遮断することができる。このため、第３スイッチは、振幅の大きいＲＦ信号を通すことができる。

電力増幅回路は、第４キャパシタＣ４と第２フィルタ部ＦＬ２との間の経路と接地との間に接続され、第１信号又は第２信号の高調波を減衰させる第１高調波終端部ＴＮ１をさらに備え、第１高調波終端部ＴＮ１は、第５キャパシタＣ５と、第５キャパシタＣ５に接続された第４インダクタＬ４と、第５キャパシタＣ５に接続された第３スイッチＳＷ３と、を備えてもよい。これによれば、第４キャパシタがＤＣ電圧を遮断する。このため、第３スイッチは、振幅の大きいＲＦ信号を通すことができる。言い換えると、第３スイッチへのＤＣ電圧を必ずしも第５キャパシタによって遮断しなくてもよいため、第１高調波終端部ＴＮ１内において、各素子を自由にレイアウトすることができる。

第１高調波終端部ＴＮ１は、第５キャパシタＣ５に並列接続された第６キャパシタＣ６をさらに備えてもよい。これによれば、第１高調波終端部ＴＮ１は、第３スイッチによってキャパシタンスを切り替えることができ、共振周波数を変更することができる。これによれば、第１高調波終端部における第１信号の高調波及び第２信号の高調波の減衰量を改善させることができる。

第１高調波終端部ＴＮ１は、第４インダクタＬ４に並列接続された第５インダクタＬ５をさらに備えてもよい。これによれば、第１高調波終端部は、第３スイッチによってインダクタンスを切り替えることができ、共振周波数を変更することができる。これによれば、第１高調波終端部における第１信号の高調波及び第２信号の高調波の減衰量を改善させることができる。

電力増幅回路は、第２出力経路と接地との間に接続された第４スイッチＳＷ４、第７キャパシタＣ７、及び第６インダクタＬ６を備えており、第１信号の高調波を減衰する第２高調波終端部ＴＮ２をさらに備えてもよい。これによれば、第２高調波終端部は、電力増幅部において発生する第１信号の高調波又は第２信号の高調波を減衰させる。このため、電力増幅回路は、第１信号を増幅する際に、第２出力端子から漏出する第１信号の高調波を低減することができる。

第１フィルタ部ＦＬ１は、第２キャパシタＣ２に直列接続された第１抵抗素子Ｒ１をさらに備えてもよい。これによれば、第１インダクタ及び第２キャパシタによって構成されるＬＣ並列共振回路のＱ値が低下する。したがって、第１インダクタ及び第２キャパシタが、帯域阻止フィルタとして減衰させる周波数帯域を広帯域化することができる。

第２フィルタ部ＦＬ２は、第２インダクタＬ２に直列接続された第２抵抗素子Ｒ２をさらに備えてもよい。これによれば、第２インダクタ及び第１キャパシタによって構成されるＬＣ並列共振回路のＱ値が低下する。したがって、第２インダクタ及び第１キャパシタが、帯域阻止フィルタとして減衰させる周波数帯域を広帯域化することができる。

第１フィルタ部ＦＬ１は、第２キャパシタＣ２に並列接続された第８キャパシタＣ８をさらに備えてもよい。これによれば、第１フィルタ部のＬＣ並列共振回路におけるキャパシタンスを切り替えることができる。すなわち、電力増幅回路は、第１フィルタ部のＬＣ並列共振回路の共振周波数を切り替えることができるため、第２信号の減衰効率を向上させることができる。

第２フィルタ部ＦＬ２は、第２インダクタＬ２に並列接続された第７インダクタＬ７をさらに備えてもよい。これによれば、第２フィルタ部のＬＣ並列共振回路におけるインダクタンスを切り替えることができる。すなわち、電力増幅回路は、第２フィルタ部のＬＣ並列共振回路の共振周波数を切り替えることができるため、第１信号の減衰効率を向上させることができる。

電力増幅回路は、第１出力経路に接続され、第２信号を減衰させる第１整合回路をさらに備えてもよい。これによれば、第１整合回路は、第１フィルタ部における減衰が不充分であって第１出力経路に漏出した第２信号を減衰させることができるため、第１出力端子からの第２信号の漏出を低減することができる。また、第１信号の高調波が第１フィルタ部を通過可能な周波数帯域に属する場合、第１整合回路は、第１信号の当該高調波を減衰することもできる。

電力増幅回路は、第２出力経路に接続され、第１信号の高調波を減衰させる第２整合回路を備えてもよい。これによれば、第１信号の高調波が第２フィルタ部を通過可能な波長帯域に属するとしても、第２整合回路が第１信号の当該高調波を減衰させることができるため、第２出力端子からの第１信号の当該高調波の漏出を低減することができる。また、第２整合回路は、第１信号を減衰するように形成されてもよい。

以上説明したように、本発明の一態様によれば、電力利得の改善を図ることができる電力増幅回路を提供することが可能となる。

なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。

１…電力増幅回路
ＬＢ…第１信号
ＨＢ…第２信号
ＬＢｉｎ…第１入力端子
ＨＢｉｎ…第２入力端子
ＬＢｏｕｔ…第１出力端子
ＨＢｏｕｔ…第２出力端子
ＡＭＰ…電力増幅部
ＰＡ１…第１電力増幅器
ＰＡ２…第２電力増幅器
ＦＬＴ…フィルタ部
ＦＬ１…第１フィルタ部
ＦＬ２…第２フィルタ部
ＴＮ１…第１高調波終端部
ＬＢＭＮ，ＨＢＭＮ…整合回路
ＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１４，ＳＷ１，ＳＷ２，ＳＷ３…スイッチ
Ｃ１１，Ｃ１２，Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５…キャパシタ
Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１，Ｌ２，Ｌ３，Ｌ４…インダクタ
ＡＮＴ‐ＳＷ…出力スイッチ
ＡＮＴｏｕｔ…アンテナ端子

Claims (23)

1. 第１信号及び前記第１信号よりも周波数が高い第２信号の両方を増幅可能な電力増幅器と、
   前記電力増幅器において増幅された前記第１信号の経路となる第１インダクタを備え、前記電力増幅器において増幅された前記第２信号を減衰させる第１フィルタ部と、
   前記電力増幅器において増幅された前記第２信号の経路となる第１キャパシタを備え、前記電力増幅器において増幅された前記第１信号を減衰させる第２フィルタ部と、
   前記第１フィルタ部から出力される前記第１信号が供給される第１出力経路と、
   前記第２フィルタ部から出力される前記第２信号が供給される第２出力経路と、
   を備える電力増幅回路。
2. 前記第１フィルタ部は、前記第１インダクタに並列接続された第２キャパシタをさらに備え、
   前記第２フィルタ部は、前記第１キャパシタに並列接続された第２インダクタをさらに備える、
   請求項１に記載の電力増幅回路。
3. 前記第２インダクタのインダクタンスは、前記第１インダクタのインダクタンスよりも大きい、
   請求項２に記載の電力増幅回路。
4. 前記第２キャパシタのキャパシタンスは、前記第１キャパシタのキャパシタンスよりも小さい、
   請求項２又は３に記載の電力増幅回路。
5. 前記第１フィルタ部は、前記第１出力経路と接地との間に接続された第３キャパシタをさらに備える、
   請求項１から４のいずれか１項に記載の電力増幅回路。
6. 前記第２フィルタ部は、前記第２出力経路と接地との間に接続された第３インダクタをさらに備える、
   請求項１から５のいずれか１項に記載の電力増幅回路。
7. 前記第３キャパシタのキャパシタンスは、前記第１キャパシタのキャパシタンスよりも大きい、
   請求項５に記載の電力増幅回路。
8. 前記第１フィルタ部は、前記第２キャパシタに直列接続された第１スイッチをさらに備える、
   請求項２に記載の電力増幅回路。
9. 前記第２フィルタ部は、前記第２インダクタに直列接続された第２スイッチをさらに備える、
   請求項２又は８に記載の電力増幅回路。
10. 前記電力増幅器と前記第２フィルタ部との間に接続された第４キャパシタをさらに備える、
    請求項１から９のいずれか１項に記載の電力増幅回路。
11. 前記第１出力経路に供給された前記第１信号又は前記第２出力経路に供給された前記第２信号のいずれか一方を出力する出力スイッチをさらに備える、
    請求項１から１０のいずれか１項に記載の電力増幅回路。
12. 前記電力増幅器と前記第２フィルタ部との間の経路と接地との間に接続され、前記第１信号又は前記第２信号の高調波を減衰させる第１高調波終端部をさらに備える、
    請求項１から１１のいずれか１項に記載の電力増幅回路。
13. 前記第１高調波終端部は、
    第５キャパシタと、
    前記第５キャパシタに接続された第４インダクタと、
    前記第５キャパシタと接地との間に接続された第３スイッチと、
    を備える、
    請求項１２に記載の電力増幅回路。
14. 前記第４キャパシタと前記第２フィルタ部との間の経路と接地との間に接続され、前記第１信号又は前記第２信号の高調波を減衰させる第１高調波終端部をさらに備え、
    前記第１高調波終端部は、
    第５キャパシタと、
    前記第５キャパシタに接続された第４インダクタと、
    前記第５キャパシタに接続された第３スイッチと、
    を備える、
    請求項１０に記載の電力増幅回路。
15. 前記第１高調波終端部は、前記第５キャパシタに並列接続された第６キャパシタをさらに備える、
    請求項１３又は１４に記載の電力増幅回路。
16. 前記第１高調波終端部は、前記第４インダクタに並列接続された第５インダクタをさらに備える、
    請求項１３から１５のいずれか１項に記載の電力増幅回路。
17. 前記第２出力経路と接地との間に接続された第４スイッチ、第７キャパシタ、及び第６インダクタを備えており、前記第１信号の高調波を減衰する第２高調波終端部をさらに備える、
    請求項１から１６のいずれか１項に記載の電力増幅回路。
18. 前記第１フィルタ部は、前記第２キャパシタに直列接続された第１抵抗素子をさらに備える、
    請求項２に記載の電力増幅回路。
19. 前記第２フィルタ部は、前記第２インダクタに直列接続された第２抵抗素子をさらに備える、
    請求項２又は１８に記載の電力増幅回路。
20. 前記第１フィルタ部は、前記第２キャパシタに並列接続された第８キャパシタをさらに備える、
    請求項２に記載の電力増幅回路。
21. 前記第２フィルタ部は、前記第２インダクタに並列接続された第７インダクタをさらに備える、
    請求項２又は２０に記載の電力増幅回路。
22. 前記第１出力経路に接続され、前記第２信号を減衰させる第１整合回路をさらに備える、
    請求項１から２１のいずれか１項に記載の電力増幅回路。
23. 前記第２出力経路に接続され、前記第１信号の高調波を減衰させる第２整合回路を備える、
    請求項１から２２のいずれか１項に記載の電力増幅回路。

Images