JP2019079915A

JP2019079915A - チップ型電子部品およびモジュール

Info

Publication number: JP2019079915A
Application number: JP2017205320A
Authority: JP
Inventors: 政浩西垣; Masahiro Nishigaki
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2017-10-24
Filing date: 2017-10-24
Publication date: 2019-05-23
Anticipated expiration: 2037-10-24
Also published as: JP6940371B2

Abstract

【課題】絶縁性の低下の小さいチップ型電子部品を提供する。【解決手段】チップ型電子部品１は、絶縁部７ａと絶縁部７ａの内部に設けられた導体部７ｂとを有して電気特性を発現する有効部７と、有効部７の少なくとも一部を覆うように配置された絶縁性のカバー部９と、を有する部品本体３を備える。カバー部９は、複数のセラミック粒子が焼結した粒子群組織を複数有しており、カバー部９を、有効部７側に位置する内部カバー部９Ｂと、内部カバー部上に配置された表層カバー部９Ａと、に分けたとき、表層カバー部９Ａに形成された複数の粒子群組織は一部が空間を介して隣り合っている。【選択図】図２

Description

本開示は、チップ型の電子部品およびモジュールに関する。

コンデンサ、圧電素子、インダクタおよび抵抗部品などに代表されるチップ型電子部品は、近年、モバイル型の電子機器への需要からますます小型化が要求されている（例えば、特許文献１を参照）。

特開２０１４−５７０１９号公報

本開示のチップ型電子部品は、絶縁部と該絶縁部の内部に設けられた導体部とを有し、電気特性を発現する有効部と、該有効部の少なくとも一部を覆うように配置された絶縁性のカバー部と、を有する部品本体を備えており、前記カバー部は複数のセラミック粒子が焼結した粒子群組織を複数有しており、前記カバー部を前記有効部側に位置する内部カバー部と該内部カバー部上に配置された表層カバー部として分けたときに、前記表層カバー部に形成された複数の前記粒子群組織は一部が空間を介して隣り合っている。

本開示のモジュールは、上記のチップ型電子部品が基板上に実装されている。

チップ型電子部品の一実施形態を示す透視斜視図である。図１のii−ii線断面図である。図１のＡ部を拡大した平面図である。図１のＢ部を拡大した平面図である。図２のＣ部を拡大した断面図である。チップ型電子部品の他の態様を示す透視斜視図である。図７のviii-viii線断面図である。モジュールの一実施形態を示す外観斜視図である。

図１は、チップ型電子部品の一実施形態を示す透視斜視図である。図２は、図１のii−ii線断面図である。図３は、図１のＡ部を拡大した平面図である。図４は、図１のＢ部を拡大した平面図である。図５は、図２のＣ部を拡大した断面図である。図６は、図３のＤ部を拡大した平面図である。

ここで、図２〜図５について大まかな説明を加える。図２のＣ部内に記した符号Ａ、Ｂは、図１におけるＡ部およびＢ部にそれぞれ対応する。図３は、表層カバー部９Ａにおける粒子群組織１３の配置を示している。図４は、内部カバー部９Ｂの組織を示している。図５は、内部カバー部９Ｂ上に表層カバー部９Ａを構成する粒子群組織１３が配置された状態を示している。

図１に示したチップ型電子部品１は、部品本体３の対向する端部に外部電極５を有する。部品本体３は、有効部７と、有効部７の少なくとも一部を覆うように配置されたカバー部９とを有する。有効部７は、絶縁部７ａとその絶縁部７ａの内部に設けられた導体部７
ｂとを有する。有効部７は電気特性を発現する。絶縁部７ａおよびカバー部９は、絶縁性のセラミック材料によって形成されている。導体部７ｂは金属によって形成されている。導体部７ｂは、所望とする導電性を損なわない範囲で金属の他に金属酸化物を含んでいても良い。

例えば、コンデンサなどのチップ型電子部品１は、対向する外部電極５間に直流電圧が印加された状態で使用されることがある。チップ型電子部品１のサイズが小さくなると、対向する２つの外部電極５間が近くなる。図１に示しているように、符号Ｌとして示した２つの外部電極５間が近くなってくると、部品本体３の表面３Ａを流れる電流が外部電極５間で通じやすくなる。部品本体３の表面３Ａを流れる電流はチップ型電子部品１の絶縁性を低下させる可能性がある。言い換えると、チップ型電子部品１は、部品本体３の表面３Ａを流れる電流によって絶縁性が低下する可能性がある。本開示はこのような課題に対処したものであり、その目的は、絶縁性の低下の小さいチップ型電子部品１を提供することにある。

チップ型電子部品１では、カバー部９の表面が内部よりも疎な状態である。カバー部９は複数のセラミック粒子１１が焼結した焼結体によって形成されている。カバー部９は複数のセラミック粒子１１が焼結して形成された粒子群（２次粒子）を単位とする結晶組織を有している。以下、粒子群を単位とする結晶組織のことを粒子群組織１３と表記する。粒子群組織１３は、主として、カバー部９の表層部分に位置している。粒子群組織１３は平坦な形状を成している。ここで、粒子群組織１３が主として存在している部分を表層カバー部９Ａとする。一方、表層カバー部９Ａ以外の部分は内部カバー部９Ｂである。内部カバー部９Ｂは表層カバー部９Ａよりも有効部７側に位置する。表層カバー部９Ａと内部カバー部９Ｂとは一体的に焼結している。

粒子群組織１３は、図３に示すように、個々のセラミック粒子１１（１次粒子）が粒界相１２を介して焼結した結晶組織である。粒界相１２は主としてガラス相によって形成されている。１次粒子であるセラミック粒子１１は、内部にガラス相などを含まず結晶相だけで形成されている。

チップ型電子部品１では、表層カバー部９Ａは内部カバー部９Ｂよりも疎な状態である。言い換えると、表層カバー部９Ａにおける複数の粒子群組織１３は、内部カバー部９Ｂ上で、平面方向には空間１５を介して存在している。

一方、内部カバー部９Ｂは、図４に示すように、セラミック粒子１１が非晶質相などの粒界相１４によって焼結した構造である。

このチップ型電子部品１では、上記のように、表層カバー部９Ａにおける複数の粒子群組織１３が内部カバー部９Ｂ上で平面方向に空間１５を介して存在している形態を成しているため、カバー部９を通過してきた電流は粒子群組織１３同士の間を通過し難くなる。これによりチップ型電子部品１は絶縁性の低下が小さくなり耐電圧を高めることができる。

一方、内部カバー部９Ｂは、上記したように、表層カバー部９Ａよりも緻密質である。内部カバー部９Ｂが緻密質であるため、チップ型電子部品１に水分など湿潤成分が付着しても、湿潤成分が内部カバー部９Ｂの表面９Ｂａで遮られ、内部カバー部９Ｂ内に侵入し難い。そのためチップ型電子部品１は耐湿性を維持できる。

粒子群組織１３は、その単位毎に輪郭を有している。その輪郭は、個々のセラミック粒子１１の表面または粒界相１２を構成しているガラス相の表面となる。粒子群組織１３を
形成しているセラミック粒子１１の平均粒径は０．５〜２μｍであるのが良い。粒子群組織１３は表層カバー部９Ａを平面視したときの最短径が３０μｍ以上３００μｍ以下であるのが良い。粒子群組織１３の最短径が３０μｍ以上であると、セラミック粒子１１同士が粒界相１２を介して隣り合った結晶組織よりも、一部でもセラミック粒子１１同士の平均の間隔を広くすることができる。一方、粒子群組織１３の最短径が３００μｍ以下であると、部品本体３の表面３Ａに多くの粒子群組織１３が形成されるため、部品本体３の表面３Ａに電流の障壁となる部分を多く形成することができる。

隣り合う粒子群組織１３同士の平均の間隔は０．５μｍ以上２．５μｍ以下であるのが良い。隣り合う粒子群組織１３同士の平均の間隔が０．５μｍ以上であると、隣り合う粒子群組織１３同士の間に絶縁性の高い電流の障壁を形成することができる。一方、隣り合う粒子群組織１３同士の平均の間隔が２．５μｍ以下であると、部品本体３の表面３Ａに多くの粒子群組織１３を形成することができる。また、粒子群組織１３の間の空間１５に沿った電流が流れにくくなる。

粒子群組織１３の厚み方向の範囲としては、セラミック粒子１１が１個分以上３個以下の範囲であるのが良い。粒子群組織１３の厚み方向の範囲がセラミック粒子１個分以上の範囲であると、平面方向に隣り合う粒子群組織１３同士の間に絶縁性の高い電流障壁を形成することができる。一方で、３個以下であると、表層カバー部９Ａと有効部７との間に緻密な内部カバー部７Ｂを厚く形成できるため、水分などの湿潤成分が表面３Ａから深く入り込みにくくなり、部品本体３の耐湿性を高めることができる。なお、粒子群組織１３の厚さは、別の表現をすれば、空間１５の深さに対応する。

粒子群組織１３の平均の面積は０．０３〜０．１ｍｍ^２であるのが良い。粒子群組織１３の平均の面積が０．０３ｍｍ^２以上であると、部品本体３の表面３ａに流れる電流を遮れる効果を高くできる。また、粒子群組織１３の平均の面積が０．１ｍｍ^２以下であると、部品本体３の表面３ａが多くの粒子群組織１３を有することになるため、部品本体３の表面３ａに流れる電流を遮れる効果を高めることができる。

図６は、チップ型電子部品の他の態様を示す透視斜視図である。図７は、図６のviii-viii線断面図である。図６および図７に付した各符号は、図１に示したチップ型電子部品
１の図番をそれぞれ２０番台にして表したものである。各符号は、２１：チップ型電子部品、２３：部品本体、２５：外部電極、２７：有効部、２７ａ：絶縁部、２７ｂ：導体部、２９：カバー部、２９Ａ：表層カバー部、２９Ｂ：内部カバー部である。その他、２３ａ：部品本体の表面、２３ｂ：部品本体の側面、２７ａａ：セラミック層、２７ｂｂ：内部電極層、である。

チップ型電子部品２１の有効部２７は、絶縁部２７ａの内部に複数の導体部２７ｂを有する。この場合、絶縁部２７ａは複数のセラミック層２７ａａにより構成されている。導体部２７ｂも複数の内部電極層２７ｂｂによって構成されている。言い換えると、有効部２７は、セラミック層２７ａａと内部電極層２７ｂｂとが交互に複数層積層された構造を有している。

図６では、内部電極層２７ｂｂの層数が３層の積層構造体しか示していないが、上記したチップ型電子部品２１は、内部電極層７ｂｂの層数が数百層にも及ぶ多層型の有効部２７を備えたチップ型電子部品２１にも適用できる。チップ型電子部品２１を構成する有効部２７は、より多くの内部電極層２７ｂｂを有する構造である。このため、チップ型電子部品２１では、サイズを固定した場合、部品本体２３の中に占める有効部２７の体積割合が大きくなると、カバー部２９の体積割合を小さくする必要がある。

また、有効部２７が積層構造体である場合には、部品本体２３の中で、内部電極層２７ｂｂの層数が増えて、絶縁部２７ａであるセラミック層２７ａａの１層当たりの厚みが薄くなる。その結果、有効部２７内に内部電極層２７ｂｂを起点として電界の発生する場所が多くなる。有効部２７が積層構造体である場合には、カバー部２９Ａの厚みが薄くなり、また、電界が表層カバー部２９Ａにより近い場所にまで広がりやすくなる。多層型の積層構造体を備えたチップ型電子部品２１に電界が印加された際には、内部電極層２７ｂｂからカバー層２９に電界が広がりやすくなり、表層カバー部２９Ａに電流が流れやすくなる。

有効部２７がこのような積層構造体のタイプである場合に、表層カバー部２９Ａとして、図１〜図５に示したチップ型電子部品１の構造を適用すると、耐電圧とともに耐湿性の高いチップ型電子部品２１を得ることができる。

粒子群組織１３を有するカバー部２９は、積層構造体の内部電極層２７ｂｂに対向している２つの面を少なくとも覆っているのが良い。この場合、２つの面というのは、部品本体２３における内部電極層２７ｂｂの積層方向の２つの最表面となる。部品本体２３の表面２３ａに粒子群組織１３が形成されている場合には、部品本体２３の表面２３ａの内部電極層２７ｂｂに対向している２つの表面の全体にわたって形成されているのが良い。粒子群組織１３の面積割合は、部品本体２３の最表面の面積の９０％以上であるのが良い。また、粒子群組織１３の面積割合は積層方向の２つの最表面で同程度であるのが良い。この場合、同程度というのは、積層方向の２つの最表面間の粒子群組織１３の面積割合の差が１０％以内であるという意味である。

なお、このチップ型電子部品２１においては、内部電極層２７ｂｂに対向している２つの表面２３ａに対して垂直な面である内部電極層２７ｂｂの面方向の側面２３ｂは、内部電極層２７ｂｂの積層方向の最表面の位置に粒子群組織１３が形成されることになる。図６では、粒子群組織１３が存在する側面２３ｂの場所を符号２３ｂｂで示している。

図６、７に示したチップ型電子部品２１の例としては、積層コンデンサ、積層型圧電素子、積層型インダクタ、積層型の抵抗素子を挙げることができる。

図８は、モジュールの一実施形態を示す外観斜視図である。図８に示したモジュール３１は、上記したチップ型電子部品１、２１のうちの少なくとも１種のチップ型電子部品を符号３３で表すと、複数個のチップ型電子部品３３が基板３５上に実装されたものとなる。この場合、モジュール３１を構成する基板３５上に、上記したチップ型電子部品３３を用いると、耐電圧および耐湿性の高いモジュール３１を得ることができる。これにより、チップ型電子部品３３同士をより近接させて実装することが可能となり、実装密度の高いモジュール３１を得ることができる。この場合、実装されるチップ型電子部品３３としては、同じ電気特性を示すチップ型電子部品３３が複数個実装される場合であっても良いし、この他、電気特性の異なるチップ型電子部品３３が複数個実装される場合となってもよい。さらに、図８に示すように、半導体素子３７などの能動素子と混載される形態であっても良い。

次に、上記したチップ型電子部品２１の製造方法について、コンデンサを例にして説明する。なお、このような形態は、コンデンサに限らず、圧電素子、インダクタおよび抵抗素子のようなチップ型電子部品にも同様に適用できる。

ここで説明するコンデンサの製造方法は、表層カバー部９Ａに用いるセラミックグリーンシートおよび内部カバー部９Ｂに用いるセラミックグリーンシートとして、互いに有機バインダの含有量の異なるセラミックグリーンシートを用いる以外は、コンデンサの慣用
的な製造方法によって作製できる。

例えば、表層カバー部９Ａに用いるセラミックグリーンシートとして、内部カバー部９Ｂに用いるセラミックグリーンシートよりも固形分（セラミック粉末および有機バインダ）の比率を少なくしたものを用いるのが良い。このような方法によれば、部品本体３の極薄い表層部分に、内部よりもガラス相などの液相成分の少ない部分を形成することができる。この場合、表層部分を除いた内部は表層部分よりも緻密質に形成することができる。

このような製造方法によれば、内部よりもガラス相などの液相成分の少ない部分は、表層カバー部９Ａに用いたセラミックグリーンシートの厚み分ではなく、セラミックグリーンシートの表面からセラミック粉末にして数個分の厚みの領域に止まる。これはセラミックグリーンシートを複数層重ねて母体積層体を形成し、焼成を行ったときに、固形分比率の少ない部分が母体積層体および部品本体３の表面付近に偏ってくるためと考えられる。これにより複数の粒子群組織１３が空間１５を介して存在する表層カバー部９Ａを有するたチップ型電子部品１、２１を得ることができる。

以下のように、コンデンサを作製して特性評価を行った。まず、チタン酸バリウムに添加材を加えた誘電体粉末を準備した。次に、上記した誘電体粉末と有機ビヒクル（有機バインダを溶媒に溶解させて調製したもの）とを混合し調製したスリップを用いてドクターブレード法によってセラミックグリーンシートを作製した。セラミックグリーンシートを作製する際の有機ビヒクルに含ませる有機バインダとしてはブチラール系樹脂を用いた。

有効部のセラミック層を形成するためのセラミックグリーンシート、内部カバー部を形成するためのセラミックグリーンシートおよび表層カバー部を形成するためのセラミックグリーンシートを作製するためのスリップの組成を表１に示した。表１における溶媒は、エチルアルコールとトルエンとを１：１で混合したものである。ここで、固形分とは、誘電体粉末と有機バインダとを合わせたものである。それぞれのセラミックグリーンシートは、溶媒と固形分との合計が１００質量％となるように配合した。

次に、セラミックグリーンシートの表面に導体パターンとして複数の内部電極パターンを形成してパターンシートを作製した。内部電極パターンを形成するための導体ペースト用の金属としてはニッケル粉末を用いた。導体ペーストを調製するための樹脂としてはエチルセルロースを用いた。エチルセルロースの添加量はニッケル粉末１００質量部に対して５質量部とした。溶媒としてはジヒドロターピネオール系溶媒とブチルセロソルブとを混合して用いた。

次に、作製したパターンシートを複数枚積層してコア積層体を作製した。次いで、コア積層体の上面側および下面側のそれぞれに内部カバー層用のセラミックグリーンシートを重ね、さらに、表層カバー層用のセラミックグリーンシートを重ねて母体積層体を作製した。母体積層体を作製する際に用いた各セラミックグリーンシートの積層枚数を表１に示した。この後、母体積層体を切断してコンデンサの部品本体となる本体成形体を作製した。

次に、作製した本体成形体を焼成して部品本体となるコンデンサ本体を作製した。本焼成は、水素−窒素中、最高温度を１０８０℃に設定した条件で焼成した。この焼成にはローラーハースキルンを用いた。昇温速度は５０００℃／ｈを採用した。

次に、作製したコンデンサ本体に対して再酸化処理を行った。再酸化処理の条件は、窒素雰囲気中、最高温度を１０００℃に設定し、保持時間を５時間とした。

得られたコンデンサ本体のサイズは、１．５ｍｍ×１．５ｍｍ×０．７ｍｍ、誘電体層の平均厚みは１．１μｍであった。内部電極層の平均厚みは０．８μｍであった。静電容量の設計値は１０μＦとした。

表２に示した試料のうち、試料Ｎｏ．１は、カバー層に表１に示した内部カバー部用および表層カバー部用のセラミックグリーンシートを用いて作製した。試料Ｎｏ．２は、カバー層のすべてに内部カバー層用のセラミックグリーンシートを用いて作製した。なお、試料Ｎｏ．１、２の有効部には、有効部のセラミック層用のセラミックグリーンシートを用いた。

作製したコンデンサについて、以下の評価を行った。

カバー部における粒子群組織の有無は、コンデンサ本体の表面およびコンデンサ本体の断面を、走査型電子顕微鏡を用いて観察することによって判定した。具体的には走査型電子顕微鏡によって撮影した写真から確認した。撮影倍率は１０倍とした。写真を撮影した領域の面積は４０ｍｍ×３０ｍｍとした。

粒子群組織の面積および直径は、表層カバー部を撮影した写真を用いて測定した。この場合、写真上にて粒子群組織の輪郭をトレースし、トレースした輪郭について画像解析により面積を求めた。また、求めた面積から同じ面積を持つ円の直径を求めた。面積および直径は平均値である。

また、表層カバー部については、表面に形成されていた粒子群組織同士が隣接している粒界の状態を判定し、その粒界相（または空間）の幅と深さを測定した。測定は表層カバー部を撮影した写真の領域について、面積：１ｍｍ×１．２ｍｍの範囲から任意に２面間粒界を５か所および三重点粒界を５か所抽出して測定し、それぞれ平均値を求めた。

試料Ｎｏ．１は、コンデンサ本体の表面に複数のセラミック粒子が焼結した粒子群組織が見られた。一方、粒子群組織が形成されていたコンデンサ本体の内部には、粒子群組織は認められず、セラミック粒子が非晶質相などの粒界相を介して焼結した構造であった。また、試料Ｎｏ．１では、粒子群組織同士の間の粒界は粒界相などの物質が存在しない空間を有する構造になっていた。粒子群組織は平均粒径が０．５〜２μｍのセラミック粒子がガラス相を介して焼結した状態で形成されていた。粒子群組織は全体的にセラミック粒子１個分の直径に対応する厚みとなっていた。粒子群組織の平均の面積、隣り合う粒子群組織間の間隔および隣り合う粒子群組織間に形成された空間の深さを表２に示した。

試料Ｎｏ．２については、空間を介して形成された粒子群組織は認められず、セラミック粒子が非晶質相などの粒界相を介して焼結した構造であった。

耐電圧は、昇圧速度を５Ｖ／秒（昇圧１）として測定した。試料数は３０個とし、平均値を求めた。

コンデンサの耐湿性は湿中負荷試験を行って評価した。湿中負荷試験は、温度８５℃、湿度８５％ＲＨ、直流電圧３５Ｖ印加の条件で行った。

表１および表２より、試料Ｎｏ．１は、湿中負荷試験において故障した試料が無く、耐電圧が１５０Ｖであった。一方、試料Ｎｏ．２は、湿中負荷試験において故障した試料は無かったが、耐電圧が１２０Ｖであった。

１、２１、３３・・・・チップ型電子部品
３、２３・・・・・・・部品本体
５、２５・・・・・・・外部電極
７、２７・・・・・・・有効部
７ａ、２７ａ・・・・・絶縁部
７ｂ、２７ｂ・・・・・導体部
９、２９・・・・・・・カバー部
９Ａ、２９Ａ・・・・・表層カバー部
９Ｂ、２９Ｂ・・・・・内部カバー部
１１・・・・・・・・・セラミック粒子
１２、１４・・・・・・粒界相
１３・・・・・・・・・粒子群組織
１５・・・・・・・・・空間
２７ａａ・・・・・・・セラミック層
２７ｂｂ・・・・・・・内部電極層
３１・・・・・・・・・モジュール
３５・・・・・・・・・基板
３７・・・・・・・・・半導体素子

Claims

絶縁部と該絶縁部の内部に設けられた導体部とを有し、電気特性を発現する有効部と、該有効部の少なくとも一部を覆うように配置された絶縁性のカバー部と、
を有する部品本体を備えており、
前記カバー部は複数のセラミック粒子が焼結した粒子群組織を複数有しており、
前記カバー部を前記有効部側に位置する内部カバー部と該内部カバー部上に配置された表層カバー部として分けたときに、
前記表層カバー部に形成された複数の前記粒子群組織は一部が空間を介して隣り合っている、
チップ型電子部品。
前記表層カバー部の厚み方向の範囲は、前記セラミック粒子が１個分以上３個分以下の範囲である、請求項１に記載のチップ型電子部品。
前記粒子群組織は、個々の前記セラミック粒子が非晶質相を介して焼結している、請求項１または２に記載のチップ型電子部品。
前記表層カバー部における前記粒子群組織同士の平均の間隔が０．５〜２．５μｍである、請求項１乃至３のうちいずれかに記載のチップ型電子部品。
前記表層カバー部における前記粒子群組織の平均の面積が０．０３〜０．１ｍｍ^２である、請求項１乃至４のうちいずれかに記載のチップ型電子部品。
前記有効部は、前記絶縁部が複数のセラミック層により構成され、前記導体部が複数の内部電極層により構成されており、前記セラミック層と前記内部電極層とが交互に複数層積層された積層構造体を成している、請求項１乃至５のうちいずれかに記載のチップ型電子部品。
前記カバー部は、前記積層構造体の前記内部電極層に対向している２つの面を少なくとも覆っている、請求項６に記載のチップ型電子部品。
請求項１乃至７のうちいずれかに記載のチップ型電子部品が基板上に実装されている、モジュール。