JP2019067141A - 検出装置及び表示装置 - Google Patents

Abstract

【課題】回路規模を抑制しつつ良好な検出感度が得られる検出装置及び表示装置を提供する。【解決手段】基板と、基板に設けられた複数の第１電極と、基板に設けられ、外部からの第１制御信号が入力される複数の第１入力端子と、第１電極を選択する第１選択信号を出力する複数の第１出力端子を有し、第１制御信号に基づいて第１選択信号を生成する第１選択回路と、基板に設けられ、外部からの第２制御信号が入力される複数の第２入力端子と、第１電極を選択する第２選択信号を出力する複数の第２出力端子を有し、第２制御信号に基づいて第２選択信号を生成する第２選択回路と、を備え、複数の第１電極は、第１選択信号及び第２選択信号により位相が定められた駆動信号が供給され、第１電極の数をＮとし、第１出力端子の数をＰとし、第２出力端子の数をＱとしたときに、Ｎ≦Ｐ×Ｑを満たす。【選択図】図１０

Description

本発明は、検出装置及び表示装置に関する。

近年、例えば、個人認証等に用いられる指紋検出を静電容量方式で実現することが要求されている。指紋検出では、手や指の接触を検出する場合に比べ、面積の小さい電極が用いられる。小さい電極から信号を得る場合でも、符号分割選択駆動により、良好な検出感度が得られる。符号分割選択駆動は、複数の駆動電極を同時に選択して、選択された複数の駆動電極のそれぞれに対して、所定の符号に基づいて位相が決められた駆動信号を供給する駆動方式である（特許文献１参照）。

特開２０１４−１９９６０５号公報

特許文献１に記載のタッチ検出機能付き表示装置では、駆動電極ブロックごとにシフトレジスタが設けられている。シフトレジスタの動作により駆動電極ブロックに順次選択信号が供給される。これにより、駆動電極ブロックごとに選択される。このため、電極の数が多くなると、シフトレジスタなどの回路規模が増大する可能性がある。また、選択信号を供給するのに要する時間が増大する可能性がある。

本発明は、回路規模を抑制しつつ良好な検出感度が得られる検出装置及び表示装置を提供することを目的とする。

本発明の一態様の検出装置は、基板と、前記基板に設けられた複数の第１電極と、前記基板に設けられ、外部からの第１制御信号が入力される複数の第１入力端子と、前記第１電極を選択する第１選択信号を出力する複数の第１出力端子を有し、前記第１制御信号に基づいて前記第１選択信号を生成する第１選択回路と、前記基板に設けられ、外部からの第２制御信号が入力される複数の第２入力端子と、前記第１電極を選択する第２選択信号を出力する複数の第２出力端子を有し、前記第２制御信号に基づいて前記第２選択信号を生成する第２選択回路と、を備え、複数の前記第１電極は、前記第１選択信号及び前記第２選択信号により位相が定められた駆動信号が供給され、前記第１電極の数をＮとし、前記第１出力端子の数をＰとし、前記第２出力端子の数をＱとしたときに、Ｎ≦Ｐ×Ｑを満たす。

本発明の一態様の検出装置は、基板と、前記基板に設けられた複数の第１電極と、複数の前記第１電極に接続され、それぞれの前記第１電極に駆動信号を供給する駆動信号供給線と、前記基板に設けられ、前記第１電極を選択する複数の第１選択信号を生成する第１選択回路と、前記第１選択回路から複数の前記第１選択信号を個別に出力する複数の第１選択信号線と、前記基板に設けられ、前記第１電極を選択する複数の第２選択信号を生成する第２選択回路と、前記第２選択回路から複数の前記第２選択信号を個別に出力する複数の第２選択信号線と、前記基板に設けられ、複数の前記駆動信号供給線を含む駆動信号供給線ブロックごとに接続される複数の第３選択回路を有し、１つの前記第３選択回路は、複数の前記第１選択信号線が接続され、かつ、１つの前記第２選択信号線と接続され、前記第１選択信号および前記第２選択信号に基づいて、前記駆動信号を生成する。

本発明の一態様の表示装置は、上記の検出装置と、画像を表示させる表示機能層を有する表示パネルとを、含み、前記検出装置は、前記表示パネルの上に設けられる。

本発明の一態様の表示装置は、上記の検出装置と、画像を表示させる表示機能層を有する表示パネルとを、含み、前記第１電極は、前記表示パネルの複数の画素に共通の電位を与える共通電極である。

図１は、第１実施形態に係る検出装置を有する表示装置の平面図である。 図２は、図１のＩＩ−ＩＩ’線に沿う断面図である。 図３は、第１実施形態に係る検出装置の構成例を示すブロック図である。 図４は、相互静電容量方式のタッチ検出の基本原理を説明するための説明図である。 図５は、第１実施形態に係る検出装置の平面図である。 図６は、第１電極及び第２電極の一部を拡大して示す平面図である。 図７は、図６のＶＩＩ−ＶＩＩ’線に沿う断面図である。 図８は、符号分割選択駆動の動作例を説明するための説明図である。 図９は、符号分割選択駆動の他の動作例を説明するための説明図である。 図１０は、第１実施形態に係る第１選択回路、第２選択回路及び第３選択回路のブロック図である。 図１１は、第１選択回路の一例を示す回路図である。 図１２は、第１制御信号の一例を示すタイミング波形図である。 図１３は、第１選択信号の一例を示すタイミング波形図である。 図１４は、第１制御信号と第１選択信号との関係を示す表である。 図１５は、第２選択回路の一例を示す回路図である。 図１６は、第２制御信号及び反転制御信号の一例を示すタイミング波形図である。 図１７は、第２選択信号の一例を示すタイミング波形図である。 図１８は、第２制御信号及び反転制御信号と、第２選択信号との関係を示す表である。 図１９は、第３選択回路の一例を示す回路図である。 図２０は、反転制御信号が高レベル電圧の場合に、第３選択回路で生成されるパターンコードの一例である。 図２１は、反転制御信号が低レベル電圧の場合に、第３選択回路で生成されるパターンコードの一例である。 図２２は、第１制御信号、第２制御信号及び反転制御信号と、検出信号との関係を示す表である。 図２３は、第１電極の数と、第１選択回路及び第２選択回路の端子の数との関係を説明するための表である。 図２４は、検出電極選択回路の一例を示す回路図である。 図２５は、第１実施形態の第１変形例に係る第１選択回路、第２選択回路及び第３選択回路のブロック図である。 図２６は、第１実施形態の第１変形例に係る第３選択回路の一例を示す回路図である。 図２７は、第１実施形態の第２変形例に係る検出装置を有する表示装置の、概略断面構造を示す断面図である。 図２８は、第２実施形態に係る第１選択回路、第２選択回路、第３選択回路及びカウンタ回路のブロック図である。 図２９は、カウンタ回路の動作の一例を示すタイミング波形図である。 図３０は、第２実施形態の第１変形例に係る第１選択回路、第２選択回路、第３選択回路及びカウンタ回路のブロック図である。 図３１は、第２実施形態の第２変形例に係る検出電極選択回路の他の例を示す回路図である。 図３２は、第３実施形態に係る検出装置を有する表示装置の概略断面構造を示す断面図である。 図３３は、第３実施形態に係る検出装置の平面図である。 図３４は、第４実施形態に係る検出装置の平面図である。 図３５は、第４実施形態に係る検出装置の第１電極の配列を表す回路図である。

発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（第１実施形態）
図１は、第１実施形態に係る検出装置を有する表示装置の平面図である。図２は、図１のＩＩ−ＩＩ’線に沿う断面図である。図１及び図２に示すように、本実施形態の表示装置１００は、表示領域ＡＡと、額縁領域ＧＡと、検出領域ＦＡとを有する。表示領域ＡＡは表示パネル３０の画像を表示する領域である。額縁領域ＧＡは、表示領域ＡＡの外側の領域である。検出領域ＦＡは、接触又は近接する指等の表面の凹凸を検出する領域である。検出領域ＦＡは、表示領域ＡＡの全面に重なって設けられる。

図２に示すように、本実施形態の表示装置１００は、カバー部材１０１と、検出装置１と、表示パネル３０とを含む。カバー部材１０１は、第１面１０１ａと、第１面１０１ａと反対側の第２面１０１ｂとを有する板状の部材である。カバー部材１０１の第１面１０１ａは、接触又は近接する指Ｆｉｎ等の表面の凹凸を検出する検出面であり、かつ、表示パネル３０の画像を表示する表示面である。カバー部材１０１の第２面１０１ｂ側に、表示パネル３０及び検出装置１のセンサ部１０が設けられる。カバー部材１０１はセンサ部１０及び表示パネル３０を保護するための部材であり、センサ部１０及び表示パネル３０を覆って設けられる。カバー部材１０１は、例えばガラス基板、又は樹脂基板である。

なお、カバー部材１０１、センサ部１０及び表示パネル３０は、平面視で長方形状である場合に限られず、円形状、長円形状、或いは、これらの外形形状の一部を欠落させた異形状の構成であってもよい。また、例えば、カバー部材１０１が円形状であり、センサ部１０及び表示パネル３０が正多角形状等である場合のように、カバー部材１０１と、センサ部１０及び表示パネル３０との外形形状が異なっていてもよい。カバー部材１０１は、平板状のみならず、例えば表示領域ＡＡが曲面で構成され、或いは額縁領域ＧＡが表示パネル３０側に湾曲する等、曲面を有する曲面ディスプレイも採用可能である。

図１及び図２に示すように、額縁領域ＧＡにおいて、カバー部材１０１の第２面１０１ｂに加飾層１１０が設けられている。加飾層１１０は、カバー部材１０１よりも光の透過率が小さい着色層である。加飾層１１０は、額縁領域ＧＡに重畳して設けられる配線や回路等が観察者に視認されることを抑制することができる。図２に示す例では、加飾層１１０は第２面１０１ｂに設けられているが、第１面１０１ａに設けられていてもよい。また、加飾層１１０は、単層に限定されず、複数の層を重ねた構成であってもよい。

検出装置１は、カバー部材１０１の第１面１０１ａに接触又は近接する指Ｆｉｎ等の表面の凹凸を検出するセンサ部１０を含む。図２に示すように、検出装置１のセンサ部１０は、表示パネル３０の上に設けられる。すなわち、センサ部１０は、カバー部材１０１と表示パネル３０との間に設けられ、第１面１０１ａに対して垂直な方向から見たときに、表示パネル３０と重なっている。センサ部１０には、フレキシブルプリント基板７６が接続されており、センサ部１０からの検出信号を外部に出力することができる。

センサ部１０の一方の面は、接着層７１を介してカバー部材１０１と貼り合わされる。また、センサ部１０の他方の面は、接着層７２を介して、表示パネル３０の偏光板３５と貼り合わされる。接着層７１は、例えば、液状のＵＶ硬化型樹脂である光学透明樹脂（ＯＣＲ：Optical Clear Resin又は、ＬＯＣＡ:Liquid Optically Clear Adhesive）である。接着層７２は、例えば、光学粘着フィルム（ＯＣＡ：Optical Clear Adhesive）である。

表示パネル３０は、第１基板３１と、第２基板３２と、第１基板３１の下側に設けられた偏光板３４と、第２基板３２の上側に設けられた偏光板３５とを有する。第１基板３１にフレキシブルプリント基板７５が接続されている。第１基板３１と、第２基板３２との間には、表示機能層として液晶表示素子が設けられる。すなわち、表示パネル３０は、液晶パネルである。これに限定されず、表示パネル３０は、例えば、有機ＥＬディスプレイパネル（ＯＬＥＤ： Organic Light Emitting Diode）であってもよい。

図２に示すように、センサ部１０は、カバー部材１０１の第２面１０１ｂと垂直な方向において、表示パネル３０よりもカバー部材１０１に近い位置に配置される。このため、例えば、表示パネル３０と一体に指紋検出用の検出電極を設けた場合に比べ、検出電極と、検出面である第１面１０１ａとの距離を小さくすることができる。したがって、本実施形態の検出装置１を備える表示装置１００によれば、検出性能を向上させることができる。

次に検出装置１の詳細な構成について説明する。図３は、第１実施形態に係る検出装置の構成例を示すブロック図である。図３に示すように、検出装置１は、センサ部１０と、検出制御部１１と、第１選択回路１２と、第２選択回路１３と、第３選択回路１４Ｂと、検出電極選択回路１６と、検出部４０とを備える。

センサ部１０は、符号分割選択駆動（以下、ＣＤＭ（Code Division Multiplexing）駆動と表す）により、第３選択回路１４Ｂから供給される駆動信号Ｖｃに従って検出を行う。すなわち、センサ部１０は、第１選択回路１２、第２選択回路１３及び第３選択回路１４Ｂの動作により複数の第１電極Ｔｘ（図５参照）を同時に選択する。そして、第３選択回路１４Ｂは、選択された複数の第１電極Ｔｘのそれぞれに対して、所定の符号に基づいて位相が決められた駆動信号Ｖｃを供給する。センサ部１０は、相互静電容量方式の検出原理に基づいて、接触又は近接する指Ｆｉｎ又は手の表面の凹凸を検出することで、指紋や掌紋の形状を検出する。

検出制御部１１は、第１選択回路１２、第２選択回路１３、検出電極選択回路１６及び検出部４０に対してそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御部１１は、駆動部１１ａと、クロック信号出力部１１ｂとを含む。駆動部１１ａは、電源電圧Ｖｄｄを第１選択回路１２及び第２選択回路１３に供給する。検出制御部１１は、クロック信号出力部１１ｂのクロック信号に基づいて、第１制御信号Ｖａ１、Ｖａ２、Ｖａ３を第１選択回路１２に供給する。また、検出制御部１１は、クロック信号出力部１１ｂのクロック信号に基づいて、第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３及び反転制御信号Ｖｓを第２選択回路１３に供給する。

第１選択回路１２及び第２選択回路１３はデコーダー回路である。第１選択回路１２は、第１制御信号Ｖａ１、Ｖａ２、Ｖａ３に基づいて第１選択信号Ｖｄを生成し、第１選択信号Ｖｄを第３選択回路１４Ｂに供給する。第２選択回路１３は、第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３に基づいて第２選択信号Ｖｆを生成し、第２選択信号Ｖｆを第３選択回路１４Ｂに供給する。第３選択回路１４Ｂは、例えば排他論理和（ＸＯＲ）回路である。第３選択回路１４Ｂは、第１選択信号Ｖｄ及び第２選択信号Ｖｆに基づいて、駆動信号Ｖｃを生成し、第１電極Ｔｘに駆動信号Ｖｃを供給する。

検出電極選択回路１６は、複数の第２電極Ｒｘ（図５参照）を同時に選択するスイッチ回路である。検出電極選択回路１６は、検出制御部１１から供給される第２電極選択信号Ｖｈｓｅｌに基づいて、ＣＤＭ駆動を行う。これにより、検出電極選択回路１６は、複数の第２電極Ｒｘを選択する。

検出部４０は、検出制御部１１から供給される制御信号と、センサ部１０から供給される第１検出信号Ｖｄｅｔ１及び第２検出信号Ｖｄｅｔ２に基づいて、細かいピッチでタッチの有無を検出する回路である。検出部４０は、検出信号増幅部４２と、Ａ／Ｄ変換部４３と、信号処理部４４と、座標抽出部４５と、記憶部４６と、検出タイミング制御部４７と、を備える。検出タイミング制御部４７は、検出制御部１１から供給される制御信号に基づいて、検出信号増幅部４２と、Ａ／Ｄ変換部４３と、信号処理部４４と、座標抽出部４５と、が同期して動作するように制御する。なお、以下の説明において第１検出信号Ｖｄｅｔ１及び第２検出信号Ｖｄｅｔ２を区別して説明する必要がない場合には、単に検出信号Ｖｄｅｔと表す。

センサ部１０は、第１検出信号Ｖｄｅｔ１及び第２検出信号Ｖｄｅｔ２を検出信号増幅部４２に供給する。検出信号増幅部４２は、第１検出信号Ｖｄｅｔ１及び第２検出信号Ｖｄｅｔ２を増幅する。Ａ／Ｄ変換部４３は、検出信号増幅部４２から出力されるアナログ信号をデジタル信号に変換する。

信号処理部４４は、Ａ／Ｄ変換部４３の出力信号に基づいて、センサ部１０に対するタッチの有無を検出する論理回路である。信号処理部４４は、検出電極選択回路１６を介して、第１電極２５からの第１検出信号Ｖｄｅｔ１及び第２検出信号Ｖｄｅｔ２を受け取って、第３検出信号Ｖｄｅｔ３を演算する。信号処理部４４は、演算された第３検出信号Ｖｄｅｔ３を受け取って、所定の符号に基づいて復号処理を行う。信号処理部４４は、復号信号を出力する。なお、信号処理部４４は、複合信号に基づいて、接触又は近接する指Ｆｉｎ又は手の表面の凹凸を判断してもよい。

記憶部４６は、演算された第３検出信号Ｖｄｅｔ３を一時的に保存する。記憶部４６は、例えばＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、レジスタ回路等であってもよい。

座標抽出部４５は、復号された情報に基づいてタッチパネル座標を算出し、得られたタッチパネル座標をセンサ出力Ｖｏとして出力する。なお、座標抽出部４５は、タッチパネル座標を算出せずにセンサ出力Ｖｏとして復号信号を出力してもよい。

検出装置１は、静電容量型のタッチ検出の基本原理に基づいたタッチ制御がなされる。ここで、図４を参照して、本実施形態の検出装置１の相互静電容量方式によるタッチ検出の基本原理について説明する。図４は、相互静電容量方式のタッチ検出の基本原理を説明するための説明図である。なお、図４は、検出回路を併せて示している。

図４に示すように、容量素子Ｃ１は、誘電体Ｄを挟んで互いに対向配置された一対の電極、駆動電極Ｅ１及び検出電極Ｅ２を備えている。容量素子Ｃ１は、駆動電極Ｅ１と検出電極Ｅ２との対向面同士の間に形成される電気力線（図示しない）に加え、駆動電極Ｅ１の端部から検出電極Ｅ２の上面に向かって延びるフリンジ分の電気力線が生じる。容量素子Ｃ１は、その一端が交流信号源（駆動信号源）に接続され、他端は電圧検出器ＤＥＴに接続される。電圧検出器ＤＥＴは、例えば、図３に示す検出部４０に含まれる積分回路である。

交流信号源から駆動電極Ｅ１（容量素子Ｃ１の一端）に所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）の交流矩形波Ｓｇが印加される。電圧検出器ＤＥＴには、容量素子Ｃ１の容量値に応じた電流が流れる。電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流の変動を電圧の変動に変換する。

指によって形成される静電容量Ｃ２が、検出電極Ｅ２と接触し、又は接触と同視し得るほど近傍に近づくにつれて、駆動電極Ｅ１と検出電極Ｅ２との間にあるフリンジ分の電気力線が導体（指）により遮られるようになる。このため、容量素子Ｃ１は、非接触状態での容量値よりも近接に応じて徐々に容量値の小さい容量素子として作用する。

電圧検出器ＤＥＴから出力される電圧信号の振幅は、非接触状態に比べて指Ｆｉｎの凹凸等が接触状態に近づくにつれて小さくなる。この電圧差分の絶対値｜ΔＶ｜は、接触又は近接する被検出体の影響に応じて変化することになる。検出部４０は、絶対値｜ΔＶ｜に基づいて指Ｆｉｎの凹凸等を判断する。このようにして、検出部４０は相互静電容量方式のタッチ検出の基本原理に基づいてタッチ検出が可能となる。なお、「接触状態」とは、指が検出面に接触した状態又は接触と同視し得るほど近接した状態を含む。また、「非接触状態」とは、指が検出面に接触していない状態又は接触と同視できるほどには近接していない状態を含む。

次に、検出装置１の第１電極Ｔｘ及び第２電極Ｒｘの構成について説明する。図５は、第１実施形態に係る検出装置の平面図である。図６は、第１電極及び第２電極の一部を拡大して示す平面図である。図７は、図６のＶＩＩ−ＶＩＩ’線に沿う断面図である。

図５に示すように、検出装置１は、センサ基板２１と、センサ基板２１に設けられた複数の第１電極Ｔｘ及び第２電極Ｒｘと、を含む。センサ基板２１は、可視光を透過可能な透光性を有するガラス基板である。又は、センサ基板２１は、ポリイミド等の樹脂で構成された透光性の樹脂基板又は樹脂フィルムであってもよい。センサ部１０は、透光性を有するセンサである。

第１電極Ｔｘは、第１方向Ｄｘに延びており、第２方向Ｄｙに複数配列される。第２電極Ｒｘは、第２方向Ｄｙに延びており、第１方向Ｄｘに複数配列される。第２電極Ｒｘは、平面視で、第１電極Ｔｘと交差する方向に延びている。各第２電極Ｒｘは、額縁配線（図示せず）を介して、センサ基板２１の額縁領域ＧＡの短辺側に設けられたフレキシブルプリント基板７６に接続される。第１電極Ｔｘ及び第２電極Ｒｘは、検出領域ＦＡに設けられている。第１電極Ｔｘは、ＩＴＯ（Indium Tin Oxide）等の透光性の導電材料で構成されている。第２電極Ｒｘは、アルミニウム又はアルミニウム合金などの金属材料で構成されている。なお、第１電極Ｔｘを金属材料で構成し、第２電極ＲｘをＩＴＯで形成してもよい。ただし、第２電極Ｒｘを金属材料とすることで、検出信号Ｖｄｅｔに係る抵抗を低減することができる。

なお、第１方向Ｄｘは、センサ基板２１と平行な面内の一方向であり、例えば、検出領域ＦＡの一辺と平行な方向である。また、第２方向Ｄｙは、センサ基板２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。また、本明細書において、「平面視」とは、センサ基板２１に垂直な方向から見た場合を示す。

第２電極Ｒｘと第１電極Ｔｘとの交差部分に、それぞれ静電容量が形成される。センサ部１０において、相互静電容量方式のタッチ検出動作を行う際、第１選択回路１２、第２選択回路１３及び第３選択回路１４Ｂは、第１電極Ｔｘを選択し、選択された第１電極Ｔｘに同時に駆動信号Ｖｃを供給する。そして、接触又は近接する指等の表面の凹凸による容量変化に応じた検出信号Ｖｄｅｔが第２電極Ｒｘから出力されることにより、指紋検出が行われる。

図５では、第１選択回路１２、第２選択回路１３、第３選択回路１４Ｂ及び検出電極選択回路１６等の各種回路が、センサ基板２１の額縁領域ＧＡに設けられている。ただし、これはあくまで一例である。各種回路の少なくとも一部は、フレキシブルプリント基板７６に実装された検出用ＩＣ（Integrated Circuit）に含まれていてもよい。また、第１選択回路１２、第２選択回路１３及び第３選択回路１４Ｂは、それぞれ個別の回路として設けられる構成に限定されない。第１選択回路１２、第２選択回路１３及び第３選択回路１４Ｂの機能を含む第１電極選択回路１１２が設けられていてもよい。第１電極選択回路１１２は、半導体集積回路（ＩＣ）であってもよい。

次に、第１電極Ｔｘ及び第２電極Ｒｘの構成について説明する。図６に示すように、第２電極Ｒｘは、ジグザグ状の線であり、全体として第２方向Ｄｙに長手を有する。例えば、第２電極Ｒｘは、複数の第１直線部２６ａと、複数の第２直線部２６ｂと、複数の屈曲部２６ｘと、を有する。第２直線部２６ｂは、第１直線部２６ａと交差する方向に延びている。また、屈曲部２６ｘは、第１直線部２６ａと第２直線部２６ｂとを接続している。

第１直線部２６ａは、第１方向Ｄｘ及び第２方向Ｄｙと交差する方向に延びている。第２直線部２６ｂも、第１方向Ｄｘ及び第２方向Ｄｙと交差する方向に延びている。第１直線部２６ａと第２直線部２６ｂは、第１方向Ｄｘに平行な仮想線（図示せず）を軸に、対称となるように配置されている。第２電極Ｒｘは、第１直線部２６ａと第２直線部２６ｂとが第２方向Ｄｙに交互に接続される。

複数の第２電極Ｒｘの各々において、第２方向Ｄｙにおける屈曲部２６ｘの配置間隔をＰｒｙとする。また、隣り合う第２電極Ｒｘ間において、第１方向Ｄｘにおける屈曲部２６ｘの配置間隔をＰｒｘとする。本実施形態では、例えば、Ｐｒｘ＜Ｐｒｙであることが好ましい。なお、第２電極Ｒｘは、ジグザグ状に限定されず、波線状、直線状など他の形状であってもよい。

図６に示すように、複数の第１電極Ｔｘ−１、Ｔｘ−２、Ｔｘ−３、Ｔｘ−４…は、複数の電極部２３ａ、２３ｂと、複数の接続部２４とをそれぞれ有する。なお、以下の説明において、第１電極Ｔｘ−１、Ｔｘ−２、Ｔｘ−３、Ｔｘ−４…を区別して説明する必要がない場合には、単に第１電極Ｔｘと表す。

第２電極Ｒｘの第２直線部２６ｂと交差する第１電極Ｔｘ−１、Ｔｘ−２は、第２直線部２６ｂと平行な２辺を有する電極部２３ａを備える。また、第２電極Ｒｘの第１直線部２６ａと交差する第１電極Ｔｘ−３、Ｔｘ−４は、第１直線部２６ａと平行な２辺を有する電極部２３ｂを備える。言い換えると、電極部２３ａ、２３ｂは、第２電極Ｒｘに沿って複数配置されている。これにより、平面視で、ジグザグ状の第２電極Ｒｘと、電極部２３ａ、２３ｂとの離隔距離を一定の大きさにすることができる。

複数の第１電極Ｔｘ−１、Ｔｘ−２において、複数の電極部２３ａは第１方向Ｄｘに並んでおり、互いに離れて配置されている。また、複数の第１電極Ｔｘの各々において、接続部２４は、複数の電極部２３ａのうち隣り合う電極部２３ａを接続している。また、平面視で、複数の第２電極Ｒｘの各々は、隣り合う電極部２３ａの間を通って接続部２４と交差している。第１電極Ｔｘ−３、Ｔｘ−４も同様の構成である。第２電極Ｒｘは、金属細線であり、第２電極Ｒｘの第１方向Ｄｘの幅は、電極部２３ａ、２３ｂの第１方向Ｄｘの幅よりも小さい。このような構成により、第１電極Ｔｘと第２電極Ｒｘとが重なり合う面積が小さくなり、寄生容量を抑制することができる。

また、第２方向Ｄｙにおける第１電極Ｔｘの配置間隔をＰｔとする。配置間隔Ｐｔは、第２電極Ｒｘの屈曲部２６ｘの配置間隔Ｐｒｙの１／２程度である。なお、これに限定されず、配置間隔Ｐｔは、配置間隔Ｐｒｙの半整数倍以外であってもよい。配置間隔Ｐｔは、例えば１００μｍ以下である。また、１つの第１電極Ｔｘにおいて、第１方向Ｄｘに隣り合う接続部２４は、第２方向Ｄｙでの配置間隔Ｐｂを有して、互い違いに配置される。なお、電極部２３ａ、２３ｂは、それぞれ平行四辺形状であるが、その他の形状であってもよい。例えば、電極部２３ａ、２３ｂは、矩形状、多角形状、異形状であってもよい。

次に、図７を参照しつつ、検出装置１の層構造について説明する。なお、図７において、額縁領域ＧＡの断面は、第１選択回路１２、第２選択回路１３又は第３選択回路１４Ｂに含まれる薄膜トランジスタＴｒを含む部分を切断した断面である。図７では、検出領域ＦＡの層構造と額縁領域ＧＡの層構造との関係を示すために、検出領域ＦＡのＶＩＩ−ＶＩＩ’線に沿う断面と、額縁領域ＧＡの薄膜トランジスタＴｒを含む部分の断面とを、模式的に繋げて示している。

図７に示すように、検出装置１は、額縁領域ＧＡに薄膜トランジスタＴｒが設けられている。薄膜トランジスタＴｒは、半導体層６１と、ソース電極６２と、ドレイン電極６３と、ゲート電極６４と、を含む。ゲート電極６４は、センサ基板２１上に設けられる。第１層間絶縁膜８１は、センサ基板２１上に設けられてゲート電極６４を覆う。ゲート電極６４の材料としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）又はこれらの合金が用いられる。第１層間絶縁膜８１の材料としては、シリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）又はシリコン酸化窒化膜（ＳｉＯＮ）が用いられる。また、第１層間絶縁膜８１は単層に限定されず、積層構造の膜でもよい。例えば、第１層間絶縁膜８１は、シリコン酸化膜上にシリコン窒化膜が形成された、積層構造の膜であってもよい。

また、半導体層６１は、第１層間絶縁膜８１上に設けられる。第２層間絶縁膜８２は、第１層間絶縁膜８１上に設けられて半導体層６１を覆う。第２層間絶縁膜８２に設けられたコンタクトホールの底部では、半導体層６１が露出している。半導体層６１の材料としては、ポリシリコン又は酸化物半導体が用いられる。第２層間絶縁膜８２の材料としては、シリコン酸化膜、シリコン窒化膜又はシリコン酸化窒化膜が用いられる。また、第２層間絶縁膜８２は単層に限定されず、積層構造の膜でもよい。例えば、第２層間絶縁膜８２は、シリコン酸化膜上にシリコン窒化膜が形成された、積層構造の膜であってもよい。

また、ソース電極６２と、ドレイン電極６３とは、第２層間絶縁膜８２上に設けられる。ソース電極６２と、ドレイン電極６３とは、それぞれ第２層間絶縁膜８２に設けられたコンタクトホールを介して半導体層６１に接続される。ソース電極６２と、ドレイン電極６３及び接続部２４の材料としては、チタンとアルミニウムとの合金である、チタンアルミニウム（ＴｉＡｌ）が用いられる。

さらに、第２層間絶縁膜８２上には、絶縁性の樹脂層２７と、第１電極Ｔｘの電極部２３ｂ及び接続部２４が設けられている。額縁領域ＧＡに設けられた樹脂層２７は、ソース電極６２及びドレイン電極６３を覆っている。また、額縁領域ＧＡに設けられた樹脂層２７に設けられたコンタクトホールを介して、ドレイン電極６３は、第１電極Ｔｘと電気的に接続される。

一方、検出領域ＦＡに設けられた樹脂層２７は、第１樹脂層２７Ａと、第１樹脂層２７Ａよりも薄膜の第２樹脂層２７Ｂとを有する。第１樹脂層２７Ａは、接続部２４において、第２電極Ｒｘの直下に位置する部位を覆っている。また、検出領域ＦＡに設けられた第２樹脂層２７Ｂは、接続部２４において、電極部２３ｂの直下に位置する部位を覆っている。

第２樹脂層２７ＢにはコンタクトホールＨ１、Ｈ２が設けられている。検出領域ＦＡにおいて、電極部２３ｂの周縁部は、コンタクトホールＨ１、Ｈ２を介して接続部２４に接続されている。なお、この例では、電極部２３ｂは第２層間絶縁膜８２に接している。

第２電極Ｒｘは、第１樹脂層２７Ａ上に設けられている。第２電極Ｒｘは、例えば、第１金属層１４１、第２金属層１４２及び第３金属層１４３を有する。第３金属層１４３上に第２金属層１４２が設けられており、第２金属層１４２上に第１金属層１４１が設けられている。例えば、第１金属層１４１、第３金属層１４３の材料には、モリブデン又はモリブデン合金が用いられている。第２金属層１４２の材料には、アルミニウム又はアルミニウム合金が用いられる。第１金属層１４１を構成するモリブデン又はモリブデン合金は、第２金属層１４２を構成するアルミニウム又はアルミニウム合金よりも可視光の反射率が低い。これにより、第２電極Ｒｘの不可視化を図ることができる。

樹脂層２７、電極部２３ｂ及び第２電極Ｒｘ上に絶縁膜８３が設けられている。絶縁膜８３によって、第２電極Ｒｘの上面及び側面は覆われている。絶縁膜８３には、シリコン窒化膜など、高屈折率で低反射率の膜が用いられる。

以上のような構成により、第１電極Ｔｘと第２電極Ｒｘとは、同一のセンサ基板２１の上に形成される。そして、第１電極Ｔｘと第２電極Ｒｘとは、絶縁層である樹脂層２７を介して異なる層に設けられる。

次に、検出装置１におけるＣＤＭ駆動について説明する。図８は、符号分割選択駆動の動作例を説明するための説明図である。図８では、説明をわかりやすくするために、４つの第１電極Ｔｘ−１、Ｔｘ−２、Ｔｘ−３、Ｔｘ−４についてＣＤＭ駆動の動作例を示す。図８に示すように、第１選択回路１２、第２選択回路１３及び第３選択回路１４Ｂは、第１電極ブロックＢＫの４つの第１電極Ｔｘ−１、Ｔｘ−２、Ｔｘ−３、Ｔｘ−４を同時に選択する。そして、第３選択回路１４Ｂは、所定の符号に基づいて位相が決められた駆動信号Ｖｃを、各第１電極Ｔｘに供給する。例えば、所定の符号は、下記式（１）の正方行列で定義され、正方行列の次数は第１電極Ｔｘ−１、Ｔｘ−２、Ｔｘ−３、Ｔｘ−４の数である４になる。下記式（１）の正方行列の対角成分「−１」は、当該正方行列の対角成分以外の成分「１」と異なる。第３選択回路１４Ｂは、下記式（１）の正方行列に基づいて、正方行列の対角成分以外の成分「１」に対応する交流矩形波の位相と、正方行列の対角成分「−１」に対応する交流矩形波の位相とが、反転するように、駆動信号Ｖｃを印加する。また、成分「−１」は、成分「１」とは位相が異なるように決められた駆動信号Ｖｃを供給する成分である。

第１電極Ｔｘ−１、Ｔｘ−２、Ｔｘ−３、Ｔｘ−４のうち第１電極Ｔｘ−２に、指などの外部近接物体ＣＱがある場合、相互誘導により外部近接物体ＣＱによる差分の電圧が生じる（例えば差分の電圧は２０％とする）。なお、図８に示す例では、成分「１」に対応する第１検出信号Ｖｄｅｔ１と、成分「−１」に対応する第２検出信号Ｖｄｅｔ２と、が統合された信号が、第３検出信号Ｖｄｅｔ３として第２電極Ｒｘから出力される。検出部４０が第１時間帯で検出する第３検出信号Ｖｄｅｔ３は、（−１）＋（０．８）＋（１）＋（１）＝１．８になる。次に、第２時間帯の第３検出信号Ｖｄｅｔ３は、（１）＋（−０．８）＋（１）＋（１）＝２．２になる。次に、第３時間帯の第３検出信号Ｖｄｅｔ３は、（１）＋（０．８）＋（−１）＋（１）＝１．８になる。次に、第４時間帯の第３検出信号Ｖｄｅｔ３は、（１）＋（０．８）＋（１）＋（−１）＝１．８になる。

信号処理部４４は、各時間帯で検出された第３検出信号Ｖｄｅｔ３を、記憶部４６に保存する。信号処理部４４は、第３検出信号Ｖｄｅｔ３を、式（１）の正方行列で掛け合わせ、複合を行う。これにより、信号処理部４４は、復号信号Ｖｄｅｔ４としてＶｄｅｔ４＝（４．０、３．２、４．０、４．０）を演算する。検出部４０は、復号信号Ｖｄｅｔ４に基づいて、第１電極Ｔｘ−２の位置に、指などの外部近接物体ＣＱがあることを検出できる。このように、電圧を上げることなく時分割選択（ＴＤＭ）駆動の４倍の検出感度で検出する。そして、座標抽出部４５は、タッチパネル座標をセンサ出力Ｖｏとして出力する。

図９は、符号分割選択駆動の他の動作例を説明するための説明図である。図９では、正方行列の成分「１」に対応する第１電極Ｔｘと、正方行列の成分「−１」に対応する第１電極Ｔｘとが、異なる時間帯に駆動信号Ｖｃが印加される。この場合、正方行列の成分「１」に対応する交流矩形波の位相と、正方行列の成分「−１」に対応する交流矩形波の位相とは同じである。具体的には、第１選択回路１２、第２選択回路１３及び第３選択回路１４Ｂは、第１時間帯、第３時間帯、第５時間帯及び第７時間帯では、成分「１」に対応する第１電極Ｔｘに、駆動信号Ｖｃを供給する。そして、第１選択回路１２、第２選択回路１３及び第３選択回路１４Ｂは、成分「−１」に対応する第１電極Ｔｘには、駆動信号Ｖｃを供給しない。第２時間帯、第４時間帯、第６時間帯及び第８時間帯では、成分「１」に対応する第１電極Ｔｘに、駆動信号Ｖｃが供給されず、成分「−１」に対応する第１電極Ｔｘに、駆動信号Ｖｃが供給される。

信号処理部４４は、第１時間帯で検出された第１検出信号Ｖｄｅｔ１＝２．８と、第２時間帯で検出された第２検出信号Ｖｄｅｔ２＝１．０との差分から、第３出力信号Ｖｄｅｔ３＝１．８を演算する。信号処理部４４は、第３時間帯で検出された第１検出信号Ｖｄｅｔ１＝３．０と、第４時間帯で検出された第２出力信号Ｖｄｅｔ１＝０．８との差分から、第３検出信号Ｖｄｅｔ３＝２．２を演算する。第５時間帯以降も同様である。信号処理部４４は、演算された各第３検出信号Ｖｄｅｔ３を復号することで、復号信号Ｖｄｅｔ４としてＶｄｅｔ４＝（４．０、３．２、４．０、４．０）を演算する。

ここで、第１電極Ｔｘの配列ピッチが小さく、第１電極Ｔｘが、例えば、数百から１０００以上の設けられている場合において、所定の符号に基づく選択信号や駆動信号を供給するための回路規模が増大する場合がある。また、各第１電極Ｔｘにシフトレジスタなどにより選択信号を順次、送る方式では、信号の遅延などにより、検出性能が低下する可能性がある。

図１０は、第１実施形態に係る第１選択回路、第２選択回路及び第３選択回路のブロック図である。図１０に示すように、第１選択回路１２、第２選択回路１３及び第３選択回路１４Ｂは、センサ基板２１に設けられている。第１選択回路１２は、第１入力端子Ａ１、Ａ２、Ａ３と、電源電圧端子ＶＤＤと、第１出力端子Ｙａ１、Ｙａ２、Ｙａ３、Ｙａ４、Ｙａ５、Ｙａ６、Ｙａ７、Ｙａ８とを有する。なお、以下の説明において、第１出力端子Ｙａ１、Ｙａ２、Ｙａ３、Ｙａ４、Ｙａ５、Ｙａ６、Ｙａ７、Ｙａ８を区別して説明する必要がない場合には、単に第１出力端子Ｙａと表す。本実施形態において、第１選択回路１２の出力端子である第１出力端子Ｙａの数Ｐは、８個である。第１入力端子Ａ１、Ａ２、Ａ３には、検出制御部１１（図３参照）から第１制御信号Ｖａ１、Ｖａ２、Ｖａ３が入力される。第１選択回路１２は、第１制御信号Ｖａ１、Ｖａ２、Ｖａ３に基づいて第１選択信号Ｖｄを生成する回路である。第１出力端子Ｙａは、第１選択信号Ｖｄを、第１選択信号線ＬＳａ１、ＬＳａ２、…、ＬＳａ８に個別に出力する。

第２選択回路１３は、第２入力端子Ｂ１、Ｂ２、Ｂ３、Ｓと、第２出力端子Ｙｂ１、Ｙｂ２、Ｙｂ３、Ｙｂ４、Ｙｂ５、Ｙｂ６、Ｙｂ７、Ｙｂ８とを有する。なお、以下の説明において、第２出力端子Ｙｂ１、Ｙｂ２、Ｙｂ３、Ｙｂ４、Ｙｂ５、Ｙｂ６、Ｙｂ７、Ｙｂ８を区別して説明する必要がない場合には、単に第２出力端子Ｙｂと表す。本実施形態において、第２選択回路１３の出力端子である第２出力端子Ｙｂの数Ｑは、８個である。第２入力端子Ｂ１、Ｂ２、Ｂ３には、検出制御部１１（図３参照）から第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３が入力される。第２入力端子Ｓには、検出制御部１１から反転制御信号Ｖｓが入力される。第２選択回路１３は、第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３及び反転制御信号Ｖｓに基づいて第２選択信号Ｖｆを生成する回路である。反転制御信号Ｖｓは、所定の符号の成分「１」と「−１」とを反転させる信号である。第２出力端子Ｙｂは、第２選択信号Ｖｆを、第２選択信号線ＬＳｂ１、ＬＳｂ２、…、ＬＳｂ８に個別に出力する。

図１０に示すように、複数の第１電極Ｔｘ−１、Ｔｘ−２、Ｔｘ−３、…、Ｔｘ−６４からなる第１電極ブロックＢＫが複数配置されている。本実施形態において、第１電極ブロックＢＫに含まれる第１電極Ｔｘの個数Ｎは、６４個である。第１電極Ｔｘにそれぞれ駆動信号供給線Ｌｄ１、Ｌｄ２、…、Ｌｄ６４が接続されている。駆動信号供給線部分ブロックｓＢＫＬ１、ｓＢＫＬ２、ｓＢＫＬ３、ｓＢＫＬ４、ｓＢＫＬ５、ｓＢＫＬ６、ｓＢＫＬ７、ｓＢＫＬ８は、それぞれ第２出力端子Ｙｂの数Ｑに対応する数である８本の駆動信号供給線Ｌｄを含む。第１電極ブロックＢＫは、駆動信号供給線ブロックＢＫＬと接続されており、駆動信号供給線ブロックＢＫＬは、第２出力端子Ｙｂの数Ｑに対応する８個の駆動信号供給線部分ブロックｓＢＫＬからなる。

第１選択信号線ＬＳａ１、ＬＳａ２、…、ＬＳａ８は、それぞれ駆動信号供給線部分ブロックｓＢＫＬごとに１本の駆動信号供給線Ｌｄと接続されることで、複数の駆動信号供給線部分ブロックｓＢＫＬ１、ｓＢＫＬ２、ｓＢＫＬ３、ｓＢＫＬ４、ｓＢＫＬ５、ｓＢＫＬ６、ｓＢＫＬ７、ｓＢＫＬ８に並列に接続される。第１選択信号線ＬＳａ１、ＬＳａ２、…、ＬＳａ８は、互いに異なる駆動信号供給線Ｌｄと接続される。言い換えると、１つの駆動信号供給線部分ブロックｓＢＫＬに含まれる複数の駆動信号供給線Ｌｄは、それぞれ第１選択信号線ＬＳａ１、ＬＳａ２、…、ＬＳａ８に接続される。例えば、駆動信号供給線部分ブロックｓＢＫＬ１に含まれる駆動信号供給線Ｌｄ１、Ｌｄ２、…、Ｌｄ８は、第１選択信号線ＬＳａ１、ＬＳａ２、…、ＬＳａ８にそれぞれ接続される。駆動信号供給線部分ブロックｓＢＫＬ２、ｓＢＫＬ３、…、ｓＢＫＬ８も同様である。

第３選択回路１４−１、１４−２、…、１４−８は、それぞれ駆動信号供給線部分ブロックｓＢＫＬ１、ｓＢＫＬ２、…、ｓＢＫＬ８に対応して設けられている。第２選択信号線ＬＳｂ１、ＬＳｂ２、…、ＬＳｂ８は、それぞれ第３選択回路１４−１、１４−２、…、１４−８に接続される。言い換えると、第２選択信号線ＬＳｂ１、ＬＳｂ２、…、ＬＳｂ８は、それぞれ駆動信号供給線部分ブロックｓＢＫＬ１、ｓＢＫＬ２、…、ｓＢＫＬ８に接続される。１つの第３選択回路１４は、複数の第１選択信号線ＬＳａ１、ＬＳａ２、…、ＬＳａ８が接続され、かつ、１つの第２選択信号線Ｙｂと接続される。なお、図１０では、説明を分かりやすくするために、第３選択回路１４Ｂを、駆動信号供給線部分ブロックｓＢＫＬごとに第３選択回路１４−１、１４−２、…、１４−８に分けて表している。ただし、第３選択回路１４−１、１４−２、…、１４−８は１つの回路として形成されていてもよい。駆動信号供給線ブロックＢＫＬ０は、複数の駆動信号供給線部分ブロックｓＢＫＬに対応する。駆動信号供給線ブロックＢＫＬ０は、複数の駆動信号供給線ブロックＢＫＬ１、ＢＫＬ２、…、ＢＫＬｎと接続され、駆動信号供給線ブロックＢＫＬ１、ＢＫＬ２、…、ＢＫＬｎは、それぞれ第１電極ブロックＢＫ１、…、ＢＫｎに対応する。これにより、第３選択回路１４Ｂから、複数の第１電極ブロックＢＫに同じ信号が出力される。

次に、第１選択回路１２、第２選択回路１３及び第３選択回路１４の動作について説明する。図１１は、第１選択回路の一例を示す回路図である。図１２は、第１制御信号の一例を示すタイミング波形図である。図１３は、第１選択信号の一例を示すタイミング波形図である。図１４は、第１制御信号と第１選択信号との関係を示す表である。

図１１に示すように、第１選択回路１２は、複数の排他論理和回路５１−１、５１−２、…、５１−７を含む。排他論理和回路５１−１、５１−２、…、５１−７には、第１制御信号Ｖａ１、Ｖａ２、Ｖａ３のいずれか１つと、電源電圧Ｖｄｄ又は他の排他論理和回路５１からの出力信号が入力される。排他論理和回路５１−１、５１−２、…、５１−７は、それぞれに入力された信号の排他論理和の値を、第１選択信号Ｖｄ２、Ｖｄ３、…、Ｖｄ８として出力する。また、電源電圧Ｖｄｄと同じ信号が、第１選択信号Ｖｄ１として出力される。

図１２に示すように、第１制御信号Ｖａ１、Ｖａ２、Ｖａ３は、各期間ｔａ１、ｔａ２、…、ｔａ８ごとに、オン（高レベル電圧）とオフ（低レベル電圧）とが切り換えられる。第１制御信号Ｖａ１、Ｖａ２、Ｖａ３は、クロック信号出力部１１ｂのクロック信号に基づいて生成された電圧信号であり、例えば、２進カウンタ回路の出力信号である。すなわち、期間ｔａ２において第１制御信号Ｖａ３がオンになる。第１制御信号Ｖａ３の立ち下がりのタイミングで、第１制御信号Ｖａ２がオンになる。第１制御信号Ｖａ２の周波数は、第１制御信号Ｖａ３の周波数の１／２である。期間ｔａ３、ｔａ４において第１制御信号Ｖａ２はオンの状態である。第１制御信号Ｖａ２の立ち下がりのタイミングで第１制御信号Ｖａ１がオンになる。第１制御信号Ｖａ１の周波数は、第１制御信号Ｖａ２の周波数の１／２である。第１制御信号Ｖａ１は、期間ｔａ５から期間ｔａ８までオンの状態である。第１制御信号Ｖａ１、Ｖａ２、Ｖａ３が全てオンになるとリセットされ、期間ｔａ１から期間ｔａ８の動作を繰り返す。

第１選択回路１２は、図１２に示す第１制御信号Ｖａ１、Ｖａ２、Ｖａ３及び電源電圧Ｖｄｄに基づいて、図１３に示す第１選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８を生成する。各期間ｔａ１、ｔａ２、…、ｔａ８ごとに、第１選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８が第１出力端子Ｙａからそれぞれ出力される。各期間ｔａ１、ｔａ２、…、ｔａ８での、第１選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８のオン、オフの組み合わせのパターンはそれぞれ異なっている。第１選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８のオン、オフの組み合わせのパターンは、第１出力端子Ｙａの数と同じ８つとなる。

第１選択回路１２は、図１４に示す真理値表に従って、第１制御信号Ｖａ１、Ｖａ２、Ｖａ３及び電源電圧Ｖｄｄに対応した第１選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８を生成する。図１４では、各信号が高レベル電圧の場合に「１」が割り当てられ、各信号が低レベル電圧の場合に「０」が割り当てられる。これにより、第１選択回路１２は、所定の符号に基づいて位相が決められた第１選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８を、各駆動信号供給線部分ブロックｓＢＫＬに出力する。例えば、所定の符号は、下記式（２）の正方行列で定義される。正方行列の次数は第１出力端子Ｙａの数である８になる。所定の符号は、「１」又は「−１」、若しくは「１」又は「０」を要素とし、任意の異なった２つの行が直交行列となる正方行列、例えば、アダマール行列に基づく符号である。

図１５は、第２選択回路の一例を示す回路図である。図１６は、第２制御信号及び反転制御信号の一例を示すタイミング波形図である。図１７は、第２選択信号の一例を示すタイミング波形図である。図１８は、第２制御信号及び反転制御信号と、第２選択信号との関係を示す表である。

図１５に示すように、第２選択回路１３は、複数の排他論理和回路５２−１、５２−２、…、５２−７と、インバータ５３と、を含む。インバータ５３は、反転制御信号Ｖｓを反転した電圧信号を第２選択信号Ｖｆ１として出力する。すなわち、インバータ５３は、反転制御信号Ｖｓが高レベル電圧の場合に、低レベル電圧信号を出力し、反転制御信号Ｖｓが低レベル電圧の場合には、高レベル電圧信号を出力する。排他論理和回路５２−１、５２−２、…、５２−７には、第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３のいずれか１つと、インバータ５３からの出力信号又は他の排他論理和回路５２からの出力信号が入力される。排他論理和回路５２−１、５２−２、…、５２−７は、それぞれに入力された信号の排他論理和の値を、第２選択信号Ｖｆ２、Ｖｆ３、…、Ｖｆ８として出力する。なお、インバータ５３は必須ではなく、第２選択回路１３は、反転制御信号Ｖｓを第２選択信号Ｖｆ１として出力してもよい。

図１６に示すように、反転制御信号Ｖｓ及び第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３は、各期間ｔｂ１、ｔｂ２、…、ｔｂ８ごとに、オン（高レベル電圧）とオフ（低レベル電圧）とが切り換えられる。反転制御信号Ｖｓ及び第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３は、クロック信号出力部１１ｂのクロック信号に基づいて生成された電圧信号であり、例えば、第１制御信号Ｖａ１、Ｖａ２、Ｖａ３と同様に、２進カウンタ回路の出力信号である。すなわち、期間ｔｂ２において反転制御信号Ｖｓがオンになる。反転制御信号Ｖｓの立ち下がりのタイミングで、第２制御信号Ｖｂ３がオンになる。第２制御信号Ｖｂ３の周波数は、反転制御信号Ｖｓの周波数の１／２である。期間ｔｂ３、ｔｂ４において第２制御信号Ｖｂ３はオンの状態である。第２制御信号Ｖｂ３の立ち下がりのタイミングで、第２制御信号Ｖｂ２がオンになる。第２制御信号Ｖｂ２の周波数は、第２制御信号Ｖｂ３の周波数の１／２である。期間ｔｂ５から期間ｔｂ８の間、第２制御信号Ｖ２はオンの状態である。第２制御信号Ｖｂ２の立ち下がりのタイミングで第２制御信号Ｖｂ１がオンになる。第２制御信号Ｖｂ１の周波数は、第２制御信号Ｖｂ２の周波数の１／２である。第２制御信号Ｖｂ１は、期間ｔｂ９から期間ｔｂ１６までオンの状態である。反転制御信号Ｖｓ及び第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３が全てオンになるとリセットされ、期間ｔｂ１から期間ｔｂ１６の動作を繰り返す。

第２選択回路１３は、図１６に示す反転制御信号Ｖｓ及び第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３に基づいて、図１７に示す第２選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８を生成する。各期間ｔｂ１、ｔｂ２、…、ｔｂ１６ごとに、第２選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８が第２出力端子Ｙｂからそれぞれ出力される。各期間ｔｂ１、ｔｂ２、…、ｔｂ１６での、第２選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８のオン、オフの組み合わせのパターンはそれぞれ異なっている。第２選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８のオン、オフの組み合わせのパターンは、第２出力端子Ｙｂの数の２倍である１６個となる。

ここで、第２選択回路１３は、反転制御信号Ｖｓが入力されるため、第２選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８のオン、オフが反転された組み合わせのパターンを含む。具体的には、期間ｔｂ１、ｔｂ３、ｔｂ５、ｔｂ７、ｔｂ９、ｔｂ１１、ｔｂ１３、ｔｂ１５は、反転制御信号Ｖｓがオフであり、期間ｔｂ２、ｔｂ４、ｔｂ６、ｔｂ８、ｔｂ１０、ｔｂ１２、ｔｂ１４、ｔｂ１６は、反転制御信号Ｖｓがオンである。例えば、期間ｔｂ１と期間ｔｂ２とで、それぞれ、第２選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８のオン、オフが反転された組み合わせのパターンとなる。期間ｔｂ３から期間ｔｂ１６も同様である。

第２選択回路１３は、図１８に示す真理値表に従って、第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３及び反転制御信号Ｖｓに対応した、第２選択信号Ｖｆを生成する。図１８では、各信号が高レベル電圧の場合に「１」が割り当てられ、各信号が低レベル電圧の場合に「０」が割り当てられる。これにより、第２選択回路１３は、所定の符号に基づいて位相が決められた第２選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８を、各駆動信号供給線部分ブロックｓＢＫＬに出力する。例えば、所定の符号は、式（２）の正方行列で定義される。反転制御信号Ｖｓがオフ（「０」）の場合、正方行列の成分「１」に対応した第２選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８が生成される。反転制御信号Ｖｓがオン（「１」）の場合、正方行列の成分「−１」に対応した第２選択信号Ｖｆ１、Ｖｆ２、…、Ｖｆ８が生成される。なお、正方行列の次数は第２出力端子Ｙｂの数である８になる。

図１９は、第３選択回路の一例を示す回路図である。図２０は、反転制御信号が高レベル電圧の場合に、第３選択回路で生成されるパターンコードの一例である。図２１は、反転制御信号が低レベル電圧の場合に、第３選択回路で生成されるパターンコードの一例である。図２２は、第１制御信号、第２制御信号及び反転制御信号と、検出信号との関係を示す表である。

図１９は、複数の駆動信号供給線部分ブロックｓＢＫＬのうち、駆動信号供給線部分ブロックｓＢＫＬ１に設けられた第３選択回路１４−１を示す。図１９に示すように、第３選択回路１４−１は複数の排他論理和回路５４−１、５４−２、…、５４−８を含む。排他論理和回路５４−１、５４−２、…、５４−８には、それぞれ第１選択回路１２の各第１出力端子Ｙａから第１選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８が入力される。また、排他論理和回路５４−１、５４−２、…、５４−８には、それぞれ第２選択回路１３の第２出力端子Ｙｂ１から第２選択信号Ｖｆ１が入力される。排他論理和回路５４−１、５４−２、…、５４−８は、第１選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８と第２選択信号Ｖｆ１との排他論理和を演算する。排他論理和回路５４−１、５４−２、…、５４−８で演算された値が、駆動信号Ｖｃとして、駆動信号供給線Ｌｄ１、Ｌｄ２、…、Ｌｄ８を介して第１電極Ｔｘ−１、Ｔｘ−２、…、Ｔｘ−８に供給される。

図１０に示すように、第３選択回路１４−２、１４−３、…、１４−８には、それぞれ第２選択回路１３の第２出力端子Ｙｂ２、Ｙｂ３、…、Ｙｂ８から、第２選択信号Ｖｆ２、Ｖｆ３、…、Ｖｆ８（図１８参照）が入力される。第３選択回路１４−２、１４−３、…、１４−８も、同様に第１選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８と、それぞれに入力された第２選択信号Ｖｆ２、Ｖｆ３、…、Ｖｆ８との排他論理和を演算する。

図１４に示したように、第１選択信号Ｖｄの組み合わせのパターンは８である。また、図１８に示したように、第２選択信号Ｖｆの組み合わせのパターンは、反転制御信号Ｖｓが０、１のそれぞれの場合で８、計１６である。したがって、図２０に示すように、第３選択回路１４で生成される駆動信号Ｖｄのパターンコード（所定の符号）の次数は、反転制御信号Ｖｓが０の場合に８×８＝６４となる。同様に、図２１に示すように、第３選択回路１４で生成される駆動信号Ｖｄのパターンコードの次数は、反転制御信号Ｖｓが１の場合に８×８＝６４となる。図２１に示すパターンコードは、図２０に示すパターンコードの「０」と「１」とを反転させたものとなる。

第１選択回路１２、第２選択回路１３及び第３選択回路１４は、図２２に示す真理値表に従って、図２０及び図２１に示すパターンコードに応じた駆動信号Ｖｃ１…Ｖｃ６４を生成する。駆動信号Ｖｃ１…Ｖｃ６４は、実質的に同時に、第１電極Ｔｘ−１からＴｘ−６４に供給される。図２２に示すように、反転制御信号Ｖｓが１の場合に、第２電極Ｒｘは、第１検出信号Ｖｄｅｔ１を出力する。反転制御信号Ｖｓが０の場合に、第２電極Ｒｘは、第２検出信号Ｖｄｅｔ２を出力する。第１検出信号Ｖｄｅｔ１及び第２検出信号Ｖｄｅｔ２は、パターンコードに応じた６４個ずつ出力される。信号処理部４４は、第１検出信号Ｖｄｅｔ１と第２検出信号Ｖｄｅｔ２との差分を演算する。これにより、６４個の第３検出信号Ｖｄｅｔ３が算出される。信号処理部４４は、図２０及び図２１に示すパターンコードに対応する所定の符号に基づいて第３検出信号Ｖｄｅｔ３を復号する。信号処理部４４が演算した復号信号Ｖｄｅｔ４に基づいて、外部近接物体ＣＱの接触又は近接を検出できる。

図２２に示すように、反転制御信号Ｖｓが１の期間と、反転制御信号Ｖｓが０の期間とが交互に実行される。このため、第１検出信号Ｖｄｅｔ１と第２検出信号Ｖｄｅｔ２の検出時間の間隔が短くなる。したがって、外部からノイズ成分が入った場合でも、第１検出信号Ｖｄｅｔ１と第２検出信号Ｖｄｅｔ２との差分を演算することでノイズ成分がキャンセルされる。したがって、検出装置１は、検出精度を向上することができる。

なお、第１選択信号Ｖｄと、第２選択信号Ｖｆとの、組み合わせの順番は、図２２に示すものに限定されない。例えば、反転制御信号Ｖｓが１の期間を、複数回連続して実行した後に、反転制御信号Ｖｓが０の期間を、複数回連続して実行してもよい。

以上のように、本実施形態の検出装置１は、第１選択回路１２と第２選択回路１３（図１０参照）を有している。第１選択回路１２から出力される第１選択信号Ｖｄと、第２選択回路１３から出力される第２選択信号Ｖｆとに基づいて、所定の符号に基づいて位相が定められた駆動信号Ｖｃが、全ての第１電極Ｔｘに供給される。これにより、ＣＤＭ駆動が行われる。

なお、本実施形態では、第３選択回路１４は、第１選択信号Ｖｄと第２選択信号Ｖｆ１との排他論理和の否定（Ｘｎｏｒ）を演算してもよい。或いは、排他論理和排又は他論理和の否定の論理演算と実質的に等しい演算を行う回路であってもよい。また、第１選択回路１２及び第２選択回路１３の構成も、同様に適宜変更してもよい。

図２３は、第１電極の数と、第１選択回路及び第２選択回路の端子の数との関係を説明するための表である。ここで、第１電極Ｔｘの数をＮとする。第１出力端子Ｙａの数をＰとし、第２出力端子Ｙｂの数をＱとする。図２３は、第１電極Ｔｘの数Ｎが、Ｎ＝１６、２０、２４、２８、３２、３６、４０、４４、４８、５２、５６、６０、６４の場合を例示している。図２３に示すように、第１電極Ｔｘの数Ｎは、Ｎ≦Ｐ×Ｑを満たす。より好ましくは、第１電極Ｔｘの数Ｎは、（Ｐ−１）×Ｑ≦Ｎ≦Ｐ×Ｑ又はＰ×（Ｑ−１）≦Ｎ≦Ｐ×Ｑを満たす。図１０から図２２に示す例では、Ｎ＝６４であり、Ｐ＝Ｑ＝８である。なお、これに限定されず、Ｎが６３以下であってもよいし、Ｎが６５以上であってもよい。例えば、Ｎは、数百以上であってもよい。

これにより、第１選択回路１２の第１出力端子Ｙａの数Ｐ、及び第２選択回路１３の第２出力端子Ｙｂの数Ｑを少なくすることができる。つまり、第１選択回路１２及び第２選択回路１３と、第１電極Ｔｘとを接続する、第１選択信号線ＬＳａ及び第２選択信号線ＬＳｂの本数を少なくすることができる。したがって、第１電極Ｔｘの配置間隔Ｐｔ（図６参照）が小さく、多数の第１電極Ｔｘが設けられている場合であっても、回路規模の増大を抑制できる。

ここで、Ｎ’＝Ｃｅｉｌ（ｌｏｇ_２Ｎ）とする。ただし、Ｃｅｉｌは天井関数であり、ｌｏｇ_２Ｎに対して、ｌｏｇ_２Ｎ以上の整数のうち最小の整数である。第１入力端子Ａ１、Ａ２、Ａ３の数と、第２入力端子Ｂ１、Ｂ２、Ｂ３、Ｓとの数との合計は、（１＋Ｎ’）以下である。本実施形態では、Ｎ’＝６であり、第１入力端子Ａ１、Ａ２、Ａ３の数は３であり、第２入力端子Ｂ１、Ｂ２、Ｂ３、Ｓの数は４である。つまり、第１入力端子Ａ１、Ａ２、Ａ３の数と、第２入力端子Ｂ１、Ｂ２、Ｂ３、Ｓとの数との合計は、（１＋Ｎ’）＝７である。このように、第１選択回路１２の第１入力端子Ａ１、Ａ２、Ａ３の数、及び第２選択回路１３の第２入力端子Ｂ１、Ｂ２、Ｂ３、Ｓの数を少なくすることができる。したがって、回路規模の増大を抑制できる。第１入力端子Ａ１、Ａ２、Ａ３の数と、第２入力端子Ｂ１、Ｂ２、Ｂ３、Ｓとの数とを少なくした場合であっても、上述したように、第１選択回路１２、第２選択回路１３、第３選択回路１４の動作により、ＣＤＭ駆動を行うことができる。

また、Ｍ＝ｆｌｏｏｒ（Ｎ’／２）とし、Ｌ＝Ｃｅｉｌ（Ｎ’／２）とする。ただし、ｆｌｏｏｒは床関数であり、（Ｎ’／２）に対して、（Ｎ’／２）以下の整数のうち最大の整数である。第１出力端子Ｙａの数Ｐは、２^Ｍ以下である。また、第２出力端子Ｙｂの数Ｑは、２^Ｌ以下である。また、第３選択回路１４で生成される第３選択信号、すなわち駆動信号Ｖｃには、図２０及び図２１に示すように、選択される第１電極Ｔｘの組み合わせパターンが含まれる。組み合わせパターンの数は、２^Ｎ’である。

図２４は、検出電極選択回路の一例を示す回路図である。図２４に示すように、検出電極ブロックＢＫＲは、それぞれ、複数の第２電極Ｒｘ−１、Ｒｘ−２、…、Ｒｘ−８を含む。図２４では、第２電極Ｒｘ−１からＲｘ−１２８まで１２８個の第２電極Ｒｘが設けられている。検出電極選択回路１６は、第１スイッチング素子Ｔｒａ、第２スイッチング素子Ｔｒａｘ、基準電位供給線Ｌｒ０、第２電極選択信号線Ｌｒ１、Ｌｒ２、…、Ｌｒ８及び出力信号線Ｌｓｉｇを含む。各検出電極ブロックＢＫＲには、１つの出力信号線Ｌｓｉｇが設けられている。出力信号線Ｌｓｉｇは、検出部４０（図３参照）に接続される。検出電極選択回路１６は、第２電極選択信号Ｖｈｓｅｌに基づいて検出対象の第２電極Ｒｘを選択する回路である。

各第２電極Ｒｘには、第１スイッチング素子Ｔｒａ及び第２スイッチング素子Ｔｒａｘが接続されている。第２電極選択信号Ｖｈｓｅｌ１、Ｖｈｓｅｌ２、Ｖｈｓｅｌ３、…、Ｖｈｓｅｌ８は、それぞれ第２電極選択信号線Ｌｒ１、Ｌｒ２、…、Ｌｒ８を介して第１スイッチング素子Ｔｒａ及び第２スイッチング素子Ｔｒａｘに供給される。第１スイッチング素子Ｔｒａ及び第２スイッチング素子Ｔｒａｘは、同じ第２電極選択信号Ｖｈｓｅｌが供給された場合に、オンとオフが逆になるように動作する。つまり、第１スイッチング素子Ｔｒａがオンの場合、第２スイッチング素子Ｔｒａｘはオフになる。また、第１スイッチング素子Ｔｒａがオフの場合、第２スイッチング素子Ｔｒａｘはオンになる。また、第２電極選択信号Ｖｈｓｅｌは、例えば、図１１に示す第１選択回路１２と同様に、検出制御部１１から供給される各種制御信号に基づいて生成することができる。

第１スイッチング素子Ｔｒａ及び第２スイッチング素子Ｔｒａｘの動作により、検出電極ブロックＢＫＲに含まれる第２電極Ｒｘと、出力信号線Ｌｓｉｇとの接続状態が切り換えられる。第１スイッチング素子Ｔｒａがオンの場合、第２電極Ｒｘは、出力信号線Ｌｓｉｇに接続され、第２スイッチング素子Ｔｒａｘがオンの場合、第２電極Ｒｘは、基準電位供給線Ｌｒ０に接続される。

第２電極選択信号Ｖｈｓｅｌは、所定の符号に基づいた選択信号である。所定の符号は、例えば式（２）に示す正方行列である。第２電極選択信号Ｖｈｓｅｌは、第１選択回路１２（図１１参照）又は第２選択回路１３（図１５参照）と同様の回路で生成される。式（２）の成分「１」に対応する第２電極選択信号Ｖｈｓｅｌが供給されると、第１スイッチング素子Ｔｒａがオンになる。また、式（２）の成分「−１」に対応する第２電極選択信号Ｖｈｓｅｌが供給されると、第２スイッチング素子Ｔｒａｘがオンになる。これにより、図９に示すＣＤＭ駆動の基本原理と同様に、所定の符号に基づいて第２電極Ｒｘが選択される。

具体的には、式（２）の成分「１」に対応する複数の第２電極Ｒｘが選択された場合に、選択された第２電極Ｒｘは、出力信号線Ｌｓｉｇに接続される。選択された各第２電極Ｒｘの第１検出信号Ｖｄｅｔ１（図２２参照）が統合された第１出力信号Ｖｏｕｔ１が、出力信号線Ｌｓｉｇから出力される。非選択の第２電極Ｒｘは、基準電位供給線Ｌｒ０に接続され、基準電位信号Ｖｒｅｆが供給される。基準電位信号Ｖｒｅｆは、検出の際に第２電極Ｒｘに供給される電圧信号と同じ電位を有する直流電圧信号である。これにより、選択された第２電極Ｒｘと、非選択の第２電極Ｒｘとの間の容量結合を抑制できる。このため、検出誤差や検出感度の低下を抑制することができる。

式（２）の成分「−１」に対応する複数の第２電極Ｒｘが選択された場合に、選択された第２電極Ｒｘは、出力信号線Ｌｓｉｇに接続される。選択された各第２電極Ｒｘの第２検出信号Ｖｄｅｔ２が統合された第２出力信号Ｖｏｕｔ２が、出力信号線Ｌｓｉｇから出力される。非選択の第２電極Ｒｘは、基準電位供給線Ｌｒ０に接続され、基準電位信号Ｖｒｅｆが供給される。信号処理部４４は、第１出力信号Ｖｏｕｔ１と第２出力信号Ｖｏｕｔ２との差分の値である第３出力信号Ｖｏｕｔ３を演算する。

式（２）に示す例では、正方行列の次数は８であり、８個の第２電極Ｒｘの組み合わせパターンが得られる。すなわち、異なる第２電極Ｒｘの組み合わせパターンに対応して、８個の第３出力信号Ｖｏｕｔ３が得られる。信号処理部４４は、式（２）に示す正方行列の転置行列を用いて、８個の第３出力信号Ｖｏｕｔ３を復号する。演算された復号信号Ｖｏｕｔ４に基づいて外部近接物体ＣＱの接触又は近接を検出できる。

本実施形態において、第１電極ＴｘについてＣＤＭ駆動を行うとともに、第２電極ＲｘについてもＣＤＭ駆動を行う。これにより、第１電極Ｔｘの配置間隔Ｐｔが小さく、電極部２３ａ、２３ｂの面積が小さい場合、又は、第２電極Ｒｘの幅（面積）が小さい場合であっても、検出感度を高めることができる。なお、検出電極ブロックＢＫＲに含まれる第２電極Ｒｘの数は、７個以下でもよく、９個以上であってもよい。

（第１実施形態の第１変形例）
図２５は、第１実施形態の第１変形例に係る第１選択回路、第２選択回路及び第３選択回路のブロック図である。図２６は、第１実施形態の第１変形例に係る第３選択回路の一例を示す回路図である。

本変形例の検出装置１Ａにおいて、第２選択回路１３は、第２入力端子Ｂ１、Ｂ２、Ｂ３と、電源電圧端子ＶＤＤと、第２出力端子Ｙｂ１、Ｙｂ２、Ｙｂ３、Ｙｂ４、Ｙｂ５、Ｙｂ６、Ｙｂ７、Ｙｂ８とを有する。すなわち、第２選択回路１３は、反転制御信号Ｖｓが入力される第２入力端子Ｓ（図１０、１５参照）を備えていない。本変形例では、第２選択回路１３で生成される第２選択信号Ｖｆは、第１選択回路１２の第１選択信号Ｖｄ（図１３及び図１４参照）と同様の選択パターンを有する信号となる。

図２６に示すように、第３選択回路１４−１は複数の排他論理和回路５４−１、５４−２、…、５４−８と、インバータ５５と、反転回路５６と、スイッチＳＷ１、ＳＷ２と、を含む。排他論理和回路５４−１、５４−２、…、５４−８には、それぞれ第１出力端子Ｙａから第１選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８が入力される。また、排他論理和回路５４−１、５４−２、…、５４−８には、それぞれ第２出力端子Ｙｂ１から第２選択信号Ｖｆ１が入力される。排他論理和回路５４−１、５４−２、…、５４−８は、第１選択信号Ｖｄ１、Ｖｄ２、…、Ｖｄ８と第２選択信号Ｖｆ１との排他論理和を演算する。図２５に示す第３選択回路１４−２から第３選択回路１４−８も同様である。

排他論理和回路５４−１、５４−２、…、５４−８で演算されたスイッチ制御信号Ｖｇが、スイッチＳＷ１に供給される。また、インバータ５５は、スイッチ制御信号Ｖｇを反転した反転スイッチ制御信号ＸＶｇを生成する。反転スイッチ制御信号ＸＶｇは、スイッチＳＷ２に供給される。スイッチＳＷ１及びスイッチＳＷ２は、それぞれスイッチ制御信号Ｖｇ及び反転スイッチ制御信号ＸＶｇによりオン、オフの動作が制御される。スイッチＳＷ１の一端は、電源電圧端子ＶＤＤに接続される。スイッチＳＷ１の他端は、駆動信号供給線Ｌｄを介して第１電極Ｔｘに接続される。スイッチＳＷ２の一端は反転回路５６に接続される。スイッチＳＷ２の他端は、駆動信号供給線Ｌｄを介して第１電極Ｔｘに接続される。反転回路５６は、電源電圧Ｖｄｄの極性を反転させる回路である。

図２６に示すように、正の極性を有する第１電源電圧信号Ｖｄｄ（＋）がスイッチＳＷ１に供給され、負の極性を有する第２電源電圧信号Ｖｄｄ（−）がスイッチＳＷ２に供給される。これにより、スイッチＳＷ１がオン、かつ、スイッチＳＷ２がオフの場合に、第１電源電圧信号Ｖｄｄ（＋）が第１電極Ｔｘに供給される。スイッチＳＷ１がオフ、かつ、スイッチＳＷ２がオンの場合に、第２電源電圧信号Ｖｄｄ（−）が第１電極Ｔｘに供給される。

第１選択信号Ｖｄ及び第２選択信号Ｖｆの組み合わせのパターンは、それぞれ８である。本変形例では、第３選択回路１４で生成される駆動信号Ｖｄのパターンコードは、図２０に示す成分「０」を、「−１」に置き換えたものとなる。パターンコードの数は、８×８＝６４となる。パターンコードに応じた駆動信号Ｖｃが、実質的に同時に、第１電極Ｔｘ−１からＴｘ−６４に供給される。

本変形例では、図８に示すＣＤＭ駆動の動作例と同様に、第２電極Ｒｘは、第１電源電圧信号Ｖｄｄ（＋）が供給された場合の第１検出信号Ｖｄｅｔ１と、第２電源電圧信号Ｖｄｄ（−）が供給された場合の第２出力信号Ｖｄｅｔ２とが、統合された第３出力信号Ｖｄｅｔ３を出力する。信号処理部４４は、上述したパターンコードに対応する所定の符号に基づいて第３検出信号Ｖｄｅｔ３を復号する。信号処理部４４が演算した復号信号Ｖｄｅｔ４に基づいて、外部近接物体ＣＱの接触又は近接を検出できる。

このように、第２選択回路１３が第２入力端子Ｓ（図１０、１５参照）を備えていない場合であっても、第１選択回路１２、第２選択回路１３及び第３選択回路１４によりＣＤＭ駆動を実現できる。また、本変形例では、第２選択回路１３の第２入力端子の数を少なくすることができ、検出制御部１１から第２選択回路１３に制御信号を供給するための配線の数を少なくすることができる。

（第１実施形態の第２変形例）
図２７は、第１実施形態の第２変形例に係る検出装置を有する表示装置の、概略断面構造を示す断面図である。図２７に示すように、本変形例の表示装置１００Ａにおいて、センサ部１０の表面に保護層１１６が設けられている。本変形例では、カバー部材１０１（図２参照）は設けられていない。保護層１１６は、例えば、紫外線硬化型樹脂などのコーティング層である。保護層１１６は、表示領域ＡＡ及び検出領域ＦＡの全面を覆って設けられる。言い換えると、第１電極Ｔｘ及び第２電極Ｒｘを覆って設けられる。なお、センサ部１０の額縁領域ＧＡには、表示装置１００Ａを含む電子機器の筐体の一部が配置される。

本変形例では、保護層１１６の表面が、接触又は検出する指Ｆｉｎを検出する検出面である。このため、接触又は近接する指Ｆｉｎと、第１電極Ｔｘ及び第２電極Ｒｘとの距離を小さくすることができる。したがって、本変形例の検出装置１は、検出感度を向上させることができる。

（第２実施形態）
図２８は、第２実施形態に係る第１選択回路、第２選択回路、第３選択回路及びカウンタ回路のブロック図である。図２９は、カウンタ回路の動作の一例を示すタイミング波形図である。図２８に示すように、本実施形態の検出装置１Ｂでは、センサ基板２１に、第１選択回路１２、第２選択回路１３及び第３選択回路１４に加え、カウンタ回路１７が設けられている。

カウンタ回路１７は、検出制御部１１（図３参照）から供給されるリセット信号Ｖｒｅｓｅｔ及びクロック信号Ｖｃｌｏｃｋに基づいて第１制御信号Ｖａ１、Ｖａ２、Ｖａ３、第２制御信号Ｖｂ１、Ｖｂ２、Ｖｂ３及び反転制御信号Ｖｓを生成する。カウンタ回路１７は、例えばバイナリカウンタ回路であり、２進数を出力する。カウンタ回路１７は、複数のフリップフロップ回路１８ａ、１８ｂ、１８ｃ、１８ｄ、１８ｅ、１８ｆ、１８ｇを有する。フリップフロップ回路１８ａ、１８ｂ、１８ｃ、１８ｄ、１８ｅ、１８ｆ、１８ｇは１ビットの情報を保持することができるレジスタである。なお、以下の説明において、フリップフロップ回路１８ａ、１８ｂ、１８ｃ、１８ｄ、１８ｅ、１８ｆ、１８ｇを区別して説明する必要がない場合には、単にフリップフロップ回路１８と表す。

図２８及び図２９に示すように、フリップフロップ回路１８ａの出力信号は、反転制御信号Ｖｓとして第２選択回路１３の第２入力端子Ｓに供給される。さらに、フリップフロップ回路１８ａの出力信号は、次のフリップフロップ回路１８ｂに出力される。反転制御信号Ｖｓの周波数は、クロック信号Ｖｃｌｏｃｋの周波数の１／２である。２段目のフリップフロップ回路１８ｂの出力信号は、第２制御信号Ｖｂ３として第２選択回路１３の第２入力端子Ｂ３に供給される。さらに、フリップフロップ回路１８ｂの出力信号は、次のフリップフロップ回路１８ｃに出力される。第２制御信号Ｖｂ３の周波数は、反転制御信号Ｖｓの周波数の１／２である。同様に、フリップフロップ回路１８ｃ、１８ｄ、１８ｅ、１８ｆ、１８ｇから、それぞれ、第２制御信号Ｖｂ２、Ｖｂ１、第１制御信号Ｖａ３、Ｖａ２、Ｖａ１が出力される。

全てのフリップフロップ回路１８の状態が「１」になると、リセット信号Ｖｒｅｓｅｔに基づいて、フリップフロップ回路１８が「０」にリセットされる。

第１選択回路１２、第２選択回路１３及び第３選択回路１４の構成は、第１実施形態と同様である。第１選択回路１２、第２選択回路１３及び第３選択回路１４は、カウンタ回路１７からの第１制御信号Ｖａ３、Ｖａ２、Ｖａ１、第２制御信号Ｖｂ３、Ｖｂ２、Ｖｂ１、及び反転制御信号Ｖｓに基づいて、所定の符号に基づいて位相が定められた駆動信号Ｖｃを第１電極Ｔｘに供給する。これにより、検出装置１ＢはＣＤＭ駆動を行う。

本実施形態では、センサ基板２１に設けられたカウンタ回路１７は、リセット信号Ｖｒｅｓｅｔ及びクロック信号Ｖｃｌｏｃｋが入力される２つの外部制御端子を有する。すなわち、検出制御部１１とセンサ基板２１のカウンタ回路１７とを接続する配線を少なくすることができる。また、カウンタ回路１７の出力端子の数は、第１選択回路１２の第１入力端子Ａ１、Ａ２、Ａ３の数と、第２選択回路１３の第２入力端子Ｂ１、Ｂ２、Ｂ３、Ｓの数との合計と等しい。第１選択回路１２、第２選択回路１３及び第３選択回路１４を有しているため、カウンタ回路１７の構成を簡易にできる。具体的には、７段のフリップフロップ回路１８の出力信号から、例えば、図２０及び図２１に示す６４個のパターンコードを反転制御信号Ｖｓがオン、オフのそれぞれについて生成される。このような構成により、カウンタ回路１７での信号の遅延を抑制して、多数の第１電極Ｔｘに、実質的に同時に駆動信号Ｖｃを供給することができる。

（第２実施形態の第１変形例）
図３０は、第２実施形態の第１変形例に係る第１選択回路、第２選択回路、第３選択回路及びカウンタ回路のブロック図である。本変形例の検出装置１Ｃにおいて、カウンタ回路１７は、６段のフリップフロップ回路１８ａ、１８ｂ、１８ｃ、１８ｄ、１８ｅ、１８ｆを有する。

本変形例では、第２選択回路１３は第２入力端子Ｓを有していない。すなわち、フリップフロップ回路１８ａの出力信号は、第２制御信号Ｖｂ３として第２選択回路１３の第２入力端子Ｂ３に供給される。フリップフロップ回路１８ｂの出力信号は、第２制御信号Ｖｂ２として第２選択回路１３の第２入力端子Ｂ２に供給される。同様に、フリップフロップ回路１８ｃ、１８ｄ、１８ｅ、１８ｆから、それぞれ、第２制御信号Ｖｂ１、第１制御信号Ｖａ３、Ｖａ２、Ｖａ１が出力される。

本変形例では、図２８に比べて、カウンタ回路１７の構成を簡易にできる。具体的にはカウンタ回路１７と第２選択回路１３とを接続する端子数及び配線を少なくすることができる。本変形例においても、第１選択回路１２、第２選択回路１３及び図２６と同様の第３選択回路１４は、６段のフリップフロップ回路１８の出力信号から、例えば、図２０に示す６４個のパターンコードの、成分「０」を「−１」に置き換えたパターンコードを生成できる。

（第２実施形態の第２変形例）
図３１は、第２実施形態の第２変形例に係る検出電極選択回路の他の例を示す回路図である。本変形例の検出電極選択回路１６Ａは、カウンタ回路１７Ａと第４選択回路１５とを備える。本変形例のカウンタ回路１７Ａは、検出制御部１１からのクロック信号Ｖｃｌｏｃｋとリセット信号Ｖｒｅｓｅｔ（図２９参照）とに基づいて動作する。カウンタ回路１７Ａは、例えば４段のフリップフロップ回路１８ａ、１８ｂ、１８ｃ、１８ｄを有する。カウンタ回路１７Ａは、反転制御信号Ｖｓａと３つの制御信号Ｖｂａ１、Ｖｂａ２、Ｖｂａ３を第４選択回路１５に出力する。

第４選択回路１５は、例えば図１５に示す第２選択回路１３と同様の回路構成である。第４選択回路１５は、反転制御信号Ｖｓａと３つの制御信号Ｖｂａ１、Ｖｂａ２、Ｖｂａ３に基づいて、第２電極選択信号Ｖｈｓｅｌ１、Ｖｈｓｅｌ２、Ｖｈｓｅｌ３、…、Ｖｈｓｅｌ８を生成する。第２電極選択信号Ｖｈｓｅｌ１、Ｖｈｓｅｌ２、Ｖｈｓｅｌ３、…、Ｖｈｓｅｌ８は、第２電極選択信号線Ｌｒ１、Ｌｒ２、Ｌｒ３、…、Ｌｒ８を介して第１スイッチング素子Ｔｒａ及び第２スイッチング素子Ｔｒａｘに供給される。これにより、検出電極選択回路１６Ａは、第２電極ＲｘについてＣＤＭ駆動を行うことができる。本変形例では、検出電極選択回路１６Ａの外部入力端子の数が、カウンタ回路１７Ａの２つの入力端子となる。このため、検出制御部１１との接続を簡易にすることができ、回路規模を抑制できる。

（第３実施形態）
図３２は、第３実施形態に係る検出装置を有する表示装置の概略断面構造を示す断面図である。図３３は、第３実施形態に係る検出装置の平面図である。本実施形態の表示装置１００Ｂは、表示パネル３０と検出装置１Ｄとが一体化した装置である。表示パネル３０と検出装置１Ｄとが一体化した装置とは、例えば、表示パネル３０又は検出装置１Ｄに使用される基板や電極の一部を兼用することを示す。

具体的には、図３２に示すように、表示装置１００Ｂは、画素基板２と、画素基板２に対向して配置された対向基板３と、画素基板２と対向基板３との間に設けられた液晶層６とを備えている。

画素基板２は、第１基板３１と、複数の画素電極３９と、複数の第１電極ＴｘＡと、絶縁層８５と、を含む。第１基板３１は、ＴＦＴ（Thin Film Transistor）や各種配線が設けられた回路基板である。複数の画素電極３９は、第１基板３１の上方にマトリクス状に配列される。複数の第１電極ＴｘＡは、第１基板３１と画素電極３９との間に設けられている。絶縁層８５は、画素電極３９と第１電極ＴｘＡとを絶縁する。さらに、第１基板３１の下側には、接着層３６を介して偏光板３４が設けられている。

対向基板３は、第２基板３２と、カラーフィルタ３８と、第２電極ＲｘＡと、を含む。
カラーフィルタ３８は、第２基板３２の一方の面に設けられる。第２電極ＲｘＡは、第２基板３２の他方の面に設けられる。さらに、第２基板３２の上には、第２電極ＲｘＡを覆う絶縁層８４が設けられる。絶縁層８４の上には、接着層３７を介して偏光板３５が設けられている。本実施形態において、第１基板３１及び第２基板３２は、例えば、ガラス基板又は樹脂基板である。

第１基板３１には、ドライバＩＣ１９及びフレキシブルプリント基板７５Ａが接続される。第２基板３２には、フレキシブルプリント基板７５Ｂが接続される。ドライバＩＣ１９は、表示装置１００Ｂの表示及び検出を制御する制御回路である。検出制御部１１及び検出部４０の機能の一部又は全部は、ドライバＩＣ１９に含まれていてもよく、又は、他のタッチＩＣや制御基板に設けられていてもよい。

第１基板３１と第２基板３２とは、シール部８６により所定の間隔を設けて対向して配置される。第１基板３１、第２基板３２、及びシール部８６によって囲まれた空間に液晶層６が設けられる。液晶層６は、電界の状態に応じてそこを通過する光を変調するものであり、例えば、ＦＦＳ（フリンジフィールドスイッチング）を含むＩＰＳ（インプレーンスイッチング）等の横電界モードの液晶が用いられる。なお、図３２に示す液晶層６と画素基板２との間、及び液晶層６と対向基板３との間には、それぞれ配向膜が配設されてもよい。

第１基板３１の下方には、照明部が設けられる。照明部は、例えばＬＥＤ等の光源を有しており、光源からの光を第１基板３１に向けて射出する。照明部からの光は、画素基板２を通過して、その位置の液晶の状態により光が遮られて射出しない部分と射出する部分とが切り換えられることで、表示面に画像が表示される。なお、画素電極３９として、第２基板３２側から入射する光を反射する反射電極が設けられ、対向基板３側に透光性の第２電極ＲｘＡが設けられた反射型液晶表示装置の場合、第１基板３１の下方に照明部は設けなくてもよい。反射型液晶表示装置は、第２基板３２の上方にフロントライトを設けていてもよい。この場合、第２基板３２側から入射する光は、反射電極（画素電極３９）で反射されて、第２基板３２を通過して観察者の目に到達する。また、表示パネル３０（図３２参照）として有機ＥＬ表示パネルを用いた場合には、画素毎に自発光体を有しており、自発光体の点灯量を制御することにより画像が表示されるため、照明部は設ける必要がない。また、表示パネル３０として有機ＥＬ表示パネルを用いた場合には、表示機能層は画素基板２に含まれていてもよい。例えば、表示機能層である発光層が第１電極ＴｘＡと画素電極３９の間に配置されてもよい。

図３３に示すように、表示装置１００Ｂは、表示領域ＡＡに重畳する領域に複数の第１電極ＴｘＡ及び第２電極ＲｘＡが設けられている。複数の第１電極ＴｘＡは、それぞれ、表示領域ＡＡの一辺に沿った方向（第２方向Ｄｙ）に延出しており、表示領域ＡＡの他辺に沿った方向（第１方向Ｄｘ）において、間隔を設けて配列されている。複数の第１電極ＴｘＡは第１選択回路１２Ａ、第２選択回路１３Ａ及び第３選択回路１４Ａに接続されている。第１電極ＴｘＡは、例えば、ＩＴＯ等の透光性を有する導電性材料が用いられる。

複数の第２電極ＲｘＡは、それぞれ、第１方向Ｄｘに延出しており、第２方向Ｄｙにおいて、間隔を設けて配列されている。つまり、複数の第１電極ＴｘＡと、複数の第２電極ＲｘＡとは、平面視で交差するように配置されており、互いに重畳する部分で静電容量が形成される。複数の第２電極ＲｘＡは検出電極選択回路１６Ｂに接続されている。第２電極ＲｘＡは、例えば、金属材料が用いられる。第２電極ＲｘＡは、ＩＴＯ等の透光性を有する導電性材料であってもよい。

第１基板３１には、さらに、ゲートドライバ１２０及びソースドライバ１２１が設けられている。ゲートドライバ１２０は、表示パネル３０の、表示駆動の対象となる１水平ラインを順次選択する機能を有している。ソースドライバ１２１は、表示パネル３０の、各画素に画素信号を供給する回路である。

表示動作の際に、ゲートドライバ１２０は、画素のうちの１水平ラインを表示駆動の対象として順次選択する。また、表示装置１００Ｂは、１水平ラインに属する画素に対して、ソースドライバ１２１が画素信号を供給することにより、１水平ラインずつ表示が行われる。この際、ドライバＩＣ１９は、全ての第１電極ＴｘＡに表示駆動信号を印加する。つまり、第１電極ＴｘＡは、複数の画素に共通電位を与える共通電極として機能する。

また、検出動作の際には、第１選択回路１２Ａ、第２選択回路１３Ａ及び第３選択回路１４Ａは、所定の符号に基づいて位相が定められた駆動信号Ｖｃを第１電極ＴｘＡに供給する。これにより、ＣＤＭ駆動が行われる。第１選択回路１２Ａ、第２選択回路１３Ａ及び第３選択回路１４Ａは、第１実施形態と同様の構成である。また、検出装置１Ｄは、第２実施形態と同様に、さらにカウンタ回路を備えていてもよい。

第１電極ＴｘＡと第２電極ＲｘＡとの間の容量変化に応じた信号が第２電極ＲｘＡから出力される。検出電極選択回路１６Ｂは、所定の符号に基づいて、第２電極ＲｘＡを選択する。これにより、タッチ検出又は指紋検出が行われる。

表示装置１００Ｂにおいて、表示動作と検出動作とは、時分割に行ってもよい。表示動作と検出動作とはどのように分けて行ってもよいが、例えば、表示パネル３０の１フレーム期間、すなわち、一画面分の映像情報が表示されるのに要する時間の中において、タッチ検出動作と表示動作とをそれぞれ複数回に分割して行う。

（第４実施形態）
図３４は、第４実施形態に係る検出装置の平面図である。図３５は、第４実施形態に係る検出装置の第１電極の配列を表す回路図である。図３４に示すように、複数の第１電極ＴｘＢは、第１基板３１の表示領域ＡＡに、マトリクス状に設けられている。第１電極ＴｘＢは、矩形状であり、表示領域ＡＡの長辺及び短辺に沿った方向にそれぞれ複数配列されている。第１電極ＴｘＢは、上述した１つの画素に対応して１つ設けられていてもよく、複数の画素に対応して１つの第１電極ＴｘＢが設けられていてもよい。

図３５に示すように、第１電極ＴｘＢはそれぞれ検出用スイッチング素子Ｔｒｓを備えている。検出用スイッチング素子Ｔｒｓは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴで構成されている。検出用ゲート線ＧＣＬｓは行方向に延在し、列方向に複数配列されている。検出用データ線ＳＧＬｓは列方向に延在し、行方向に複数配列されている。第１電極ＴｘＢは、検出用ゲート線ＧＣＬｓと検出用データ線ＳＧＬｓとで囲まれた領域に設けられている。検出用スイッチング素子Ｔｒｓは、検出用ゲート線ＧＣＬｓと検出用データ線ＳＧＬｓとの交差部の近傍に設けられている。

検出用スイッチング素子Ｔｒｓのソースは検出用データ線ＳＧＬｓに接続され、ゲートは検出用ゲート線ＧＣＬｓに接続され、ドレインは第１電極ＴｘＢに接続されている。ここで、共通の検出用ゲート線ＧＣＬｓに接続された複数の第１電極ＴｘＢを含む電極ブロックを選択電極ブロックＢＫＳとする。また、共通の検出用データ線ＳＧＬｓに接続された複数の第１電極ＴｘＢを含む電極ブロックを検出電極ブロックＢＫＴとする。また、図３５に示すように、ｍ列目に配列された検出用データ線ＳＧＬｓと検出電極ブロックＢＫＴとを、それぞれ検出用データ線ＳＧＬｓ（ｍ）、検出電極ブロックＢＫＴ（ｍ）と表す。同様に、ｎ行目に配列された検出用ゲート線ＧＣＬｓと選択電極ブロックＢＫＳとを、それぞれ検出用ゲート線ＧＣＬｓ（ｎ）と選択電極ブロックＢＫＳ（ｎ）と表す。なお、図３５では、説明をわかりやすくするために、４行、４列の第１電極ＴｘＢを示しているが、例えば、６４行、６４列或いはそれ以上の第１電極ＴｘＢが設けられていてもよい。

図３４に示す第１選択回路１２Ｂ、第２選択回路１３Ｂ及び第３選択回路１４Ｂは、所定の符号に基づいて位相が定められた選択信号Ｖｓｅｌ（ｎ）、Ｖｓｅｌ（ｎ＋１）、Ｖｓｅｌ（ｎ＋２）、Ｖｓｅｌ（ｎ＋３）を、それぞれ検出用ゲート線ＧＣＬｓ（ｎ）、ＧＣＬｓ（ｎ＋１）、ＧＣＬｓ（ｎ＋２）、ＧＣＬｓ（ｎ＋３）に供給する。選択信号Ｖｓｅｌ（ｎ）、Ｖｓｅｌ（ｎ＋１）、Ｖｓｅｌ（ｎ＋２）、Ｖｓｅｌ（ｎ＋３）は、検出用スイッチング素子Ｔｒｓのゲートに印加される。これにより、１又は２以上の選択電極ブロックＢＫＳが検出対象として選択される。

図３４に示す第１電極ドライバ１２３は、検出用データ線ＳＧＬｓを介して、検出電極ブロックＢＫＴに属する第１電極ＴｘＢのうち選択された第１電極ＴｘＢに駆動信号Ｖｃｓを供給する。そして、選択された第１電極ＴｘＢは、検出用データ線ＳＧＬｓを介して、各第１電極ＴｘＢの静電容量変化に応じた第１検出信号Ｖｄｅｔ１及び第２検出信号Ｖｄｅｔ２を検出部４０（図３参照）に出力する。ここで、第１検出信号Ｖｄｅｔ１は、反転制御信号Ｖｓ＝１の場合の符号（図２０参照）に対応する検出信号である。また、第２検出信号Ｖｄｅｔ２は、反転制御信号Ｖｓ＝０の場合の符号（図２１参照）に対応する検出信号である。言い換えると、第１検出信号Ｖｄｅｔ１は、図２０に示す符号のうち、成分「１」に対応する第１電極ＴｘＢからの検出信号である。第２検出信号Ｖｄｅｔ２は、図２０に示す符号のうち、成分「０」に対応する第１電極ＴｘＢからの検出信号である。

上述したように、信号処理部４４は、第１検出信号Ｖｄｅｔ１と第２検出信号Ｖｄｅｔ２との差分から、第３検出信号Ｖｄｅｔ３を演算する。そして、信号処理部４４は、第３検出信号Ｖｄｅｔ３を復号することで、接触又は近接する指Ｆｉｎを検出することができる。本実施形態の検出装置１Ｅは、いわゆる自己静電容量方式により接触又は近接する指Ｆｉｎを検出することができる。

また、図３４に示す検出電極選択回路１６Ｂは、所定の符号に基づいて、検出用データ線ＳＧＬｓ（ｍ）、ＳＧＬｓ（ｍ＋１）、ＳＧＬｓ（ｍ＋２）、ＳＧＬｓ（ｍ＋３）のうち、１又は２以上の検出用データ線ＳＧＬｓを選択する。これにより、検出電極ブロックＢＫＴが選択される。選択された１又は２以上の検出電極ブロックＢＫＴから、第１検出信号Ｖｄｅｔ１が統合された第１出力信号Ｖｏｕｔ１（図２４参照）が、検出部４０（図３参照）に出力される。同様に、選択された１又は２以上の検出電極ブロックＢＫＴから、第２検出信号Ｖｄｅｔ２が統合された第２出力信号Ｖｏｕｔ２（図２４参照）が、検出部４０（図３参照）に出力される。信号処理部４４は、第１出力信号Ｖｏｕｔ１と第２出力信号Ｖｏｕｔ２との差分の値である第３出力信号Ｖｏｕｔ３を演算する。

所定の符号である正方行列の次数に対応する、検出電極ブロックＢＫＴの組み合わせパターンが得られる。すなわち、異なる検出電極ブロックＢＫＴの組み合わせパターンで、複数の第３出力信号Ｖｏｕｔ３が得られる。信号処理部４４は、第３出力信号Ｖｏｕｔ３を復号する。

以上のように、第１選択回路１２Ｂ、第２選択回路１３Ｂ、第３選択回路１４Ｂ及び検出電極選択回路１６Ｂにより、マトリクス状に配置された第１電極ＴｘＢについて、行方向及び列方向のそれぞれにＣＤＭ駆動を行うことができる。これにより、本実施形態の検出装置１Ｅを備える表示装置１００Ｃは、各第１電極ＴｘＢの面積が小さい場合であっても、検出感度を向上させることができる。

なお、表示動作において、ゲートドライバ１２０Ａは、画素のうちの１水平ラインを表示駆動の対象として順次選択する。また、表示装置１００Ｃは、１水平ラインに属する画素に対して、ソースドライバ１２１Ａが画素信号を供給することにより、１水平ラインずつ表示が行われる。また、第１選択回路１２Ｂ、第２選択回路１３Ｂ、第３選択回路１４Ｂ及び検出電極選択回路１６Ｂは、全ての第１電極ＴｘＢを選択する。そして、第１電極ドライバ１２３は、表示用の駆動信号を選択された第１電極ＴｘＢに供給する。つまり、第１電極ＴｘＢは、検出動作の際に検出電極として機能するとともに、表示動作の際に共通電極として機能する。

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ 検出装置
１０ センサ部
１１ 検出制御部
１１ａ 駆動部
１１ｂ クロック信号出力部
１２ 第１選択回路
１３ 第２選択回路
１４ 第３選択回路
１５ 第４選択回路
１６ 検出電極選択回路
１７ カウンタ回路
２１ センサ基板
３９ 画素電極
２３ａ、２３ｂ 電極部
２４ 接続部
３０ 表示パネル
３１ 第１基板
３２ 第２基板
３９ 画素電極
４０ 検出部
５１、５２、５４ 排他論理和回路
５５ インバータ
１００、１００Ａ、１００Ｂ、１００Ｃ 表示装置
１０１ カバー部材
Ａ１、Ａ２、Ａ３ 第１入力端子
Ｂ１、Ｂ２、Ｂ３、Ｓ 第２入力端子
ＢＫＬ 駆動信号供給線ブロック
ｓＢＫＬ 駆動信号供給線部分ブロック
ＬＳａ 第１選択信号線
ＬＳｂ 第２選択信号線
Ｌｄ 駆動信号供給線
Ｌｓｉｇ 出力信号線
Ｎ 第１電極の数
Ｐ 第１出力端子の数
Ｑ 第２出力端子の数
Ｙａ 出力端子
Ｖｄ 第１選択信号
Ｖｆ 第２選択信号
Ｖａ１、Ｖａ２、Ｖａ３ 第１制御信号
Ｖｂ１、Ｖｂ２、Ｖｂ３ 第２制御信号
Ｖｓ 反転制御信号

Claims (19)

1. 基板と、
   前記基板に設けられた複数の第１電極と、
   前記基板に設けられ、外部からの第１制御信号が入力される複数の第１入力端子と、前記第１電極を選択する第１選択信号を出力する複数の第１出力端子を有し、前記第１制御信号に基づいて前記第１選択信号を生成する第１選択回路と、
   前記基板に設けられ、外部からの第２制御信号が入力される複数の第２入力端子と、前記第１電極を選択する第２選択信号を出力する複数の第２出力端子を有し、前記第２制御信号に基づいて前記第２選択信号を生成する第２選択回路と、を備え、
   複数の前記第１電極は、前記第１選択信号及び前記第２選択信号により位相が定められた駆動信号が供給され、
   前記第１電極の数をＮとし、前記第１出力端子の数をＰとし、前記第２出力端子の数をＱとしたときに、Ｎ≦Ｐ×Ｑを満たす検出装置。
2. 前記第１入力端子の数と、前記第２入力端子の数との合計は、式（１）に基づいて（１＋Ｎ’）以下である請求項１に記載の検出装置。
   （数１）
   Ｎ’＝Ｃｅｉｌ（ｌｏｇ_２Ｎ） … （１）
   ただし、Ｃｅｉｌは天井関数であり、ｌｏｇ_２Ｎに対して、ｌｏｇ_２Ｎ以上の整数のうち最小の整数である。
3. 前記第１選択信号と前記第２選択信号とに基づいて第３選択信号を生成する第３選択回路を有し、
   前記第３選択信号は、選択される前記第１電極の組み合わせパターンである選択パターンが含まれ、
   前記選択パターンの数は、２^Ｎ’である請求項２に記載の検出装置。
4. 前記第３選択回路は、排他論理和回路、若しくは、否定排他論理和回路を含み、
   前記第３選択信号は、前記第１選択信号と前記第２選択信号との排他論理和、若しくは前記第１選択信号と前記第２選択信号との排他論理和の否定の値に基づく信号である請求項３に記載の検出装置。
5. さらに、外部からのクロック信号に基づいて前記第１制御信号及び前記第２制御信号を生成し、前記第１制御信号及び前記第２制御信号を、それぞれ前記第１選択回路及び前記第２選択回路に出力するカウンタ回路を有する請求項１から請求項４のいずれか１項に記載の検出装置。
6. 前記カウンタ回路の出力端子の数は、前記第１入力端子の数と、前記第２入力端子の数との合計の値と等しい請求項５に記載の検出装置。
7. 複数の前記第１電極に、それぞれ前記駆動信号を供給する駆動信号供給線が接続され、
   複数の前記駆動信号供給線を含む駆動信号供給線ブロックが、複数配置されており、
   １つの前記第１出力端子は、前記駆動信号供給線ブロックごとに１つの駆動信号供給線に接続されることで、複数の前記駆動信号供給線ブロックに並列に接続され、
   １つの前記第２出力端子は、１つの前記駆動信号供給線ブロックに含まれる複数の前記駆動信号供給線に接続される請求項１から請求項６のいずれか１項に記載の検出装置。
8. さらに、前記第１電極との間に静電容量を形成する複数の第２電極を有し、
   前記第１選択信号及び前記第２選択信号に基づいて選択された前記第１電極に同時に前記駆動信号が供給され、
   前記第２電極は、静電容量変化に応じた検出信号を出力する請求項１から請求項７のいずれか１項に記載の検出装置。
9. 前記第２電極を選択する検出電極選択回路を有し、
   前記検出電極選択回路は、所定の符号に基づいて、複数の前記第２電極のうち選択された前記第２電極を１つの出力信号線に接続する請求項８に記載の検出装置。
10. 前記検出電極選択回路は、複数の前記第２電極のうち非選択の前記第２電極を、基準電圧信号を供給する基準電位供給線に接続する請求項９に記載の検出装置。
11. 前記第１電極は、前記基板に平行な面内の第１方向に配列された複数の電極部と、前記電極部を前記第１方向に接続する複数の接続部とを含み、
    前記電極部と前記接続部とが接続された前記第１電極は、前記第１方向に交差する第２方向に複数配列され、
    複数の前記第２電極は、平面視で前記接続部と交差して、前記第１方向に複数配列されるとともに、前記第１方向に交差する第２方向に長手を有する請求項８から請求項１０のいずれか１項に記載の検出装置。
12. 複数の前記電極部は、前記第２電極に沿って配列され、
    前記電極部の幅は前記第２電極の幅よりも大きい請求項１１に記載の検出装置。
13. 前記電極部は、透光性を有する導電性材料であり、
    前記第２電極は、金属材料である請求項１１又は請求項１２に記載の検出装置。
14. 複数の前記第１電極は行列状に配置されており、
    前記第１選択信号及び前記第２選択信号に基づいて選択された複数の前記第１電極は、それぞれの静電容量変化に応じた検出信号を出力する請求項１から請求項７のいずれか１項に記載の検出装置。
15. 選択された複数の前記第１電極は、共通の出力信号線に接続され、複数の前記第１電極の検出信号が統合された信号が前記出力信号線に出力される請求項１４に記載の検出装置。
16. 前記第１電極の配置間隔は、１００μｍ以下である請求項１から請求項１５のいずれか１項に記載の検出装置。
17. 基板と、
    前記基板に設けられた複数の第１電極と、
    複数の前記第１電極に接続され、それぞれの前記第１電極に駆動信号を供給する駆動信号供給線と、
    前記基板に設けられ、前記第１電極を選択する複数の第１選択信号を生成する第１選択回路と、
    前記第１選択回路から複数の前記第１選択信号を個別に出力する複数の第１選択信号線と、
    前記基板に設けられ、前記第１電極を選択する複数の第２選択信号を生成する第２選択回路と、
    前記第２選択回路から複数の前記第２選択信号を個別に出力する複数の第２選択信号線と、
    前記基板に設けられ、複数の前記駆動信号供給線を含む駆動信号供給線ブロックごとに接続される複数の第３選択回路を有し、
    １つの前記第３選択回路は、複数の前記第１選択信号線が接続され、かつ、１つの前記第２選択信号線と接続され、前記第１選択信号および前記第２選択信号に基づいて、前記駆動信号を生成する
    検出装置。
18. 請求項１から請求項１７のいずれか１項に記載の検出装置と、
    画像を表示させる表示機能層を有する表示パネルとを、含み、
    前記検出装置は、前記表示パネルの上に設けられる表示装置。
19. 請求項１から請求項１７のいずれか１項に記載の検出装置と、
    画像を表示させる表示機能層を有する表示パネルとを、含み、
    前記第１電極は、前記表示パネルの複数の画素に共通の電位を与える共通電極である表示装置。

Images