JP2019066704A - 電子写真感光体の製造方法 - Google Patents

電子写真感光体の製造方法 Download PDF

Info

Publication number
JP2019066704A
JP2019066704A JP2017193060A JP2017193060A JP2019066704A JP 2019066704 A JP2019066704 A JP 2019066704A JP 2017193060 A JP2017193060 A JP 2017193060A JP 2017193060 A JP2017193060 A JP 2017193060A JP 2019066704 A JP2019066704 A JP 2019066704A
Authority
JP
Japan
Prior art keywords
film thickness
surface layer
photosensitive member
layer
corona discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017193060A
Other languages
English (en)
Inventor
大脇 弘憲
Hironori Owaki
弘憲 大脇
水谷 匡希
Masaki Mizutani
匡希 水谷
岡村 竜次
Tatsuji Okamura
竜次 岡村
一成 大山
Kazunari Oyama
一成 大山
阿部 幸裕
Yukihiro Abe
幸裕 阿部
純 大平
Jun Ohira
純 大平
高典 上野
Takanori Ueno
高典 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017193060A priority Critical patent/JP2019066704A/ja
Publication of JP2019066704A publication Critical patent/JP2019066704A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Photoreceptors In Electrophotography (AREA)

Abstract

【課題】電子写真感光体において、堆積膜を形成した後に、キズを発生させることなく表面層の膜厚をコントロールし、電子写真感光体の母線方向の電位分布を均一化することを可能にする電子写真方法の製造方法を提供する。【解決手段】水素化アモルファスシリコンカーバイド、または、水素化アモルファスカーボンで構成された表面層を有する電子写真感光体の製造方法であって、前記表面層を成膜する工程と、前記表面層の膜厚の少なくとも一部を減少させる膜厚減少工程とを有し、前記膜厚減少工程は、前記表面層をコロナ放電に晒すことによって行われる。【選択図】 図1

Description

本発明は、水素化アモルファスシリコンカーバイド、または、水素化アモルファスカーボンで構成された表面層を有する電子写真感光体の製造方法に関する。
電子写真方式を利用した画像形成装置は、複写機、ファクシミリ装置、プリンタとして広く一般的に利用されている。そのような画像形成装置では、光導電層が設けられた電子写真感光体の表面を一様に帯電させ、画像情報に応じたレーザやLEDによって露光させることにより電子写真感光体の表面上に静電潜像を形成する。そして、形成した静電潜像を着色樹脂粒子よりなる現像剤で現像し、これを紙の如き記録媒体に転写して画像形成が行なわれる。
このような電子写真方式の画像形成装置に好適に用いることが可能な電子写真感光体として、水素化アモルファスシリコンで構成された光導電層を有する電子写真感光体(以降、「a−Si感光体」と略記する)が知られている。
a−Si感光体の層構成として、水素化アモルファスシリコンで構成された光導電層と、水素化アモルファスシリコンカーバイドで構成された表面層とを積層した層構成はよく知られている。この他にも、水素化アモルファスカーボンで構成された表面層を用いる層構成が知られている。以降、水素化アモルファスシリコンカーバイドを「a−SiC」と略記し、水素化アモルファスカーボンを「a−C」と略記する。
a−Si感光体は、成膜中に付着したダストを核として異常成長、いわゆる球状突起が成長するという性質を持っている。そのような球状突起を研磨して平坦化するために、研磨テープにより研磨する技術が開示されている(例えば、特許文献1参照)。
特開2008−216307号公報
近年、出力画像の高画質化、高速化、高安定化の要求が高まっており、電子写真方式の画像形成装置の軽印刷市場への進出が期待されている。
電子写真方式で印刷市場に割って入っていくためには、電子写真装置本体の寿命のさらなる長寿命化が重要で、1000万枚を超えるオーダで本体設計することが要求されるようになってきている。この点a−Si感光体は、そのビッカース硬度が1000kgf/mm以上と非常に硬く、耐久性、耐熱性、環境安定性に優れていることから、そのような高信頼性が要求される長寿命機には適している。
加えて、印刷市場では、特に高画質化の達成は重要で、電子写真感光体の電位特性の均一化への要求が高くなってきている。a−Si感光体で表面層としてa−Cやa−SiCを用いる場合、表面層の吸収係数に応じて、表面層中で光吸収される量がある程度は存在するため、表面層を透過して、光導電層まで到達する光量は、表面層の膜厚に依存する。従って、表面層の膜厚の均一性が低下すると、光導電層に到達する光量の均一性が低下し、電位特性の均一性にも影響する場合があることがわかってきた。特に、a−Cやa−SiCであっても炭素原子の含有量(以下、「C量」と略記する。)の比率が大きい材料は、電子写真で一般的に使用される可視領域の波長帯の光に対する吸収係数が大きくなりやすい。そのため、そのような吸収係数の大きい材料の場合は、光導電層まで到達する光量が表面層の膜厚に依存する傾向がより顕著に表れる。このため、表面層に吸収係数が比較的大きい材料を用いる場合は、表面層の膜厚の均一性がより敏感に電位特性に影響することがわかってきた。
一方、a−Si感光体の均一性に関しては、成膜装置や成膜処方等の様々な工夫によって改善がなされているが、すべての層の膜厚や特性の均一性を、完全にゼロにすることは難しい。このため、表面層としてa−Cやa−SiCであってもC量の比率が大きい材料を用いる場合においては、成膜した後に、表面層の膜厚をコントロールするという技術が望まれていた。
特許文献1では、研磨テープを用いて電子写真感光体の表面を研磨する技術が開示されている。特許文献1において研磨テープで研磨する目的は、球状突起を研磨して平坦化することにあるが、その技術を応用すれば、表面層の膜厚をコントロールすることもできる可能があるのではないかと推測される。しかしながら、何らかの部材を摺擦させて、物理的に研磨する特許文献1のような構成では、摺擦によってキズが発生する可能性がある。このため、研磨によってキズを発生させることなく、表面層の膜厚をコントロールするという点においては、さらなる改善の余地を有していた。
本発明は、上記課題に鑑みなされたものであり、a−Si感光体において、堆積膜を形成した後に、キズを発生させることなく表面層の膜厚をコントロールし、電位分布を均一にすることを可能にする電子写真方法の製造方法を提供することを目的とする。
そこで、本発明の一態様は、
水素化アモルファスシリコンカーバイド、または、水素化アモルファスカーボンで構成された表面層を有する電子写真感光体の製造方法であって、
前記表面層を成膜する工程と、
前記表面層の膜厚の少なくとも一部を減少させる膜厚減少工程とを有し、
前記膜厚減少工程は、コロナ放電によって行われる電子写真感光体の製造方法を提供することに向けたものである。
本発明によれば、膜厚減少させる工程でキズを発生させることなく、表面層の膜厚をコントロールし、電位分布を均一にする電子写真感光体の製造方法を提供することができる。
本発明の電子写真感光体の製造方法の一例を説明するためのフローチャートである。 表面層の膜厚を減少させる装置の一例を示した概略構成図である。 表面層の膜厚を減少させる装置の他の一例を示した概略構成図である。 本発明の製造方法で製造可能な電子写真感光体の層構成の一例を示した模式的図である。 a−Si感光体を製造することができる装置の一例を示す概略構成図である。 コロナ放電の電流密度と表面層の膜厚減少レートの相関の一例を表すグラフである。
以下に、本発明を適用できる実施の形態について図面を用いて詳細に説明する。
図1は、本発明の電子写真感光体の製造方法の一例を説明するためのフローチャートである。まず、導電性基体の上に、後述する層構成となるように、電荷注入阻止層や光導電層等の各層を各層の目的に応じて好適となるように成膜し、そして、その最表面に、a−Cまたはa−SiCで構成された表面層を成膜する(ステップS11)。この工程を成膜工程という。成膜工程は、一般的に知られている真空蒸着法、スパッタリング法、イオンプレーティング法、熱CVD法、光CVD法、プラズマCVD法の如き成膜方法で実施することができる。それらの中でも、原料ガスにRF帯の高周波電力を印加してグロー放電により分解し、堆積膜を形成するプラズマCVD法を用いると、好適に成膜することができる。
次に、成膜した表面層の膜厚の少なくとも一部を減少させる工程を実施する(ステップS12)。この工程を膜厚減少工程という。膜厚減少工程における具体的な方法や装置の詳細に関しては後述する。
その後、必要に応じて出荷検査が行われ(ステップS13)、合格となった電子写真感光体が出荷される(ステップS14)。
不合格となった電子写真感光体について再調整が可能かを調べ(ステップS15)、膜厚減少工程で再調整可能なものに関しては、再び膜厚減少工程を実施するようにしても良い。膜厚減少工程で再調整が不可能なものに関しては、廃棄する(ステップS16)。
また、膜厚減少工程の前に、成膜工程後の状態において、プレ検査を実施し、プレ検査の結果に応じて膜厚減少工程の条件を調整するようにしても良い。
(表面層の膜厚を減少させる方法、及び、装置)
表面層の膜厚減少工程の具体的な方法、及び、装置について説明する。
本発明の膜厚減少工程は、コロナ放電を行うことによって最表面を酸化させて、膜厚の少なくとも一部を減少させることを特徴としている。電子写真感光体にコロナ放電を行うと、表面層は酸化される。特にネガ極性のコロナ放電に晒される場合は、電子写真感光体側が陽極となるために、酸素を含む陰イオンを引き寄せやすく、非常に酸化されやすい構成であることがわかってきた。
このとき、表面層にa−Cで構成された表面層を用いる場合、コロナ放電によって最表面が酸化されたとしても、COとなって排出されていく。このため、酸化膜として残留して蓄積されることはなく、むしろ、COとして排出された分は、膜厚はしだいに減少していくということがわかってきた。
表面層にa−SiCで構成された表面層を用いる場合は、Cが酸化してCOとして排出された分は膜厚が減少していくが、Siが酸化した分は、Si酸化膜として蓄積されていくことがある。a−SiCにおけるSiの比率が大きくなるほど、そのようなSi酸化膜が蓄積されやすくなる傾向があるが、Siの比率がある程度小さい場合は、蓄積されたとしてもSi酸化膜は非常に脆く取れやすい状態で蓄積されるため、実質的には無視できる。具体的には、ケイ素原子の原子数(Si)と炭素原子の原子数(C)との和に対するケイ素原子の原子数の比率(Si/(Si+C))が、20%未満であれば、Si酸化膜の蓄積の影響は概ね軽微であることが、本発明者らの鋭意検討の結果わかってきた。また、20%を超えた場合においては、膜厚減少工程の後工程として、酸化セリウムから成る砥粒をアルコール等に分散させて電子写真感光体の表面を清掃すれば、Si酸化膜は比較的容易に除去することができる。
図2(a)及び(b)は、表面層の膜厚を減少させる装置の一例を示した概略構成図であり、図2(a)は正面から見た図であり、図2(b)は図2(a)を左側から見た図である。表面層の膜厚を減少させる装置は、電子写真感光体201とその周囲に様々な部材が取り付け可能なプロセスユニット202を有し、プロセスユニット202には、コロナ放電手段203と露光手段204とが取り付けられている。不図示の回転手段によって電子写真感光体201は、矢印Xが示す方向(図2(a)における時計回り方向)に回転し、コロナ放電手段203に高電圧を印加することによって、電子写真感光体はコロナ放電に晒される。露光手段204は、電子写真感光体201の電位を除電するために設けられており、コロナ放電によって電子写真感光体201がチャージアップすることを防ぐ役割を果たしている。また、プロセスユニット202には、電位測定手段を追加したり、第2の露光手段を追加したりすることも可能である。電位測定手段や第2の露光手段を追加すると、電子写真感光体の表面電位をモニターしながら、表面層の膜厚を減少させることができ、電位特性に応じて表面層の膜厚の減少量を調整することができるので、さらに好適である。
図2(b)に示すように、プロセスユニット202はユニット支持部205によって支えられており、ユニット支持部206はネジ軸206が取り付けられ、ネジ軸206はモータ207に接続されている。即ち、モータ207によってネジ軸206を回転させることで、ユニット支持部205、及び、プロセスユニット202は電子写真感光体201の母線方向(図2(b)における左右方向)に自由に移動することができる。この構成では、コロナ放電手段203に短尺タイプを用い、プロセスユニット202と共にコロナ放電手段203も移動させ、移動位置に応じて印加する電圧を変えることで、電子写真感光体201の場所毎に表面層の膜厚の減少量を調整することができる。
図3は、表面層の膜厚を減少させる装置の別の一例を示した概略構成図であり、図2(b)と同じ方向から見た図を表している。図3に示した構成の装置では、電子写真感光体201の周囲にプロセスユニット302を有し、プロセスユニット302に、コロナ放電手段303と露光手段304が取り付けられている。図3に示すプロセスユニット302は、電子写真感光体201の母線方向には移動できず、電子写真感光体201に対する相対的な位置が固定されている点が、図2に示すプロセスユニット202とは異なっている。また、コロナ放電手段303と露光手段304は、電子写真感光体のほぼ全域に亘ってコロナ放電させられるような長尺タイプとなっている。図3の装置構成では、コロナ放電手段303は、スコロトロンタイプの放電手段とし、グリッド電極を電子写真感光体の母線方向に複数に分割し、母線方向の場所毎にグリッド電位を調整することで放電電流を調整可能にすることが好ましい。このような構成とすることで、図3の装置構成であっても、電子写真感光体201の場所毎に表面層の膜厚の減少量を調整することができる。
(電子写真感光体)
図4は、本発明の製造方法で製造可能な電子写真感光体の層構成の一例を模式的に示した図である。図4(a)においては、電子写真感光体400は、基体401と、基体401の上に順次形成された光導電層402、上部電荷注入阻止層403、及び表面層404とを有している。図4(b)は、下部電荷注入阻止層を形成した場合の電子写真感光体の層構成を模式的に示した図である。図4(b)においては、電子写真感光体400は、基体401と、基体401の上に順次形成された下部電荷注入阻止層405、光導電層402、上部電荷注入阻止層403、及び表面層404とを有している。各層および基体は以下のように構成される。
(表面層)
本発明において、表面層はa−Cまたはa−SiCで構成される。
a−Cまたはa−SiC中の未結合手は、水素原子、または、ハロゲン原子で終端することによって、欠陥を制御できる。a−SiC表面層におけるケイ素原子の原子数(Si)と炭素原子の原子数(C)との和に対するケイ素原子の原子数の比率(Si/(Si+C))は、上述のように、Si酸化膜の蓄積を抑制するという観点から、20%未満にすることが好ましい。
(光導電層)
本発明において、光導電層は、電子写真特性上の性能を満足できる光導電特性を有するものであればいずれのものであってもよいが、耐久性、安定性の観点から、水素化アモルファスシリコンで構成された光導電層が好ましい。以降、水素化アモルファスシリコンを「a−Si」と略記する。本発明において、光導電層としてa−Siで構成された光導電層を用いる場合は、a−Si中の未結合手を補償するため、水素原子に加えて、ハロゲン原子を含有させることができる。水素原子の原子数(H)とハロゲン原子の原子数(X)との和(H+X)は、ケイ素原子の原子数(Si)と前記Hと前記Xとの和(Si+H+X)に対して10原子%以上であることが好ましく、15原子%以上であることがより好ましい。一方、30原子%以下であることが好ましく、25原子%以下であることがより好ましい。
本発明において、光導電層には必要に応じて伝導性を制御するための原子を含有させることが好ましい。光導電層中の伝導性を制御するための原子は、膜厚方向に対して均一に分布した状態で含有されてもよいし、また、膜厚方向に不均一に分布した状態で含有している部分があってもよい。伝導性を制御するための原子としては、半導体分野における、いわゆる不純物を挙げることができる。即ち、p型伝導性を与える周期表13族に属する原子、または、n型伝導性を与える周期表15族に属する原子を用いることができる。周期表13族に属する原子の中でも、ホウ素原子、アルミニウム原子、ガリウム原子が好ましい。周期表15族に属する原子の中でも、リン原子、ヒ素原子が好ましい。
光導電層に含有される伝導性を制御するための原子の含有量は、ケイ素原子に対して1×10−2原子ppm以上であることが好ましく、5×10−2原子ppm以上であることがより好ましく、1×10−1原子ppm以上であることがより一層好ましい。一方、1×10原子ppm以下であることが好ましく、5×10原子ppm以下であることがより好ましく、1×10原子ppm以下であることがより一層好ましい。
本発明において、光導電層の膜厚は、所望の電子写真特性が得られること、経済的効果などの点から、15μm以上であることが好ましく、20μm以上であることがより好ましい。一方、60μm以下であることが好ましく、50μm以下であることがより好ましく、40μm以下であることがより一層好ましい。光導電層の膜厚が15μm以上であれば、「帯電部材への通過電流量が多いために劣化が早まる」ということを避けられる。光導電層の膜厚が60μm以下であれば、a−Siの異常成長部位が大きくなることを避けられる。なお、光導電層は、単一の層で構成されてもよいし、複数の層(例えば、電荷発生層と電荷輸送層)で構成されてもよい。
(基体)
基体は、導電性を有し、表面に形成される光導電層及び表面層を保持しうるものであれば特に限定されず、いずれのものであってもよい。基体の材質としては、たとえば、アルミニウム、鉄などの金属や、これらの合金などが挙げられる。以降、導電性を有する基体を「導電性基体」と表記する。
(電荷注入阻止層、上部/下部)
本発明においては、基体と光導電層との間に基体側からの電荷の注入を阻止する働きを有する電荷注入阻止層を設けることが好ましい。即ち、電荷注入阻止層は、電子写真感光体の表面が一定極性の帯電処理を受けた際、基体から光導電層への電荷の注入を阻止する機能を有する層である。このような機能を付与するために、電荷注入阻止層は、光導電層を構成する材料をベースとしたうえで、伝導性を制御するための原子を光導電層に比べて比較的多く含有させる。
伝導性を制御するために電荷注入阻止層に含有させる原子は、膜厚方向に対して均一に分布した状態で含有されていてもよいし、また、膜厚方向に不均一な分布状態で含有している部分があってもよい。分布濃度が不均一な場合には、基体側に多く分布するように含有させるのが好適である。いずれの場合においても、伝導性を制御するための原子が基体の表面に対して平行面内方向に均一な分布で電荷注入阻止層に含有されることが、特性の均一化を図る上からも好ましい。
伝導性を制御するために電荷注入阻止層に含有させる原子としては、帯電極性に応じて周期表13族、または、15族に属する原子を用いることができる。
さらに、電荷注入阻止層には、炭素原子、窒素原子及び酸素原子のうち少なくとも1種の原子を含有させることにより、電荷注入阻止層を基体との間の密着性を向上させることができる。
電荷注入阻止層に含有される炭素原子、窒素原子及び酸素原子のうち少なくとも1種の原子は、膜厚方向に対して均一に分布した状態で含有されていてもよいし、また、膜厚方向に不均一に分布する状態で含有している部分があってもよい。いずれの場合にも、伝導性を制御するための原子が、基体表面の平行面内方向に対して均一な分布で電荷注入阻止層に含有されることが、特性の均一化を図る上からも好ましい。
電荷注入阻止層の膜厚は、所望の電子写真特性が得られること、経済的効果などの点から、0.1〜10μmであることが好ましく、0.3〜5μmであることがより好ましく、0.5〜3μmであることがより一層好ましい。膜厚を0.1μm以上にすることにより、基体からの電荷の注入阻止能を十分に有することができ、好ましい帯電能を得ることができる。一方、5μm以下にすることにより、電荷注入阻止層形成時間の延長による製造コストの増加を防ぐことができる。
以降、光導電層の下に設けた電荷注入阻止層を「下部電荷注入阻止層」と表記する。また、光導電層の上に設けた電荷注入阻止層を「上部電荷注入阻止層」と表記する。
また、上記各層の間では、それぞれの組成を連続的につなぐ、いわゆる変化層を必要に応じて設けることもできる。
(a−Si感光体の成膜装置)
図5は、a−Si感光体を製造することができる装置の一例を示した図であり、電源周波数としてRF帯を用いた高周波プラズマCVD法による成膜装置の一例を模式的に示した図である。
この成膜装置は、大別すると、反応容器5110を有する堆積装置5100、原料ガス供給装置5200、及び、反応容器5111内を減圧するための排気装置(図示せず)から構成されている。堆積装置5100中の反応容器5111内にはアースに接続された円筒状基体5112を載置する載置台5110、基体加熱用ヒータ5113、原料ガス導入管5114が設置されている。さらに高周波マッチングボックス5115を介して高周波電源5120がカソード電極を兼ねる反応容器5111に接続されている。
原料ガス供給装置5200は、原料ガスボンベ5221〜5226、バルブ5231〜5236、圧力調整器5261〜5266、流入バルブ5241〜5246、流出バルブ5251〜5256及びマスフローコントローラ5211〜5216から構成される。
各原料ガスを封入したガスのボンベは補助バルブ5260を介して反応容器5111内の原料ガス導入管5114に接続されている。
この装置を用いた成膜は、例えば以下のような手順によって行われる。
まず、反応容器5111内に円筒状基体5112を設置し、例えば真空ポンプなどの排気装置(図示せず)により反応容器5110内を排気する。続いて、基体加熱用ヒータ5113により円筒状基体5112の温度を200℃〜350℃の所定の温度に制御する。
次に、成膜用の原料ガスを、ガス供給装置5200により流量制御し、反応容器5111内に導入する。そして、排気速度を調整することにより所定の圧力に設定する。
以上のようにして堆積の準備が完了した後、以下に示す手順で各層の形成を行う。
内圧が安定したところで、高周波電源5120を所望の電力に設定して、高周波マッチングボックス5115を通じてカソード電極を兼ねる反応容器5111に供給し高周波グロー放電を生起させる。放電に用いる周波数は1〜30MHzのRF帯が好適に使用できる。
この放電エネルギーによって反応容器5111内に導入された各原料ガスが分解され、円筒状基体5112上に所定の堆積膜が形成される。所望の膜厚の形成が行われた後、高周波電力の供給を止め、ガス供給装置の各バルブを閉じて反応容器5110への各原料ガスの流入を止め、堆積膜の形成を終える。
同様の操作を複数回繰り返すことによって、所望の多層構造の感光層が形成される。また、膜形成の均一化を図るために、層形成を行っている間は、円筒状基体5112を駆動装置(不図示)によって所定の速度で回転させることも有効である。さらに、上述のガスの種類およびバルブ操作は各々の層の作製条件にしたがって変更が加えられることは言うまでもない。
(実験例)
以下に示す条件にて、a−Si感光体を製造した。まず、基体としては、円筒状の鏡面加工を施したアルミニウムシリンダ(外径84mm、内径78mm、長さ381mm、厚さ3mm)を準備した。その外周面上に、図5に示したプラズマCVD装置を用いて、表1に示した条件で、下部電荷注入阻止層、光導電層、上部電荷注入阻止層、及び、表面層からなる堆積膜を順次積層して、図4(b)に示した層構成の感光体Aを成膜した。
Figure 2019066704
成膜した感光体Aを、図2に示した構成の膜厚減少装置にセットし、次に示す実験を行った。感光体Aを、周速度800mm/secで回転させ、コロナ放電手段に高電圧を印加して、コロナ放電を生起させた状態で、空回転実験を行った。コロナ放電は、感光体Aをネガ極性に帯電させるように、感光体Aを陽極として、高電圧を印加した。このような、感光体Aをネガ極性のコロナ放電に晒しながらの空回転実験を行った結果、時間経過とともに表面層は酸化されていった。
そして、感光体Aの表面層は、表1から明らかなように、a−Cから構成されるため、表面層の酸化が進行しても、酸化膜として残留して蓄積されることはなく、COとして排出される分、膜厚は減少する結果となった。
そこで、さらに、コロナ放電の印加条件と、表面層の膜厚減少レートとの関係を調べるために、コロナ放電の電流密度を変化させながら、表面層の膜厚減少レートを調べる実験を行った。ここでいう、コロナ放電の電流密度とは、コロナ放電手段から、電子写真感光体に向かって流れる単位面積当たりの電流値のことを示している。
実験は、具体的には、コロナ放電の電流密度を5段階に変化させて、それぞれ5時間の空回転実験を行った。そして、空回転実験のスタート前、及び、1時間経過する毎に表面層の膜厚を測定して、空回転時間[h]と表面層の膜厚[Å]との関係について最小二乗法で近似直線を求めて、近似直線の傾きを膜厚減少レートとした。
表面層の膜厚は、マルチチャンネル分光光度計(大塚電子(株)製、MCPD−2000)を使って反射スペクトルを測定し、表面層材料の屈折率から膜厚を算出した。
図6に、その結果(上記実験によって得られた「コロナ放電の電流密度」と「表面層の膜厚減少レート」との関係)を示す。
図6から明らかなように、コロナ放電の電流密度と表面層の膜厚減少レートとは相関があり、コロナ放電の電流密度が増加すると、表面層の減少レートも増加することが確認される。
a−Si感光体の製造において、成膜工程の後工程として、膜厚減少工程を実施する場合には、表面層の減少レートは大きい方が好ましい。このため、実際の製造タクトや製造コストを考慮すると、6Å/h以上の減少レートが好ましく、より好適には10Å/h以上の減少レートが好ましい。従って、表面層の膜厚をコントロールする膜厚減少工程を所定の時間内に終えるためには、図6に示した相関より、コロナ放電の電流密度は、9μA/cm以上であることが好ましく、15μA/cm以上であることがより好ましい。
a−Si感光体を使用した電子写真プロセスにおいて、一次帯電等の帯電工程で使用される一般的な電流密度は、1μA/cm以下から多くても4〜5μA/cm程度である。これより、膜厚減少工程で使用するコロナ放電の電流密度は、電子写真プロセスの帯電工程で使用される一般的な電流密度と比べて、かなり大きな電流密度であることが確認される。
以下、実施例に基づいて、本発明の電子写真感光体をさらに具体的に説明するが、本発明はその趣旨と適用範囲を逸脱しない限りこれらに限定されるものではない。
〔実施例1〕
以下に示す条件にて、a−Si感光体を製造した。まず、基体としては、円筒状の鏡面加工を施したアルミニウムシリンダ(外径84mm、内径78mm、長さ381mm、厚さ3mm)を準備した。その外周面上に、図5に示したプラズマCVD装置を用いて、表1に示した条件で、下部電荷注入阻止層、光導電層、上部電荷注入阻止層、及び、表面層からなる堆積膜を順次積層し、図4(b)に示した層構成のa−Si感光体を得た。本実施例の表面層は、表1から明らかなように、a−Cから構成される
得られたa−Si感光体は、まず通常の電位検査工程を実施し、母線方向におけるVL電位分布を測定した。
その後、a−Si感光体を図3に示した長尺タイプのコロナ放電手段を有する膜厚減少装置にセットし膜厚減少工程を実施した。コロナ放電手段としては、スコロトロンタイプの放電手段とし、感光体の母線方向に2cm幅のグリッド電極を17個並べて、トータルでは34cm幅にコロナ放電させられるコロナ放電手段を準備した。各々のグリッド電極に印加する電圧は、予め測定しておいたVL電位分布に応じて調整した。即ち、グリッド電極に印加する電圧を変化させると、そのグリッド電極の下部領域では、グリッド電極をすり抜けて電子写真感光体に向かって流れる電流値を変化させることができる。この原理を利用して、グリッド電極の電圧を、予め測定しておいたVL電位分布に応じで調整することで、母線方向の電流密度を場所毎に調整し、膜厚減少工程における減少量を場所毎に調整して、VL電位分布が均一化されるように設定した。
(VL電位分布 測定・評価)
膜厚減少工程を実施した後、2回目の電位検査工程を実施し、膜厚減少工程後のVL電位分布を測定した。
そして、膜厚減少工程によってVL電位分布が改善される効果を評価するために、1回目のVL電位分布の測定値と、2回目のVL電位分布の測定値の比率、即ち、(2回目のVL電位分布)/(1回目VL電位分布)を計算し、以下の基準で評価した。
A:(2回目のVL電位分布)/(1回目VL電位分布)が、0.6未満。
B:(2回目のVL電位分布)/(1回目VL電位分布)が、0.6以上0.9未満。
C:(2回目のVL電位分布)/(1回目VL電位分布)が、0.9を以上1.1未満。
D:(2回目のVL電位分布)/(1回目VL電位分布)が、1.1以上。
この基準においては、Aランク、または、Bランクで、膜厚減少工程によってVL電位分布が改善される効果が得られると判断することができる。Cランクの場合は、VL電位分布の改善効果が得られているとは言えず、膜厚減少工程前後において、VL電位分布は概ね同等と判断できる。Dランクの場合は、膜厚減少工程を実施した後の方が、実施する前よりVL電位分布が大きくなったと判断することができる。その結果を、表2に示す。
また、キズの発生の有無を確認するため、目視検査、及び、画像による検査を実施した。
画像による検査は、キヤノン(株)製デジタル複合機imageRUNNER ADVANCE C7065(商品名)のブラックステーションにセットして得られるハーフトーン画像によってキズの有無を検査した。その結果、目視検査、画像による検査ともに0.1mm以上のキズが発生した形跡は認められなかった。本発明の膜厚減少工程は、非接触で膜厚をコントロールするものであり、原理的にも、膜厚減少工程の実施によってキズが発生することはない。
Figure 2019066704
表2から明らかなように、膜厚減少工程を実施することで、キズを発生させることなく、表面層の膜厚をコントロールでき、電位特性の均一性を向上させられることが確認できた。
〔実施例2〕
表1に示した条件を表3に示した条件に変更した以外は実施例1と同様にして、下部電荷注入阻止層、光導電層、上部電荷注入阻止層、及び、表面層からなる堆積膜を順次積層し、図4(b)に示した層構成のa−Si感光体を得た。
Figure 2019066704
各成膜条件で2本のa−Si感光体を作製した。そのうちの1本のa−Si感光体を用いて、後述する分析方法により、ケイ素原子の原子数(Si)と炭素原子の原子数(C)との和に対するケイ素原子の原子数の比率(Si/(Si+C))を分析した。その結果を、表4に示す。
残りの1本のa−Si感光体は、まず通常の電位検査工程を実施し、母線方向におけるVL電位分布を測定した。
その後、図2に示した短尺タイプのコロナ放電手段を有する膜厚減少装置にセットし膜厚減少工程を実施した。コロナ放電手段としては、コロトロンタイプの放電手段とし、コロナ放電の開口部の大きさが、感光体の母線方向に6cm、周方向に3cmとなる、短尺タイプのコロナ放電手段とした。コロナ放電手段への高電圧の印加条件は、下記のとおりとした。
感光体に向かって流れる電流値が150μAで一定となるように設定した。
即ち、電流密度としては8.3μA/cmとした。
また、プロセスユニットには、電位測定手段と第2の露光手段を設置し、膜厚減少工程を実施しているときの感光体の電位をモニターできるようにした。図2(a)に示すコロナ放電手段203の設置位置よりもX方向(時計回り進行方向)に第2の露光手段を設置し、その第2の露光手段の設置位置よりもX方向に電位測定手段を設置した。そして、コロナ放電手段を感光体の母線方向に移動させながら、モニターした感光体の電位(即ち、コロナ放電に晒された後に第2の露光で形成されるVL電位)が一定となるように、コロナ放電に晒される時間を調整して、母線方向の全域をスキャンした。
膜厚減少工程を実施した後、2回目の電位検査工程を実施し、膜厚減少工程後のVL電位分布を測定し、実施例1と同様の基準で評価した。その結果を、表4に合わせて示す。
また、キズの発生の有無を確認するため、実施例1と同様のキズの有無に関する検査を行った結果、キズが発生した形跡は認められなかった。
(表面層のケイ素原子数(Si)と酸素原子数(O)との比率)
本実施例の表面層は、a−SiCから構成されるため、膜厚減少工程でSiが酸化し、Si酸化膜として蓄積されていく可能性が考えられる。この影響を調べるために、後述の分析方法により、膜厚減少工程後に、表面層のケイ素原子の原子数(Si)と酸素原子の原子数(O)との比率を分析した。分析結果は、SiとOの比率、O/Siにより、以下の基準で判定した。
A:O/Siが、1.0未満。
B:O/Siが、1.0以上、1.5未満。
C:O/Siが、1.5以上、1.8未満。
D:O/Siが、1.8以上。
この基準においては、Aランク、または、Bランクであれば、Si酸化膜の蓄積の影響は概ね軽微であると判断することができる。Aランクの場合は、Siの方がOより多く存在している状態であり、実質的には無視できる状態と判断できる。Bランクの場合は、OがSiと同等以上に存在している状態であるが、その影響は軽微であると判断できる。Cランクになると、条件によってはその影響が無視できない場合があると判断され、Dランクでは、安定なSi酸化膜であるSiOにかなり近い状態になっていると判断できる。その結果を、表4に合わせて示す。
Figure 2019066704
表4から明らかなように、膜厚減少工程を実施することで、キズを発生させることなく、表面層の膜厚をコントロールでき、電位特性の均一性を向上させられることが確認できた。また、(Si/(Si+C))が12%の本実施例のa−Si感光体は、膜厚減少工程を行っても、Si酸化膜の影響は実質的には無視できる非常に優れた特性を有することが確認できた。
(原子数比率の分析方法)
測定するa−Si感光体を、任意の周方向における長手方向の中央部を15mm四方の正方形で切り出し、測定用試料を作製した。作製した測定用試料をRBS(ラザフォード後方散乱法)(日新ハイボルテージ(株)製:後方散乱測定装置 AN−2500)により、RBSの測定面積における表面層中のケイ素原子および炭素原子の原子数を測定した。
RBSの具体的な測定条件は、下記のとおりとした。
入射イオン:4He、入射エネルギー:2.3MeV、入射角:75°、
試料電流:35nA、入射ビーム経:1mm。
RBSの検出器 散乱角:160°、アパーチャ径:8mm。
測定したケイ素原子および炭素原子の原子数から、(Si/(Si+C))を求めた。
(SiとOの比率の分析法)
測定するa−Si感光体を、任意の周方向における長手方向の中央部を10mm四方の正方形で切り出し、測定用試料を作製した。
作製した測定用試料を、XPS(X線光電子分光法)(アルバック・ファイ(株)製VersaProbeII)内の測定ポジションに導入した。その後、X線を照射し、それに伴って放出される励起電子を、検出器で受け取り、受け取られた単位時間あたりの励起電子数の、結合エネルギースペクトルから、測定用試料の表面層に含有される原子数比率を算出した。具体的には、表面層に含有されると想定される原子からの励起電子がとりうる結合エネルギー範囲に限定して、結合エネルギースペクトル測定した。そうすることで現実的な測定時間内で、分解能の高いスペクトルデータを得ることができる。即ち、酸素原子の1s軌道(523eV以上543eV以下)、ケイ素原子の2p軌道(94eV以上114eV以下)に限定して測定した。
そして、各原子それぞれについて、励起電子の単位時間あたりの検出数の、結合エネルギーに対する積分値(面積)から、SiとOとの比率、即ち、O/Siを算出した。
〔実施例3〕
表1に示した条件を、表5及び表6に示した条件に変更した以外は実施例1と同様にして、下部電荷注入阻止層、光導電層、上部電荷注入阻止層、及び、表面層からなる堆積膜を順次積層し、図4(b)に示した層構成のa−Si感光体を得た。表5は共通条件としての下部電荷注入阻止層、光導電層、上部電荷注入阻止層までの成膜条件、表6は表面層の成膜条件を示している。実施例1と同様の膜厚減少工程を実施した。
Figure 2019066704
Figure 2019066704
各成膜条件で2本のa−Si感光体を作製した。そのうちの1本のa−Si感光体を用いて、前述の分析方法により、ケイ素原子の原子数(Si)と炭素原子の原子数(C)との和に対するケイ素原子の原子数の比率(Si/(Si+C))を分析した。残りの1本のa−Si感光体は、実施例1と同様の評価を行った。それらの結果を表7に示す。
また、キズの有無に関しては、すべて感光体ともに、キズが発生した形跡は認められなかった。
Figure 2019066704
表7から明らかなように、膜厚減少工程を実施することで、キズを発生させることなく、表面層の膜厚をコントロールでき、電位特性の均一性を向上させられることが確認できた。また、(Si/(Si+C))が20%未満であれば、膜厚減少工程を行っても、Si酸化膜の影響は実質的には無視できる、非常に優れた特性を有することが確認できた。(Si/(Si+C))が20%以上の場合においても、Si酸化膜の影響は軽微であり、十分に優れた特性であることが確認できた。
さらに、膜厚減少工程の後工程として、酸化セリウムから成る砥粒をアルコール等に分散させて表面を清掃すれば、Si酸化膜は比較的容易に除去でき、Si酸化膜の影響は実質的に無視できるレベルにすることも容易である。
〔実施例4〕
実施例2と同様に、表3に示した条件で、下部電荷注入阻止層、光導電層、上部電荷注入阻止層、及び、表面層からなる堆積膜を順次積層し、図4(b)に示した層構成のa−Si感光体を得た。
本実施例では、実施例2に対して、コロナ放電手段への高電圧印加条件を変更し、それ以外の条件はすべて実施例2と同じ条件で、膜厚減少工程を実施した。具体的な、高電圧印加条件は、下記のとおりとした。
感光体に向かって流れる電流値が350μAで一定となるように設定した。
即ち、電流密度としては19.4μA/cmとした。
そして、実施例2と同様の評価を行った結果を表8に示す。
Figure 2019066704
表8から明らかなように、本実施例に示した高電圧印加条件においても、実施例2と同様にキズを発生させることなく、表面層の膜厚をコントロールでき、電位特性の均一性を向上させられることが確認できた。
本実施例は、コロナ放電の電流密度を大きくして、膜厚減少工程を実施したため、表面層の膜厚減少レートも大きくすることができ、処理時間を短縮できるというさらなる効果を有している。コロナ放電装置の構成や、印加電源の仕様によっては、安定的に流せる電流密度には上限があるが、電流密度は大きくした方が、処理時間が短縮できるため、さらに好ましいことが確認できた。
201…電子写真感光体
202…プロセスユニット
203…コロナ放電手段
204…露光手段
205…ユニット支持部
206…ネジ軸
207…モータ

Claims (4)

  1. 水素化アモルファスシリコンカーバイド、または、水素化アモルファスカーボンで構成された表面層を有する電子写真感光体の製造方法であって、
    前記表面層を成膜する工程と、
    前記表面層の膜厚の少なくとも一部を減少させる膜厚減少工程とを有し、
    前記膜厚減少工程は、コロナ放電を発生させることによって行われることを特徴とする電子写真感光体の製造方法。
  2. 前記膜厚減少工程は、前記表面層の膜厚の減少量を、前記電子写真感光体の母線方向の場所毎に調整する請求項1に記載の電子写真感光体の製造方法。
  3. 前記水素化アモルファスシリコンカーバイドにおけるケイ素原子の原子数(Si)と炭素原子の原子数(C)との和に対するケイ素原子の原子数の比(Si/(Si+C))は20%未満である請求項1又は2に記載の電子写真感光体の製造方法。
  4. 前記コロナ放電の電流密度は、9μA/cm以上である請求項1〜3のいずれか1項に記載の電子写真感光体の製造方法。
JP2017193060A 2017-10-02 2017-10-02 電子写真感光体の製造方法 Pending JP2019066704A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017193060A JP2019066704A (ja) 2017-10-02 2017-10-02 電子写真感光体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017193060A JP2019066704A (ja) 2017-10-02 2017-10-02 電子写真感光体の製造方法

Publications (1)

Publication Number Publication Date
JP2019066704A true JP2019066704A (ja) 2019-04-25

Family

ID=66337806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017193060A Pending JP2019066704A (ja) 2017-10-02 2017-10-02 電子写真感光体の製造方法

Country Status (1)

Country Link
JP (1) JP2019066704A (ja)

Similar Documents

Publication Publication Date Title
JP6015160B2 (ja) 電子写真感光体、プロセスカートリッジ、及び画像形成装置
JP5447062B2 (ja) 電子写真感光体、プロセスカートリッジ、及び画像形成装置
WO2006062256A1 (ja) 電子写真感光体
JPH08160821A (ja) 電子写真装置
JP5346809B2 (ja) 負帯電用電子写真感光体、画像形成方法および電子写真装置
EP2322993B1 (en) Electrophotographic photosensitive member and electrophotographic apparatus
JP2004077650A (ja) 電子写真装置
WO2018030041A1 (ja) 電子写真感光体
JP2011133864A (ja) 電子写真感光体および電子写真装置
JP5581761B2 (ja) 電子写真感光体、プロセスカートリッジ、及び画像形成装置
JP2004133397A (ja) 電子写真感光体
JP2019066704A (ja) 電子写真感光体の製造方法
JP5387273B2 (ja) 画像形成装置、及びプロセスカートリッジ
JP5447063B2 (ja) 電子写真感光体、プロセスカートリッジ、及び画像形成装置
JP5817615B2 (ja) 電子写真感光体、プロセスカートリッジ、及び画像形成装置
JP5423272B2 (ja) 画像形成装置、及びプロセスカートリッジ
JP2006189823A (ja) 電子写真感光体
JP4683637B2 (ja) 電子写真感光体および電子写真装置
JP2001312085A (ja) 電子写真感光体及びその製造方法
JP3535664B2 (ja) 電子写真装置
JP5387272B2 (ja) 画像形成装置、及びプロセスカートリッジ
JP6463086B2 (ja) 電子写真装置および電子写真装置の設計方法
JP2014006350A (ja) 電子写真感光体、プロセスカートリッジ、画像形成装置、及び電子写真感光体の製造方法
JP2010224534A (ja) 画像形成方法
JP5440062B2 (ja) 画像形成装置、及びプロセスカートリッジ