JP2019062245A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2019062245A JP2019062245A JP2019013436A JP2019013436A JP2019062245A JP 2019062245 A JP2019062245 A JP 2019062245A JP 2019013436 A JP2019013436 A JP 2019013436A JP 2019013436 A JP2019013436 A JP 2019013436A JP 2019062245 A JP2019062245 A JP 2019062245A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive member
- semiconductor chip
- high side
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 152
- 239000000463 material Substances 0.000 claims abstract description 57
- 229920005989 resin Polymers 0.000 claims description 32
- 239000011347 resin Substances 0.000 claims description 32
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 238000007789 sealing Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 109
- 230000017525 heat dissipation Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000005855 radiation Effects 0.000 description 97
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2902—Disposition
- H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
- H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/83095—Temperature settings
- H01L2224/83096—Transient conditions
- H01L2224/83097—Heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
Description
半田漏れは、溶融半田が半導体チップの外側へ漏れ出す現象である。漏れ出した半田が半導体チップの表面に乗り上げ、これが、半導体チップへの裏面コンタクトの末端と半導体チップの表面との距離を短くして、半導体チップの耐圧を、チップの厚さに依存した本来の耐圧未満に低下させる。
本発明の目的は、低コストで、半田引けを防止すると共に、半田漏れが生じても耐圧の低下を抑制することができる半導体装置を提供することである。
<本発明の実施形態に係るモジュールの構成>
図1は、本発明の一実施形態を示すパワー半導体モジュール1の模式的な平面図である。図2は、図1のパワー半導体モジュール1をII−II切断線で切断したときに表れる断面図である。図3は、図1のパワー半導体モジュール1をIII−III切断線で切断したときに表れる断面図である。図4は、図1のパワー半導体モジュール1をIV−IV切断線で切断したときに表れる断面図である。図5は、図3の破線Vで囲まれた領域の拡大図である。
ハイサイドアセンブリ2は、ハイサイド放熱ブロック6と、ハイサイドIGBT7(IGBT:Insulated Gate Bipolar Transistor)およびハイサイドFRD8(FRD:Fast Recovery Diode)と、ハイサイドコンタクトブロック9と、ハイサイドエミッタ端子10と、ハイサイドゲート端子11とを含む。以下では、ハイサイドIGBT7およびハイサイドFRD8を、単にチップ7およびチップ8ということがある(後述するローサイドIGBT30およびローサイドFRD31についても同じ)。
ハイサイド放熱ブロック6の表面12には、逃がし溝13が複数本形成されている。ここで、逃がし溝13は、ハイサイド放熱ブロック6の表面12近傍の領域(表面部)に浅く形成されたものである。言い換えれば、ハイサイド放熱ブロック6において、比較的浅い逃がし溝13の下方には、金属部分が厚く残っている。この構造は、熱や応力等によって、ハイサイド放熱ブロック6が、逃がし溝13を境に折れ曲がることを防止する。たとえば、ハイサイド放熱ブロック6の厚さが1mm〜20mmである場合に、逃がし溝13の深さは0.01mm〜2mm程度であってよい。
また、各逃がし溝13の側面には、段差構造15が形成されている。段差構造15は、この実施形態では、図5に示すように、逃がし溝13が深さ方向に二段に区分されることによって形成された構造である。これにより、段差構造15は、第1の溝16と、第1の溝16の底部がさらに窪むことによって形成され、第1の溝16よりも幅狭な第2の溝17とを含む。段差構造15は、図1に示すように、逃がし溝13の長手方向に沿ってハイサイド放熱ブロック6の一方の端面14から他方の端面14に至るまで連続して形成されている。
ハイサイドIGBT7およびハイサイドFRD8は、それぞれ、半田材23を使用して、裏面でハイサイド放熱ブロック6に接合されている。これにより、ハイサイドIGBT7のコレクタおよびハイサイドFRD8のカソードは、それぞれ、ハイサイド放熱ブロック6に電気的に接続されている。なお、図2および図3では、明瞭化のため、エミッタパッド19、ゲートパッド20およびコレクタパッド21の図示を省略している。
また、ハイサイド放熱ブロック6には、P(Positive)端子25が一体的に接続されている。P端子25は、回路電源の正極側(Positive side)に接続されるものである。P端子25から供給される電源電圧は、ハイサイド放熱ブロック6を介して、ハイサイドIGBT7のコレクタおよびハイサイドFRD8のカソードに印加される。この実施形態では、P端子25は、図3に示すようにハイサイド放熱ブロック6と同じ厚さで、樹脂パッケージ5の内外に跨るように、ハイサイド放熱ブロック6の短辺の端面24から突出している。つまり、P端子25は、ハイサイド放熱ブロック6の逃がし溝13が開放している端面14とは異なる端面24に接続されている。P端子25の露出部分には、貫通孔54が形成されている。
また、各逃がし溝36の側面には、段差構造38が形成されている。段差構造38は、この実施形態では、図5の段差構造15と同様に、逃がし溝36が深さ方向に二段に区分されることによって形成された構造である。つまり、段差構造38は、図5の第1の溝16および第2の溝17と同じ構造の、第1の溝および第2の溝(いずれも図示せず)を含む。段差構造38は、図1に示すように、逃がし溝36の長手方向に沿ってローサイド放熱ブロック29の一方の端面37から他方の端面37に至るまで連続して形成されている。
具体的には、N端子50は、平面視において、ローサイド放熱ブロック29の長辺に沿って、複数のチップ領域41を横切るように延びている。N端子50の長手方向の敷設領域は、たとえば、ローサイド放熱ブロック29の一方の端面47から樹脂パッケージ5の外側に至っている。これにより、N端子50は、樹脂パッケージ5から突出すると共に、樹脂パッケージ5の内側において、ローサイド放熱ブロック29との間に空間52を区画している。N端子50の露出部分には、貫通孔56が形成されている。なお、この実施形態では、N端子50の突出方向は、P端子25の突出方向と同じであり、つまり、同じローサイドアセンブリ3に含まれる出力端子46の突出方向とは反対である。これにより、N端子50と出力端子46とは、互いに重ならないので干渉し合うことがない。
このN端子50は、回路電源の負極側(Negative side)に接続されるものである。N端子50から供給される電源電圧は、ローサイドコンタクトブロック32を介して、ローサイドIGBT30のエミッタおよびローサイドFRD31のアノードに印加される。
中継ブロック59は、ローサイド放熱ブロック29の各コンタクト領域53に、半田材60を挟んで一つずつ配置されている。また、各中継ブロック59と中継端子4との間にも、それぞれ、半田材61が設けられている。
樹脂パッケージ5は、たとえば、エポキシ樹脂からなる。樹脂パッケージ5は、ハイサイド放熱ブロック6およびローサイド放熱ブロック29の各裏面63,64を露出させるように、ハイサイドアセンブリ2、ローサイドアセンブリ3および中継端子4等を覆っている。各チップ7,8,30,31で発生した熱は、ハイサイド放熱ブロック6およびローサイド放熱ブロック29の裏面63,64から放散される。また、この実施形態では、樹脂パッケージ5の一部が空間52,57に入り込む。これにより、樹脂パッケージ5の当該一部が、下側の導電部材(ハイサイド放熱ブロック6およびローサイド放熱ブロック29)と、上側の導電部材(中継端子4およびN端子50)とで挟まれて保持される。その結果、ハイサイドアセンブリ2、ローサイドアセンブリ3および中継端子4等に対する樹脂パッケージ5の密着性を向上させることができる。
<本発明に至るまでの前評価>
本願発明者らは、半導体チップの接合時における半田漏れおよび半田引けの原因を探るべく、半田漏れ量(半田引け量)と、半導体チップ(IGBT)への荷重との関係を実験によって評価した。その結果を図6〜図9に示す。図6および図7は、半導体チップへの荷重と半田の漏れ量(半田の引け量)との関係を示す折れ線グラフである。ここでは、半導体チップに対する半田の漏れ量(半田の引け量)を考えており、後述する逃がし溝は考慮していない。図8および図9は、半導体チップへの荷重およびチップ面積/半田面積を変化させたときの半田の漏れ量(半田の引け量)の分布を示す等高線グラフである。実験を行った範囲について、等高線を記入した。なお、図8および図9では、各引き出し線に付された数値が、それぞれ、当該引き出し線が示す領域における半田漏れ量(mm3)および半田引け量(mm2)を示している。
<本発明の実施形態に係るモジュールの製造工程>
以下では、図6〜図9を検証した結果、半導体装置の製造工程における半導体チップの接合を、具体的にどのような形態で実施すればよいかについて、前述のハイサイドアセンブリ2を例に挙げて説明する。
次に、図11(a)(b)に示すように、チップ領域18の所定の位置に、板状半田65が配置される。板状半田65のサイズは、ハイサイドIGBT7およびハイサイドFRD8のチップサイズ(面積)との比(チップ面積/半田面積)が、1以下となるように設定される。この実施形態では、上記範囲内において、各チップ7,8よりも小さなサイズの板状半田65が使用される。なお、板状半田65に代えて、半田ペーストを用いてもよい。
次に、図13(a)(b)に示すように、ハイサイド放熱ブロック6上に、荷重をかけるための治具66が設置される。
治具66は、ハイサイドIGBT7およびハイサイドFRD8の配置パターンに応じた複数の開口67を有している。各開口67は、それぞれ、ハイサイドIGBT7およびハイサイドFRD8よりも小さな面積を有している。また、治具66は、逃がし溝13に対向する部分に、開口67の周縁68よりも選択的に隆起したガイド部69を有している。ガイド部69は、逃がし溝13と同様にストライプ状に形成されていてもよいし、開口67の周辺に選択的に形成されていてもよい。
以上の製造方法によれば、ハイサイドIGBT7およびハイサイドFRD8の接合に当たって、チップ7,8と板状半田65との面積比(チップ面積/半田面積)が、1以下と設定される。これにより、ハイサイドIGBT7およびハイサイドFRD8にかかる荷重の大きさに関係なく、半田引けを抑制することができる。特に、面積比を0.8以下にして半田を多めにすれば、半田引けを防止することができる。
たとえば、前述の実施形態では、ヒートシンクとして使用されるハイサイド放熱ブロック6およびローサイド放熱ブロック29に逃がし溝13,36が形成された例が示されている。しかしながら、逃がし溝13,36のような構造は、たとえば、リードフレームのアイランド等に形成することもできる。
また、逃がし溝13,36は、ストライプ状に形成されている必要はなく、たとえば、蛇行状に形成されていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
なお、前述の実施形態の内容から、特許請求の範囲に記載した発明以外にも、以下のような特徴が抽出され得る。
前記半導体装置では、前記逃がし溝が、前記導電部材の表面に複数形成されており、前記半導体チップは、前記複数の逃がし溝で挟まれたチップ領域に配置されていてもよい。
前記半導体装置では、前記複数の逃がし溝は、互いに平行なストライプ状に形成されていてもよい。
この構成では、逃がし溝に一旦入った接合材が逆流することを抑制することができる。
そのため、半導体装置の耐圧信頼性を向上させることができる。
前記半導体装置では、前記段差構造は、前記逃がし溝が深さ方向に複数段に区分されることによって形成された構造であり、前記逃がし溝の前記一端から前記他端にわたって形成されていてもよい。
前記半導体装置では、前記導電部材の前記表面が長方形状に形成されており、前記逃がし溝は、長方形状の前記導電部材の一対の短辺に沿って形成されていてもよい。
前記半導体装置は、前記半導体チップ上に配置され、間隔を空けて前記導電部材に対向する第2導電部材と、前記導電部材と前記第2導電部材との間の空間に入り込むように、前記半導体チップ、前記導電部材および前記第2導電部材を封止する樹脂パッケージとをさらに含んでいてもよい。
前記半導体装置では、前記導電部材は、裏面が前記樹脂パッケージから露出していて、ヒートシンクの役割を果たしていてもよい前記。
前記半導体装置は、前記樹脂パッケージから突出するように前記ハイサイドベース部材と一体的に形成されたハイサイド端子と、前記樹脂パッケージから突出するように前記ローサイドスイッチング素子上に配置され、間隔を空けて前記ローサイドベース部材に対向するローサイド端子とを含んでいてもよい。
前記半導体装置の製造方法は、前記半導体チップよりも平面面積が小さい開口が形成された治具を、当該開口の周縁が前記半導体チップの周縁に接するように設置する工程と、前記開口から露出する前記半導体チップの上面に第2接合材を設置する工程と、前記第2接合材上に導電ブロックを配置する工程とをさらに含み、前記接合工程は、前記治具によって前記半導体チップの周縁に荷重をかける工程を含んでいてもよい。
前記半導体装置の製造方法では、前記治具は、その裏面の一部を前記半導体チップに対する接地面に対して選択的に高めることによって形成され、前記半導体チップを取り囲むガイド部を有していてもよい。
2 ハイサイドアセンブリ
3 ローサイドアセンブリ
4 中継端子
5 樹脂パッケージ
6 ハイサイド放熱ブロック
7 ハイサイドIGBT
8 ハイサイドFRD
9 ハイサイドコンタクトブロック
12 (ハイサイド放熱ブロック)表面
13 逃がし溝
14 (ハイサイド放熱ブロックの長辺)端面
15 段差構造
16 第1の溝
17 第2の溝
18 チップ領域
23 半田材
24 (ハイサイド放熱ブロックの短辺)端面
25 P端子
26 漏れ出し部分
27 半田材
29 ローサイド放熱ブロック
30 ローサイドIGBT
31 ローサイドFRD
32 ローサイドコンタクトブロック
35 (ローサイド放熱ブロック)表面
36 逃がし溝
37 (ローサイド放熱ブロックの長辺)端面
38 段差構造
39 漏れ出し部分
41 チップ領域
45 半田材
46 出力端子
47 (ローサイド放熱ブロックの短辺)端面
50 N端子
51 半田材
52 空間
53 コンタクト領域
57 空間
59 中継ブロック
63 (ハイサイド放熱ブロック)裏面
64 (ローサイド放熱ブロック)裏面
65 板状半田
66 治具
67 (治具)開口
68 (治具の開口)周縁
69 ガイド部
70 板状半田
Claims (20)
- 表面にパッドを有する半導体チップと、
前記半導体チップを支持する導電部材と、
前記導電部材と前記半導体チップとの間に設けられた接合材と、
前記パッド上に一端が配置されたコンタクトブロックと、
前記導電部材の表面に形成され、前記半導体チップの直下の領域から離れて配置された凹部と、
前記半導体チップ、前記導電部材および前記コンタクトブロックを封止する樹脂パッケージとを含み、
前記接合材は、前記半導体チップの外側に漏れ出した漏れ出し部分を有しており、
前記凹部の深さは、前記コンタクトブロックの厚さの1/100〜1/10である、半導体装置。 - 前記接合材は、前記半導体チップの直下の領域から前記凹部まで、前記導電部材上の領域に延びている、請求項1に記載の半導体装置。
- 前記半導体チップと前記接合材との面積比(チップ面積/接合材面積)が、1.0以下である、請求項1または2に記載の半導体装置。
- 前記半導体チップと前記接合材との面積比(チップ面積/接合材面積)が、0.6〜0.8である、請求項3に記載の半導体装置。
- 前記コンタクトブロックは、銅からなる、請求項1〜4のいずれか一項に記載の半導体装置。
- 前記凹部は、その一端および他端の少なくとも一方が前記導電部材の周端まで繋がっている、請求項1〜5のいずれか一項に記載の半導体装置。
- 前記半導体チップは、パワー半導体チップを含む、請求項1〜6のいずれか一項に記載の半導体装置。
- 前記凹部が、前記導電部材の表面に複数形成されており、
前記半導体チップは、前記複数の凹部で挟まれたチップ領域に配置されている、請求項1〜7のいずれか一項に記載の半導体装置。 - 前記凹部の側面に形成された段差構造をさらに含む、請求項1〜8のいずれか一項に記載の半導体装置。
- 前記段差構造は、前記凹部が深さ方向に複数段に区分されることによって形成された構造であり、前記凹部の側面全体にわたって形成されている、請求項9に記載の半導体装置。
- 前記半導体チップ上に配置され、間隔を空けて前記導電部材に対向する第2導電部材をさらに含み、
前記樹脂パッケージは、前記導電部材と前記第2導電部材との間の空間に入り込むように、前記半導体チップ、前記導電部材、前記コンタクトブロックおよび前記第2導電部材を封止している、請求項1〜10のいずれか一項に記載の半導体装置。 - 前記導電部材は、裏面が前記樹脂パッケージから露出していて、ヒートシンクの役割を果たしている、請求項1〜11のいずれか一項に記載の半導体装置。
- 前記半導体装置は、
第2半導体チップと、
前記第2半導体チップを支持し、前記導電部材から離れて配置された第3導電部材と、
前記コンタクトブロックの他端に配置され、前記第3導電部材と電気的に接続された中継部材とをさらに含む、請求項1〜12のいずれか一項に記載の半導体装置。 - 前記半導体装置は、
前記導電部材としてのハイサイドベース部材、およびその上に配置された前記半導体チップとしてのハイサイドスイッチング素子を含むハイサイドアセンブリと、
前記ハイサイドアセンブリから離れて配置され、前記導電部材としてのローサイドベース部材、およびその上に配置された前記半導体チップとしてのローサイドスイッチング素子を含むローサイドアセンブリと、
前記ハイサイドアセンブリおよび前記ローサイドアセンブリを封止する樹脂パッケージとを含む、パワー半導体モジュールである、請求項1〜10のいずれか一項に記載の半導体装置。 - 前記ハイサイドベース部材および前記ローサイドベース部材は、それぞれ、裏面が前記樹脂パッケージから露出していて、ヒートシンクの役割を果たしている、請求項14に記載の半導体装置。
- 前記樹脂パッケージから突出するように前記ハイサイドベース部材と一体的に形成されたハイサイド端子と、
前記樹脂パッケージから突出するように前記ローサイドスイッチング素子上に配置され、間隔を空けて前記ローサイドベース部材に対向するローサイド端子とを含む、請求項14または15に記載の半導体装置。 - 前記ハイサイドスイッチング素子上に配置され、前記ローサイドベース部材と電気的に接続された中継部材をさらに含む、請求項14〜16のいずれか一項に記載の半導体装置。
- 前記段差構造は、第1の凹部と、前記第1の凹部の底部がさらに窪むことによって形成され、前記第1の凹部よりも幅狭な第2の凹部とを含む、請求項9に記載の半導体装置。
- 前記第1の凹部と前記第2の凹部との幅の差は、前記第2の凹部の幅よりも小さい、請求項18に記載の半導体装置。
- 前記漏れ出し部分は、前記導電部材の前記凹部の外側の面に対向する面を有している、請求項1〜19のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019013436A JP6698186B2 (ja) | 2019-01-29 | 2019-01-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019013436A JP6698186B2 (ja) | 2019-01-29 | 2019-01-29 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017199867A Division JP2018029201A (ja) | 2017-10-13 | 2017-10-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019062245A true JP2019062245A (ja) | 2019-04-18 |
JP6698186B2 JP6698186B2 (ja) | 2020-05-27 |
Family
ID=66176760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019013436A Active JP6698186B2 (ja) | 2019-01-29 | 2019-01-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6698186B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2797136C1 (ru) * | 2022-09-29 | 2023-05-31 | Федеральное государственное автономное образовательное учреждение высшего образования "Севастопольский государственный университет" | Способ изготовления планарного диода с анодным вискером и воздушным выводом по технологии "Меза-Меза" |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS635537A (ja) * | 1986-06-25 | 1988-01-11 | Nec Corp | 半導体装置 |
JPH01309336A (ja) * | 1988-06-08 | 1989-12-13 | Nec Corp | 半導体容器 |
JPH05235228A (ja) * | 1991-02-28 | 1993-09-10 | Sanken Electric Co Ltd | 電子部品の製造方法 |
JP2000252403A (ja) * | 1999-02-26 | 2000-09-14 | Mitsui High Tec Inc | 半導体装置 |
JP2004186622A (ja) * | 2002-12-06 | 2004-07-02 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JP2008311366A (ja) * | 2007-06-13 | 2008-12-25 | Denso Corp | 樹脂封止型半導体装置 |
JP2010109253A (ja) * | 2008-10-31 | 2010-05-13 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
2019
- 2019-01-29 JP JP2019013436A patent/JP6698186B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS635537A (ja) * | 1986-06-25 | 1988-01-11 | Nec Corp | 半導体装置 |
JPH01309336A (ja) * | 1988-06-08 | 1989-12-13 | Nec Corp | 半導体容器 |
JPH05235228A (ja) * | 1991-02-28 | 1993-09-10 | Sanken Electric Co Ltd | 電子部品の製造方法 |
JP2000252403A (ja) * | 1999-02-26 | 2000-09-14 | Mitsui High Tec Inc | 半導体装置 |
JP2004186622A (ja) * | 2002-12-06 | 2004-07-02 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JP2008311366A (ja) * | 2007-06-13 | 2008-12-25 | Denso Corp | 樹脂封止型半導体装置 |
JP2010109253A (ja) * | 2008-10-31 | 2010-05-13 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2797136C1 (ru) * | 2022-09-29 | 2023-05-31 | Федеральное государственное автономное образовательное учреждение высшего образования "Севастопольский государственный университет" | Способ изготовления планарного диода с анодным вискером и воздушным выводом по технологии "Меза-Меза" |
Also Published As
Publication number | Publication date |
---|---|
JP6698186B2 (ja) | 2020-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9520345B2 (en) | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module | |
JP5232367B2 (ja) | 半導体装置 | |
US7855464B2 (en) | Semiconductor device having a semiconductor chip and resin sealing portion | |
JP5310660B2 (ja) | 半導体装置 | |
JP7156025B2 (ja) | 半導体装置 | |
JP2007073743A (ja) | 半導体装置 | |
US8536687B2 (en) | Semiconductor device having separated heatsink and chip mounting portion | |
US10943859B2 (en) | Semiconductor device | |
US20080191325A1 (en) | Semiconductor device and packaging structure therefor | |
JP4935765B2 (ja) | 半導体装置の製造方法 | |
CN104821302A (zh) | 半导体装置 | |
WO2017038460A1 (ja) | パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法 | |
JP6350364B2 (ja) | 接続構造体 | |
JP2018157157A (ja) | 半導体装置とその製造方法 | |
CN107634036B (zh) | 半导体装置 | |
US10777542B2 (en) | Power semiconductor module for an inverter circuit and method of manufacturing the same | |
JP2015188026A (ja) | 電力用半導体装置、および電力用半導体装置の製造方法 | |
US20140291831A1 (en) | Semiconductor device and manufacturing method for semiconductor device | |
JP2015138843A (ja) | 半導体装置及びその製造方法 | |
JP2018029201A (ja) | 半導体装置 | |
JP6698186B2 (ja) | 半導体装置 | |
JP4062157B2 (ja) | 半導体モジュール実装構造 | |
US20220392819A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2018032835A (ja) | 半導体装置の製造方法 | |
CN220569662U (zh) | 集成电路封装产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6698186 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |