JP2019058037A - 制御回路 - Google Patents

Abstract

【課題】コストを抑えつつ、モータに流れる電流を高精度に制御することが可能な制御回路を提供する。
【解決手段】制御回路１のマイクロコンピュータ１２は、モータ指令値に基づいて単相ブラシレスモータ２に流す目標電流値を決定し、決定した目標電流値に対応するＰＷＭ信号Ｓ１，Ｓ２を生成する。コンパレータ１４は、単相ブラシレスモータ２に流れる電流検出値と目標電流値とを比較し、目標電流値が電流検出値よりも大きい場合にアクティブ状態となる比較結果信号Ｓ７を生成する。論理回路１５ａ，１５ｂは、比較結果信号Ｓ７とＰＷＭ信号Ｓ１，Ｓ２との論理積であるＰＷＭ信号Ｓ３，Ｓ４をそれぞれ生成する。貫通防止回路１６およびプリドライバ回路１７は、ＰＷＭ信号Ｓ３，Ｓ４に基づいてスイッチング素子Ｑ１〜Ｑ４を駆動する。
【選択図】図１

Description

本発明は、モータまたはスイッチング電源を制御するための制御回路に関する。

従来、モータまたはスイッチング電源の制御方式には、特開２０１７−６０３３４号公報（特許文献１）に記載されているようなアナログ制御方式と、特開２０１７−７００４９号公報（特許文献２）および特開２０１６−１０６５２１号公報（特許文献３）に記載されているようなデジタル制御方式とが知られている。

デジタル制御方式は、アナログ制御方式に比べて、入出力の条件に応じて動作モードおよび制御定数の切り替えを容易に行なうことができるとともに、複雑で高度な演算を行なうことができる。そのため、デジタル制御方式は、モータに流れる電流またはスイッチング電源の出力電圧を高精度かつ高効率で制御することができる。

図７は、従来のデジタル制御方式に従って動作するマイクロコンピュータの構成を示すブロック図である。図７には、モータを制御するためのマイクロコンピュータ１１２が示される。マイクロコンピュータ１１２は、速度制御部１２１と、電流制御部１２２と、ＰＷＭ（Pulse Width Modulation）信号生成部１２３とを備える。速度制御部１２１は、モータの検出角速度が目標角速度に近づくように、たとえばＰＩＤ演算によってモータに流す目標電流値を決定する。電流検出回路１１３は、モータに流れる電流を検出する。電流制御部１２２は、検出された電流値が目標電流値に近づくように、たとえばＰＩＤ演算によって目標電圧値を決定する。ＰＷＭ信号生成部１２３は、電流制御部１２２によって決定された目標電圧値の座標変換を行ない、変換後の目標電圧値に基づいてＰＷＭ信号を生成し、生成したＰＷＭ信号を出力する。ＰＷＭ信号によりスイッチング素子が駆動され、モータに流れる電流が制御される。

電流制御部１２２によって目標電圧値を決定するためには、モータに流れる電流を検出する必要がある。特開２０１３−２１９９０５号公報（特許文献４）には、電流検出時間を適切に確保するためにデューティを制御する技術が開示されている。

特開２０１７−６０３３４号公報 特開２０１７−７００４９号公報 特開２０１６−１０６５２１号公報 特開２０１３−２１９９０５号公報

デジタル制御方式は、サンプリングタイミング間の電流または電圧を検出することができない点という欠点がある。そのため、モータに流れる電流またはスイッチング電源の出力電圧をより高精度に制御するためには、電流または電圧を高速でサンプリングすることが可能なＡ／Ｄコンバータが望ましい。

しかしながら、高速でサンプリングすることが可能なＡ／Ｄコンバータを搭載した高性能のマイクロコンピュータはコストが高くなる。

さらに、高性能のマイクロコンピュータを用いたとしても、サンプリングの高速化には限界がある。たとえば、テキサス・インスツルメント社製の高性能マイクロコンピュータ（TMS320F28035）では、Ａ／Ｄコンバータのクロック数の最大値が６０ＭＨｚであり、サンプルウィンドウの最小値が７クロックである。この場合、電流または電圧をＡ／Ｄ変換してサンプリングするのに要する時間は、最短で７クロック／６０ＭＨｚ＝１１７ｎｓｅｃとなる。１００ｋＨｚでＰＷＭ制御を行なっている場合のスイッチング周期は１０μｓｅｃであるため、スイッチング周期の１％以上の時間がサンプリングに費やされる。さらに、サンプリングの時間以外にも、Ａ／Ｄ変換により得られた値を処理して、ＰＷＭ信号に反映させるための処理時間も必要となる。そのため、モータに流れる電流またはスイッチング電源の出力電圧の制御の精度を十分に向上させることができない。

特開２０１３−２１９９０５号公報に記載の技術では、高精度で電流値を検出することが可能であるが、高速で電流値を検出することができない。そのため、モータに流れる電流またはスイッチング電源の出力電圧を高精度に制御することができない。

本発明は、上記の課題を解決するためになされたものであって、その目的は、コストを抑えつつ、モータに流れる電流またはスイッチング電源の出力電圧を高精度に制御することが可能な制御回路を提供することである。

本開示の制御回路は、モータを動作させるスイッチング素子を制御する。制御回路は、スイッチング素子と、マイクロコンピュータと、コンパレータと、論理回路と、駆動回路とを備える。スイッチング素子は、モータに接続される。マイクロコンピュータは、指令値に基づいてモータに流す電流の目標値を決定し、決定した目標値に対応するＰＷＭ信号を生成する。コンパレータは、モータに流れる電流の検出値と目標値とを比較し、目標値が検出値よりも大きい場合にアクティブ状態となり、目標値が検出値よりも小さい場合に非アクティブ状態となる比較結果信号を生成する。論理回路は、比較結果信号とＰＷＭ信号との論理積を生成する。駆動回路は、論理積に基づいてスイッチング素子を駆動する。

本開示の別の制御回路は、スイッチング電源が備えるスイッチング素子を制御する。制御回路は、マイクロコンピュータと、コンパレータと、論理回路と、駆動回路とを備える。マイクロコンピュータは、スイッチング電源の出力電圧の目標値に対応するＰＷＭ信号を生成する。コンパレータは、スイッチング電源の出力電圧の検出値と目標値とを比較し、目標値が検出値よりも大きい場合にアクティブ状態となり、目標値が検出値よりも小さい場合に非アクティブ状態となる比較結果信号を生成する。論理回路は、比較結果信号とＰＷＭ信号との論理積を生成する。駆動回路は、論理積に基づいてスイッチング素子を駆動する。

好ましくは、マイクロコンピュータは、目標値をＤ／Ａ変換することにより目標値を示す目標信号を生成するＤ／Ａコンバータを含む。コンパレータは、目標信号と検出値を示す検出信号とを比較することにより比較結果信号を生成する。

本開示の制御回路によれば、コストを抑えつつ、モータに流れる電流またはスイッチング電源の出力電圧を高精度に制御することができる。

実施の形態１に係るモータ制御システムを示す回路図である。 図１に示すマイクロコンピュータの内部構成の一例を示すブロック図である。 図１に示す制御回路の各部から出力される信号波形とスイッチング素子のオンオフ状態の波形とを示す図である。 図３に示す波形の一部の拡大図である。 実施の形態２に係るモータ制御システムを示す回路図である。 実施の形態３に係るスイッチング電源制御システムを示す回路図である。 従来のデジタル制御方式に従って動作するマイクロコンピュータの構成を示すブロック図である。

以下、本発明の実施の形態について図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、以下で説明する実施の形態および変形例は、適宜選択的に組み合わされてもよい。

［実施の形態１］
（制御回路の構成）
図１は、本発明の実施の形態１に係るモータ制御システムを示す回路図である。実施の形態１に係るモータ制御システムは、単相ブラシレスモータ２と、単相ブラシレスモータ２を動作させるためのインバータ回路３と、インバータ回路３が備えるスイッチング素子Ｑ１〜Ｑ４を制御する制御回路１とを備える。

インバータ回路３は、電源の正端子（電圧Ｖｂａｔ）に接続されたハイサイドのスイッチング素子Ｑ１，Ｑ３と、グランド側に接続されたローサイドのスイッチング素子Ｑ２，Ｑ４とを含むＨブリッジ回路により構成される。スイッチング素子Ｑ１〜Ｑ４は、たとえばＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。スイッチング素子Ｑ１とスイッチング素子Ｑ２とが直列に接続されたスイッチングレグと、スイッチング素子Ｑ３とスイッチング素子Ｑ４とが直列に接続されたスイッチングレグとが並列に接続される。スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続ノードが単相ブラシレスモータ２の一方の端子に接続され、スイッチング素子Ｑ３とスイッチング素子Ｑ４との接続ノードが単相ブラシレスモータ２の他方の端子に接続される。

スイッチング素子Ｑ１〜Ｑ４のオンオフ状態が切り替えられることにより、単相ブラシレスモータ２への通電方向が反転する。具体的には、スイッチング素子Ｑ１，Ｑ４がオフ状態であり、かつスイッチング素子Ｑ２，Ｑ３がオン状態であるとき、単相ブラシレスモータ２には矢印Ａの方向に電流が流れる。スイッチング素子Ｑ１，Ｑ４がオン状態であり、かつスイッチング素子Ｑ２，Ｑ３がオフ状態であるとき、単相ブラシレスモータ２には矢印Ｂの方向に電流が流れる。このように単相ブラシレスモータ２への通電方向を反転させることにより、単相ブラシレスモータ２のコイルの磁極が反転し、単相ブラシレスモータ２のロータを回転させるトルクが発生する。

インバータ回路３は、さらに下アーム側のスイッチング素子Ｑ２，Ｑ４とグランドとの間に接続された抵抗Ｒ１を含む。抵抗Ｒ１に流れる電流は、インバータ回路３から単相ブラシレスモータ２に流れる電流と同じである。

図１に示されるように、制御回路１は、マイクロコンピュータ１２と、電流検出回路１３と、コンパレータ１４と、論理回路１５ａ，１５ｂと、貫通防止回路１６と、プリドライバ回路１７とを備える。

マイクロコンピュータ１２は、モータ指令値と図示しないセンサからの検出値（以下、センサ検出値という）とに基づいて単相ブラシレスモータ２に流す目標電流値を決定し、決定した目標電流値を示す目標電流信号Ｓ５を生成する。マイクロコンピュータ１２は、センサ検出値がモータ指令値に近づくように、たとえばＰＩＤ演算によって目標電流値を決定すればよい。

モータ指令値は、たとえば単相ブラシレスモータ２の目標位置、目標トルク、目標角速度などである。マイクロコンピュータ１２は、上位の制御ユニットからモータ指令値を受けてもよいし、ポテンショメータからの信号をモータ指令値として受けてもよい。あるいは、マイクロコンピュータ１２は、図示しないメモリに格納された設定値をモータ指令値として取得してもよい。

マイクロコンピュータ１２は、モータ指令値に対応するセンサ検出値を取得する。たとえば、マイクロコンピュータ１２は、モータ指令値として目標角速度を受ける場合、単相ブラシレスモータ２の計測された角速度および回転位置をセンサ検出値として取得する。

さらに、マイクロコンピュータ１２は、決定した目標電流値に対応するＰＷＭ信号Ｓ１，Ｓ２を生成する。ＰＷＭ信号Ｓ１は、単相ブラシレスモータ２に矢印Ａの方向に電流を流すための信号である。ＰＷＭ信号Ｓ２は、単相ブラシレスモータ２に矢印Ｂの方向に電流を流すための信号である。

電流検出回路１３は、インバータ回路３に含まれる抵抗Ｒ１の両端間の電圧を計測することにより、単相ブラシレスモータ２に流れる電流を検出する。電流検出回路１３は、電流検出値を示す電流検出信号Ｓ６を出力する。

コンパレータ１４は、電流検出信号Ｓ６と目標電流信号Ｓ５とを比較し、比較結果信号Ｓ７を出力する。比較結果信号Ｓ７は、目標電流信号Ｓ５で示される目標電流値が電流検出信号Ｓ６で示される電流検出値よりも大きい場合にアクティブ状態となり、目標電流値が電流検出値以下である場合に非アクティブ状態となる。

論理回路１５ａは、ＰＷＭ信号Ｓ１と比較結果信号Ｓ７との論理積であるＰＷＭ信号Ｓ３を生成する。論理回路１５ｂは、ＰＷＭ信号Ｓ２と比較結果信号Ｓ７との論理積であるＰＷＭ信号Ｓ４を生成する。論理回路１５ａ，１５ｂはＡＮＤ回路で構成される。

駆動回路は、貫通防止回路１６とプリドライバ回路１７から構成されている。貫通防止回路１６は、ＰＷＭ信号Ｓ３に基づいて、ハイサイドのスイッチング素子Ｑ１用のＰＷＭ信号Ｓ１１と、ローサイドのスイッチング素子Ｑ２用のＰＷＭ信号Ｓ１２とを生成する。具体的には、貫通防止回路１６は、ＰＷＭ信号Ｓ３がアクティブ状態であれば、ＰＷＭ信号Ｓ１１を非アクティブ状態とし、ＰＷＭ信号Ｓ１２をアクティブ状態とする。貫通防止回路１６は、ＰＷＭ信号Ｓ３が非アクティブ状態であれば、ＰＷＭ信号Ｓ１１をアクティブ状態とし、ＰＷＭ信号Ｓ１２を非アクティブ状態とする。

貫通防止回路１６は、ＰＷＭ信号Ｓ４に基づいて、ハイサイドのスイッチング素子Ｑ３用のＰＷＭ信号Ｓ１３と、ローサイドのスイッチング素子Ｑ４用のＰＷＭ信号Ｓ１４とを生成する。具体的には、貫通防止回路１６は、ＰＷＭ信号Ｓ４がアクティブ状態であれば、ＰＷＭ信号Ｓ１３を非アクティブ状態とし、ＰＷＭ信号Ｓ１４をアクティブ状態とする。貫通防止回路１６は、ＰＷＭ信号Ｓ４が非アクティブ状態であれば、ＰＷＭ信号Ｓ１３をアクティブ状態とし、ＰＷＭ信号Ｓ１４を非アクティブ状態とする。

ただし、貫通防止回路１６は、ハイサイドのスイッチング素子とローサイドのスイッチング素子とが同時にオン状態となることのないように、ＰＷＭ信号Ｓ１１〜Ｓ１４にデッドタイムを設ける。

プリドライバ回路１７は、ＰＷＭ信号Ｓ１１に基づいてスイッチング素子Ｑ１を駆動する。具体的には、プリドライバ回路１７は、ＰＷＭ信号Ｓ１１がアクティブ状態であれば、ゲートしきい値電圧を超える電圧をスイッチング素子Ｑ１のゲート端子に印加する。これにより、スイッチング素子Ｑ１はオン状態となる。プリドライバ回路１７は、ＰＷＭ信号Ｓ１１が非アクティブ状態であれば、ゲートしきい値電圧未満の電圧をスイッチング素子Ｑ１のゲート端子に印加する。これにより、スイッチング素子Ｑ１はオフ状態となる。同様にして、プリドライバ回路１７は、ＰＷＭ信号Ｓ１２に基づいてスイッチング素子Ｑ２を駆動する。プリドライバ回路１７は、ＰＷＭ信号Ｓ１３に基づいてスイッチング素子Ｑ３を駆動する。プリドライバ回路１７は、ＰＷＭ信号Ｓ１４に基づいてスイッチング素子Ｑ４を駆動する。

（マイクロコンピュータの構成）
図２は、マイクロコンピュータの内部構成の一例を示すブロック図である。図２には、目標角速度をモータ指令値として受けるマイクロコンピュータの例が示される。マイクロコンピュータ１２は、速度制御部２１と、信号生成部２２と、Ｄ／Ａコンバータ２３とを含む。

速度制御部２１は、単相ブラシレスモータ２の目標角速度と、センサによって検出された単相ブラシレスモータ２の角速度（以下、検出角速度という）とを受け、予め設定された演算式に従って目標電流値を算出する。たとえば、速度制御部２１は、ＰＩＤ演算に従って目標電流値を算出する。なお、速度制御部２１は、ＰＩ演算または他の演算方法に従って目標電流値を算出してもよい。

信号生成部２２は、速度制御部２１によって算出された目標電流値と、センサによって検出された単相ブラシレスモータ２の回転位置とに基づいて、単相ブラシレスモータ２の回転位置に応じた目標電流値を算出し、算出した目標電流値をＤ／Ａコンバータ２３に出力する。

信号生成部２２は、単相ブラシレスモータ２の回転位置に応じた目標電流値に従って、予め設定された変換式によりオンデューティを算出する。たとえば、信号生成部２２は、回転位置に応じた目標電流値に５〜１０％を加算した値と最大出力との比率により、オンデューティを算出する。信号生成部２２は、予め設定された周期とオンデューティとに基づいて、ＰＷＭ信号Ｓ１，Ｓ２を生成する。

Ｄ／Ａコンバータ２３は、回転位置に応じた目標電流値をＤ／Ａ変換することにより、アナログの目標電流信号Ｓ５を生成する。

なお、マイクロコンピュータ１２がＤ／Ａコンバータ２３を含まない場合、制御回路１は、ＰＷＭ信号Ｓ１，Ｓ２をＬＣフィルタ等によりアナログ信号に変換することにより、目標電流信号Ｓ５を生成してもよい。

（制御回路の動作）
次に図３および図４を参照して、制御回路１の動作について説明する。図３は、制御回路１の各部から出力される信号波形とスイッチング素子Ｑ１〜Ｑ４のオンオフ状態とを示す図である。図４は、図３に示す信号波形の一部の拡大図である。

マイクロコンピュータ１２は、単相ブラシレスモータ２の回転位置に応じた目標電流値の時間変化を示す目標電流信号Ｓ５を生成する。

さらに、マイクロコンピュータ１２は、回転位置に応じた目標電流値となるようにＰＷＭ信号Ｓ１，Ｓ２を生成する。マイクロコンピュータ１２は、単相ブラシレスモータ２に矢印Ａ（図１参照）の方向に電流を流す期間Ｐと、期間Ｐとは逆向きの矢印Ｂ（図１参照）の方向に電流を流す期間Ｑとが交互に繰り返されるように、ＰＷＭ信号Ｓ１，Ｓ２を生成する。

期間Ｐにおいて、ＰＷＭ信号Ｓ１は、マイクロコンピュータ１２によって算出されたオンデューティのパルスを含み、ＰＷＭ信号Ｓ２は非アクティブ状態（ロー（Ｌ）レベル）である。期間Ｑにおいて、ＰＷＭ信号Ｓ２は、マイクロコンピュータ１２によって算出されたオンデューティのパルスを含み、ＰＷＭ信号Ｓ１は非アクティブ状態（ローレベル）である。

目標電流信号Ｓ５と電流検出信号Ｓ６とが比較され、目標電流信号Ｓ５の値が電流検出信号Ｓ６の値よりも大きい場合にアクティブ状態（ハイ（Ｈ）レベル）となり、それ以外の場合に非アクティブ状態（ローレベル）となる比較結果信号Ｓ７が生成される。

ＰＷＭ信号Ｓ１と比較結果信号Ｓ７との論理積を求めることにより、ＰＷＭ信号Ｓ３が生成される。これにより、ＰＷＭ信号Ｓ３では、ＰＷＭ信号Ｓ１がアクティブ状態である期間のうち、電流検出信号Ｓ６の値が目標電流信号Ｓ５の値よりも大きくなる期間が非アクティブ状態に変更される。同様に、ＰＷＭ信号Ｓ２と比較結果信号Ｓ７との論理積を求めることにより、ＰＷＭ信号Ｓ４が生成される。これにより、ＰＷＭ信号Ｓ４では、ＰＷＭ信号Ｓ２がアクティブ状態である期間のうち、電流検出信号Ｓ６の値が目標電流信号Ｓ５の値よりも大きくなる期間が非アクティブ状態に変更される。

ＰＷＭ信号Ｓ３がアクティブ状態（ハイレベル）であるとき、スイッチング素子Ｑ１がオフ状態に、スイッチング素子Ｑ２がオン状態に制御される。ＰＷＭ信号Ｓ３が非アクティブ状態（ローレベル）であるとき、スイッチング素子Ｑ１がオン状態に、スイッチング素子Ｑ２がオフ状態に制御される。ＰＷＭ信号Ｓ４がアクティブ状態（ハイレベル）であるとき、スイッチング素子Ｑ３がオフ状態に、スイッチング素子Ｑ４がオン状態に制御される。ＰＷＭ信号Ｓ４が非アクティブ状態（ローレベル）であるとき、スイッチング素子Ｑ３がオン状態に、スイッチング素子Ｑ４がオフ状態に制御される。

期間Ｐでは、ＰＷＭ信号Ｓ４が非アクティブ状態（ローレベル）であるため、スイッチング素子Ｑ３がオン状態に、スイッチング素子Ｑ４がオフ状態に制御される。このとき、ＰＷＭ信号Ｓ３がアクティブ状態（ハイレベル）であれば、スイッチング素子Ｑ１がオフ状態に、スイッチング素子Ｑ２がオン状態に制御されることにより、単相ブラシレスモータ２に矢印Ａ（図１参照）の方向の電流が流れる。一方、ＰＷＭ信号Ｓ３が非アクティブ状態（ローレベル）であれば、スイッチング素子Ｑ１がオン状態に、スイッチング素子Ｑ２がオフ状態に制御されることにより、インバータ回路３から単相ブラシレスモータ２に電流が流れない。上述したように、ＰＷＭ信号Ｓ３では、ＰＷＭ信号Ｓ１がアクティブ状態である期間のうち、電流検出信号Ｓ６の値が目標電流信号Ｓ５の値よりも大きくなる期間が非アクティブ状態に変更される。つまり、１パルス毎に、電流検出信号Ｓ６に応じてパルス幅が調整される。そのため、目標電流値よりも大きい電流が単相ブラシレスモータ２に流れることを抑制することができる。

同様に、期間Ｑでは、ＰＷＭ信号Ｓ３が非アクティブ状態（ローレベル）であるため、スイッチング素子Ｑ１がオン状態に、スイッチング素子Ｑ２がオフ状態に制御される。このとき、ＰＷＭ信号Ｓ４がアクティブ状態（ハイレベル）であれば、スイッチング素子Ｑ３がオフ状態に、スイッチング素子Ｑ４がオン状態に制御されることにより、単相ブラシレスモータ２に矢印Ｂ（図１参照）の方向の電流が流れる。一方、ＰＷＭ信号Ｓ４が非アクティブ状態（ローレベル）であれば、スイッチング素子Ｑ３がオン状態に、スイッチング素子Ｑ４がオフ状態に制御されることにより、インバータ回路３から単相ブラシレスモータ２に電流が流れない。上述したように、ＰＷＭ信号Ｓ４では、ＰＷＭ信号Ｓ２がアクティブ状態である期間のうち、電流検出信号Ｓ６の値が目標電流信号Ｓ５の値よりも大きくなる期間が非アクティブ状態に変更される。つまり、１パルス毎に、電流検出信号Ｓ６に応じてパルス幅が調整される。そのため、目標電流値よりも大きい電流が単相ブラシレスモータ２に流れることを抑制することができる。

（利点）
以上のように、制御回路１は、単相ブラシレスモータ２を動作させるスイッチング素子Ｑ１〜Ｑ４を制御する。制御回路１は、マイクロコンピュータ１２と、コンパレータ１４と、論理回路１５ａ，１５ｂと、貫通防止回路（駆動回路）１６およびプリドライバ回路（駆動回路）１７とを備える。マイクロコンピュータ１２は、モータ指令値に基づいて単相ブラシレスモータ２に流す目標電流値を決定し、決定した目標電流値に対応するＰＷＭ信号Ｓ１，Ｓ２を生成する。コンパレータ１４は、単相ブラシレスモータ２に流れる電流検出値と目標電流値とを比較し、目標電流値が電流検出値よりも大きい場合にアクティブ状態となり、目標電流値が電流検出値よりも小さい場合に非アクティブ状態となる比較結果信号Ｓ７を生成する。論理回路１５ａは、比較結果信号Ｓ７とＰＷＭ信号Ｓ１との論理積であるＰＷＭ信号Ｓ３を生成する。論理回路１５ｂは、比較結果信号Ｓ７とＰＷＭ信号Ｓ２との論理積であるＰＷＭ信号Ｓ４を生成する。貫通防止回路１６およびプリドライバ回路１７は、ＰＷＭ信号Ｓ３，Ｓ４に基づいてスイッチング素子Ｑ１〜Ｑ４を駆動する。

上記の構成により、ＰＷＭ信号Ｓ１，Ｓ２においてアクティブ状態である期間のうち、電流検出信号Ｓ６の値が目標電流信号Ｓ５の値よりも大きくなる期間を非アクティブ状態に変更することによって、ＰＷＭ信号Ｓ３、Ｓ４が生成される。つまり、制御回路１は、１パルス毎に、単相ブラシレスモータ２に流れる電流検出値に基づいてパルス幅を調整することができる。そのため、制御回路１は、期間Ｐおよび期間Ｑの両方において、単相ブラシレスモータ２に流れる電流を高精度に制御することができる。

さらに、制御回路１のマイクロコンピュータ１２は、図７に示されるような電流制御部１２２を備える必要がない。そのため、マイクロコンピュータ１２の処理が大幅に軽減される。さらに、マイクロコンピュータ１２は、電流制御部１２２を備えないため、単相ブラシレスモータ２に流れる電流検出値をＡ／Ｄ変換するための高速のＡ／Ｄコンバータを必要としない。そのため、マイクロコンピュータ１２のコストを抑えることができる。

マイクロコンピュータ１２は、目標電流値をＤ／Ａ変換することにより、目標電流値を示す目標電流信号（目標信号）Ｓ５を生成するＤ／Ａコンバータ２３を含む。コンパレータ１４は、目標電流信号Ｓ５と電流検出値を示す電流検出信号（検出信号）Ｓ６とを比較することにより比較結果信号Ｓ７を生成する。これにより、制御回路１は、目標電流値と電流検出値との比較を容易に行なうことができる。

上記の説明では、制御回路１とインバータ回路３とを別の回路として説明したが、インバータ回路３は制御回路１に組み込まれていてもよい。

［実施の形態２］
上記の実施の形態１では、単相ブラシレスモータ２を動作させるためのインバータ回路３を制御する制御回路１について説明した。しかしながら、制御対象となる装置は単相ブラシレスモータ２ではなく、他のモータを動作させるためのインバータ回路であってもよい。

図５は、実施の形態２に係るモータ制御システムを示す回路図である。実施の形態２に係るモータ制御システムは、３相ブラシレスモータ２ａと、３相ブラシレスモータ２ａを動作させるためのインバータ回路３と、３相ブラシレスモータ２ａに流れる電流を検出する電流センサ１３ｕ〜１３ｗと、インバータ回路３が備えるスイッチング素子Ｑ５〜Ｑ１０を制御する制御回路１ａとを備える。

インバータ回路３ａは、電源の正端子（電圧Ｖｂａｔ）に接続されたハイサイドのスイッチング素子Ｑ５，Ｑ７，Ｑ９と、グランド側に接続されたローサイドのスイッチング素子Ｑ６，Ｑ８，Ｑ１０とを含むフルブリッジ回路により構成される。スイッチング素子Ｑ６〜Ｑ１０は、たとえばＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。スイッチング素子Ｑ５とスイッチング素子Ｑ６とが直列に接続されたＵ相用のスイッチングレグと、スイッチング素子Ｑ７とスイッチング素子Ｑ８とが直列に接続されたＶ相用のスイッチングレグと、スイッチング素子Ｑ９とスイッチング素子Ｑ１０とが直列に接続されたＷ相用のスイッチングレグとが並列に接続される。スイッチング素子Ｑ５とスイッチング素子Ｑ６との接続ノードが３相ブラシレスモータ２ａのＵ相の励磁コイルに接続される。スイッチング素子Ｑ７とスイッチング素子Ｑ８との接続ノードが３相ブラシレスモータ２ａのＶ相の励磁コイルに接続される。スイッチング素子Ｑ９とスイッチング素子Ｑ１０との接続ノードが３相ブラシレスモータ２ａのＷ相の励磁コイルに接続される。

スイッチング素子Ｑ５〜Ｑ１０のオンオフ状態が切り替えられることにより、３相ブラシレスモータ２ａの各相の励磁コイルに電流が流れ、３相ブラシレスモータ２ａが回転する。

電流センサ１３ｕは、３相ブラシレスモータ２ａのＵ相の励磁コイルに流れる電流を検出し、電流検出値を示す電流検出信号Ｓ６ｕを出力する。電流センサ１３ｖは、３相ブラシレスモータ２ａのＶ相の励磁コイルに流れる電流を検出し、電流検出値を示す電流検出信号Ｓ６ｖを出力する。電流センサ１３ｗは、３相ブラシレスモータ２ａのＷ相の励磁コイルに流れる電流を検出し、電流検出値を示す電流検出信号Ｓ６ｗを出力する。

図５に示されるように、制御回路１ａは、マイクロコンピュータ１２ａと、コンパレータ１４ｕ〜１４ｗと、論理回路１５ｕ〜１５ｗと、貫通防止回路１６ａと、プリドライバ回路１７ａとを備える。

マイクロコンピュータ１２ａは、モータ指令値（たとえば、目標位置、目標トルク、目標角速度など）と図示しないセンサからの検出値とに基づいて３相ブラシレスモータ２ａのＵ相、Ｖ相、Ｗ相の各々の励磁コイルに流す目標電流値を決定する。マイクロコンピュータ１２ａは、Ｕ相、Ｖ相、Ｗ相の励磁コイルに流す目標電流値をそれぞれ示す目標電流信号Ｓ５ｕ，Ｓ５ｖ，Ｓ５ｗを生成する。

さらに、マイクロコンピュータ１２ａは、Ｕ相、Ｖ相、Ｗ相の励磁コイルに流す目標電流値にそれぞれ対応するＰＷＭ信号Ｓ１ｕ，Ｓ１ｖ，Ｓ１ｗを生成する。マイクロコンピュータ１２ａは、センサ検出値がモータ指令値に近づくように、たとえばＰＩＤ演算によって各相の目標電流値を決定すればよい。

マイクロコンピュータ１２ａは、３相ブラシレスモータ２ａのＵ相の励磁コイルに電流を供給する第１期間と、Ｕ相の励磁コイルに電流を流さない第２期間と、Ｕ相の励磁コイルから電流を引き込む第３期間と、Ｕ相の励磁コイルに電流を流さない第４期間とがこの順に繰り返されるように、ＰＷＭ信号Ｓ１ｕを生成する。ＰＷＭ信号Ｓ１ｕは、第１期間および第３期間において、目標電流値に応じて決定されたオンデューティのパルスを含む。同様にして、マイクロコンピュータ１２ａは、ＰＷＭ信号Ｓ１ｖ，Ｓ１ｗを生成する。

コンパレータ１４ｕは、電流検出信号Ｓ６ｕと目標電流信号Ｓ５ｕとを比較し、比較結果信号Ｓ７ｕを出力する。比較結果信号Ｓ７ｕは、目標電流信号Ｓ５ｕで示される目標電流値の絶対値が電流検出信号Ｓ６ｕで示される電流検出値の絶対値よりも大きい場合にアクティブ状態となり、目標電流値の絶対値が電流検出値の絶対値以下の場合に非アクティブ状態となる。コンパレータ１４ｖは、電流検出信号Ｓ６ｖと目標電流信号Ｓ５ｖとを比較し、比較結果信号Ｓ７ｖを出力する。比較結果信号Ｓ７ｖは、目標電流信号Ｓ５ｖで示される目標電流値の絶対値が電流検出信号Ｓ６ｖで示される電流検出値の絶対値よりも大きい場合にアクティブ状態となり、目標電流値の絶対値が電流検出値の絶対値以下の場合に非アクティブ状態となる。コンパレータ１４ｗは、電流検出信号Ｓ６ｗと目標電流信号Ｓ５ｗとを比較し、比較結果信号Ｓ７ｗを出力する。比較結果信号Ｓ７ｗは、目標電流信号Ｓ５ｗ示される目標電流値の絶対値が電流検出信号Ｓ６ｗで示される電流検出値の絶対値よりも大きい場合にアクティブ状態となり、目標電流値の絶対値が電流検出値の絶対値以下の場合に非アクティブ状態となる。

論理回路１５ｕは、ＰＷＭ信号Ｓ１ｕと比較結果信号Ｓ７ｕとの論理積であるＰＷＭ信号Ｓ３ｕを生成する。論理回路１５ｖは、ＰＷＭ信号Ｓ１ｖと比較結果信号Ｓ７ｖとの論理積であるＰＷＭ信号Ｓ３ｖを生成する。論理回路１５ｗは、ＰＷＭ信号Ｓ１ｗと比較結果信号Ｓ７ｗとの論理積であるＰＷＭ信号Ｓ３ｗを生成する。論理回路１５ｕ〜１５ｗはＡＮＤ回路である。

貫通防止回路１６ａは、ＰＷＭ信号Ｓ３ｕに基づいて、ハイサイドのスイッチング素子Ｑ５用のＰＷＭ信号Ｓ１１ｕと、ローサイドのスイッチング素子Ｑ６用のＰＷＭ信号Ｓ１２ｕとを生成する。

貫通防止回路１６ａは、Ｕ相の励磁コイルに電流を供給する第１期間において、ＰＷＭ信号Ｓ３ｕがアクティブ状態であれば、ＰＷＭ信号Ｓ１１ｕをアクティブ状態とし、ＰＷＭ信号Ｓ３ｕが非アクティブ状態であれば、ＰＷＭ信号Ｓ１１ｕを非アクティブ状態とする。貫通防止回路１６ａは、第１期間において、ＰＷＭ信号Ｓ１２ｕを非アクティブ状態とする。

貫通防止回路１６ａは、Ｕ相の励磁コイルから電流を引き込む第３期間において、ＰＷＭ信号Ｓ３ｕがアクティブ状態であれば、ＰＷＭ信号Ｓ１２ｕをアクティブ状態とし、ＰＷＭ信号Ｓ３ｕが非アクティブ状態であれば、ＰＷＭ信号Ｓ１２ｕを非アクティブ状態とする。貫通防止回路１６ａは、第３期間において、ＰＷＭ信号Ｓ１１ｕを非アクティブ状態とする。

貫通防止回路１６ａは、Ｕ相の励磁コイルに電流を供給しない第２期間および第４期間において、ＰＷＭ信号Ｓ１１ｕ，Ｓ１２ｕを非アクティブ状態とする。

同様にして、貫通防止回路１６ａは、ＰＷＭ信号Ｓ３ｖに基づいて、ハイサイドのスイッチング素子Ｑ７用のＰＷＭ信号Ｓ１１ｖと、ローサイドのスイッチング素子Ｑ８用のＰＷＭ信号Ｓ１２ｖとを生成する。貫通防止回路１６ａは、ＰＷＭ信号Ｓ３ｗに基づいて、ハイサイドのスイッチング素子Ｑ９用のＰＷＭ信号Ｓ１１ｗと、ローサイドのスイッチング素子Ｑ１０用のＰＷＭ信号Ｓ１２ｗとを生成する。

プリドライバ回路１７ａは、ＰＷＭ信号Ｓ１１ｕに基づいてスイッチング素子Ｑ５を駆動する。具体的には、プリドライバ回路１７ａは、ＰＷＭ信号Ｓ１１ｕがアクティブ状態であれば、ゲートしきい値電圧を超える電圧をスイッチング素子Ｑ５のゲート端子に印加する。これにより、スイッチング素子Ｑ５はオン状態となる。プリドライバ回路１７ａは、ＰＷＭ信号Ｓ１１ｕが非アクティブ状態であれば、ゲートしきい値電圧未満の電圧をスイッチング素子Ｑ５のゲート端子に印加する。これにより、スイッチング素子Ｑ５はオフ状態となる。同様にして、プリドライバ回路１７ａは、ＰＷＭ信号Ｓ１２ｕに基づいてスイッチング素子Ｑ６を駆動する。プリドライバ回路１７ａは、ＰＷＭ信号Ｓ１１ｖに基づいてスイッチング素子Ｑ７を駆動する。プリドライバ回路１７ａは、ＰＷＭ信号Ｓ１２ｖに基づいてスイッチング素子Ｑ８を駆動する。プリドライバ回路１７ａは、ＰＷＭ信号Ｓ１１ｗに基づいてスイッチング素子Ｑ９を駆動する。プリドライバ回路１７ａは、ＰＷＭ信号Ｓ１２ｗに基づいてスイッチング素子Ｑ１０を駆動する。

このように、貫通防止回路１６ａおよびプリドライバ回路１７ａは、ＰＷＭ信号Ｓ３ｕ〜Ｓ３ｗに基づいてスイッチング素子Ｑ５〜Ｑ１０を駆動する駆動回路として動作する。

上記の構成によれば、実施の形態１と同様に、制御回路１ａは、ＰＷＭ信号の１パルス毎に、３相ブラシレスモータ２ａに流れる電流検出値に基づいてパルス幅を調整することができる。そのため、制御回路１ａは、３相ブラシレスモータ２ａに流れる電流を高精度に制御することができる。

さらに、マイクロコンピュータ１２ａは、図７に示されるような電流制御部１２２を備える必要がなく、３相ブラシレスモータ２ａに流れる電流検出値をＡ／Ｄ変換するための高速のＡ／Ｄコンバータを必要としない。そのため、マイクロコンピュータ１２ａの処理が大幅に軽減されるとともに、マイクロコンピュータ１２ａのコストを抑えることができる。

上記の説明では、制御回路１ａとインバータ回路３ａとを別の回路として説明したが、インバータ回路３ａは制御回路１ａに組み込まれていてもよい。

［実施の形態３］
上記の実施の形態１，２では、モータを制御するための制御回路について説明した。しかしながら、制御対象となる装置はモータに限定されず、スイッチング電源であってもよい。

図６は、実施の形態３に係るスイッチング電源制御システムを示す回路図である。実施の形態３に係るスイッチング電源制御システムは、スイッチング電源４と、分圧回路６と、スイッチング電源４が備えるスイッチング素子を制御する制御回路１ｂとを備える。

スイッチング電源４は、降圧型であり、スイッチング素子Ｑ４１と、平滑回路４２と、出力端子４３とを備える。スイッチング素子Ｑ４１は、ＰチャネルＭＯＳＦＥＴであり、電源の正端子（電圧Ｖｂａｔ）に接続されたソース端子と、平滑回路４２に接続されたドレイン端子とを有する。平滑回路４２は、スイッチング素子Ｑ４１のドレイン端子の電圧を平滑化するための回路であり、ダイオード、インダクタおよびコンデンサにより構成される。平滑回路４２により平滑化された電圧が出力端子４３から出力される。出力端子４３には負荷５が接続される。

分圧回路６は、スイッチング電源４の出力端子４３とグランドとの間に接続される。分圧回路６は、直列に接続された抵抗Ｒ２，Ｒ３によって構成される。

制御回路１ｂは、マイクロコンピュータ１２ｂと、電圧検出回路１３ｂと、コンパレータ１４ｂと、論理回路１５ｃと、プリドライバ回路（駆動回路）１７ｂとを備える。

マイクロコンピュータ１２ｂは、スイッチング電源４の目標出力電圧値を示す目標電圧信号Ｓ２５を生成する。

さらに、マイクロコンピュータ１２ａは、目標出力電圧値に対応するＰＷＭ信号Ｓ２１を生成する。マイクロコンピュータ１２ａは、目標出力電圧値と、スイッチング素子Ｑ４１のソース端子に印加される電圧Ｖｂａｔとの比率に基づいてオンデューティを求め、当該オンデューティに従ってＰＷＭ信号Ｓ２１を生成する。なお、マイクロコンピュータ１２ｂは、上位の制御ユニットから目標出力電圧値を取得してもよいし、メモリに格納された目標出力電圧値を読み込んでもよい。

電圧検出回路１３ｂは、スイッチング電源４の出力電圧を検出し、電圧検出値を示す電圧検出信号Ｓ２６を出力する。電圧検出回路１３ｂは、スイッチング電源４の出力端子４３とグランドとの間に接続された分圧回路６から出力される電圧値に基づいて、スイッチング電源４の出力電圧を検出する。

コンパレータ１４ｂは、電圧検出信号Ｓ２６と目標電圧信号Ｓ２５とを比較し、比較結果信号Ｓ２７を出力する。比較結果信号Ｓ２７は、目標電圧信号Ｓ２５で示される目標出力電圧値が電圧検出信号Ｓ２６で示される電圧検出値よりも大きい場合にアクティブ状態となり、目標出力電圧値が電圧検出値以下の場合に非アクティブ状態となる。

論理回路１５ｃは、ＰＷＭ信号Ｓ２１と比較結果信号Ｓ２７との論理積であるＰＷＭ信号Ｓ２３を生成する。論理回路１５ｃはＡＮＤ回路である。

プリドライバ回路１７ｂは、ＰＷＭ信号Ｓ２３に基づいてスイッチング素子Ｑ４１を駆動する。具体的には、プリドライバ回路１７ｂは、ＰＷＭ信号Ｓ２３がアクティブ状態であれば、ゲートしきい値電圧を超える電圧をスイッチング素子Ｑ４１のゲート端子に印加する。これにより、スイッチング素子Ｑ４１はオン状態となる。プリドライバ回路１７ｂは、ＰＷＭ信号Ｓ２３が非アクティブ状態であれば、ゲートしきい値電圧未満の電圧をスイッチング素子Ｑ４１のゲート端子に印加する。これにより、スイッチング素子Ｑ４１はオフ状態となる。

上記の構成によれば、実施の形態１，２と同様に、制御回路１ｂは、ＰＷＭ信号の１パルス毎に、スイッチング電源４の出力電圧値に基づいてパルス幅を調整することができる。そのため、制御回路１ｂは、スイッチング電源４の出力電圧を高精度に制御することができる。

さらに、マイクロコンピュータ１２ｂは、スイッチング電源４の出力電圧をＡ／Ｄ変換するための高速のＡ／Ｄコンバータを必要としない。そのため、マイクロコンピュータ１２ｂのコストを抑えることができる。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１ａ，１ｂ 制御回路、２ 単相ブラシレスモータ、２ａ ３相ブラシレスモータ、３，３ａ インバータ回路、４ スイッチング電源、５ 負荷、６ 分圧回路、１２，１２ａ，１２ｂ，１１２ マイクロコンピュータ、１３，１１３ 電流検出回路、１３ｂ 電圧検出回路、１３ｕ〜１３ｗ 電流センサ、１４，１４ｂ，１４ｕ〜１４ｗ コンパレータ、１５ａ〜１５ｃ，１５ｕ〜１５ｗ 論理回路、１６，１６ａ 貫通防止回路、１７，１７ａ，１７ｂ プリドライバ回路、２１，１２１ 速度制御部、２２ 信号生成部、２３ Ｄ／Ａコンバータ、Ｑ１〜Ｑ１０，Ｑ４１ スイッチング素子、４２ 平滑回路、４３ 出力端子、１２２ 電流制御部、１２３ ＰＷＭ信号生成部、Ｒ１〜Ｒ３ 抵抗、Ｓ１ｕ〜Ｓ１ｗ，Ｓ１〜Ｓ４，Ｓ３ｕ〜Ｓ３ｗ，Ｓ１１〜Ｓ１４，Ｓ１１ｕ〜Ｓ１１ｗ，Ｓ１２ｕ〜Ｓ１２ｗ，Ｓ２１，Ｓ２３ ＰＷＭ信号、Ｓ５，Ｓ５ｕ〜Ｓ５ｗ 目標電流信号、Ｓ６，Ｓ６ｕ〜Ｓ６ｗ 電流検出信号、Ｓ７，Ｓ７ｕ〜Ｓ７ｗ，Ｓ２７ 比較結果信号、Ｓ２５ 目標電圧信号、Ｓ２６ 電圧検出信号。

Claims (3)

1. モータを動作させるスイッチング素子を制御するための制御回路であって、
   指令値に基づいて前記モータに流す電流の目標値を決定し、決定した目標値に対応するＰＷＭ信号を生成するマイクロコンピュータと、
   前記モータに流れる電流の検出値と前記目標値とを比較し、前記目標値が前記検出値よりも大きい場合にアクティブ状態となり、前記目標値が前記検出値よりも小さい場合に非アクティブ状態となる比較結果信号を生成するコンパレータと、
   前記比較結果信号と前記ＰＷＭ信号との論理積を生成する論理回路と、
   前記論理積に基づいて前記スイッチング素子を駆動する駆動回路とを備える、制御回路。
2. スイッチング電源が備えるスイッチング素子を制御するための制御回路であって、
   前記スイッチング電源の出力電圧の目標値に対応するＰＷＭ信号を生成するマイクロコンピュータと、
   前記スイッチング電源の出力電圧の検出値と前記目標値とを比較し、前記目標値が前記検出値よりも大きい場合にアクティブ状態となり、前記目標値が前記検出値よりも小さい場合に非アクティブ状態となる比較結果信号を生成するコンパレータと、
   前記比較結果信号と前記ＰＷＭ信号との論理積を生成する論理回路と、
   前記論理積に基づいて前記スイッチング素子を駆動する駆動回路とを備える、制御回路。
3. 前記マイクロコンピュータは、前記目標値をＤ／Ａ変換することにより前記目標値を示す目標信号を生成するＤ／Ａコンバータを含み、
   前記コンパレータは、前記目標信号と前記検出値を示す検出信号とを比較することにより前記比較結果信号を生成する、請求項１または２に記載の制御回路。

Images