JP2019045666A - 半導体マッハツェンダ光変調器およびｉｑ変調器 - Google Patents

Abstract

【課題】同相モードおよびミックスドモードによる高周波特性の劣化を解決する。【解決手段】半導体マッハツェンダ光変調器の位相変調電極線路２４〜２７は、導波路１６〜１９に沿って形成されている。出力側引き出し線路２８〜３１は、誘電体層の面内で導波路１６〜１９の延伸方向と交差する方向に曲がり、終端抵抗５１〜５４と接続される。出力側引き出し線路２８〜３１は、所望のインピーダンスに対応する一定幅で形成され、曲部、および導波路１６〜１９を横断する部分においてのみ一定幅よりも幅が狭くなっている。【選択図】 図１

Description

本発明は、電気信号で光信号を変調する半導体マッハツェンダ変調器、及び半導体マッハツェンダ変調器を用いたＩＱ変調器に関するものである。

増大する通信トラフィック需要に対応するために、高度な光変調方式に対応した高速な光変調器が求められている。特にデジタルコヒーレント技術を用いた多値光変調器は、１００Ｇｂｐｓを超える大容量トランシーバ実現に大きな役割を果たしている。これら多値光変調器では、光の振幅および位相にそれぞれ独立の信号を付加させるべく、マッハツェンダ（ＭＺ：Mach-Zehnder）干渉型のゼロチャープ駆動が可能な光変調器が並列多段に内蔵されている。

近年、光送信器モジュールの小型化や低駆動電圧化が課題となっており、小型で低駆動電圧化が可能な半導体ＭＺ光変調器の研究開発が精力的に進められている（非特許文献１、非特許文献２参照）。図７（Ａ）、図７（Ｂ）に従来の半導体ＭＺ光変調器の一例を示す。図７（Ａ）は半導体ＭＺ光変調器の平面図、図７（Ｂ）は図７（Ａ）のｃ−ｃ’線断面図である。

図７（Ａ）、図７（Ｂ）において、１０１は半導体ＭＺ光変調器の入力導波路、１０２は出力導波路、１０３は入力導波路１０１を伝搬する光波を２つの導波路１０４，１０５に分波する光分波器、１０６は２つの導波路１０４，１０５を伝搬する光波を出力導波路１０２へと合波する光合波器，１０９，１１０はコプレーナストリップ線路、１１１，１１２は導波路１０４，１０５に電圧を印加するための電極である。

図７（Ｂ）において、１１３はｎ−ＩｎＰ層、１１４はＩｎＰからなる下部クラッド層、１１５は光波が伝搬する半導体コア層、１１６はＩｎＰからなる上部クラッド層、１１７はＳＩ−ＩｎＰ基板である。

入力導波路１０１と出力導波路１０２と光分波器１０３と導波路１０４，１０５と光合波器１０６とは、ＭＺ干渉計を構成している。ＭＺ干渉計においては、導波路１０４，１０５に電圧を印加することによって、半導体コア層１１５において電気光学効果により屈折率変化が発生し、その結果、光の位相が変化する。このとき、導波路１０４，１０５に電圧差をつけることで、光合波器１０６における光の干渉状態が変わり、光を変調することができる（すなわち、出力導波路１０２の出力光がｏｎになったり、ｏｆｆになったりする）。

２つのコプレーナストリップ線路１０９，１１０のうち一方が入力電気信号（Ｓ）に接続されている場合、他方が基準電位またはグランド（Ｇ）に接続されているＳＧ構成となっている。

コプレーナストリップ線路１０９，１１０を伝搬するマイクロ波は、電極１１１，１１２によって導波路１０４，１０５に印加される。電極１１１，１１２とコプレーナストリップ線路１０９，１１０とは、全体として進行波型電極を形成している。すなわち、導波路１０４，１０５を伝搬する光波の速度と、上記進行波型電極を伝搬するマイクロ波の速度とをできるだけ一致させ、光波とマイクロ波の位相整合をとるようにすることで、変調帯域を上げることを意図する電極構造である。マイクロ波の損失がなく、光波とマイクロ波の速度整合条件が完全に満足されれば変調帯域は無限大になる。

しかしながら、実際にはマイクロ波の損失やインピーダンス不整合によるマイクロ波の反射、光波とマイクロ波の位相ずれが発生するため、これらの理由により変調帯域が制限される。

前述のように電極１１１，１１２の下には、上部クラッド層１１６と半導体コア層１１５と下部クラッド層１１４とが存在するため、一定の素子容量が存在する。すなわち、図７（Ａ）において、電極１１１，１１２は、コプレーナストリップ線路１０９，１１０に対して容量を付加する形になる。

つまり、電極１１１，１１２の数および間隔、導波路１０４，１０５への電極１１１，１１２の接触長を最適に設計することで、コプレーナストリップ線路１０９，１１０に対する容量の付加量を自由に設計することができ、コプレーナストリップ線路１０９，１１０のインピーダンスおよびマイクロ波の速度を任意の値に設計できる。また、マイクロ波の損失を低減し、広帯域化を実現するために、コプレーナストリップ線路１０９，１１０は、１００μｍ程度と太めに設計される。

以上述べたように、容量装荷構造の半導体ＭＺ光変調器では、コプレーナストリップ線路１０９，１１０への最適な容量の付加量を設計することで、光波とマイクロ波の速度整合を向上させることができると共に、５０Ωへのインピーダンス整合も取れるようになり、その結果、高速な光変調が可能になる。

図７（Ａ）、図７（Ｂ）に示した構成の半導体ＭＺ光変調器は、単相駆動となっているが、差動駆動のドライバとの接続や、消費電力を考えると、変調器側も差動駆動型（例えばＧＳＳＧ構成）とすることが望ましい（非特許文献３参照）。

さらには、単相駆動形とは異なり、差動駆動型はクロストーク抑制に優れるため、１チップに集積した偏波多重ＩＱ変調器を実現する上で有利である。ただし、信号線路をドライバおよび終端抵抗と接続するために曲げる必要があるが、差動駆動型とした場合には、非特許文献４に開示されたような単相駆動のＩＱ変調器の場合と異なり、差動構成の信号線路をおおよそ直角に曲げることは困難である。

図８は非特許文献４に開示された従来の単相駆動型ＩＱ変調器の平面図である。単相駆動型ＩＱ変調器は、入力導波路２００と、入力導波路２００を伝搬する光を２系統に分波する１×２多モード干渉（ＭＭＩ：MultiMode Interference）カプラ２０１と、１×２ＭＭＩカプラ２０１によって分波された２つの光を導波する導波路２０２，２０３と、導波路２０２を伝搬する光を２系統に分波する１×２ＭＭＩカプラ２０４と、導波路２０３を伝搬する光を２系統に分波する１×２ＭＭＩカプラ２０５と、１×２ＭＭＩカプラ２０４によって分波された２つの光を導波する導波路２０６，２０７と、１×２ＭＭＩカプラ２０５によって分波された２つの光を導波する導波路２０８，２０９と、導波路２０６〜２０９に電圧を印加するための信号線路２１０〜２１３と、信号線路２１０〜２１３から供給される電圧を導波路２０６〜２０９に印加する電極２１４〜２１７と、導波路２０６〜２０９を伝搬する変調された信号光の位相を調整するための位相調整電極２１８〜２２１と、導波路２０６，２０７を伝搬する２系統の信号光を合波する２×１ＭＭＩカプラ２２２と、導波路２０８，２０９を伝搬する２系統の信号光を合波する２×１ＭＭＩカプラ２２３と、２×１ＭＭＩカプラ２２２の出力光を導波する導波路２２４と、２×１ＭＭＩカプラ２２３の出力光を導波する導波路２２５と、導波路２２４，２２５を伝搬する信号光の位相を調整するための位相調整電極２２６，２２７と、導波路２２４，２２５を伝搬する２系統の信号光を合波する２×１ＭＭＩカプラ２２８と、出力導波路２２９とから構成される。信号線路２１０〜２１３の一端はドライバ２３０，２３１と接続され、信号線路２１０〜２１３の他端は終端抵抗（不図示）と接続されている。

差動駆動の場合に信号線路を曲げ難くなる理由は、容量装荷構造の半導体ＭＺ光変調器の場合、信号線路の幅が１００μｍ程度と太いため、差動構成の２本の信号線路を曲げると、この２本の信号線路間で信号の電気長差が生じ、この電気長差により、差動モードの周波数特性が劣化したり、ノイズの原因となる同相モードおよびミックスドモードが励振されたりするためである。したがって、同相モードを励振せずに、かつ差動モードの周波数特性を劣化させることなく差動構成の信号線路を曲げることができる構造が必要となる。

また、非特許文献４のように単相駆動の変調器をドライバと接続し、差動（ＳＳ）駆動とすることも可能である。しかし、その場合には、半導体ＭＺ光変調器の高周波線路において同相モードが伝搬できないため、ドライバと半導体ＭＺ光変調器間で同相モードが全反射し、クロストーク等の原因となり、周波数特性やドライバの駆動力を落とす原因となることが懸念されるため、望ましくない。

L.Morl et al.，"A travelling wave electrode Mach-Zehnder 40 Gb/s demultiplexer based on strain compensated GaInAs/AlInAs tunnelling barrier MQW structure"，1998 International Conference on Indium Phosphide and Related Materials，pp.403-406，1998 H.N.Klein et al.，"1.55μm Mach-Zehnder Modulators on InP for optical 40/80 Gbit/s transmission networks"，OFC2006，pp.171-173，2006 K.Prosyk et al.，"Travelling Wave Mach-Zehnder Modulators"，IPRM2013，MoD3-1，2013 S.Lange et al.，"Low Power InP-Based Monolithic DFB-Laser IQ Modulator With SiGe Differential Driver for 32-GBd QPSK Modulation"，JOURNAL OF LIGHTWAVE TECHNOLOGY，VOL.34，NO.8，APRIL 15，2016

本発明は、上記課題を解決するためになされたもので、差動駆動型の容量装荷構造の半導体マッハツェンダ光変調器において、信号線出力端の終端抵抗に接続するために、必要な高周波配線において、従来構造で問題となっている同相モードおよびミックスドモードによる高周波特性の劣化を解決することができる半導体マッハツェンダ光変調器およびＩＱ変調器を提供することを目的とする。

本発明の半導体マッハツェンダ光変調器は、基板上に形成された第１、第２のアーム導波路と、前記基板上の誘電体層の上に形成され、一端に変調信号が入力される第１の入力側引き出し線路と、この第１の入力側引き出し線路の隣の前記誘電体層上に形成され、一端に前記変調信号と相補な信号が入力される第２の入力側引き出し線路と、前記誘電体層上に形成され、一端が前記第１、第２の入力側引き出し線路の他端とそれぞれ接続された第１、第２の位相変調電極線路と、前記誘電体層上に形成され、一端が前記第１、第２の位相変調電極線路の他端とそれぞれ接続された第１、第２の出力側引き出し線路と、前記第１、第２の位相変調電極線路を伝搬する変調信号をそれぞれ前記第１、第２のアーム導波路に印加する第１、第２の電極と、前記変調信号の伝搬方向に沿って前記第１の入力側引き出し線路と前記第１の位相変調電極線路と前記第１の出力側引き出し線路との外側の前記誘電体層上に形成された第１のグランド線路と、前記変調信号の伝搬方向に沿って前記第２の入力側引き出し線路と前記第２の位相変調電極線路と前記第２の出力側引き出し線路との外側の前記誘電体層上に形成された第２のグランド線路と、前記第１、第２の出力側引き出し線路の他端に接続される終端抵抗とを備え、前記第１、第２の位相変調電極線路は、前記第１、第２のアーム導波路に沿って形成され、前記第１、第２の出力側引き出し線路は、前記誘電体層の面内で前記第１、第２のアーム導波路の延伸方向と交差する方向に曲がり、前記終端抵抗と接続されることを特徴とするものである。

また、本発明の半導体マッハツェンダ光変調器の１構成例において、前記第１、第２の出力側引き出し線路は、所望のインピーダンスに対応する一定幅で形成され、曲部においてのみ前記一定幅よりも幅および線路間距離が狭くなることを特徴とするものである。
また、本発明の半導体マッハツェンダ光変調器の１構成例において、前記第１、第２の入力側引き出し線路は、前記第１、第２の位相変調電極線路と同一直線上に形成されることを特徴とするものである。
また、本発明の半導体マッハツェンダ光変調器の１構成例は、前記第１、第２のグランド線路間を電気的に接続する複数のワイヤまたはグランドビアをさらに備え、前記複数のワイヤまたはグランドビアは、前記第１、第２の位相変調電極線路を伝搬する最大周波数の変調信号の管内波長の１／４以下の周期で設けられることを特徴とするものである。

また、本発明の半導体マッハツェンダ光変調器の１構成例において、前記第１、第２の出力側引き出し線路は、前記曲部に加えて、前記第１、第２のアーム導波路上を横断する部分で前記一定幅よりも幅が狭くなり、前記第１、第２の出力側引き出し線路間の距離は、前記第１、第２の位相変調電極線路間の距離よりも短く、前記グランド線路は、幅が一定のまま、前記第１、第２の出力側引き出し線路の曲部および前記第１、第２の出力側引き出し線路が前記第１、第２のアーム導波路上を横断する部分においてのみ前記第１、第２の出力側引き出し線路との距離が短くなることを特徴とするものである。
また、本発明の半導体マッハツェンダ光変調器の１構成例において、前記第１、第２の出力側引き出し線路の曲部のエッジの平面軌跡は、クロソイド曲線を描くことを特徴とするものである。
また、本発明の半導体マッハツェンダ光変調器の１構成例において、前記第１、第２の電極は、それぞれ前記第１、第２のアーム導波路の延伸方向に沿って、前記第１、第２の位相変調電極線路を伝搬する最大周波数の変調信号の管内波長の１／４以下の周期で複数配設されることを特徴とするものである。

また、本発明のＩＱ変調器は、半導体マッハツェンダ光変調器を２つ備えると共に、前記基板上に形成された入力導波路と、前記基板上に形成され、前記入力導波路を伝搬する光を前記２つの半導体マッハツェンダ光変調器への入力用に２系統に分波する分波器とを備え、Ｉ変調信号を入力とする前記半導体マッハツェンダ光変調器とＱ変調信号を入力とする前記半導体マッハツェンダ光変調器とが前記基板上に並設され、前記２つの半導体マッハツェンダ光変調器のそれぞれの第１、第２のアーム導波路の延伸方向に対して、前記入力導波路の光伝搬方向および前記分波器の光入出力方向が交差するように前記入力導波路と前記分波器とが形成されることを特徴とするものである。

本発明によれば、第１、第２の位相変調電極線路を、第１、第２のアーム導波路に沿って形成し、第１、第２の出力側引き出し線路を、誘電体層の面内で第１、第２のアーム導波路の延伸方向と交差する方向に曲げて終端抵抗と接続することにより、従来構造で問題となっている同相モードおよびミックスドモードによる高周波特性の劣化を解決し、広帯域でかつドライバとの接続に優れた半導体マッハツェンダ光変調器を実現することができる。

また、本発明では、第１、第２の出力側引き出し線路を、所望のインピーダンスに対応する一定幅で形成し、曲部においてのみ前記一定幅よりも幅および線路間距離を狭くすることにより、前記第１、第２の出力側引き出し線路間の位相差を小さくし、従来構造で問題となっている同相モードおよびミックスドモードによる高周波特性の劣化を解決することができる。

また、本発明では、第１、第２のグランド線路間を電気的に接続する複数のワイヤまたはグランドビアを、第１、第２の位相変調電極線路を伝搬する最大周波数の変調信号の管内波長の１／４以下の周期で設けることにより、第１、第２のグランド線路の電位を安定させることができ、広帯域な半導体マッハツェンダ光変調器を実現することができる。

また、本発明では、第１、第２のアーム導波路上を横断する部分で第１、第２の出力側引き出し線路の幅を狭くし、第１、第２の出力側引き出し線路間の距離を第１、第２の位相変調電極線路間の距離よりも短くし、第１、第２の出力側引き出し線路の曲部および第１、第２の出力側引き出し線路が第１、第２のアーム導波路上を横断する部分においてのみ第１、第２のグランド線路と第１、第２の出力側引き出し線路との距離を短くすることにより、第１、第２の出力側引き出し線路が第１、第２のアーム導波路上を横断する部分において、第１、第２の出力側引き出し線路のインピーダンスが大幅に低下し、インピーダンス不整合が生じる可能性を低減することができる。

また、本発明では、第１、第２の出力側引き出し線路の曲部のエッジの平面軌跡をクロソイド曲線とすることにより、半導体マッハツェンダ光変調器の高周波特性をさらに改善することができる。

また、本発明では、第１、第２の電極を、それぞれ第１、第２のアーム導波路の延伸方向に沿って、第１、第２の位相変調電極線路を伝搬する最大周波数の変調信号の管内波長の１／４以下の周期で複数配設することにより、半導体マッハツェンダ光変調器を広帯域動作させることができる。

図１は、本発明の第１の実施例に係る偏波多重型ＩＱ変調器の構成を示す平面図である。 図２は、本発明の第１の実施例に係る偏波多重型ＩＱ変調器の断面図である。 図３は、本発明の第１の実施例に係る偏波多重型ＩＱ変調器の出力側引き出し線路の部分を拡大した平面図である。 図４は、本発明の第１の実施例に係る偏波多重型ＩＱ変調器の出力側引き出し線路の曲部の断面図である。 図５は、本発明の第１の実施例においてグランド線路間を接続するワイヤを示す平面図である。 図６は、本発明の第２の実施例に係る偏波多重型ＩＱ変調器の構成を示す平面図である。 図７は、従来の半導体マッハツェンダ光変調器の構成を示す平面図および断面図である。 図８は、従来の単相駆動型ＩＱ変調器の構成を示す平面図である。

［第１の実施例］
以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例に係る偏波多重型ＩＱ変調器の構成を示す平面図である。偏波多重型ＩＱ変調器は、入力導波路１０と、入力導波路１０を伝搬する光を２系統に分波する１×２ＭＭＩカプラ１１と、１×２ＭＭＩカプラ１１によって分波された２つの光を導波する導波路１２，１３と、導波路１２を伝搬する光を２系統に分波する１×２ＭＭＩカプラ１４と、導波路１３を伝搬する光を２系統に分波する１×２ＭＭＩカプラ１５と、１×２ＭＭＩカプラ１４によって分波された２つの光を導波する導波路１６，１７（第１、第２のアーム導波路）と、１×２ＭＭＩカプラ１５によって分波された２つの光を導波する導波路１８，１９（第１、第２のアーム導波路）と、導波路１６，１７にＩ変調信号を印加するための導体からなる入力側引き出し線路２０，２１（第１、第２の入力側引き出し線路）と、導波路１８，１９にＱ変調信号を印加するための導体からなる入力側引き出し線路２２，２３（第１、第２の入力側引き出し線路）と、入力側引き出し線路２０，２１と接続された導体からなる位相変調電極線路２４，２５（第１、第２の位相変調電極線路）と、入力側引き出し線路２２，２３と接続された導体からなる位相変調電極線路２６，２７（第１、第２の位相変調電極線路）と、位相変調電極線路２４，２５と接続された導体からなる出力側引き出し線路２８，２９（第１、第２の出力側引き出し線路）と、位相変調電極線路２６，２７と接続された導体からなる出力側引き出し線路３０，３１（第１、第２の出力側引き出し線路）と、位相変調電極線路２４，２５から供給されるＩ変調信号を導波路１６，１７に印加する導体からなる電極３２，３３（第１、第２の電極）と、位相変調電極線路２６，２７から供給されるＱ変調信号を導波路１８，１９に印加する導体からなる電極３４，３５（第１、第２の電極）とを備えている。

さらに、偏波多重型ＩＱ変調器は、導波路１６〜１９を伝搬する変調された信号光の位相を調整するための導体からなる位相調整電極３６〜３９と、導波路１６，１７を伝搬する２系統の信号光を合波する２×１ＭＭＩカプラ４０と、導波路１８，１９を伝搬する２系統の信号光を合波する２×１ＭＭＩカプラ４１と、２×１ＭＭＩカプラ４０の出力光を導波する導波路４２と、２×１ＭＭＩカプラ４１の出力光を導波する導波路４３と、導波路４２，４３を伝搬する信号光の位相を調整するための導体からなる位相調整電極４４，４５と、導波路４２，４３を伝搬する２系統の信号光を合波する２×１ＭＭＩカプラ４６と、出力導波路４７と、入力側引き出し線路２０と位相変調電極線路２４と出力側引き出し線路２８との外側に配設された導体からなるグランド線路４８と、入力側引き出し線路２１、位相変調電極線路２５および出力側引き出し線路２９と入力側引き出し線路２２、位相変調電極線路２６および出力側引き出し線路３０との間に配設された導体からなるグランド線路４９と、入力側引き出し線路２３と位相変調電極線路２７と出力側引き出し線路３１との外側に配設された導体からなるグランド線路５０と、出力側引き出し線路２８〜３１の端部に接続された終端抵抗５１〜５４とを備えている。

図２は本実施例の偏波多重型ＩＱ変調器のａ−ａ’線断面図である。図２において、６０はｎ−ＩｎＰ層、６１はＩｎＰからなる下部クラッド層、６２は半導体コア層、６３はＩｎＰからなる上部クラッド層、６４はＳＩ−ＩｎＰ基板、６５はｎ−ＩｎＰ層６０の上に形成された誘電体層である。

導波路１０，１２，１３，１６，１７，１８，１９，４２，４３，４７とＭＭＩカプラ１１，１４，１５，４０，４１，４６とは、下部クラッド層６１と半導体コア層６２と上部クラッド層６３とからなる導波路構造によって形成されている。

図２に示すように、入力側引き出し線路２０〜２３と位相変調電極線路２４〜２７と出力側引き出し線路２８〜３１とグランド線路４８〜５０とは、誘電体層６５の上に形成されている。

次に、これら高周波線路パターンについて更に詳細に説明する。本実施例の高周波線路パターンは、低誘電率材料からなる誘電体層６５上に形成された２本の信号線路と２本のグランド線路とからなるＧＳＳＧ（グランド・シグナル・シグナル・グランド）差動コプレーナ線路を基本構造としている。

ただし、本実施例では、Ｉ変調信号を入力とする半導体ＭＺ光変調器とＱ変調信号を入力とする半導体ＭＺ光変調器とを基板上に並設しており、Ｉ変調信号側の半導体ＭＺ光変調器の高周波線路パターンとＱ変調信号側の半導体ＭＺ光変調器の高周波線路パターンで中央のグランド線路４９を共用するようにしている。

信号線路は、入力側引き出し線路２０〜２３の部分と位相変調電極線路２４〜２７の部分と出力側引き出し線路２８〜３１の部分の３つの部分から形成されており、全ての部分で、インピーダンス整合の取れた差動線路構造（ＧＳＳＧ構成）となっている。差動線路構成となっているので、エネルギー効率が高い差動入力信号（差動ドライバ）によって変調器を駆動することができる。

入力側引き出し線路２０には、ＳＩ−ＩｎＰ基板６４上に形成された差動ドライバ（不図示）からＩ変調信号が入力され、これと相補なＩ変調信号（バーＩ）が差動ドライバから入力側引き出し線路２１に入力される。同様に、入力側引き出し線路２２には、差動ドライバからＱ変調信号が入力され、これと相補なＱ変調信号（バーＱ）が差動ドライバから入力側引き出し線路２３に入力される。

出力側引き出し線路２８〜３１のそれぞれの端部は、終端抵抗５１〜５４によって終端されている。
グランド線路４８〜５０の一端（図１の左端部）は、差動ドライバのグランドと接続されている。

１×２ＭＭＩカプラ１４と導波路１６，１７と入力側引き出し線路２０，２１と位相変調電極線路２４，２５と出力側引き出し線路２８，２９と電極３２，３３と２×１ＭＭＩカプラ４０とは、Ｉ変調信号側の半導体ＭＺ光変調器を構成している。この半導体ＭＺ光変調器は、電極３２，３３から導波路１６，１７に印加されるＩ変調信号に応じて、導波路１６，１７を伝搬する光を位相変調する。

同様に、１×２ＭＭＩカプラ１５と導波路１８，１９と入力側引き出し線路２２，２３と位相変調電極線路２６，２７と出力側引き出し線路３０，３１と電極３４，３５と２×１ＭＭＩカプラ４１とは、Ｑ変調信号側の半導体ＭＺ光変調器を構成している。この半導体ＭＺ光変調器は、電極３４，３５から導波路１８，１９に印加されるＱ変調信号に応じて、導波路１８，１９を伝搬する光を位相変調する。

２×１ＭＭＩカプラ４０は導波路１６，１７を伝搬する変調された信号光を合波し、２×１ＭＭＩカプラ４１は導波路１８，１９を伝搬する変調された信号光を合波する。位相調整電極４４，４５に電圧を印加することにより、２×１ＭＭＩカプラ４０から出力されるＩ側の信号光と２×１ＭＭＩカプラ４１から出力されるＱ側の信号光の位相差が９０度になるように位相調整することが可能である。

２×１ＭＭＩカプラ４６は、導波路４２を伝搬するＩ側の信号光と導波路４３を伝搬するＱ側の信号光とを合波することにより、光ＩＱ変調信号を得る。こうして、本実施例では、ＩＱ変調器を実現することができる。

次に、本実施例の特徴的な構成について順を追って説明する。位相変調電極線路２４〜２７は、半導体ＭＺ光変調器を構成する導波路１６〜１９と平行に配設される。
この位相変調電極線路２４〜２７と接続される入力側引き出し線路２０〜２３は、位相変調電極線路２４〜２７と同一直線上に形成される必要がある。その理由は、入力側引き出し線路２０〜２３において曲がりが生じると、同相モードが生じたり、ミックスドモード特性が劣化したりして、これらが原因となって差動モード特性の高周波特性が劣化したり、共振が生じたりする可能性があるためである。

また、入力側引き出し線路２０〜２３において曲がりが生じると、直線状の線路に比べ、線路長が長くなって伝搬損失が増加し、さらに曲げ損失が生じるため、差動信号の高周波特性が劣化してしまう。特に、入力側引き出し線路２０〜２３における損失は、変調帯域の劣化に直結するため、広帯域化を実現する上では、入力側引き出し線路２０〜２３における損失を最小にすることが重要である。

入力側引き出し線路２０〜２３の損失を最小にするには、上記で述べたように、入力側引き出し線路２０〜２３と位相変調電極線路２４〜２７とを同一直線上に形成するだけではなく、導波路１６〜１９と入力側引き出し線路２０〜２３および位相変調電極線路２４〜２７の配置を最適化する必要がある。

例えば本実施例のような配置とすれば、入力側引き出し線路２０〜２３の長さを最短とすることができる。本実施例では、導波路１６〜１９の延伸方向（図１左右方向）に対して、入力導波路１０の光伝搬方向（図１上下方向）および１×２ＭＭＩカプラ１１の光入出力方向（図１上下方向）が直交するように入力導波路１０と１×２ＭＭＩカプラ１１とを形成し、導波路１６〜１９の延伸方向に対して、１×２ＭＭＩカプラ１４，１５，４０，４１，４６の入出力方向（図１左右方向）が同一方向になるように１×２ＭＭＩカプラ１４，１５，４０，４１，４６を形成している。これにより、導波路パターンがＬ字型のレイアウトとなるような構成としている。

このようなレイアウトによれば、入力側引き出し線路２０〜２３の長さを７００μｍ以下にすることができ、文献「N.Kono et al.，“Compact and Low Power DP-QPSK Modulator Module with InP-Based Modulator and Driver ICs”，OFC2013，OW1G.2，2013」に記載された従来構成と比較して、１ｍｍ程度長さを短くすることができる。

次に、位相変調電極線路２４〜２７について説明する。位相変調電極線路２４〜２７とこれに接続される電極３２〜３５とは、インピーダンス整合と、マイクロ波と光波の速度整合とに優れた差動容量装荷構造（ＧＳＳＧ構成）となっている。すなわち、グランド線路４８と、Ｉ変調信号が入力される位相変調電極線路２４と、位相変調電極線路２４からＩ変調信号が供給される電極３２と、Ｉ変調信号と相補な信号（バーＩ）が入力される電極３３と、電極３３に信号を供給する位相変調電極線路２５と、グランド線路４９と、Ｑ変調信号が入力される位相変調電極線路２６と、位相変調電極線路２６からＱ変調信号が供給される電極３４と、Ｑ変調信号と相補な信号（バーＱ）が入力される電極３５と、電極３５に信号を供給する位相変調電極線路２７と、グランド線路５０とが並ぶ構成となっている。

主線路である位相変調電極線路２４〜２７から分岐して周期的に形成される容量装荷部の電極３２〜３５の数、間隔、長さを最適に設計することで、位相変調電極線路２４〜２７への容量の付加量を自由に設計可能なため、位相変調電極線路２４〜２７のインピーダンスと位相変調電極線路２４〜２７を伝搬するマイクロ波の速度とを任意の値に設計することができる。

そのため、インピーダンス整合と、マイクロ波と光波の速度整合とを同時に実現することができ、変調器の３０ＧＨｚ以上の広帯域動作を実現できる電極構成となっている。また、半導体ＭＺ光変調器に広帯域動作をさせるためには、電極３２〜３５を進行波型電極として見なせるように設計する必要があるため、分布定数として見なせるように信号毎の電極３２〜３５の周期を、位相変調電極線路２４〜２７および電極３２〜３５を伝搬する最大周波数の変調信号の管内波長λ_effの最低限１／４以下、理想的には１／８以下とする必要がある。

導波路１６〜１９の延伸方向に沿って各電極３２〜３５を周期的に配置するため、一般的にブラッグ周波数についても考える必要がある。ただし、本実施例では、上記の管内波長に対応する周波数よりもブラッグ周波数が高域側の周波数となるため、信号毎の電極３２〜３５の周期を管内波長λ_effの１／４以下（理想的には１／８以下）とする上記の条件を満たす場合にはブラッグ周波数について考慮する必要はない。

次に、出力側引き出し線路２８〜３１について説明する。図３は出力側引き出し線路２８〜３１の部分を拡大した平面図である。出力側引き出し線路２８〜３１は、誘電体層６５の面内で導波路１６〜１９の延伸方向（入力側引き出し線路２０〜２３および位相変調電極線路２４〜２７の延伸方向）と交差する方向（本実施例では直交する方向）に曲がる構造となっている。上記のように本実施例の高周波線路パターンはＧＳＳＧ差動線路構造となっているため、出力側引き出し線路２８〜３１の曲げ方が重要となる。

例えば、出力側引き出し線路２８〜３１の幅を任意のインピーダンスとなる幅にし、その幅のまま出力側引き出し線路２８〜３１を直角に曲げた場合には、差動構成の２本の線路２８と２９間、および線路３０と３１間でそれぞれ信号の電気長差が生じ、大きな位相差が発生してしまう。位相差、および曲がりの非対称性から、同相モードが生じたり、ミックスドモード特性が劣化したりして、これらが原因となって差動モードの高周波特性を劣化させてしまい、変調帯域を劣化させてしまうため、好ましくない。

そこで、本実施例では、出力側引き出し線路２８〜３１を所望のインピーダンスに対応する一定幅Ｗ１で形成しつつ、曲部（図３の７０，７１）よりも位相変調電極線路２４〜２７に近い位置から長さ５０μｍ程度のテーパー部（図３の７２，７３）において出力側引き出し線路２８〜３１の幅を徐々に狭くし、曲部７０，７１における出力側引き出し線路２８〜３１の幅が上記一定幅Ｗ１よりも狭くなるようにする。また、出力側引き出し線路２８と２９間の距離と、出力側引き出し線路３０と３１間の距離とを、位相変調電極線路２４と２５間の距離と、位相変調電極線路２６と２７間の距離よりも短くする。さらに、曲部７０，７１において出力側引き出し線路２８とグランド線路４８間の距離と、出力側引き出し線路２９とグランド線路４９間の距離と、出力側引き出し線路３０とグランド線路４９間の距離と、出力側引き出し線路３１とグランド線路５０間の距離とを、他の部分の出力側引き出し線路とグランド線路間の距離よりも短くする。

こうして、本実施例では、差動モードおよび同相モードのどちらに対しても、出力側引き出し線路２８〜３１を高インピーダンス化することができ、インピーダンス不整合が生じるのを低減した上で、出力側引き出し線路２８〜３１を曲げることができる。

曲部７０，７１において出力側引き出し線路２８〜３１の幅を狭くすることで、出力側引き出し線路２８と２９の電気長差および位相差と、出力側引き出し線路３０と３１の電気長差および位相差を十分に小さくすることができるため、同相モードおよびミックスドモードの劣化を抑制することができる。

本実施例では、出力側引き出し線路の幅を一定のまま配線する従来構成と比較して、透過特性（Ｓｄｄ２１）を５０ＧＨｚで例えば約０．５ｄＢ程度改善することができ、さらにはミックスドモード特性（Ｓｄｃ２１）を例えば１０ｄＢ程度改善することができる。

また、同相モードの特性劣化を防ぐために、構造の非対称性を最小限にする上で、グランド線路４８〜５０の幅Ｗ２は一定であることが望ましい。
さらに、出力側引き出し線路２８〜３１の曲部７０，７１のエッジの軌跡として、クロソイド曲線を採用することで、さらに特性を改善することができる。クロソイド曲線を採用すれば、例えば差動反射特性（Ｓｄｄ１１）を、通常の曲線と比較して数ｄＢ程度向上させることができる。

また、基本的に出力側引き出し線路２８〜３１は誘電体層６５上に形成されている。しかし、出力側引き出し線路２８〜３１を曲げることにより、図３のｂ−ｂ’線断面を示す図４のように、出力側引き出し線路２８〜３１が導波路１６〜１９上に形成される箇所が発生する。つまり、誘電体層６５を構成する低誘電率材料の一例であるベンゾシクロブテン（ＢＣＢ）に比べ、誘電率が約４倍の半導体上を出力側引き出し線路２８〜３１が横断することになるため、誘電体層６５上の線路幅のまま導波路１６〜１９上に形成すると、出力側引き出し線路２８〜３１のインピーダンスが大幅に低下してしまい、インピーダンス不整合が生じてしまう可能性がある。

そこで、曲部７０，７１以外の横断箇所（図３、図４の７４）においても、曲部７０，７１と同様に、所望のインピーダンスに対応する一定幅Ｗ１よりも出力側引き出し線路２８〜３１の幅を狭くし、かつ出力側引き出し線路２８と２９間の距離と、出力側引き出し線路２８とグランド線路４８間の距離と、出力側引き出し線路２９とグランド線路４９間の距離とを短くするようにしてもよい。

このような構造により、出力側引き出し線路２８〜３１が導波路１６〜１９上を横断する箇所において、出力側引き出し線路２８〜３１が低インピーダンス化することを防ぐことができる。ただし、以上のような横断箇所における出力側引き出し線路２８〜３１とグランド線路４８，４９の構造は本発明の必須の構成要件ではなく、出力側引き出し線路２８〜３１が導波路１６〜１９上を横断するエリアが小さい場合にはインピーダンス不整合の影響が見えないため、本構造は不要である。

また、本実施例では、位相変調電極線路２４〜２７の部分と比較して、出力側引き出し線路２８と２９間の距離と、出力側引き出し線路３０と３１間の距離とを短くすることにより、電気的な閉じ込めが強くなる構造とすることができ、基板方向への電磁波の漏れや基板共振を防ぐことができる。

また、出力側引き出し線路２８〜３１の端部は、所望の差動インピーダンスおよび同相インピーダンスを満たす終端抵抗５１〜５４に接続され、差動終端される。

また、図５に示すように、実際には、グランド線路４８〜５０間を電気的に接続するワイヤ５５，５６を設けることが望ましい。ワイヤ５５，５６がない場合には、グランド線路４８〜５０の電位が安定化せず、揺れてしまうため、伝搬長に依存する任意の周波数において、共振が発生してしまう。そのため、広帯域な変調器を実現することが困難になる。この共振を抑えるためには、信号の伝搬方向に沿って信号波長に対して十分に短い周期、つまり上記の管内波長λ_effの１／４〜１／８以下の周期で、グランド線路４８〜５０間を結ぶワイヤ５５，５６を設けることが望ましい。

図５の例では、出力側引き出し線路２８〜３１の箇所にのみワイヤ５５，５６を設けているが、入力側引き出し線路２０〜２３および位相変調電極線路２４〜２７の箇所についても、同様にグランド線路４８〜５０間にワイヤ５５，５６を設けることが望ましい。

ワイヤ５５，５６を設けることで、入力側引き出し線路２０〜２３と位相変調電極線路２４〜２７と出力側引き出し線路２８〜３１の両側のグランド線路４８〜５０の電位が安定化し、グランド線路４８〜５０の電位の共振を抑えることができ、広帯域な変調器を実現することができる。管内波長λ_effの１／４〜１／８よりも長い周期でワイヤ５５，５６を設けた場合には、リップルの量を低減することはできるが、グランド線路４８〜５０の電位の共振を完全には抑えることができない。

ワイヤ５５，５６ではなく、半導体基板（ＳＩ−ＩｎＰ基板６４）裏面に設けたグランド電極と、半導体基板を加工して作製したグランドビアとを介してグランド線路４８〜５０間を接続することで、グランド線路４８〜５０の電位を安定化することも可能である。

［第２の実施例］
次に、本発明の第２の実施例について説明する。図６は本発明の第２の実施例に係る偏波多重型ＩＱ変調器の構成を示す平面図であり、図１と同一の構成には同一の符号を付してある。第１の実施例では、導波路１６〜１９の延伸方向（図１左右方向）に対して、入力導波路１０の光伝搬方向が直交するようにした。

これに対し、本実施例では、導波路１６〜１９の延伸方向と平行な方向から入力導波路１０ａに光が入射し、１×２ＭＭＩカプラ１１と接続する手前で入力導波路１０ａを曲げるようにしている。これにより、導波路パターンがＵ字型のレイアウトとなるような構成となっている。その他の構成は第１の実施例で説明したとおりである。

本実施例においても、入力側引き出し線路２０〜２３の長さを７００μｍ以下にすることができ、文献「N.Kono et al.，“Compact and Low Power DP-QPSK Modulator Module with InP-Based Modulator and Driver ICs”，OFC2013，OW1G.2，2013」に記載された従来構成と比較して、１ｍｍ程度長さを短くすることができる。

なお、第１、第２の実施例において、半導体ＭＺ光変調器の導波路１６〜１９は、ＳＩ−ＩｎＰ基板６４上に、ＩｎＰからなる下部クラッド層６１、ノンドープの半導体コア層６２、ＩｎＰからなる上部クラッド層６３を順次積層した構造となっている。他の導波路１０，１０ａ，１２，１３，４２，４３，４７も同様である。

半導体コア層６２は、光導波層として機能し、例えばＩｎＧａＡｓＰやＩｎＧａＡｌＡｓなどの材料からなる。半導体コア層６２は、単一組成の四元混晶のバルク層や多重量子井戸層で構成すればよい。また、多重量子井戸層の上下に、バンドギャップが多重量子井戸層よりも大きく、かつ下部クラッド層６１および上部クラッド層６３よりもバンドギャップが小さい光閉じ込め層を形成した構造を、半導体コア層６２としてもよい。

四元混晶のバルク層や多重量子井戸層のバンドギャップ波長は、使用する光波長において、電気光学効果が有効に作用し、かつ、光吸収が問題とならないように設定されている。

誘電体層６５は、特性の観点から考えると、所望のインピーダンス線路を設計した場合に、電極損失を低減可能であるため、例えば有機材料のポリイミドやＢＣＢ等の低誘電率材料からなることが望ましい。また、本発明はＩｎＰ系材料に限定されるものではなく、例えば、ＧａＡｓ基板と整合する材料系を用いても構わない。

上部クラッド層６３と下部クラッド層６１とは、どちらか一方がｎ型半導体で、他方がｐ型半導体であっても構わない。
また、上部クラッド層６３と下部クラッド層６１の両方がｎ型半導体で、上部クラッド層６３と半導体コア層６２との間、もしくは下部クラッド層６１と半導体コア層６２との間に、第３のｐ型クラッド層が挿入されている構造を取ることもできる。

本発明は、電気信号で光信号を変調する半導体マッハツェンダ光変調器に適用することができる。

１０，１０ａ…入力導波路、１１，１４，１５…１×２ＭＭＩカプラ、１２，１３，１６〜１９，４２，４３…導波路、２０〜２３…入力側引き出し線路、２４〜２７…位相変調電極線路、２８〜３１…出力側引き出し線路、３２〜３５…電極、３６〜３９，４４，４５…位相調整電極、４０，４１，４６…２×１ＭＭＩカプラ、４７…出力導波路、４８〜５０…グランド線路、５１〜５４…終端抵抗、５５，５６…ワイヤ、６０…ｎ−ＩｎＰ層、６１…下部クラッド層、６２…半導体コア層、６３…上部クラッド層、６４…ＳＩ−ＩｎＰ基板、６５…誘電体層。

Claims (8)

1. 基板上に形成された第１、第２のアーム導波路と、
   前記基板上の誘電体層の上に形成され、一端に変調信号が入力される第１の入力側引き出し線路と、
   この第１の入力側引き出し線路の隣の前記誘電体層上に形成され、一端に前記変調信号と相補な信号が入力される第２の入力側引き出し線路と、
   前記誘電体層上に形成され、一端が前記第１、第２の入力側引き出し線路の他端とそれぞれ接続された第１、第２の位相変調電極線路と、
   前記誘電体層上に形成され、一端が前記第１、第２の位相変調電極線路の他端とそれぞれ接続された第１、第２の出力側引き出し線路と、
   前記第１、第２の位相変調電極線路を伝搬する変調信号をそれぞれ前記第１、第２のアーム導波路に印加する第１、第２の電極と、
   前記変調信号の伝搬方向に沿って前記第１の入力側引き出し線路と前記第１の位相変調電極線路と前記第１の出力側引き出し線路との外側の前記誘電体層上に形成された第１のグランド線路と、
   前記変調信号の伝搬方向に沿って前記第２の入力側引き出し線路と前記第２の位相変調電極線路と前記第２の出力側引き出し線路との外側の前記誘電体層上に形成された第２のグランド線路と、
   前記第１、第２の出力側引き出し線路の他端に接続される終端抵抗とを備え、
   前記第１、第２の位相変調電極線路は、前記第１、第２のアーム導波路に沿って形成され、
   前記第１、第２の出力側引き出し線路は、前記誘電体層の面内で前記第１、第２のアーム導波路の延伸方向と交差する方向に曲がり、前記終端抵抗と接続されることを特徴とする半導体マッハツェンダ光変調器。
2. 請求項１記載の半導体マッハツェンダ光変調器において、
   前記第１、第２の出力側引き出し線路は、所望のインピーダンスに対応する一定幅で形成され、曲部においてのみ前記一定幅よりも幅および線路間距離が狭くなることを特徴とする半導体マッハツェンダ光変調器。
3. 請求項１または２記載の半導体マッハツェンダ光変調器において、
   前記第１、第２の入力側引き出し線路は、前記第１、第２の位相変調電極線路と同一直線上に形成されることを特徴とする半導体マッハツェンダ光変調器。
4. 請求項１乃至３のいずれか１項に記載の半導体マッハツェンダ光変調器において、
   前記第１、第２のグランド線路間を電気的に接続する複数のワイヤまたはグランドビアをさらに備え、
   前記複数のワイヤまたはグランドビアは、前記第１、第２の位相変調電極線路を伝搬する最大周波数の変調信号の管内波長の１／４以下の周期で設けられることを特徴とする半導体マッハツェンダ光変調器。
5. 請求項１乃至４のいずれか１項に記載の半導体マッハツェンダ光変調器において、
   前記第１、第２の出力側引き出し線路は、前記曲部に加えて、前記第１、第２のアーム導波路上を横断する部分で前記一定幅よりも幅が狭くなり、
   前記第１、第２の出力側引き出し線路間の距離は、前記第１、第２の位相変調電極線路間の距離よりも短く、
   前記グランド線路は、幅が一定のまま、前記第１、第２の出力側引き出し線路の曲部および前記第１、第２の出力側引き出し線路が前記第１、第２のアーム導波路上を横断する部分においてのみ前記第１、第２の出力側引き出し線路との距離が短くなることを特徴とする半導体マッハツェンダ光変調器。
6. 請求項１乃至５のいずれか１項に記載の半導体マッハツェンダ光変調器において、
   前記第１、第２の出力側引き出し線路の曲部のエッジの平面軌跡は、クロソイド曲線を描くことを特徴とする半導体マッハツェンダ光変調器。
7. 請求項１乃至６のいずれか１項に記載の半導体マッハツェンダ光変調器において、
   前記第１、第２の電極は、それぞれ前記第１、第２のアーム導波路の延伸方向に沿って、前記第１、第２の位相変調電極線路を伝搬する最大周波数の変調信号の管内波長の１／４以下の周期で複数配設されることを特徴とする半導体マッハツェンダ光変調器。
8. 請求項１乃至７のいずれか１項に記載の半導体マッハツェンダ光変調器を２つ備えると共に、
   前記基板上に形成された入力導波路と、
   前記基板上に形成され、前記入力導波路を伝搬する光を前記２つの半導体マッハツェンダ光変調器への入力用に２系統に分波する分波器とを備え、
   Ｉ変調信号を入力とする前記半導体マッハツェンダ光変調器とＱ変調信号を入力とする前記半導体マッハツェンダ光変調器とが前記基板上に並設され、
   前記２つの半導体マッハツェンダ光変調器のそれぞれの第１、第２のアーム導波路の延伸方向に対して、前記入力導波路の光伝搬方向および前記分波器の光入出力方向が交差するように前記入力導波路と前記分波器とが形成されることを特徴とするＩＱ変調器。