JP2019041169A - 交流信号発生器 - Google Patents

Abstract

【課題】交流信号発生器において、複数台を同期して用いる場合の位相制御精度を向上させる。【解決手段】周波数の設定を受け付け、周波数の基準信号を発生する基準信号発生部と、基準信号発生部が発生した基準信号あるいは外部から入力した基準信号に追従する動作用基準信号を生成する位相同期部と、動作用基準信号に同期した交流信号を出力する交流信号出力部と、を備え、交流信号出力部は、位相シフト量の設定を受け付け、動作用基準信号の位相を、位相シフト量に応じてシフトさせる第１位相回転部と、第１位相回転部の出力信号と、出力した交流信号との位相差を検出する位相差検出部と、位相差検出部が検出した位相差に基づいて、第１位相回転部の出力信号の位相を補正する第２位相回転部と、を備えた交流信号発生器。【選択図】図１

Description

本発明は、複数台で同期運転可能な交流信号発生器に関する。

一般に、計測機器は、その機器が示す値に対して信頼性を確保するために、国際基準にトレーサブルされた機器を用いて定期的に校正作業が施される。この作業に用いられる機器として交流信号発生器が知られている。交流信号発生器では、複数台接続して同期運転することで、電力計の校正システムを構築できるものが実用化されている。

図３は、従来の交流信号発生器５００の構成を示すブロック図である。交流信号発生器５００は、位相シフト量等の設定に従って、基準信号に同期した単相の交流電圧あるいは交流電流を出力する装置である。本図に示すように、交流信号発生器５００は、ＯＳＣ＿ＩＮポート、ＯＳＣ＿ＯＵＴポートを備えている。ＯＳＣ＿ＩＮポート、ＯＳＣ＿ＯＵＴポートとも、信号Ｉ端子、信号Ｑ端子を備えている。

交流信号発生器５００は、マスタ機能とスレーブ機能とを備えている。マスタとして動作する場合には、基準信号を発生して自身の動作に用いるとともに、スレーブに供給するためにＯＳＣ＿ＯＵＴポートから出力する。

スレーブとして動作する場合には、基準信号をＯＳＣ＿ＩＮポートから入力して自身の動作に用いるとともに、次段に供給するためにＯＳＣ＿ＯＵＴポートから出力する。

ここで、基準信号は、ｃｏｓ（ωｔ）、ｓｉｎ（ωｔ）に比例した信号Ｉ、信号Ｑで構成される。信号Ｉ、信号Ｑは、位相差がπ／２の直交する位相関係を持つ二相の正弦波信号である。本明細書では簡単のため、基準信号の振幅は１とする。

図４は、マスタとして動作する交流信号発生器５００とスレーブとして動作する交流信号発生器５００との接続例を示している。本図は、マスタ５００ａと第１スレーブ５００ｂと第２スレーブ５００ｃとを接続する場合の接続例である。

本図の例では、マスタ５００ａのＯＳＣ＿ＯＵＴポートの信号Ｉ端子、信号Ｑ端子と、第１スレーブ５００ｂのＯＳＣ＿ＩＮポートの信号Ｉ端子、信号Ｑ端子とをそれぞれ接続し、第１スレーブ５００ｂのＯＳＣ＿ＯＵＴポートの信号Ｉ端子、信号Ｑ端子と、第２スレーブ５００ｃのＯＳＣ＿ＩＮポートの信号Ｉ端子、信号Ｑ端子とをそれぞれ接続している。本接続は、いわゆる「デイジーチェーン接続」であって、さらに多数のスレーブ機を接続することができる。

マスタ５００ａには、基準信号の周波数ｆ０、マスタ５００ａを電圧出力とするか電流出力とするかの指定、出力信号の振幅Ａ０が設定される。第１スレーブ５００ｂには、基準信号に対する位相シフト量θ１、第１スレーブ５００ｂを電圧出力とするか電流出力とするかの指定、出力信号の振幅Ａ１が設定される。第２スレーブ５００ｃには、基準信号に対する位相シフト量θ２、第２スレーブ５００ｃを電圧出力とするか電流出力とするかの指定、出力信号の振幅Ａ２が設定される。

図３の説明に戻って、交流信号発生器５００は、信号Ｉ、信号Ｑの２系統が連動して切換えられるＳＷ１、ＳＷ２、乗算型ＤＡ変換器であるＤＡＣ１〜ＤＡＣ３、ＳＷ３、ＳＷ４、加算器ＡＤＤ１、制御部５１０、二相正弦波発生部５２０、電圧増幅部５３０、電流増幅部５４０、電圧検出部５５０、電流検出部５６０、ＡＤＣ１、ＡＤＣ２、ＳＷ５、振幅検出部５７０、振幅制御部５８０を備えている。

制御部５１０は、マスタとして動作する場合には、基準信号周波数、電圧出力／電流出力、出力信号の振幅の設定を受け付け、スレーブとして動作する場合には、基準信号に対する位相シフト量、電圧出力／電流出力、出力信号の振幅の設定を受け付ける。

ＳＷ１、ＳＷ２、ＳＷ３は、制御部５１０により、ｅｘｔ側（外部基準信号）とｉｎｔ側（内部基準信号）とで切換えられる。制御部５１０は、マスタとして動作する場合には、ＳＷ１、ＳＷ２、ＳＷ３をｉｎｔ側に切換え、スレーブとして動作する場合には、ＳＷ１、ＳＷ２、ＳＷ３をｅｘｔ側に切換える。

ＳＷ１のｅｘｔ側は、信号Ｉ、信号Ｑの２系統それぞれがＯＳＣ＿ＩＮポートの信号Ｉ端子、信号Ｑ端子に接続され、ｉｎｔ側は、それぞれＤＡＣ１、ＤＡＣ２の出力側に接続される。共通接点は、ＯＳＣ＿ＯＵＴポートの信号Ｉ端子、信号Ｑ端子に接続される。

ＳＷ２のｅｘｔ側は、それぞれＯＳＣ＿ＩＮポートの信号Ｉ端子、信号Ｑ端子に接続され、ｉｎｔ側は、基準電圧源Ｖｒｅｆに接続される。共通接点は、それぞれＤＡＣ１、ＤＡＣ２の入力側に接続される。ＳＷ３のｅｘｔ側は、ＤＡＣ２の出力側に接続され、ｉｎｔ側は接地される。ＳＷ３の共通接点は、ＡＤＤ１の入力側に接続される。

ＳＷ４、ＳＷ５は、制御部５１０により、Ｖ側（電圧出力）とＩ側（電流出力）とで切換えられる。制御部５１０は、交流電圧を出力する場合には、ＳＷ４、ＳＷ５をＶ側に切換え、交流電流を出力する場合には、ＳＷ４、ＳＷ５をＩ側に切換える。

ＳＷ４のＶ側は、電圧増幅部５３０に接続され、Ｉ側は、電流増幅部５４０に接続される。ＳＷ４の共通接点は、ＤＡＣ３の出力側に接続される。ＳＷ５のＶ側は、ＡＤＣ１を介して電圧検出部５５０の出力側に接続され、Ｉ側は、ＡＤＣ２を介して電流検出部５６０の出力側に接続され接続される。ＳＷ５の共通接点は、振幅検出部５７０の入力側に接続される。

まず、マスタとして動作する場合について説明する。マスタとして動作する場合には、二相正弦波発生部５２０が、制御部５１０が設定を受け付けた周波数に従った基準信号を生成する。二相正弦波発生部５２０は、ＤＤＳ（Direct Digital Synthesizer）として知られる技術により基準信号を生成する。

ここで、ＤＤＳは、発生信号の瞬時位相を「位相アキュムレータ」と呼ばれるレジスタに記憶し、サンプリング周期毎に、位相アキュムレータの値を、一定の値（発生周波数に比例した位相増分）だけ増加させて逐次位相を求め、その位相から発生信号の瞬時値を、関数表を検索するなどの方法で求める技術である。

二相正弦波発生部５２０の出力である信号Ｉ：ｃｏｓ（ωｔ）、信号Ｑ：ｓｉｎ（ωｔ）は、それぞれ乗算型ＤＡ変換器であるＤＡＣ１、ＤＡＣ２に入力される。

マスタとして動作する場合は、ＤＡＣ１、ＤＡＣ２のアナログ入力端子には、ＳＷ２を介して基準電圧源Ｖｒｅｆが入力されている。このため、ＤＡＣ１、ＤＡＣ２は通常のＤＡ変換器として動作し、アナログに変換された二相正弦波信号を出力する。

この二相正弦波信号は、ＳＷ１を介してＯＳＣ＿ＯＵＴポートに導かれるため、ＯＳＣ＿ＯＵＴポートの信号Ｉ端子からｃｏｓ（ωｔ）が出力され、信号Ｑ端子からｓｉｎ（ωｔ）が出力される。

ＤＡＣ１が出力する信号Ｉ：ｃｏｓ（ωｔ）は、加算器ＡＤＤ１にも入力される。加算器ＡＤＤ１のもう一方の入力には、ＳＷ３を介して０が入力されるため、加算器ＡＤＤ１は、信号Ｉ：ｃｏｓ（ωｔ）をそのままＤＡＣ３に出力する。

ＤＡＣ３は、デジタル制御の可変減衰器として動作し、振幅制御部５８０の制御に従い、後段の電圧増幅部５３０あるいは電流増幅部５４０の入力振幅を調節する。以降では、制御部５１０に、電圧出力が設定されており、ＳＷ４、ＳＷ５は、Ｖ側に切換えられているものとして説明する。電流出力が設定している場合も基本的な動作は同様である。

電圧増幅部５３０の出力は、出力トランスで絶縁伝送されるとともに、巻数比に応じて変圧されて、電圧出力端子から交流電圧信号として出力される。電圧出力端子から出力される交流電圧信号は、電圧検出部５５０で端子間電圧が検出され、ＡＤＣ１でデジタル値の瞬時値に変換される。

振幅検出部５７０は、電圧の瞬時値を整流・平滑化することで、出力電圧値に比例した振幅値を求めて、振幅制御部５８０に出力する。振幅制御部５８０は、この振幅値と、制御部５１０が設定を受け付けた振幅値との比を求め、その比に基づいて乗算型ＤＡＣ３に入力するデジタル値を調節する。

次に、スレーブとして動作する場合について説明する。スレーブにおける位相シフトは、三角関数の加法定理
に基づき、入力された基準信号である信号Ｉ：ｃｏｓ（ωｔ）、信号Ｑ：ｓｉｎ（ωｔ）に、それぞれｃｏｓ（θ）、−ｓｉｎ（θ）を掛けて、それらを加算することにより、任意の位相シフト量θの信号ｃｏｓ（ωｔ＋θ）が得られることを利用する。

このため、スレーブとして動作する場合には、二相正弦波発生部５２０はＤＤＳ動作を停止し、位相アキュムレータの値を−θに固定する。ここで、−θは、制御部５１０が設定を受け付けた位相シフト量θの符号を反転したものである。

このとき、ｃｏｓ（−θ）＝ｃｏｓ（θ）、ｓｉｎ（−θ）＝−ｓｉｎ（θ）であるから、二相正弦波発生部５２０は、ｃｏｓ（θ）、−ｓｉｎ（θ）を出力していることと等価になる。そして、ｃｏｓ（θ）、−ｓｉｎ（θ）は、それぞれ乗算型ＤＡ変換器であるＤＡＣ１、ＤＡＣ２に入力される。

スレーブとして動作する場合は、ＤＡＣ１、ＤＡＣ２のアナログ入力端子には、ＯＳＣ＿ＩＮポートから入力された信号Ｉ：ｃｏｓ（ωｔ）、信号Ｑ：ｓｉｎ（ωｔ）がそれぞれ入力される。この信号Ｉ、信号Ｑは、マスタで生成された基準信号であり、ＳＷ１を介して、ＯＳＣ＿ＯＵＴポートから出力される。

ＤＡＣ１のアナログ入力には、信号Ｉ：ｃｏｓ（ωｔ）が入力され、デジタル入力にはｃｏｓ（θ）が入力される。このため、ＤＡＣ１の出力は、ｃｏｓ（ωｔ）・ｃｏｓ（θ）となる。

ＤＡＣ２のアナログ入力には、信号Ｑ：ｓｉｎ（ωｔ）が入力され、デジタル入力には−ｓｉｎ（θ）が入力される。このため、ＤＡＣ２の出力は、−ｓｉｎ（ωｔ）・ｓｉｎ（θ）となる。

ＤＡＣ１が出力するｃｏｓ（ωｔ）・ｃｏｓ（θ）と、ＤＡＣ２が出力する−ｓｉｎ（ωｔ）・ｓｉｎ（θ）とは、加算器ＡＤＤ１に入力される。このため、加算器ＡＤＤ１の出力は、ｃｏｓ（ωｔ）・ｃｏｓ（θ）−ｓｉｎ（ωｔ）・ｓｉｎ（θ）、すなわち、基準信号に対して位相シフト量θのｃｏｓ（ωｔ＋θ）となる。以降の動作は、マスタと同様である。

特開平６−１３２７３０号公報

「校正作業効率を追求した交流標準電圧電流発生器 ２５５８Ａ」横河技報 Vol.57 No.1(2014)

交流信号発生器は、計測機器の校正に用いられるため、高精度の出力が求められる。特に、複数台を同期して用いる場合には、基準信号に対する高精度な位相制御が要求される。

そこで、本発明は、交流信号発生器において、複数台を同期して用いる場合の位相制御精度を向上させることを目的とする。

上記課題を解決するため、本発明の一態様である交流信号発生器は、周波数の設定を受け付け、前記周波数の基準信号を発生する基準信号発生部と、前記基準信号発生部が発生した基準信号あるいは外部から入力した基準信号に追従する動作用基準信号を生成する位相同期部と、前記動作用基準信号に同期した交流信号を出力する交流信号出力部と、を備え、前記交流信号出力部は、位相シフト量の設定を受け付け、前記動作用基準信号の位相を、前記位相シフト量に応じてシフトさせる第１位相回転部と、前記第１位相回転部の出力信号と、出力した前記交流信号との位相差を検出する位相差検出部と、前記位相差検出部が検出した位相差に基づいて、前記第１位相回転部の出力信号の位相を補正する第２位相回転部と、を備えることを特徴とする。
ここで、前記位相同期部、前記第１位相回転部、前記第２位相回転部は、複素正弦波信号に対してデジタル演算処理を行なうことができる。
前記位相差検出部は、直交検波部を含んでいてもよい。
このとき、振幅の設定を受け付け、前記直交検波部の出力信号から算出される振幅と、受け付けた振幅との比に基づいて出力する交流信号の振幅を制御する振幅制御部を備えることができる。
また、前記交流信号出力部は交流電圧信号を出力する交流電圧出力部と、交流電流信号を出力する交流電流出力部とを含むことができる。

本発明によれば、交流信号発生器において、複数台を同期して用いる場合の位相制御精度を向上させることができる。

本実施形態の交流信号発生器の構成を説明するブロック図である。 マスタとスレーブの接続例を説明する図である。 従来の交流信号発生器の構成を説明するブロック図である。 マスタとスレーブの接続例を説明する図である。

本発明の実施の形態について図面を参照して説明する。図１は、本実施形態の交流信号発生器１００の構成を示すブロック図である。交流信号発生器１００は、位相シフト量等の設定に従って、基準信号に同期した交流電圧信号および交流電流信号を出力する装置である。これにより、１台で単相電力計を校正することができる。また、三相電力計の校正は、結線方式に応じて２台または３台で可能である。ただし、交流電圧信号、交流電流信号のいずれか一方を出力するようにしてもよい。

本図に示すように、交流信号発生器１００は、ＯＳＣ＿ＩＮポート、ＯＳＣ＿ＯＵＴポートを備えている。ＯＳＣ＿ＩＮポート、ＯＳＣ＿ＯＵＴポートとも、信号Ｉ端子、信号Ｑ端子を備えている。

交流信号発生器１００は、マスタ機能とスレーブ機能とを備えている。マスタとして動作する場合には、基準信号を発生して自身の動作に用いるとともに、スレーブに供給するためにＯＳＣ＿ＯＵＴポートから出力する。

スレーブとして動作する場合には、基準信号をＯＳＣ＿ＩＮポートから入力して自身の動作に用いるとともに、次段に供給するためにＯＳＣ＿ＯＵＴポートから出力する。

ここで、基準信号は、ｃｏｓ（ωｔ）、ｓｉｎ（ωｔ）に比例した信号Ｉ、信号Ｑで構成される。信号Ｉ、信号Ｑは、位相差がπ／２の直交する位相関係を持つ二相の正弦波信号である。本明細書では簡単のため、基準信号の振幅は１とする。本図において、太線は、信号Ｉ側を実部、信号Ｑ側を虚部とした複素数として処理を行なう経路を示している。

図２は、マスタとして動作する交流信号発生器１００とスレーブとして動作する交流信号発生器１００との接続例を示している。本図の例では、マスタ１００ａと第１スレーブ１００ｂと第２スレーブ１００ｃとを接続しており、例えば、三相４線式の校正信号を出力する場合に適用することができる。この場合、マスタ１００ａが第１相の交流電圧と交流電流とを出力し、第１スレーブ１００ｂが第２相の交流電圧と交流電流とを出力し、第３スレーブ１００ｃが第３相の交流電圧と交流電流とを出力する。

具体的には、マスタ１００ａのＯＳＣ＿ＯＵＴポートの信号Ｉ端子、信号Ｑ端子と、第１スレーブ１００ｂのＯＳＣ＿ＩＮポートの信号Ｉ端子、信号Ｑ端子とをそれぞれ接続し、第１スレーブ１００ｂのＯＳＣ＿ＯＵＴポートの信号Ｉ端子、信号Ｑ端子と、第２スレーブ１００ｃのＯＳＣ＿ＩＮポートの信号Ｉ端子、信号Ｑ端子とをそれぞれ接続している。本接続は、いわゆる「デイジーチェーン接続」であって、さらに多数のスレーブ機を接続することができる。

マスタ１００ａには、基準信号の周波数ｆ０、電圧位相を基準としたときの電流位相シフト量θｉ０、電圧振幅Ａｖ０、電流振幅Ａｉ０が設定される。ただし、電流位相シフト量θｉ０に換えて、電流位相を基準としたときの電圧位相シフト量θｖ０を設定してもよい。

第１スレーブ１００ｂには、基準信号に対する電圧位相シフト量θｖ１、基準信号に対する電流位相シフト量θｉ１、電圧振幅Ａｖ１、電流振幅Ａｉ１が設定され、第２スレーブ１００ｃには、基準信号に対する電圧位相シフト量θｖ２、基準信号に対する電流位相シフト量θｉ２、電圧振幅Ａｖ２、電流振幅Ａｉ２が設定される。スレーブの設定値は、あらかじめ設定された規則に従ってマスタ１００ａが設定するようにしてもよい。

図１の説明に戻って、交流信号発生器１００は、信号Ｉ、信号Ｑの２系統が連動して切換えられるＳＷ１、ＤＡＣ１、ＤＡＣ２、ＡＤＣ１、ＡＤＣ２、制御部１１０、二相正弦波発生部１２０、ＰＬＬ１３０、交流電圧出力部２００、交流電流出力３００を備えている。

交流電圧出力部２００は、電圧出力端子から交流電圧信号を出力し、交流電流出力部３００は、電流出力端子から交流電流信号を出力する。

制御部１１０は、マスタとして動作する場合には、基準信号周波数、電流位相シフト量、電圧振幅、電流振幅の設定を受け付け、スレーブとして動作する場合には、電圧位相シフト量、電流位相シフト量、電圧振幅、電流振幅の設定を受け付ける。

各種設定を受け付けた制御部１１０は、基準信号周波数を二相正弦波発生部１２０に設定し、電圧位相シフト量を後述する第１位相回転部２０１に設定し、電流位相シフト量を後述する第１位相回転部３０１に設定し、電圧振幅を後述する振幅制御部２１０に設定し、電流振幅を後述する振幅制御部３１０に設定する。

ＳＷ１は、制御部１１０により、ｅｘｔ側（外部基準信号）とｉｎｔ側（内部基準信号）とで切換えられる。制御部１１０は、マスタとして動作する場合には、ＳＷ１をｉｎｔ側に切換え、スレーブとして動作する場合には、ＳＷ１をｅｘｔ側に切換える。

ＳＷ１の信号Ｉ系統は、ｅｘｔ側がＯＳＣ＿ＩＮポートの信号Ｉ端子に接続され、ｉｎｔ側がＤＡＣ１の出力側に接続される。ＳＷ１の信号Ｉ系統の共通接点は、ＯＳＣ＿ＯＵＴポートの信号Ｉ端子とＡＤＣ１の入力側に接続される。

ＳＷ１の信号Ｑ系統は、ｅｘｔ側がＯＳＣ＿ＩＮポートの信号Ｑ端子に接続され、ｉｎｔ側がＤＡＣ２の出力側に接続される。ＳＷ１の信号Ｑ系統の共通接点は、ＯＳＣ＿ＯＵＴポートの信号Ｑ端子とＡＤＣ２の入力側に接続される。

二相正弦波発生部１２０は、マスタとして動作する場合に、制御部１１０から設定を受け付けた周波数に従った基準信号を生成する。ここで、基準信号は、二相正弦波、すなわち複素正弦波であり、従来と同様にＤＤＳ技術を使用して生成される。二相正弦波発生部１２０は、スレーブとして動作する場合には使用されない。

マスタとして動作する場合に、二相正弦波発生部１２０が生成する実部信号は、ＤＡＣ１に入力し、アナログ信号に変換される。そして、ＯＳＣ＿ＯＵＴポートの信号Ｉ端子とＡＤＣ１の入力側に導かれる。また、二相正弦波発生部１２０が生成する虚部信号は、ＤＡＣ２に入力し、アナログ信号に変換される。そして、ＯＳＣ＿ＯＵＴポートの信号Ｑ端子とＡＤＣ２の入力側に導かれる。

スレーブとして動作する場合に、ＯＳＣ＿ＩＮポートの信号Ｉ端子に入力された信号Ｉは、ＯＳＣ＿ＯＵＴポートの信号Ｉ端子とＡＤＣ１の入力側に導かれる。また、ＯＳＣ＿ＩＮポートの信号Ｑ端子に入力された信号Ｑは、ＯＳＣ＿ＯＵＴポートの信号Ｑ端子とＡＤＣ２の入力側に導かれる。

ＰＬＬ１３０は、位相比較部１３１、ループフィルタ１３２、二相正弦波発生部１３３を備えている。二相正弦波発生部１３３は、二相正弦波発生部１２０と同様に、ＤＤＳ技術を使用して複素正弦波を生成する。具体的には、発生周波数制御入力端子を備え、発生周波数制御入力端子に入力された信号に応じた周波数の複素正弦波を生成する。

位相同期回路であるＰＬＬ１３０は、ＡＤＣ１、ＡＤＣ２により得られた複素正弦波の位相と、二相正弦波発生部１３３の出力信号の位相とを、位相比較部１３１で比較し、その出力を、ループフィルタ１３２を介して二相正弦波発生部１３３の発生周波数制御入力端子に入力し、発生周波数を制御する。ＰＬＬ１３０の出力が交流信号生成動作用の基準信号となる。

ＰＬＬ１３０には、マスタとして動作する場合には、自身が発生した基準信号が入力され、スレーブとして動作する場合には、マスタが発生した基準信号が入力される。ＰＬＬ１３０に基準信号が入力された後の動作はマスタもスレーブも同じである。このため、マスタとスレーブとの間で遅延時間に差が生じず、位相制御精度を向上させることができる。なお、図３に示した従来の交流信号発生器５００では、スレーブは、マスタに対して乗算型ＤＡＣ一段分の遅延時間に相当する位相遅れが生じていた。

ここで、ＰＬＬ１３０における位相比較部１３１の動作について説明する。一般に、信号の角周波数をωとしたとき、［数２］〜［数４］に示すように、複素正弦波ｅ^{ｊ（ωｔ＋α）}の、ｅ^{ｊ（ωｔ＋β）}を基準とした位相差（α−β）は、基準側の共役複素数（ｅ^{ｊ（ωｔ＋β）}）^＊と入力信号ｅ^{ｊ（ωｔ＋α）}の積（ｘ＋ｊｙ）を求め、その偏角（ｔａｎ^−１（ｙ／ｘ））として算出することができる。
?ここで、ｔａｎ^−１（ｙ／ｘ）の値域は±π／２であるが、点（ｘ，ｙ）の存在する象限が、第２象限ならπ、第３象限なら−πを加算して補正することにより、容易に±πに拡張することができる。したがって、ｘ、ｙの正負により象限を判定し、象限に応じた補正を行なうことで、位相差（α−β）を正確に求めることができる。

また、ＣＯＲＤＩＣ法として知られるアルゴリズムを使用すれば、２つの値（ｘ，ｙ）を入力することにより、除算を行なうことなく、±πの範囲で位相差（α−β）を求めることができる。

ところで、位相比較する２つの信号の角周波数（ω_１，ω_２）が異なる場合には、位相差は時間ｔとともに（ω_１，ω_２）ｔだけ増加しいく。これにより、±πの範囲を超えてしまい、大きな不連続（±２π）とともに極性の反転が生じるので正常なＰＬＬ動作ができなくなる。

そこで、位相比較部１３１では、例えば、点（ｘ，ｙ）が、第２象限から位相が増加して第３象限に入った場合には２πを加算し、第３象限から位相が減少して第２象限に入った場合には２πを減算することにより、位相比較部１３１の出力値が線形化されて正常なＰＬＬ動作ができるようにしている。
?多くのＰＬＬで使用される「チャージポンプ」を使用した位相比較方法では、位相比較の頻度が信号の１周期毎に１回であるが、上述の演算を行なう位相比較部１３１では、任意の時刻の瞬時値に基づき位相差を求めることができるため、信号の１周期に複数回の位相比較が可能である。

例えば、ＡＤＣ１、ＡＤＣ２、二相正弦波発生部１３３の動作周波数を３７５ｋＨｚの一定値とした場合、基準信号の周波数が５０Ｈｚの場合でも、サンプリングデータ毎に３７５ｋＨｚで位相比較を行なうようにしている。

これにより、ＰＬＬ１３０の応答性が向上できるだけでなく、多数の位相比較結果の平均をループフィルタ１３２で求めることになるので、雑音に対して安定な動作が可能となる。

なお、ループフィルタ１３２はデジタルフィルタ技術を使用して構成されることを除き、通常のＰＬＬのループフィルタと同様の比例・積分特性が主要な特性である。

一般に、二相正弦波発生部１３３の角周波数ωを時間積分したものが瞬時位相であり、その位相と入力信号の瞬時位相との差が位相比較部１３１から得られる。ここで、位相比較部１３１の出力を［ｒａｄ］、二相正弦波発生部１３３の入力を［ｒａｄ／ｓ］で表したときのそれぞれの変換比（即ち利得）を１とし、ループフィルタ１３２の利得をｋの比例特性として制御ループを構成すれば、制御ループの一巡利得は積分特性を持ち、ｓをラプラス変換の演算子として、
一巡利得＝ｋ／ｓ
である。また、一巡利得の大きさが１になる角周波数であるゲイン交差角周波数は、
ゲイン交差角周波数＝ｋ
であり、ゲイン交差角周波数の逆数１／ｋが応答時定数となる。

このように、一巡利得が積分特性を持つため、ループフィルタ１３２を比例特性とするだけで二相正弦波発生部１３３の角周波数ωは入力の角周波数に定常偏差なしに一致するが、位相については、発振周波数に比例した定常偏差を生じる。

そこで、位相の定常偏差を抑え、安定なＰＬＬ動作を得るために、ループフィルタ１３２の特性は、低周波域では積分動作を行ない、ゲイン交差周波数近傍では比例特性とすることで、位相余裕を確保し、高周波域では、二相正弦波発生部１３３に不要な動揺が生じないように減衰特性を持たせている。

ＰＬＬ１３０の出力である動作用基準信号は、交流電圧出力部２００および交流電流出力３００に入力される。

交流電圧出力部２００は、第１位相回転部２０１、第２位相回転部２０２、ＤＡＣ２０３、乗算型ＤＡＣ２０４、電圧増幅部２０５、電圧検出部２０６、ＡＤＣ２０７、直交検波部２０８、位相補正値計算部２０９、振幅制御部２１０を備えている。

交流電流出力部３００は、第１位相回転部３０１、第２位相回転部３０２、ＤＡＣ３０３、乗算型ＤＡＣ３０４、電流増幅部３０５、電流検出部３０６、ＡＤＣ３０７、直交検波部３０８、位相補正値計算部３０９、振幅制御部３１０を備えている。

交流電圧出力部２００と交流電流出力部３００の動作はほぼ同様であるため、以下では交流電圧出力部２００を例に動作を説明する。

ＰＬＬ１３０の二相正弦波発生部１３３の出力であるｅ^ｊωｔは、第１位相回転部２０１に入力される。第１位相回転部２０１には、制御部１１０が設定を受け付けた電圧位相シフト量θｖが設定される。なお、マスタの場合には、θｖ＝０とすればよい。

第１位相回転部２０１は、ＰＬＬ１３０の出力ｅ^ｊωｔに対してθｖを複素乗算することにより位相をθｖだけ回転した複素正弦波信号を生成する。すなわち、ｃｏｓ（θｖ）＋ｊｓｉｎ（θｖ）＝ｅ^ｊθを複素乗算することで、
ｅ^ｊωｔ・ｅ^ｊθｖ＝ｅ^{ｊ（ωｔ＋θｖ）}
が得られる。

第１位相回転部２０１の出力であるｅ^{ｊ（ωｔ＋θｖ）}は、第２位相回転部２０２および直交検波部２０８に入力される。第２位相回転部２０２は、第１位相回転部２０１の出力と、交流電圧出力部２００から実際に出力された交流電圧の位相との差に基づいた位相補正を行なう。

従来の交流信号発生器５００では、位相回転演算後に生じた位相誤差に対する処置は行なっていなかったが、本実施形態の交流信号発生器１００では、実際に出力された位相と目標位相との差に基づいて補正を行なうため、位相制御精度を向上させることができる。

すなわち、実際に出力された交流電圧は、電圧検出部２０６で検出され、ＡＤＣ２０７でデジタル信号に変換されて、直交検波部２０８に入力される。

直交検波部で２０８では、ＡＤＣ２０７から入力された信号に、第１位相回転部２０１の出力であるｅ^{ｊ（ωｔ＋θｖ）}の共役複素数であるｅ^{−ｊ（ωｔ＋θｖ）}を掛け、平滑化した複素数を出力する。

ここで、θｖ＝θとし、交流電圧出力部２００の出力交流電圧が、振幅Ａ、位相φのときのＡＤＣ２０７の出力をＡｃｏｓ（ωｔ＋φ）とすると、
Ａｃｏｓ（ωｔ＋φ）＝Ａ／２（ｅ^{ｊ（ωｔ＋φ）}＋ｅ^{−ｊ（ωｔ＋φ）}）
であるから、直交検波部２０８の乗算結果は、
Ａ／２（ｅ^{ｊ（ωｔ＋φ）}＋ｅ^{−ｊ（ωｔ＋φ）}）・ｅ^{−ｊ（ωｔ＋θ）}＝Ａ／２（ｅ^{ｊ（φ−θ）}＋ｅ^{−ｊ（２ωｔ＋θ−φ）}）
となる。

この乗算結果を平滑化することにより、２ωｔで振動するｅ^{−ｊ（２ωｔ＋θ−φ）}の項は除去され、直交検波部２０８の出力は、
Ａ／２・ｅ^{ｊ（φ−θ）}＝Ａ／２（ｃｏｓ（φ−θ）＋ｊｓｉｎ（φ−θ））
として、実部、虚部ともそれぞれの値が得られる。

整定状態では、（φ−θ）＝０であり、このとき直交検波部２０８の出力は、Ａ／２＋ｊ０となる。

なお、ここでは、ＡＤＣ２０７から入力された信号に、第１位相回転部２０１の出力であるｅ^{ｊ（ωｔ＋θｖ）}の共役複素数であるｅ^{−ｊ（ωｔ＋θｖ）}を掛けたが、複素共役をとらずにｅ^{ｊ（ωｔ＋θｖ）}をそのまま掛けてもよい。この場合、直交検波部２０８出力の虚部の極性が反転するが、後続する位相補正値計算部２０９、第２位相回転部２０２で極性を考慮した演算を行なえばよい。

直交検波部２０８の出力は、位相補正値計算部２０９および振幅制御部２１０に入力される。

ここで、直交検波部２０８の出力をｘ＋ｊｙとすると、位相補正値計算部２０９では、
位相誤差（φ−θ）＝ｔａｎ^−１（ｙ／ｘ）
を求め、現在の補正値θａｄｊに対して（φ−θ）を減算することで修正し、修正した補正値θａｄｊにより、ｃｏｓ（θａｄｊ）＋ｊｓｉｎ（θａｄｊ）を算出して第２位相回転部２０２に出力する。このように、直交検波部２０８における処理と位相補正値計算部２０９における処理とで位相補正値が算出される。

第２位相回転部２０２は、このｃｏｓ（θａｄｊ）＋ｊｓｉｎ（θａｄｊ）と、第１位相回転部２０１から入力した複素正弦波ｅ^{ｊ（ωｔ＋θｖ）}との積の実部を計算し、ＤＡＣ２０３に入力して、アナログ正弦波信号に変換する。

一方、振幅制御部２１０では、直交検波部２０８の出力の絶対値である√（ｘ^２＋ｙ^２）により交流電圧出力部２００の出力交流電圧の振幅を算出する。振幅制御部２１０には、制御部１１０が設定を受け付けた電圧振幅Ａｖが設定されており、算出した振幅と電圧振幅Ａｖとの比に基づいたデジタル値を乗算型ＤＡＣ２０４に出力する。

乗算型ＤＡＣ２０４は、振幅制御部２１０の出力に基づいた振幅調整を行ない、電圧増幅部２０５に出力することで、出力トランスを介して交流電圧が出力される。

このように、雑音の影響を受けにくい直交検波部２０８を用いて、出力交流信号と、目標位相の第１位相回転部２０１の出力値との位相差を検出し、補正を行なっているため、位相誤差を低減し、位相制御精度を向上させることができる。

ここで、位相誤差（φ−θ）が小さければ、直交検波部２０８の出力の絶対値を実部ｘで近似できるので、この近似により演算量の削減ができる。ただし、振幅の整定が位相の整定後となるため整定時間が若干劣化する。

従来の交流信号発生器５００は、制御部５１０、二相正弦波発生部５２０、振幅検出部５７０、振幅制御部５８０における処理をデジタル演算処理で行ない、位相回転演算はアナログ演算処理を行なっていた。このため、抵抗の誤差などのアナログ的な誤差に起因する位相制御精度の低下のおそれがあった。

これに対し、本実施形態の交流信号発生器１００では、制御部１１０、二相正弦波発生部１２０、ＰＬＬ１３０、第１位相回転部２０１、３０１、第２位相回転部２０２、３０２、直交検波部２０８、３０８、位相補正値計算部２０９、３０９、振幅制御部２１０、３１０における各種処理をデジタル演算処理で行なっている。このため、必要な計算分解能を容易に得ることができ、位相制御精度を向上させることができる。

１００…交流信号発生器、１１０…制御部、１２０…二相正弦波発生部、１３０…ＰＬＬ、１３１…位相比較部、１３２…ループフィルタ、１３３…二相正弦波発生部、２００…交流電圧出力部、２０１…第１位相回転部、２０２…第２位相回転部、２０３…ＤＡＣ、２０４…乗算型ＤＡＣ、２０５…電圧増幅部、２０６…電圧検出部、２０７…ＡＤＣ、２０８…直交検波部、２０９…位相補正値計算部、２１０…振幅制御部、３００…交流電流出力、３００…交流電流出力部、３０１…第１位相回転部、３０２…第２位相回転部、３０３…ＤＡＣ、３０４…乗算型ＤＡＣ、３０５…電流増幅部、３０６…電流検出部、３０７…ＡＤＣ、３０８…直交検波部、３０９…位相補正値計算部、３１０…振幅制御部

Claims (5)

1. 周波数の設定を受け付け、前記周波数の基準信号を発生する基準信号発生部と、
   前記基準信号発生部が発生した基準信号あるいは外部から入力した基準信号に追従する動作用基準信号を生成する位相同期部と、
   前記動作用基準信号に同期した交流信号を出力する交流信号出力部と、を備え、
   前記交流信号出力部は、
   位相シフト量の設定を受け付け、前記動作用基準信号の位相を、前記位相シフト量に応じてシフトさせる第１位相回転部と、
   前記第１位相回転部の出力信号と、出力した前記交流信号との位相差を検出する位相差検出部と、
   前記位相差検出部が検出した位相差に基づいて、前記第１位相回転部の出力信号の位相を補正する第２位相回転部と、を備える
   ことを特徴とする交流信号発生器。
2. 前記位相同期部、前記第１位相回転部、前記第２位相回転部は、複素正弦波信号に対してデジタル演算処理を行なうことを特徴とする請求項１に記載の交流信号発生器。
3. 前記位相差検出部は、直交検波部を含んでいることを特徴とする請求項１または２に記載の交流信号発生器。
4. 振幅の設定を受け付け、前記直交検波部の出力信号から算出される振幅と、受け付けた振幅との比に基づいて出力する交流信号の振幅を制御する振幅制御部を備えることを特徴とする請求項３に記載の交流信号発生器。
5. 前記交流信号出力部は、
   交流電圧信号を出力する交流電圧出力部と、交流電流信号を出力する交流電流出力部とを含むことを特徴とする請求項１〜４のいずれか１項に記載の交流信号発生器。