JP2019029496A - 半導体発光装置の製造方法及び半導体発光装置 - Google Patents
半導体発光装置の製造方法及び半導体発光装置 Download PDFInfo
- Publication number
- JP2019029496A JP2019029496A JP2017147055A JP2017147055A JP2019029496A JP 2019029496 A JP2019029496 A JP 2019029496A JP 2017147055 A JP2017147055 A JP 2017147055A JP 2017147055 A JP2017147055 A JP 2017147055A JP 2019029496 A JP2019029496 A JP 2019029496A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor light
- line segment
- light emitting
- electrode
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
Landscapes
- Led Device Packages (AREA)
- Wire Bonding (AREA)
Abstract
【課題】半導体発光装置に含まれる半導体発光素子の位置ずれを容易に検出する。【解決手段】パッケージ基板2の一方の面に形成される第一電極3及び第二電極4及び、前記一方の面に実装され、これら第一電極3及び第二電極4と導通する半導体チップ5それぞれの配置位置を、半導体チップ5の端部のうちの少なくとも二本の平行ではない線分と、第一電極3及び第二電極4が形成される部分と第一電極3及び第二電極4が形成されていない部分との境界のうちの少なくとも二本の平行ではない線分とが平面視で重なるように決定する。第一電極3及び第二電極4に実装された半導体チップ5のうちの少なくとも二本の平行ではない線分と、第一電極3及び第二電極4が形成される部分と第一電極3及び第二電極4が形成されていない部分との境界のうちの少なくとも二本の平行ではない線分との相対的な位置関係に基づき、半導体チップ5の配置位置のずれを検出する。【選択図】図1
Description
本発明は、半導体発光装置の製造方法及び半導体発光装置に関する。
従来、回路基板にチップを表面実装する際に、バンプを介してチップを基板表面に実装する技術が知られている。また、接合後にバンプと接合されるパッドとの位置ずれの有無を、検査する方法等も提案されている(例えば、特許文献1参照。)。
上記従来の検査方法においては、検査用バンプ及び検査用電極を利用してチップの位置ずれを検出するようにしているため、別途検査用バンプ及び検査用電極を形成する必要がある。また、電気的導通状態を確認することにより位置ずれの有無を検出しているため、専用の装置が必要となる。そのため、より容易に位置ずれを検出することの可能な方法が望まれていた。
本発明はこのような事情に鑑みてなされたものであり、位置ずれの検出を容易に行うことの可能な半導体発光装置及び半導体発光素子の位置ずれ検出方法を提供することを目的としている。
本発明はこのような事情に鑑みてなされたものであり、位置ずれの検出を容易に行うことの可能な半導体発光装置及び半導体発光素子の位置ずれ検出方法を提供することを目的としている。
本発明の一実施形態に係る半導体発光装置の製造方法は、基板の一方の面に形成される金属層と、前記基板の一方の面に実装され前記金属層と導通する半導体発光素子との設計上の配置位置を、前記半導体発光素子の端部上に設定され互いに平行でない少なくとも二本の線分を含む第一の線分と、前記基板の一方の面であって前記金属層が形成されている部分と前記金属層が形成されていない部分との境界上に設定され互いに平行でない少なくとも二本の線分を含む第二の線分とが、平面視で重なるように決定しておき、前記基板の一方の面に前記半導体発光素子を実装する際に、前記第一の線分と前記第二の線分との相対的な位置関係に基づき、前記半導体発光素子の前記基板に対する位置ずれを検出する工程を含むことを特徴としている。
また、本発明の他の実施形態に係る半導体発光装置は、基板と、前記基板の一方の面に形成される金属層と、前記基板の一方の面に実装され前記金属層と導通する半導体発光素子と、を備え、前記金属層及び前記半導体発光素子の設計上の配置位置は、前記半導体発光素子の端部上に設定され互いに平行でない少なくとも二本の線分を含む第一の線分と、前記基板の一方の面であって前記金属層が形成されている部分と前記金属層が形成されていない部分との境界上に設定され互いに平行でない少なくとも二本の線分を含む第二の線分とが、平面視で重なることを特徴としている。
なお、ここでいう「平面視で重なる」とは、第一の線分と第二の線分とが平面視で厳密に一致する場合だけでなく、第一の線分と第二の線分とが平面視で重なるとみなすことができる場合も含む。つまり、金属層と半導体発光素子の設計上の配置位置は、第一の線分と第二の線分とが平面視で完全に重なる場合のみならず、第一の線分と第二の線分とが平面視で多少ずれたとしても両者の位置ずれを検出することは可能であるから、両者の設計上のずれとしては、例えば30μm以下のずれを許容することができる。
本発明の一態様によれば、半導体発光装置に含まれる半導体発光素子の基板に対する位置ずれを容易に検出することができる。
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
図1は、本発明の一実施形態に係る半導体発光装置の一例を示す構成図である。図1(a)は平面図、図1(b)は図1(a)のA−A′の断面図、図2は図1(a)の底面図である。
半導体発光装置1は、例えば深紫外線を発光するUVC−LEDを含む発光装置であって、パッケージ基板(基板)2を有し、パッケージ基板2の一方の面には、金属層で構成される第一電極3(例えば、p側電極)及び第二電極4(例えば、n側電極)が形成されている。
半導体発光装置1は、例えば深紫外線を発光するUVC−LEDを含む発光装置であって、パッケージ基板(基板)2を有し、パッケージ基板2の一方の面には、金属層で構成される第一電極3(例えば、p側電極)及び第二電極4(例えば、n側電極)が形成されている。
パッケージ基板2の一方の面には、紫外線発光素子を含む半導体チップ5及びツェナーダイオード6が実装されている。パッケージ基板2及び半導体チップ5は略正方形に形成されており、半導体チップ5は、パッケージ基板2の略中央部に配置され、第一電極3の一部及び第二電極4の一部と接続される。また、半導体発光装置1には、パッケージ基板2上に配置された、第一電極3及び第二電極4、半導体チップ5及びツェナーダイオード6それぞれの側面や、上部を覆うための部材は設けられておらず、パッケージ基板2上に配置された各部は開放された状態、つまり、露出した状態となっている。
そして、半導体チップ5が、この半導体チップ5が実装されるべき位置として予め設定された設計上の配置位置に実装されているときに、半導体チップ5と、第一電極3及び第二電極4とにより、平面視で半導体チップ5の端部の外側に二カ所ずつ、計八箇所に、指標領域7a〜7hが形成されるようになっている。また、指標領域7a〜7hは、半導体チップ5が設計上の配置位置に実装されている状態で、平面視での形状が同一形状となり、予め設定した所定の大きさの矩形形状(以後、指標形状という。)となるようになっている。
パッケージ基板2の他方の面には、金属層で構成される第一電極(例えばp側電極)11及び第二電極(例えばn側電極)12と、放熱用のサーマルパッド13とが形成されている。
パッケージ基板2は、例えばセラミック基板で形成される。また、パッケージ基板2の面積は、十分な熱抵抗低減効果を得ることの可能な面積であることが好ましい。
パッケージ基板2は、例えばセラミック基板で形成される。また、パッケージ基板2の面積は、十分な熱抵抗低減効果を得ることの可能な面積であることが好ましい。
図3は、第一電極3及び第二電極4の形状を示す平面図である。
第一電極3は、例えば図3において、パッケージ基板2の上部側に形成され、第二電極4は下部側に形成され、第一電極3と第二電極4とは互いに接しないように形成される。
第一電極3は、図3に示すように、略矩形形状に形成された矩形部3aと、矩形部3aに連続して形成される凸字状部3bとを備える。凸字状部3bは、矩形部3aの長手方向略中央部に形成され、矩形部3aの第二電極4側の端部には、凸字状部3bを挟んでその両側に凹の字状の切欠き部3c、3dを備える。切欠き部3c、3dは、切欠き部3c、3dの開口端を塞いだ矩形形状が、指標形状と同一形状となるように形成される。
第一電極3は、例えば図3において、パッケージ基板2の上部側に形成され、第二電極4は下部側に形成され、第一電極3と第二電極4とは互いに接しないように形成される。
第一電極3は、図3に示すように、略矩形形状に形成された矩形部3aと、矩形部3aに連続して形成される凸字状部3bとを備える。凸字状部3bは、矩形部3aの長手方向略中央部に形成され、矩形部3aの第二電極4側の端部には、凸字状部3bを挟んでその両側に凹の字状の切欠き部3c、3dを備える。切欠き部3c、3dは、切欠き部3c、3dの開口端を塞いだ矩形形状が、指標形状と同一形状となるように形成される。
第二電極4は、図3に示すように、略矩形形状に形成された矩形部4aを備え、矩形部4aの第一電極3側の端部の、矩形部4aの長手方向略中央部に、凹字状部4bが形成されている。凹字状部4bは、凹字状部4bで囲まれた領域内に、凸字状部3bが収まるように形成される。また、矩形部4aには六箇所に、第二電極4が形成されていない矩形形状の窓部4c〜4fが形成されている。この矩形形状の窓部4c〜4fは、指標形状と同一形状に形成される。
半導体チップ5を第一電極3の一部と第二電極4の一部とに重なるように配置し、且つ半導体チップ5の一辺と、矩形部3aの第二電極4側の辺、つまり、切欠き部3c、3dの開口端を塞ぐ線分を含む辺とが重なるように、半導体チップ5を配置した状態で、窓部4c〜4hは、平面視で、半導体チップ5の他の三つの辺の外側にそれぞれの辺に沿った状態となるように形成される。つまり、窓部4c〜4hの長手方向の一方の辺が半導体チップ5の辺と平面視で重なるように形成される。
また、切欠き部3c及び3dの開口端を塞ぐことで形成される矩形領域と窓部4c〜4hとは、図3において上下左右方向に、それぞれ向かい合う矩形領域及び窓部のいずれかが線対称となる位置に形成される。また、切欠き部3c、3dにより形成される矩形領域と窓部4c〜4hとは、これら矩形領域又は窓部に最も近い半導体チップ5の頂点からの距離が同一となるように形成される。
半導体チップ5の図示しない電極と第一電極3及び第二電極4とは、複数のAuボール(バンプ)5aを介して接合される。図1の場合、3行×3列に配置されたAuボール5aにより接合される。なお、半導体チップ5には、パッケージ基板2と対向する側の面に、図3に示すように形成された第一電極3及び第二電極4と向かい合う位置に、電極(図示せず)が形成されている。
このとき、平面視で、半導体チップ5と第一電極3、第二電極4とのAuボール5aによる接合領域の面積は、半導体チップ5の面積の20%以上90%以下であることが好ましい。接合領域の面積が大きいほど、半導体チップ5を実装する際の位置ずれが生じる可能性が高まる。つまり、半導体チップ5を実装する際の位置ずれの要因の一つとして、接合時に与える超音波振動がある。接合領域の面積が小さい場合には小さな超音波しかかけないため、位置ずれが生じる可能性が低い。逆に、接合領域の面積が大きい場合には強い超音波をかけるため、位置ずれが生じる可能性が高い。
一方、第一電極11は、図2に示すように略長方形に形成され、平面視で第一電極3と重なる位置に配置される。第二電極12は、図2に示すように略長方形に形成され、平面視で第二電極4と重なるように配置される。第二電極12は、一つの角が除去されてカソードマークが形成されている。
平面視で第一電極11と第一電極3とが重なる位置にはビア14及び15が形成され、第二電極12と第二電極4とが重なる位置にはビア16及び17が形成され、これらビア14〜17は、それぞれパッケージ基板2の四隅寄りの位置に配置される。さらに、平面視で、半導体チップ5と重なる位置に放熱用のサーマルパッド13が形成され、第一電極11、第二電極12及びサーマルパッド13は互いに接触しないように間隔を開けて形成される。
平面視で第一電極11と第一電極3とが重なる位置にはビア14及び15が形成され、第二電極12と第二電極4とが重なる位置にはビア16及び17が形成され、これらビア14〜17は、それぞれパッケージ基板2の四隅寄りの位置に配置される。さらに、平面視で、半導体チップ5と重なる位置に放熱用のサーマルパッド13が形成され、第一電極11、第二電極12及びサーマルパッド13は互いに接触しないように間隔を開けて形成される。
なお、ここでは第一電極11と第一電極3、第二電極12と第二電極4を、それぞれ二つのビアによって導通しているが、ビアの数は任意に設定することができる。また、パッケージ基板2の他方の面に形成される第一電極11及び第二電極12は、それぞれ複数形成されていてもよい。
次に、本発明の一実施形態に係る半導体発光装置1において、半導体チップ5の位置ずれの検出方法を説明する。
次に、本発明の一実施形態に係る半導体発光装置1において、半導体チップ5の位置ずれの検出方法を説明する。
半導体チップ5が設計上の配置位置に実装されたとき、つまり、第一電極3の切欠き部3c、3dの開口端を通る線分すなわち、矩形部3aの第二電極4側の辺の一部である線分(第二の線分)と窓部4c〜4hの半導体チップ5側の線分(第二の線分)と、それぞれに対応する半導体チップ5の辺(第一の線分)とが平面視で重なる位置に、半導体チップ5が実装されたときには、図1に示すように、平面視で、半導体チップ5の各辺の外側に各辺に沿って指標領域7a〜7hが存在し、これら指標領域7a〜7hの形状は全て指標形状と同一となる。
一方、半導体チップ5の実際の実装位置が設計上の配置位置からずれた場合には、切欠き部3c、3dを含む矩形領域及び窓部4c〜4hと、半導体チップ5との相対的な位置関係がずれるため、平面視で、切欠き部3c、3dを含む矩形領域及び窓部4c〜4hのいずれかと、半導体チップ5とが重なることになる。その結果、平面視で、半導体チップ5と第一電極3及び第二電極4とで形成される指標領域7a〜7hの形状が同一形状にならない。
例えば、半導体チップ5の右側に存在する窓部4c、4dの一部と、半導体チップ5の下側に存在する窓部4e、4fの一部とが、平面視で半導体チップ5と重なる位置に実装された場合には、図4に示すように、半導体チップ5の右側に形成される指標領域7c、7d及び半導体チップ5の下側に形成される指標領域7e、7gの形状が指標形状と一致しない。また、半導体チップ5の左側に存在する窓部4g、4hの半導体チップ5側の辺と、半導体チップ5の対応する辺とは平面視で重ならず、窓部4g及び4hと、半導体チップ5の対応する辺との間に隙間ができる。同様に、図4において、半導体チップ5の上側に存在する切欠き部3c、3dの開口端を結ぶ線分と、半導体チップ5の対応する辺とは平面視で重ならず、切欠き部3c、3dの開口端に連続する線分と、半導体チップ5の対応する辺との間に隙間ができる。
したがって、指標領域7a〜7hが形成されるかどうか、また、形成された指標領域の形状から、半導体チップ5の実装位置は設計上の配置位置からずれていること、また、設計上の配置位置から右下方向にずれていることを認識することができ、さらに、半導体チップ5の端部と、窓部4c〜4fとの重なり具合から、ずれ量を検出することができる。すなわち、半導体チップ5が設計上の配置位置に実装されたときには指標領域7a〜7hの形状は指標形状と同一となるはずであるから、形成された指標領域7c〜7fの短手方向の長さと、指標形状の短手方向の長さとの差はずれ量を表すことになる。
このように、指標領域7a〜7hが形成されるか否か、また指標領域7a〜7hの形状といった、指標領域7a〜7hの形成状況を監視することによって、半導体チップ5の位置ずれを容易に検出することができる。また、指標領域7a〜7hは、第一電極3及び第二電極4の一部で構成しているため、位置ずれ検出用の部材を別途設けることなく実現することができる。また、指標領域7a〜7hの形成状況を監視するだけで位置ずれを検出することができるため、指標領域7a〜7hの形状を目視可能な程度の大きさに形成することによって、目視で容易に検出することができる。
また、このとき、指標領域7a〜7hの短手方向の長さを、半導体チップ5の許容可能なずれ量に設定しておく。これによって、半導体チップ5の実装位置が、設計上の配置位置に対してずれていても、半導体チップ5の向かい合う一対の辺の少なくともいずれか一方に、平面視で半導体チップ5の辺と切欠き部3c、3d又は窓部4c〜4hとで囲まれる指標領域が形成されていれば、半導体チップ5の実装位置は設計上の配置位置からずれてはいるが、そのずれ量は許容範囲であることを容易に認識することができる。逆に、半導体チップ5の向かい合う一対の辺のいずれにも、平面視で半導体チップ5の辺と切欠き部3c、3d又は窓部4c〜4hとによって指標領域が形成されていない場合、つまり、半導体チップ5と、切欠き部3c、3d又は窓部4c〜4hとの間に隙間が生じているか、切欠き部3c、3d、窓部4c〜4h全体が半導体チップ5によって覆われている場合には、半導体チップ5の実装位置のずれ量は許容範囲を超えていることを容易に認識することができ、さらに、これらを目視によって容易に認識することができる。
また、指標領域7a〜7hの形成状況を監視すればよいため、例えば、指標領域7a〜7hを含む領域を撮影し、撮影画像を用いて画像処理によって位置ずれを検出することも可能である。
位置ずれの検出は、例えば、半導体チップ5をパッケージ基板2に実装する工程において、位置ずれを検出するようにしてもよく、或いは、半導体チップ5を実装した後の検査工程等において、位置ずれを検出するようにしてもよい。
位置ずれの検出は、例えば、半導体チップ5をパッケージ基板2に実装する工程において、位置ずれを検出するようにしてもよく、或いは、半導体チップ5を実装した後の検査工程等において、位置ずれを検出するようにしてもよい。
また、切欠き部3c、3dを含む矩形領域及び窓部4c〜4fと、半導体チップ5との相対的な位置関係を監視すればよいため、簡易な演算によって、位置ずれの有無、ずれ量、ずれの発生方向を容易に検出することができる。
また、指標領域7a〜7hは平面視で半導体チップ5の四辺それぞれに接して形成されるようにしている。そのため、誤って半導体チップ5とは異なる種類の半導体チップを実装した場合には、これを容易に検出することができる。すなわち、例えば、誤って実装した半導体チップのサイズが本来の半導体チップ5のサイズよりも小さい場合には、例えば、半導体チップの上側及び右側に形成される指標領域7a〜7dは、指標形状と同一形状となる。一方、半導体チップの下側の辺及び左側辺は、平面視で、窓部4e〜4hと重ならず、隙間ができる。
また、指標領域7a〜7hは平面視で半導体チップ5の四辺それぞれに接して形成されるようにしている。そのため、誤って半導体チップ5とは異なる種類の半導体チップを実装した場合には、これを容易に検出することができる。すなわち、例えば、誤って実装した半導体チップのサイズが本来の半導体チップ5のサイズよりも小さい場合には、例えば、半導体チップの上側及び右側に形成される指標領域7a〜7dは、指標形状と同一形状となる。一方、半導体チップの下側の辺及び左側辺は、平面視で、窓部4e〜4hと重ならず、隙間ができる。
本来実装されるべき半導体チップである半導体チップ5の実装位置に位置ずれが生じた場合、半導体チップ5の向かい合う辺のいずれか一方のみに指標領域が形成されその形状は指標形状と異なり、他方の辺は窓部又は切欠き部を含んで形成される矩形領域と重ならない状態となるか、又は、半導体チップ5の向かい合う辺のいずれか一方側は、窓部又は切欠き部を含んで形成される矩形領域全てが半導体チップ5と重なり、他方の辺は窓部又は切欠き部を含んで形成される矩形領域と重ならない状態となる。つまり、本来実装されるべき半導体チップ5を実装したときと、半導体チップ5よりもサイズの小さい半導体チップを実装したときとでは、実装位置に位置ずれが生じたときの、指標領域の形成状況が異なる。したがって、指標領域の形成状況を監視することによって、サイズの異なる半導体チップが実装されたことも検出することができる。
なお、上記実施形態においては、半導体チップ5が設計上の配置位置に配置されたときに、図1に示すように、平面視で半導体チップ5の周囲に沿って同一形状の8個の指標領域7a〜7hが形成されるように、第一電極3及び第二電極4を形成した場合について説明したが、これに限るものではない。指標領域は、線対称となるように配置する必要はなくまた、各辺にそれぞれに少なくとも一つまたは三以上の指標領域が形成されるようにしてもよい。
また、半導体チップ5が設計上の配置位置に配置されたときに形成される指標領域の形状は、必ずしも矩形形状でなくてもよく、平面視で半導体チップ5の端部と重なる辺、つまり、指標領域の長手方向の一方の辺と、指標領域の長手方向の他方の辺とが平行であればよく、例えば台形状であってもよい。
また、半導体チップ5が設計上の配置位置に配置されたときに形成される指標領域の形状は、必ずしも同一でなくともよい。指標領域の短手方向の幅は、ずれ量の許容範囲の判定基準として用いることができるため、同一の辺に形成されている指標領域間で、短手方向の幅を異ならせるようにしてもよい。
また、半導体チップ5が設計上の配置位置に配置されたときに形成される指標領域の形状は、必ずしも同一でなくともよい。指標領域の短手方向の幅は、ずれ量の許容範囲の判定基準として用いることができるため、同一の辺に形成されている指標領域間で、短手方向の幅を異ならせるようにしてもよい。
また、例えば、図5に示すように、第一電極3を略鍵型に形成すると共に、鍵型の内側に凸字状部31を形成する。第二電極4を、第一電極3の鍵型の内側に収まる略矩形形状に形成すると共に、略矩形形状の第二電極4の一辺に第一電極3の凸字状部31が収まる凹字状部41を形成する。
図5の場合、半導体チップ5の隣り合う二辺が、第一電極3の鍵型の内側の角部を形成する二辺と平面視で重なる位置が、半導体チップ5の設計上の配置位置となる。
図5の場合、半導体チップ5の隣り合う二辺が、第一電極3の鍵型の内側の角部を形成する二辺と平面視で重なる位置が、半導体チップ5の設計上の配置位置となる。
図5に示すように、平面視で、第一電極3の鍵型の内側の角部を形成する二つの辺と半導体チップ5とが重なれば、設計上の配置位置に実装されていると判断することができる。
一方、第一電極3の鍵型の内側の角部を形成する二つの辺と、半導体チップ5の隣り合う二辺とが平面視で重ならなければ、位置ずれが生じていると判断することができる。
一方、第一電極3の鍵型の内側の角部を形成する二つの辺と、半導体チップ5の隣り合う二辺とが平面視で重ならなければ、位置ずれが生じていると判断することができる。
また、図6に示すように、図5において、さらに、図1(a)に示すように、半導体チップ5の上側及び右側に、指標領域7a〜7dが形成されるようにしてもよい。つまり、図5に示す第一電極3及び第二電極4のパターンにおいて、さらに、第一電極3の鍵型の内側の角部を形成する二つの辺それぞれに、二つずつ切欠き部32〜35を設ける。
この場合、図6に示すように、平面視で、第一電極3の鍵型の内側の角部を形成する二つの辺と半導体チップ5の隣り合う二辺とが重なり、且つ、指標領域7a〜7dの形状が全て指標形状と同一であれば、半導体チップ5は設計上の配置位置に実装されているとみなすことができる。
この場合、図6に示すように、平面視で、第一電極3の鍵型の内側の角部を形成する二つの辺と半導体チップ5の隣り合う二辺とが重なり、且つ、指標領域7a〜7dの形状が全て指標形状と同一であれば、半導体チップ5は設計上の配置位置に実装されているとみなすことができる。
一方、半導体チップ5が設計上の配置位置に実装されていない場合には、第一電極3に形成された四つの切欠き部32〜35と、半導体チップ5との相対位置関係がずれるため、第一電極3の鍵型の内側の角部を形成する二つの辺と半導体チップ5とが一致せず、また、半導体チップ5の二つの辺に沿って形成されるべき指標領域7a〜7dのうち、いずれかの形状が指標形状と異なり、また、他の指標領域は形成されず切欠き部と半導体チップ5との間に隙間が生じた状態となる。そのため、位置ずれが生じていると判断することができる。また、この場合も、指標領域の形成状況から、どの方向にずれが生じたか、また、そのずれ量を検出することができる。
この場合も、指標領域7a〜7dの、数、配置位置、形状、短手方向の幅、等は任意の設定することができる。
なお、図6では、半導体チップ5の上側及び右側に指標領域7a〜7dが形成されるようにした場合について説明したが、半導体チップ5の下側及び左側に指標領域が形成されるようにしてもよい。
なお、図6では、半導体チップ5の上側及び右側に指標領域7a〜7dが形成されるようにした場合について説明したが、半導体チップ5の下側及び左側に指標領域が形成されるようにしてもよい。
さらに、図7に示すように、指標領域の形状が、多段形状となるようにしてもよい。つまり、図7に示すように、半導体チップ5が設計上の配置位置に実装された状態で、平面視で半導体チップ5の辺と重なる線分と、この半導体チップ5の辺と重なる線分と平行な半導体チップ5の外側に位置する二本の線分とにより形成される階段状となるように、第一電極3に切欠き部36を形成し、第二電極4には窓部42、43及び切欠き部44を形成する。つまり、半導体チップ5の辺と重なる部分が底部、この底部となる部分と平行な半導体チップ5の外側に位置する二本の線分のうちの一方が一段目、他方が二段目となるように、切欠き部及び窓部を形成する。なお、各段の高さは同一とする。これにより、半導体チップ5が設計上の配置位置に実装された状態で、半導体チップ5の各辺に一つずつその周囲に階段状の指標領域が形成されることになる。
この場合、図7に示すように、平面視で、各指標領域の形状が同一形状となれば、半導体チップ5は設計上の配置位置に実施されているとみなすことができる。
一方、半導体チップ5が設計上の配置位置に実装されていない場合には、第一電極3、第二電極4と、半導体チップ5との相対位置関係がずれるため、形成される指標領域が所定の指標形状とならない。また、図7の場合、ずれが生じていないときの指標領域の形状、つまり、指標形状は多段形状であるため、形成された指標領域において、半導体チップ5の端部が、指標形状のどの部分に相当する位置に存在するかを判断することによって、ずれ量を多段階で検出することができる。つまり、半導体チップ5の端部が多段形状の一段目の部分と重なるのか、二段目の部分と重なるかを判断することで、ずれ量を二段階で判断することができる。また、図7に示すように指標領域が多段形状を有するため、半導体チップ5の端部が多段形状の何段目に存在するかを容易に目視で検出することができる。
一方、半導体チップ5が設計上の配置位置に実装されていない場合には、第一電極3、第二電極4と、半導体チップ5との相対位置関係がずれるため、形成される指標領域が所定の指標形状とならない。また、図7の場合、ずれが生じていないときの指標領域の形状、つまり、指標形状は多段形状であるため、形成された指標領域において、半導体チップ5の端部が、指標形状のどの部分に相当する位置に存在するかを判断することによって、ずれ量を多段階で検出することができる。つまり、半導体チップ5の端部が多段形状の一段目の部分と重なるのか、二段目の部分と重なるかを判断することで、ずれ量を二段階で判断することができる。また、図7に示すように指標領域が多段形状を有するため、半導体チップ5の端部が多段形状の何段目に存在するかを容易に目視で検出することができる。
また、図7では、平面視で半導体チップ5の各辺に指標領域が形成されるようにしているため、半導体チップ5とは異なるサイズのチップが実装された場合には、半導体チップ5が実装されたときとは、指標領域の形成状況が異なるため、指標領域の形成状況を監視することによって、サイズの異なるチップが実装されたことをも検出することができる。
なお、図7では、指標領域を二段の多段形状となるようにした場合について説明したが、三段以上の多段形状とすることも可能である。また、必ずしも階段形状でなくともよく、半導体チップ5が設計上の配置位置に配置されたときに、平面視で、半導体チップ5の辺と重なる部分と、この半導体チップ5の辺と重なる部分と平行な一又は複数の線分とを含む形状であれば、どのような形状であってもよい。また、各段の高さは同一でなくともよい。
なお、図7では、指標領域を二段の多段形状となるようにした場合について説明したが、三段以上の多段形状とすることも可能である。また、必ずしも階段形状でなくともよく、半導体チップ5が設計上の配置位置に配置されたときに、平面視で、半導体チップ5の辺と重なる部分と、この半導体チップ5の辺と重なる部分と平行な一又は複数の線分とを含む形状であれば、どのような形状であってもよい。また、各段の高さは同一でなくともよい。
また、例えば、指標領域を三段以上の多段形状とし、例えば、指標形状の一段目と二段目との境界と、半導体チップ5の端部とが重なるようにしてもよい。このようにすることによって、例えば、半導体チップ5の実装位置が右側にずれた場合、半導体チップ5の右端が、半導体チップ5の右側に存在する指標領域の二段目に位置するか三段目に位置するかによりずれ量を検出することができる。このとき、指標形状の一段目の高さを二段目の高さよりも低く設定しておけば、半導体チップ5の左端が、半導体チップ5の左側に存在する指標領域の一段目に位置するか否かによって、二段目の高さ相当のずれ量よりも小さい単位で、ずれ量を検出することができる。
また、図7では、第二電極4側に凸字形状に突出した第一電極3を挟んで、指標領域が形成される場合について説明したが、これに限るものではない。凸字形状に突出した第一電極3の右側又は左側のみに指標領域が形成されるようにしてもよく、また、凸字形状に突出した第一電極3の右側又は左側の一方の側のみに指標領域が形成されるようにしてもよい。
また、上記実施形態においては、切欠き部又は窓部を形成する場合について説明したが、半導体チップ5が設計上の配置位置に配置されたときに、平面視で、半導体チップ5の辺と重なる部分と、この半導体チップ5の辺と重なる部分と平行な一又は複数の線分とを含む一つの切欠き部又は一つの窓部であってもよく、また、複数の切欠き部又は窓部を設け、これら複数の切欠き部又は窓部のそれぞれに、半導体チップ5の辺と重なる部分と平行な一又は複数の線分をそれぞれ含むようにしてもよい。
また、上記実施形態では、半導体発光装置1はパッケージに収納されておらず、半導体チップ5等は露出している場合について説明したが、パッケージに収納されている場合であっても適用することができる。
また、上記実施形態では、半導体発光装置1はパッケージに収納されておらず、半導体チップ5等は露出している場合について説明したが、パッケージに収納されている場合であっても適用することができる。
<本実施形態の効果>
本実施形態は、以下の効果(1)〜(3)を奏する。
(1)本発明の一実施形態に係る半導体発光装置1は、半導体チップ5が設計上の配置位置に実装されたときに、半導体チップ5の各辺に沿って、予め設定した指標形状を有する指標領域が形成されるように、第一電極3及び第二電極4を形成すること、または半導体チップ5の各辺に沿って、第一電極3及び第二電極4の端部(つまり、第一電極3、第二電極4が形成されている領域と形成されていない領域との境界)の一部が存在するように第一電極3及び第二電極4を形成すること、等、半導体チップ5の少なくとも隣り合う二辺が、第一電極3及び第二電極4の端部の一部と重なるように第一電極3及び第二電極4を形成するようにした。そのため、半導体チップ5の所定の辺と、この辺に対応する第一電極3の一部及び第二電極4の一部とが平面視で重なるか否かを判定することによって、半導体チップ5の位置ずれを容易に検出することができる。
本実施形態は、以下の効果(1)〜(3)を奏する。
(1)本発明の一実施形態に係る半導体発光装置1は、半導体チップ5が設計上の配置位置に実装されたときに、半導体チップ5の各辺に沿って、予め設定した指標形状を有する指標領域が形成されるように、第一電極3及び第二電極4を形成すること、または半導体チップ5の各辺に沿って、第一電極3及び第二電極4の端部(つまり、第一電極3、第二電極4が形成されている領域と形成されていない領域との境界)の一部が存在するように第一電極3及び第二電極4を形成すること、等、半導体チップ5の少なくとも隣り合う二辺が、第一電極3及び第二電極4の端部の一部と重なるように第一電極3及び第二電極4を形成するようにした。そのため、半導体チップ5の所定の辺と、この辺に対応する第一電極3の一部及び第二電極4の一部とが平面視で重なるか否かを判定することによって、半導体チップ5の位置ずれを容易に検出することができる。
このとき、第一電極3及び第二電極4の端部の一部を基準として位置ずれの有無を検出しているため、位置ずれの有無を視覚的に容易に検出することができる。
また、位置ずれの有無を検出するための部材を別途設けることなく、検出することができるため、コストの大幅な増加等を伴うことなく容易に実現することができる。
また、半導体チップ5が設計上の配置位置に実装されたときの、第一電極3及び第二電極4と半導体チップ5の端部との相対位置は所定の位置関係となるように設定されているから、位置ずれ検出対象の半導体チップ5の端部と、第一電極3及び第二電極4との相対的な位置関係を検出することによって、ずれ量を容易に検出することができる。
また、位置ずれの有無を検出するための部材を別途設けることなく、検出することができるため、コストの大幅な増加等を伴うことなく容易に実現することができる。
また、半導体チップ5が設計上の配置位置に実装されたときの、第一電極3及び第二電極4と半導体チップ5の端部との相対位置は所定の位置関係となるように設定されているから、位置ずれ検出対象の半導体チップ5の端部と、第一電極3及び第二電極4との相対的な位置関係を検出することによって、ずれ量を容易に検出することができる。
(2)また、半導体チップ5が設計上の配置位置に実装されたときに、半導体チップ5の端部と、第一電極3及び第二電極4の一部とが重なるだけでなく、予め設定した矩形形状である指標形状となる指標領域が形成されるようにすることによって、本来指標領域が形成されるべき辺に、指標形状と同一形状の指標領域が形成されているか否かを判定することによって、ずれ量が許容範囲内であるか否かを視覚的に容易に検出することができる。
(3)また、半導体チップ5が設計上の配置位置に実装されたときに、半導体チップ5の端部と、第一電極3及び第二電極4の一部とが重なるだけでなく、予め設定した多段形状である指標形状となる指標領域が形成されるようにすることによって、半導体チップ5の端部が多段形状の何段目に存在するかを判断することにより、ずれ量を段階的に視覚的に容易に検出することができる。
以上、本発明の実施形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
1 半導体発光装置
2 パッケージ基板
3 第一電極
4 第二電極
5 半導体チップ
11 第一電極
12 第二電極
13 サーマルパッド
14〜17 ビア
2 パッケージ基板
3 第一電極
4 第二電極
5 半導体チップ
11 第一電極
12 第二電極
13 サーマルパッド
14〜17 ビア
Claims (12)
- 基板の一方の面に形成される金属層と、前記基板の一方の面に実装され前記金属層と導通する半導体発光素子との設計上の配置位置を、前記半導体発光素子の端部上に設定され互いに平行でない少なくとも二本の線分を含む第一の線分と、前記基板の一方の面であって前記金属層が形成されている部分と前記金属層が形成されていない部分との境界上に設定され互いに平行でない少なくとも二本の線分を含む第二の線分とが、平面視で重なるように決定しておき、
前記基板の一方の面に前記半導体発光素子を実装する際に、前記第一の線分と前記第二の線分との相対的な位置関係に基づき、前記半導体発光素子の前記基板に対する位置ずれを検出する工程を含む半導体発光装置の製造方法。 - 前記半導体発光素子は矩形形状であって、
前記半導体発光素子の四辺のうちの隣り合う二辺それぞれに含まれる線分を、前記第一の線分とした請求項1に記載の半導体発光装置の製造方法。 - 前記半導体発光素子は矩形形状であって、
前記半導体発光素子の四辺それぞれに含まれる線分を、前記第一の線分とした請求項1に記載の半導体発光装置の製造方法。 - 基板と、
前記基板の一方の面に形成される金属層と、
前記基板の一方の面に実装され前記金属層と導通する半導体発光素子と、を備え、
前記金属層及び前記半導体発光素子の設計上の配置位置は、前記半導体発光素子の端部上に設定され互いに平行でない少なくとも二本の線分を含む第一の線分と、前記基板の一方の面であって前記金属層が形成されている部分と前記金属層が形成されていない部分との境界上に設定され互いに平行でない少なくとも二本の線分を含む第二の線分とが、平面視で重なる半導体発光装置。 - 前記半導体発光素子は矩形形状であって、
前記半導体発光素子の四辺のうちの隣り合う二辺それぞれに含まれる線分を前記第一の線分とする請求項4に記載の半導体発光装置。 - 前記半導体発光素子は矩形形状であって、
前記半導体発光素子の四辺のそれぞれに含まれる線分を前記第一の線分とする請求項4に記載の半導体発光装置。 - 前記境界は、前記半導体発光素子が前記設計上の配置位置に配置された状態で、前記第二の線分に含まれる線分と平行な線分を、前記第二の線分に含まれる線分の両側又は少なくともいずれか一方の側に含む請求項4から請求項6のいずれか一項に記載の半導体発光装置。
- 前記金属層は、
前記第二の線分に含まれる線分と連続して設けられ、平面視で、前記境界のうちの前記第二の線分に含まれる線分と平行な線分を含む前記半導体発光素子側に開口した切欠き部と、
平面視で前記第二の線分に含まれる線分及び前記境界のうちの前記第二の線分に含まれる線分と平行な線分を含む窓部と、の少なくともいずれか一方を含む請求項7に記載の半導体発光装置。 - 前記切欠き部及び前記窓部の少なくともいずれか一方は、平面視で、前記第二の線分に含まれる線分と平行な線分を複数含む請求項8に記載の半導体発光装置。
- 前記半導体発光素子は、バンプを介して前記金属層と接合されている、請求項4から請求項9のいずれか一項に記載の半導体発光装置。
- 平面視で、前記半導体発光素子と前記金属層との接合領域の面積は、前記半導体発光素子の面積の20%以上90%以下である請求項4から請求項10のいずれか一項に記載の半導体発光装置。
- 前記半導体発光素子は紫外線発光素子である請求項4から請求項11のいずれか一項に記載の半導体発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017147055A JP2019029496A (ja) | 2017-07-28 | 2017-07-28 | 半導体発光装置の製造方法及び半導体発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017147055A JP2019029496A (ja) | 2017-07-28 | 2017-07-28 | 半導体発光装置の製造方法及び半導体発光装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019029496A true JP2019029496A (ja) | 2019-02-21 |
Family
ID=65476561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017147055A Pending JP2019029496A (ja) | 2017-07-28 | 2017-07-28 | 半導体発光装置の製造方法及び半導体発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019029496A (ja) |
-
2017
- 2017-07-28 JP JP2017147055A patent/JP2019029496A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102475495B1 (ko) | 반도체 장치 | |
JP2005109187A (ja) | フリップチップ実装回路基板およびその製造方法ならびに集積回路装置 | |
TW201530758A (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP6566625B2 (ja) | 電子部品、電子モジュール及びこれらの製造方法、電子機器 | |
US8508055B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI566353B (zh) | 半導體結構及其製造方法 | |
KR20080037681A (ko) | 반도체 칩 및 그 제조 방법 및 반도체 장치 | |
JP2019029496A (ja) | 半導体発光装置の製造方法及び半導体発光装置 | |
JP6040993B2 (ja) | 半導体装置及びその製造方法 | |
US9196590B2 (en) | Perforated electronic package and method of fabrication | |
CN113130428A (zh) | 半导体元件封装结构 | |
TW201444041A (zh) | 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法 | |
JP2008283024A (ja) | 半導体装置及びその製造方法 | |
JP5971171B2 (ja) | 絶縁基板及びその製造方法、半導体装置 | |
JP5546363B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2016027664A (ja) | 半導体装置 | |
JP2015076440A (ja) | 半導体モジュール | |
CN105283951A (zh) | 半导体装置 | |
JP2019129184A (ja) | 半導体発光装置の製造方法及び半導体発光装置 | |
KR20150059496A (ko) | 발광 장치 및 그 제조 방법 | |
JP2018032796A (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP5552261B2 (ja) | 半導体装置 | |
JP4086016B2 (ja) | 熱電モジュール搭載パッケージ | |
JP2007059547A (ja) | 半導体チップおよび半導体チップの製造方法 | |
JP2014216448A (ja) | 半導体素子及びその製造方法 |