JP2019021947A - Electronic component, connection body, manufacturing method of connection body, and connection method of electronic component - Google Patents

Electronic component, connection body, manufacturing method of connection body, and connection method of electronic component Download PDF

Info

Publication number
JP2019021947A
JP2019021947A JP2018210886A JP2018210886A JP2019021947A JP 2019021947 A JP2019021947 A JP 2019021947A JP 2018210886 A JP2018210886 A JP 2018210886A JP 2018210886 A JP2018210886 A JP 2018210886A JP 2019021947 A JP2019021947 A JP 2019021947A
Authority
JP
Japan
Prior art keywords
output
input
electronic component
area
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018210886A
Other languages
Japanese (ja)
Other versions
JP6719529B2 (en
Inventor
堅一 平山
Kenichi Hirayama
堅一 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2018210886A priority Critical patent/JP6719529B2/en
Publication of JP2019021947A publication Critical patent/JP2019021947A/en
Application granted granted Critical
Publication of JP6719529B2 publication Critical patent/JP6719529B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

To improve connection reliability by cancelling pressure difference caused by a thermo-compression bonding head even in electronic components having area difference between an input bump region and an output bump region and disposed asymmetrically.SOLUTION: On a mounting surface 2 onto a circuit board 14, an output bump region 4 is provided in which output bumps 3 are arrayed proximately to one side 2a of a pair of opposite side edges, and an input bump region 6 is provided in which input bumps 5 are arrayed proximately to the other side 2b of the pair of side edges. The output bump region 4 and the input bump region 6 have different area and are disposed asymmetrically on the mounting surface 2. One bump region having relatively larger area out of the output bump region 4 or the input bump region 6, is formed inside of the proximate one or other side edge 2a or 2b by distance equal to or more than 4% of width W between the pair of side edges.SELECTED DRAWING: Figure 1

Description

本発明は、接着剤を介して回路基板上に接続される電子部品、回路基板上に電子部品が接続された接続体、接続体の製造方法及び電子部品の接続方法に関し、特に、回路基板への実装面に複数のバンプ電極が非対称に配置されている電子部品と、この電子部品が接続された接続体、接続体の製造方法及び電子部品の接続方法に関する。   The present invention relates to an electronic component connected to a circuit board via an adhesive, a connection body in which the electronic component is connected to the circuit board, a manufacturing method of the connection body, and a connection method of the electronic component, and more particularly to the circuit board. The present invention relates to an electronic component in which a plurality of bump electrodes are arranged asymmetrically on the mounting surface, a connection body to which the electronic component is connected, a manufacturing method of the connection body, and a connection method of the electronic component.

従来、各種電子機器の回路基板にICチップやLSIチップ等の電子部品が接続された接続体が提供されている。近年、各種電子機器においては、ファインピッチ化、軽量薄型化等の観点から、電子部品として、実装面に突起状の電極であるバンプが配列されたICチップやLSIチップを用いて、これらICチップ等の電子部品を直接回路基板上に実装するいわゆるCOB(chip on board)や、COG(chip on glass)が採用されている。   2. Description of the Related Art Conventionally, a connection body is provided in which electronic components such as an IC chip and an LSI chip are connected to circuit boards of various electronic devices. In recent years, various electronic devices use IC chips or LSI chips in which bumps, which are protruding electrodes, are arranged on the mounting surface as electronic components from the viewpoints of fine pitch, light weight, and thinning. So-called COB (chip on board) or COG (chip on glass) for directly mounting electronic components on the circuit board is employed.

COB接続やCOG接続においては、回路基板の端子部上に、異方性導電フィルムを介してICチップが熱圧着されている。異方性導電フィルムは、熱硬化型のバインダー樹脂に導電性粒子を混ぜ込んでフィルム状としたもので、2つの導体間で加熱圧着されることにより導電粒子で導体間の電気的導通がとられ、バインダー樹脂にて導体間の機械的接続が保持される。異方性導電フィルムを構成する接着剤としては、通常、信頼性の高い熱硬化性の接着剤を用いるようになっている。また一方で、光硬化性樹脂による接続や、熱硬化と光硬化を併用した接続方法も用いられているが、ツールにより加圧する場合において、熱硬化性接着剤と同様の問題を含むと想定される。   In COB connection and COG connection, an IC chip is thermocompression-bonded on a terminal portion of a circuit board via an anisotropic conductive film. An anisotropic conductive film is a film formed by mixing conductive particles in a thermosetting binder resin, and heat conduction is performed between two conductors so that electrical conduction between the conductors is achieved with the conductive particles. The mechanical connection between the conductors is maintained by the binder resin. As an adhesive constituting the anisotropic conductive film, a highly reliable thermosetting adhesive is usually used. On the other hand, connection using a photo-curable resin or a connection method using both thermosetting and photo-curing is also used. However, in the case of applying pressure with a tool, it is assumed that the same problems as thermosetting adhesives are included. The

バンプ付きICチップ50は、例えば図5(a)に示すように、回路基板の実装面に、一方の側縁50aに沿って入力バンプ51が一列で配列された入力バンプ領域52が形成され、一方の側縁50aと対向する他方の側縁50bに沿って出力バンプ53が二列の千鳥状に配列された出力バンプ領域54が設けられている。バンプ配列はICチップの種類によって様々であるが、一般に、従来のバンプ付きICチップは、入力バンプ51の数よりも出力バンプ53の数が多く、入力バンプ領域52の面積よりも出力バンプ領域54の面積が広くなり、また入力バンプ51の形状が出力バンプ53の形状よりも大きく形成されている。   For example, as shown in FIG. 5A, the bumped IC chip 50 has an input bump area 52 in which input bumps 51 are arranged in a line along one side edge 50a on the mounting surface of the circuit board. An output bump area 54 in which output bumps 53 are arranged in two rows in a zigzag manner is provided along the other side edge 50b facing one side edge 50a. The bump arrangement varies depending on the type of IC chip. In general, a conventional IC chip with bumps has a larger number of output bumps 53 than the number of input bumps 51, and an output bump area 54 than the area of the input bump area 52. And the shape of the input bump 51 is formed larger than the shape of the output bump 53.

そして、COG実装では、異方性導電フィルム55を介して回路基板56の電極端子57上にICチップ50が搭載された後、熱圧着ヘッド58によりICチップ50の上から加熱押圧する。この熱圧着ヘッド58による熱加圧によって、異方性導電フィルム55のバインダー樹脂が溶融して各入出力バンプ51,53と回路基板56の電極端子57との間から流動するとともに、各入出力バンプ51,53と回路基板56の電極端子57との間に導電性粒子が挟持され、この状態でバインダー樹脂が熱硬化する。これにより、ICチップ50は、回路基板56上に電気的、機械的に接続される。   In COG mounting, the IC chip 50 is mounted on the electrode terminal 57 of the circuit board 56 via the anisotropic conductive film 55, and then heated and pressed from above the IC chip 50 by the thermocompression bonding head 58. By the heat and pressure by the thermocompression bonding head 58, the binder resin of the anisotropic conductive film 55 is melted and flows from between the input / output bumps 51 and 53 and the electrode terminals 57 of the circuit board 56, and each input / output. Conductive particles are sandwiched between the bumps 51 and 53 and the electrode terminal 57 of the circuit board 56, and in this state, the binder resin is thermally cured. As a result, the IC chip 50 is electrically and mechanically connected to the circuit board 56.

特開2004−214373号公報JP 2004-214373 A

ここで、上述したように、バンプ付きICチップ50等の電子部品は、実装面に形成された入力バンプ51と出力バンプ53との各バンプ配列及び大きさが異なり、入力バンプ領域52と出力バンプ領域54とに面積差を有する。また、電子部品は、入力バンプ領域52と出力バンプ領域54とが実装面において非対称に配置されている。   Here, as described above, in the electronic component such as the IC chip 50 with bumps, the bump arrangement and size of the input bump 51 and the output bump 53 formed on the mounting surface are different, and the input bump region 52 and the output bump are different. There is an area difference from the region 54. In the electronic component, the input bump area 52 and the output bump area 54 are asymmetrically arranged on the mounting surface.

そのため、従来のCOB接続やCOG接続においては、熱圧着ヘッド58による入力バンプ51と出力バンプ53に掛かる押圧力が不均一となり、例えば出力バンプ領域54においては、他方の側縁50b側に配列された出力バンプ53と、実装面の内側に配列された出力バンプ53とで、圧力差が生じ得る。   Therefore, in the conventional COB connection or COG connection, the pressing force applied to the input bump 51 and the output bump 53 by the thermocompression bonding head 58 becomes non-uniform. For example, in the output bump region 54, it is arranged on the other side edge 50b side. There may be a pressure difference between the output bump 53 and the output bump 53 arranged on the inner side of the mounting surface.

また、熱圧着ヘッド58による圧力が入力バンプ領域52と出力バンプ領域54との各内側縁に偏重することにより、出力バンプ領域54においては、他方の側縁50b側に配列された出力バンプ53への圧力が弱くなり、導電性粒子の押し込みが不足して導通不良を起こす恐れがある。   In addition, when the pressure by the thermocompression bonding head 58 is biased to the inner edges of the input bump area 52 and the output bump area 54, in the output bump area 54, the output bump 53 is arranged on the other side edge 50b side. There is a risk that the pressure of the electric field becomes weak and the conductive particles are insufficiently pushed to cause poor conduction.

このような問題を解決するために、信号等の入出力には使用しないいわゆるダミーバンプを形成し、熱圧着ヘッドからICチップ全面にかかる応力を分散させ均一化させることがなされている。しかし、この手法でも応力の支点が増えることで、技術的難易度は高くなる。また、ダミーバンプを形成するためには、電子部品の製造工数が増加し、また、よけいに材料コストも必要となってしまうため、ダミーバンプを使用しない構成が望まれる。   In order to solve such problems, so-called dummy bumps that are not used for signal input and output are formed, and stress applied from the thermocompression bonding head to the entire surface of the IC chip is dispersed and made uniform. However, this technique also increases the technical difficulty by increasing the stress fulcrum. Further, in order to form dummy bumps, the number of man-hours for manufacturing electronic components increases, and material costs are also required. Therefore, a configuration that does not use dummy bumps is desired.

そこで、本発明は、入力バンプ領域と出力バンプ領域とが面積差を有するとともに非対称に配置されている電子部品において、熱圧着ヘッドによる圧力差を解消し接続信頼性を向上することができる電子部品、接続体、接続体の製造方法及び接続方法を提供することを目的とする。   Therefore, the present invention provides an electronic component capable of eliminating the pressure difference caused by the thermocompression bonding head and improving the connection reliability in the electronic component in which the input bump region and the output bump region have an area difference and are disposed asymmetrically. It is an object of the present invention to provide a connection body, a manufacturing method of the connection body, and a connection method.

上述した課題を解決するために、本発明に係る電子部品は、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ非対称に配置され、上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の4%以上の距離だけ、近接する上記一方又は他方の側縁から内側に形成されているものである。   In order to solve the above-described problem, an electronic component according to the present invention is provided with an output bump area in which output bumps are arranged in proximity to one side of a pair of side edges facing each other. An input bump area in which input bumps are arranged adjacent to the other side is provided, and the output bump area and the input bump area are arranged in different areas and asymmetrically, and the output bump area or the input bump area Of these, one having a relatively large area is formed on the inner side from the adjacent one or other side edge by a distance of 4% or more of the width between the pair of side edges.

また、本発明に係る接続体は、電子部品が接着剤を介して回路基板上に配置され、加圧ツールで加圧されることにより、上記電子部品が上記回路基板上に接続された接続体において、上記電子部品の上記回路基板への実装面には、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ上記実装面において非対称に配置され、上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の4%以上の距離だけ、近接する上記一方又は他方の側縁から内側に形成されているものである。   In addition, the connection body according to the present invention is a connection body in which the electronic component is arranged on the circuit board via an adhesive and is pressed by a pressure tool so that the electronic component is connected to the circuit board. The mounting surface of the electronic component on the circuit board is provided with an output bump area in which output bumps are arranged adjacent to one side of the pair of side edges facing each other, and the other of the pair of side edges An input bump area in which input bumps are arranged close to the side is provided, and the output bump area and the input bump area are arranged in different areas and asymmetrically on the mounting surface, and the output bump area or the input bump One of the bump areas having a relatively large area is formed on the inner side from the adjacent one or other side edge by a distance of 4% or more of the width between the pair of side edges. .

また、本発明に係る接続体の製造方法は、接着剤を介して回路基板上に電子部品を配置し、加圧ツールで加圧することにより上記電子部品を上記回路基板上に接続する接続体の製造方法において、上記電子部品の上記回路基板への実装面には、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ上記実装面において非対称に配置され、上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の4%以上の距離だけ、近接する上記一方又は他方の側縁から内側に形成されているものである。   Moreover, the manufacturing method of the connection body which concerns on this invention arrange | positions an electronic component on a circuit board via an adhesive agent, and connects the said electronic component on the said circuit board by pressurizing with a pressurization tool. In the manufacturing method, the mounting surface of the electronic component on the circuit board is provided with an output bump region in which output bumps are arranged adjacent to one side of the pair of side edges facing each other, and the pair of side edges An input bump area in which input bumps are arranged adjacent to the other side of the output bump area is provided, and the output bump area and the input bump area are arranged in different areas and asymmetrically on the mounting surface. One of the input bump regions having a relatively large area is formed on the inner side from the adjacent one or other side edge by a distance of 4% or more of the width between the pair of side edges. It is.

また、本発明に係る接続方法は、接着剤を介して回路基板上に電子部品を配置し、加圧ツールで加圧することにより上記電子部品を上記回路基板上に接続する電子部品の接続方法において、上記電子部品の上記回路基板への実装面には、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ上記実装面において非対称に配置され、上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の4%以上の距離だけ、近接する上記一方又は他方の側縁から内側に形成されているものである。   Further, the connection method according to the present invention is an electronic component connection method in which an electronic component is arranged on a circuit board via an adhesive, and the electronic component is connected to the circuit board by applying pressure with a pressure tool. The mounting surface of the electronic component on the circuit board is provided with an output bump area in which output bumps are arranged adjacent to one side of the pair of side edges facing each other, and the other side of the pair of side edges. An input bump area in which input bumps are arranged is provided adjacent to the output bump area, and the output bump area and the input bump area are arranged in different areas and asymmetrically on the mounting surface, and the output bump area or the input bump area. One of the regions having a relatively large area is formed on the inner side from the one or the other side edge adjacent by a distance of 4% or more of the width between the pair of side edges.

本発明によれば、大面積のバンプ領域を実装面の幅に対して所定の割合だけ、側縁から内側に形成することにより、当該バンプ領域の幅方向に亘って形成されている圧力勾配が緩やかに均され、当該側縁側において熱圧着ヘッドによる押圧力が不足する事態を防止する。これにより、電子部品は、当該側縁側のバンプにおいても回路基板に形成された電極端子との間で確実に導電性粒子を挟持し、導通性を確保することができる。   According to the present invention, the pressure gradient formed across the width direction of the bump region is formed by forming the large bump region from the side edge to the inside by a predetermined ratio with respect to the width of the mounting surface. It is gently leveled to prevent a situation where the pressing force by the thermocompression bonding head is insufficient on the side edge side. As a result, the electronic component can reliably hold conductive particles between the bumps on the side edge side and the electrode terminals formed on the circuit board to ensure conductivity.

図1は、本発明に係る電子部品の実装面を示す平面図である。FIG. 1 is a plan view showing a mounting surface of an electronic component according to the present invention. 図2は、電子部品が接続された接続体を示す断面図である。FIG. 2 is a cross-sectional view showing a connection body to which electronic components are connected. 図3は、ダミーバンプを設けた本発明に係る電子部品の実装面を示す平面図である。FIG. 3 is a plan view showing a mounting surface of the electronic component according to the present invention provided with dummy bumps. 図4は、異方性導電フィルムを示す断面図である。FIG. 4 is a cross-sectional view showing an anisotropic conductive film. 図5は、従来の電子部品の実装面を示す平面図である。FIG. 5 is a plan view showing a mounting surface of a conventional electronic component.

以下、本発明が適用された電子部品、接続体、接続体の製造方法及び接続方法について、図面を参照しながら詳細に説明する。なお、本発明は、以下の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。また、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることがある。具体的な寸法等は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。   Hereinafter, an electronic component to which the present invention is applied, a connection body, a method for manufacturing the connection body, and a connection method will be described in detail with reference to the drawings. It should be noted that the present invention is not limited to the following embodiments, and various modifications can be made without departing from the scope of the present invention. Further, the drawings are schematic, and the ratio of each dimension may be different from the actual one. Specific dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

本発明が適用された電子部品は、接着剤を介して回路基板上に配置され、熱圧着ヘッドで加圧されることにより回路基板上に接続される電子部品であり、例えばドライバICやシステムLSI等のパッケージ化された電子部品である。以下では、電子部品として、ICチップ1を例に説明する。   An electronic component to which the present invention is applied is an electronic component that is arranged on a circuit board via an adhesive and is connected to the circuit board by being pressed by a thermocompression bonding head. For example, a driver IC or a system LSI Etc. are packaged electronic components. Hereinafter, the IC chip 1 will be described as an example of the electronic component.

図1に示すように、ICチップ1の回路基板上に接続される実装面2は、略矩形状をなし、長さ方向となる相対向する一対の側縁2a,2bに沿って、出力バンプ3が配列された出力バンプ領域4及び入力バンプ5が配列された入力バンプ領域6が形成されている。ICチップ1は、出力バンプ領域4が実装面2の一方の側縁2a側に形成され、入力バンプ領域6が実装面2の他方の側縁2b側に形成されている。これにより、ICチップ1は、実装面2の幅方向に亘って出力バンプ領域4と入力バンプ領域6とが離間して形成されている。   As shown in FIG. 1, the mounting surface 2 connected to the circuit board of the IC chip 1 has a substantially rectangular shape, and along the pair of side edges 2a and 2b facing each other in the length direction, output bumps are formed. An output bump area 4 in which 3 is arranged and an input bump area 6 in which input bumps 5 are arranged are formed. In the IC chip 1, the output bump region 4 is formed on the side edge 2 a side of the mounting surface 2, and the input bump region 6 is formed on the other side edge 2 b side of the mounting surface 2. Thus, the IC chip 1 is formed such that the output bump area 4 and the input bump area 6 are separated from each other in the width direction of the mounting surface 2.

出力バンプ領域4には、例えば同一形状に形成された複数の出力バンプ3が、実装面2の長手方向に沿って3列で千鳥状に配列されている。また、入力バンプ領域6には、例えば同一形状に形成された複数の入力バンプ5が、実装面2の長手方向に沿って1列で配列されている。なお、入力バンプ5は、出力バンプ3よりも大きく形成される。これにより、ICチップ1は、出力バンプ領域4と入力バンプ領域6とが面積差を有するとともに、実装面2において非対称に配置されている。なお、出力バンプ領域4に配列されている各出力バンプ3は、それぞれ同一の寸法で形成されることが好ましい。同様に、入力バンプ領域6に配列されている各入力バンプ5は、それぞれ同一の寸法で形成されることが好ましい。   In the output bump region 4, for example, a plurality of output bumps 3 formed in the same shape are arranged in a staggered pattern in three rows along the longitudinal direction of the mounting surface 2. In the input bump area 6, for example, a plurality of input bumps 5 formed in the same shape are arranged in a line along the longitudinal direction of the mounting surface 2. The input bump 5 is formed larger than the output bump 3. Thus, in the IC chip 1, the output bump region 4 and the input bump region 6 have an area difference and are disposed asymmetrically on the mounting surface 2. The output bumps 3 arranged in the output bump region 4 are preferably formed with the same dimensions. Similarly, the input bumps 5 arranged in the input bump area 6 are preferably formed with the same dimensions.

[大面積バンプ領域のオフセット]
本発明に係るICチップ1では、出力バンプ領域4が、一方の側縁2aと他方の側縁2bとの間に亘るIC幅Wに対して所定の割合だけ、一方の側縁2aから内側に形成されている。これにより、ICチップ1は、後述する熱圧着ヘッド17によって回路基板14上に加熱押圧された場合に、押圧力が出力バンプ領域4の内側に偏在することを防止し、一方の側縁2a側に配列されている出力パンプ3に対しても適正な押圧力を掛けることができる。
[Offset of large area bump area]
In the IC chip 1 according to the present invention, the output bump region 4 is inward from the one side edge 2a by a predetermined ratio with respect to the IC width W extending between the one side edge 2a and the other side edge 2b. Is formed. Thereby, when the IC chip 1 is heated and pressed on the circuit board 14 by a thermocompression bonding head 17 to be described later, the pressing force is prevented from being unevenly distributed inside the output bump region 4, and the one side edge 2a side It is possible to apply an appropriate pressing force to the output pumps 3 arranged in the above.

すなわち、ICチップ1は、出力バンプ領域4と入力バンプ領域6とに面積差を有するとともに実装面2において非対称に配置されているため、熱圧着ヘッド17によって実装面2の全面に対して圧力を掛けられると、出力バンプ3が複数列で配列されることにより幅方向に亘って大面積に形成されている出力バンプ領域4においては、入力バンプ領域6と対峙する内側縁における押圧力が強まり実装面2の一方の側縁2a側にかけて押圧力が弱まる圧力勾配となり、一方の側縁2a側に配列されている出力バンプ3に対する押圧力が不足する。これにより、導電性粒子の押し込みが不足することにより、特にバンプの外縁領域において出力バンプ3の導通抵抗が高くなる恐れがあった。   That is, since the IC chip 1 has an area difference between the output bump region 4 and the input bump region 6 and is disposed asymmetrically on the mounting surface 2, the thermocompression bonding head 17 applies pressure to the entire surface of the mounting surface 2. When applied, in the output bump region 4 formed in a large area across the width direction by arranging the output bumps 3 in a plurality of rows, the pressing force at the inner edge facing the input bump region 6 is increased and mounting is performed. The pressure gradient is such that the pressing force weakens toward one side edge 2a of the surface 2, and the pressing force against the output bumps 3 arranged on the one side edge 2a side is insufficient. Thereby, there is a possibility that the conduction resistance of the output bump 3 is increased particularly in the outer edge region of the bump due to insufficient pushing of the conductive particles.

そこで、ICチップ1は、出力バンプ領域4を実装面2の幅に対して所定の割合だけ、一方の側縁2aから内側に形成することにより、出力バンプ領域4の幅方向に亘って形成されている圧力勾配が緩やかに均され、当該一方の側縁2a側において熱圧着ヘッド17による押圧力が不足する事態を防止する。これにより、ICチップ1は、当該一方の側縁2a側の出力バンプ3においても回路基板14に形成された電極端子15との間で確実に導電性粒子を挟持し、導通性を確保することができる。   Therefore, the IC chip 1 is formed across the width direction of the output bump region 4 by forming the output bump region 4 inward from the one side edge 2a by a predetermined ratio with respect to the width of the mounting surface 2. The pressure gradient that is applied is gently leveled to prevent the pressing force by the thermocompression bonding head 17 from being insufficient on the one side edge 2a side. As a result, the IC chip 1 reliably holds the conductive particles between the output bumps 3 on the one side edge 2a side and the electrode terminals 15 formed on the circuit board 14 to ensure conductivity. Can do.

この一方の側縁2aから出力バンプ領域4までの距離Aは、実装面2の相対向する側縁2a2b間に亘るIC幅Wに対して4%以上の距離とすることが好ましい。出力バンプ領域4を、IC幅Wに対して4%以上の距離だけ、一方の側縁2aから内側に形成することにより、面積差を有する出力バンプ領域4と入力バンプ領域6とが非対称に配置されている実装面2に対して熱圧着ヘッド17が均等に圧力を掛けた場合にも、第1の側縁2a側に配置された出力バンプ3まで十分に押圧力が伝わる。しかし、一方の側縁2aから出力バンプ3までの距離Aが、IC幅Wに対して4%未満であると、熱圧着ヘッド17による押圧力が一方の側縁2a側の出力バンプ3まで十分に伝わらずに導電性粒子の押し込み不足による導通不良が起きる危険がある。   The distance A from the one side edge 2a to the output bump region 4 is preferably 4% or more with respect to the IC width W between the opposing side edges 2a2b of the mounting surface 2. By forming the output bump region 4 inward from one side edge 2a by a distance of 4% or more with respect to the IC width W, the output bump region 4 and the input bump region 6 having an area difference are arranged asymmetrically. Even when the thermocompression bonding head 17 applies pressure evenly to the mounting surface 2, the pressing force is sufficiently transmitted to the output bumps 3 arranged on the first side edge 2 a side. However, if the distance A from one side edge 2a to the output bump 3 is less than 4% of the IC width W, the pressing force by the thermocompression bonding head 17 is sufficient to the output bump 3 on the one side edge 2a side. There is a risk of poor conduction due to insufficient push-in of conductive particles.

また、距離Aが大きくなりすぎるとICチップ1全面への圧力の均一化に齟齬をきたし、圧力の不均衡を別に誘発する恐れが生じる。そのため、距離Aは30%以内が好ましく、より好ましくは20%以内であり、更により好ましくは15%以内である。   Further, if the distance A becomes too large, the pressure on the entire surface of the IC chip 1 is made uniform, and there is a possibility that pressure imbalance is separately induced. Therefore, the distance A is preferably within 30%, more preferably within 20%, and even more preferably within 15%.

[距離A>距離B]
なお、ICチップ1は、相対的に大面積の出力バンプ領域4の一方の側縁2aからの距離Aが、入力バンプ領域6の他方の側縁2bからの距離Bよりも長いことが好ましい。すなわち、比較的小面積の入力バンプ領域6の他方の側縁2bからの距離Bが大面積の出力バンプ領域4の一方の側縁2aからの距離Aよりも長いと、出力バンプ領域4における幅方向にわたる圧力勾配が大きくされ、一方の側縁2a側の出力バンプ3における導電性粒子の押し込み不足の解消を阻害してしまう。
[Distance A> Distance B]
In the IC chip 1, the distance A from the one side edge 2 a of the output bump region 4 having a relatively large area is preferably longer than the distance B from the other side edge 2 b of the input bump region 6. That is, if the distance B from the other side edge 2b of the relatively small area input bump region 6 is longer than the distance A from the one side edge 2a of the large area output bump region 4, the width in the output bump region 4 The pressure gradient over the direction is increased, and obstruction of insufficient pressing of the conductive particles in the output bump 3 on the side edge 2a side is hindered.

また、入力バンプ5が一列で配列されることにより比較的小面積の入力バンプ領域6においては、出力バンプ領域4との面積差及び非対称配置によっても熱圧着ヘッド17による押圧力が偏在することによる押し込み不足の危険が少ないことから、実装面2の他方の側縁2bからの距離Bが短くとも問題はない。   In addition, since the input bumps 5 are arranged in a line, in the input bump region 6 having a relatively small area, the pressing force by the thermocompression bonding head 17 is unevenly distributed due to an area difference from the output bump region 4 and an asymmetrical arrangement. Since the risk of insufficient push-in is small, there is no problem even if the distance B from the other side edge 2b of the mounting surface 2 is short.

[大面積の入力バンプ領域6をオフセット]
なお、ICチップ1は、実装面2の入出力バンプの構成は適宜設計することができる。ICチップ1は、上述したように出力バンプ3を幅方向に複数配列することにより相対的に大面積化させた出力バンプ領域4を形成したが、反対に、入力バンプ5を幅方向に複数配列することにより相対的に入力バンプ領域6を大面積化させてもよい。
[Offset large area input bump area 6]
In the IC chip 1, the configuration of the input / output bumps on the mounting surface 2 can be appropriately designed. As described above, the IC chip 1 forms the output bump region 4 having a relatively large area by arranging a plurality of output bumps 3 in the width direction. Conversely, a plurality of input bumps 5 are arranged in the width direction. By doing so, the input bump region 6 may be relatively enlarged.

入力バンプ領域6を相対的に大面積化した場合は、ICチップ1は、入力バンプ領域6を、IC幅Wに対して所定の割合、好ましくはIC幅Wの4%以上の距離、他方の側縁2bから内側に形成させる。また、この場合、相対的に大面積の入力バンプ領域6の他方の側縁2bからの距離Bが、出力バンプ領域4の一方の側縁2aからの距離Aよりも長いことが好ましい。   When the input bump area 6 has a relatively large area, the IC chip 1 determines that the input bump area 6 has a predetermined ratio to the IC width W, preferably a distance of 4% or more of the IC width W, It forms inside from the side edge 2b. In this case, the distance B from the other side edge 2 b of the relatively large area input bump region 6 is preferably longer than the distance A from the one side edge 2 a of the output bump region 4.

なお、入力バンプ領域6を他方の側縁2bからIC幅Wの4%以上内側に形成した場合、図2に示すように、隣接して回路基板14上にフレキシブル基板16が異方性導電フィルム10を介して接続される際に、入力バンプ5と電極端子15との接続位置がフレキシブル基板16を熱加圧する熱圧着ヘッド17から離間される。したがって、ICチップ1の接続後における熱圧着ヘッド17からの放熱による接続性の悪化を防止することができる。   When the input bump region 6 is formed at least 4% of the IC width W from the other side edge 2b, as shown in FIG. 2, the flexible substrate 16 is adjacent to the circuit substrate 14 on the anisotropic conductive film. 10, the connection position between the input bump 5 and the electrode terminal 15 is separated from the thermocompression bonding head 17 that heat-presses the flexible substrate 16. Therefore, it is possible to prevent deterioration in connectivity due to heat radiation from the thermocompression bonding head 17 after the IC chip 1 is connected.

[ダミーバンプ]
なお、図3に示すように、ICチップ1は、出力バンプ領域4と入力バンプ領域6との間に、信号等の入出力には使用しないいわゆるダミーバンプ18が配列されたダミーバンプ領域19を適宜設けてもよい。
[Dummy bump]
As shown in FIG. 3, the IC chip 1 appropriately includes a dummy bump area 19 in which so-called dummy bumps 18 that are not used for input / output of signals and the like are arranged between the output bump area 4 and the input bump area 6. May be.

[接着剤]
なお、ICチップ1を回路基板14に接続する接着剤としては、異方性導電フィルム10(ACF:Anisotropic Conductive Film)を好適に用いることができる。異方性導電フィルム10は、図4に示すように、通常、基材となる剥離フィルム11上に導電性粒子12を含有するバインダー樹脂層(接着剤層)13が形成されたものである。異方性導電フィルム10は、図2に示すように、回路基板14に形成された電極端子15とICチップ1との間にバインダー樹脂層13を介在させることで、回路基板14とICチップ1とを接続し、導通させるために用いられる。
[adhesive]
As an adhesive for connecting the IC chip 1 to the circuit board 14, an anisotropic conductive film 10 (ACF) can be suitably used. As shown in FIG. 4, the anisotropic conductive film 10 is generally formed by forming a binder resin layer (adhesive layer) 13 containing conductive particles 12 on a release film 11 serving as a base material. As shown in FIG. 2, the anisotropic conductive film 10 has the circuit board 14 and the IC chip 1 by interposing a binder resin layer 13 between the electrode terminal 15 formed on the circuit board 14 and the IC chip 1. Are used for connecting and conducting.

バインダー樹脂層13の接着剤組成物は、例えば膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する通常のバインダー成分からなる。   The adhesive composition of the binder resin layer 13 includes a normal binder component containing, for example, a film-forming resin, a thermosetting resin, a latent curing agent, a silane coupling agent, and the like.

膜形成樹脂としては、平均分子量が10000〜80000程度の樹脂が好ましく、特にエポキシ樹脂、変形エポキシ樹脂、ウレタン樹脂、フェノキシ樹脂等の各種の樹脂が挙げられる。中でも、膜形成状態、接続信頼性等の観点からフェノキシ樹脂が好ましい。   As the film-forming resin, a resin having an average molecular weight of about 10,000 to 80,000 is preferable, and various resins such as an epoxy resin, a modified epoxy resin, a urethane resin, and a phenoxy resin are particularly mentioned. Among these, phenoxy resin is preferable from the viewpoint of film formation state, connection reliability, and the like.

熱硬化性樹脂としては特に限定されず、例えば市販のエポキシ樹脂やアクリル樹脂等を用いることができる。   It does not specifically limit as a thermosetting resin, For example, a commercially available epoxy resin, an acrylic resin, etc. can be used.

エポキシ樹脂としては、特に限定されないが、例えば、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ナフトール型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂等が挙げられる。これらは単独でも、2種以上の組み合わせであってもよい。   The epoxy resin is not particularly limited. For example, naphthalene type epoxy resin, biphenyl type epoxy resin, phenol novolac type epoxy resin, bisphenol type epoxy resin, stilbene type epoxy resin, triphenolmethane type epoxy resin, phenol aralkyl type epoxy resin. Naphthol type epoxy resin, dicyclopentadiene type epoxy resin, triphenylmethane type epoxy resin and the like. These may be used alone or in combination of two or more.

アクリル樹脂としては、特に制限はなく、目的に応じてアクリル化合物、液状アクリレート等を適宜選択することができる。例えば、メチルアクリレート、エチルアクリレート、イソプロピルアクリレート、イソブチルアクリレート、エポキシアクリレート、エチレングリコールジアクリレート、ジエチレングリコールジアクリレート、トリメチロールプロパントリアクリレート、ジメチロールトリシクロデカンジアクリレート、テトラメチレングリコールテトラアクリレート、2−ヒドロキシ−1,3−ジアクリロキシプロパン、2,2−ビス[4−(アクリロキシメトキシ)フェニル]プロパン、2,2−ビス[4−(アクリロキシエトキシ)フェニル]プロパン、ジシクロペンテニルアクリレート、トリシクロデカニルアクリレート、トリス(アクリロキシエチル)イソシアヌレート、ウレタンアクリレート、エポキシアクリレート等を挙げることができる。なお、アクリレートをメタクリレートにしたものを用いることもできる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。   There is no restriction | limiting in particular as an acrylic resin, According to the objective, an acrylic compound, liquid acrylate, etc. can be selected suitably. For example, methyl acrylate, ethyl acrylate, isopropyl acrylate, isobutyl acrylate, epoxy acrylate, ethylene glycol diacrylate, diethylene glycol diacrylate, trimethylolpropane triacrylate, dimethylol tricyclodecane diacrylate, tetramethylene glycol tetraacrylate, 2-hydroxy- 1,3-diacryloxypropane, 2,2-bis [4- (acryloxymethoxy) phenyl] propane, 2,2-bis [4- (acryloxyethoxy) phenyl] propane, dicyclopentenyl acrylate, tricyclo Examples include decanyl acrylate, tris (acryloxyethyl) isocyanurate, urethane acrylate, and epoxy acrylate. In addition, what made acrylate the methacrylate can also be used. These may be used individually by 1 type and may use 2 or more types together.

潜在性硬化剤としては、特に限定されないが、加熱硬化型の硬化剤が挙げられる。潜在性硬化剤は、通常では反応せず、熱、光、加圧等の用途に応じて選択される各種のトリガにより活性化し、反応を開始する。熱活性型潜在性硬化剤の活性化方法には、加熱による解離反応などで活性種(カチオンやアニオン、ラジカル)を生成する方法、室温付近ではエポキシ樹脂中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法、モレキュラーシーブ封入タイプの硬化剤を高温で溶出して硬化反応を開始する方法、マイクロカプセルによる溶出・硬化方法等が存在する。熱活性型潜在性硬化剤としては、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、スルホニウム塩、アミンイミド、ポリアミン塩、ジシアンジアミド等や、これらの変性物があり、これらは単独でも、2種以上の混合体であってもよい。ラジカル重合開始剤としては、公知のものを使用することができ、中でも有機過酸化物を好ましく使用することができる。   The latent curing agent is not particularly limited, and examples thereof include a heat curing type curing agent. The latent curing agent does not normally react, but is activated by various triggers selected according to applications such as heat, light, and pressure, and starts the reaction. The activation method of the thermal activation type latent curing agent includes a method of generating active species (cation, anion, radical) by a dissociation reaction by heating, etc., and it is stably dispersed in the epoxy resin near room temperature, and epoxy at high temperature There are a method of initiating a curing reaction by dissolving and dissolving with a resin, a method of initiating a curing reaction by eluting a molecular sieve encapsulated type curing agent at a high temperature, and an elution / curing method using microcapsules. Thermally active latent curing agents include imidazole, hydrazide, boron trifluoride-amine complexes, sulfonium salts, amine imides, polyamine salts, dicyandiamide, etc., and modified products thereof. The above mixture may be sufficient. As the radical polymerization initiator, a known one can be used, and among them, an organic peroxide can be preferably used.

シランカップリング剤としては、特に限定されないが、例えば、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系等を挙げることができる。シランカップリング剤を添加することにより、有機材料と無機材料との界面における接着性が向上される。   Although it does not specifically limit as a silane coupling agent, For example, an epoxy type, an amino type, a mercapto sulfide type, a ureido type etc. can be mentioned. By adding the silane coupling agent, the adhesion at the interface between the organic material and the inorganic material is improved.

[導電性粒子]
バインダー樹脂層13に含有される導電性粒子12としては、異方性導電フィルムにおいて使用されている公知の何れの導電性粒子を挙げることができる。すなわち、導電性粒子としては、例えば、ニッケル、鉄、銅、アルミニウム、錫、鉛、クロム、コバルト、銀、金等の各種金属や金属合金の粒子、金属酸化物、カーボン、グラファイト、ガラス、セラミック、プラスチック等の粒子の表面に金属をコートしたもの、或いは、これらの粒子の表面に更に絶縁薄膜をコートしたもの等が挙げられる。樹脂粒子の表面に金属をコートしたものである場合、樹脂粒子としては、例えば、エポキシ樹脂、フェノール樹脂、アクリル樹脂、アクリロニトリル・スチレン(AS)樹脂、ベンゾグアナミン樹脂、ジビニルベンゼン系樹脂、スチレン系樹脂等の粒子を挙げることができる。
[Conductive particles]
Examples of the conductive particles 12 contained in the binder resin layer 13 include any known conductive particles used in anisotropic conductive films. That is, as the conductive particles, for example, particles of various metals and metal alloys such as nickel, iron, copper, aluminum, tin, lead, chromium, cobalt, silver, gold, metal oxide, carbon, graphite, glass, ceramic Examples thereof include those in which the surface of particles such as plastic is coated with metal, or the surface of these particles is further coated with an insulating thin film. In the case where the surface of the resin particle is coated with metal, examples of the resin particle include an epoxy resin, a phenol resin, an acrylic resin, an acrylonitrile / styrene (AS) resin, a benzoguanamine resin, a divinylbenzene resin, a styrene resin, and the like. Can be mentioned.

バインダー樹脂層13を構成する接着剤組成物は、このように膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する場合に限定されず、通常の異方性導電フィルムの接着剤組成物として用いられる何れの材料から構成されるようにしてもよい。   The adhesive composition constituting the binder resin layer 13 is not limited to the case where it contains a film-forming resin, a thermosetting resin, a latent curing agent, a silane coupling agent, etc. You may make it comprise from any material used as an adhesive composition of a film.

バインダー樹脂層13を支持する剥離フィルム11は、例えば、PET(Poly Ethylene Terephthalate)、OPP(Oriented Polypropylene)、PMP(Poly-4-methylpentene-1)、PTFE(Polytetrafluoroethylene)等にシリコーン等の剥離剤を塗布してなり、異方性導電フィルム10の乾燥を防ぐとともに、異方性導電フィルム10の形状を維持する。   The release film 11 that supports the binder resin layer 13 includes, for example, a release agent such as silicone on PET (Poly Ethylene Terephthalate), OPP (Oriented Polypropylene), PMP (Poly-4-methylpentene-1), PTFE (Polytetrafluoroethylene), and the like. It is applied and prevents the anisotropic conductive film 10 from being dried, and maintains the shape of the anisotropic conductive film 10.

異方性導電フィルム10は、何れの方法で作製するようにしてもよいが、例えば以下の方法によって作製することができる。膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤、導電性粒子等を含有する接着剤組成物を調整する。調整した接着剤組成物をバーコーター、塗布装置等を用いて剥離フィルム11上に塗布し、オーブン等によって乾燥させることにより、剥離フィルム11にバインダー樹脂層13が支持された異方性導電フィルム10を得る。   Although the anisotropic conductive film 10 may be produced by any method, for example, it can be produced by the following method. An adhesive composition containing a film-forming resin, a thermosetting resin, a latent curing agent, a silane coupling agent, conductive particles and the like is prepared. An anisotropic conductive film 10 in which the binder resin layer 13 is supported on the release film 11 by applying the adjusted adhesive composition on the release film 11 using a bar coater, a coating apparatus, and the like, and drying it by an oven or the like. Get.

また、上述の実施の形態では、接着剤として、バインダー樹脂層13に適宜導電性粒子12を含有した熱硬化性樹脂組成物をフィルム状に成形した接着フィルムを例に説明したが、本発明に係る接着剤は、これに限定されず、例えばバインダー樹脂層13のみからなる絶縁性接着フィルムでもよい。また、本発明に係る接着剤は、バインダー樹脂層13のみからなる絶縁性接着剤層と導電性粒子12を含有したバインダー樹脂層13からなる導電性粒子含有層とを積層した構成とすることができる。また、接着剤は、このようなフィルム成形されてなる接着フィルムに限定されず、バインダー樹脂組成物に導電性粒子12が分散された導電性接着ペースト、あるいはバインダー樹脂組成物のみからなる絶縁性接着ペーストとしてもよい。本発明に係る接着剤は、上述したいずれの形態をも包含するものである。   In the above-described embodiment, the adhesive film obtained by forming a thermosetting resin composition appropriately containing the conductive particles 12 in the binder resin layer 13 as a film has been described as an example. Such an adhesive is not limited to this, and may be, for example, an insulating adhesive film made of only the binder resin layer 13. In addition, the adhesive according to the present invention has a configuration in which an insulating adhesive layer made of only the binder resin layer 13 and a conductive particle-containing layer made of the binder resin layer 13 containing the conductive particles 12 are laminated. it can. Further, the adhesive is not limited to such an adhesive film formed into a film, but an insulating adhesive consisting of a conductive adhesive paste in which conductive particles 12 are dispersed in a binder resin composition or a binder resin composition alone. It may be a paste. The adhesive according to the present invention includes any of the forms described above.

[接続工程]
次いで、回路基板14にICチップ1を接続する接続工程について説明する。先ず、回路基板14の電極端子15が形成された実装部上に異方性導電フィルム10を仮貼りする。次いで、この回路基板14を接続装置のステージ上に載置し、回路基板14の実装部上に異方性導電フィルム10を介してICチップ1を配置する。
[Connection process]
Next, a connection process for connecting the IC chip 1 to the circuit board 14 will be described. First, the anisotropic conductive film 10 is temporarily attached on the mounting portion of the circuit board 14 on which the electrode terminals 15 are formed. Next, the circuit board 14 is placed on the stage of the connection device, and the IC chip 1 is placed on the mounting portion of the circuit board 14 via the anisotropic conductive film 10.

次いで、バインダー樹脂層13を硬化させる所定の温度に加熱された熱圧着ヘッド17によって、所定の圧力、時間でICチップ1上から熱加圧する。これにより、異方性導電フィルム10のバインダー樹脂層13は流動性を示し、ICチップ1の実装面2と回路基板14の実装部の間から流出するとともに、バインダー樹脂層13中の導電性粒子12は、ICチップ1の出力バンプ3及び入力バンプ5と回路基板14の電極端子15との間に挟持されて押し潰される。   Next, the thermocompression bonding head 17 heated to a predetermined temperature for curing the binder resin layer 13 is hot-pressed from above the IC chip 1 for a predetermined pressure and time. Thereby, the binder resin layer 13 of the anisotropic conductive film 10 exhibits fluidity and flows out from between the mounting surface 2 of the IC chip 1 and the mounting portion of the circuit board 14, and the conductive particles in the binder resin layer 13. 12 is sandwiched between the output bumps 3 and 5 of the IC chip 1 and the electrode terminals 15 of the circuit board 14 and is crushed.

このとき、本発明が適用されたICチップ1によれば、出力バンプ領域4をIC幅Wに対して4%以上の距離だけ、一方の側縁2aから内側に形成することにより、出力バンプ領域4の幅方向に亘って形成されている圧力勾配が均され、熱圧着ヘッド17による押圧力が出力バンプ領域4全域において略均等に加わり、当該一方の側縁2a側において押圧力が不足する事態が防止されている。   At this time, according to the IC chip 1 to which the present invention is applied, the output bump region 4 is formed on the inner side from the one side edge 2a by a distance of 4% or more with respect to the IC width W. The pressure gradient formed over the width direction 4 is leveled, the pressing force by the thermocompression bonding head 17 is applied substantially uniformly throughout the output bump region 4, and the pressing force is insufficient on the one side edge 2a side. Is prevented.

その結果、出力バンプ3及び入力バンプ5と回路基板14の電極端子15との間で導電性粒子12を挟持することにより電気的に接続され、この状態で熱圧着ヘッド17によって加熱されたバインダー樹脂が硬化する。したがって、ICチップ1は、当該一方の側縁2a側の出力バンプ3においても回路基板14に形成された電極端子15との間で確実に導通性を確保することができる。   As a result, the binder resin electrically connected by sandwiching the conductive particles 12 between the output bumps 3 and 5 and the electrode terminals 15 of the circuit board 14 and heated in this state by the thermocompression bonding head 17. Is cured. Therefore, the IC chip 1 can reliably ensure electrical continuity with the electrode terminal 15 formed on the circuit board 14 also in the output bump 3 on the one side edge 2a side.

出力バンプ3及び入力バンプ5と電極端子15との間にない導電性粒子12は、バインダー樹脂に分散されており、電気的に絶縁した状態を維持している。これにより、ICチップ1の出力バンプ3及び入力バンプ5と回路基板14の電極端子15との間のみで電気的導通が図られる。なお、バインダー樹脂として、ラジカル重合反応系の速硬化タイプのものを用いることで、短い加熱時間によってもバインダー樹脂を速硬化させることができる。また、異方性導電フィルム10としては、熱硬化型に限らず、加圧接続を行うものであれば、光硬化型もしくは光熱併用型の接着剤を用いてもよい。   The conductive particles 12 that are not between the output bumps 3 and the input bumps 5 and the electrode terminals 15 are dispersed in the binder resin and maintain an electrically insulated state. Thereby, electrical conduction is achieved only between the output bumps 3 and 5 of the IC chip 1 and the electrode terminals 15 of the circuit board 14. In addition, by using a fast curing type radical polymerization reaction system as the binder resin, the binder resin can be rapidly cured even with a short heating time. In addition, the anisotropic conductive film 10 is not limited to the thermosetting type, and may be a photocurable or photothermal combination type adhesive as long as pressure connection is performed.

次いで、本発明の実施例について説明する。本実施例では、出力バンプ領域及び入力バンプ領域に面積差を有するとともに実装面に非対称に配置されたICチップを用い、異方性導電フィルムを介して回路基板上に接続した接続体サンプルを製造した。実施例及び比較例に係るICチップは、IC幅及び実装面の一方の側縁2aから出力バンプ領域までの距離Aを異ならせ、それぞれ接続体サンプルにおける出力バンプ及び入力バンプの導通抵抗値を測定、評価した。   Next, examples of the present invention will be described. In this example, an IC chip having an area difference between the output bump area and the input bump area and asymmetrically arranged on the mounting surface is used to manufacture a connected sample connected to a circuit board via an anisotropic conductive film. did. The IC chips according to the example and the comparative example are different in the IC width and the distance A from one side edge 2a of the mounting surface to the output bump region, and measure the conduction resistance values of the output bump and the input bump in the connection sample, respectively. ,evaluated.

実施例及び比較例に係るICチップは、略矩形状の実装面2の長さ方向となる相対向する一対の側縁2a,2bに沿って、出力バンプ3が配列された出力バンプ領域4及び入力バンプ5が配列された入力バンプ領域6が形成されている。ICチップ1は、出力バンプ領域4が実装面2の一方の側縁2a側に形成され、入力バンプ領域6が実装面2の他方の側縁2b側に形成されている。これにより、ICチップ1は、実装面の幅方向に亘って出力バンプ領域4と入力バンプ領域6とが離間して形成されている(図1参照)。   The IC chip according to the example and the comparative example includes an output bump region 4 in which output bumps 3 are arranged along a pair of side edges 2a and 2b facing each other in the length direction of the substantially rectangular mounting surface 2. An input bump area 6 in which the input bumps 5 are arranged is formed. In the IC chip 1, the output bump region 4 is formed on the side edge 2 a side of the mounting surface 2, and the input bump region 6 is formed on the other side edge 2 b side of the mounting surface 2. As a result, in the IC chip 1, the output bump region 4 and the input bump region 6 are formed apart from each other in the width direction of the mounting surface (see FIG. 1).

出力バンプ領域4には、同一形状に形成された複数の出力バンプ3が、実装面2の長手方向に沿って3列で千鳥状に配列されている。出力バンプ領域4に形成されている出力バンプを列毎に分け、一方の側縁2a側から順に出力バンプ列3A、3B、3Cとする。各列に形成されている出力バンプ3は矩形状をなし(面積:1437.5μm2、幅:12.5μm、長さ:115μm)、出力バンプ列3A、3B、3C毎に1276個配列されている。各バンプ列3A、3B、3Cにおける出力バンプ3の全面積は、それぞれ1834250μm2である。出力バンプ領域4の全面積は、12919500μm2(幅:31900μm、長さ:405μm)である。 In the output bump area 4, a plurality of output bumps 3 formed in the same shape are arranged in a staggered pattern in three rows along the longitudinal direction of the mounting surface 2. The output bumps formed in the output bump area 4 are divided into columns, and are designated as output bump columns 3A, 3B, 3C in order from one side edge 2a side. The output bumps 3 formed in each row have a rectangular shape (area: 1437.5 μm 2 , width: 12.5 μm, length: 115 μm), and 1276 are arranged for each of the output bump rows 3A, 3B, 3C. Yes. The total area of the output bump 3 in each bump row 3A, 3B, 3C is 1834250 μm 2 , respectively. The total area of the output bump region 4 is 12919500 μm 2 (width: 31900 μm, length: 405 μm).

また、入力バンプ領域6には、同一形状に形成された複数の入力バンプ5が、実装面2の長手方向に沿って1列で配列されている。入力バンプ領域6に形成されている1列の入力バンプ列を、入力バンプ列5Aとする。入力バンプ列5Aに配列されている入力バンプ5は、矩形状をなし(面積:3600μm2、幅:45.0μm、長さ:80μm)、515個配列されている。入力バンプ列5Aにおける入力バンプ5の全面積は、1854000μm2である。入力バンプ領域6の全面積は、2553040μm2(幅:31913μm、長さ:80μm)である。 In the input bump area 6, a plurality of input bumps 5 formed in the same shape are arranged in a line along the longitudinal direction of the mounting surface 2. One input bump row formed in the input bump area 6 is defined as an input bump row 5A. The input bumps 5 arranged in the input bump row 5A have a rectangular shape (area: 3600 μm 2 , width: 45.0 μm, length: 80 μm), and 515 are arranged. The total area of the input bumps 5 in the input bump row 5A is 1854000 μm 2 . The total area of the input bump region 6 is 2553040 μm 2 (width: 31913 μm, length: 80 μm).

実施例1に係るICチップは、実装面2の相対向する側縁2a,2b間に亘るIC幅Wが1.5mm、入出力バンプ3,5の配列方向となるIC長さが32mmである。また、一方の側縁2aから出力バンプ領域4までの距離Aは150μmであり、IC幅W(1.5mm)に対する10%の距離である。また、実施例1に係るICチップは、出力バンプ領域4と入力バンプ領域6との間にダミーバンプ領域は設けず、また、他方の側縁2bから入力バンプ領域6までの距離Bは50μmである。   In the IC chip according to the first embodiment, the IC width W between the opposing side edges 2a and 2b of the mounting surface 2 is 1.5 mm, and the IC length in the arrangement direction of the input / output bumps 3 and 5 is 32 mm. . The distance A from one side edge 2a to the output bump region 4 is 150 μm, which is a 10% distance with respect to the IC width W (1.5 mm). In the IC chip according to the first embodiment, no dummy bump area is provided between the output bump area 4 and the input bump area 6, and the distance B from the other side edge 2b to the input bump area 6 is 50 μm. .

実施例2に係るICチップは、一方の側縁2aから出力バンプ領域4までの距離Aを100μmとした他は実施例1と同じ条件とした。実施例2における距離Aは、IC幅W(1.5mm)に対して6.6%の距離となる。   The IC chip according to Example 2 was set to the same conditions as Example 1 except that the distance A from one side edge 2a to the output bump region 4 was set to 100 μm. The distance A in Example 2 is a distance of 6.6% with respect to the IC width W (1.5 mm).

実施例3に係るICチップは、一方の側縁2aから出力バンプ領域4までの距離Aを75μmとした他は実施例1と同じ条件とした。実施例3における距離Aは、IC幅W(1.5mm)に対して5.0%の距離となる。   The IC chip according to Example 3 was set to the same conditions as Example 1 except that the distance A from one side edge 2a to the output bump region 4 was set to 75 μm. The distance A in Example 3 is 5.0% of the distance with respect to the IC width W (1.5 mm).

実施例4に係るICチップは、一方の側縁2aから出力バンプ領域4までの距離Aを62.5μmとした他は実施例1と同じ条件とした。実施例4における距離Aは、IC幅W(1.5mm)に対して4.2%の距離となる。   The IC chip according to Example 4 was under the same conditions as Example 1 except that the distance A from one side edge 2a to the output bump region 4 was set to 62.5 μm. The distance A in Example 4 is 4.2% of the IC width W (1.5 mm).

実施例5に係るICチップは、実装面2の相対向する側縁2a,2b間に亘るIC幅Wが2.0mm、入出力バンプ3,5の配列方向となるIC長さが32mmである。また、一方の側縁2aから出力バンプ領域4までの距離Aは83μmであり、IC幅W(2.0mm)に対する4.2%の距離である。また、実施例5に係るICチップは、出力バンプ領域4と入力バンプ領域6との間にダミーバンプ領域は設けず、また、他方の側縁2bから入力バンプ領域6までの距離Bは50μmである。   The IC chip according to the fifth embodiment has an IC width W of 2.0 mm between the opposing side edges 2a and 2b of the mounting surface 2 and an IC length of 32 mm in the arrangement direction of the input / output bumps 3 and 5. . The distance A from one side edge 2a to the output bump region 4 is 83 μm, which is 4.2% of the IC width W (2.0 mm). In the IC chip according to the fifth embodiment, no dummy bump area is provided between the output bump area 4 and the input bump area 6, and the distance B from the other side edge 2b to the input bump area 6 is 50 μm. .

実施例6に係るICチップは、実装面2の相対向する側縁2a,2b間に亘るIC幅Wが3.0mm、入出力バンプ3,5の配列方向となるIC長さが32mmである。また、一方の側縁2aから出力バンプ領域4までの距離Aは125μmであり、IC幅W(3.0mm)に対する4.2%の距離である。また、実施例6に係るICチップは、出力バンプ領域4と入力バンプ領域6との間にダミーバンプ領域は設けず、また、他方の側縁2bから入力バンプ領域6までの距離Bは50μmである。   The IC chip according to Example 6 has an IC width W of 3.0 mm between the opposing side edges 2a and 2b of the mounting surface 2 and an IC length of 32 mm in the arrangement direction of the input / output bumps 3 and 5. . The distance A from one side edge 2a to the output bump region 4 is 125 μm, which is 4.2% of the IC width W (3.0 mm). In the IC chip according to the sixth embodiment, no dummy bump area is provided between the output bump area 4 and the input bump area 6, and the distance B from the other side edge 2b to the input bump area 6 is 50 μm. .

比較例1に係るICチップは、一方の側縁2aから出力バンプ領域4までの距離Aを50μmとした他は実施例1と同じ条件とした。比較例1における距離Aは、IC幅W(1.5mm)に対して3.3%の距離となる。   The IC chip according to Comparative Example 1 was the same as Example 1 except that the distance A from one side edge 2a to the output bump region 4 was set to 50 μm. The distance A in Comparative Example 1 is 3.3% of the IC width W (1.5 mm).

比較例2に係るICチップは、出力バンプ領域4と入力バンプ領域6との間にダミーバンプ領域Dを設けた他は、比較例1と同じ条件とした。ダミーバンプ領域Dは、ダミーバンプがICチップの長さ方向に1列に配列されている。各ダミーバンプは、矩形状をなし(面積:1250μm2、幅:12.5μm、長さ:100μm)、1276個配列されている。ダミーバンプ列Dにおけるダミーバンプの全面積は、1595000μm2である。ダミーバンプ領域Dの全面積は、3190000μm2(幅:31900μm、長さ:100μm)である。 The IC chip according to Comparative Example 2 was set to the same conditions as Comparative Example 1 except that a dummy bump region D was provided between the output bump region 4 and the input bump region 6. In the dummy bump area D, dummy bumps are arranged in a line in the length direction of the IC chip. Each dummy bump has a rectangular shape (area: 1250 μm 2 , width: 12.5 μm, length: 100 μm), and 1276 are arranged. The total area of the dummy bumps in the dummy bump row D is 1595000 μm 2 . The total area of the dummy bump region D is 319000 μm 2 (width: 31900 μm, length: 100 μm).

比較例3に係るICチップは、実装面2の相対向する側縁2a,2b間に亘るIC幅Wが1.2mm、入出力バンプ3,5の配列方向となるIC長さが32mmである。また、一方の側縁2aから出力バンプ領域4までの距離Aは40μmであり、IC幅W(1.2mm)に対する3.3%の距離である。また、比較例3に係るICチップは、出力バンプ領域4と入力バンプ領域6との間にダミーバンプ領域は設けず、また、他方の側縁2bから入力バンプ領域6までの距離Bは50μmである。   The IC chip according to Comparative Example 3 has an IC width W of 1.2 mm between the opposing side edges 2a and 2b of the mounting surface 2 and an IC length of 32 mm in the arrangement direction of the input / output bumps 3 and 5. . The distance A from one side edge 2a to the output bump area 4 is 40 μm, which is 3.3% of the IC width W (1.2 mm). In the IC chip according to Comparative Example 3, no dummy bump area is provided between the output bump area 4 and the input bump area 6, and the distance B from the other side edge 2b to the input bump area 6 is 50 μm. .

これら実施例1〜6、及び比較例1〜3に係るICチップを、異方性導電フィルム(商品名CP36931‐18AJ:デクセリアルズ株式会社製)を介して回路基板に接続し、接続体サンプルを製造した。接続条件は、150℃、130MPa、5secである。各接続体サンプルについて、4端子法を用いて、出力バンプ列3A、3B、3C、入力バンプ列5Aにおける導通抵抗を測定した。測定の結果、導通抵抗が1.0Ω以下の場合をOKとし、1.0Ωを超える場合をNGとした。測定結果を表1に示す。   The IC chips according to Examples 1 to 6 and Comparative Examples 1 to 3 are connected to a circuit board via an anisotropic conductive film (trade name CP36931-18AJ: manufactured by Dexerials Corporation) to produce a connected body sample. did. The connection conditions are 150 ° C., 130 MPa, and 5 seconds. About each connection body sample, the conduction resistance in the output bump row | line | column 3A, 3B, 3C and the input bump row | line | column 5A was measured using the 4-terminal method. As a result of the measurement, the case where the conduction resistance was 1.0Ω or less was determined as OK, and the case where the conduction resistance exceeded 1.0Ω was determined as NG. The measurement results are shown in Table 1.

表1に示すように、実施例1〜6においては、出力バンプ列3A、3B、3C及び入力バンプ列5Aの全てにおいて導通抵抗が1.0Ω以下となり、一方の側縁2a側に配列されている出力バンプ列3Aの各出力バンプ3においても十分な押圧力で押し込むことができたことが分かる。これは、実施例1〜6においては、一方の側縁2aから出力バンプ領域4までの距離AをIC幅Wの4%以上としたことから、出力バンプ領域4の幅方向に亘る圧力勾配が均されたことによる。   As shown in Table 1, in Examples 1 to 6, the conduction resistance is 1.0Ω or less in all of the output bump rows 3A, 3B, and 3C and the input bump row 5A, and is arranged on one side edge 2a side. It can be seen that each output bump 3 in the output bump row 3A could be pushed in with a sufficient pressing force. This is because, in Examples 1 to 6, the distance A from one side edge 2a to the output bump area 4 is set to 4% or more of the IC width W, and therefore the pressure gradient in the width direction of the output bump area 4 is increased. It depends on being averaged.

一方、比較例1では、出力バンプ列3A、3Bにおける導通抵抗が高くなった。これは、一方の側縁2aから出力バンプ領域4までの距離AがIC幅Wの3.3%であったことから、外側の出力バンプ列にいくほど熱圧着ヘッドの押圧力が弱まる圧力勾配となったことによる。これより、一方の側縁2aから出力バンプ領域4までの距離AをIC幅Wの4%以上設けることが好ましいことがわかる。   On the other hand, in Comparative Example 1, the conduction resistance in the output bump rows 3A and 3B was high. This is because the distance A from one side edge 2a to the output bump region 4 is 3.3% of the IC width W, and therefore the pressure gradient at which the pressing force of the thermocompression bonding head decreases toward the outer output bump row. Because it became. From this, it can be seen that it is preferable to provide a distance A from one side edge 2a to the output bump region 4 of 4% or more of the IC width W.

また、比較例2では、出力バンプ領域4と入力バンプ領域6との間にダミーバンプ領域Dを設けたが、出力バンプ列3A、3Bにおける導通抵抗が高くなった。これより、一方の側縁2aから出力バンプ領域4までの距離AがIC幅Wの3.3%の場合、ダミーバンプを形成することによっては、外側のバンプ列における導通性を改善するほどの圧力勾配を得ることは困難であることが分かる。   In Comparative Example 2, the dummy bump region D is provided between the output bump region 4 and the input bump region 6, but the conduction resistance in the output bump rows 3A and 3B is high. Accordingly, when the distance A from the one side edge 2a to the output bump region 4 is 3.3% of the IC width W, the pressure that can improve the conductivity in the outer bump row may be formed by forming a dummy bump. It can be seen that it is difficult to obtain a gradient.

なお、実施例5,6より、一方の側縁2aから出力バンプ領域4までの距離AをIC幅Wの4%以上とすることにより、IC幅が広がっても外側のバンプ列における導通性を改善できる圧力勾配が得られることが分かる。   From Examples 5 and 6, by setting the distance A from one side edge 2a to the output bump region 4 to be 4% or more of the IC width W, the continuity in the outer bump row is improved even if the IC width is widened. It can be seen that a pressure gradient that can be improved is obtained.

1 ICチップ、2 実装面、2a 一方の側縁、2b 他方の側縁、3 出力バンプ、4 出力バンプ領域、5 入力バンプ、6 入力バンプ領域、10 異方性導電フィルム、11 剥離フィルム、12 導電性粒子、13 バインダー樹脂層、14 回路基板、15 電極端子、17 熱圧着ヘッド 1 IC chip, 2 mounting surface, 2a one side edge, 2b the other side edge, 3 output bump, 4 output bump area, 5 input bump, 6 input bump area, 10 anisotropic conductive film, 11 release film, 12 Conductive particles, 13 binder resin layer, 14 circuit board, 15 electrode terminal, 17 thermocompression bonding head

上述した課題を解決するために、本発明に係る電子部品は、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、上記出力バンプ領域及び上記入力バンプ領域は、上記出力バンプ及び上記入力バンプが異なるバンプ列数で配列され、かつ非対称に配置され、上記出力バンプ領域又は上記入力バンプ領域のうち、バンプ列数の多い一方が、上記一対の側縁間の幅の4%以上30%以下の距離だけ、近接する上記一方又は他方の側縁から内側に形成されているものである。 In order to solve the above-described problem, an electronic component according to the present invention is provided with an output bump area in which output bumps are arranged in proximity to one side of a pair of side edges facing each other. An input bump area in which input bumps are arranged adjacent to the other side is provided, and the output bump area and the input bump area are arranged asymmetrically with the output bumps and the input bumps arranged in different numbers of bump rows. One of the output bump areas or the input bump areas, which has a large number of bump rows , is adjacent to the one or other side edge by a distance of 4% to 30% of the width between the pair of side edges. Is formed on the inside.

また、本発明に係る接続体は、電子部品が接着剤を介して回路基板上に配置され、加圧ツールで加圧されることにより、上記電子部品が上記回路基板上に接続された接続体において、上記電子部品は、上記記載の電子部品である。 In addition, the connection body according to the present invention is a connection body in which the electronic component is arranged on the circuit board via an adhesive and is pressed by a pressure tool so that the electronic component is connected to the circuit board. The electronic component is the electronic component described above .

また、本発明に係る接続体の製造方法は、接着剤を介して回路基板上に電子部品を配置し、加圧ツールで加圧することにより上記電子部品を上記回路基板上に接続する接続体の製造方法において、上記電子部品は、上記記載の電子部品である。 Moreover, the manufacturing method of the connection body which concerns on this invention arrange | positions an electronic component on a circuit board via an adhesive agent, and connects the said electronic component on the said circuit board by pressurizing with a pressurization tool. In the manufacturing method, the electronic component is the electronic component described above .

また、本発明に係る接続方法は、接着剤を介して回路基板上に電子部品を配置し、加圧ツールで加圧することにより上記電子部品を上記回路基板上に接続する電子部品の接続方法において、上記電子部品は、上記記載の電子部品である。
Further, the connection method according to the present invention is an electronic component connection method in which an electronic component is arranged on a circuit board via an adhesive and the electronic component is connected to the circuit board by applying pressure with a pressure tool. The electronic component is the electronic component described above .

Claims (10)

相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、
上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ非対称に配置され、
上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の4%以上の距離だけ、近接する上記一方又は他方の側縁から内側に形成されている電子部品。
An output bump area in which output bumps are arranged adjacent to one side of a pair of opposite side edges is provided, and an input bump area in which input bumps are arranged adjacent to the other side of the pair of side edges is provided. And
The output bump area and the input bump area are arranged in different areas and asymmetrically,
One of the output bump area or the input bump area, which has a relatively large area, is inward from the adjacent one or other side edge by a distance of 4% or more of the width between the pair of side edges. Electronic components that are formed.
出力バンプ領域が、上記一対の側縁間の幅に対して4%以上の距離だけ、上記一方の側縁から内側に形成されている請求項1記載の電子部品。   2. The electronic component according to claim 1, wherein the output bump region is formed inward from the one side edge by a distance of 4% or more with respect to a width between the pair of side edges. 上記一方の側縁から上記出力バンプ領域までの距離が、上記他方の側縁から上記入力バンプ領域までの距離よりも長い請求項2記載の電子部品。   The electronic component according to claim 2, wherein a distance from the one side edge to the output bump area is longer than a distance from the other side edge to the input bump area. 入力バンプ領域が、上記一対の側縁間の幅に対して4%以上の距離だけ、上記他方の側縁から内側に形成されている請求項1記載の電子部品。   2. The electronic component according to claim 1, wherein the input bump region is formed inwardly from the other side edge by a distance of 4% or more with respect to a width between the pair of side edges. 上記他方の側縁から上記入力バンプ領域までの距離が、上記一方の側縁から上記出力バンプ領域までの距離よりも長い請求項4記載の電子部品。   The electronic component according to claim 4, wherein a distance from the other side edge to the input bump region is longer than a distance from the one side edge to the output bump region. 上記電子部品の上記実装面には、上記入力バンプ領域及び上記出力バンプ領域の間に、ダミーバンプが形成されている請求項1〜5のいずれか1項に記載の電子部品。   The electronic component according to claim 1, wherein a dummy bump is formed between the input bump region and the output bump region on the mounting surface of the electronic component. 上記電子部品は、ICチップである請求項1〜6のいずれか1項に記載の電子部品。   The electronic component according to claim 1, wherein the electronic component is an IC chip. 電子部品が接着剤を介して回路基板上に配置され、加圧ツールで加圧されることにより、上記電子部品が上記回路基板上に接続された接続体において、
上記電子部品の上記回路基板への実装面には、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、
上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ上記実装面において非対称に配置され、
上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の4%以上の距離だけ、近接する上記一方又は他方の側縁から内側に形成されている接続体。
In the connection body in which the electronic component is arranged on the circuit board via an adhesive and pressed by a pressure tool, the electronic component is connected to the circuit board.
The mounting surface of the electronic component on the circuit board is provided with an output bump area in which output bumps are arranged adjacent to one side of a pair of side edges facing each other, and on the other side of the pair of side edges. An input bump area in which input bumps are arranged adjacent to each other is provided,
The output bump area and the input bump area are arranged in different areas and asymmetrically on the mounting surface,
One of the output bump area or the input bump area, which has a relatively large area, is inward from the adjacent one or other side edge by a distance of 4% or more of the width between the pair of side edges. Connected body formed.
接着剤を介して回路基板上に電子部品を配置し、加圧ツールで加圧することにより上記電子部品を上記回路基板上に接続する接続体の製造方法において、
上記電子部品の上記回路基板への実装面には、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、
上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ上記実装面において非対称に配置され、
上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の4%以上の距離だけ、近接する上記一方又は他方の側縁から内側に形成されている接続体の製造方法。
In the method of manufacturing a connection body, in which an electronic component is arranged on a circuit board via an adhesive, and the electronic component is connected to the circuit board by applying pressure with a pressure tool.
The mounting surface of the electronic component on the circuit board is provided with an output bump area in which output bumps are arranged adjacent to one side of a pair of side edges facing each other, and on the other side of the pair of side edges. An input bump area in which input bumps are arranged adjacent to each other is provided,
The output bump area and the input bump area are arranged in different areas and asymmetrically on the mounting surface,
One of the output bump area or the input bump area, which has a relatively large area, is inward from the adjacent one or other side edge by a distance of 4% or more of the width between the pair of side edges. A method for manufacturing a formed connection body.
接着剤を介して回路基板上に電子部品を配置し、加圧ツールで加圧することにより上記電子部品を上記回路基板上に接続する電子部品の接続方法において、
上記電子部品の上記回路基板への実装面には、相対向する一対の側縁の一方側に近接して出力バンプが配列された出力バンプ領域が設けられ、上記一対の側縁の他方側に近接して入力バンプが配列された入力バンプ領域が設けられ、
上記出力バンプ領域及び上記入力バンプ領域は、異なる面積で、かつ上記実装面において非対称に配置され、
上記出力バンプ領域又は上記入力バンプ領域のうち、相対的に大面積である一方は、上記一対の側縁間の幅の4%以上の距離だけ、近接する上記一方又は他方の側縁から内側に形成されている電子部品の接続方法。
In the electronic component connecting method of placing the electronic component on the circuit board via an adhesive and connecting the electronic component on the circuit board by applying pressure with a pressure tool,
The mounting surface of the electronic component on the circuit board is provided with an output bump area in which output bumps are arranged adjacent to one side of a pair of side edges facing each other, and on the other side of the pair of side edges. An input bump area in which input bumps are arranged adjacent to each other is provided,
The output bump area and the input bump area are arranged in different areas and asymmetrically on the mounting surface,
One of the output bump area or the input bump area, which has a relatively large area, is inward from the adjacent one or other side edge by a distance of 4% or more of the width between the pair of side edges. A method for connecting formed electronic components.
JP2018210886A 2018-11-08 2018-11-08 Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component Active JP6719529B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018210886A JP6719529B2 (en) 2018-11-08 2018-11-08 Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018210886A JP6719529B2 (en) 2018-11-08 2018-11-08 Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013264377A Division JP6434210B2 (en) 2013-12-20 2013-12-20 Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component

Publications (2)

Publication Number Publication Date
JP2019021947A true JP2019021947A (en) 2019-02-07
JP6719529B2 JP6719529B2 (en) 2020-07-08

Family

ID=65353199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018210886A Active JP6719529B2 (en) 2018-11-08 2018-11-08 Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component

Country Status (1)

Country Link
JP (1) JP6719529B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154727A (en) * 1996-11-25 1998-06-09 Toshiba Electron Eng Corp Slender driver ic and flay display device using this
JP2000340613A (en) * 1999-05-28 2000-12-08 Seiko Epson Corp Connecting method for ic chip and manufacture of liquid- crystal device
JP2002246404A (en) * 2001-02-16 2002-08-30 Matsushita Electric Ind Co Ltd Semiconductor element with bump
JP2012227480A (en) * 2011-04-22 2012-11-15 Japan Display East Co Ltd Display device and semiconductor integrated circuit device
JP2013110404A (en) * 2011-10-26 2013-06-06 Hitachi Chemical Co Ltd Circuit component and manufacturing method therefor
JP2014157219A (en) * 2013-02-15 2014-08-28 Renesas Sp Drivers Inc Driver ic and image display unit
JP2015076485A (en) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ Display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154727A (en) * 1996-11-25 1998-06-09 Toshiba Electron Eng Corp Slender driver ic and flay display device using this
JP2000340613A (en) * 1999-05-28 2000-12-08 Seiko Epson Corp Connecting method for ic chip and manufacture of liquid- crystal device
JP2002246404A (en) * 2001-02-16 2002-08-30 Matsushita Electric Ind Co Ltd Semiconductor element with bump
JP2012227480A (en) * 2011-04-22 2012-11-15 Japan Display East Co Ltd Display device and semiconductor integrated circuit device
JP2013110404A (en) * 2011-10-26 2013-06-06 Hitachi Chemical Co Ltd Circuit component and manufacturing method therefor
JP2014157219A (en) * 2013-02-15 2014-08-28 Renesas Sp Drivers Inc Driver ic and image display unit
JP2015076485A (en) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ Display device

Also Published As

Publication number Publication date
JP6719529B2 (en) 2020-07-08

Similar Documents

Publication Publication Date Title
KR102386367B1 (en) Connection body, connection body production method, connection method, anisotropic conductive adhesive
JP6209313B2 (en) Anisotropic conductive film, connection structure, method for manufacturing connection structure, and connection method
WO2015115161A1 (en) Connection body and connection body production method
JP6344888B2 (en) Connection body manufacturing method, electronic component connection method, connection structure
JP2015146379A (en) Connection body
JP2013207115A (en) Connection structure and manufacturing method of the same, electronic component and manufacturing method of the same, connection method of electronic component
JP7369756B2 (en) Connection body and method for manufacturing the connection body
JP6434210B2 (en) Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component
JP2018073684A (en) Manufacturing method of connection body, connection method, and connection device
JP6719529B2 (en) Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component
JP6562750B2 (en) Electronic component, connection body, manufacturing method of connection body, connection method of electronic component, cushioning material
JP6695409B2 (en) Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component
JP6457214B2 (en) Electronic component, connecting body, manufacturing method of connecting body, and connecting method of electronic component
CN105430901B (en) Electronic component and connection method thereof, connection body and manufacturing method thereof, and buffer material
WO2015093212A1 (en) Electronic component, connector, connector production method, and electronic component connecting method
JP6370562B2 (en) CONNECTION MANUFACTURING METHOD, FLEXIBLE BOARD CONNECTION METHOD, CONNECTION BODY AND FLEXIBLE SUBSTRATE
WO2016114381A1 (en) Connecting structure
JP6431572B2 (en) Connection film, connection film manufacturing method, connection structure, connection structure manufacturing method, and connection method
JP6393039B2 (en) Manufacturing method of connecting body, connecting method and connecting body
JP6177642B2 (en) Connection film, connection structure, method for manufacturing connection structure, connection method
JP2019140413A (en) Connection body, manufacturing method of the same, and connection method
JP2015170647A (en) Method of manufacturing connection body, connection method for electronic component, and connection body
JP2014120581A (en) Manufacturing method of connection structure, connection method and connection structure

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200616

R150 Certificate of patent or registration of utility model

Ref document number: 6719529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250