JP2018518757A - レイアウト系検査のための解析プロセス・パラメータの視覚化 - Google Patents

Abstract

視覚的識別のために回路解析プロセスのパラメータをマークするための技術及びメカニズムが開示される。視覚的に識別されたパラメータは、その場合、回路解析の結果とともに使用されてレイアウト設計をデバッグすることができる。【選択図】図４Ａ及び図４Ｂ

Description

関連出願の相互参照
この出願は、「レイアウト系検査のための解析プロセス・パラメータの視覚化」と題する２０１５年５月１９日に出願された米国仮特許出願第１４／７１６，７７５号の優先権を主張し、その全体が参照により本明細書に援用される。

本発明は、レイアウト設計データの特徴をマークするための技術に関する。本発明の様々な実施態様は、特にレイアウト設計データにおける回路解析パラメータをマークするのに有用であり得る。マークされたパラメータは、この場合、回路解析の結果とともに使用されてレイアウト設計をデバッグすることができる。

集積超小型回路などの電子回路が、自動車から、電子レンジ、パーソナル・コンピュータまで様々な製品で使用されている。超小型回路デバイスの設計及び製造は、「設計フロー」として知られる多数のステップを通常含んでいる。設計フローの特定のステップは、設計される超小型回路の種類、その複雑さ、設計チーム、及び超小型回路を製造することになる超小型回路製造業者又は半導体製造工場に依存する場合が多い。通常、ソフトウェア及びハードウェア「ツール」が、ソフトウェア・シミュレータ及び／又はハードウェア・エミュレータを動作させることにより設計フローの様々な段階で設計を検証し、設計の誤りが修正される。

いくつかのステップは、ほとんどの設計フローに共通している。最初に、新しい超小型回路の仕様を論理設計に変換する。この論理設計は回路のレジスタ転送レベル（ＲＴＬ）記述と呼ばれることがある。この論理設計を用いて、回路は、ハードウェア・レジスタ間の信号の交換と、それらの信号上で実行される論理演算間の信号の交換との両方に関して記述される。論理設計は、通常、超高速集積回路ハードウェア設計言語（ＶＨＤＬ）などのハードウェア設計言語（ＨＤＬ）を使用する。その後、回路のロジックを分析して、回路に要求される機能を、設計に組み込まれたロジックが正確に実行するであろうことを確認する。この分析は、「機能検証」と呼ばれることがある。

論理設計の正確度が確認された後に、論理設計は合成ソフトウェアによってデバイス設計に変換される。通常、回路図又はネットリストの形態のデバイス設計では、回路内で使用されることになる特定の電子デバイス（トランジスタ、抵抗器、及びコンデンサなど）が、それらの相互接続とともに記述される。この論理設計は、一般的に、従来の回路図に表示される表現のレベルに対応する。この段階で、各デバイスに対する推定特性速度を用いて回路の部分に対する事前時間推定を行い得る。さらに、電子デバイス間の関係を解析して、デバイス設計により記述された回路が要求機能を正確に実行するであろうことを確認する。この解析は、「形式的検証」と呼ばれることがある。

回路デバイス間の関係が確立されると、今度は特定の幾何学的要素を記述する物理設計へと設計が再び変換される。この種類の設計は「レイアウト」設計と呼ばれることが多い。幾何学的要素は、回路を構成する回路デバイス構成要素（例えば、コンタクト、ゲートなど）を実際に製造するために様々な材料で作られるであろう形状を画定する。幾何学的要素は通常、多角形であるが、円形や楕円形などの他の形状も使用し得る。これらの幾何学的要素は、以前になされた設計のライブラリ、又はその両方の何らかの組み合わせから選択されたカスタム設計であり得る。これらの回路デバイスを相互接続する幾何学的要素も加えて、接続線を形成する。これらのタスクの両方に対して、メンター・グラフィックスのＩＣステーション、又はケイデンス社（Ｃａｄｅｎｃｅ）のヴィルトゥーソ（Ｖｉｒｔｕｏｓｏ）などのレイアウト・ツール（「プレイス・アンド・ルート」ツールと呼ばれることが多い）が一般的に使用される。

レイアウト設計では、超小型回路の各物理層は、対応する層表現を有し、層表現内に記述された幾何学的要素は、回路デバイスを構成する回路デバイス構成要素の相対的位置を規定する。したがって、金属層として表現された幾何学的要素は、他の回路デバイスを接続するために導線を形成することになる金属層内の位置を規定する。通常、設計者はレイアウト設計でいくつかの解析又は「検査」を実行する。例えば、レイアウト設計を解析して、デバイス設計において記述された回路デバイス及びそれらの関係を正確に表すことを確認し得る。レイアウト設計を解析して、幾何学的要素間の最小間隔などの様々な設計要件に準拠していることも確認し得る。さらに、製造プロセスの制限等に対処するために冗長又は他の補償幾何学的要素の使用を含むように修正し得る。物理レイアウト設計データ上のこれらのプロセスは、「物理的検証」と呼ばれる場合が多い。

レイアウト設計を仕上げた後に、フォトリソグラフィー製造プロセス用のマスク又はレチクルを生成するために、マスク又はレチクル書き込みツールにより使用できるフォーマットに、レイアウト設計を変換する。マスク及びレチクルは、通常、ブランクのレチクルを電子ビーム又はレーザ・ビームにさらすツールを用いて作られている。ほとんどのマスク書き込みツールは、直角三角形、長方形、又は他の台形などの特定の種類の多角形をただ「書き込む」ことができるだけである。さらに、多角形の寸法は、ツールに利用可能な最大ビーム開口寸法によって物理的に制限される。したがって、レイアウト設計内の、より大きな幾何学的要素、又は直角三角形でもなく、長方形でもなく、もしくは台形でもない幾何学的要素（通常、レイアウト設計内の幾何学的要素の大部分である）は、マスク又はレチクル書き込みツールにより書き込むことができる、より小さな、より基本的な多角形に「分割され」なければならない。

レイアウト設計が分割されると、その場合、レイアウト設計データをマスク又はレチクル書き込みツールと互換性を有するフォーマットに変換することができる。このようなフォーマットの例は、アプライドマテリアルズ社（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｃｏｍｐａｎｙ）系列のイーテック（ＥＴＥＣ）社により製造されたラスター・スキャニング装置用のＭＥＢＥＳ、スウェーデンのＭｉｃｒｏｎｉｃｓ ＡＢからの「ＭＩＣ」フォーマット、ならびにＶＳＢ１２又はＶＳＢ１２などの、ニューフレア（Ｎｕｆｌａｒｅ）、ＪＥＯＬ、及び日立の装置用の様々なベクトル・スキャン・フォーマットである。その場合に、書き込まれたマスク又はレチクルをフォトリソグラフィー・プロセスで使用して、ウェハの選択された領域を露光し、ウェハ上に所望の集積回路デバイスを製造することができる。

物理的検証プロセスに戻って、設計者は、設計データから製造された回路が、適切に動作することを確認するために、２点間抵抗検査、電流密度検査、及びエレクトロマイグレーション検査などの、レイアウト設計データに様々な解析プロセスを適用し得る。そのような解析の１つは、静電放電保護回路が意図したとおりに動作するかどうかを判断する静電放電保護検査である。この解析を実行するために、設計者は、オレゴン州ウィルソンヴィルのメンター・グラフィックス（登録商標）コーポレーションから入手可能な、プログラム可能な電気的ルールチェッカー（ＰＥＲＣ）ツール、電子設計自動化ツールのキャリバ（登録商標）ファミリーの部品などの解析ツールを使用し得る。ユーザーの指示下で、ＰＥＲＣツールは、レイアウト設計の選択された部分に１つ以上の代表電流源を適用して、ノード電圧を求めることができる（すなわち、レイアウト設計データから製造されたデバイスに供給される実際の電流源を表す仮想電流源を適用する）。この動作は、レイアウト設計の選択された部分の各ノードに代表電圧をもたらし、そこからツールは、それらの選択された部分の回路素子（例えば、相互接続）の代表電流密度を決定することができる。通常、ユーザーは、ＰＥＲＣツールに代表電流密度の変動を示すカラーマップを作成させる。静電放電保護回路の代表電流密度がその構造に許容される最大電流密度を超える場合、設計者はこの欠陥を修正するために設計を修正する必要がある。

しかし、実際問題として、そのような代表電流密度変動カラーマップは、設計者が回路レイアウト設計データをデバッグするのに用いることが困難である。レイアウト設計データは、通常、いくつかの構造層を表し、カラーマップ上の項目をオーバーラップさせる。さらに、この種類のカラーマップは、代表電流が注入されている場所、代表電圧シンクの位置などの、設計上の欠陥を後で修正するために有用な情報を設計者に提供しない。

本発明の態様は、視覚的識別のために回路解析プロセスのパラメータをマークするためのメカニズムに関する。マークされたパラメータは、この場合、回路解析の結果とともに使用されてレイアウト設計をデバッグすることができる。

本発明のいくつかの実施形態は、静電放電保護解析とともに使用されて、静電放電保護回路が意図したとおりに動作することを確実にし得る。これらの実施形態では、静電放電保護解析プロセスの１つ以上のパラメータがレイアウト設計データにおいてマークされる。例えば、代表電流源（あるいは、代表電圧値）が生成され、代表ノード電圧が静電気保護解析プロセス中に計算される場合、プロセスで使用される代表電流源（又は電圧値）、代表電圧シンク、ネット間接続、及びショートグループのそれぞれは、レイアウト設計データにおいて特にマークされる。静電放電保護解析プロセスによって誤りが識別されると、設計者は、マーカーを使用して解析パラメータを視覚的に表示して、レイアウト設計データの修正を支援することが可能である。本発明のさらに他の実施形態は、２点間抵抗検査、電流密度検査、及びエレクトロマイグレーション検査などの他の回路解析のためのパラメータをマークし、表示し得る。

本明細書で開示される一実施形態は、回路のレイアウト設計を記述するレイアウト設計データ用の回路解析プロセスの解析プロセス・パラメータを決定するステップと、１つ以上の解析プロセス・パラメータに関連する回路解析情報を保存することによって１つ以上の解析プロセス・パラメータを記録するステップと、レイアウト設計データを修正して、１つ以上のマーカーを提供して、１つ以上の解析プロセス・パラメータを視覚的に識別するステップとを含む、方法（例えば、コンピュータ実装電子設計自動化方法）である。いくつかの実施態様では、方法が、回路解析プロセスを実行するステップをさらに含む。特定の実施態様では、回路解析プロセスが静電放電保護解析プロセスである。いくつかの実施態様では、方法が、決定された解析プロセス・パラメータのサブセットを識別するユーザー選択を受信するステップをさらに含み、レイアウト設計データを修正するステップは、レイアウト設計データを修正して、解析プロセス・パラメータの選択されたサブセットのためのマーカーを提供するステップを含む。特定の実施態様では、解析プロセス・パラメータが、代表電流源の位置、代表電圧源の位置、代表電圧シンクの位置、ネット間接続の位置、又はショートグループの位置のうちの１つ以上を含む。いくつかの実施態様では、記録される回路解析情報が、ショートグループ内のデバイスの位置、ショートグループ内のデバイスの１つの一意的に識別する名前、又はショートグループの名前のうちの１つ以上を含む。特定の実施態様では、記録された回路解析情報が、回路解析を実行するために使用される電流源を表す幾何学的要素のコピー、回路解析を実行するために使用される電圧シンクを表す幾何学的要素のコピー、回路解析を実行するために使用されるネット間接続を表す幾何学的要素のコピー、又は回路解析を実行するために使用されるショートグループを表す幾何学的要素のコピーのうちの１つ以上を含む。いくつかの実施態様では、記録される回路解析情報が、１つ以上の回路解析パラメータに言及するのに十分である。さらなる実施態様では、記録ステップが、レイアウト解析データに注釈を付けて、回路解析を実行するために使用される解析プロセス・パラメータとして、幾何要素内の１つ以上の幾何学的要素又は１つ以上の位置を識別するステップを含む。特定の実施態様では、記録ステップが、解析プロセス・パラメータの１つ以上についてのコンテキスト情報を含むようにレイアウト設計に注釈を付けるステップをさらに含む。いくつかの実施態様では、コンテキスト情報が、タイプ識別子及びプロセス識別子を含む。タイプ識別子によって識別されるタイプが、例えば、電流源、電圧源、電圧シンク、ネット間接続、又はショートグループの１つとすることができる。特定の実施態様では、レイアウト設計データを修正して、１つ以上のマーカーを提供して１つ以上の解析プロセス・パラメータを視覚的に識別するステップが、新しい設計対象又は新しいマーカーを含むようにレイアウト設計データを修正して１つ以上の解析プロセス・パラメータを識別するステップを含む。いくつかの実施態様では、レイアウト設計データを修正して、１つ以上のマーカーを提供して１つ以上の解析プロセス・パラメータを視覚的に識別するステップが、１つ以上の解析プロセス・パラメータを識別するために既存の幾何学的要素の修正バージョンを含むようにレイアウト設計データを修正するステップを含む。いくつかの実施態様では、異なる設計対象、マーカー、又は色が、異なる種類の解析プロセス・パラメータに使用され、異なる種類の回路解析プロセス・パラメータが、電流源、電圧源、電圧シンク、ネット間接続、又はショートグループの２つ以上を含む。いくつかの実施態様では、方法が、記録されマークされた解析プロセス・パラメータをユーザー・インタフェースを介して表示するステップをさらに含む。特定の実施態様では、方法が、レイアウト設計データによって記述されたレイアウト設計を１つ以上のマーカーとともに表示して、１つ以上の解析プロセス・パラメータを視覚的に識別するステップをさらに含む。いくつかの実施態様では、方法が、レイアウト設計データによって記述されたレイアウト設計を記録されマークされた解析プロセス・パラメータと同時に表示するステップをさらに含む。特定の実施態様では、方法が、解析プロセス・パラメータの１つ以上の選択を示すデータを受信して視覚的に識別するステップをさらに含み、レイアウト設計を表示するステップは、選択された解析プロセス・パラメータのためのマーカーをレイアウト設計とともに表示するステップを含む。いくつかの実施態様では、方法が、１つ以上の以前に選択された解析プロセス・パラメータの選択解除を示すデータを受信するステップをさらに含み、レイアウト設計を表示するステップは、選択解除された解析プロセス・パラメータのためのマーカーをレイアウト設計の表示上で非表示にするステップを含む。特定の実施態様では、方法が、記録されマークされた解析プロセス・パラメータに少なくとも部分的に基づいて、回路設計のレイアウトをデバッグするステップをさらに含む。

明細書に開示された別の例示の実施形態は、レイアウト設計データをデバッグする方法であって、レイアウト設計解析プロセスで使用されるパラメータを記録するステップと、レイアウト設計データ内でパラメータを視覚的に示すためにレイアウト設計データを修正するステップと、レイアウト設計データをデバッグする際に使用するために修正されたレイアウト設計データを表示するステップとを含む、方法である。いくつかの実施態様では、レイアウト設計解析プロセスが、静電放電保護解析プロセスである。特定の実施態様では、パラメータが、代表電流源の位置、代表電圧源の位置、代表電圧シンクの位置、ネット間接続の位置、及びショートグループの位置からなる群から選択される。いくつかの実施態様では、パラメータが、特定の代表電流源の位置、特定の代表電圧源の位置、特定の代表電圧シンクの位置、特定のネット間接続の位置、及び特定のショートグループからなる群から選択される。特定の実施態様では、パラメータが、そのパラメータを保存することによって記録される。いくつかの実施態様では、パラメータが、そのパラメータに関連するレイアウト設計データ内に少なくとも１つの幾何要素のコピーを保存することによって記録される。特定の実施態様では、パラメータが、レイアウト設計データに注釈を付けることによって記録される。さらに、レイアウト設計データに対する注釈が、パラメータのためのコンテキスト情報を含むことが可能である。いくつかの実施態様では、方法が、レイアウト設計解析プロセスで使用される複数の異なるパラメータを記録するステップと、レイアウト設計データ内の異なるパラメータを視覚的に区別するためにレイアウト設計データを修正するステップとをさらに含む。特定の実施態様では、方法が、表示された修正されたレイアウト設計データを使用して、レイアウト設計データをデバッグするステップをさらに含む。いくつかの実施態様では、方法が、修正されたレイアウト設計データをレイアウト設計解析プロセスの結果とともに表示するステップをさらに含む。特定の実施態様では、レイアウト設計においてパラメータを視覚的に示すためにレイアウト設計データを修正するステップが、レイアウト設計データに１つ以上のマーカーを追加するステップを含む。１つ以上のマーカーが、パラメータのためのコンテキスト情報を含むことが可能である。いくつかの実施態様では、レイアウト設計データ内においてパラメータを視覚的に示すためにレイアウト設計データを修正するステップが、パラメータに関連する幾何学的要素の少なくとも一部を修正するステップを含む。

本明細書に開示されたさらなる例示の実施形態は、レイアウト設計データをデバッグする方法であって、レイアウト設計解析プロセスで使用されるパラメータのサブセットの選択を受信するステップと、レイアウト設計データ内でパラメータのサブセットを視覚的に示すためにレイアウト設計データを修正するステップと、レイアウト設計データをデバッグする際に使用するための修正されたレイアウト設計データを表示するステップとを含む、方法である。いくつかの実施態様では、方法が、パラメータのサブセットの受信された選択に基づいて、レイアウト設計解析プロセスで使用されるパラメータを選択的に記録するステップをさらに含む。特定の実施態様では、方法が、レイアウト設計解析プロセスで使用されるパラメータを記録するステップと、レイアウト設計データ内のパラメータのサブセットを視覚的に示すためにレイアウト設計データを選択的に修正するステップとをさらに含む。いくつかの実施態様では、方法が、レイアウト設計データ内でパラメータを視覚的に示すためのマーカーを含むようにレイアウト設計データを修正するステップと、選択されたパラメータのサブセットを視覚的に示すためのマーカーのみを表示するステップとをさらに含む。

これらの例示の実施形態及び実施態様のいずれも、コンピュータによって実行されると、開示された方法のいずれかをコンピュータに実行させるコンピュータ実行可能命令を保存する１つ以上のコンピュータ読み取り可能媒体上で実装されることが可能である。方法は、開示された方法のいずれかを実行するように構成された電子設計自動化システム（例えば、コンピュータ実装静電放電保護解析ツール）によって実行することも可能である。さらに、本明細書で開示される任意の１つ以上の特徴は、本明細書で開示されるその他の１つ以上の特徴と組み合わせて使用することが可能である。

本発明のこれらの態様及び他の態様は、添付の図面を参照して以下により詳細に記載される。

図１は、本発明の様々な実施形態を実装するために使用され得る例示的なコンピューティング環境を示す。 図２は、本発明の様々な実施形態を実装するために使用され得る例示的なコンピューティング環境を示す。 図３は、本発明の様々な例によって提供され得る解析プロセス・パラメータ・マーキング・ツールの一例を示す。 図４Ａは、本発明の様々な実施形態によるパラメータ・マーキング・ツールのオペレーションを示す。 図４Ｂは、本発明の様々な実施形態によるパラメータ・マーキング・ツールのオペレーションを示す。 図５は、本発明の様々な実施形態に従って使用され得る電流源についてのマーカーを示す。 図６は、本発明の様々な実施形態に従って使用され得る電圧シンクについてのマーカーを示す。 図７は、本発明の様々な実施形態に従って使用され得るネット間接続についてのマーカーを示す。 図８は、本発明の様々な実施形態に従って使用され得るショートグループについてのマーカーを示す。 図９は、本発明の様々な実施形態に従って閲覧するために解析プロセス・パラメータを選択するために提供され得るユーザー・インタフェースの一例を示す。

例示的なオペレーション環境
本発明の実施形態による様々な電子設計自動化プロセスの実行は、１つ以上のプログラマブル・コンピュータ・デバイスによって実行されるコンピュータ実行可能ソフトウェア命令を使用して実装し得る。本発明のこれらの実施形態は、ソフトウェア命令を使用して実装し得るので、本発明の様々な実施形態を採用し得る汎用プログラマブル・コンピュータ・システムの構成要素及びオペレーションをまず説明する。さらに、いくつかの電子設計自動化プロセスの複雑さ及び多くの回路設計の大きな寸法のために、様々な電子設計自動化ツールは、複数の処理スレッドを同時に実行できる計算機システム上でオペレーションするように構成されている。したがって、ホスト又はマスタ・コンピュータ及び１つ以上のリモート又はサーバント・コンピュータを有するコンピュータ・ネットワークの構成要素及びオペレーションを、図１を参照して説明する。しかし、このオペレーション環境は、適切なオペレーション環境の一例に過ぎず、本発明の使用又は機能の範囲に関するいかなる制限をも示唆するものではない。

図１において、コンピュータ・ネットワーク１０１はマスタ・コンピュータ１０３を含む。図示の例では、マスタ・コンピュータ１０３は、複数の入出力デバイス１０５及びメモリ１０７を含むマルチプロセッサ・コンピュータである。入出力デバイス１０５は、ユーザーから入力データを受信したり、又はユーザーに出力データを提供するための任意のデバイスを含み得る。入力デバイスは、例えば、ユーザーからの入力を受け取るためのキーボード、マイクロホン、スキャナ、又はポインティング・デバイスを含み得る。出力デバイスは、その場合、表示モニタ、スピーカ、プリンタ、又は触覚フィードバック・デバイスを含み得る。これらのデバイス及びそれらの接続は、当該技術分野において周知であるので、ここで詳細に議論はしない。

メモリ１０７は、同様に、マスタ・コンピュータ１０３によってアクセス可能な非一過性のコンピュータ読み取り可能媒体の任意の組み合わせを使用して実装され得る。本明細書では、非一過性という用語は、電磁信号を伝播するのとは対照的に、所望の時間引き続いて検索するための情報を保存する能力を指す。コンピュータ読み取り可能媒体は、例えば、読み出し書き込みメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気的消却プログラム可能型読み出し専用メモリ（ＥＥＰＲＯＭ）、もしくはフラッシュ・メモリ超小型回路デバイスなどの超小型回路メモリ・デバイス、ＣＤ−ＲＯＭディスク、デジタル・ビデオ・ディスク（ＤＶＤ）、又は他の光記憶デバイスを含み得る。コンピュータ読み取り可能媒体は、磁気カセット、磁気テープ、磁気ディスク、もしくは他の磁気記憶デバイス、穿孔媒体、ホログラフィック・ストレージ・デバイス、又は所望の情報を保存するのに使用できる他の任意の媒体を含み得る。

以下に詳細に議論するように、マスタ・コンピュータ１０３は、本発明の様々な例による１つ以上のオペレーションを実行するためのソフトウェア・アプリケーションを実行する。したがって、メモリ１０７は、それが実行されると１つ以上のオペレーションを実装するためのソフトウェア・アプリケーションを実施することになるソフトウェア命令１０９Ａを保存する。また、メモリ１０７は、ソフトウェア・アプリケーションとともに使用されるデータ１０９Ｂを保存する。図示の実施形態では、データ１０９Ｂは、ソフトウェア・アプリケーションがオペレーションを実行するために使用するプロセス・データを含み、オペレーションの少なくともいくつかは並列に実行し得る。

また、マスタ・コンピュータ１０３は、複数のプロセッサ・ユニット１１１と１つのインタフェース・デバイス１１３とを含む。プロセッサ・ユニット１１１は、ソフトウェア命令１０９Ａを実行するようにプログラムできる任意の種類のプロセッサ・デバイスであり得るが、通常、マイクロプロセッサ・デバイスである。例えば、１つ以上のプロセッサ・ユニット１１１は、インテル（登録商標）のペンティアム（登録商標）もしくはジーオン（商標）マイクロプロセッサ、アドバンスト・マイクロ・デバイセスのアスロン（商標）マイクロプロセッサ、又はモトローラの６８Ｋ／コールドファイア（登録商標）マイクロプロセッサなどの商業的に汎用のプログラマブル・マイクロプロセッサであり得る。代替として、又は加えて、１つ以上のプロセッサ・ユニット１１１は、特定の種類の数学演算を最適に実行するように設計されたマイクロプロセッサなどのカスタム製造プロセッサであり得る。インタフェース・デバイス１１３、プロセッサ・ユニット１１１、メモリ１０７、及び入出力デバイス１０５は、バス１１５により互いに接続されている。

本発明のいくつかの実施態様では、マスタ・コンピュータ・デバイス１０３には、２つ以上のプロセッサ・コアを有する１つ以上のプロセッサ・ユニット１１１を使用し得る。したがって、図２は、本発明の様々な実施形態で使用し得るマルチコア・プロセッサ・ユニット１１１の一例を示す。この図で分かるように、プロセッサ・ユニット１１１は複数のプロセッサ・コア２０１を含む。各プロセッサ・コア２０１は、計算エンジン２０３及びメモリ・キャッシュ２０５を含む。当業者に知られているように、計算エンジンは、ソフトウェア命令をフェッチすること、及び、その後、フェッチした命令内で指定された動作を実行することなどの様々な計算関数を実行するための論理デバイスを含む。これらの動作は、例えば、加算、減算、乗算、ならびに数字を比較すること、ＡＮＤ、ＯＲ、ＮＯＲ、ＸＯＲなどの論理演算を実行すること、及びデータを取得すること、を含み得る。次に、各計算エンジン２０３は、それに対応するメモリ・キャッシュ２０５を使用して、実行のためにデータ及び／又は命令を迅速に保存し、かつ検索し得る。

各プロセッサ・コア２０１は相互接続２０７に接続されている。相互接続２０７の特定の構成は、プロセッサ・ユニット２０１のアーキテクチャに応じて変化し得る。ソニーと、東芝と、ＩＢＭ社とにより作られたセル・マイクロプロセッサなどのいくつかのプロセッサ・コア２０１では、相互接続２０７は相互接続バスとして実装され得る。しかしながら、カリフォルニア州サニーベールのアドバンスト・マイクロ・デバイセスから入手できるオプテロン（商標）及びアスロン（商標）デュアルコア・プロセッサなどの他のプロセッサ・ユニット２０１では、相互接続２０７は、システム要求インタフェース・デバイスとして実装され得る。いずれの場合でも、プロセッサ・コア２０１は、相互接続２０７を介して入出力インタフェース２０９及びメモリ・コントローラ２１１と通信する。入出力インタフェース２０９は、プロセッサ・ユニット２０１とバス１１５との間の通信インタフェースを提供する。同様に、メモリ・コントローラ２１１は、プロセッサ・ユニット２０１とシステム・メモリ１０７との間の情報交換を制御する。本発明のいくつかの実施態様では、プロセッサ・ユニット２０１は、プロセッサ・コア２０１によって共有されアクセス可能な高次キャッシュ・メモリなどの付加的な構成要素を含み得る。

図２は、本発明のいくつかの実施形態で使用し得るプロセッサ・ユニット２０１の１つの説明図を示しているが、この説明図はあくまで代表例を示したに過ぎず、限定しようとするものではないことを理解すべきである。例えば、いくつかの実施態様では、複数の個別のプロセッサ・ユニット１１１の代わりにマルチコア・プロセッサ・ユニット１１１を使用できることを理解すべきである。例えば、６個の個別のプロセッサ・ユニット１１１を使用するのではなく、本発明の他の実施態様では、６個のコアを有する単独のプロセッサ・ユニット１１１を使用したり、それぞれが３個ずつのコアを有する２個のマルチコア・プロセッサ・ユニットを使用したり、２個の個別のシングルコア・プロセッサ・ユニット１１１と、４個のコアを有するマルチコア・プロセッサ・ユニット１１１とを使用し得る。

ここで図１を参照すると、インタフェース・デバイス１１３は、マスタ・コンピュータ１０３が通信インタフェースを介してサーバント・コンピュータ１１７Ａ、１１７Ｂ、１１７Ｃ．．．．１１７ｘと通信することを可能にする。通信インタフェースは、例えば、従来の有線ネットワーク接続又は光伝送有線ネットワーク接続を含む任意の適切な種類のインタフェースであり得る。通信インタフェースは、無線光接続、無線周波数接続、赤外線接続、又は音響接続などの無線接続であり得る。インタフェース・デバイス１１３は、マスタ・コンピュータ１０３と及びサーバント・コンピュータ１１７のそれぞれからのデータ及び制御信号を、伝送制御プロトコル（ＴＣＰ）、ユーザー・データグラム・プロトコル（ＵＤＰ）、及びインターネット・プロトコル（ＩＰ）などの１つ以上の通信プロトコルに従ってネットワーク・メッセージに変換する。これら及び他の従来の通信プロトコルは、当該技術分野において周知であるので、ここでは詳細には議論しない。

各サーバント・コンピュータ１１７は、メモリ１１９と、プロセッサ・ユニット１２１と、インタフェース・デバイス１２３と、随意により、システム・バス１２７により一緒に接続された１つ以上の入出力デバイス１２５とを含み得る。サーバント・コンピュータ１１７用のオプションの入出力デバイス１２５は、マスタ・コンピュータ１０３と同様に、キーボード、ポインティング・デバイス、マイクロホン、表示モニタ、スピーカ、及びプリンタなどの任意の従来の入力デバイス又は出力デバイスを含み得る。同様に、プロセッサ・ユニット１２１は、任意の従来の種類の、又はカスタム製造のプログラマブル・プロセッサ・デバイスであり得る。例えば、１つ以上のプロセッサ・ユニット１２１は、インテル（登録商標）のペンティアム（登録商標）もしくはジーオン（商標）マイクロプロセッサ、アドバンスト・マイクロ・デバイセスのアスロン（商標）マイクロプロセッサ、又はモトローラの６８Ｋ／コールドファイア（登録商標）マイクロプロセッサなどの商業的に汎用のプログラマブル・マイクロプロセッサであり得る。あるいは、１つ以上のプロセッサ・ユニット１２１は、特定の種類の数学演算を最適に実行するように設計されたマイクロプロセッサなどのカスタム製造プロセッサであり得る。さらに、１つ以上のプロセッサ・ユニット１２１は、前述の図２を参照して説明したように、２つ以上のコアを有し得る。例えば、本発明のいくつかの実施態様では、プロセッサ・ユニット１２１の１つ以上は、セル・プロセッサであり得る。その場合、メモリ１１９は、前述したコンピュータ読み取り可能媒体の任意の組み合わせを使用して実装し得る。インタフェース・デバイス１１３と同様に、インタフェース・デバイス１２３は、サーバント・コンピュータ１１７が通信インタフェースを介してマスタ・コンピュータ１０３と通信することを可能にする。

図示の例では、マスタ・コンピュータ１０３は複数のプロセッサ・ユニット１１１を備えたマルチプロセッサ・ユニット・コンピュータであり、他方、各サーバント・コンピュータ１１７は単独のプロセッサ・ユニット１２１を有する。しかしながら、本発明の他の実施態様では、単一プロセッサ・ユニット１１１を有するマスタ・コンピュータを使用し得ることに注目すべきである。さらに、１つ以上のサーバント・コンピュータ１１７は、前述したように、それらの使用目的に応じて複数のプロセッサ・ユニット１２１を有し得る。マスタ・コンピュータ１０３とサーバント・コンピュータとの両方に対して、単独のインタフェース・デバイス１１３又は１２３のみを示しているが、本発明の他の実施形態では、コンピュータ１０３、１つ以上のサーバント・コンピュータ１１７、又はその両方の何らかの組み合わせが、２つ以上の異なるインタフェース・デバイス１１３又は１２３を使用して、複数の通信インタフェースを介して通信し得ることに注目すべきである。

本発明の様々な例では、マスタ・コンピュータ１０３は、１つ以上の外部データ記憶装置に接続され得る。これらの外部データ記憶装置は、マスタ・コンピュータ１０３によってアクセス可能なコンピュータ読み取り可能媒体の任意の組み合わせを使用して実装し得る。コンピュータ読み取り可能媒体は、例えば、読み出し書き込みメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気的消却プログラム可能型読み出し専用メモリ（ＥＥＰＲＯＭ）、もしくはフラッシュ・メモリ超小型回路デバイスなどの超小型回路メモリ・デバイス、ＣＤ−ＲＯＭディスク、デジタル・ビデオ・ディスク（ＤＶＤ）、又は他の光記憶デバイスを含み得る。コンピュータ読み取り可能媒体は、磁気カセット、磁気テープ、磁気ディスク、もしくは他の磁気記憶デバイス、穿孔媒体、ホログラフィック・ストレージ・デバイス、又は所望の情報を保存するのに使用できる他の任意の媒体を含み得る。本発明のいくつかの実施態様によれば、１つ以上のサーバント・コンピュータ１１７は、代替として、又は加えて、１つ以上の外部データ記憶装置に接続され得る。通常、これらの外部データ記憶装置は、マスタ・コンピュータ１０３にも接続されているデータ記憶装置を含むであろうが、これらの外部データ記憶装置は、また、マスタ・コンピュータ１０３によってアクセス可能な任意のデータ記憶装置とも異なるものであり得る。

図１及び図２に示したコンピュータ・ネットワークの説明は、あくまで例として提供されているに過ぎず、本発明の他の実施形態の使用又は機能の範囲に関していかなる制限をも示唆するものではないということを理解すべきである。

パラメータ・マーキング・ツール
図３は、本発明の様々な例によって提供され得る解析プロセス・パラメータ・マーキング・ツール３０１の一例を示す。この図で分かるように、解析プロセス・パラメータ・マーキング・ツール３０１は、記録ユニット３０３と、オプションのパラメータ選択ユニット３０５と、視覚化ユニット３０７とを含む。通常、解析プロセス・パラメータ・マーキング・ツール３０１は、レイアウトデータ３１１を解析する解析ツール３０９と関連して動作する。以下により詳細に議論するように、記録ユニット３０３は、解析ツール３０９によって使用される解析プロセス・パラメータを記録して、レイアウトデータ３１１について解析プロセスを行う。その場合、視覚化ユニット３０７は、視覚的に表示することができるマーカーを含むようにレイアウトデータを修正して、解析プロセス・パラメータを識別する。オプションのパラメータ選択ユニット３０５を含む解析プロセス・パラメータ・マーキング・ツール３０１の様々な実施態様により、パラメータ選択ユニット３０５は、解析プロセス・パラメータ・マーキング・ツール３０１のユーザー（例えば、解析される集積回路レイアウト設計データの設計者）が、解析プロセス・パラメータのどれが表示されるかを選択することを可能にする。

本発明の様々な実施形態では、記録ユニット３０３、オプションのパラメータ選択ユニット３０５、及び視覚化ユニット３０７のそれぞれは、マスタ・コンピュータ１０３などのマルチプロセッサ計算機システムのマスタ・コンピュータ内の１つ以上のプロセッサ、サーバント・コンピュータ１１７などのマルチプロセッサ計算機システム内の１つ以上のサーバント・コンピュータ、又はそれらの両方の組み合わせを使用して実装され得る。もちろん、本発明のさらに他の実施形態は、例えば、これらのユニットの動作を実行するための非一過性の方法でその上に保存された、すなわちある期間にわたり保存されたソフトウェア命令を有する１つ以上のコンピュータ読み取り可能デバイスによって実装され得、これにより、その期間内のいずれか任意の時点で使用するために検索され得る。

記録ユニット３０３、パラメータ選択ユニット３０５及び視覚化ユニット３０７は、図３では別個のユニットとして示されているが、単独のサーバント・コンピュータ（又はマスタ・コンピュータ内の単独のプロセッサ）を使用して、異なる時間にこれらのユニットの両方、又は異なる時間にこれらのユニットの両方のコンポーネントを実装し得る。さらに、解析プロセス・パラメータ・マーキング・ツール３０１は、図示の例では、解析ツール３０９とは別個のものとして示されている。しかしながら、本発明の様々な実施態様では、解析プロセス・パラメータ・マーキング・ツール３０１の機能の一部又は全部を解析ツール３０９に組み込み得る。

解析プロセス・パラメータのマーキング
次に、本発明の様々な実施形態によるパラメータ・マーキング・ツール３０１のオペレーションを、図４に示すフローチャートを参照して説明する。より詳細には、例示的な静電放電保護解析プロセスを参照して、様々な実施態様によるパラメータ・マーキング・ツール３０１のオペレーションを説明する。

この種類のプロセスでは、設計者は、オレゴン州のウィルソンヴィルのメンター・グラフィックス（登録商標）コーポレーションから入手可能な電子設計自動化ツールのキャリバ（登録商標）ファミリーのプログラム可能な電気的ルールチェッカー（ＰＥＲＣ）ツールなどの電子設計自動解析ツールを使用し得る。回路レイアウト設計の選択された部分における静電放電保護デバイスの実行可能性を解析するために、ＰＥＲＣツールは、その部分に１つ以上の代表電流源を適用して、ノード電圧を求める。本明細書では、「代表電流源」という用語は、レイアウト設計データから製造されたデバイスに適用される実際の電流源を表す仮想電流源を指す。もちろん、本発明の様々な実施態様は、代表電圧源又は値を代替として、又は加えて適用してそのような解析を実行し得る。本明細書で使用される場合、用語「代表電圧源」又は「代表電圧値」は、レイアウト設計データから製造されるデバイスに適用される、普通ならデバイスで発生する実際の電圧源又は実際の電圧値を表す仮想電圧源又は仮想電圧値を指す。

解析を実行するために、ＰＥＲＣツールは、また回路内の各構造の抵抗を有する。この抵抗情報は、例えば、回路部分で予め実行された寄生抽出プロセスから取得し得る。この寄生抽出プロセスは、例えば、オレゴン州のウィルソンヴィルのメンター・グラフィックス（登録商標）コーポレーションからも入手可能なキャリバ（登録商標）ｘＡＣＴ（商標）ツールを使用して実行し得る。

ＰＥＲＣツールは、その上ネット間接続についての抵抗値を有する。これらのネット間接続は、通常、２つのネットを接続するトランジスタ又はダイオードなどの能動デバイスである。いくつかの例では、これらのネット間接続の抵抗値は、設計者によって予め割り当てられるか、又はそれらの物理的特性（例えば、複数のネットを接続するトランジスタのチャネルを表す多角形の幅）に基づいて決定され得る。また、静電放電保護解析を実行するために、ＰＥＲＣツールは、「ショートグループ」を識別する情報を有する。当業者に理解されるように、ショートグループは、電流を分配するために並列に使用されるデバイスのグループであり、ここで、すべての共通ポイントが同じ電位に保持されて処理される。例えば、各デバイス入力ピンが寄生解析プロセスによって同じ電位に保持されて処理されるグループは、一般的にショートグループと見なされる。ショートグループの識別は、ＰＥＲＣツールのユーザーによって手動でなされ、又はショートグループについての特定の特性に基づいて自動的に識別され得る。

代表電流又は電圧情報、抵抗情報及びショートグループの識別を使用して、ＰＥＲＣツールは、レイアウト設計の選択された部分における各回路ノード（すなわち、電圧降下間のノード）での代表電圧を決定することができる。これから、ＰＥＲＣツールは、その場合、それらの選択された部分における相互接続などの回路要素についての代表電流密度を決定することができる。通常、ユーザーは、ＰＥＲＣツールに代表電流密度の変動を示すカラーマップを作成させる。

ここで図４に言及すると、オペレーション４０１では、解析ツール３０９（本明細書で説明する特定の例では、ＰＥＲＣツール）は、レイアウト設計におけるレイアウトデータについての回路解析プロセスのパラメータを決定する。前述の静電放電保護解析の場合、パラメータは、代表電流源、電圧源及び電圧値の位置、代表電圧シンクの位置、ネット間接続の位置、及びショートグループの位置である。この情報は、例えば、これらのパラメータを使用して静電放電保護解析プロセスを実行するＰＥＲＣツールによって収集し得る。通常、これらのパラメータは、解析ツール３０９のユーザーからの入力の有無にかかわらず、解析ツール３０９によって自動的に選択されるので、解析プロセス・パラメータを決定するプロセスはここでは詳細には議論しない。記録ユニット３０３が解析ツール３０９と別個である様々な実施態様では、解析ツール３０９は解析プロセス・パラメータを記録ユニット３０３に提供する。

レイアウト設計データでは、解析プロセスについてのパラメータは、通常、幾何学的要素に関連する設計における位置であることを理解すべきである。このようなパラメータは、例えば、レイアウト設計における幾何学的要素（例えば、多角形）のエッジ、エッジ又は幾何要素に沿った座標値、又は幾何要素自体を含み得る。したがって、解析プロセス・パラメータは、任意の適切な方法で規定し得る。例えば、解析プロセス・パラメータは、レイアウト設計データによって規定される特殊領域内の座標値、幾何要素のエッジを識別する２つの座標値又は他の１又は複数の参照値、又は複数の座標値又は他の参照値、又は幾何要素の一部もしくは全体を識別する値として説明し得る。

オペレーション４０３において、記録ユニット３０３は、解析プロセス・パラメータを記録する。本発明の様々な例では、記録ユニットは、これらのパラメータに関連する回路解析情報を特定の場所に保存することにより、解析プロセス・パラメータを記録し得る。いくつかの実施形態では、回路解析パラメータ情報は、回路解析プロセス・パラメータに言及するのに十分な情報であり得る。例えば、回路解析プロセス・パラメータがショートグループの位置である場合、対応する回路解析パラメータ情報は、グループ内のデバイスの位置、グループ内のデバイスの１つの一意に識別する名前、グループ自体の名前、又はレイアウトデータ３１１内のその解析プロセス・パラメータに対する他のいくつかのポインタであり得る。あるいは、回路解析パラメータ情報は、回路解析プロセス・パラメータ自体であり得、又は含み得る。例えば、静電放電保護解析プロセスでは、回路解析パラメータ情報は、解析に使用される電流源を表す幾何学的要素のコピー、解析に使用される電圧シンクを表す幾何学的要素のコピー、ネット間の接続を表す幾何学的要素のコピー、及び解析に使用されるショートグループであり得る。

あるいは、記録ユニット３０３は、レイアウト設計データ３１１自体に注釈を付けることによって、解析プロセス・パラメータを記録し得る。例えば、上記のような静電放電保護解析プロセスでは、解析プロセス・パラメータは、解析に使用される電流源を表す位置、解析に使用される電圧シンクを表す位置、及びネット間接続及び解析に使用されたショートグループを表す位置であり得る。これらの位置の各々は、通常、レイアウト設計データ内の少なくとも１つの幾何学的要素に関連付けられる。したがって、本発明のこれらの実施態様では、記録ユニット３０３は、レイアウト設計データ３１１に注釈を付けて、これらの幾何要素（又はこれらの幾何要素内の位置）のそれぞれを、解析を実行するために使用される解析プロセス・パラメータとして識別する。

さらに、記録ユニット３０３は、その種別を識別するコンテキスト情報やそれがパラメータである特定のプロセスなどの、解析プロセス・パラメータのそれぞれについてのコンテキスト情報を含むようにレイアウト設計データ３１１に注釈を付け得る。例えば、記録ユニット３０３は、第１の解析プロセスに使用される複数の電流源を表す複数の幾何要素のそれぞれに、プロセスＰ１の電流源として注釈を付け、第２の解析プロセスに用いられるショートグループを表す幾何要素をプロセスＰ２のショートグループとして注釈を付け得る。本発明の様々な実施形態では、記録ユニット３０３は、発明者としてＦｅｄｏｒ Ｐｉｋｕｓらの、「Ｐｒｏｐｅｒｔｉｅｓ Ｉｎ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ａｕｔｏｍａｔｉｏｎ（電子設計自動化における特性）」と題された２００８年７月１０日に発行された米国特許出願公開第２００８−０１６８４１０号、発明者としてＦｅｄｏｒ Ｇ．Ｐｉｋｕｓらの、２００８年５月１５日に発行された米国特許出願公開第２００８−０１１５０９７号、発明者としてのＦｅｄｏｒ Ｐｉｋｕｓの、２００８年５月１５日に発行された「Ｐｒｏｐｅｒｔｉｅｓ Ｉｎ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ａｕｔｏｍａｔｉｏｎ（電子設計自動化における特性）」と題された米国特許公開第２００８−０１１５０９６号、及び発明者としてのＦｅｄｏｒ Ｐｉｋｕｓの、２００８年６月１２日に発行された「Ｐｒｏｐｅｒｔｉｅｓ Ｉｎ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ａｕｔｏｍａｔｉｏｎ（電子設計自動化における特性）」と題された米国特許公開第２００８−０１４１１９３号に記載されている「ｐｒｏｐｅｒｔｉｅｓ」注釈技術を使用し得、これらの各刊行物は、参照により本明細書に完全に組み込まれる。

本発明のいくつかの実施態様では、記録ユニット３０３は、上述のように、回路解析プロセスを実行するツールであり（又はツールに組み込まれ）得る。例えば、前述した静電放電保護解析プロセスでは、ＰＥＲＣツールは、パラメータ記録ユニット３０３であり得、又は含まれ得る。これらの実施形態では、オペレーション４０５では、組み合わせ解析ツール３０９／記録ユニット３０３がレイアウト設計データに対して回路解析プロセスを実行して、回路解析プロセスの結果を得る。本発明の他の実施態様では、パラメータ記録ユニット３０３が回路解析プロセスを実行するツールとは別個であり、回路解析プロセスツールは、レイアウト設計データに対して回路解析プロセスを実行して処理結果を得る。

プロセスが完了する（又は少なくとも結果を提供し始める）と、ユーザーは、回路解析プロセスによって明らかにされたレイアウト設計の誤りを識別して修正することを望む。これらの修正を容易にするために、ユーザーは、結果を生成するために使用される１つ以上の回路解析プロセス・パラメータを再検討することを望み得る。通常、ユーザーは、回路解析プロセスの結果とともに所望の回路解析プロセス・パラメータを表示することを望むが、すべての解析プロセス・パラメータを見ることを望み得ない。したがって、選択オペレーション４０７において、ユーザーは、オプションのパラメータ選択ユニット３０５を使用して、表示用の解析プロセス・パラメータのサブセットを選択し得る。

例えば、前述の静電放電保護解析プロセスでは、プロセス結果は、レイアウト設計における様々な領域の電流密度を含む。解析ツール３１１は、その場合、レイアウト設計全体にわたる電流密度の変動を示すカラーマップを表示し得る。領域の電流密度が許容最大値を超える場合、ユーザーは、レイアウト設計を修正してその領域の電流密度を最大許容量よりも小さくすることを望み得る。これを行うには、レイアウト設計部分における電流源と電圧シンクの位置をユーザーが知ることに役立ち得る。したがって、この例では、オペレーション４０７において、ユーザーは、解析プロセス結果とともに表示されるパラメータとして、電流源の位置及び電圧シンクの位置のみを選択し得る。

本発明のいくつかの実施態様では、ユーザーは、記録ユニット３０３が解析プロセスのために解析プロセス・パラメータを記録する前に、解析プロセス・パラメータのサブセットを選択して見得る。（すなわち、オペレーション４０７は、オペレーション４０３の前に実行される）これらの実施態様により、記録ユニット３０３は、ユーザーによって選択された解析処理パラメータのみを記録する。しかしながら、さらに他の実施態様では、記録ユニット３０３は、解析プロセスのためにすべての解析プロセス・パラメータを記録する。視覚化ユニット３０７は、その場合、以下により詳細に説明するように、オプションのパラメータ選択ユニット３０５によって提供される選択命令を使用して、記録された解析プロセス・パラメータのどれがユーザーに表示されるかを選択的に決定する。

次に、オペレーション４０９では、視覚化ユニット３０７は、レイアウト設計データを修正して、１つ以上の解析プロセス・パラメータをマークする。例えば、キャリバ（登録商標）ＰＥＲＣ解析ツールを使用する本発明のいくつかの実施態様では、ＰＥＲＣ解析ツールは、解析の結果を含むデータベースファイルを生成する。その場合、キャリバ（登録商標）デザインレビューやキャリバ（登録商標）ワークベンチツールなどのレイアウト設計表示ツールを使用して、解析中のレイアウト設計データを表示する。同様に、キャリバ（登録商標）結果表示環境（ＲＶＥ）ツールなどの結果表示ツールを使用して、解析ツールによって提供される解析プロセスの結果を同時に表示する。これらの実施態様では、解析ツール３０９によって提供される結果は、記録ユニット３０３によって作成されたレイアウト設計データへの注釈を含み得る。その場合、レイアウト設計表示ツール及び結果表示ツールが、一緒に動作して視覚化ユニット３０７を実装することは、レイアウトプロセス・データを修正し、それによって解析プロセス・パラメータ（又は選択された解析プロセス・パラメータ）をユーザーに対して視覚的に識別する。さらに、本発明のいくつかの実施態様では、視覚化ユニット３０７は、レイアウトプロセス・データを修正し、それによって解析プロセス・パラメータ（又は選択された解析プロセス・パラメータ）に関連するコンテキスト情報もユーザーに対して視覚的に識別される。

例えば、本発明のいくつかの実施態様では、視覚化ユニット３０７は、回路設計プロセス・パラメータをマークする新しい設計対象又はマーカーを含むようにレイアウト回路設計を修正する。したがって、選択された解析プロセス・パラメータが電流源である場合、視覚化ユニット３０７は、電流源の各位置にマーカーを含むようにレイアウト回路設計を修正する。具体的には、視覚化ユニット３０７は、パラメータ選択ユニット３０５によって提供された回路解析パラメータ選択情報を用いて、注釈付きレイアウト設計データから、選択された回路解析プロセス・パラメータのインスタンスを識別し得る。その場合、視覚化ツール３０７は、その回路解析プロセス・パラメータの各識別されたインスタンスの位置でレイアウト設計データにマーカーを追加し得る。

本発明の様々な実施態様では、異なる種類の回路解析プロセス・パラメータを異なる種類のマーカーで指定し得る。例えば、前述した静電放電保護解析プロセスの例では、図５に示すように、青色八角形マーカー５０１で電流源を識別し得、一方、図６に示すように電圧シンクを黄色四角マーカー６０１で指定し得る。同様に、図７に示すように、赤色ダイヤモンドマーカー７０１でネット間接続を指定し得、一方、ショートグループのデバイスは、図８に示すように白色又はオレンジ色三角形８０１で指定し得る。本発明のいくつかの実施態様では、マーカーは、先に述べたように、特定された解析プロセス・パラメータのコンテキスト情報も反映し得る。例えば、図８に示すショートグループの三角形マーカー８０１では、三角形は特定の色を有して、電流の方向を指定し得る（例えば、第１の方向の電流を示すオレンジ色三角形、第２の方向の電流を示すオレンジ色三角形）。

いくつかの実施態様では、視覚化ユニット３０７は、他の技術を使用して解析プロセス・パラメータを視覚的に識別し得ることに注目すべきである。例えば、視覚化ユニット３０７は、マーカーデータ対象を含むようにレイアウト設計データを単純に修正するのではなく、解析プロセス・パラメータに対応する幾何学的要素を代替として、又は加えて修正又はマークし得る。したがって、解析プロセスにおいて幾何学的要素のエッジが代表電流源として使用された場合、視覚化ユニット３０７は、エッジが特有の色又はパターンで表示されてそれを代表電流源として視覚的に識別するように幾何学的要素のそのエッジを修正し得る。

前述したように、様々な実施態様では、記録ユニット３０３は、パラメータ選択ユニット３０５を介してユーザーによって選択された解析処理パラメータのみを記録し得る。これらの実施態様では、記録ユニット３０３は、解析プロセスのために解析プロセス・パラメータをすべて記録しており、視覚化ユニット３０７は、レイアウト設計データを選択的に修正して視覚的識別のためにパラメータ選択ユニット３０５を介して選択された解析プロセス・パラメータのみをマークし得る。しかしながら、さらに他の実施態様では、解析プロセスのために解析プロセス・パラメータのすべては、記録ユニット３０３によって記録され、視覚化ユニット３０７によってマークされ得る。これらの実施態様では、パラメータ選択ユニット３０５は、ユーザー・インタフェースを提供して、ユーザーが、図９に示すユーザー・インタフェース９０１などの、記録されマークされた解析プロセス・パラメータを選択的に表示することを可能にし得る。

この図に見られるように、ユーザー・インタフェースは、解析プロセス・パラメータカテゴリ（「源、シンク、接続」）のタイトル９０３及びリスト９０５を含む。様々な実施態様では、ユーザーは、そのカテゴリの名前を選択する（例えば、「クリックする」）ことによって、カテゴリ内のすべての解析プロセス・パラメータを選択することができる。例えば、ユーザーはカテゴリ名「シンク」を選択して、視覚的に識別させた電圧シンク解析プロセス・パラメータのすべてを有し得る（例えば、それらの解析プロセス・パラメータに関連するマーカーを表示することによって）。そのカテゴリの名前の選択解除をすると、その場合、それらの解析プロセス・パラメータを非表示にし得る。

インタフェース９０１はまた、特定の電圧源９０７の名前、特定のシンク９０９の名前、及び特定のショートグループ９１１の名前を含む。様々な実施態様では、ユーザーは、そのパラメータの名前を選択（例えば、「クリック」）することによって、特定の解析プロセス・パラメータを選択することができる。例えば、ユーザーは、ショートグループのリスト内の名前「＃１」を選択して、その特定のショートグループを視覚的に識別させる（例えば、その解析プロセス・パラメータに関連する１又は複数のマーカーを表示することによって）。その解析プロセス・パラメータの名前を選択解除すると、それを非表示にし得る。もちろん、さらに他の種類のユーザー・インタフェースを使用して、どの解析プロセス・パラメータがユーザーに対して視覚的に識別されるかを選択し得る。

いずれにしても、視覚化ツール３０７が関連するマーカーを含むようにレイアウト設計データを修正すると、選択された解析プロセス・パラメータを視覚的に識別する修正された設計の部分が、オペレーション４１１において設計者に表示される。オペレーション４１３において、設計者は、その場合、視覚的に識別された回路解析プロセス・パラメータを使用して、レイアウト設計をデバッグすることができる。

結論
本発明は、本発明を実施する現在好ましい形態を含む特定の例に関して説明されているが、添付の特許請求の範囲に記載の本発明の精神及び範囲にある上述したシステム及び技術の多数の変形及び置換があることを当業者は理解するであろう。例えば、特定の用語を使用して電子設計自動化プロセスを指すが、本発明の様々な例は、電子設計自動化プロセスの任意の所望の組み合わせを使用して実装され得ることを理解すべきである。また、開示された方法のオペレーションは、提示するのに便利なように特定の連続した順序で記述されているが、前記特定の表現により特定の順序が要求される場合を除いて、説明されるこの方法は配列換えを含むことを理解すべきである。例えば、連続的に記述されたオペレーションは、場合によっては配列換えされ得、又は同時に実行され得る。これら及び他の変形例は、当業者によって理解されるであろう。

Claims (41)

1. コンピュータ実装方法であって、
   回路のレイアウト設計を記述するレイアウト設計データ用の回路解析プロセスの解析プロセス・パラメータを決定するステップと、
   前記解析プロセス・パラメータのうちの１又はそれ以上の解析プロセス・パラメータを、該１又はそれ以上の解析プロセス・パラメータに関連する回路解析情報を保存することによって、記録するステップと、
   前記レイアウト設計データを修正して１又はそれ以上のマーカーを提供して、前記解析プロセス・パラメータのうちの１又はそれ以上の解析プロセス・パラメータを視覚的に識別するステップと、
   を含む方法。
2. 前記回路解析プロセスを実行するステップをさらに含む、請求項１に記載の方法。
3. 前記回路解析プロセスが静電放電保護解析プロセスである、請求項１又は請求項２に記載の方法。
4. 前記決定された解析プロセス・パラメータのサブセットを識別するユーザー選択を受信するステップをさらに含み、
   前記レイアウト設計データを修正するステップが、前記レイアウト設計データを修正して、前記解析プロセス・パラメータの前記選択されたサブセットのためのマーカーを提供するステップを含む、請求項１から請求項３のいずれかに記載の方法。
5. 前記解析プロセス・パラメータが、代表電流源の位置、代表電圧源の位置、代表電圧シンクの位置、ネット間接続の位置、又は、ショートグループの位置のうちの１つ以上を含む、請求項１から請求項４のいずれかに記載の方法。
6. 記録される前記回路解析情報が、ショートグループ内のデバイスの位置、前記ショートグループ内の前記デバイスの１つの一意的に識別する名前、又は、ショートグループの名前のうちの１つ以上を含む、請求項１から請求項５のいずれかに記載の方法。
7. 記録される前記回路解析情報が、前記回路解析を実行するために使用される電流源を表す幾何学的要素のコピー、前記回路解析を実行するために使用される電圧シンクを表す幾何学的要素のコピー、前記回路解析を実行するために使用されるネット間接続を表す幾何学的要素のコピー、又は、前記回路解析を実行するために使用されるショートグループを表す幾何学的要素のコピーのうちの１つ以上を含む、請求項１から請求項６のいずれかに記載の方法。
8. 記録される前記回路解析情報が、前記１又はそれ以上の回路解析プロセス・パラメータに言及するのに十分である、請求項１から請求項７のいずれかに記載の方法。
9. 前記記録するステップが、前記レイアウト設計データに注釈を付けて、前記回路解析プロセスを実行するために使用される解析プロセス・パラメータとして、１つ以上の幾何学的要素又は該幾何学的要素内の１つ以上の位置を識別するステップを含む、請求項１から請求項８のいずれかに記載の方法。
10. 前記記録するステップが、前記解析プロセス・パラメータのうちの１又はそれ以上の解析プロセス・パラメータのためのコンテキスト情報を含むように前記レイアウト設計に注釈を付けるステップをさらに含む、請求項１から請求項９のいずれかに記載の方法。
11. 前記コンテキスト情報が、タイプ識別子及びプロセス識別子を含む、請求項１０に記載の方法。
12. 前記タイプ識別子によって識別されるタイプが、電流源、電圧源、電圧シンク、ネット間接続、又は、ショートグループのうちの１つである、請求項１１に記載の方法。
13. 前記レイアウト設計データを修正して１又はそれ以上のマーカーを提供して、前記解析プロセス・パラメータのうちの１又はそれ以上の解析プロセス・パラメータを視覚的に識別するステップが、新しい設計対象又は新しいマーカーを含むように前記レイアウト設計データを修正して前記１又はそれ以上の解析プロセス・パラメータを識別するステップを含む、請求項１から請求項１２のいずれかに記載の方法。
14. 前記レイアウト設計データを修正して１又はそれ以上のマーカーを提供して、前記解析プロセス・パラメータのうちの１又はそれ以上の解析プロセス・パラメータを視覚的に識別するステップが、既存の幾何学的要素の修正バージョンを含むように前記レイアウト設計データを修正して前記１又はそれ以上の解析プロセス・パラメータを識別するステップを含む、請求項１から請求項１２のいずれかに記載の方法。
15. 異なる設計対象、マーカー又は色が、異なる種類の解析プロセス・パラメータに使用され、前記異なる種類の回路解析プロセス・パラメータが、電流源、電圧源、電圧シンク、ネット間接続、又は、ショートグループのうちの２つ以上を含む、請求項１から請求項１４のいずれかに記載の方法。
16. 記録されマークされた前記解析プロセス・パラメータをユーザー・インタフェースを介して表示するステップをさらに含む、請求項１から請求項１５のいずれかに記載の方法。
17. 前記レイアウト設計データによって記述された前記レイアウト設計を前記マーカーのうちの１又はそれ以上のマーカーとともに表示して、前記解析プロセス・パラメータのうちの１又はそれ以上の解析プロセス・パラメータを視覚的に識別するステップをさらに含む、請求項１から請求項１６のいずれかに記載の方法。
18. 前記レイアウト設計データによって記述された前記レイアウト設計を記録されマークされた前記解析プロセス・パラメータと同時に表示するステップをさらに含む、請求項１から請求項１６のいずれかに記載の方法。
19. 視覚的に識別するための前記解析プロセス・パラメータのうちの１又はそれ以上の解析プロセス・パラメータの選択を示すデータを受信するステップをさらに含み、前記レイアウト設計を表示するステップが、選択された前記解析プロセス・パラメータのために前記マーカーを前記レイアウト設計とともに表示するステップを含む、請求項１７又は請求項１８に記載の方法。
20. １又はそれ以上の以前に選択された解析プロセス・パラメータの選択解除を示すデータを受信するステップをさらに含み、前記レイアウト設計を表示するステップが、選択解除された前記解析プロセス・パラメータのために前記マーカーを前記レイアウト設計の表示上で非表示にするステップを含む、請求項１７又は請求項１８に記載の方法。
21. 記録されマークされた前記解析プロセス・パラメータに少なくとも部分的に基づいて、前記回路設計のレイアウトをデバッグするステップをさらに含む、請求項１から請求項１７のいずれかに記載の方法。
22. レイアウト設計データをデバッグする方法であって、
    レイアウト設計解析プロセスで使用されるパラメータを記録するステップと、
    前記レイアウト設計データにおいて前記パラメータを視覚的に示すために前記レイアウト設計データを修正するステップと、
    修正された前記レイアウト設計データを、該レイアウト設計データをデバッグする際に使用するために、表示するステップと、
    を含む方法。
23. 前記レイアウト設計解析プロセスが静電放電保護解析プロセスである、請求項２２に記載の方法。
24. 前記パラメータが、代表電流源の位置、代表電圧源の位置、代表電圧シンクの位置、ネット間接続の位置、及び、ショートグループの位置からなる群から選択される、請求項２２又は請求項２３に記載の方法。
25. 前記パラメータが、特定の代表電流源の位置、特定の代表電圧源の位置、特定の代表電圧シンクの位置、特定のネット間接続の位置、及び、特定のショートグループの位置からなる群から選択される、請求項２２から請求項２４のいずれかに記載の方法。
26. 前記パラメータが該パラメータを保存することによって記録される、請求項２２から請求項２５のいずれかに記載の方法。
27. 前記パラメータが、該パラメータに関連する前記レイアウト設計データ内に少なくとも１つの幾何学的要素のコピーを保存することによって記録される、請求項２２から請求項２５のいずれかに記載の方法。
28. 前記パラメータが、前記レイアウト設計データに注釈を付けることによって記録される、請求項２２から請求項２５のいずれかに記載の方法。
29. 前記レイアウト設計データに対する注釈は、前記パラメータのためのコンテキスト情報をさらに含む、請求項２８に記載の方法。
30. 前記レイアウト設計解析プロセスで使用される複数の異なるパラメータを記録するステップと、
    前記レイアウト設計データ内の前記異なるパラメータを視覚的に区別するために前記レイアウト設計データを修正するステップと、
    をさらに含む、請求項２２から請求項２９のいずれかに記載の方法。
31. 表示された修正された前記レイアウト設計データを使用して、前記レイアウト設計データをデバッグするステップをさらに含む、請求項２２から請求項３０のいずれかに記載の方法。
32. 修正された前記レイアウト設計データを前記レイアウト設計解析プロセスの結果とともに表示するステップをさらに含む、請求項２２から請求項３１のいずれかに記載の方法。
33. 前記レイアウト設計データにおいて前記パラメータを視覚的に示すために前記レイアウト設計データを修正するステップが、前記レイアウト設計データに１又はそれ以上のマーカーを追加するステップを含む、請求項２２から請求項３２のいずれかに記載の方法。
34. 前記１又はそれ以上のマーカーが、前記パラメータのためのコンテキスト情報を含む、請求項３３に記載の方法。
35. 前記レイアウト設計データにおいて前記パラメータを視覚的に示すために前記レイアウト設計データを修正するステップは、前記パラメータに関連する幾何学的要素の少なくとも一部を修正するステップを含む、請求項２２から請求項３４のいずれかに記載の方法。
36. レイアウト設計データをデバッグする方法であって、
    レイアウト設計解析プロセスで使用されるパラメータのサブセットの選択を受信するステップと、
    前記レイアウト設計データにおいて前記パラメータのサブセットを視覚的に示すために前記レイアウト設計データを修正するステップと、
    修正されたレイアウト設計データを、該レイアウト設計データをデバッグする際に使用するために、表示するステップと、
    を含む方法。
37. 前記パラメータのサブセットの前記受信された選択に基づいて、レイアウト設計解析プロセスで使用されるパラメータを選択的に記録するステップをさらに含む、請求項３６に記載の方法。
38. レイアウト設計解析プロセスで使用される前記パラメータを記録するステップと、
    前記レイアウト設計データ内のパラメータの前記サブセットを視覚的に示すために前記レイアウト設計データを選択的に修正するステップと、
    をさらに含む、請求項３６に記載の方法。
39. 前記レイアウト設計データにおいて前記パラメータを視覚的に示すためのマーカーを含むように前記レイアウト設計データを修正するステップと、
    前記選択されたパラメータのサブセットを視覚的に示すための前記マーカーのみを表示するステップと、
    をさらに含む、請求項３６に記載の方法。
40. コンピュータによって実行されたときに該コンピュータに請求項１〜請求項３９のいずれかに記載の方法を実行させるコンピュータ実行可能命令を記憶する１又はそれ以上のコンピュータにより読み取り可能な媒体。
41. 請求項１から請求項３９のいずれかに記載の方法を実行するように構成された電子設計自動化システム。

Images