CN105224708B - 集成电路中网路的确定方法和装置 - Google Patents
集成电路中网路的确定方法和装置 Download PDFInfo
- Publication number
- CN105224708B CN105224708B CN201410314963.9A CN201410314963A CN105224708B CN 105224708 B CN105224708 B CN 105224708B CN 201410314963 A CN201410314963 A CN 201410314963A CN 105224708 B CN105224708 B CN 105224708B
- Authority
- CN
- China
- Prior art keywords
- layer
- network
- specified
- determining
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- User Interface Of Digital Computer (AREA)
Abstract
本发明公开了一种集成电路中网路的确定方法和装置,其中,该方法包括:确定用户在集成电路中所指定的层;在集成电路中查找与指定的层存在连接关系、且所属网路的网路ID与指定的层所属网路的网路ID相同的层;根据查找到的层确定网路。本发明通过EDA工具来确定网路,能够有效应对网路和判断标准出现变化的情况,避免因为确定网路的标准和/或集成电路结构出现变化而难以确定网路的问题,有效提高了网路检查的效率,降低了实现的复杂度。
Description
技术领域
本发明涉及通信领域,并且特别地,涉及一种集成电路中网路的确定方法和装置。
背景技术
目前,LE(Layout Editor,版图编辑)工具能够进行芯片级别(chip level)的检查(debug),虽然LE工具能够达到一定的检查效果,但是,LE工具在进行检查时,其执行过程需要耗费很长的时间。
并且,在对一个电路/器件中存在连接关系并且导通的结构所形成的路径(可称为网路,即,net)进行检查时,需要针对该电路/器件生成文件,由LE工具运行该文件,从而达到检查的目的。但是,由于电路/器件中的连接关系往往非常复杂,如果电路/器件的结构(包括电路/器件中的连接关系、层的位置等)发生变化,就会导致网路出现变化,而变化后的网路将无法被识别并确定,此时,如果需要对变化后的网路进行检查,就需要重新配置文件来确定网路。因此,即使电路/器件结构仅发生了非常小的变化,也必须重新配置待执行的文件,这就会导致配置文件的过程将占用大量的时间。
此外,由于网路是指导通的路径,但是,在不同的情况下,对于“导通”的标准会出现变化,例如,在某些情况下,会认为电阻器件是能够导通的,但是,在某些情况下,则会认为电阻器件是断开的。也就是说,在不同的标准下,电路/器件中的网路是不同的,而如果一个文件用于在认为电阻器件能够导通的情况下进行网路的检查,那么,该文件将不能够被用于在认为电阻器件为断开的情况下进行检查。
因此,传统的网路检查方案无法适应电路/器件的结构变化,也无法适用于不同的检查标准,会增加耗费的时间和成本。
发明内容
针对相关技术中网路检查不便、成本和耗时较高的问题,本发明提出一种集成电路中网路的确定方法和装置,能够降低网路检查的难度和复杂度,提高网路检查的效率。
为了实现上述目的,根据本发明的一个方面,提供了一种集成电路中网路的确定方法,该方法用于基于电子设计自动化(EDA)工具确定集成电路中的网路。
根据本发明的集成电路中网路的确定方法包括:
确定用户在集成电路中所指定的层;
在集成电路中查找与指定的层存在连接关系、且所属网路的网路ID与指定的层所属网路的网路ID相同的层;
根据查找到的层确定网路。
在一个实施例中,确定用户所指定的层包括:
确定在集成电路中划定的指定区域;
将区域内建立了连接关系的层确定为指定的层。
在一个实施例中,确定用户所指定的层包括:
接收用户输入的文档,基于文档内包含的层的信息,确定用户所指定的层。
在一个实施例中,确定用户所指定的层包括以下至少之一:
接收用户输入的坐标,将所在位置对应于坐标的层确定为指定的层;
接收用户输入的标记层,将所在位置位于标记层的层确定为指定的层;
接受用户标记文本,将层上具有标记文本的层确定为指定的层。
此外,在查找与指定的层存在连接关系的层时,根据预定策略进行查找,其中,预定策略包括层之间/层所属的器件之间存在连接关系所满足的条件。
可选地,上述预定策略由系统默认、或者由用户手动设置。
此外,该方法可以进一步包括:
对确定的网路进行标示。
可选地,可以通过以下方式中的至少之一对确定的网路进行标示:
以区别颜色进行显示;
以高亮的方式进行显示。
根据本发明的另一方面,还提供了一种集成电路中网路的确定装置,该装置用于基于电子设计自动化(EDA)工具确定集成电路中的网路。
根据本发明的集成电路中网路的确定装置包括:
第一确定模块,用于确定用户在集成电路中所指定的层;
查找模块,用于在集成电路中查找与指定的层存在连接关系、且所属网路的网路ID与指定的层所属网路的网路ID相同的层;
第二确定模块,用于根据查找到的层确定网路。
在一个实施例中,在确定用户所指定的层时,第一确定模块用于确定在集成电路中划定的指定区域,并将区域内建立了连接关系的层确定为指定的层。
在一个实施例中,在确定用户所指定的层时,第一确定模块用于接收用户输入的文档,基于文档内包含的层的信息,确定用户所指定的层。
在一个实施例中,在确定用户所指定的层时,第一确定模块用于接收用户输入的坐标,将所在位置对应于坐标的层确定为指定的层;和/或
第一确定模块接收用户输入的标记层,将所在位置位于标记层的层确定为指定的层;和/或
第一确定模块接受用户标记文本,将层上具有标记文本的层确定为指定的层。
此外,在查找与指定的层存在连接关系的层时,查找模块用于根据预定策略进行查找,其中,预定策略包括层之间/层所属的器件之间存在连接关系所满足的条件。
可选地,预定策略由系统默认、或者由用户手动设置。
该确定装置可以进一步包括:
标示模块,用于对确定的网路进行标示。
可选地,标示模块通过以下方式中的至少之一对确定的网路进行标示:
以区别颜色进行显示;
以高亮的方式进行显示。
本发明通过EDA工具来确定网路,能够有效应对网路和判断标准出现变化的情况,避免因为确定网路的标准和/或集成电路结构出现变化而难以确定网路的问题,有效提高了网路检查的效率,降低了实现的复杂度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的集成电路中网路的确定方法的流程图;
图2A-2C是根据本发明实施例的集成电路中网路的确定方法中确定用户所指定的层的示意图;
图3是现有技术中显示网路的示意图;
图4是借助于本发明的技术方案显示网路的示意图;
图5是根据本发明实施例的集成电路中网路的确定装置的框图;
图6是根据本发明实施例的集成电路中网路的确定装置的一具体结构实例和工作原理的示意图;
图7是能够实现本发明的技术方案的计算机系统的框图。
具体实施方式
在下文中将结合附图对本发明的示范性实施例进行描述。为了清楚和简明起见,在说明书中并未描述实际实施方式的所有特征。然而,应该了解,在开发任何这种实际实施例的过程中必须做出很多特定于实施方式的决定,以便实现开发人员的具体目标,例如,符合与系统及业务相关的那些限制条件,并且这些限制条件可能会随着实施方式的不同而有所改变。此外,还应该了解,虽然开发工作有可能是非常复杂和费时的,但对得益于本公开内容的本领域技术人员来说,这种开发工作仅仅是例行的任务。
在此,还需要说明的一点是,为了避免因不必要的细节而模糊了本发明,在附图中仅仅示出了与根据本发明的方案密切相关的装置结构和/或处理步骤,而省略了与本发明关系不大的其他细节。
根据本发明的实施例,提供了一种集成电路中网路的确定方法,该方法用于基于电子设计自动化(EDA)工具确定集成电路中的网路。
如图1所示,根据本发明的集成电路中网路的确定方法包括:
步骤S101,确定用户在集成电路中所指定的层;
步骤S103,在集成电路中查找与指定的层存在连接关系、且所属网路的网路ID与指定的层所属网路的网路ID相同的层;
步骤S105,根据查找到的层确定网路。
在实际实现时,可以借助EDA工具中的功能来实现本发明的技术方案,例如,可以对EDA工具中的设计规则检查(design rule check)模块(也可以是其他模块)进行配置,使其具备实现上述步骤S101至步骤S105的功能。这样,在查看实际电路中的网路时,即使因为电路结构出现变化导致网路出现变化和/或确定网路的标准出现变化,导致网路的确定结果出现变化,但是EDA工具仍旧能够执行图1中所示的步骤以及之后将要描述的步骤,从而准确确定电路中的网路,有助于对网路进行检查等多种后续处理的执行。
在一个实施例中,在确定用户所指定的层时,可以确定在集成电路中划定的指定区域;将区域内建立了连接关系的层确定为指定的层。
在另一实施例中,在确定用户所指定的层时,可以接收用户输入的文档,基于文档内包含的层的信息,确定用户所指定的层。
在其他实施例中,在确定用户所指定的层时,所采用的方式可以包括以下至少之一:
接收用户输入的坐标,将所在位置对应于坐标的层确定为指定的层,例如,参照图2A,用户输入的坐标为x1、y1、x2、y2,此时,会将上述坐标对应的多边形区域中的层作为指定的层;
接收用户输入的标记层,将所在位置位于标记层的层确定为指定的层,例如,参照图2B所示,用户可以通过划线或标亮的方式来标记需要指定的层;
接受用户标记文本(Text Label),将层上具有标记文本的层确定为指定的层,例如,参照图2C所示,假设标记文本为CHECK_TEXT,此时,会将同样具有该标记文本的层作为指定的层。
此外,在查找与指定的层存在连接关系的层时,根据预定策略进行查找,其中,预定策略包括层之间/层所属的器件之间存在连接关系所满足的条件。例如,在预定策略中可以规定电阻器件是否视为导通、由特定材料制成的层是否视为导通等。
可选地,上述预定策略由系统默认、或者由用户手动设置。
此外,该方法可以进一步包括:
对确定的网路进行标示。
在常规技术中,因为没有对个别网路进行标记的功能,所以,在查看网路时,会将电路中所有的网路一并显示出来,难以向操作人员提供有效的依据。
而借助于本发明的技术方案,参照图4所示,能够将电路中的网路标记出来(如图中箭头所示),从而让操作人员能够清楚地看到所指定的网路在电路中的位置和走向。
可选地,可以通过以下方式中的至少之一对确定的网路进行标示:
以区别颜色进行显示;
以高亮的方式进行显示。
借助于本发明的上述处理,不仅能够方便、快捷地确定出网路,以应对变化的电路结构和判断标准,而且还能够针对用户的输入,将指定的网路标记出来,从而便于用户查看。
根据本发明的另一方面,还提供了一种集成电路中网路的确定装置,该装置用于基于电子设计自动化(EDA)工具确定集成电路中的网路。
如图5所示,根据本发明的集成电路中网路的确定装置包括:
第一确定模块51,用于确定用户在集成电路中所指定的层;
查找模块52,用于在集成电路中查找与指定的层存在连接关系、且所属网路的网路ID与指定的层所属网路的网路ID相同的层;
第二确定模块53,用于根据查找到的层确定网路。
在一个实施例中,在确定用户所指定的层时,第一确定模块51用于确定在集成电路中划定的指定区域,并将区域内建立了连接关系的层确定为指定的层。
在一个实施例中,在确定用户所指定的层时,第一确定模块51用于接收用户输入的文档,基于文档内包含的层的信息,确定用户所指定的层。
在一个实施例中,在确定用户所指定的层时,第一确定模块51用于接收用户输入的坐标,将所在位置对应于坐标的层确定为指定的层;和/或
第一确定模块51接收用户输入的标记层,将所在位置位于标记层的层确定为指定的层;和/或
第一确定模块51接受用户标记文本,将层上具有标记文本的层确定为指定的层。
此外,在查找与指定的层存在连接关系的层时,查找模块52用于根据预定策略进行查找,其中,预定策略包括层之间/层所属的器件之间存在连接关系所满足的条件。
可选地,预定策略由系统默认、或者由用户手动设置。
该确定装置可以进一步包括:
标示模块(未示出),用于对确定的网路进行标示。
可选地,标示模块通过以下方式中的至少之一对确定的网路进行标示:
以区别颜色进行显示;
以高亮的方式进行显示。
参照图6,在一个实施例中,根据本发明的网路确定装置可以包括标记模块(marker)、标记提取模块(under-marker extractor)、网路标识编码和比较器(net-IDencoder&comparator)、网路高亮显示模块(net highlighter)。
其中,标记模块(对应于上述第一确定模块51)可以接受用户的标记、或者输入的文档、或者输入的坐标;
之后,标记提取模块获取标记的区域中存在连接关系的层;
接下来,网路标识编码和比较器确定存在连接关系并且网路ID相同的层,即确定网路(标记提取模块、以及网路标识编码和比较器的功能总和对应于上述查找模块52和第二确定模块53);
最后,网路高亮显示模块对确定的网路进行高亮显示。
综上所述,借助于本发明的上述技术方案,通过EDA工具来确定网路,能够有效应对网路和判断标准出现变化的情况,避免因为确定网路的标准和/或集成电路结构出现变化而难以确定网路的问题,有效提高了网路检查的效率,节省芯片级别的网路标记时间,降低了实现的复杂度;并且,本发明还能够针对用户的输入,将指定的网路标记出来或突出显示,从而便于用户查;此外,借助于本发明的技术方案,还能够有助于操作人员对连接关系进行检查和纠错,并且,能够准确定位电路网络中的短节点或开路节点,还能够有助于对网路实现更加可靠的DRC/LVS(Design rule check/Layout Versus Schematic)。
以上结合具体实施例描述了本发明的基本原理,但是,需要指出的是,对本领域的普通技术人员而言,能够理解本发明的方法和装置的全部或者任何步骤或者部件,可以在任何计算装置(包括处理器、存储介质等)或者计算装置的网络中,以硬件、固件、软件或者它们的组合加以实现,这是本领域普通技术人员在阅读了本发明的说明的情况下运用它们的基本编程技能就能实现的。
因此,本发明的目的还可以通过在任何计算装置上运行一个程序或者一组程序来实现。所述计算装置可以是公知的通用装置。因此,本发明的目的也可以仅仅通过提供包含实现所述方法或者装置的程序代码的程序产品来实现。也就是说,这样的程序产品也构成本发明,并且存储有这样的程序产品的存储介质也构成本发明。显然,所述存储介质可以是任何公知的存储介质或者将来所开发出来的任何存储介质。
根据本发明的实施例,提供了一种存储介质(该存储介质可以是ROM、RAM、硬盘、可拆卸存储器等),该存储介质中嵌入有用于确定网路的计算机程序,该计算机程序具有被配置用于执行以下步骤的代码段:确定用户在集成电路中所指定的层;在集成电路中查找与指定的层存在连接关系、且所属网路的网路ID与指定的层所属网路的网路ID相同的层;根据查找到的层确定网路。
根据本发明的实施例,还提供了一种计算机程序,该计算机程序具有被配置用于执行以下网路确定步骤的代码段:确定用户在集成电路中所指定的层;在集成电路中查找与指定的层存在连接关系、且所属网路的网路ID与指定的层所属网路的网路ID相同的层;根据查找到的层确定网路。
在通过软件和/或固件实现本发明的实施例的情况下,从存储介质或网络向具有专用硬件结构的计算机,例如图7所示的通用计算机700安装构成该软件的程序,该计算机在安装有各种程序时,能够执行各种功能等等。
在图7中,中央处理模块(CPU)701根据只读存储器(ROM)702中存储的程序或从存储部分708加载到随机存取存储器(RAM)703的程序执行各种处理。在RAM703中,也根据需要存储当CPU701执行各种处理等等时所需的数据。CPU701、ROM702和RAM703经由总线704彼此连接。输入/输出接口705也连接到总线704。
下述部件连接到输入/输出接口705:输入部分706,包括键盘、鼠标等等;输出部分707,包括显示器,比如阴极射线管(CRT)、液晶显示器(LCD)等等,和扬声器等等;存储部分708,包括硬盘等等;和通信部分709,包括网络接口卡比如LAN卡、调制解调器等等。通信部分709经由网络比如因特网执行通信处理。
根据需要,驱动器710也连接到输入/输出接口705。可拆卸介质711比如磁盘、光盘、磁光盘、半导体存储器等等根据需要被安装在驱动器710上,使得从中读出的计算机程序根据需要被安装到存储部分708中。
在通过软件实现上述系列处理的情况下,从网络比如因特网或存储介质比如可拆卸介质711安装构成软件的程序。
本领域的技术人员应当理解,这种存储介质不局限于图7所示的其中存储有程序、与装置相分离地分发以向用户提供程序的可拆卸介质711。可拆卸介质711的例子包含磁盘(包含软盘(注册商标))、光盘(包含光盘只读存储器(CD-ROM)和数字通用盘(DVD))、磁光盘(包含迷你盘(MD)(注册商标))和半导体存储器。或者,存储介质可以是ROM702、存储部分708中包含的硬盘等等,其中存有程序,并且与包含它们的装置一起被分发给用户。
还需要指出的是,在本发明的装置和方法中,显然,各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本发明的等效方案。并且,执行上述系列处理的步骤可以自然地按照说明的顺序按时间顺序执行,但是并不需要一定按照时间顺序执行。某些步骤可以并行或彼此独立地执行。
虽然已经详细说明了本发明及其优点,但是应当理解在不脱离由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且,本申请的术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者装置中还存在另外的相同要素。
Claims (14)
1.一种集成电路中网路的确定方法,其特征在于,所述确定方法用于基于电子设计自动化EDA工具确定集成电路中的网路,所述确定方法包括:
当所述集成电路的电路结构出现变化之后,确定用户在集成电路中所指定的层;
在所述集成电路中查找与指定的所述层存在连接关系、且所属网路的网路ID与指定的所述层所属网路的网路ID相同的层,其中,在查找与指定的所述层存在连接关系的层时,根据预定策略进行查找,其中,所述预定策略包括层之间/层所属的器件是否为导通;
根据查找到的层确定网路。
2.根据权利要求1所述的集成电路中网路的确定方法,其特征在于,确定用户所指定的层包括:
确定在所述集成电路中划定的指定区域;
将所述指定区域内建立了连接关系的层确定为指定的层。
3.根据权利要求1所述的集成电路中网路的确定方法,其特征在于,确定用户所指定的层包括:
接收用户输入的文档,基于文档内包含的层的信息,确定用户所指定的层。
4.根据权利要求1所述的集成电路中网路的确定方法,其特征在于,确定用户所指定的层包括以下至少之一:
接收用户输入的坐标,将所在位置对应于所述坐标的层确定为指定的层;
接收用户输入的标记层,将所在位置位于标记层的层确定为指定的层;
接受用户标记文本,将层上具有标记文本的层确定为指定的层。
5.根据权利要求1所述的集成电路中网路的确定方法,其特征在于,所述预定策略由系统默认、或者由用户手动设置。
6.根据权利要求1所述的集成电路中网路的确定方法,其特征在于,进一步包括:
对确定的所述网路进行标示。
7.根据权利要求6所述的集成电路中网路的确定方法,其特征在于,通过以下方式中的至少之一对确定的所述网路进行标示:
以区别颜色进行显示;
以高亮的方式进行显示。
8.一种集成电路中网路的确定装置,其特征在于,所述确定装置用于基于电子设计自动化EDA工具确定集成电路中的网路,所述确定装置包括:
第一确定模块,用于当所述集成电路的电路结构出现变化之后,确定用户在集成电路中所指定的层;
查找模块,用于在所述集成电路中查找与指定的所述层存在连接关系、且所属网路的网路ID与指定的所述层所属网路的网路ID相同的层,其中,在查找与指定的所述层存在连接关系的层时,根据预定策略进行查找,其中,所述预定策略包括层之间/层所属的器件是否为导通;
第二确定模块,用于根据查找到的层确定网路。
9.根据权利要求8所述的集成电路中网路的确定装置,其特征在于,在确定用户所指定的层时,所述第一确定模块用于确定在所述集成电路中划定的指定区域,并将所述指定区域内建立了连接关系的层确定为指定的层。
10.根据权利要求8所述的集成电路中网路的确定装置,其特征在于,在确定用户所指定的层时,所述第一确定模块用于接收用户输入的文档,基于文档内包含的层的信息,确定用户所指定的层。
11.根据权利要求8所述的集成电路中网路的确定装置,其特征在于,在确定用户所指定的层时,所述第一确定模块用于接收用户输入的坐标,将所在位置对应于所述坐标的层确定为指定的层;和/或
所述第一确定模块接收用户输入的标记层,将所在位置位于标记层的层确定为指定的层;和/或
所述第一确定模块接受用户标记文本,将层上具有标记文本的层确定为指定的层。
12.根据权利要求8所述的集成电路中网路的确定装置,其特征在于,所述预定策略由系统默认、或者由用户手动设置。
13.根据权利要求8所述的集成电路中网路的确定装置,其特征在于,进一步包括:
标示模块,用于对确定的所述网路进行标示。
14.根据权利要求13所述的集成电路中网路的确定装置,其特征在于,所述标示模块通过以下方式中的至少之一对确定的所述网路进行标示:
以区别颜色进行显示;
以高亮的方式进行显示。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410314963.9A CN105224708B (zh) | 2014-07-03 | 2014-07-03 | 集成电路中网路的确定方法和装置 |
US14/609,996 US9449139B2 (en) | 2014-07-03 | 2015-01-30 | System and method for tracing a net |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410314963.9A CN105224708B (zh) | 2014-07-03 | 2014-07-03 | 集成电路中网路的确定方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105224708A CN105224708A (zh) | 2016-01-06 |
CN105224708B true CN105224708B (zh) | 2019-01-18 |
Family
ID=54993675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410314963.9A Active CN105224708B (zh) | 2014-07-03 | 2014-07-03 | 集成电路中网路的确定方法和装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9449139B2 (zh) |
CN (1) | CN105224708B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10691860B2 (en) | 2009-02-24 | 2020-06-23 | Rambus Inc. | Secure logic locking and configuration with camouflaged programmable micro netlists |
US9735781B2 (en) | 2009-02-24 | 2017-08-15 | Syphermedia International, Inc. | Physically unclonable camouflage structure and methods for fabricating same |
US10055533B2 (en) * | 2015-05-19 | 2018-08-21 | Mentor Graphics Corporation | Visualization of analysis process parameters for layout-based checks |
WO2018057525A1 (en) * | 2016-09-20 | 2018-03-29 | Syphermedia International, Inc. | Method and apparatus for obfuscating an integrated circuit with camouflaged gates and logic encryption |
CN106934122B (zh) * | 2016-12-30 | 2020-01-14 | 北京华大九天软件有限公司 | 一种加速生成版图中导体图形连接关系的方法 |
US10923596B2 (en) | 2019-03-08 | 2021-02-16 | Rambus Inc. | Camouflaged FinFET and method for producing same |
US11972191B2 (en) * | 2020-05-28 | 2024-04-30 | Synopsys, Inc. | System and method for providing enhanced net pruning |
CN112199918B (zh) * | 2020-10-20 | 2021-09-21 | 芯和半导体科技(上海)有限公司 | 一种通用eda模型版图物理连接关系的重建方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1834967A (zh) * | 2005-03-14 | 2006-09-20 | 北京中电华大电子设计有限责任公司 | 集成电路版图的层次网表提取方法 |
CN102402630A (zh) * | 2010-09-10 | 2012-04-04 | 北京华大九天软件有限公司 | 一种层次版图验证中单元间图形连接关系的识别方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5903469A (en) * | 1994-11-08 | 1999-05-11 | Synopsys, Inc. | Method of extracting layout parasitics for nets of an integrated circuit using a connectivity-based approach |
JP2005202928A (ja) * | 2003-12-19 | 2005-07-28 | Fujitsu Ltd | レイアウト処理装置、レイアウト処理方法、及びプログラム |
US20080115102A1 (en) * | 2006-11-14 | 2008-05-15 | Dan Rittman | System and method for automatic elimination of connectivity mismatches during construction of a mask layout block, maintaining process design rule correctness |
US8612923B2 (en) * | 2009-02-06 | 2013-12-17 | Cadence Design Systems, Inc. | Methods, systems, and computer-program products for item selection and positioning suitable for high-altitude and context sensitive editing of electrical circuits |
US8510700B2 (en) * | 2009-02-24 | 2013-08-13 | Syphermedia International, Inc. | Method and apparatus for camouflaging a standard cell based integrated circuit with micro circuits and post processing |
US8438530B2 (en) * | 2009-07-22 | 2013-05-07 | Synopsys, Inc. | Connection navigation in electronic design automation |
US8762912B2 (en) * | 2009-10-30 | 2014-06-24 | Synopsys, Inc. | Tiered schematic-driven layout synchronization in electronic design automation |
US8438531B2 (en) * | 2009-12-01 | 2013-05-07 | Cadence Design Systems, Inc. | Visualization and information display for shapes in displayed graphical images |
US8631379B2 (en) | 2010-02-09 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decomposing integrated circuit layout |
US8352887B2 (en) * | 2010-12-03 | 2013-01-08 | Synopsys, Inc. | High performance design rule checking technique |
US8601416B2 (en) | 2012-03-15 | 2013-12-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of circuit design yield analysis |
US8713491B2 (en) | 2012-03-29 | 2014-04-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pre-colored methodology of multiple patterning |
US9361423B2 (en) | 2012-04-13 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | RC corner solutions for double patterning technology |
US8762900B2 (en) | 2012-06-27 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for proximity correction |
US8745556B2 (en) | 2012-06-28 | 2014-06-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Layout method and system for multi-patterning integrated circuits |
US8769451B2 (en) | 2012-07-12 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device design method, system and computer program product |
US8707231B2 (en) * | 2012-07-31 | 2014-04-22 | Freescale Semiconductor, Inc. | Method and system for derived layer checking for semiconductor device design |
US8775993B2 (en) | 2012-08-31 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit design flow with layout-dependent effects |
US8782575B1 (en) | 2013-01-23 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company Limited | Conflict detection for self-aligned multiple patterning compliance |
US8793640B1 (en) | 2013-03-12 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for RC extraction |
US8887116B2 (en) | 2013-03-14 | 2014-11-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flexible pattern-oriented 3D profile for advanced process nodes |
-
2014
- 2014-07-03 CN CN201410314963.9A patent/CN105224708B/zh active Active
-
2015
- 2015-01-30 US US14/609,996 patent/US9449139B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1834967A (zh) * | 2005-03-14 | 2006-09-20 | 北京中电华大电子设计有限责任公司 | 集成电路版图的层次网表提取方法 |
CN102402630A (zh) * | 2010-09-10 | 2012-04-04 | 北京华大九天软件有限公司 | 一种层次版图验证中单元间图形连接关系的识别方法 |
Also Published As
Publication number | Publication date |
---|---|
US20160004808A1 (en) | 2016-01-07 |
CN105224708A (zh) | 2016-01-06 |
US9449139B2 (en) | 2016-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105224708B (zh) | 集成电路中网路的确定方法和装置 | |
CN105446723B (zh) | 用于标识源代码版本之间的语义区别的方法和装置 | |
US7644382B2 (en) | Command-language-based functional engineering change order (ECO) implementation | |
CN104834759B (zh) | 电子设计的实现方法和装置 | |
US11029969B2 (en) | Determining characteristics of configuration files | |
EP3185027B1 (en) | Information processing method and device and computer storage medium | |
US9141883B1 (en) | Method, hard negative proposer, and classifier for supporting to collect hard negative images using a similarity map | |
CN112632844A (zh) | 从工程制图中提取和分析信息 | |
CN107239616B (zh) | 一种集成电路原理图的对比方法 | |
CN109977366B (zh) | 一种目录生成方法及装置 | |
CN105446725A (zh) | 用于模型驱动开发的方法和系统 | |
CN111611766A (zh) | 用于确定电路版图约束条件的方法、设备和存储介质 | |
CN102855337A (zh) | 自动化布线检查系统及方法 | |
CN108664471A (zh) | 文字识别纠错方法、装置、设备及计算机可读存储介质 | |
US20190087160A1 (en) | System and method for creating domain specific language | |
US9390211B1 (en) | Circuit placement based on fuzzy clustering | |
US10437946B1 (en) | Using implemented core sources for simulation | |
US8261224B2 (en) | Computer program product, apparatus, and method for inserting components in a hierarchical chip design | |
US20160203254A1 (en) | Methods for reducing congestion region in layout area of ic | |
US8510693B2 (en) | Changing abstraction level of portion of circuit design during verification | |
CN102270126B (zh) | 一种快速确定接口代码和测试脚本参数值的方法及设备 | |
CN107885956A (zh) | 替换版图标签的方法 | |
US20160246601A1 (en) | Technique for translating dependent instructions | |
CN105938452A (zh) | 一种Android终端控件的定位方法及系统 | |
CN112307371A (zh) | 小程序子服务识别方法、装置、设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |