JP2018205251A - 炭化珪素半導体装置の選別方法 - Google Patents

炭化珪素半導体装置の選別方法 Download PDF

Info

Publication number
JP2018205251A
JP2018205251A JP2017113816A JP2017113816A JP2018205251A JP 2018205251 A JP2018205251 A JP 2018205251A JP 2017113816 A JP2017113816 A JP 2017113816A JP 2017113816 A JP2017113816 A JP 2017113816A JP 2018205251 A JP2018205251 A JP 2018205251A
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
carbide semiconductor
forward voltage
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017113816A
Other languages
English (en)
Other versions
JP7013684B2 (ja
Inventor
熊田 恵志郎
Keishiro Kumada
恵志郎 熊田
悠一 橋爪
Yuichi Hashizume
悠一 橋爪
保幸 星
Yasuyuki Hoshi
保幸 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017113816A priority Critical patent/JP7013684B2/ja
Publication of JP2018205251A publication Critical patent/JP2018205251A/ja
Application granted granted Critical
Publication of JP7013684B2 publication Critical patent/JP7013684B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】炭化珪素半導体装置にダイオードを逆並列に接続したインバータ回路で高温長時間使用しても、信頼性が低下することない炭化珪素半導体装置をスクリーニングできる炭化珪素半導体装置の選別方法を提供する。【解決手段】MOSゲート構造を有する炭化珪素半導体装置と、炭化珪素半導体装置に逆並列に接続されたダイオードと、を備えるインバータ回路に用いられる炭化珪素半導体装置を選別する。炭化珪素半導体装置の温度を235℃以上300℃以下に設定し、炭化珪素半導体装置に周波数が10kHz以上100kHz以下の順方向電流を流す。次に、炭化珪素半導体装置の順方向電圧を測定し、炭化珪素半導体装置の順方向電圧の変化率を算出し、算出した変化率が3%より低い炭化珪素半導体装置を選別する。【選択図】図1

Description

この発明は、炭化珪素半導体装置の選別方法に関する。
従来、高電圧や大電流を制御するパワー半導体装置の構成材料として、シリコン(Si)が用いられている。パワー半導体装置は、バイポーラトランジスタやIGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)など複数種類あり、これらは用途に合わせて使い分けられている。
例えば、バイポーラトランジスタやIGBTは、MOSFETに比べて電流密度は高く大電流化が可能であるが、高速にスイッチングさせることができない。具体的には、バイポーラトランジスタは数kHz程度のスイッチング周波数での使用が限界であり、IGBTは数十kHz程度のスイッチング周波数での使用が限界である。一方、パワーMOSFETは、バイポーラトランジスタやIGBTに比べて電流密度が低く大電流化が難しいが、数MHz程度までの高速スイッチング動作が可能である。
しかしながら、市場では大電流と高速性とを兼ね備えたパワー半導体装置への要求が強く、IGBTやパワーMOSFETはその改良に力が注がれ、現在ではほぼ材料限界に近いところまで開発が進んでいる。パワー半導体装置の観点からシリコンに代わる半導体材料が検討されており、低オン電圧、高速特性、高温特性に優れた次世代のパワー半導体装置を作製(製造)可能な半導体材料として炭化珪素(SiC)が注目を集めている。
その背景には、SiCは化学的に非常に安定な材料であり、バンドギャップが3eVと広く、高温でも半導体として極めて安定的に使用できる。また、最大電界強度もシリコンより1桁以上大きいからである。SiCはシリコンにおける材料限界を超える可能性大であることからパワー半導体用途、特にMOSFETでは今後の伸長が大きく期待される。特にそのオン抵抗が小さいことが期待されているが高耐圧特性を維持したままより一層の低オン抵抗を有する縦型SiC−MOSFETが期待できる。
従来の炭化珪素半導体装置の構造について、縦型MOSFETを例に説明する。図5は、従来の炭化珪素半導体装置の構造を示す断面図である。図5に示すように、n+型炭化珪素基板1のおもて面にn型炭化珪素エピタキシャル層2が堆積され、n型炭化珪素エピタキシャル層2の表面にp+型ベース領域3、p型ベース層4が選択的に設けられる。また、p型ベース層4の表面にn+型ソース領域5、p+型コンタクト領域6、n型ウェル領域7が選択的に設けられる。
p型ベース層4およびn+型ソース領域5との表面に、ゲート絶縁膜8を介してゲート電極9が設けられている。また、n型炭化珪素エピタキシャル層2、p+型コンタクト領域6およびn+型ソース領域5の表面に、ソース電極10が設けられている。また、n+型炭化珪素基板1の裏面には、ドレイン電極11が設けられている。
このような構造の縦型MOSFETは、ソース−ドレイン間にボディーダイオードとしてp+型ベース領域3とn型炭化珪素エピタキシャル層2とで形成される寄生pnダイオードを内蔵する。この寄生pnダイオードは、ソース電極10に高電位を印加することで動作させることができ、図5において矢印Aで示す方向に電流が流れる。このように、MOSFETではIGBTと異なり、寄生pnダイオードを内蔵しているため、インバータに用いる還流ダイオード(FWD:Free Wheeling Diode)を省略することができ、低コスト化および小型化に貢献する。これ以降、MOSFETの寄生pnダイオードを内蔵ダイオードと称する。
しかしながら、炭化珪素半導体装置では、n+型炭化珪素基板1の結晶に欠陥がある場合がある。この場合、内蔵ダイオードに電流が流れると、p+型コンタクト領域6からホールが注入され、n型炭化珪素エピタキシャル層2またはn+型炭化珪素基板1中で電子およびホールの再結合が発生する。このときに発生するバンドギャップ相当の再結合エネルギー(3eV)により、n+型炭化珪素基板1に存在する結晶欠陥の一種である基底面転位が移動し、2つの基底面転位に挟まれる積層欠陥が拡張する。
積層欠陥が拡張すると、積層欠陥は電流を流しにくいため、MOSFETのオン抵抗および内蔵ダイオードの順方向電圧が上昇する。このような動作が継続すると積層欠陥は累積的に拡張するため、インバータ回路に発生する損失は経時的に増加し、発熱量も大きくなるため、装置故障の原因となる。この問題を防ぐためにMOSFETと逆並列にSiC−SBD(Schottky Barrier Diode:ショットキーバリアダイオード)を接続し、電流がMOSFETの内蔵ダイオードに流れないように対策することができる。
図6は、従来の炭化珪素MOSFETを用いたインバータ回路の一例を示す図である。インバータ回路は、複数のMOSFET(図6では4つのMOSFET21、22、23、24)を備え、モータ等の負荷25を駆動するための回路である。図6において、ダイオード26、27、28、29は、それぞれMOSFET21、22、23、24の内蔵ダイオードを示す。また、ダイオード30、31、32、33は、それぞれMOSFET21、22、23、24と逆並列に接続されたSiC−SBDを示す。図6では、インバータ回路の2相分、つまり直列に接続されたMOSFETの2つのセットのみを示している。
図6に示すインバータ回路において、入力回路34からの信号によりMOSFET21、24をオンすることで、矢印Bの方向に、負荷25に電流を流すことができる。この後、入力回路34からの信号によりMOSFET21、24をオフにし、MOSFET22、23をオンにすることで、矢印Cの方向に、負荷25に電流を流すことができる。このようにして、電流の向きを変えることで、例えば、負荷25のモータに接続されたアームを左右に動かすことができる。
ここで、MOSFET21、24がオフであるとき、MOSFET21、24には、還流電流が矢印Bと逆方向に流れる。還流電流は、閾値電圧Vfが低いSiC−SBD30、33に流れて、内蔵ダイオード26、29には流れなくなる。MOSFET22、23も同様に、内蔵ダイオード27、28には流れなくなる。このように、MOSFETがオフのとき、内蔵ダイオードに還流電流が流れることがないため、MOSFETの積層欠陥が拡張することがなくなる。
炭化珪素半導体装置の通電検査装置として、バイポーラ半導体素子の温度を150℃以上230℃以下に設定して、電流密度が120A/cm2以上400A/cm2以下の順方向電流を継続して流し、順方向抵抗が飽和状態になった場合に、順方向抵抗の変化度合いが閾値未満であるか否かで判定する技術が公知である(例えば、特許文献1参照)。また、炭化珪素半導体装置の検査方法として、ダイオードにパルス電流を流し、パルス電流を流す前後における当該ダイオードのオン抵抗を求め、オン抵抗のパルス電流を流す前後における変化に基いて半導体装置の不良を判定する技術が公知である(例えば、特許文献2参照)。
国際公開第2014/148294号公報 特開2015−65250号公報
しかしながら、図6のようにSiC−SBDをMOSFETと逆並列に接続された場合でも、MOSFETがオンからオフに切り替わった瞬間に、MOSFETの内蔵ダイオードに電流が流れる場合があり、MOSFETの積層欠陥が拡張することがある。図7は、インバータ回路のダイオードに流れる電流の時間的変化を示すグラフである。図7において、横軸は時間を示し、縦軸は電流を示す。図7のI1は、内蔵ダイオードに流れる電流を示し、I2は、SiC−SBDに流れる電流を示し、I3は、内蔵ダイオードとSiC−SBDに流れる電流の合計を示す。
図7では、MOSFETが時間Tにおいてオンからオフにされた場合の電流の時間的変化を示す。図7に示すように、MOSFETがオフになるとSiC−SBDに流れる電流I2は徐々に増加して、一定の値に落ち着く。内蔵ダイオードに流れる電流I1は、MOSFETがオフになった直後から増加し、この後徐々に減少して、0に落ち着く。
このように、内蔵ダイオードに流れる電流I1は常に0ではなく、MOSFETがオンからオフにされた過渡状態の短い期間だけ流れる。以下、この電流を過渡電流と称する。図8は、インバータ回路における炭化珪素MOSFETのオンオフを示すグラフである。図8において、横軸は時間を示し、縦軸は電圧を示す。図8に示すように、内蔵ダイオードに過渡電流が流れる時間t1は、過渡電流が流れない時間t2に比べると短い時間である。具体的には、過渡電流が流れる時間t1は、MOSFETがオフになった後の数ns程度である。しかし、MOSFETは高速でスイッチング、例えば、数MHzでスイッチングするため、長時間使用し続ける内に過渡電流が流れる時間の総和が無視できない量になる。MOSFETの炭化珪素基板の結晶の欠陥量によっては、過渡電流によって積層欠陥が拡張するようになり、MOSFETの信頼性が低下してしまう。
上述したようにSiCは、高温特性に優れた半導体材料である。このため、炭化珪素半導体装置は、230℃以上の高温でも使用可能である。しかしながら、炭化珪素半導体装置と基板とをワイヤボンディングで接続したパワー半導体モジュールでは、230℃以上で動作させると、はんだの劣化等が始まり、炭化珪素半導体装置の特性が劣化してしまう場合があり、従来、このような温度で動作させることは少なかった。
これに対して、導電接合層により金属端子(インプラントピン)を備えたインプラント方式プリント基板をパワー半導体モジュールに用いられるようになってきた。インプラント方式では、ワイヤボンディングと異なり230℃以上の高温でも劣化が無いため、炭化珪素半導体装置は、230℃以上の高温で動作させることができる。
ここで、炭化珪素半導体装置を高温で動作できると、炭化珪素半導体装置を高スイッチング周波数、例えば、10MHz以上で動作させることができる。このように高周波数で動作させると、インバータ回路の負荷、例えば、モータ等を小型化でき、装置全体の小型化が可能になる。
しかしながら、炭化珪素半導体装置を230℃以上の高温で動作させると、炭化珪素半導体装置の炭化珪素基板によっては、これ以下の温度で成長する欠陥と異なる欠陥が成長してしまい、炭化珪素半導体装置の信頼性が低下してしまう。
この発明は、上述した従来技術による問題点を解消するため、炭化珪素半導体装置にダイオードを逆並列に接続したインバータ回路で高温長時間使用しても、信頼性が低下することのない炭化珪素半導体装置をスクリーニングできる炭化珪素半導体装置の選別方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の選別方法は、次の特徴を有する。MOSゲート構造を有する炭化珪素半導体装置と、前記炭化珪素半導体装置に逆並列に接続されたダイオードと、を備えるインバータ回路に用いられる前記炭化珪素半導体装置の選別方法であって、まず、前記炭化珪素半導体装置の温度を235℃以上300℃以下に設定する第1工程を行う。次に、前記炭化珪素半導体装置に周波数が10kHz以上100kHz以下の順方向電流を流す第2工程を行う。次に、前記炭化珪素半導体装置の順方向電圧を測定する第3工程を行う。次に、前記測定した順方向電圧から前記炭化珪素半導体装置の順方向電圧の変化率を算出する第4工程を行う。次に、前記算出した変化率が3%より低い前記炭化珪素半導体装置を選別する第5工程を行う。
また、この発明にかかる炭化珪素半導体装置の選別方法は、上述した発明において、前記第2工程では、前記炭化珪素半導体装置の内蔵ダイオードに順方向電流を流し、前記第3工程では、前記炭化珪素半導体装置の内蔵ダイオードの順方向電圧を測定し、前記第4工程では、前記炭化珪素半導体装置の内蔵ダイオードの順方向電圧の変化率を算出することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の選別方法は、上述した発明において、前記第5工程では、前記算出した変化率が飽和し、かつ、前記算出した変化率が3%より低い前記炭化珪素半導体装置を選別することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の選別方法は、上述した発明において、前記ダイオードは、炭化珪素ショットキーバリアダイオードであることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の選別方法は、上述した発明において、前記炭化珪素半導体装置は、炭化珪素基板のおもて面に第1導電型の第1半導体層が設けられる。前記第1半導体層の、前記炭化珪素基板側に対して反対側に第2導電型の第2半導体層が設けられる。前記第2半導体層の内部に選択的に、前記炭化珪素基板よりも不純物濃度の高い第1導電型の第1半導体領域が設けられる。前記第2半導体層に接触するゲート絶縁膜が設けられる。前記ゲート絶縁膜の前記第2半導体層と接触する面と反対側の表面にゲート電極が設けられる。前記第1半導体領域と前記第2半導体層の表面に第1電極が設けられる。前記炭化珪素基板の裏面に第2電極が設けられる。
また、この発明にかかる炭化珪素半導体装置の選別方法は、上述した発明において、前記炭化珪素半導体装置は、前記第2半導体層を貫通して、前記第1半導体層に達するトレンチをさらに備え、前記ゲート電極は、前記トレンチの内部に前記ゲート絶縁膜を介して設けられていることを特徴とする。
上述した発明によれば、炭化珪素半導体装置を235℃以上300℃以下に設定し、周波数が10kHz以上100kHz以下の順方向電流を流し、順方向電圧の変化率が3%より低い炭化珪素半導体装置を選別している。これにより、炭化珪素半導体装置にダイオードを逆並列に接続したインバータ回路で高温長時間使用しても、基板の積層欠陥が成長するが少なく、炭化珪素半導体装置の特性が劣化しない。このため、高温時でも信頼性が低下することない炭化珪素半導体装置をスクリーニングできる。
炭化珪素半導体装置を高温で動作できるため、炭化珪素半導体装置を高スイッチング周波数、例えば、10kHz以上で動作できる。このため、インバータ回路の負荷、例えば、モータ等を小型化でき、装置全体を小型化することができる。
また、選別にかかる時間は、順方向電圧の変化率が3%を超えるまで、または順方向電圧の変化率が飽和するまでの短い時間である。このため、短い時間で炭化珪素半導体装置をスクリーニングできる。
本発明にかかる炭化珪素半導体装置の選別方法によれば、炭化珪素半導体装置にダイオードを逆並列に接続したインバータ回路で高温長時間使用しても、信頼性が低下することのない炭化珪素半導体装置をスクリーニングできるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置の選別方法を示すフローチャートである。 240℃でのMOSFETの内蔵ダイオードにおける電流密度と順方向電圧の変化率との関係を示すグラフである。 実施の形態にかかる炭化珪素半導体装置の選別方法の例を示すグラフである。 実施の形態にかかる炭化珪素半導体装置の他の構造を示す断面図である。 従来の炭化珪素半導体装置の構造を示す断面図である。 従来の炭化珪素MOSFETを用いたインバータ回路の一例を示す図である。 インバータ回路のダイオードに流れる電流の時間的変化を示すグラフである。 インバータ回路における炭化珪素MOSFETのオンオフを示すグラフである。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の選別方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態)
図1は、実施の形態にかかる炭化珪素半導体装置の選別方法を示すフローチャートである。以下では、炭化珪素半導体装置として、MOSFETを例に説明するが、MOSゲート構造を有する他の炭化珪素半導体装置でも同様である。炭化珪素半導体装置の選別方法において、まず、MOSFETの温度を設定する(ステップS1)。
実施の形態では、MOSFETの温度を235℃以上300℃以下に設定する。230℃以上で使用できるMOSFETを選別するため、マージンを取って最低温度を235℃以上としている。また、300℃より高いと、半導体モジュールに用いられる高温はんだが耐えられなくなるためである。はんだの濡れ性を考慮すると270℃以下に設定することが好ましい。
また、MOSFETの温度の設定は、MOSFETの内蔵ダイオードに通電することにより行うことができる。例えば、一定の電流密度の順方向電流をMOSFETが上記の温度範囲になるまで通電することにより行う。ここで、順方向電流とは、ソース電極からドレイン電極に流れる電流のことである。
次に、MOSFETの内蔵ダイオードに順方向電流を通電する(ステップS2)。具体的は、MOSFETのゲート電極とソース電極を短絡させ、ソース電極に正の電圧を印加し、ドレイン電極の電位を0にする。また、実施の形態では、周波数が10kHz以上100kHz以下の順方向電流を流す。
ここで、図2は、240℃でのMOSFETの内蔵ダイオードにおける電流密度と順方向電圧の変化率との関係を示すグラフである。図2において、横軸は内蔵ダイオードに流す電流密度であり、単位はA/cm2である。縦軸は、順方向電圧の変化率であり、単位は%である。図2に示すように、電流密度が高くなると順方向電圧の変化率が大きくなる。順方向電圧の変化率が大きくなることは、基板の積層欠陥が成長してオン抵抗が大きくなることである。このように、MOSFETの不良を検出するには電流密度を高くした方がよい。
次に、初期状態の順方向電圧を測定する(ステップS3)。基板の積層欠陥の成長を順方向電圧の変化で判断するため、初期状態の順方向電圧を測定しておく。具体的には、ソース電極とドレイン電極間の電圧を測定する。ここで測定した電圧をV0とする。次に、所定時間待機する(ステップS4)。基板に欠陥がある場合に積層欠陥が成長するのを待つ。ここで、所定時間は1分程度でよい。
次に、順方向電圧を測定する(ステップS5)。ここで測定した電圧をV1とする。次に、順方向電圧の変化率を算出する(ステップS6)。順方向電圧の変化率とは、初期状態での順方向電圧からの変化率である。例えば、順方向電圧の変化率は、ステップS4の所定時間をTとすると、(V1−V0)/nTで算出できる。ここで、nはステップS6を実行した回数である。
次に、順方向電圧の変化率≧0.03(3%以上)であるか否かを判定する(ステップS7)。ここで、順方向電圧の変化率≧0.03でないと判定した場合(ステップS7:No)、順方向電圧の変化率が変化無しか否かを判定する(ステップS8)。ここで、順方向電圧の変化率が変化することは、基板の積層欠陥が成長してオン抵抗が増加していることを意味する。積層欠陥がさらに成長して、順方向電圧の変化率≧0.03となる可能性があるため、順方向電圧の測定をさらに続ける。このため、順方向電圧の変化率が変化無しではない場合(ステップS8:No)、ステップS4に戻り、再度順方向電圧の測定、順方向電圧の変化率の判定を行う。なお、最初にステップS8を行う場合、順方向電圧の変化率の算出が1回しかなく、順方向電圧の変化率が変化してないかの判定ができないため、変化していると見なし、ステップS4に戻る。
次に、順方向電圧の変化率が変化無しの場合(ステップS8:Yes)、順方向電圧の変化が飽和して、順方向電圧の変化率<0.03(3%未満)でこれ以上順方向電圧が増加しない場合であるため、MOSFETを適格品として選別する(ステップS9)。一方、順方向電圧の変化率≧0.03と判定した場合(ステップS7:Yes)、MOSFETを不適格品として選別する(ステップS10)。このように、実施の形態では、順方向電圧の変化率が3%を超えるまで、または順方向電圧の変化率が飽和するまでの短い時間でMOSFETを選別することができる。また、ここでは、順方向電圧の変化率の飽和を、順方向電圧の変化率が1回変化しないことより判断しているが、順方向電圧の変化率が複数回変化しないことにより判断してもよい。
ここで、順方向電圧の変化率が3%以上のMOSFETを、当該MOSFETと逆並列にSiC−SBDを接続したインバータ回路に用いて、高温で長期間運用すると、基板の積層欠陥が成長して、MOSFETの特性が劣化する。このため、このMOSFETを不適格品として判断している。一方、順方向電圧の変化率が3%未満で、これ以上順方向電圧の変化率が変化しないMOSFETを、上記インバータ回路に用いて230℃以上の高温で長期間運用しても、基板の積層欠陥の成長が少なく、MOSFETの特性が劣化することなく、長期間の使用に耐えることができる。
なお、本フローチャートでは、MOSFETの内蔵ダイオードに電流を流し、内蔵ダイオードの順方向電圧を測定したが、MOSFETに電流を流し、MOSFETの順方向電圧を測定してもよい。具体的には、ソース電極10に対しドレイン電極11に正の電圧が印加された状態で、ゲート電極9にゲート閾値以上の電圧を印加して、MOSFETに電流を流し、ソース電極10とドレイン電極11との間の順方向電圧を測定する。
これにより、本フローチャートによる一連の処理は終了する。本フローチャートを実行することにより、MOSFETにダイオードを逆並列に接続したインバータ回路で高温長時間使用しても、信頼性が低下することないMOSFETをスクリーニングできる。
次に、実施の形態にかかる炭化珪素半導体装置について説明する。実施の形態にかかる炭化珪素半導体装置の構造は、従来の炭化珪素半導体装置の構造(図5参照)と同等であるため、図示を省略する。
実施の形態にかかる炭化珪素半導体装置は、n+型炭化珪素基板(炭化珪素基板)1の主面(おもて面)上にn型炭化珪素エピタキシャル層(第1導電型の第1半導体層)2が堆積されている。
+型炭化珪素基板1は、例えば窒素(N)がドーピングされた炭化珪素単結晶基板である。n型炭化珪素エピタキシャル層2は、n+型炭化珪素基板1よりも低い不純物濃度で例えば窒素がドーピングされてなる低濃度n型ドリフト層である。以下、n+型炭化珪素基板1単体、またはn+型炭化珪素基板1とn型炭化珪素エピタキシャル層2を併せて炭化珪素半導体基体とする。
実施の形態にかかる炭化珪素半導体装置は、ドレイン領域となるn+型炭化珪素基板1のn型炭化珪素エピタキシャル層2側に対して反対側の表面(炭化珪素半導体基体の裏面)には、ドレイン電極(第2電極)11が設けられている。また、外部装置と接続するためのドレイン電極パッド(不図示)が設けられている。
炭化珪素半導体基体のおもて面側には、MOS(金属−酸化膜−半導体からなる絶縁ゲート)ゲート構造(素子構造)が形成されている。具体的には、n型炭化珪素エピタキシャル層2のn+型炭化珪素基板1側に対して反対側(炭化珪素半導体基体のおもて面側)の表面層には、p+型ベース層(第2導電型の第2半導体層)3が選択的に設けられている。p+型ベース層3は、例えばアルミニウム(Al)がドーピングされている。
+型ベース層3、および当該隣り合うp+型ベース層3に挟まれたn型炭化珪素エピタキシャル層2の表面には、p型炭化珪素エピタキシャル層(以下、p型ベース層とする)4が選択的に堆積されている。p型ベース層4の不純物濃度は、p+型ベース層3の不純物濃度よりも低い。p型ベース層4は、例えばアルミニウムがドーピングされている。
+型ベース層3上のp型ベース層4の表面には、n+型ソース領域(第1導電型の第1半導体領域)5およびp+型コンタクト領域6が設けられている。また、n+型ソース領域5およびp+型コンタクト領域6は互いに接する。n+型ソース領域5は、p+型コンタクト領域6の外周に配置されている。
また、p型ベース層4の、n型炭化珪素エピタキシャル層2上の部分には、深さ方向にp型ベース層4を貫通しn型炭化珪素エピタキシャル層2に達するn型ウェル領域7が設けられている。n型ウェル領域7は、n型炭化珪素エピタキシャル層2とともにドリフト領域を構成する。p型ベース層4の、n+型ソース領域5とn型ウェル領域7とに挟まれた部分の表面には、ゲート絶縁膜8を介してゲート電極9が設けられている。ゲート電極9は、ゲート絶縁膜8を介して、n型ウェル領域7の表面に設けられていてもよい。
層間絶縁膜(不図示)は、炭化珪素半導体基体のおもて面側の全面に、ゲート電極9を覆うように設けられている。ソース電極(第1電極)10は、層間絶縁膜に開口されたコンタクトホールを介して、n+型ソース領域5およびp+型コンタクト領域6に接する。ソース電極10は、層間絶縁膜によって、ゲート電極9と電気的に絶縁されている。ソース電極10上には、電極パッド(不図示)が設けられている。
図3は、実施の形態にかかる炭化珪素半導体装置の選別方法の例を示すグラフである。図3において、横軸は電流印加時間を示し、縦軸は順方向電圧の変化率を示し、単位は%である。ここで、図3の例1は、不適格品の例であり、例2は、適格品の例である。
最初に例1の場合を説明する。MOSFETの温度を235℃以上300℃以下にして、MOSFETの内蔵ダイオードに周波数が10kHz以上100kHz以下の順方向電流を通電する。次に、時刻t0で順方向電圧の初期値を測定する。次に、所定時間待機した後、時刻t1で順方向電圧を測定し、順方向電圧の変化率を算出する。時刻t1で算出した順方向電圧の変化率は3%以下であり、最初の順方向電圧の算出であるため、所定時間待機した後、時刻t2で順方向電圧を測定し、順方向電圧の変化率を算出する。時刻t2で算出した順方向電圧の変化率は3%以下であり、時刻t1の変化率と比較して、変化率が変化しているため、所定時間待機した後、時刻t3で順方向電圧を測定し、順方向電圧の変化率を算出する。ここで、時刻t3で算出した順方向電圧の変化率は3%を超えるため、当該MOSFETを不適格品と選別する。
次に例2の場合を説明する。例1の場合と同様にMOSFETの内蔵ダイオードに順方向電流を通電し、時刻t0で順方向電圧の初期値を測定する。次に、所定時間待機した後、時刻t1で順方向電圧を測定し、順方向電圧の変化率を算出する。時刻t1で算出した順方向電圧の変化率は3%以下であり、最初の順方向電圧の算出であるため、所定時間待機した後、時刻t2で順方向電圧を測定し、順方向電圧の変化率を算出する。時刻t2で算出した順方向電圧の変化率は3%以下であり、時刻t1の変化率と比較して、変化率が変化しているため、所定時間待機した後、時刻t3で順方向電圧を測定し、順方向電圧の変化率を算出する。時刻t3、t4でも時刻t2の場合と同様になる。一方、時刻t5では、算出した順方向電圧の変化率は3%以下であり、時刻t4の変化率と時刻t5の変化率は等しく、変化していない。このため、測定を終了し、当該MOSFETを適格品と選別する。
図4は、実施の形態にかかる炭化珪素半導体装置の他の構造を示す断面図である。図4は、トレンチ構造を設けた縦型MOSFETである。縦型MOSFETでは、チャネルが基板表面に対して平行に形成されるプレーナー構造よりも基板表面に対して垂直に形成されるトレンチ構造の方が単位面積当たりのセル密度を増やすことができるため、単位面積当たりの電流密度を増やすことができ、コスト面から有利である。
図4において、炭化珪素半導体基体の第1主面側(p型ベース層4側)には、トレンチ構造が形成されている。具体的には、トレンチ18は、p型ベース層4のn+型炭化珪素基板1側に対して反対側(炭化珪素半導体基体の第1主面側)の表面からp型ベース層4を貫通してn型炭化珪素エピタキシャル層2に達する。トレンチ18の内壁に沿って、トレンチ18の底部および側壁にゲート絶縁膜8が形成されており、トレンチ18内のゲート絶縁膜8の内側にゲート電極9が形成されている。ゲート絶縁膜8によりゲート電極9が、n型炭化珪素エピタキシャル層2およびp型ベース層4と絶縁されている。ゲート電極9の一部は、トレンチ18の上方(ソース電極パッドが設けられている側)からソース電極パッド側に突出していてもよい。
n型炭化珪素エピタキシャル層2のn+型炭化珪素基板1側に対して反対側(炭化珪素半導体基体の第1主面側)の表面には、p+型ベース領域3が選択的に設けられている。p+型ベース領域3は、トレンチ18の底部よりもドレイン側に深い位置にまで達している。p+型ベース領域3の下端部(ドレイン側端部)は、トレンチ18の底部よりもドレイン側に位置する。
また、n型炭化珪素エピタキシャル層2の内部には、第2p+型領域3aが選択的に設けられている。第2p+型領域3aは、トレンチ18の底に接するように設けられている。第2p+型領域3aは、p型ベース層4とn型炭化珪素エピタキシャル層2との界面よりもドレイン側に深い位置から、n+型炭化珪素基板1とn型炭化珪素エピタキシャル層2との界面に達しない深さで設けられている。
図4に示すMOSFETの他の構造は、図5に示すMOSFETの構造と同様であるため、説明を省略する。トレンチ構造を設けた縦型MOSFETも、p型ベース層4とn型炭化珪素エピタキシャル層2からなる内蔵ダイオードを有しているため、本発明の選別方法は有効である。
以上、説明したように、実施の形態にかかる炭化珪素半導体装置の選別方法によれば、炭化珪素半導体装置の温度を235℃以上300℃以下に設定し、周波数が10kHz以上100kHz以下の順方向電流を流し、順方向電圧の変化率が3%より低い炭化珪素半導体装置を選別している。これにより、炭化珪素半導体装置にダイオードを逆並列に接続したインバータ回路で高温長時間使用しても、基板の積層欠陥が成長するが少なく、炭化珪素半導体装置の特性が劣化しない。このため、高温時でも信頼性が低下することない炭化珪素半導体装置をスクリーニングできる。
炭化珪素半導体装置を高温で動作できるため、炭化珪素半導体装置を高スイッチング周波数、例えば、10kHz以上で動作できる。このため、インバータ回路の負荷、例えば、モータ等を小型化でき、装置全体を小型化することができる。
また、選別にかかる時間は、順方向電圧の変化率が3%を超えるまで、または順方向電圧の変化率が飽和するまでの短い時間である。このため、実施の形態では短い時間で炭化珪素半導体装置をスクリーニングできる。
実施の形態では、炭化珪素半導体装置にダイオードとして、iC−SBDを用いても、Si−SBDを用いてもかまわない。インバータ装置の耐熱性のため、SiC−SBDのほうが好ましい。また、SBDではなく、PNダイオードでも可能である。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、ワイドバンドギャップ半導体として炭化珪素を用いた場合を例に説明しているが、炭化珪素以外の例えば窒化ガリウム(GaN)などのワイドバンドギャップ半導体にも適用可能である。また、各実施の形態では第1導電型をn型とし、第2導電型をp型としたが、本発明は第1導電型をp型とし、第2導電型をn型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置の選別方法には、炭化珪素半導体装置にダイオードを逆並列に接続したインバータ回路で用いられる炭化珪素半導体装置に有用である。
1 n+型炭化珪素基板
2 n型炭化珪素エピタキシャル層
3 p+型ベース領域
3a 第2p+型領域
4 p型ベース層
5 n+型ソース領域
6 p+型コンタクト領域
7 n型ウェル領域
8 ゲート絶縁膜
9 ゲート電極
10 ソース電極
11 ドレイン電極
18 トレンチ
21、22、23、24 MOSFET
25 負荷
26、27、28、29 内蔵ダイオード
30、31、32、33 SiC−SBD
34 入力回路

Claims (6)

  1. MOSゲート構造を有する炭化珪素半導体装置と、前記炭化珪素半導体装置に逆並列に接続されたダイオードと、を備えるインバータ回路に用いられる前記炭化珪素半導体装置の選別方法であって、
    前記炭化珪素半導体装置の温度を235℃以上300℃以下に設定する第1工程と、
    前記炭化珪素半導体装置に周波数が10kHz以上100kHz以下の順方向電流を流す第2工程と、
    前記炭化珪素半導体装置の順方向電圧を測定する第3工程と、
    前記測定した順方向電圧から前記炭化珪素半導体装置の順方向電圧の変化率を算出する第4工程と、
    前記算出した変化率が3%より低い前記炭化珪素半導体装置を選別する第5工程と、
    を含むことを特徴とする炭化珪素半導体装置の選別方法。
  2. 前記第2工程では、前記炭化珪素半導体装置の内蔵ダイオードに順方向電流を流し、
    前記第3工程では、前記炭化珪素半導体装置の内蔵ダイオードの順方向電圧を測定し、
    前記第4工程では、前記炭化珪素半導体装置の内蔵ダイオードの順方向電圧の変化率を算出することを特徴とする請求項1に記載の炭化珪素半導体装置の選別方法。
  3. 前記第5工程では、前記算出した変化率が飽和し、かつ、前記算出した変化率が3%より低い前記炭化珪素半導体装置を選別することを特徴とする請求項1または2に記載の炭化珪素半導体装置の選別方法。
  4. 前記ダイオードは、炭化珪素ショットキーバリアダイオードであることを特徴とする請求項1〜3のいずれか一つに記載の炭化珪素半導体装置の選別方法。
  5. 前記炭化珪素半導体装置は、
    炭化珪素基板のおもて面に設けられた第1導電型の第1半導体層と、
    前記第1半導体層の、前記炭化珪素基板側に対して反対側に設けられた第2導電型の第2半導体層と、
    前記第2半導体層の内部に選択的に設けられた、前記炭化珪素基板よりも不純物濃度の高い第1導電型の第1半導体領域と、
    前記第2半導体層に接触するゲート絶縁膜と、
    前記ゲート絶縁膜の前記第2半導体層と接触する面と反対側の表面に設けられたゲート電極と、
    前記第1半導体領域と前記第2半導体層の表面に設けられた第1電極と、
    前記炭化珪素基板の裏面に設けられた第2電極と、
    を備えることを特徴とする請求項1〜4のいずれか一つに記載の炭化珪素半導体装置の選別方法。
  6. 前記炭化珪素半導体装置は、
    前記第2半導体層を貫通して、前記第1半導体層に達するトレンチをさらに備え、
    前記ゲート電極は、前記トレンチの内部に前記ゲート絶縁膜を介して設けられていることを特徴とする請求項5に記載の炭化珪素半導体装置の選別方法。
JP2017113816A 2017-06-08 2017-06-08 炭化珪素半導体装置の選別方法 Active JP7013684B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017113816A JP7013684B2 (ja) 2017-06-08 2017-06-08 炭化珪素半導体装置の選別方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017113816A JP7013684B2 (ja) 2017-06-08 2017-06-08 炭化珪素半導体装置の選別方法

Publications (2)

Publication Number Publication Date
JP2018205251A true JP2018205251A (ja) 2018-12-27
JP7013684B2 JP7013684B2 (ja) 2022-02-01

Family

ID=64956973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017113816A Active JP7013684B2 (ja) 2017-06-08 2017-06-08 炭化珪素半導体装置の選別方法

Country Status (1)

Country Link
JP (1) JP7013684B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110412447A (zh) * 2019-07-26 2019-11-05 北京工业大学 一种无损测量igbt模块并联芯片中最高芯片温度和最低芯片温度的方法
CN111766490A (zh) * 2019-03-14 2020-10-13 富士电机株式会社 碳化硅半导体装置的筛选方法
CN113721122A (zh) * 2020-05-25 2021-11-30 中车永济电机有限公司 焊层寿命失效的测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168097A (ja) * 1997-08-18 1999-03-09 Fuji Electric Co Ltd 炭化けい素半導体装置の製造方法
WO2014148294A1 (ja) * 2013-03-19 2014-09-25 三菱電機株式会社 炭化珪素半導体装置の製造方法および通電検査装置
JP2015065250A (ja) * 2013-09-25 2015-04-09 富士電機株式会社 炭化珪素半導体装置の検査方法及び検査装置
WO2016042621A1 (ja) * 2014-09-17 2016-03-24 株式会社日立製作所 半導体装置、インバータモジュール、インバータ、鉄道車両、および半導体装置の製造方法
US9324807B1 (en) * 2015-07-10 2016-04-26 United Silicon Carbide, Inc. Silicon carbide MOSFET with integrated MOS diode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168097A (ja) * 1997-08-18 1999-03-09 Fuji Electric Co Ltd 炭化けい素半導体装置の製造方法
WO2014148294A1 (ja) * 2013-03-19 2014-09-25 三菱電機株式会社 炭化珪素半導体装置の製造方法および通電検査装置
JP2015065250A (ja) * 2013-09-25 2015-04-09 富士電機株式会社 炭化珪素半導体装置の検査方法及び検査装置
WO2016042621A1 (ja) * 2014-09-17 2016-03-24 株式会社日立製作所 半導体装置、インバータモジュール、インバータ、鉄道車両、および半導体装置の製造方法
US9324807B1 (en) * 2015-07-10 2016-04-26 United Silicon Carbide, Inc. Silicon carbide MOSFET with integrated MOS diode

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111766490A (zh) * 2019-03-14 2020-10-13 富士电机株式会社 碳化硅半导体装置的筛选方法
CN110412447A (zh) * 2019-07-26 2019-11-05 北京工业大学 一种无损测量igbt模块并联芯片中最高芯片温度和最低芯片温度的方法
CN110412447B (zh) * 2019-07-26 2022-04-22 北京工业大学 一种无损测量igbt模块并联芯片中最高芯片温度和最低芯片温度的方法
CN113721122A (zh) * 2020-05-25 2021-11-30 中车永济电机有限公司 焊层寿命失效的测试方法
CN113721122B (zh) * 2020-05-25 2024-04-05 中车永济电机有限公司 焊层寿命失效的测试方法

Also Published As

Publication number Publication date
JP7013684B2 (ja) 2022-02-01

Similar Documents

Publication Publication Date Title
Gonzalez et al. Performance and reliability review of 650 V and 900 V silicon and SiC devices: MOSFETs, cascode JFETs and IGBTs
US10475920B2 (en) Semiconductor device and semiconductor device manufacturing method
Treu et al. Strategic considerations for unipolar SiC switch options: JFET vs. MOSFET
US11637182B2 (en) Silicon carbide semiconductor device
CN104395993A (zh) 半导体装置
JP6893169B2 (ja) パワーモジュールおよび電力変換装置
JP2017191918A (ja) 炭化珪素半導体装置、炭化珪素半導体装置の製造方法および炭化珪素半導体装置の制御方法
US10340817B2 (en) Silicon carbide MOSFET inverter circuit
US11262399B2 (en) Method of determining whether a silicon-carbide semiconductor device is a conforming product
JP7013684B2 (ja) 炭化珪素半導体装置の選別方法
Chen et al. Design and application of high-voltage SiC JFET and its power modules
JP7013683B2 (ja) 炭化珪素半導体装置の選別方法
Alexandrov et al. Demonstration of high voltage (600–1300 V), high current (10–140 A), fast recovery 4H-SiC pin/Schottky (MPS) barrier diodes
Fisher et al. Improved performance of 4H-SiC PiN diodes using a novel combined high temperature oxidation and annealing process
JP2013219306A (ja) 半導体ダイオード装置
WO2015132847A1 (ja) Igbt,パワーモジュール,パワーモジュールの製造方法,および電力変換装置
JP7013685B2 (ja) 炭化珪素半導体装置の選別方法
Wei et al. Substrate effects in GaN-on-Si integrated bridge circuit and proposal of engineered bulk silicon substrate for GaN power ICs
JP7192338B2 (ja) 炭化珪素半導体装置の選別方法
US20220254916A1 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
JP7192683B2 (ja) 炭化珪素半導体装置の選別方法
Shenai True figure of merit (FOM) of a power semiconductor switch
JP7276407B2 (ja) 炭化珪素半導体装置
JP2019057674A (ja) 半導体装置
姚凱倫 et al. Study on Failure Mechanisms and Robustness Improvement Strategies for SiC Power MOSFETs

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211117

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211117

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211125

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220103