JP2018200625A - Design support device, design support method and program - Google Patents
Design support device, design support method and program Download PDFInfo
- Publication number
- JP2018200625A JP2018200625A JP2017105722A JP2017105722A JP2018200625A JP 2018200625 A JP2018200625 A JP 2018200625A JP 2017105722 A JP2017105722 A JP 2017105722A JP 2017105722 A JP2017105722 A JP 2017105722A JP 2018200625 A JP2018200625 A JP 2018200625A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer connection
- wiring
- wiring layer
- design support
- candidate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、複数の配線層を有する多層基板の設計を支援するための設計支援装置、設計支援方法およびプログラムに関する。 The present invention relates to a design support apparatus, a design support method, and a program for supporting the design of a multilayer board having a plurality of wiring layers.
複数の配線層を有する多層基板を設計するために、一般的には、設計支援装置が使用されうる。多層基板の設計においては、１つの配線層と他の配線層とを接続するための層間接続部（ビア）が配置されうる。一般的には、層間接続部は、配線層に対して垂直な方向に延びる。特許文献１には、ビアの一端が接続される開始層と該ビアの他端が接続される終端層とが選択されると、開始層から終端層までの層のうち少なくとも１つの層の配置画像を開始層の配置画像に重ねて表示するＣＡＤ設計装置が記載されている。
In order to design a multilayer substrate having a plurality of wiring layers, a design support apparatus can be generally used. In the design of a multilayer board, an interlayer connection (via) for connecting one wiring layer and another wiring layer can be arranged. In general, the interlayer connection portion extends in a direction perpendicular to the wiring layer. In
特許文献１に記載されたＣＡＤ設計装置では、ユーザは、多層基板を構成する複数の層の中から自由に終端層を選択することができる。したがって、特許文献１に記載されたＣＡＤ設計装置では、本来は正しくビアを配置することができない層が終端層としてユーザによって選択されうる。なお、特許文献１には、ビアの配置の際に既存の配置物を押し退けることが記載されているが、常に押し退けが可能な訳ではない。よって、押し退けが不能な場合には、ビアの配置位置を変更したり、終端層を変更したりする必要があり、非効率的である。
In the CAD design apparatus described in
一方、従来のように配線パターンに対してビアが垂直に接続される構成では、配線パターンとビアとの接続部からノイズが放射されうるという他の観点の課題もある。 On the other hand, in the conventional configuration in which vias are connected vertically to the wiring pattern, there is another problem in that noise can be radiated from the connection portion between the wiring pattern and the via.
本発明は、上記の課題認識を契機としてなされたものであり、配線層と他の配線層とを接続する層間接続部の配置処理を効率化すること、又は、配線パターンと層間接続部との接続部からのノイズの放射を低減することを目的とする。 The present invention has been made on the basis of recognition of the above problems, and it is possible to improve the efficiency of the arrangement process of the interlayer connection part that connects the wiring layer and another wiring layer, or between the wiring pattern and the interlayer connection part. The object is to reduce the emission of noise from the connection.
本発明の第１の側面は、前者の課題に対応するものであり、複数の配線層を有する多層基板の設計を支援するための設計支援装置に係り、前記設計支援装置は、前記複数の配線層のうち選択された配線層における配線パターンから前記複数の配線層のうち他の配線層への接続を行うための層間接続部を発生する発生部を備え、前記発生部は、前記層間接続部を発生するための条件として、エラーを発生させないことが保証された候補をユーザに提示し、前記候補に基づいてユーザによって指定された条件に従って前記層間接続部を発生する。 A first aspect of the present invention addresses the former problem and relates to a design support apparatus for supporting the design of a multi-layer substrate having a plurality of wiring layers, wherein the design support apparatus includes the plurality of wirings. A generation unit for generating an interlayer connection for connecting the wiring pattern in the selected wiring layer of the layers to another wiring layer among the plurality of wiring layers, and the generation unit includes the interlayer connection As a condition for generating the error, a candidate guaranteed not to generate an error is presented to the user, and the interlayer connection unit is generated according to a condition specified by the user based on the candidate.
本発明の第２の側面は、後者の課題に対応するものであり、複数の配線層を有する多層基板を設計するための設計支援装置に係り、前記設計支援装置は、前記複数の配線層のうち選択された配線層における配線パターンから前記複数の配線層のうち他の配線層への接続を行うための層間接続部を発生する発生部を備え、前記発生部は、前記配線パターンと前記層間接続部との接続部が前記多層基板の主面に垂直な断面において曲線で構成されるように前記層間接続部を発生する。 A second aspect of the present invention addresses the latter problem and relates to a design support apparatus for designing a multilayer substrate having a plurality of wiring layers, wherein the design support apparatus includes a plurality of wiring layers. A generating unit for generating an interlayer connection for connecting the wiring pattern in the selected wiring layer to another wiring layer among the plurality of wiring layers, the generating unit including the wiring pattern and the interlayer The interlayer connection portion is generated so that the connection portion with the connection portion is configured by a curve in a cross section perpendicular to the main surface of the multilayer substrate.
本発明の第３の側面は、前者又は後者の課題に対応するものであり、前記第１の側面又は前記第２の側面に係る設計支援装置としてコンピュータを動作させるプログラムに係るものである。 The third aspect of the present invention corresponds to the former or the latter problem, and relates to a program that causes a computer to operate as the design support apparatus according to the first aspect or the second aspect.
本発明の第４の側面は、前者の課題に対応するものであり、複数の配線層を有する多層基板の設計を支援するための設計支援方法に係り、前記設計支援方法は、前記複数の配線層のうち選択された配線層における配線パターンから前記複数の配線層のうち他の配線層への接続を行うための層間接続部を発生する工程を含み、前記工程では、前記層間接続部を発生するための条件として、エラーを発生させないことが保証された候補をユーザに提示し、前記候補に基づいてユーザによって指定された条件に従って前記層間接続部を発生する。 A fourth aspect of the present invention addresses the former problem and relates to a design support method for supporting the design of a multilayer substrate having a plurality of wiring layers, the design support method including the plurality of wirings. Including a step of generating an interlayer connection for connecting to another wiring layer among the plurality of wiring layers from a wiring pattern in a selected wiring layer of the layers, wherein the interlayer connection is generated in the step As a condition for this, a candidate that is guaranteed not to generate an error is presented to the user, and the interlayer connection unit is generated according to a condition specified by the user based on the candidate.
本発明の第５の側面は、後者の課題に対応するものであり、複数の配線層を有する多層基板の設計を支援するための設計支援方法に係り、前記設計支援方法は、前記複数の配線層のうち選択された配線層における配線パターンから前記複数の配線層のうち他の配線層への接続を行うための層間接続部を発生する工程を含み、前記工程では、前記層間接続部を発生するための条件として、エラーを発生させないことが保証された候補をユーザに提示し、前記候補に基づいてユーザによって指定された条件に従って前記層間接続部を発生する。 A fifth aspect of the present invention addresses the latter problem and relates to a design support method for supporting the design of a multilayer substrate having a plurality of wiring layers, the design support method including the plurality of wirings. Including a step of generating an interlayer connection for connecting to another wiring layer among the plurality of wiring layers from a wiring pattern in a selected wiring layer of the layers, wherein the interlayer connection is generated in the step As a condition for this, a candidate that is guaranteed not to generate an error is presented to the user, and the interlayer connection unit is generated according to a condition specified by the user based on the candidate.
本発明によれば、配線層と他の配線層とを接続する層間接続部の配置処理が効率化され、又は、配線パターンと層間接続部との接続部からのノイズの放射が低減される。 According to the present invention, the arrangement process of the interlayer connection portion that connects the wiring layer and another wiring layer is made efficient, or the emission of noise from the connection portion between the wiring pattern and the interlayer connection portion is reduced.
以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。 Hereinafter, the present invention will be described through exemplary embodiments thereof with reference to the accompanying drawings.
図１には、本発明の好ましい実施形態の設計支援装置１００の構成が示されている。設計支援装置１００は、典型的には、汎用又は専用のコンピュータ（情報処理装置）にプログラム１１２を組み込むことによって構成されうる。設計支援装置１００は、複数の配線層を有する多層基板の設計を支援する装置（ＣＡＤ）として動作する。
FIG. 1 shows a configuration of a
設計支援装置１００またはコンピュータは、例えば、補助メモリ１１０、ＣＰＵ（プロセッサ）１２０、主メモリ１３０、ディスプレイ１４０、および、入力部１６０を含みうる。補助メモリ１１０には、例えば、ハードディスクドライブ、ＥＥＰＲＯＭ、磁気抵抗メモリ等の不揮発メモリで構成され、プログラム１１２が格納されうる。ＣＰＵ１２０は、プログラム１１２に従って動作し、設計支援装置１００に発生部１２２（又は、発生部１２２およびデータ生成部１２４）の機能を備えさせる。主メモリ１３０は、例えば、揮発性メモリで構成され、ＣＰＵ１２０に対してワーク領域を提供する。入力部１６０は、ユーザに対するユーザインターフェースを構成し、例えば、キーボードおよびポインティングデバイス（マウス、タッチパッド等）を含みうる。
The design support
発生部１２２は、複数の配線層のうち選択された配線層における配線パターンから該複数の配線層のうち他の配線層への接続を行うための層間接続部を、ユーザインターフェースを介したユーザからの指示に従って発生する。発生部１２２は、層間接続部を発生するための条件として、エラーを発生させないことが保証された候補をユーザに提示し、該候補に基づいてユーザによって指定された条件に従って層間接続部を発生する。エラーを発生させないことが保証された候補は、ディスプレイ１４０への表示を介してユーザに提供されうる。ユーザは、ディスプレイ１４０に表示された候補に基づいて、層間接続部を発生するための条件を指定することができる。該条件の指定は、例えば、複数の候補がディスプレイ１４０への表示を介してユーザに提示された場合には、該複数の候補の中からの１つの候補の選択を介してなされうる。あるいは、該条件の指定は、指定可能な領域内における位置の特定を介してなされうる。このように、エラーを発生させないことが保証された候補をユーザに提示することによって、作業のやり直しをなくし、層間接続部の配置処理を効率化することができる。
The
ここで、エラーは、例えば、ＤＲＣ（デザインルールチェック）において発見されるエラーでありうる。エラーを発生させないことの保証は、デザインルールを遵守可能な条件を探索することによってなされうる。例えば、複数の予備的な候補を決定し、該複数の予備的な候補に対してＤＲＣを行い、これをパスした予備的な候補を、エラーを発生させないことが保証された候補とすることができる。 Here, the error may be an error discovered in DRC (design rule check), for example. Guaranteeing that no errors will occur can be done by searching for conditions that can comply with the design rules. For example, a plurality of preliminary candidates are determined, DRC is performed on the plurality of preliminary candidates, and the preliminary candidate that has passed the preliminary candidates is determined as a candidate that is guaranteed not to generate an error. it can.
発生部１２２は、層間接続部を発生する他、複数の配線層のそれぞれの配線パターンを発生し、該層間接続部および該複数の配線層のそれぞれの配線パターンのデータを合成した多層基板の設計データを発生しうる。
The
データ生成部１２４は、設計支援装置１００によって生成された多層基板１の設計データに基づいて、多層基板１を製造するための製造データを生成しうる。製造データは、例えば、３Ｄプリンタによって多層基板１を製造するためのデータを含みうる。あるいは、製造データは、通常の製造方法によって多層基板１を製造するための配線パターンデータおよびドリルデータを含みうる。
The
図２には、複数の配線層を有する多層基板１の設計段階における断面構造の一例が模式的に示されている。この例では、複数の配線層は、第１層〜第１０層の配線層で構成されているが、層の数は任意である。図２に示された例では、複数の配線層は、配線パターンＰ１〜Ｐ８を含む。図２に例示された状態は、第５層の配線層（選択された配線層）に配置された配線パターンＰ３の一部を始点ＳＰとして層間接続部を追加しようとする状態である。
FIG. 2 schematically shows an example of a cross-sectional structure in the design stage of the
発生部１２２は、多層基板１の主面ＰＦに対して垂直な方向に延びるように層間接続部を発生させる垂直接続モード（第１モード）、および、主面ＰＦに対して斜めの方向に延びるように層間接続部を発生させる斜め接続モード（第２モード）を有する。始点ＳＰは、配線パターンＰ３の端部であってもよいし、端部以外の部分であってもよい。
The generating
図３および図４を参照しながら垂直接続モード（第１モード）について説明する。図３および図４には、第５層の配線層（選択された配線層）に配置された配線パターンＰ３の一部を始点ＳＰとし、第８層の配線層（他の配線層）における、始点ＳＰと同一座標を有する位置を終点ＥＰとして層間接続部ＩＣを配置することが例示的に示されている。第１モードでは、主面ＰＦに対して垂直な方向に延びるように層間接続部ＩＣが生成される。したがって、第５層の配線層に配置された配線パターンＰ３における始点ＳＰの指定後に終点ＥＰを配置するべき配線層として第８層の配線層が指定されることに応じて、始点ＳＰと同一の座標を有する終点ＥＰが第８層の配線層に配置される。始点ＳＰは、層間接続部ＩＣの始点であり、終点ＥＰは、層間接続部ＩＣの終点であり、換言すると、第８層の配線層における層間接続部ＩＣの接続位置である。 The vertical connection mode (first mode) will be described with reference to FIGS. 3 and 4, a part of the wiring pattern P3 arranged in the fifth wiring layer (selected wiring layer) is used as a starting point SP, and the eighth wiring layer (other wiring layers) It is exemplarily shown that the interlayer connection IC is arranged with the position having the same coordinates as the start point SP as the end point EP. In the first mode, the interlayer connection IC is generated so as to extend in a direction perpendicular to the main surface PF. Accordingly, the eighth wiring layer is designated as the wiring layer in which the end point EP is to be arranged after the designation of the starting point SP in the wiring pattern P3 arranged in the fifth wiring layer. An end point EP having coordinates is arranged in the eighth wiring layer. The start point SP is the start point of the interlayer connection IC, and the end point EP is the end point of the interlayer connection IC, in other words, the connection position of the interlayer connection IC in the eighth wiring layer.
図５および図６を参照しながら斜め接続モード（第２モード）について説明する。図５および図６には、第５層の配線層（選択された配線層）に配置された配線パターンＰ３の一部を始点ＳＰとし、第８層の配線層（他の配線層）における、始点ＳＰとは異なる座標を有する位置を終点ＥＰとして層間接続部ＩＣを配置することが例示的に示されている。第２モードでは、主面ＰＦに対して斜めの方向に延びるように層間接続部ＩＣが生成される。したがって、終点ＥＰとして、始点ＳＰとは異なる座標を有する位置が指定される。始点ＳＰは、層間接続部ＩＣの始点であり、終点ＥＰは、層間接続部ＩＣの終点である。 The oblique connection mode (second mode) will be described with reference to FIGS. In FIGS. 5 and 6, a part of the wiring pattern P3 arranged in the fifth wiring layer (selected wiring layer) is used as a starting point SP, and the eighth wiring layer (other wiring layers) It is exemplarily shown that the interlayer connection IC is arranged with the position having coordinates different from the start point SP as the end point EP. In the second mode, the interlayer connection IC is generated so as to extend in an oblique direction with respect to the main surface PF. Therefore, a position having coordinates different from the start point SP is designated as the end point EP. The start point SP is the start point of the interlayer connection part IC, and the end point EP is the end point of the interlayer connection part IC.
垂直接続モード（第１モード）および斜め接続モード（第２モード）の少なくとも一方は、サブモードとして、曲線接続モードおよび直線接続モードを有してもよい。以下では、斜め接続モードにおける曲線接続モードについて例示するが、垂直接続モードにおける曲線接続モードにおいても、発生部１２２は、配線パターンと層間接続部との接続部が主面ＰＦに垂直な断面において曲線で構成されるように層間接続部を発生する。
At least one of the vertical connection mode (first mode) and the diagonal connection mode (second mode) may have a curved connection mode and a straight connection mode as sub-modes. Hereinafter, the curved connection mode in the oblique connection mode will be exemplified, but also in the curved connection mode in the vertical connection mode, the
斜め接続モードにおける曲線接続モードでは、図６に例示されているように、発生部１２２は、第５層の配線層の配線パターンＰ３と層間接続部ＩＣとの接続部が主面ＰＦに垂直な断面において曲線で構成されるように層間接続部ＩＣを発生する。曲線は、例えば、円弧であることが好ましい。ここで、配線パターンＰ３における層間接続部ＩＣとの接続部分も、断面において曲線で構成されるように変形されてもよい。このように配線層の配線パターンと層間接続部との接続部分が断面において曲線で構成されるように層間接続部を発生されることによって、当該接続部分が折れ線形状で接続される場合に比べて、当該接続部分からのノイズの放射を低減することができる。
In the curved connection mode in the oblique connection mode, as illustrated in FIG. 6, the
曲線接続モードは、多層基板１を３Ｄプリンタで製造する場合に有利である。一方、多層基板１を通常の製造方法（配線層および絶縁層の積層）で製造する場合は、層間接続部がドリル加工を通して形成されるので、直線接続モードが採用されることが好ましい。図示されていないが、直線接続モードでは、層間接続部ＩＣは、直線で構成される。
The curved connection mode is advantageous when the
図７および図８を参照しながら斜め接続モード（第２モード）について更に説明する。図７よび図８には、第５層の配線層（選択された配線層）に配置された配線パターンＰ３の一部を始点ＳＰとし、第８層の配線層（他の配線層）に配置された配線パターンＰ３’の一部を終点ＥＰとして層間接続部ＩＣを配置することが例示的に示されている。ここで、配線パターンＰ３と配線パターンＰ３’とは、多層基板１に対応する電気回路設計において同一ノードを構成する配線パターン（つまり、相互に接続されるべき配線パターン）である。始点ＳＰは、層間接続部ＩＣの始点であり、終点ＥＰは、層間接続部ＩＣの終点である。このような例に曲線接続モードが適用される場合、発生部１２２は、第５層の配線層の配線パターンＰ３と層間接続部ＩＣとの接続部および第８層の配線層の配線パターンＰ３’との層間接続部ＩＣとの接続部がともに、主面ＰＦに垂直な断面において曲線で構成されるように、層間接続部ＩＣを発生する。
The oblique connection mode (second mode) will be further described with reference to FIGS. 7 and 8, a part of the wiring pattern P3 arranged in the fifth wiring layer (selected wiring layer) is set as the starting point SP, and arranged in the eighth wiring layer (other wiring layers). It is exemplarily shown that the interlayer connection portion IC is arranged with a part of the wiring pattern P3 ′ as an end point EP. Here, the wiring pattern P3 and the wiring pattern P3 'are wiring patterns constituting the same node in the electrical circuit design corresponding to the multilayer substrate 1 (that is, wiring patterns to be connected to each other). The start point SP is the start point of the interlayer connection part IC, and the end point EP is the end point of the interlayer connection part IC. When the curve connection mode is applied to such an example, the
また、層間接続部ＩＣの発生後に第８層の配線層の配線パターンＰ３が配置される場合、発生部１２２は、第８層の配線層の配線パターンＰ３’との層間接続部ＩＣとの接続部が主面ＰＦに垂直な断面において曲線で構成されるように層間接続部ＩＣを変形させうる。
In addition, when the wiring pattern P3 of the eighth wiring layer is disposed after the generation of the interlayer connection IC, the
図９には、発生部１２２によってディスプレイ１４０に表示されうる設定画面９０１が例示されている。設定画面９０１は、層間接続部１１の発生条件をユーザが設定するための画面である。設定画面９０１は、設定部９１１および９１２を含みうる。設定部９１１は、エラーを発生させないことが保証された候補を発生部１２２がユーザに提示する提示モードを選択するか、そのような提示を行わない非提示モードを選択するかを発生部１２２がユーザに決定させるために使用されうる。「あり」がチェックされると、提示モードが選択され、「なし」がチェックされると、非提示モードが選択される。
FIG. 9 illustrates a
設定部９１２は、垂直接続モードを選択するか、斜め接続モードを選択するかを発生部１２２がユーザに決定させるために使用されうる。「垂直」がチェックされると、垂直接続モードが選択され、「斜め」がチェックされると、斜め接続モードが選択される。図９（ａ）には、提示モードおよび垂直接続モードが選択された状態が例示されている。図９（ｂ）には、提示モードおよび斜め接続モードが選択された状態が例示されている。
The
図１０には、発生部１２２によってディスプレイ１４０に表示されうる設定画面９２０が例示されている。設定画面９２０は、層間接続部１１の発生条件をユーザが設定するための画面である。より具体的には、設定画面９２０は、垂直接続モードおよび斜め接続モードのサブモードとして曲線接続モードおよび直線接続モードのいずれを選択するかをユーザに決定させるための画面である。「あり」がチェックされると、曲線接続モードが選択され、「なし」がチェックされると、直線接続モードが選択される。
FIG. 10 illustrates a
図１１には、垂直接続モードにおいて層間接続部ＩＣを発生するための条件として指定可能な候補を発生部１２２がユーザに提供する画面１００１が例示されている。画面１００１は、第５層の配線層において始点ＳＰが指定された状態でディスプレイ１４０に表示されうる。○は、層間接続部ＩＣの終点を配置可能な配線層であり、換言すると、エラーを発生させないことが保証された配線層（候補）である。×は、層間接続部ＩＣの終点を配置不能な配線層、換言すると、エラーを発生させないことが保証されない配線層である。ユーザは、○が付された配線層を選択することができる。
FIG. 11 illustrates a
図１２には、斜め接続モードにおいて層間接続部ＩＣを発生するための条件として指定可能な候補（終点ＥＰを配置可能な配線層の候補）を発生部１２２がユーザに提供する画面１００２が例示されている。画面１００２は、第５層の配線層において始点ＳＰが指定された状態でディスプレイ１４０に表示されうる。○は、層間接続部ＩＣの終点を配置可能な配線層であり、換言すると、エラーを発生させないことが保証された配線層（候補）である。×は、層間接続部ＩＣの終点を配置不能な配線層、換言すると、エラーを発生させないことが保証されない配線層である。ユーザは、○が付された配線層を選択することができる。
FIG. 12 illustrates a
図１３には、斜め接続モードにおいて層間接続部ＩＣを発生するための条件として指定可能な候補（終点ＥＰを配置可能な位置の候補）を発生部１２２がユーザに提供する画面１０１０が例示されている。画面１０１０は、層間接続部ＩＣの接続先として指定された配線層（他の配線層）が第８層の配線層である場合において、層間接続部ＩＣの終点ＥＰ（接続位置）を配置可能な領域（即ち、終点ＥＰとすることができる複数の位置の候補）をユーザに提示する。図１３に示された例では、層間接続部ＩＣの終点ＥＰ（接続位置）を配置可能な領域は、点線で囲まれた領域として示されている。
FIG. 13 illustrates a
図１４には、斜め接続モードにおいて層間接続部ＩＣを発生するための条件として指定可能な候補（終点ＥＰを配置可能な位置の候補）を発生部１２２がユーザに提供する画面１０２０が例示されている。画面１０２０は、層間接続部ＩＣの接続先として指定された配線層（他の配線層）が第６層の配線層である場合において、層間接続部ＩＣの終点ＥＰ（接続位置）を配置可能な領域（即ち、終点ＥＰとすることができる複数の位置の候補）をユーザに提示する。図１４に示された例では、層間接続部ＩＣの終点ＥＰ（接続位置）を配置可能な領域は、点線で囲まれた領域として示されている。
FIG. 14 illustrates a
図１３および図１４に例示されるように、一般的には、層間接続部ＩＣの始点ＳＰが配置された配線層から遠い配線層が層間接続部ＩＣの終点ＥＰを配置するべき配線層として選択されるほど、終点ＥＰを配置可能な領域は狭くなる。これは、始点ＳＰが配置された配線層と終点ＥＰが配置されるべき配線層との間の配線層に配置された配線パターンが層間接続部ＩＣの配置を制限するためである。 As illustrated in FIGS. 13 and 14, generally, a wiring layer far from the wiring layer where the starting point SP of the interlayer connection part IC is arranged is selected as the wiring layer where the end point EP of the interlayer connection part IC is to be arranged. The area where the end point EP can be arranged becomes narrower as the distance is increased. This is because the wiring pattern arranged in the wiring layer between the wiring layer where the start point SP is arranged and the wiring layer where the end point EP is to be arranged restricts the arrangement of the interlayer connection IC.
図１５には、発生部１２２によって実行される層間接続部の発生処理が例示されている。図１５に示される層間接続部の発生処理は、多層基板１の設計において層間接続部の発生要求を発生部１２２がユーザから受けたことに応答して起動される。層間接続部の発生要求は、例えば、ディスプレイ１４０に表示された編集コマンドメニューから層間接続部の発生を要求するコマンドが選択されることによって生成されうる。始点ＳＰは、例えば、該コマンドが発生した時点で編集対象となっている配線層におけるカーソルの位置（ポインティングデバイスが指示している位置）とされうる。図９、１０を参照して説明した各種のモードは、予めユーザによって、又は、デフォルト設定として設定されているものとする。
FIG. 15 illustrates the generation process of the interlayer connection unit executed by the
工程Ｓ１０２では、発生部１２２は、提示モードが設定されているか、非提示モードが設定されているかを判断し、提示モードが設定されている場合は工程Ｓ１０３に進み、非提示モードが設定されている場合は工程Ｓ１０９に進む。
In step S102, the
工程Ｓ１０３では、発生部１２２は、設定されているモードに従って、層間接続部を発生するための条件として、エラーを発生させないことが保証された候補をユーザに提示する。ユーザは、工程Ｓ１０４では、提示された候補に基づいて、層間接続部を発生するための条件を指定する。この条件の指定は、例えば、層間接続部ＩＣの接続先の配線層（他の配線層）の複数の候補からの１つの候補を選択することでありうる。あるいは、この条件の指定は、層間接続部ＩＣの接続先の配線層（他の配線層）において層間接続部ＩＣの終点ＥＰ（接続位置）を指定可能な領域（即ち、終点ＥＰとすることができる複数の位置の候補）における終点ＥＰ（接続位置）の特定でありうる。工程Ｓ１０５では、発生部１２２は、下位階層の候補があるかどうか、即ち、層間接続部を発生するための条件として更に指定すべき条件があるかどうかを判断する。そして、下位階層の候補があれば、工程Ｓ１０３に戻って、工程Ｓ１０３、Ｓ１０４を更に実行し、一方、下位階層の候補がなければ、工程Ｓ１０６に進む。
In step S <b> 103, the
図１１を参照して、工程Ｓ１０３〜Ｓ１０５の１つの例を説明する。ここでは、提示モードおよび垂直接続モードが選択されている状態で、第５層の配線層に配置された配線パターンＰ３に接続される層間接続部ＩＣの発生要求が工程Ｓ１０１においてなされたものとする。工程Ｓ１０３では、発生部１２２は、図１１に例示されるように、第５層の配線層の配線パターンＰ３の一部を始点ＳＰとする層間接続部ＩＣの接続先の配線層の候補（エラーを発生させないことが保証された候補）として、第４層、第６層、第７層、第８層の配線層を示す情報を提示する。ここで、第５層の配線層は、層間接続部ＩＣの始点ＳＰが配置される配線層である。
One example of steps S103 to S105 will be described with reference to FIG. Here, it is assumed that the generation request of the interlayer connection portion IC connected to the wiring pattern P3 arranged in the fifth wiring layer is made in step S101 in the state where the presentation mode and the vertical connection mode are selected. . In step S103, as illustrated in FIG. 11, the
工程Ｓ１０４において、ユーザは、提示された１又は複数の候補の中から、第５層の配線層の配線パターンＰ３の一部を始点ＳＰとする層間接続部ＩＣの接続先の配線層を選択することができる。工程Ｓ１０４において、発生部１２２は、ユーザによって選択された配線層を、第５層の配線層の配線パターンＰ３の一部を始点ＳＰとする層間接続部ＩＣの接続先の配線層として選択する。この例では、垂直接続モードであるので、下位階層の候補はない。よって、工程Ｓ１０５において、発生部１２２は、下位階層の候補がないと判断して工程Ｓ１０６に進む。
In step S104, the user selects a wiring layer that is a connection destination of the interlayer connection part IC starting from a part of the wiring pattern P3 of the fifth wiring layer from among the one or more candidates presented. be able to. In step S104, the
図１２、図１３を参照して、工程Ｓ１０３〜Ｓ１０５の他の例を説明する。ここでは、提示モードおよび斜め接続モードが選択されている状態で、第５層の配線層に配置された配線パターンＰ３に接続される層間接続部ＩＣの発生要求が工程Ｓ１０１においてなされたものとする。工程Ｓ１０３では、発生部１２２は、図１２に例示されるように、第５層の配線層の配線パターンＰ３の一部を始点ＳＰとする層間接続部ＩＣの接続先の配線層の候補（エラーを発生させないことが保証された候補）として、第３層、第４層、第６層、第７層、第８層、第９層の配線層を示す情報を提示する。ここで、第５層の配線層は、層間接続部ＩＣの始点ＳＰが配置される配線層である。斜め接続モードでは、始点ＳＰと同じ座標に既に配線パターン（他のノードを構成する配線パターン）が配置されている配線層であっても、層間接続部ＩＣの終点ＥＰ（接続位置）を配置することができる場合がある。よって、斜め接続モードでは、垂直接続モードに比べて、層間接続部ＩＣの接続先の候補としての配線層が多い。
With reference to FIG. 12, FIG. 13, the other example of process S103-S105 is demonstrated. Here, it is assumed that the generation request of the interlayer connection portion IC connected to the wiring pattern P3 arranged in the fifth wiring layer is made in step S101 in the state where the presentation mode and the oblique connection mode are selected. . In step S103, as illustrated in FIG. 12, the
工程Ｓ１０４において、ユーザは、提示された１又は複数の候補の中から、第５層の配線層の配線パターンＰ３の一部を始点ＳＰとする層間接続部ＩＣの接続先の配線層を選択することができる。ここでは、一例として、第８層の配線層がユーザによって選択されたものとする。工程Ｓ１０４において、発生部１２２は、ユーザによって選択された配線層（第８層の配線層）を、第５層の配線層の配線パターンＰ３の一部を始点ＳＰとする層間接続部ＩＣの接続先の配線層として選択する。この例では、斜め接続モードであるので、下位階層の候補があり、工程Ｓ１０５から工程Ｓ１０３に進む。
In step S104, the user selects a wiring layer that is a connection destination of the interlayer connection part IC starting from a part of the wiring pattern P3 of the fifth wiring layer from among the one or more candidates presented. be able to. Here, as an example, it is assumed that the eighth wiring layer is selected by the user. In step S104, the
２回目の工程Ｓ１０３では、発生部１２２は、ディスプレイ１４０に図１３に例示される画面１０１０を表示する。画面１０１０は、層間接続部ＩＣの接続先として指定された配線層（他の配線層）である第８層の配線層において層間接続部ＩＣの終点ＥＰ（接続位置）を指定可能な領域（即ち、終点ＥＰとすることができる複数の位置の候補）をユーザに提示する。図１３に示された例では、層間接続部ＩＣの終点ＥＰ（接続位置）を指定可能な領域は、点線で囲まれた領域として示されている。
In the second step S103, the
２回目の工程Ｓ１０４において、ユーザは、点線で囲まれた領域内における任意の位置を入力部１６０（例えば、ポインティングデバイス）で特定する。２回目の工程Ｓ１０４において、発生部１２２は、ユーザによって特定された位置を、第８層の配線層における層間接続部ＩＣの終点ＥＰ（接続位置）として特定する。次いで、２回目の工程Ｓ１０５において、発生部１２２は、下位階層の候補はないと判断して、工程Ｓ１０６に進む。
In the second step S <b> 104, the user specifies an arbitrary position in the area surrounded by the dotted line with the input unit 160 (for example, a pointing device). In the second step S104, the
工程Ｓ１０６では、発生部１２２は、曲線接続モードが設定されているか、直線接続モードが設定されているかを判断する。そして、曲線接続モードが設定されている場合は工程Ｓ１０７に進み、直線接続モードが設定されている場合は工程Ｓ１０８に進む。工程Ｓ１０７では、発生部１２２は、曲線接続モードで層間接続部ＩＣを発生し、工程Ｓ０８では、発生部１２２は、直線接続モードで層間接続部ＩＣを発生する。工程Ｓ１０９では、発生部１２２は、ユーザからの指示に従って層間接続部を発生する。
In step S106, the
以下、上記の実施形態の変形例を説明する。図１６には、発生部１２２によってディスプレイ１４０に表示されうる設定画面９０２が例示されている。設定画面９０２は、層間接続部１１の発生条件をユーザが設定するための画面である。設定画面９０２は、設定部９１１および９１３を含みうる。設定部９１１は、エラーを発生させないことが保証された候補を発生部１２２がユーザに提示する提示モードを選択するか、そのような提示を行わない非提示モードを選択するかを発生部１２２がユーザに決定させるために使用されうる。「あり」がチェックされると、提示モードが選択され、「なし」がチェックされると、非提示モードが選択される。
Hereinafter, modifications of the above embodiment will be described. FIG. 16 illustrates a
設定部９１３は、垂直接続モードを選択するか、斜め接続モードを選択するか、垂直又は斜め接続モードを選択するかを発生部１２２がユーザに決定させるために使用されうる。「垂直」がチェックされると、垂直接続モードが選択され、「斜め」がチェックされると、斜め接続モードが選択される。「垂直ｏｒ斜め」がチェックされると、垂直又は斜め接続モードが選択される。垂直又は斜め接続モードでは、発生部１２２は、多層基板１の主面ＰＦに対して垂直な方向に延びる層間接続部又は主面ＰＦに対して斜めの方向に延びる層間接続部をユーザによる選択によって発生させる。
The
図１７には、垂直又は斜め接続モードにおいて層間接続部ＩＣを発生するための条件として指定可能な候補（終点ＥＰを配置可能な位置の候補）を発生部１２２がユーザに提供する画面１０３０が例示されている。画面１０３０は、層間接続部ＩＣの接続先として指定された配線層（他の配線層）が第８層の配線層である場合において、層間接続部ＩＣの終点ＥＰ（接続位置）を配置可能な領域（即ち、終点ＥＰとすることができる複数の位置の候補）をユーザに提示する。図１７に示された例では、層間接続部ＩＣの終点ＥＰ（接続位置）を配置可能な領域は、点線で囲まれた領域として示されている。
FIG. 17 illustrates a
図１７に示された配置可能な領域は、図１４に示された配置可能な領域よりも広いことが分かる。これは、垂直又は斜め接続モードでは、多層基板１の主面ＰＦに対して垂直な方向に延びるように層間接続部を発生させることもできるし主面ＰＦに対して斜めの方向に延びるように層間接続部を発生させることもできるからである。
It can be seen that the dispositionable area shown in FIG. 17 is wider than the dispositionable area shown in FIG. In the vertical or oblique connection mode, the interlayer connection portion can be generated so as to extend in a direction perpendicular to the main surface PF of the
１：多層基板、ＰＦ：主面、Ｐ１〜Ｐ８：配線パターン、ＳＰ：始点、ＥＰ：終点、ＩＣ：層間接続部 1: multilayer substrate, PF: main surface, P1 to P8: wiring pattern, SP: start point, EP: end point, IC: interlayer connection
Claims (14)
前記複数の配線層のうち選択された配線層における配線パターンから前記複数の配線層のうち他の配線層への接続を行うための層間接続部を発生する発生部を備え、
前記発生部は、前記層間接続部を発生するための条件として、エラーを発生させないことが保証された候補をユーザに提示し、前記候補に基づいてユーザによって指定された条件に従って前記層間接続部を発生する、
ことを特徴とする設計支援装置。 A design support apparatus for supporting the design of a multilayer board having a plurality of wiring layers,
A generator for generating an interlayer connection for connecting to a wiring pattern in the plurality of wiring layers from a wiring pattern in a wiring layer selected from the plurality of wiring layers;
The generation unit presents to the user a candidate that is guaranteed not to generate an error as a condition for generating the interlayer connection unit, and determines the interlayer connection unit according to a condition specified by the user based on the candidate. Occur,
A design support apparatus characterized by that.
ことを特徴とする請求項１に記載の設計支援装置。 The generation unit presents information indicating a wiring layer that can be designated as the other wiring layer among the plurality of wiring layers as the candidate, and uses the wiring layer designated by the user as the other wiring layer. Determining and generating the interlayer connection to connect the wiring pattern and the other wiring layer,
The design support apparatus according to claim 1, wherein:
ことを特徴とする請求項１又は２に記載の設計支援装置。 The generation section generates the interlayer connection portion so as to extend in a direction perpendicular to the main surface of the multilayer substrate, and the interlayer connection extends in an oblique direction with respect to the main surface. Having a plurality of modes including a second mode for generating a part, generating the candidate to follow a mode selected by the user among the plurality of modes, and presenting the candidate to the user
The design support apparatus according to claim 1 or 2, characterized in that
ことを特徴とする請求項３に記載の設計支援装置。 When the second mode is selected, the generation unit presents, as the candidate, an area that can be designated as the connection position of the interlayer connection part in the other wiring layer, and is designated by the user in the area. The interlayer connection portion is generated so as to connect the wiring pattern and the connection position, with the made position as the connection position.
The design support apparatus according to claim 3.
ことを特徴とする請求項４に記載の設計支援装置。 When the second mode is designated, the generation unit generates the interlayer connection portion so that a connection portion between the wiring pattern and the interlayer connection portion is configured by a curve in a cross section perpendicular to the main surface. To
The design support apparatus according to claim 4.
ことを特徴とする請求項５に記載の設計支援装置。 When the second mode is designated, the generation unit is configured such that the connection part between the wiring pattern of the other wiring layer and the interlayer connection part is configured with a curve in a cross section perpendicular to the main surface. Generate interlayer connection,
The design support apparatus according to claim 5.
ことを特徴とする請求項１又は２に記載の設計支援装置。 The generation unit generates the interlayer connection portion such that a connection portion between the wiring pattern of the other wiring layer and the interlayer connection portion is configured by a curve in a cross section perpendicular to the main surface of the multilayer substrate.
The design support apparatus according to claim 1 or 2, characterized in that
ことを特徴とする請求項１乃至６のいずれか１項に記載の設計支援装置。 The generating unit generates a wiring pattern of each of the plurality of wiring layers, and generates design data obtained by synthesizing data of the wiring patterns of the interlayer connection unit and the plurality of wiring layers.
The design support apparatus according to any one of claims 1 to 6, wherein the design support apparatus includes:
ことを特徴とする請求項９に記載の設計支援装置。 The manufacturing data includes data for manufacturing the multilayer substrate by a 3D printer.
The design support apparatus according to claim 9.
前記複数の配線層のうち選択された配線層における配線パターンから前記複数の配線層のうち他の配線層への接続を行うための層間接続部を発生する発生部を備え、
前記発生部は、前記配線パターンと前記層間接続部との接続部が前記多層基板の主面に垂直な断面において曲線で構成されるように前記層間接続部を発生する、
ことを特徴とする設計支援装置。 A design support apparatus for designing a multilayer substrate having a plurality of wiring layers,
A generator for generating an interlayer connection for connecting to a wiring pattern in the plurality of wiring layers from a wiring pattern in a wiring layer selected from the plurality of wiring layers;
The generation unit generates the interlayer connection portion such that a connection portion between the wiring pattern and the interlayer connection portion is configured with a curve in a cross section perpendicular to the main surface of the multilayer substrate.
A design support apparatus characterized by that.
前記複数の配線層のうち選択された配線層における配線パターンから前記複数の配線層のうち他の配線層への接続を行うための層間接続部を発生する工程を含み、
前記工程では、前記層間接続部を発生するための条件として、エラーを発生させないことが保証された候補をユーザに提示し、前記候補に基づいてユーザによって指定された条件に従って前記層間接続部を発生する、
ことを特徴とする設計支援方法。 A design support method for supporting the design of a multilayer substrate having a plurality of wiring layers,
Including a step of generating an interlayer connection portion for performing connection from a wiring pattern in the selected wiring layer among the plurality of wiring layers to another wiring layer among the plurality of wiring layers,
In the step, as a condition for generating the interlayer connection, a candidate guaranteed not to generate an error is presented to the user, and the interlayer connection is generated according to a condition designated by the user based on the candidate To
A design support method characterized by that.
前記複数の配線層のうち選択された配線層における配線パターンから前記複数の配線層のうち他の配線層への接続を行うための層間接続部を発生する工程を含み、
前記工程では、前記層間接続部を発生するための条件として、エラーを発生させないことが保証された候補をユーザに提示し、前記候補に基づいてユーザによって指定された条件に従って前記層間接続部を発生する、
ことを特徴とする設計支援方法。 A design support method for supporting the design of a multilayer substrate having a plurality of wiring layers,
Including a step of generating an interlayer connection portion for performing connection from a wiring pattern in the selected wiring layer among the plurality of wiring layers to another wiring layer among the plurality of wiring layers,
In the step, as a condition for generating the interlayer connection, a candidate guaranteed not to generate an error is presented to the user, and the interlayer connection is generated according to a condition designated by the user based on the candidate To
A design support method characterized by that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017105722A JP6963414B2 (en) | 2017-05-29 | 2017-05-29 | Design support equipment, design support methods and programs |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017105722A JP6963414B2 (en) | 2017-05-29 | 2017-05-29 | Design support equipment, design support methods and programs |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018200625A true JP2018200625A (en) | 2018-12-20 |
| JP6963414B2 JP6963414B2 (en) | 2021-11-10 |
Family
ID=64668159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017105722A Active JP6963414B2 (en) | 2017-05-29 | 2017-05-29 | Design support equipment, design support methods and programs |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6963414B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022185448A1 (en) * | 2021-03-03 | 2022-09-09 | 株式会社図研 | Design aid device and design aid method |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04131971A (en) * | 1990-09-25 | 1992-05-06 | Toshiba Corp | Designing method for multilayer printed wiring board |
| JPH054284A (en) * | 1990-05-15 | 1993-01-14 | Nitto Boseki Co Ltd | Substrate for printed wiring board for which photo-setting resin is used and manufacture thereof |
| JPH05258014A (en) * | 1992-03-13 | 1993-10-08 | Toshiba Corp | Cad device for designing multilayer printed circuit board |
| JPH06348785A (en) * | 1993-06-14 | 1994-12-22 | Nec Corp | Wiring layer and via hole specification selection and display system |
| JPH11259540A (en) * | 1998-03-09 | 1999-09-24 | Hitachi Ltd | Wiring design device |
| JP2003218533A (en) * | 2002-01-25 | 2003-07-31 | Eastern Co Ltd | Build-up board and its manufacturing method |
| JP2003258428A (en) * | 2002-02-28 | 2003-09-12 | Elna Co Ltd | Multilayered printed board and its manufacturing method |
| JP2005326976A (en) * | 2004-05-12 | 2005-11-24 | Ngk Spark Plug Co Ltd | Cad system for electronic circuit board, computer program, and manufacturing method for electronic circuit board |
| JP2007250616A (en) * | 2006-03-14 | 2007-09-27 | Epson Imaging Devices Corp | Flexible circuit board, manufacturing method thereof, electro-optical apparatus, and electronic device |
| JP2015135933A (en) * | 2014-01-16 | 2015-07-27 | 株式会社ワールドメタル | Multilayer wiring board and manufacturing method thereof |
-
2017
- 2017-05-29 JP JP2017105722A patent/JP6963414B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH054284A (en) * | 1990-05-15 | 1993-01-14 | Nitto Boseki Co Ltd | Substrate for printed wiring board for which photo-setting resin is used and manufacture thereof |
| JPH04131971A (en) * | 1990-09-25 | 1992-05-06 | Toshiba Corp | Designing method for multilayer printed wiring board |
| JPH05258014A (en) * | 1992-03-13 | 1993-10-08 | Toshiba Corp | Cad device for designing multilayer printed circuit board |
| JPH06348785A (en) * | 1993-06-14 | 1994-12-22 | Nec Corp | Wiring layer and via hole specification selection and display system |
| JPH11259540A (en) * | 1998-03-09 | 1999-09-24 | Hitachi Ltd | Wiring design device |
| JP2003218533A (en) * | 2002-01-25 | 2003-07-31 | Eastern Co Ltd | Build-up board and its manufacturing method |
| JP2003258428A (en) * | 2002-02-28 | 2003-09-12 | Elna Co Ltd | Multilayered printed board and its manufacturing method |
| JP2005326976A (en) * | 2004-05-12 | 2005-11-24 | Ngk Spark Plug Co Ltd | Cad system for electronic circuit board, computer program, and manufacturing method for electronic circuit board |
| JP2007250616A (en) * | 2006-03-14 | 2007-09-27 | Epson Imaging Devices Corp | Flexible circuit board, manufacturing method thereof, electro-optical apparatus, and electronic device |
| JP2015135933A (en) * | 2014-01-16 | 2015-07-27 | 株式会社ワールドメタル | Multilayer wiring board and manufacturing method thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022185448A1 (en) * | 2021-03-03 | 2022-09-09 | 株式会社図研 | Design aid device and design aid method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6963414B2 (en) | 2021-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006196627A (en) | Semiconductor device and its design program | |
| JP5211694B2 (en) | Arrangement method of shield line in semiconductor integrated circuit, semiconductor integrated circuit design apparatus, and semiconductor integrated circuit design program | |
| JP5309878B2 (en) | Wiring method, automatic wiring apparatus, and program | |
| US20160154924A1 (en) | Semiconductor design method and computer-readable recording medium | |
| US9208277B1 (en) | Automated adjustment of wire connections in computer-assisted design of circuits | |
| US7960836B2 (en) | Redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same | |
| JP2008084208A (en) | Apparatus, method, program for creating wiring model, and method of manufacturing device | |
| CN110968983A (en) | Interactive wiring method | |
| JP6963414B2 (en) | Design support equipment, design support methods and programs | |
| JP6443117B2 (en) | Parts placement program, part product placement method, and information processing apparatus | |
| JP5239766B2 (en) | Layout design method | |
| JP6040982B2 (en) | Power system tree design support system and power system tree design method | |
| US8627256B2 (en) | Method for computing IO redistribution routing | |
| US6885046B2 (en) | Semiconductor integrated circuit configured to supply sufficient internal current | |
| JP4283647B2 (en) | Layout check system | |
| JP5434355B2 (en) | Design support program, design support apparatus, and design support method | |
| JP4508947B2 (en) | Semiconductor device automatic design method and automatic design apparatus | |
| US20090243121A1 (en) | Semiconductor integrated circuit and layout method for the same | |
| JP2017143193A (en) | Wiring board, wiring board design method, wiring board design assisting device, and program | |
| JP4701145B2 (en) | Placement model creation device, placement model creation method, and placement model creation program | |
| US20060076547A1 (en) | Three-dimensional viewing and editing of microcircuit design | |
| JP2004252743A (en) | Design apparatus for multilayer wired board, its design method and recording medium | |
| JP4733059B2 (en) | Integrated circuit design apparatus, integrated circuit design method, and integrated circuit design program | |
| JPH11312185A (en) | Method for preparing layout data | |
| US20230409787A1 (en) | Design support apparatus and method for supporting editing of electric circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200319 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211015 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6963414 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |