JP2003258428A - Multilayered printed board and its manufacturing method - Google Patents

Multilayered printed board and its manufacturing method

Info

Publication number
JP2003258428A
JP2003258428A JP2002054749A JP2002054749A JP2003258428A JP 2003258428 A JP2003258428 A JP 2003258428A JP 2002054749 A JP2002054749 A JP 2002054749A JP 2002054749 A JP2002054749 A JP 2002054749A JP 2003258428 A JP2003258428 A JP 2003258428A
Authority
JP
Japan
Prior art keywords
circuit wiring
via hole
wiring
resin layer
laser via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002054749A
Other languages
Japanese (ja)
Other versions
JP3991198B2 (en
Inventor
Shinichi Akai
晋一 赤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elna Co Ltd
Original Assignee
Elna Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elna Co Ltd filed Critical Elna Co Ltd
Priority to JP2002054749A priority Critical patent/JP3991198B2/en
Publication of JP2003258428A publication Critical patent/JP2003258428A/en
Application granted granted Critical
Publication of JP3991198B2 publication Critical patent/JP3991198B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make another wiring which is not connected electrically to internal circuits passable through a via hole in which the internal circuits are connected to each other in a build-up multilayered printed board. <P>SOLUTION: The multilayered printed board includes at least two layers of a printed board 10 used as a core material having first circuit wiring 11 which becomes one internal circuit on its surface and an insulating resin layer 20 formed on the wiring 11. At the time of electrically connecting second circuit wiring 31 formed on the resin layer 20 to the first circuit wiring 11 of the board 10 through a via hole 21 formed by a laser beam, the via hole 21 is formed in a cone-shaped hole and the connecting terminal section 31a of the second circuit wiring 31 is connected to the first circuit wiring 11 through part of the internal surface of the cone-shaped via hole 21 so that the other wiring 32 which is not connected electrically to the second circuit wiring 31 is passed through the remaining part of the cone-shaped hole 21. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、多層プリント基板
およびその製造方法に関し、さらに詳しく言えば、レー
ザービア穴を有する絶縁性樹脂層を介して回路配線を多
層に形成する際の配線形成技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed circuit board and a method for manufacturing the same, and more particularly to a wiring forming technique for forming a multilayer circuit wiring through an insulating resin layer having a laser via hole. It is a thing.

【0002】[0002]

【従来の技術】多層プリント基板の製造方法の一つにビ
ルドアップ型がある。ビルドアップ型においては、コア
材として例えば銅張積層基板からなるプリント基板が用
いられ、この基板上に順次絶縁性樹脂層が積層され、そ
の絶縁性樹脂層ごとに回路配線が形成される。
2. Description of the Related Art A build-up type is one of the methods for manufacturing a multilayer printed circuit board. In the build-up type, a printed board made of, for example, a copper clad laminated board is used as a core material, an insulating resin layer is sequentially laminated on the board, and a circuit wiring is formed for each insulating resin layer.

【0003】その一例を図3により説明すると、まず、
プリント基板1の両面に所定のパターンで回路配線1
a,1bを形成する。この内の一方の回路配線1aが内
層回路の配線であるとすると、その内層回路配線形成面
側を黒化処理などにより粗面化した後、絶縁性樹脂層
(ビルドアップ樹脂層)2を回路配線1aの厚さよりも
厚く形成する。
An example of this will be described with reference to FIG.
Circuit wiring 1 with a predetermined pattern on both sides of the printed circuit board 1
a and 1b are formed. If one of the circuit wirings 1a is an inner layer circuit wiring, the inner layer circuit wiring forming surface side is roughened by blackening treatment or the like, and then the insulating resin layer (buildup resin layer) 2 is formed on the circuit. It is formed thicker than the thickness of the wiring 1a.

【0004】次に、絶縁性樹脂層2に、回路配線1aに
至る深さのビア穴2aを明ける。この穴明けは、絶縁性
樹脂の材質などに応じて選択される。例えば、エポキシ
系樹脂である場合にはレーザーによる穴明け方法が採用
され、フォトビア現像型絶縁性樹脂の場合は、その絶縁
性樹脂に所定のマスクをかけて露光し、現像して除去す
ることにより行われる。
Next, a via hole 2a having a depth reaching the circuit wiring 1a is formed in the insulating resin layer 2. This perforation is selected according to the material of the insulating resin. For example, in the case of an epoxy resin, a laser drilling method is adopted, and in the case of a photo-via developing type insulating resin, the insulating resin is exposed by applying a predetermined mask, and then developed and removed. Done.

【0005】穴明け後に、ビア穴2a内を含めて絶縁性
樹脂層2上にめっき層3を形成し、めっき層3をエッチ
ングして絶縁性樹脂層2上に回路配線1aと導通する回
路配線3aを形成する。このようにして、必要な層数分
の回路配線が形成される。
After drilling, a plating layer 3 is formed on the insulating resin layer 2 including the inside of the via hole 2a, and the plating layer 3 is etched to form a circuit wiring on the insulating resin layer 2 that is electrically connected to the circuit wiring 1a. 3a is formed. In this way, the required number of layers of circuit wiring is formed.

【0006】図4にビア穴2aの拡大斜視図を模式的に
示すが、ビア穴2a内およびその周縁には、回路配線3
aの銅めっきが存在するため、絶縁性樹脂層2上に回路
配線3aと非導通の別の配線4を形成する場合、ビア穴
2aを避けて配線しなければならない。
FIG. 4 schematically shows an enlarged perspective view of the via hole 2a. In the via hole 2a and its periphery, the circuit wiring 3 is formed.
Since the copper plating a exists, when forming another wiring 4 which is not electrically connected to the circuit wiring 3a on the insulating resin layer 2, it is necessary to avoid the via hole 2a.

【0007】通常、ビア穴2aの口径は0.1〜0.2
mm程度であるが、例えば線幅30〜100μm程度の
多数本の配線を高密度配線を行う上で、ビア穴2aの存
在は配線設計上大きな支障となっている。
Usually, the diameter of the via hole 2a is 0.1 to 0.2.
Although it is about mm, the presence of the via hole 2a is a great obstacle to the wiring design when a large number of wirings having a line width of about 30 to 100 μm are formed at high density.

【0008】[0008]

【発明が解決しようとする課題】したがって、本発明の
課題は、ビルドアップ型の多層プリント基板において、
回路配線間を接続するビア穴上にも、その回路配線とは
非導通の別の配線を通すことができるようにすることに
ある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a build-up type multilayer printed circuit board,
Another purpose is to allow another wiring, which is not electrically connected to the circuit wiring, to pass through the via hole that connects the circuit wirings.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するた
め、本願の第1発明は、表面に内層回路となる第1回路
配線を有するコア材としてのプリント基板と、上記プリ
ント基板の上記第1回路配線上に形成された絶縁性樹脂
層の少なくとも2層を含み、上記絶縁性樹脂層は上記第
1回路配線に至る深さのレーザービア穴を備え、上記絶
縁性樹脂層上に上記レーザービア穴を介して上記第1回
路配線に導通する第2回路配線が形成されている多層プ
リント基板において、上記レーザービア穴がすり鉢状穴
からなり、上記第2回路配線の接続端子部が上記すり鉢
状穴の内面の一部分を通して上記第1回路配線に接続さ
れていることを特徴としている。
In order to solve the above problems, a first invention of the present application is a printed circuit board as a core material having a first circuit wiring as an inner layer circuit on its surface, and the first printed circuit board described above. At least two insulating resin layers formed on the circuit wiring are included, and the insulating resin layer has a laser via hole having a depth reaching the first circuit wiring, and the laser via is provided on the insulating resin layer. In a multilayer printed circuit board in which a second circuit wiring that is electrically connected to the first circuit wiring through a hole is formed, the laser via hole is a mortar-shaped hole, and the connection terminal portion of the second circuit wiring is the mortar-shaped. It is characterized in that it is connected to the first circuit wiring through a part of the inner surface of the hole.

【0010】このように、レーザービア穴がすり鉢状の
穴で、しかも第2回路配線の接続端子部がその内面の一
部分にしか形成されていないため、すり鉢状穴の残部に
第2回路配線とは非導通の別の配線を形成することがで
きる。第1発明には、すり鉢状穴に別の配線が形成され
た多層プリント基板も含まれる。
As described above, since the laser via hole is a mortar-shaped hole and the connection terminal portion of the second circuit wiring is formed only on a part of the inner surface of the mortar-shaped hole, the second circuit wiring is formed in the remaining portion of the mortar-shaped hole. Can form another non-conducting wiring. The first invention also includes a multilayer printed board in which another wiring is formed in the mortar-shaped hole.

【0011】また、本願の第2発明は、表面に内層回路
となる第1回路配線を有するコア材としてのプリント基
板と、上記プリント基板の上記第1回路配線上に形成さ
れた絶縁性樹脂層の少なくとも2層を含み、上記絶縁性
樹脂層は上記第1回路配線に至る深さのレーザービア穴
を備え、上記絶縁性樹脂層上に上記レーザービア穴を介
して上記第1回路配線に導通する第2回路配線が形成さ
れている多層プリント基板において、上記第2回路配線
の接続端子部が上記レーザービア穴の内面の一部分を通
して上記第1回路配線に接続されているとともに、上記
レーザービア穴には電気絶縁性の永久穴埋め材が上記絶
縁性樹脂層と実質的に同一面となるように充填されてい
ることを特徴としている。
A second invention of the present application is a printed circuit board as a core material having a first circuit wiring as an inner layer circuit on a surface thereof, and an insulating resin layer formed on the first circuit wiring of the printed circuit board. Of at least two layers, the insulating resin layer has a laser via hole having a depth reaching the first circuit wiring, and is electrically connected to the first circuit wiring through the laser via hole on the insulating resin layer. In the multilayer printed circuit board on which the second circuit wiring is formed, the connection terminal portion of the second circuit wiring is connected to the first circuit wiring through a part of the inner surface of the laser via hole, and the laser via hole is formed. Is characterized in that it is filled with an electrically insulating permanent filling material so as to be substantially flush with the insulating resin layer.

【0012】この第2発明によれば、ビア穴が永久穴埋
め材によって塞がれているため、そのビア穴上にも第2
回路配線とは非導通の別の配線を形成することができ、
実際に永久穴埋め材上に別の配線が形成された多層プリ
ント基板も本発明に含まれる。なお、この第2発明にお
いても、レーザービア穴がすり鉢状穴であることが好ま
しい。
According to the second invention, since the via hole is closed by the permanent filling material, the second hole is also formed on the via hole.
It is possible to form another wiring that is non-conductive from the circuit wiring,
The present invention also includes a multilayer printed circuit board in which another wiring is actually formed on the permanent filling material. Also in this second invention, it is preferable that the laser via hole is a mortar-shaped hole.

【0013】本願の第3発明は、上記第1発明の製造方
法に関するもので、表面に内層回路となる第1回路配線
を有するコア材としてのプリント基板の上記第1回路配
線形成面上に絶縁性樹脂層を形成する第1工程と、レー
ザー光により上記絶縁性樹脂層に上記第1回路配線に至
る深さのレーザービア穴をすり鉢状に形成する第2工程
と、上記レーザービア穴の内面を含めて上記絶縁性樹脂
層上にめっき層を形成する第3工程と、上記めっき層上
に、上記レーザービア穴の内面の一部分を通して上記第
1回路配線と接続する第2回路配線と、上記レーザービ
ア穴の内面の残部を通る上記第2回路配線とは非導通の
別の配線を形成するためのエッチングレジストを設ける
第4工程と、上記めっき層の露出している不要なめっき
部分をエッチングにより除去する第5工程とを少なくと
も実施することを特徴としている。
A third invention of the present application relates to the manufacturing method of the first invention, wherein insulation is provided on the first circuit wiring forming surface of a printed circuit board as a core material having a first circuit wiring serving as an inner layer circuit on the surface. Step of forming a conductive resin layer, a second step of forming a laser via hole having a depth reaching the first circuit wiring in the insulating resin layer in a mortar shape by laser light, and an inner surface of the laser via hole Including the step of forming a plating layer on the insulating resin layer, and a second circuit wiring connecting to the first circuit wiring on the plating layer through a part of the inner surface of the laser via hole; A fourth step of providing an etching resist for forming another wiring that is non-conducting from the second circuit wiring that passes through the remaining portion of the inner surface of the laser via hole, and etching the exposed unnecessary plating portion of the plating layer It is characterized in that at least implement the fifth step to further removal.

【0014】また、本願の第4発明は、上記第2発明の
製造方法に関するもので、表面に内層回路となる第1回
路配線を有するコア材としてのプリント基板の上記第1
回路配線形成面上に絶縁性樹脂層を形成する第1工程
と、レーザー光により上記絶縁性樹脂層に上記第1回路
配線に至る深さのレーザービア穴を形成する第2工程
と、上記レーザービア穴の内面を含めて上記絶縁性樹脂
層上に第1めっき層を形成する第3工程と、上記第1め
っき層を上記レーザービア穴の内面の一部分を通して上
記第1回路配線と接続するように、上記第1めっき層上
にエッチングレジストを形成する第4工程と、上記レー
ザービア穴の内面の残部に露出している不要なめっき部
分をエッチングにより除去して、上記レーザービア穴の
内面の一部分に上記第1回路配線と接続する接続端子部
を形成する第5工程と、上記レーザービア穴に、電気絶
縁性の永久穴埋め材を上記絶縁性樹脂層と実質的に同一
面となるように充填する第6工程と、上記第1めっき層
および上記永久穴埋め材上にわたって第2めっき層を形
成する第6工程と、上記第2めっき層上にエッチングレ
ジストを所定のパターンをもって形成した後、エッチン
グして少なくとも上記接続端子部を介して上記第1回路
配線と接続する第2回路配線を形成する第7工程とを少
なくとも実施することを特徴としている。
A fourth invention of the present application relates to the manufacturing method of the second invention, wherein the first printed circuit board as a core material has a first circuit wiring as an inner layer circuit on a surface thereof.
A first step of forming an insulating resin layer on a circuit wiring formation surface, a second step of forming a laser via hole in the insulating resin layer by laser light to a depth reaching the first circuit wiring, and the laser A third step of forming a first plating layer on the insulating resin layer including the inner surface of the via hole, and connecting the first plating layer to the first circuit wiring through a part of the inner surface of the laser via hole. And a fourth step of forming an etching resist on the first plating layer, and an unnecessary plating portion exposed on the remaining portion of the inner surface of the laser via hole is removed by etching to remove the inner surface of the laser via hole. A fifth step of forming a connection terminal portion connected to the first circuit wiring in a part thereof, and an electrically insulating permanent filling material in the laser via hole so as to be substantially flush with the insulating resin layer. Filling A sixth step, a sixth step of forming a second plating layer over the first plating layer and the permanent filling material, and an etching resist having a predetermined pattern formed on the second plating layer, and then etching At least a seventh step of forming a second circuit wiring connected to the first circuit wiring via at least the connection terminal portion is performed.

【0015】この第4発明においても、上記第2工程時
に上記レーザービア穴をすり鉢状に形成することが好ま
しい。また、第4発明には、上記第7工程において、上
記永久穴埋め材上に上記第2回路配線と非導通の別の配
線をさらに形成することが含まれる。
Also in this fourth invention, it is preferable that the laser via hole is formed in a mortar shape in the second step. Further, the fourth invention includes further forming another wiring, which is not electrically connected to the second circuit wiring, on the permanent filling material in the seventh step.

【0016】[0016]

【発明の実施の形態】次に、図1および図2により、本
発明の2つの実施形態について説明する。図1(a)〜
(d)は第1実施形態の製造工程の説明図で、図2
(a)〜(d)は第2実施形態の製造工程の説明図であ
る。
BEST MODE FOR CARRYING OUT THE INVENTION Next, two embodiments of the present invention will be described with reference to FIGS. 1 (a)-
2D is an explanatory view of the manufacturing process of the first embodiment, and FIG.
(A)-(d) is explanatory drawing of the manufacturing process of 2nd Embodiment.

【0017】まず、第1実施形態においては、図1
(a)に示すように、銅張積層基板からなるコア材とし
てのプリント基板10の両面に回路配線11,12を形
成した後、その一方の面にビルドアップ樹脂層として絶
縁性樹脂層20を積層する。
First, in the first embodiment, FIG.
As shown in (a), after the circuit wirings 11 and 12 are formed on both surfaces of a printed circuit board 10 as a core material made of a copper clad laminated board, an insulating resin layer 20 as a build-up resin layer is formed on one surface thereof. Stack.

【0018】この場合、回路配線(第1回路配線)11
が内層回路であるため、絶縁性樹脂層20をその第1回
路配線11の形成面側に積層する。絶縁性樹脂層20の
形成方法は、カーテンコート法、ロールコート法もしく
は印刷法などであってよい。積層に先立って、プリント
基板10の表面を例えば黒化処理して粗面化しておくこ
とが好ましい。なお、場合によっては、絶縁性樹脂層2
0にプリプレグを用いてもよい。
In this case, the circuit wiring (first circuit wiring) 11
Is an inner layer circuit, the insulating resin layer 20 is laminated on the side where the first circuit wiring 11 is formed. The method for forming the insulating resin layer 20 may be a curtain coating method, a roll coating method, a printing method, or the like. Prior to the lamination, it is preferable that the surface of the printed circuit board 10 is roughened by, for example, blackening treatment. In some cases, the insulating resin layer 2
You may use a prepreg for 0.

【0019】この第1実施形態において、絶縁性樹脂層
20にはエポキシ系樹脂が用いられている。この絶縁性
樹脂層20に第1回路配線11に至る深さのビア穴21
を開けるが、本発明において、穴明けはレーザー照射に
よる。
In the first embodiment, the insulating resin layer 20 is made of epoxy resin. A via hole 21 having a depth reaching the first circuit wiring 11 is formed in the insulating resin layer 20.
However, in the present invention, perforation is performed by laser irradiation.

【0020】したがって、このビア穴21はレーザービ
ア穴で、形状はすり鉢状とする。すり鉢状とは、上面側
開口径が底面側開口径よりも大きく、かつ、内面が滑ら
かな傾斜面となっている形状のものをすべて含む。
Therefore, the via hole 21 is a laser via hole and has a mortar shape. The mortar shape includes all the shapes in which the opening diameter on the upper surface side is larger than the opening diameter on the bottom surface and the inner surface is a smooth inclined surface.

【0021】その傾斜面は、断面で見て直線,曲線を問
わない。ビア穴21をレーザービア穴とした理由は、レ
ーザーによればすり鉢状に形成しやすいからである。実
寸で言うと、上面側開口径は0.10〜0.20mm,
底面側開口径は0.07〜0.17mm程度が好まし
い。
The inclined surface may be straight or curved when viewed in cross section. The reason that the via hole 21 is a laser via hole is that it is easy to form a mortar shape by using a laser. Actually speaking, the upper surface side opening diameter is 0.10 to 0.20 mm,
The bottom side opening diameter is preferably about 0.07 to 0.17 mm.

【0022】次に、図1(b)に示すように、ビア穴2
1内を含めて絶縁性樹脂層20上にめっき層30を形成
する。めっき方法には特に制限はなく、例えば無電解め
っきと電気めっきとの併用もしくは無電解めっきのみで
あってもよい。
Next, as shown in FIG. 1B, the via hole 2
The plating layer 30 is formed on the insulating resin layer 20 including inside 1. The plating method is not particularly limited and may be, for example, a combination of electroless plating and electroplating or only electroless plating.

【0023】めっき層30を形成した後、図1(c1)
の断面図および同図(c2)の拡大斜視図に示すよう
に、めっき層30上に絶縁性樹脂層20の回路配線を形
成するためのエッチングレジスト40を形成する。
After forming the plating layer 30, FIG. 1 (c1)
As shown in the sectional view and the enlarged perspective view of FIG. 2 (c2), an etching resist 40 for forming the circuit wiring of the insulating resin layer 20 is formed on the plating layer 30.

【0024】この例においては、エッチングレジスト4
0として2つのエッチングレジスト41,42が含まれ
ているが、図1(d1)の断面図および同図(d2)の
拡大斜視図を併せて参照して、一方のエッチングレジス
ト41は、プリント基板10の第1回路配線11と接続
される特定の回路配線(第2回路配線)31の形成用で
あり、他方のエッチングレジスト42は、その第2回路
配線31とは非導通の別の回路配線32の形成用であ
る。
In this example, the etching resist 4
Although two etching resists 41 and 42 are included as 0, referring to the sectional view of FIG. 1D1 and the enlarged perspective view of FIG. 10 is for forming a specific circuit wiring (second circuit wiring) 31 connected to the first circuit wiring 11, and the other etching resist 42 is another circuit wiring which is not electrically connected to the second circuit wiring 31. For forming 32.

【0025】なお、この例では、プリント基板10の第
1回路配線11をエッチングにより分断し、分断された
第1回路配線11の一方を第2回路配線31と接続さ
せ、分断された第1回路配線11の他方を第2回路配線
31とは非導通の別の回路配線32と接続させるため、
図1(c1)および同図(c2)に示すように、エッチ
ングレジスト41とエッチングレジスト42とをビア穴
21の底部において所定の間隔をもって対向させてい
る。
In this example, the first circuit wiring 11 of the printed board 10 is divided by etching, one of the divided first circuit wirings 11 is connected to the second circuit wiring 31, and the divided first circuit wiring 31 is connected. In order to connect the other side of the wiring 11 to another circuit wiring 32 that is not electrically connected to the second circuit wiring 31,
As shown in FIG. 1 (c1) and FIG. 1 (c2), the etching resist 41 and the etching resist 42 are opposed to each other at a predetermined interval at the bottom of the via hole 21.

【0026】上記のように、めっき層30上にエッチン
グレジスト41,42を含むエッチングレジスト40を
形成した後、エッチングしてプリント基板10の第1回
路配線11を分断するとともに、その分断された一方と
接続される第2回路配線31と、その分断された他方と
接続される回路配線32とを形成する。
As described above, after forming the etching resist 40 including the etching resists 41 and 42 on the plating layer 30, the first circuit wiring 11 of the printed circuit board 10 is divided by etching and one of the divided portions is formed. The second circuit wiring 31 connected to and the divided circuit wiring 32 connected to the other are formed.

【0027】ここで重要なのは、本発明においては、第
2回路配線31の接続端子部31aが、すり鉢状のビア
穴21の内面の全面ではなくその一部分に形成されてい
ることである。
What is important here is that in the present invention, the connection terminal portion 31a of the second circuit wiring 31 is formed not on the entire inner surface of the mortar-shaped via hole 21, but on a part thereof.

【0028】これにより、図1(d1)および同図(d
2)に示すように、ビア穴21の内面の残部に、必要に
応じて第2回路配線31とは非導通の別の回路配線32
を通すことが可能となり、配線密度をより高めることが
できる。
As a result, FIG. 1 (d1) and FIG.
As shown in 2), another circuit wiring 32, which is not electrically connected to the second circuit wiring 31, is provided on the remaining portion of the inner surface of the via hole 21 as necessary.
Therefore, the wiring density can be further increased.

【0029】次に、図2(a)〜(d)を参照して、本
発明の第2実施形態について説明する。この第2実施形
態は、上記第1実施形態のビア穴21を穴埋めし、その
上にも別の配線を形成できるようにしたもので、上記第
1実施形態の図1(a)〜(b)までは同じ工程を辿
る。
Next, a second embodiment of the present invention will be described with reference to FIGS. In the second embodiment, the via hole 21 of the first embodiment is filled, and another wiring can be formed on the via hole 21, and FIGS. 1A to 1B of the first embodiment are shown. ) Until the same process is followed.

【0030】上記第1実施形態におけるめっき層30を
第1めっき層として、図1(b)で説明したように、絶
縁性樹脂層20のビア穴21内を含めて絶縁性樹脂層2
0上に第1めっき層30を形成した後、この第2実施形
態においては、図2(a1)の断面図および同図(a
2)の拡大斜視図に示すように、第1めっき層30をビ
ア穴21の内面の一部分を通してプリント基板10側の
第1回路配線11と接続するように第1めっき層30上
にエッチングレジスト40を形成する。
As described with reference to FIG. 1B, the plating layer 30 in the first embodiment is used as the first plating layer, and the insulating resin layer 2 including the inside of the via hole 21 of the insulating resin layer 20 is included.
After the first plating layer 30 is formed on the surface of the substrate 0, in the second embodiment, the cross-sectional view of FIG.
As shown in the enlarged perspective view of 2), the etching resist 40 is formed on the first plating layer 30 so as to connect the first plating layer 30 to the first circuit wiring 11 on the printed circuit board 10 side through a part of the inner surface of the via hole 21. To form.

【0031】すなわち、エッチングレジスト40にて絶
縁性樹脂層20上の第1めっき層30を被覆するととも
に、ビア穴21の内面においては、第1めっき層30の
一部分を第1回路配線11に至るように例えば舌片状に
被覆し、ビア穴21の内面の残部およびその周縁の第1
めっき層30は露出状態とする。
That is, the first plating layer 30 on the insulating resin layer 20 is covered with the etching resist 40, and at the inner surface of the via hole 21, a part of the first plating layer 30 reaches the first circuit wiring 11. Like a tongue, and the first portion of the remaining portion of the inner surface of the via hole 21 and its peripheral edge is formed.
The plating layer 30 is exposed.

【0032】そして、ビア穴21の内面に露出している
不要な第1めっき層30をエッチングにより除去した
後、エッチングレジスト40を剥離して、図2(b1)
の断面図および同図(b2)の拡大斜視図に示すよう
に、ビア穴21の内面の一部分に、第1回路配線11と
接続する第1めっき層30の接続端子部31aを形成す
る。
Then, after removing the unnecessary first plating layer 30 exposed on the inner surface of the via hole 21 by etching, the etching resist 40 is peeled off, and FIG.
As shown in the sectional view and the enlarged perspective view of FIG. 2B2, the connection terminal portion 31a of the first plating layer 30 connected to the first circuit wiring 11 is formed on a part of the inner surface of the via hole 21.

【0033】次に、図2(c)の断面図に示すように、
ビア穴21内に永久穴埋め材22を充填し、この永久穴
埋め材22の表面を第1めっき層30と実質的に同一面
となるように研磨する。永久穴埋め材22には、例えば
エポキシ系の熱硬化型樹脂を用いることができる。な
お、永久穴埋め材とは、以後絶縁性樹脂層から除去され
ることのない穴埋め材のことを言う。
Next, as shown in the sectional view of FIG.
The via hole 21 is filled with a permanent filling material 22, and the surface of the permanent filling material 22 is polished so as to be substantially flush with the first plating layer 30. For the permanent filling material 22, for example, an epoxy thermosetting resin can be used. The permanent filling material is a filling material that is not removed from the insulating resin layer thereafter.

【0034】次に、第1めっき層30および永久穴埋め
材22上に、例えば電気めっきにより第2めっき層50
を形成した後、絶縁性樹脂層20に必要とされる配線を
形成するためのエッチングレジスト60を形成する。エ
ッチングレジスト60は印刷法によって形成されてもよ
いが、この例では感光性ドライフィルムを用いている。
Next, the second plating layer 50 is formed on the first plating layer 30 and the permanent filling material 22 by, for example, electroplating.
After forming, the etching resist 60 for forming the wiring required for the insulating resin layer 20 is formed. Although the etching resist 60 may be formed by a printing method, a photosensitive dry film is used in this example.

【0035】この第2実施形態では、図2(c)に示す
ように、エッチングレジスト60として、ビア穴21内
に残されている上記接続端子部31aを介してプリント
基板10の第1回路配線11と接続される第2回路配線
を得るためのエッチングレジスト61と、その第2回路
配線とは非導通の別の回路配線で、永久穴埋め材22上
を通るような配線を得るためのエッチングレジスト62
とを形成している。
In the second embodiment, as shown in FIG. 2C, the first circuit wiring of the printed circuit board 10 is formed as the etching resist 60 via the connection terminal portion 31a left in the via hole 21. Etching resist 61 for obtaining the second circuit wiring to be connected to 11 and another etching wiring for non-conducting the second circuit wiring and passing through the permanent filling material 22. 62
And form.

【0036】このようなエッチングレジスト61,62
を形成した後、露出している不要な第2めっき層50お
よびその下にある第1めっき層30をともにエッチング
にて除去する。
Such etching resists 61, 62
After forming, the exposed unnecessary second plating layer 50 and the underlying first plating layer 30 are both removed by etching.

【0037】これにより、図2(d1)の断面図および
同図(d2)の拡大斜視図に示すように、ビア穴21内
に残されている上記接続端子部31aを介してプリント
基板10の第1回路配線11と接続される第2回路配線
51と、その第2回路配線51とは非導通で永久穴埋め
材22上を通る別の回路配線52とが形成される。
As a result, as shown in the sectional view of FIG. 2 (d1) and the enlarged perspective view of FIG. 2 (d2), the printed circuit board 10 is connected through the connection terminal portion 31a left in the via hole 21. A second circuit wiring 51 connected to the first circuit wiring 11 and another circuit wiring 52 which is non-conductive with the second circuit wiring 51 and passes over the permanent filling material 22 are formed.

【0038】なお、第2回路配線51は第1めっき層3
0と第2めっき層50の2層からなるが、別の回路配線
52の永久穴埋め材22上を通る部分は第2めっき層5
0の1層のみからなる。
The second circuit wiring 51 is formed by the first plating layer 3
0 and the second plating layer 50, but the portion of another circuit wiring 52 passing over the permanent filling material 22 is the second plating layer 5
It consists of only one layer of 0.

【0039】上記各実施形態では、絶縁性樹脂層20を
1層としているが、必要に応じてさらに絶縁性樹脂層を
積層し、適宜レーザービア穴を形成して、その内層回路
配線間を接続することができる。
In each of the above embodiments, the insulating resin layer 20 is one layer, but if necessary, an insulating resin layer may be further laminated, laser via holes may be appropriately formed, and the inner layer circuit wirings may be connected. can do.

【0040】[0040]

【発明の効果】以上説明したように、本発明によれば、
ビルドアップ型の多層プリント基板において、内層回路
間を接続するビア穴上にも、その内層回路とは非導通の
別の配線を通すことが可能となり、配線密度をより高め
ることができる。
As described above, according to the present invention,
In the build-up type multilayer printed circuit board, it is possible to pass another wiring, which is not electrically connected to the inner layer circuit, over the via hole that connects the inner layer circuits, so that the wiring density can be further increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施形態における製造工程を説明
するための説明図。
FIG. 1 is an explanatory diagram for explaining a manufacturing process in a first embodiment of the present invention.

【図2】本発明の第2実施形態における製造工程を説明
するための説明図。
FIG. 2 is an explanatory view for explaining a manufacturing process in the second embodiment of the present invention.

【図3】従来のビルドアップ型多層プリント基板のビア
穴部分を示す断面図。
FIG. 3 is a cross-sectional view showing a via hole portion of a conventional build-up type multilayer printed circuit board.

【図4】図3のビア穴部分を示す拡大斜視図。FIG. 4 is an enlarged perspective view showing a via hole portion of FIG.

【符号の説明】[Explanation of symbols]

10 プリント基板(コア材) 11 第1回路配線(内層回路) 20 絶縁性樹脂層 21 ビア穴 30 めっき層(第1めっき層) 31,51 第2回路配線 31a 接続端子部 32,52 別の配線 40,60 エッチングレジスト 50 第2めっき層 10 Printed circuit board (core material) 11 First circuit wiring (inner layer circuit) 20 Insulating resin layer 21 via hole 30 plating layer (first plating layer) 31,51 Second circuit wiring 31a Connection terminal part 32, 52 different wiring 40,60 Etching resist 50 Second plating layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E314 AA25 AA32 BB15 FF01 GG26 5E339 AC01 AD05 BC01 BC02 BD02 BD08 BE13 CE03 CE12 CG04 GG10 5E346 AA15 AA35 CC08 CC31 CC32 CC55 CC57 CC58 DD23 DD25 DD32 DD33 DD48 FF13 FF15 FF22 FF28 FF42 FF50 GG15 GG17 GG22 GG23 HH25    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 5E314 AA25 AA32 BB15 FF01 GG26                 5E339 AC01 AD05 BC01 BC02 BD02                       BD08 BE13 CE03 CE12 CG04                       GG10                 5E346 AA15 AA35 CC08 CC31 CC32                       CC55 CC57 CC58 DD23 DD25                       DD32 DD33 DD48 FF13 FF15                       FF22 FF28 FF42 FF50 GG15                       GG17 GG22 GG23 HH25

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 表面に内層回路となる第1回路配線を有
するコア材としてのプリント基板と、上記プリント基板
の上記第1回路配線上に形成された絶縁性樹脂層の少な
くとも2層を含み、上記絶縁性樹脂層は上記第1回路配
線に至る深さのレーザービア穴を備え、上記絶縁性樹脂
層上に上記レーザービア穴を介して上記第1回路配線に
導通する第2回路配線が形成されている多層プリント基
板において、 上記レーザービア穴がすり鉢状穴からなり、上記第2回
路配線の接続端子部が上記すり鉢状穴の内面の一部分を
通して上記第1回路配線に接続されていることを特徴と
する多層プリント基板。
1. A printed circuit board as a core material having a first circuit wiring as an inner layer circuit on a surface thereof, and at least two layers of an insulating resin layer formed on the first circuit wiring of the printed circuit board, The insulating resin layer has a laser via hole having a depth reaching the first circuit wiring, and a second circuit wiring is formed on the insulating resin layer so as to be electrically connected to the first circuit wiring through the laser via hole. In the multilayer printed circuit board, the laser via hole is composed of a mortar-shaped hole, and the connection terminal portion of the second circuit wiring is connected to the first circuit wiring through a part of the inner surface of the mortar-shaped hole. Characteristic multilayer printed circuit board.
【請求項2】 上記すり鉢状穴の内面の残部に、上記第
2回路配線とは非導通の別の配線がさらに形成されてい
ることを特徴とする請求項1に記載の多層プリント基
板。
2. The multilayer printed circuit board according to claim 1, wherein another wiring that is not electrically connected to the second circuit wiring is further formed on the remaining portion of the inner surface of the mortar-shaped hole.
【請求項3】 表面に内層回路となる第1回路配線を有
するコア材としてのプリント基板と、上記プリント基板
の上記第1回路配線上に形成された絶縁性樹脂層の少な
くとも2層を含み、上記絶縁性樹脂層は上記第1回路配
線に至る深さのレーザービア穴を備え、上記絶縁性樹脂
層上に上記レーザービア穴を介して上記第1回路配線に
導通する第2回路配線が形成されている多層プリント基
板において、 上記第2回路配線の接続端子部が上記レーザービア穴の
内面の一部分を通して上記第1回路配線に接続されてい
るとともに、上記レーザービア穴には電気絶縁性の永久
穴埋め材が上記絶縁性樹脂層と実質的に同一面となるよ
うに充填されていることを特徴とする多層プリント基
板。
3. A printed circuit board as a core material having a first circuit wiring as an inner layer circuit on the surface, and at least two layers of an insulating resin layer formed on the first circuit wiring of the printed circuit board, The insulating resin layer has a laser via hole having a depth reaching the first circuit wiring, and a second circuit wiring is formed on the insulating resin layer so as to be electrically connected to the first circuit wiring through the laser via hole. In the multi-layered printed circuit board, the connection terminal portion of the second circuit wiring is connected to the first circuit wiring through a part of the inner surface of the laser via hole, and the laser via hole has a permanent electrical insulation property. A multi-layer printed circuit board, wherein the filling material is filled so as to be substantially flush with the insulating resin layer.
【請求項4】 上記永久穴埋め材上に、上記第2回路配
線とは非導通の別の配線がさらに形成されていることを
特徴とする請求項3に記載の多層プリント基板。
4. The multilayer printed circuit board according to claim 3, wherein another wiring that is not electrically connected to the second circuit wiring is further formed on the permanent filling material.
【請求項5】 上記レーザービア穴がすり鉢状穴である
ことを特徴とする請求項3または4に記載の多層プリン
ト基板。
5. The multilayer printed board according to claim 3, wherein the laser via hole is a mortar-shaped hole.
【請求項6】 表面に内層回路となる第1回路配線を有
するコア材としてのプリント基板の上記第1回路配線形
成面上に絶縁性樹脂層を形成する第1工程と、 レーザー光により上記絶縁性樹脂層に上記第1回路配線
に至る深さのレーザービア穴をすり鉢状に形成する第2
工程と、 上記レーザービア穴の内面を含めて上記絶縁性樹脂層上
にめっき層を形成する第3工程と、 上記めっき層上に、上記レーザービア穴の内面の一部分
を通して上記第1回路配線と接続する第2回路配線と、
上記レーザービア穴の内面の残部を通る上記第2回路配
線とは非導通の別の配線を形成するためのエッチングレ
ジストを設ける第4工程と、 上記めっき層の露出している不要なめっき部分をエッチ
ングにより除去する第5工程とを含み、上記各工程をこ
の順序で実施することを特徴とする多層プリント基板の
製造方法。
6. A first step of forming an insulative resin layer on the first circuit wiring formation surface of a printed circuit board as a core material having a first circuit wiring to be an inner layer circuit on the surface; Forming a laser via hole having a depth reaching the first circuit wiring in a mortar shape in the conductive resin layer;
A third step of forming a plating layer on the insulating resin layer including the inner surface of the laser via hole, and the first circuit wiring through a part of the inner surface of the laser via hole on the plating layer. Second circuit wiring to connect,
A fourth step of providing an etching resist for forming another wiring that is non-conductive from the second circuit wiring that passes through the remaining portion of the inner surface of the laser via hole, and an unnecessary plating portion where the plating layer is exposed. And a fifth step of removing by etching, and performing the above steps in this order, a method of manufacturing a multilayer printed circuit board.
【請求項7】 表面に内層回路となる第1回路配線を有
するコア材としてのプリント基板の上記第1回路配線形
成面上に絶縁性樹脂層を形成する第1工程と、 レーザー光により上記絶縁性樹脂層に上記第1回路配線
に至る深さのレーザービア穴を形成する第2工程と、 上記レーザービア穴の内面を含めて上記絶縁性樹脂層上
に第1めっき層を形成する第3工程と、 上記第1めっき層を上記レーザービア穴の内面の一部分
を通して上記第1回路配線と接続するように、上記第1
めっき層上にエッチングレジストを形成する第4工程
と、 上記レーザービア穴の内面の残部に露出している不要な
めっき部分をエッチングにより除去して、上記レーザー
ビア穴の内面の一部分に上記第1回路配線と接続する接
続端子部を形成する第5工程と、 上記レーザービア穴に、電気絶縁性の永久穴埋め材を上
記絶縁性樹脂層と実質的に同一面となるように充填する
第6工程と、 上記第1めっき層および上記永久穴埋め材上にわたって
第2めっき層を形成する第6工程と、 上記第2めっき層上にエッチングレジストを所定のパタ
ーンをもって形成した後、エッチングして少なくとも上
記接続端子部を介して上記第1回路配線と接続する第2
回路配線を形成する第7工程とを少なくとも実施するこ
とを特徴とする多層プリント基板の製造方法。
7. A first step of forming an insulating resin layer on the first circuit wiring formation surface of a printed circuit board as a core material having a first circuit wiring to be an inner layer circuit on the surface, and the insulating by laser light. A second step of forming a laser via hole having a depth reaching the first circuit wiring in the conductive resin layer, and a third step of forming a first plating layer on the insulating resin layer including the inner surface of the laser via hole And a step of connecting the first plating layer to the first circuit wiring through a part of an inner surface of the laser via hole.
A fourth step of forming an etching resist on the plating layer, and an unnecessary plating portion exposed at the rest of the inner surface of the laser via hole are removed by etching, and the first portion is formed on a part of the inner surface of the laser via hole. A fifth step of forming a connection terminal portion connected to the circuit wiring, and a sixth step of filling the laser via hole with an electrically insulating permanent filling material so as to be substantially flush with the insulating resin layer. A sixth step of forming a second plating layer over the first plating layer and the permanent filling material, and forming an etching resist on the second plating layer with a predetermined pattern, and then etching to form at least the connection. A second connecting to the first circuit wiring via a terminal portion
7. A method for manufacturing a multilayer printed circuit board, comprising performing at least a seventh step of forming circuit wiring.
【請求項8】 上記第2工程において、上記レーザービ
ア穴をすり鉢状に形成することを特徴とする請求項7に
記載の多層プリント基板の製造方法。
8. The method for manufacturing a multilayer printed board according to claim 7, wherein in the second step, the laser via hole is formed in a mortar shape.
【請求項9】 上記第7工程において、上記永久穴埋め
材上に上記第2回路配線と非導通の別の配線をさらに形
成する請求項7または8に記載の多層プリント基板の製
造方法。
9. The method for manufacturing a multilayer printed circuit board according to claim 7, wherein in the seventh step, another wiring that is non-conductive with the second circuit wiring is further formed on the permanent filling material.
JP2002054749A 2002-02-28 2002-02-28 Multilayer printed circuit board and manufacturing method thereof Expired - Fee Related JP3991198B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002054749A JP3991198B2 (en) 2002-02-28 2002-02-28 Multilayer printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002054749A JP3991198B2 (en) 2002-02-28 2002-02-28 Multilayer printed circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003258428A true JP2003258428A (en) 2003-09-12
JP3991198B2 JP3991198B2 (en) 2007-10-17

Family

ID=28665816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002054749A Expired - Fee Related JP3991198B2 (en) 2002-02-28 2002-02-28 Multilayer printed circuit board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3991198B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426747B2 (en) 2009-10-26 2013-04-23 Denso Corporation Printed wiring board
JP2018200625A (en) * 2017-05-29 2018-12-20 株式会社図研 Design support device, design support method and program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426747B2 (en) 2009-10-26 2013-04-23 Denso Corporation Printed wiring board
JP2018200625A (en) * 2017-05-29 2018-12-20 株式会社図研 Design support device, design support method and program

Also Published As

Publication number Publication date
JP3991198B2 (en) 2007-10-17

Similar Documents

Publication Publication Date Title
KR100688701B1 (en) Manufacturing method of printed circuit board with landless via hole
US6548767B1 (en) Multi-layer printed circuit board having via holes formed from both sides thereof
US7061095B2 (en) Printed circuit board conductor channeling
JP2008311612A (en) Multilayer printed circuit board, and method of manufacturing the same
JP2004146742A (en) Manufacturing method for wiring board
JP2003258428A (en) Multilayered printed board and its manufacturing method
JP2010141164A (en) Method of manufacturing multilayer wiring board
JP2000323841A (en) Multilayer circuit board and manufacture thereof
JPH09232760A (en) Multilayered printed-wiring board and manufacture thereof
JPH11261236A (en) Multi-layer printed wiring board and manufacture thereof
KR100945080B1 (en) Method For Manufacturing Printed Circuit Board
KR100787385B1 (en) Method of electrolytic gold plating for printed circuit board without lead
JP2765550B2 (en) Multilayer wiring board and method of manufacturing multilayer wiring board
JP4059386B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP7154147B2 (en) Method for manufacturing printed wiring board
JP2000124615A (en) Multilayer printed wiring board and its manufacture
JP3077255B2 (en) Wiring board and its manufacturing method
JPH10321970A (en) Printed wiring board and manufacture thereof
JP2003133725A (en) Method for manufacturing wiring board
JP2647007B2 (en) Manufacturing method of printed wiring board
JP3968562B2 (en) Printed wiring board and manufacturing method thereof
JPH06252529A (en) Manufacture of printed wiring board
JP2002359468A (en) Multilayered printed wiring board having filled via hole structure and manufacturing method therefor
JP3984092B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP3817291B2 (en) Printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070710

R150 Certificate of patent or registration of utility model

Ref document number: 3991198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees