JPH06348785A - Wiring layer and via hole specification selection and display system - Google Patents

Wiring layer and via hole specification selection and display system

Info

Publication number
JPH06348785A
JPH06348785A JP5141065A JP14106593A JPH06348785A JP H06348785 A JPH06348785 A JP H06348785A JP 5141065 A JP5141065 A JP 5141065A JP 14106593 A JP14106593 A JP 14106593A JP H06348785 A JPH06348785 A JP H06348785A
Authority
JP
Japan
Prior art keywords
wiring
layer
pair
wiring layer
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5141065A
Other languages
Japanese (ja)
Inventor
Tatsuo Matsushita
達男 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5141065A priority Critical patent/JPH06348785A/en
Publication of JPH06348785A publication Critical patent/JPH06348785A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE:To remarkably improve operability for a pair layer where wiring processing is performed and selection for via hole specification usable in the pair layer and to suppress the mistake of the combination of wiring layer as the pair layer and the use of the via hole specification by which no wiring board is manufactured erroneously. CONSTITUTION:A wiring layer and via hole specification selection display device 14 are provided at a system provided with an input device 11, an arithmetic processing unit 2, and a data memory device 3 and which performs the selection and display of the wiring layer of a multilayer wiring board and the via hole specification, and an information take-out means 15 which takes out the information of a layer to comprise the pair and the via hole specification usable in the pair layer, a window display means 16 which performs the display and selection of the pair layer and the via hole specification, a pair layer selection means 17 which selects the pair layer to perform wiring, a via hole specification selection means 18 which selects the via hole specification used in the wiring, and a cross-section display means 19 which displays the cross- section of a cross-hair cursor in real time are established, and the layer that can be designated as the pair layer and the via hole specification usable in individual pair layer can be selected as recognizing on a display screen.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は配線層およびヴィア種類
選択表示システムに関し、特に多層配線基板の会話型配
線システムにおいて、配線パターンの配線層と使用する
ヴィア種類の選択とに関する表示を行う配線層およびヴ
ィア種類選択表示システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring layer and a via type selection / display system, and more particularly to a wiring layer for displaying a wiring layer of a wiring pattern and selection of a via type to be used in an interactive wiring system of a multilayer wiring board. And a via type selection display system.

【0002】[0002]

【従来の技術】従来の配線層および中継スルーホールで
あるヴィア(VIA)種類を選択表示する配線層および
ヴィア種類選択表示システムは、配線層を選択する機能
とヴィア種類を選択する機能とを有している。
2. Description of the Related Art A wiring layer and a via type selection display system for selectively displaying a via (VIA) type which is a wiring layer and a relay through hole have a function of selecting a wiring layer and a function of selecting a via type. is doing.

【0003】図8は従来の配線層およびヴィア種類選択
表示の説明図である。図8において、符号81は第1配
線層、符号82は第2配線層、符号83はヴィア種類を
指定する枠である。
FIG. 8 is an explanatory view of a conventional wiring layer and via type selection display. In FIG. 8, reference numeral 81 is a first wiring layer, reference numeral 82 is a second wiring layer, and reference numeral 83 is a frame for specifying the via type.

【0004】図8を用いて従来の配線層およびヴィア種
類選択表示の処理について説明する。図8において、そ
れぞれ01および02として表現している第1配線層8
1と第2配線層82とは任意に指定することができる。
また、ヴィア種類83も指定したペア層に関係なく配線
基板用に準備されているヴィア種類の中から任意に選択
することができる。
A conventional wiring layer and via type selection display process will be described with reference to FIG. In FIG. 8, the first wiring layer 8 is represented as 01 and 02, respectively.
1 and the second wiring layer 82 can be arbitrarily designated.
Also, the via type 83 can be arbitrarily selected from the via types prepared for the wiring board regardless of the designated pair layer.

【0005】[0005]

【発明が解決しようとする課題】この従来の配線層およ
びヴィア種類選択表示システムでは、例えば図8の場合
では、第1配線層81と第2配線層82とは任意に指定
できるため、01層と04層のように通常はペア層とし
ては指定せず隣り合わない層の指定も行うことができる
ので、配線率を著しく低下させてしまうことが避けられ
ないという問題点があった。
In this conventional wiring layer and via type selection display system, the first wiring layer 81 and the second wiring layer 82 can be arbitrarily designated in the case of FIG. There is a problem that it is unavoidable that the wiring rate is remarkably reduced because layers such as No. 04 layer and No. 04 layer are not usually designated as a pair layer and layers that are not adjacent to each other can be designated.

【0006】また、ヴィア種類83も指定したペア層に
関係なく配線基板用に準備されているヴィア種類の中か
ら任意に選択することができるため、指定したペア層で
使用してはいけない半貫通などのヴィア種類を選択する
と、配線基板が製造できないことが起り得るという問題
点があった。
Further, since the via type 83 can be arbitrarily selected from the via types prepared for the wiring board irrespective of the designated pair layer, the semi-penetration which should not be used in the designated pair layer. However, there is a problem in that the wiring board may not be manufactured when the via type is selected.

【0007】本発明の目的は上述した問題点を解決し、
通常はペア層としては指定しない隣り合わない配線層の
指定と、指定したペア層では使用不可のヴィア種類の選
択とを排除し、配線率の低下と配線基板の製造不能とを
根本的に回避しうる配線層およびヴィア種類選択表示シ
ステムを提供することにある。
The object of the present invention is to solve the above-mentioned problems,
The specification of wiring layers that are not adjacent to each other, which is not usually specified as a pair layer, and the selection of via types that cannot be used in the specified pair layer are eliminated, and the reduction of the wiring rate and the inability to manufacture the wiring board are basically avoided. An object of the present invention is to provide a wiring layer and a via type selection display system that can be used.

【0008】[0008]

【課題を解決するための手段】本発明の配線層およびヴ
ィア種類選択表示システムは、多層配線基板の配線時に
配線層およびヴィア種類を選択し表示する配線層および
ヴィア種類選択表示システムにおいて、配線層と、配線
方向の異るX方向の配線層とY方向の配線層とをペアに
したペア層と、ヴィア種類とに関する情報を記憶情報か
ら取り出す情報取り出し手段と、前記ペア層と前記ヴィ
ア種類との選択および表示を行なうウィンドウを表示す
るウィンドウ表示手段と、配線を行なうべき前記ペア層
を選択するペア層選択手段と、配線に利用すべき前記ヴ
ィア種類を選択するヴィア種類選択手段と、配線層に対
応した配線の断面図をリアルタイムで表示する断面図表
示手段とを備える。
A wiring layer and a via type selection display system of the present invention are a wiring layer and a via type selection display system for selecting and displaying a wiring layer and a via type when wiring a multilayer wiring board. And a pair layer in which a wiring layer in the X direction and a wiring layer in the Y direction having different wiring directions are paired, and information extracting means for extracting information on the type of via from the stored information, the pair layer and the type of via. Window display means for displaying a window for selecting and displaying, pair layer selecting means for selecting the pair layer to be wired, via type selecting means for selecting the via type to be used for wiring, and wiring layer And a cross-sectional view display means for displaying a cross-sectional view of the wiring corresponding to the above in real time.

【0009】また本発明の配線層およびヴィア種類選択
表示システムは、多層配線基板の配線時に配線層および
ヴィア種類を選択し表示する配線層およびヴィア種類選
択表示システムにおいて、表示画像の所望の位置を指定
するポインティングデバイスを備えた入出力装置と、シ
ステムの動作制御と演算処理とを行なう演算処理装置
と、前記多層配線基板の配線に関する設計情報を格納す
るデータ記憶装置と、前記配線層およびヴィア種類の選
択表示内容を指定する配線層およびヴィア種類選択表示
装置とを備える。
In the wiring layer and via type selection display system of the present invention, a desired position of a display image can be displayed in the wiring layer and via type selection display system for selecting and displaying the wiring layer and via type when wiring the multilayer wiring board. An input / output device having a pointing device for designating, an arithmetic processing device for performing system operation control and arithmetic processing, a data storage device for storing design information on wiring of the multilayer wiring board, the wiring layer and via type And a via-type selection display device for designating the selection display contents of.

【0010】さらに本発明の配線層およびヴィア種類選
択システムは、前記配線層およびヴィア種類選択表示装
置が、前記配線層と前記ペア層と前記ヴィア種類とに関
する情報を取り出す情報取り出し部と、前記ペア層と前
記ヴィア種類との選択および表示を行なうウィンドウを
表示するウィンドウ表示部と、必要に応じて配線を行な
う前記ペア層を選択するペア層選択部と、必要に応じて
前記ペア層で使用可能な前記ヴィア種類のうちの1種類
を選択するヴィア種類選択部と、前記配線層に対応した
配線の断面図をリアルタイムで表示する断面図表示部と
を有する。
Further, in the wiring layer and via type selection system of the present invention, the wiring layer and via type selection display device includes an information extracting section for extracting information on the wiring layer, the pair layer and the via type, and the pair. A window display section for displaying a window for selecting and displaying a layer and the via type, a pair layer selecting section for selecting the pair layer for wiring as necessary, and the pair layer can be used as necessary. And a cross-sectional view display unit for displaying a cross-sectional view of the wiring corresponding to the wiring layer in real time.

【0011】[0011]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例の構成図である。図1の配
線層およびヴィア種類選択表示システムは、入力装置と
してのキーボードおよびポインティングデバイスとして
のマウスと、出力装置としてのディスプレイ装置を備え
た入出力装置11と、演算処理装置12と、配線層およ
びヴィア種類を含むデータを記憶するデータ記憶装置
と、配線層およびヴィア種類選択表示装置14とを備え
る。さらに配線層およびヴィア種類選択表示装置14
は、入出力装置11、演算処理装置12およびデータ記
憶装置13とともにペア層およびヴィア種類に関する情
報を取り出す情報取り出し手段を構成する情報取り出し
部15と、ペア層とヴィア種類の選択と表示とを行なう
ウィンドウを表示するウィンドウ表示手段を構成するウ
ィンドウ表示部16と、配線を行なうペア層を選択する
ペア層選択手段を構成するペア層選択部17と、配線に
使用するヴィア種類を選択するヴィア種類選択手段を構
成するヴィア種類選択部18と、配線層に対応した配線
の断面図をリアルタイムで表示する断面図表示手段を構
成する断面図表示部19とを備える。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of an embodiment of the present invention. The wiring layer and via type selection display system of FIG. 1 includes a keyboard as an input device and a mouse as a pointing device, an input / output device 11 having a display device as an output device, an arithmetic processing unit 12, a wiring layer, and A data storage device for storing data including a via type, a wiring layer, and a via type selection display device 14 are provided. Further, the wiring layer and the via type selection display device 14
Performs an input / output unit 11, an arithmetic processing unit 12, and a data storage unit 13 together with an information extracting unit 15 which constitutes an information extracting unit for extracting information on a pair layer and a via type, and selects and displays a pair layer and a via type. A window display unit 16 constituting window display means for displaying a window, a pair layer selection unit 17 constituting pair layer selection means for selecting a pair layer for wiring, and a via type selection for selecting a via type used for wiring. A via type selection unit 18 that constitutes a means, and a sectional view display unit 19 that constitutes a sectional view display unit that displays a sectional view of wiring corresponding to a wiring layer in real time are provided.

【0012】図2は、本実施例の動作内容を示すフロー
チャートである。
FIG. 2 is a flow chart showing the operation contents of this embodiment.

【0013】図3は、本実施例における配線処理を行う
ペア層と配線に使用するヴィア種類の選択用のサブウィ
ンドウの表示例を示す図である。
FIG. 3 is a view showing a display example of a pair layer for carrying out the wiring process and a sub-window for selecting a via type used for wiring in the present embodiment.

【0014】図3において、サブウィンドウ30の内部
に、第1層31から第6層36と、ヴィア種類の数例を
示す貫通ヴィア37と、半貫通ヴィア38と、ブライン
ドウヴィア39と、マウスカーソル50とが表示されて
いる。第1層31から第6層36はそれぞれ第1ペアX
層から第3ペアY層に対応している。
In FIG. 3, inside the sub-window 30, the first layer 31 to the sixth layer 36, a through via 37 showing some examples of via types, a half through via 38, a blind via via 39, and a mouse cursor are shown. 50 and are displayed. The first layer 31 to the sixth layer 36 are respectively the first pair X
The layers correspond to the third pair Y layer.

【0015】図4および図5は、本実施例におけるX方
向およびY方向の配線処理を行なうメインウィンドウの
表示例を示す図である。
FIG. 4 and FIG. 5 are diagrams showing display examples of a main window for performing wiring processing in the X and Y directions in this embodiment.

【0016】図4および図5において、メインウィンド
ウ40の内部に、クロスヘアカーソルX41と、クロス
ヘアカーソルY42と、配線始点43と、配線終点44
と、X方向配線45と、ブラインドヴィア46と、Y方
向配線47とが表示されている。配線始点43から配線
されたX方向配線45はブラインドヴィア46を介して
Y方向配線47に接続されている。
4 and 5, inside the main window 40, a crosshair cursor X41, a crosshair cursor Y42, a wiring start point 43, and a wiring end point 44.
, An X-direction wiring 45, a blind via 46, and a Y-direction wiring 47 are displayed. The X-direction wiring 45 wired from the wiring start point 43 is connected to the Y-direction wiring 47 via the blind via 46.

【0017】図6および図7はそれぞれ、本実施例にお
けるX方向およびY方向の配線処理を行うペア層と配線
に使用するヴィア種類の表示用のサブウィンドウの表示
例を示す図である。図6および図7において、サブウィ
ンドウ30の内部に、第1層31から第6層36と、配
線始点43の貫通スルーホール48と、X方向配線45
と、ブラインドヴィア46と、Y方向配線47とが表示
されている。第1層31から第6層36まではそれぞれ
第1ペアX層から第3ペアY層に対応している。図6で
は配線処理層として第1ペアX層が選択されており、図
7では配線処理層として第1ペアY層が選択されてい
る。また図6において、X方向配線45は始点43から
配線されている。また図7において、X方向配線45は
ブラインドヴィア46を介してY方向配線47に接続し
ている。
FIGS. 6 and 7 are views showing a display example of a pair layer for performing wiring processing in the X direction and the Y direction and a sub-window for displaying a via type used for wiring in this embodiment, respectively. In FIGS. 6 and 7, inside the sub-window 30, the first layer 31 to the sixth layer 36, the through-hole 48 of the wiring start point 43, and the X-direction wiring 45.
, The blind via 46, and the Y-direction wiring 47 are displayed. The first layer 31 to the sixth layer 36 correspond to the first pair X layer to the third pair Y layer, respectively. In FIG. 6, the first pair X layer is selected as the wiring processing layer, and in FIG. 7, the first pair Y layer is selected as the wiring processing layer. Further, in FIG. 6, the X-direction wiring 45 is wired from the starting point 43. Further, in FIG. 7, the X-direction wiring 45 is connected to the Y-direction wiring 47 via the blind via 46.

【0018】次に、図1から図7を参照して本実施例の
処理動作について説明する。
Next, the processing operation of this embodiment will be described with reference to FIGS.

【0019】図1において、配線層およびヴィア種類選
択表示装置14の情報取り出し部15により、あらかじ
め入出力装置11によりデータ記憶装置13に格納済み
の多層配線基板設計情報から配線層とペア層とヴィア種
類との情報を取り出す(図2のステップ21)。
In FIG. 1, the information extracting unit 15 of the wiring layer and via type selection display device 14 extracts wiring layers, pair layers, and vias from the multilayer wiring board design information stored in the data storage device 13 by the input / output device 11 in advance. Information about the type is retrieved (step 21 in FIG. 2).

【0020】次に、ウィンドウ表示部16により、図3
から図7におけるサブウィンドウ30とメインウィンド
ウ40との表示を行う。図3において、サブウィンドウ
30の内部にマウスカーソル50がある場合には、サブ
ウィンドウ30はペア層とヴィア種類選択用として機能
する。また図5と図7とにおいて、サブウィンドウ30
の内部にマウスカーソル50がない場合には、サブウィ
ンドウ30はペア層とヴィア種類表示用として機能する
(図2のステップ22)。
Next, the window display section 16 is used to
The sub window 30 and the main window 40 shown in FIG. 7 are displayed. In FIG. 3, when the mouse cursor 50 is inside the sub window 30, the sub window 30 functions as a pair layer and via type selection. 5 and 7, the sub window 30
If the mouse cursor 50 is not inside, the sub window 30 functions as a pair layer and via type display (step 22 in FIG. 2).

【0021】次に、ペア層選択部17により、図3にお
ける第1ペアX層31から第3ペアY層36の何れかを
マウスで指示することにより配線層を選択する。図3で
は第1ペアX層31がX方向の配線層として選択された
状態を示しており、同時にペア層の相手として定義され
ている第1ペアY層32がY方向の配線層となる(図2
のステップ23)。
Next, the pair layer selection unit 17 selects a wiring layer by pointing one of the first pair X layer 31 to the third pair Y layer 36 in FIG. 3 with a mouse. FIG. 3 shows a state in which the first pair X layer 31 is selected as the wiring layer in the X direction, and at the same time, the first pair Y layer 32 defined as the partner of the pair layer becomes the wiring layer in the Y direction ( Figure 2
Step 23).

【0022】次に、ヴィア種類選択18により、図3に
おいて既に選択された第1ペアX層31で使用可能な貫
通ヴィア37と、半貫通ヴィア38と、ブラインドヴィ
ア39の何れかをマウスで指示することによりヴィア種
類を選択する。図3ではブラインドヴィア39が選択さ
れた状態を示している(図2のステップ24)。
Next, by the via type selection 18, any one of the through via 37, the half through via 38, and the blind via 39 usable in the first pair X layer 31 already selected in FIG. 3 is designated by the mouse. To select the via type. FIG. 3 shows a state in which the blind via 39 is selected (step 24 in FIG. 2).

【0023】次に、断面図表示部19により、図4と図
5のメインウィンドウ40に対応する断面図をリアルタ
イムで図6と図7のサブウィンドウ30に表示する。ま
ず、図4のメインウィンドウ40の始点43からX方向
配線45を配線する。ここで、図6で既に配線層として
第1ペアX層31が選択されているので、クロスヘアカ
ーソルX41の断面図をリアルタイムで図6のサブウィ
ンドウ30に表示する。図4の配線始点43は図6で貫
通スルーホール48であることが認識できる。また、図
4のX方向配線45は図6で選択されている第1ペアX
層31で配線されていることが確認できる。さら、図5
のメインウィンドウ40のX方向配線45から既に選択
されているブラインドビア46を介してY方向配線47
を配線する。この時、既に選択されている第1ペアX層
31に代ってペア層の相手として定義されている第1ペ
アY層32を自動的に選択することにより、クロスヘア
カーソルY42の断面図をリアルタイムに図7のサブウ
ィンドウ30に表示する。
Next, the sectional view display section 19 displays the sectional views corresponding to the main window 40 of FIGS. 4 and 5 in real time on the sub-window 30 of FIGS. 6 and 7. First, the X-direction wiring 45 is wired from the starting point 43 of the main window 40 of FIG. Here, since the first pair X layer 31 is already selected as the wiring layer in FIG. 6, the cross-sectional view of the crosshair cursor X41 is displayed in real time in the subwindow 30 of FIG. It can be recognized that the wiring start point 43 in FIG. 4 is the through hole 48 in FIG. The X-direction wiring 45 in FIG. 4 is the first pair X selected in FIG.
It can be confirmed that wiring is performed on the layer 31. Furthermore, Fig. 5
Wiring 47 in the Y direction via the blind via 46 already selected from the X direction wiring 45 in the main window 40 of
Wire. At this time, by automatically selecting the first pair Y layer 32 defined as the partner of the pair layer in place of the already selected first pair X layer 31, the cross-sectional view of the crosshair cursor Y42 is displayed in real time. Are displayed in the sub window 30 of FIG.

【0024】図5のY方向配線47は、図7で選択され
ている第1ペアY層32で配線されていることが確認で
きる。また、図5のブラインドヴィア46は、図7で第
1ペアX層31と第1ペアY層32の間でX方向配線4
5とY方向配線47とを接続するブラインドビアである
ことが認識できる(図2のステップ25)。
It can be confirmed that the Y-direction wiring 47 in FIG. 5 is wired in the first pair Y layer 32 selected in FIG. In addition, the blind via 46 of FIG. 5 has the X-direction wiring 4 between the first pair X layer 31 and the first pair Y layer 32 of FIG.
It can be recognized that it is a blind via that connects the No. 5 and the Y-direction wiring 47 (step 25 in FIG. 2).

【0025】最後に、演算処理装置12により全ての配
線が終了したか否かのチェックを行い、配線が終了して
いなければステップ23に戻り、配線が終了していれば
処理を終了する(図2のステップ26)。
Finally, the arithmetic processing unit 12 checks whether or not all the wiring is completed. If the wiring is not completed, the process returns to step 23, and if the wiring is completed, the process is completed (see FIG. 2 step 26).

【0026】[0026]

【発明の効果】以上説明したように本発明は、ペア層と
して指定可能な層の組合せと個個のペア層で使用可能な
ヴィア種類とを表示画面上で認識しながら選択すること
により、操作性が大幅に向上するとともに、ペア層とし
ての配線層の組合せを間違えたり、誤って配線基板が製
造できないヴィア種別の使用を根本的に排除することが
できるという効果を有する。
As described above, according to the present invention, the combination of layers that can be designated as a pair layer and the type of vias that can be used in each pair layer are selected while recognizing on the display screen. In addition to significantly improving the property, it is possible to fundamentally eliminate the use of the via type in which the wiring layers as the pair layers are mistakenly combined or the wiring substrate cannot be erroneously manufactured.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.

【図2】図1の実施例における処理動作を示すフローチ
ャートである。
FIG. 2 is a flowchart showing a processing operation in the embodiment of FIG.

【図3】図1の実施例における配線処理を行うペア層と
配線に使用するヴィア種類の選択用のサブウィンドウの
表示例を示す図である。
FIG. 3 is a diagram showing a display example of a pair layer for performing wiring processing and a sub-window for selecting a via type used for wiring in the embodiment of FIG.

【図4】図1の実施例におけるX方向の配線処理を行う
メインウィンドウの表示例を示す図である。
FIG. 4 is a diagram showing a display example of a main window for performing wiring processing in the X direction in the embodiment of FIG.

【図5】図1の実施例におけるY方向の配線処理を行う
メインウィンドウの表示例を示す図である。
FIG. 5 is a diagram showing a display example of a main window for performing wiring processing in the Y direction in the embodiment of FIG.

【図6】図1の実施例におけるX方向の配線処理を行う
ペア層と配線に使用するヴィア種類の表示用のサブウィ
ンドウの表示例を示す図である。
FIG. 6 is a diagram showing a display example of a pair layer for performing wiring processing in the X direction and a sub-window for displaying a via type used for wiring in the embodiment of FIG. 1;

【図7】図1の実施例におけるY方向の配線処理を行う
ペア層と配線に使用するヴィア種類の表示用のサブウィ
ンドウの表示例を示す図である。
FIG. 7 is a diagram showing a display example of a pair layer for performing wiring processing in the Y direction and a sub-window for displaying a via type used for wiring in the embodiment of FIG. 1;

【図8】従来の配線層およびヴィア種類選択表示の説明
図である。
FIG. 8 is an explanatory diagram of a conventional wiring layer and via type selection display.

【符号の説明】[Explanation of symbols]

11 入出力装置 12 演算処理装置 13 データ記憶装置 14 配線層およびヴィア種類選択表示装置 15 情報取り出し部 16 ウィンドウ表示部 17 ペア層選択部 18 ヴィア種類選択部 19 断面図表示部 30 サブウィンドウ 40 メインウィンドウ 41 クロスヘアカーソルX 42 クロスヘアカーソルY 43 配線始点 44 配線終点 45 X方向配線 46 ブラインドヴィア 47 Y方向配線 48 貫通スルーホール 50 マウスカーソル 11 Input / Output Device 12 Arithmetic Processing Device 13 Data Storage Device 14 Wiring Layer and Via Type Selection Display Device 15 Information Extraction Section 16 Window Display Section 17 Pair Layer Selection Section 18 Via Type Selection Section 19 Cross Section Display Section 30 Sub-Window 40 Main Window 41 Crosshair cursor X 42 Crosshair cursor Y 43 Wiring start point 44 Wiring end point 45 X direction wiring 46 Blind via 47 Y direction wiring 48 Through through hole 50 Mouse cursor

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 多層配線基板の配線時に配線層およびヴ
ィア種類を選択し表示する配線層およびヴィア種類選択
表示システムにおいて、配線層と、配線方向の異るX方
向の配線層とY方向の配線層とをペアにしたペア層と、
ヴィア種類とに関する情報を記憶情報から取り出す情報
取り出し手段と、前記ペア層と前記ヴィア種類との選択
および表示を行なうウィンドウを表示するウィンドウ表
示手段と、配線を行なうべき前記ペア層を選択するペア
層選択手段と、配線に利用すべき前記ヴィア種類を選択
するヴィア種類選択手段と、配線層に対応した配線の断
面図をリアルタイムで表示する断面図表示手段とを備え
ることを特徴とする配線層およびヴィア種類選択表示シ
ステム。
1. A wiring layer and a via-type selection display system for selecting and displaying a wiring layer and a via type during wiring of a multilayer wiring board, a wiring layer, an X-direction wiring layer having different wiring directions, and a Y-direction wiring. A pair layer that is a pair of layers and
Information extracting means for extracting information on the type of via from stored information, window display means for displaying a window for selecting and displaying the pair layer and the type of via, and a pair layer for selecting the pair layer to be wired A wiring layer comprising: selecting means; via type selecting means for selecting the via type to be used for wiring; and sectional view displaying means for displaying a sectional view of the wiring corresponding to the wiring layer in real time, Via type selection display system.
【請求項2】 多層配線基板の配線時に配線層およびヴ
ィア種類を選択し表示する配線層およびヴィア種類選択
表示システムにおいて、表示画像の所望の位置を指定す
るポインティングデバイスを備えた入出力装置と、シス
テムの動作制御と演算処理とを行なう演算処理装置と、
前記多層配線基板の配線に関する設計情報を格納するデ
ータ記憶装置と、前記配線層およびヴィア種類の選択表
示内容を指定する配線層およびヴィア種類選択表示装置
とを備えることを特徴とする配線層およびヴィア種類選
択表示システム。
2. An input / output device comprising a pointing device for designating a desired position of a display image in a wiring layer and via type selection display system for selecting and displaying a wiring layer and a via type when wiring a multilayer wiring board, An arithmetic processing unit for performing system operation control and arithmetic processing;
A wiring layer and a via, comprising: a data storage device for storing design information about wiring of the multilayer wiring board; and a wiring layer and a via type selection display device for specifying selection display contents of the wiring layer and via type. Type selection display system.
【請求項3】 前記配線層およびヴィア種類選択表示装
置が、前記配線層と前記ペア層と前記ヴィア種類とに関
する情報を取り出す情報取り出し部と、前記ペア層と前
記ヴィア種類との選択および表示を行なうウィンドウを
表示するウィンドウ表示部と、必要に応じて配線を行な
う前記ペア層を選択するペア層選択部と、必要に応じて
前記ペア層で使用可能な前記ヴィア種類のうちの1種類
を選択するヴィア種類選択部と、前記配線層に対応した
配線の断面図をリアルタイムで表示する断面図表示部と
を有することを特徴とする請求項2記載の配線層および
ヴィア種類選択表示システム。
3. The wiring layer and via type selection display device, an information extracting unit for extracting information about the wiring layer, the pair layer, and the via type, and a selection and display of the pair layer and the via type. A window display section for displaying a window to be performed, a pair layer selection section for selecting the pair layer for wiring as necessary, and one type of the via type usable in the pair layer as necessary 3. The wiring layer and via type selection / display system according to claim 2, further comprising: a via type selection unit for displaying the wiring layer, and a sectional view display unit for displaying a sectional view of the wiring corresponding to the wiring layer in real time.
JP5141065A 1993-06-14 1993-06-14 Wiring layer and via hole specification selection and display system Pending JPH06348785A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5141065A JPH06348785A (en) 1993-06-14 1993-06-14 Wiring layer and via hole specification selection and display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5141065A JPH06348785A (en) 1993-06-14 1993-06-14 Wiring layer and via hole specification selection and display system

Publications (1)

Publication Number Publication Date
JPH06348785A true JPH06348785A (en) 1994-12-22

Family

ID=15283433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5141065A Pending JPH06348785A (en) 1993-06-14 1993-06-14 Wiring layer and via hole specification selection and display system

Country Status (1)

Country Link
JP (1) JPH06348785A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031832A (en) * 2007-07-24 2009-02-12 Kyocera Communication Systems Co Ltd Wiring design device
JP2018200625A (en) * 2017-05-29 2018-12-20 株式会社図研 Design support device, design support method and program

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231371A (en) * 1990-02-06 1991-10-15 Oki Electric Ind Co Ltd Printed wiring board design device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03231371A (en) * 1990-02-06 1991-10-15 Oki Electric Ind Co Ltd Printed wiring board design device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031832A (en) * 2007-07-24 2009-02-12 Kyocera Communication Systems Co Ltd Wiring design device
JP2018200625A (en) * 2017-05-29 2018-12-20 株式会社図研 Design support device, design support method and program

Similar Documents

Publication Publication Date Title
US6996783B2 (en) Selectively adjusting transparency of windows within a user interface using a flashlight tool
JP2856640B2 (en) Logic schematic editor system
JPH05210722A (en) Graphics-display-tool
US20040085361A1 (en) Method and system for control system software
JPH04316125A (en) Apparatus for displaying a plurality of two- dimensional display regions on display device
JPH06332648A (en) Dynamic hierarchical selection menu
US5764227A (en) Document display apparatus for displaying document containing a plurality of pages.
US8584005B1 (en) Previewing redaction content in a document
JPH06348785A (en) Wiring layer and via hole specification selection and display system
US7594190B2 (en) Apparatus and method for user interfacing
JP2002373312A (en) Method for controlling display contents of display device
JP3701127B2 (en) Data management apparatus and computer-readable recording medium recording data management program
JP3050281B2 (en) Map information retrieval device
JP2803298B2 (en) Information processing apparatus and menu display method
JPH0383121A (en) Menu display system
JPH03231371A (en) Printed wiring board design device
JP3108605B2 (en) How to display shape attributes
JPH05159020A (en) Design information display device for integrated circuit
JPH02181298A (en) Trouble detecting using image type knowledge base
JPH06149524A (en) Multiwindow display system
JPH0764535A (en) Screen display system
JPH07325696A (en) Multiwindow processing method
JPH02191068A (en) Design layer selection display system
JP2001282881A (en) Printed wiring board pattern design device and multilayer pattern processing method
JP2000207087A (en) Displayed graphic selecting method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19961029