JP2018195695A - 回路基板、スキャナ装置および測定装置 - Google Patents

回路基板、スキャナ装置および測定装置 Download PDF

Info

Publication number
JP2018195695A
JP2018195695A JP2017098142A JP2017098142A JP2018195695A JP 2018195695 A JP2018195695 A JP 2018195695A JP 2017098142 A JP2017098142 A JP 2017098142A JP 2017098142 A JP2017098142 A JP 2017098142A JP 2018195695 A JP2018195695 A JP 2018195695A
Authority
JP
Japan
Prior art keywords
line
current
lines
pair
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017098142A
Other languages
English (en)
Other versions
JP6914723B2 (ja
Inventor
浩 山嵜
Hiroshi Yamazaki
浩 山嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2017098142A priority Critical patent/JP6914723B2/ja
Publication of JP2018195695A publication Critical patent/JP2018195695A/ja
Application granted granted Critical
Publication of JP6914723B2 publication Critical patent/JP6914723B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】線路の周囲における磁界強度の低減と線路の電流容量の増加とを図りつつ、線間容量の大幅な増加を回避する。【解決手段】電流主供給線路Hc1では、導体層CL3に形成された第1基準分割線路Hc1aの背面側に導体層CL2,CL1に形成された分割線路Hc1b,Hc1cが隠れる状態で形成され、電流主検出線路Lc1では、導体層CL4に形成された第2基準分割線路Lc1aの背面側に導体層CL5,CL6に形成された分割線路Lc1b,Lc1cが隠れる状態で形成され、電流主検出線路Lc2では、導体層CL3に形成された第3基準分割線路Lc2aの背面側に導体層CL2,CL1に形成された分割線路Lc2b,Lc2cが隠れる状態で形成され、電流主供給線路Hc2では、導体層CL4に形成された第4基準分割線路Hc2aの背面側に導体層CL5,CL6に形成された分割線路Hc2b,Hc1cが隠れる状態で形成されている。【選択図】図3

Description

本発明は、電流が流れることによって線路に生じる磁界の影響を低減し得る構成を備えた回路基板、この回路基板を用いて構成されたスキャナ装置、およびこのスキャナ装置を備えた測定装置に関するものである。
この種の回路基板として、下記の特許文献1において従来の技術として開示された回路基板(配線基板)が知られている。この回路基板では、基板上には、相互に微小間隔で近接し、かつ相互に逆方向に電流が流れる第1の線路および第2の線路が形成されている。これら第1の線路および第2の線路の各々の一端は、電子部品である負荷に接続されている。また、第1の線路の他端は電流源としてのバッテリの出力部(一方の電極)に接続され、第2の線路の他端はバッテリの入力部(他方の電極)に接続されている。この構成により、この回路基板では、第1の線路には、電流源から負荷に向けて供給電流が流れ、他方、第2の線路には、供給電流とは反対の方向に負荷からの戻り電流が流れることになり、供給電流および戻り電流の各々の電流値はともに同じになる。
この場合、第1の線路と第2の線路の周囲における各磁界強度は、各線路に流れる電流の電流値が同じで、かつ逆向きであることから、互いに打ち消し合う。このため、この回路基板では、相互に微小間隔で近接して形成された第1の線路および第2の線路の全体の周囲における磁界強度を小さくすることができ、その結果として不要電磁波を低減することが可能となっている。
特開2004−128212号公報(第2−3頁、第4−5図)
ところで、本願発明者は、上記構造の第1の線路および第2の線路を有する回路基板を用いて構成されたスキャナ装置72、およびこのスキャナ装置72を備えた測定装置71(図5参照)を開発した。この測定装置71は、一例として、複数(n個)の測定対象81,81,・・・,81(特に区別しないときには、測定対象81ともいう。なお、nは2以上の整数)の物理量としてのインピーダンスを四端子対法で測定する測定装置であって、上記したスキャナ装置72に加えて、測定器本体3およびプローブユニット4を備えている。
測定器本体3は、図5に示すように、電流源11、電流計12、電圧計13および処理部14を備えている。プローブユニット4は、測定対象81の個数に対応した2n対(4×n個)のプローブピン21a1,21b1,22a1,22b1、21a2,21b2,22a2,22b2、・・・、21an,21bn,22an,22bn(特に区別しないときには、プローブピン21,21,22,22ともいう)と、n個の短絡用配線23,23,・・・,23とを備えている。
スキャナ装置72は、図5に示すように、4本のシールドケーブル31,32,33,34を介して測定器本体3と接続されると共に、n個の測定対象81のうちの対応する1つの測定対象81に対応する2対(4本)のプローブピン21,21,22,22を介して接続される4本のシールドケーブルを1組として、測定対象81と同数のn組のシールドケーブル41,42,43,44、41,42,43,44、・・・,41,42,43,44(特に区別しないときには、シールドケーブル41,42,43,44ともいう)を介してプローブユニット4と接続された回路基板73を有している。この回路基板73には、シールドケーブル41,42,43,44の各組に対応して、3個のオンオフスイッチ(2つの接点が連動する2極単投型のスイッチ。以下、単に「スイッチ」ともいう)がn組(スイッチ51,52,53、51,52,53、・・・,51,52,53)実装されている。
この構成により、スキャナ装置72は、スイッチ51,52,53で構成されるスイッチの組SW、スイッチ51,52,53で構成されるスイッチの組SW、・・・、スイッチ51,52,53で構成されるスイッチの組SWのうちの任意の1つのスイッチの組SW(i番目のスイッチの組SW。iは1以上n以下の任意の整数。以下、区別しないときにはスイッチの組SWともいう)を構成する3個のスイッチ51,52,53のみがオン状態に制御され、残りのスイッチの組SWを構成するすべてのスイッチがすべてオフ状態に制御されることで、測定対象81,81,・・・,81のうちのi番目の測定対象81を、i番目のシールドケーブルの組(シールドケーブル41,42,43,44)を介してシールドケーブル31,32,33,34に、ひいてはこのシールドケーブル31,32,33,34を介して測定器本体3の電流源11、電流計12および電圧計13に選択的に接続することが可能となっている。
具体的には、この回路基板73では、任意の1つのスイッチの組SW(スイッチ51,52,53)がオン状態に制御されたときには、シールドケーブル31,32に接続される各線路(シールドケーブル31の芯線およびシールド部材(芯線を覆う筒状の部材。以下、単に「シールド」ともいう)にそれぞれ接続される一対の電流主供給線路Hc1,Hc2、シールドケーブル32の芯線およびシールドにそれぞれ接続される一対の電流主検出線路Lc1,Lc2)、およびi番目の測定対象81に接続されるi番目のシールドケーブルの組(シールドケーブル41,42,43,44)と一対の電流主供給線路Hc1,Hc2および一対の電流主検出線路Lc1,Lc2とを接続する各線路(電流副供給線路61,62、61,62、・・・,61,62および電流副検出線路63,64、63,64、・・・,63,64のうちのi番目の電流副供給線路61,62および電流副検出線路63,64。スイッチ51,52が介装された電流副供給線路および電流副検出線路)に、電流源11から出力されると共に、測定対象81、電流計12およびi番目の短絡用配線23を経由して電流源11に戻る測定用電流Iが流れる。
このことから、この回路基板73では、電流主供給線路Hc1,Hc2の組、電流主検出線路Lc1,Lc2の組、i番目の電流副供給線路61,62の組、およびi番目の電流副検出線路63,64の組のそれぞれについて、互いに沿うようにして形成すると共に背景技術において説明した回路基板における第1の線路および第2の線路の構造を採用して、各線路の組(電流主供給線路Hc1,Hc2の組、電流主検出線路Lc1,Lc2の組、i番目の電流副供給線路61,62の組、およびi番目の電流副検出線路63,64の組)の周囲における磁界強度の低減を図っている。
ところで、測定対象81によっては、ある程度大きな電流値の測定用電流Iを供給する必要がある場合があることから、スキャナ装置72の回路基板73における測定用電流Iの流れる各組の線路の電流容量をそれに見合うものにする必要がある。この場合、線路の幅を広くして電流容量を大きくするのが一般的な手法である。
しかしながら、上記の第1の線路および第2の線路の構造が採用された回路基板73内の上記した各線路の組では、電流主供給線路Hc1,Hc2の組を例に挙げて説明すると、図6に示すように、この2つの電流主供給線路Hc1,Hc2が互いに沿った構成(つまり、互いが微小間隔dで近接する構成)のため、電流容量を大きくすべく電流主供給線路Hc1,Hc2の幅Wを同図における左図の状態から右図の状態に広くした(大きくした)場合、2つの電流主供給線路Hc1,Hc2間の静電容量C(線間容量)の容量値が大幅に増加し、その結果、測定用電流Iの電流波形が鈍ったり、測定用電流Iに大きな遅延が生じたりするといった課題が生じる。
本発明は、かかる課題に鑑みてなされたものであり、線路の周囲における磁界強度の低減と線路の電流容量の増加とを図りつつ、線間容量の大幅な増加を回避し得る回路基板、この回路基板を用いて構成されたスキャナ装置、およびこのスキャナ装置を備えた測定装置を提供することを主目的とする。
上記目的を達成すべく請求項1記載の回路基板は、同じ電流が流れる1つの電流経路を構成する第1線路、第2線路、第3線路および第4線路が互いに沿った状態で形成されると共に、前記第1線路に流れる前記電流の向きを基準として、前記第2線路および前記第4線路には前記電流が逆の向きに流れ、前記第3線路には前記電流が同じ向きに流れる回路基板であって、2k層(kは2以上の整数)の導体層を有すると共に、前記第1線路、前記第2線路、前記第3線路および前記第4線路は、同じk本の分割線路でそれぞれ構成され、前記第1線路の前記k本の分割線路は、一方の表面側に位置するk層の前記導体層に、他方の表面側から平面視した状態において当該k層の導体層のうちの最も手前側の導体層に形成された1本の分割線路を第1基準分割線路として残りの導体層に形成された各分割線路が当該第1基準分割線路の背面側に隠れる状態で1本ずつ形成され、前記第2線路の前記k本の分割線路は、前記他方の表面側に位置する他のk層の前記導体層に、前記一方の表面側から平面視した状態において当該他のk層の導体層のうちの最も手前側の導体層に形成された1本の分割線路である第2基準分割線路が前記第1基準分割線路と同等の幅で、かつ当該第1基準分割線路と正対した状態で形成されると共に残りの導体層に形成された各分割線路が前記第2基準分割線路の背面側に隠れる状態で1本ずつ形成され、前記第3線路の前記k本の分割線路は、前記第1線路の前記k本の分割線路が形成された前記k層の導体層に、前記他方の表面側から平面視した状態において当該k層の導体層のうちの最も手前側の導体層に形成された1本の分割線路を第3基準分割線路として残りの導体層に形成された各分割線路が当該第3基準分割線路の背面側に隠れる状態で1本ずつ形成され、前記第4線路の前記k本の分割線路は、前記第2線路の前記k本の分割線路が形成された前記他のk層の導体層に、前記一方の表面側から平面視した状態において当該他のk層の導体層のうちの最も手前側の導体層に形成された1本の分割線路である第4基準分割線路が前記第3基準分割線路と同等の幅で、かつ当該第3基準分割線路と正対した状態で形成されると共に残りの導体層に形成された各分割線路が前記第4基準分割線路の背面側に隠れる状態で1本ずつ形成されている。
また、請求項2記載の回路基板は、請求項1記載の回路基板において、前記第1線路、前記第2線路、前記第3線路および前記第4線路の前記各分割線路は、同等の幅で形成されている。
また、請求項3記載のスキャナ装置は、請求項1または2記載の回路基板を備え、前記回路基板には、電流源に接続される一対の電流主供給線と電流計に接続される一対の電流主検出線とが接続されると共に、複数の測定対象のうちの対応する1つの測定対象の一方の端子に接続される第1電流副供給線、当該1つの測定対象の他方の端子に接続される第1電流副検出線、当該1つの測定対象に対応して配設された短絡部材の一方の端子に接続される第2電流副供給線および当該短絡部材の他方の端子に接続される第2電流副検出線の組が当該測定対象と同数接続され、前記一対の電流主供給線に接続された一対の電流主供給線路および前記一対の電流主検出線に接続された一対の電流主検出線路が互いに沿って形成されることにより当該一対の電流主供給線路が一つの前記第1線路および前記第2線路として形成されると共に、当該一対の電流主検出線路が一つの前記第3線路および前記第4線路として形成され、前記第1電流副供給線および前記第2電流副供給線と前記一対の電流主供給線路とを接続する一対の電流副供給線路、並びに前記第1電流副検出線および前記第2電流副検出線と前記一対の電流主検出線路とを接続する一対の電流副検出線路が互いに沿って形成されることにより当該一対の電流副供給線路が他の前記第1線路および前記第2線路として形成されると共に、当該一対の電流副検出線路が他の前記第3線路および前記第4線路として形成され、かつ前記一対の電流副供給線路に介装された状態で第1スイッチが実装されると共に、前記一対の電流副検出線路に介装された状態で第2スイッチが実装されて、前記測定対象と同数の前記第1電流副供給線、前記第2電流副供給線、前記第1電流副検出線および前記第2電流副検出線の組のうちの任意の1つの組に接続された前記一対の電流副供給線路および前記一対の電流副検出線路にそれぞれ介装された前記第1スイッチおよび前記第2スイッチだけを選択的にオン状態に制御することにより、前記任意の1つの前記第1電流副供給線、前記第2電流副供給線、前記第1電流副検出線および前記第2電流副検出線の組に接続される1つの前記測定対象を前記一対の電流主供給線および前記一対の電流主検出線に選択的に接続する。
また、請求項4記載の測定装置は、請求項3記載のスキャナ装置と、前記一対の電流主供給線を介して前記スキャナ装置に接続された電流源と、前記一対の電流主検出線を介して前記スキャナ装置に接続された電流計と、前記複数の測定対象のうちの前記スキャナ装置によって前記一対の電流主供給線および前記一対の電流主検出線に選択的に接続された1つの測定対象に対して前記電流源から、当該一対の電流主供給線、前記一対の電流主供給線路、オン状態に制御された前記第1スイッチが介装された前記一対の電流副供給線路、当該一対の電流副供給線路に接続された前記第1電流副供給線および前記第2電流副供給線、当該第1電流副供給線に前記一方の端子が接続された前記1つの測定対象、当該第2電流副供給線に前記一方の端子が接続された前記短絡部材、当該1つの測定対象の前記他方の端子に接続された前記第1電流副検出線、当該短絡部材の前記他方の端子に接続された前記第2電流副検出線、当該第1電流副検出線および当該第2電流副検出線に接続されると共にオン状態に制御された前記第2スイッチが介装された前記一対の電流副検出線路、前記一対の主電流検出線路、前記一対の電流主検出線、並びに前記電流計で構成される電流経路で前記電流が流れた際に、当該1つの測定対象に発生する電圧を測定する電圧計と、前記電流計で測定される前記電流経路に流れる前記電流と前記電圧計で測定される前記電圧とに基づいて前記1つの測定対象の物理量を測定する処理部とを備えている。
請求項1記載の回路基板、この回路基板を備えた請求項3記載のスキャナ装置、およびこのスキャナ装置を備えた請求項4記載の測定装置によれば、電流経路を構成する一対の電流主供給線路(一つの第1線路および第2線路)、一対の電流主検出線路(一つの第3線路および第4線路)、一対の電流副供給線路(他の第1線路および第2線路)および一対の電流副検出線路(他の第3線路および第4線路)について、同じk本の分割線路に分けてそれぞれ形成することで断面積(または表面積)を増やして電流容量の増加を図ることができる。この結果、この回路基板を有するスキャナ装置を備えた測定装置によれば、測定対象にある程度大きな電流値の測定用の電流を供給した状態で測定対象の物理量を測定することができる。また、この回路基板、スキャナ装置および測定装置によれば、各電流主供給線路および各電流主検出線路が互いに沿った状態で形成される領域に含まれるそれぞれの部位、並びに各電流副供給線路および各電流副検出線路が互いに沿った状態で形成される領域に含まれるそれぞれの部位について、それぞれの周囲における磁界強度を大幅に低減しつつ、線間容量が大幅に増加するという事態を確実に回避することができる。このため、この回路基板を有するスキャナ装置を備えた測定装置によれば、回路基板からの不要電磁波の発生を低減しつつ、かつ測定用の電流の電流波形が鈍ったり、測定用の電流に大きな遅延が生じたりするといった事態の発生を回避しつつ、測定対象の物理量を正確に測定することができる。
請求項2記載の回路基板、この回路基板を備えた請求項3記載のスキャナ装置、およびこのスキャナ装置を備えた請求項4記載の測定装置によれば、各電流主供給線路および各電流主検出線路が互いに沿った状態で形成される領域に含まれるそれぞれの部位、並びに各電流副供給線路および各電流副検出線路が互いに沿った状態で形成される領域に含まれるそれぞれの部位について、各部位の分割線路を同じ幅に形成して、各基準分割線路の背面側に残りの分割線路を隠すという構成を採用したとことにより、各線路の電流容量を、線間容量の大幅な増加という事態を確実に回避しつつ最大にすることができる。
回路基板PB、スキャナ装置2および測定装置1の構成図である。 回路基板PBに形成された1つの第1線路、第4線路、第2線路および第3線路としての一対の電流主供給線路Hc1,Hc2および一対の電流主検出線路Lc1,Lc2の構造を説明するための説明図である。 電流主供給線路Hc1,Hc2および電流主検出線路Lc1,Lc2の構造を説明するための図2における破線で示される仮想平面PLに沿った回路基板PBの要部断面図である。 電流主供給線路Hc1,Hc2および電流主検出線路Lc1,Lc2の他の構造を説明するための図2における破線で示される仮想平面PLに沿った回路基板PBの要部断面図である。 従来の回路基板73、スキャナ装置72および測定装置71の構成図である。 測定用電流Iに対する電流容量を大きくすべく図5の回路基板73に形成される電流主供給線路Hc1,Hc2の幅Wを広くした場合に生じる課題を説明するための説明図である。
以下、回路基板、スキャナ装置および測定装置の各実施の形態について、添付図面を参照して説明する。
最初に、測定装置としての測定装置1の構成について説明する。測定装置1は、図1に示すように、スキャナ装置2、測定器本体3およびプローブユニット4を備え、プローブユニット4に接触させられたn個の測定対象81,81,・・・,81のうちの任意の1つをスキャナ装置2を介して測定器本体3に接続して、その物理量としてのインピーダンスを四端子対法で測定可能に構成されている。
まず、測定器本体3およびプローブユニット4について説明する。測定器本体3は、上記した測定装置71の測定器本体3と同等に構成されて、電流源11、電流計12、電圧計13および処理部14を備えている。
プローブユニット4も上記した測定装置71のプローブユニット4と同等に構成されて、複数の測定対象81,81,・・・,81の個数(n個)に対応した2n対(4×n個)のプローブピン21a1,21b1,22a1,22b1、21a2,21b2,22a2,22b2、・・・、21an,21bn,22an,22bnと、短絡部材としてのn個の短絡用配線23,23,・・・,23とを備えて構成されている。プローブピン21a1,21b1,22a1,22b1、プローブピン21a2,21b2,22a2,22b2、・・・、プローブピン21an,21bn,22an,22bnのうちのプローブピン21a1,21b1、プローブピン21a2,21b2、・・・、プローブピン21an,21bnは、対応する測定対象81の一方の端子、対応する測定対象81の一方の端子、・・・、および対応する測定対象81の一方の端子にそれぞれ接触され、プローブピン22a1,22b1、プローブピン22a2,22b2、・・・、プローブピン21an,21bnは、対応する測定対象81の他方の端子、対応する測定対象81の他方の端子、・・・、および対応する測定対象81の他方の端子にそれぞれ接触される。また、後述するように、各測定対象81,81,・・・,81に対応して配設されたシールドケーブル41,42,43,44の組、シールドケーブル41,42,43,44の組、・・・、シールドケーブル41,42,43,44の組と、上記のプローブピン21a1,21b1,22a1,22b1,21a2,21b2,22a2,22b2、・・・、21an,21bn,22an,22bnおよび短絡用配線23,23,・・・,23のうちの同じ測定対象81に対応するプローブピン21,21,22,22および短絡用配線23とは、共通の接続形態で互いに接続されている。
この共通の接続形態について、同じ測定対象81に対応するシールドケーブル41,42,43,44の組と、プローブピン21a1,21b1,22a1,22b1および短絡用配線23とを例に挙げて説明する。プローブピン21a1,21b1には、シールドケーブル41,43の各芯線が接続され、プローブピン22a1,22b1には、シールドケーブル42,44の各芯線が接続されている。また、短絡用配線23の一方の端子には、シールドケーブル41のシールドが接続されると共に、短絡用配線23の他方の端子には、シールドケーブル42のシールドが接続されている。
スキャナ装置としてのスキャナ装置2は、回路基板としての回路基板(多層基板)PBを備え、回路基板PBには、電流源11に接続される一対の電流主供給線としての芯線およびシールドを有するシールドケーブル31、電流計12に接続される一対の電流主検出線としての芯線およびシールドを有するシールドケーブル32、それぞれの芯線が電圧計13に接続される一対の電圧主検出線として機能する2本のシールドケーブル33,34が接続されている。
また、回路基板PBには、n個の測定対象81,81,・・・,81のうちの対応する1個の測定対象81(i番目の測定対象81。iは1以上n以下の任意の整数)の一対の端子のうちの一方の端子に第1電流副供給線として機能する芯線がプローブピン21aiを介して接続されるシールドケーブル41、この一方の端子に第1電圧副検出線として機能する芯線がプローブピン21biを介して接続されるシールドケーブル43、この一対の端子のうちの他方の端子に第1電流副検出線として機能する芯線がプローブピン22aiを介して接続されるシールドケーブル42、およびこの他方の端子に第2電圧副検出線として機能する芯線がプローブピン22biを介して接続されるシールドケーブル44で構成されるシールドケーブルの組が測定対象81と同数(n組)接続されている。
また、回路基板PBには、シールドケーブル31の芯線およびシールド(一対の電流主供給線)に接続された一対の電流主供給線路Hc1,Hc2が形成されると共に、シールドケーブル32の芯線およびシールド(一対の電流主検出線)に接続された一対の電流主検出線路Lc1,Lc2が形成されている。また、一対の電圧主検出線のうちの一方の電圧主検出線として機能するシールドケーブル33の芯線および他方の電圧主検出線として機能するシールドケーブル34の芯線に接続された一対の電圧主検出線路Hp,Lpが形成されている。なお、シールドケーブル33,34の各シールドは、回路基板PBにおける基準電位G(グランド電位)に規定されている。
また、回路基板PBには、n個の測定対象81,81,・・・,81のそれぞれに対応して接続されたシールドケーブル41,41,・・・,41の第1電流副供給線として機能する各芯線と電流主供給線路Hc1とを接続する一方の電流副供給線路61,61,・・・,61が形成されると共に、n個の測定対象81,81,・・・,81に対応して配設された短絡部材としての短絡用配線23,23,・・・,23の一方の端子に接続されて第2電流副供給線として機能するシールドケーブル41,41,・・・,41の各シールドと電流主供給線路Hc2とを接続する他方の電流副供給線路62,62,・・・,62が形成されている。
また、回路基板PBには、n個の測定対象81,81,・・・,81のそれぞれに対応して接続されたシールドケーブル42,42,・・・,42の第1電流副検出線として機能する各芯線と電流主検出線路Lc1とを接続する一方の電流副検出線路63,63,・・・,63が形成されると共に、n個の短絡用配線23,23,・・・,23の他方の端子に接続されて第2電流副検出線として機能するシールドケーブル42,42,・・・,42の各シールドと電流主検出線路Lc2とを接続する他方の電流副検出線路64,64,・・・,64が形成されている。
また、回路基板PBには、n個の測定対象81,81,・・・,81のそれぞれに対応して接続されたシールドケーブル43,43,・・・,43の第1電圧副検出線として機能する各芯線と電圧主検出線路Hpとを接続する一方の電圧副検出線路65,65,・・・,65が形成されると共に、n個の測定対象81,81,・・・,81のそれぞれに対応して接続されたシールドケーブル44,44,・・・,44の第2電圧副検出線として機能する各芯線と電圧主検出線路Lpとを接続する他方の電圧副検出線路66,66,・・・,66が形成されている。なお、各シールドケーブル43,44の各シールドは、回路基板PBにおける基準電位Gに規定されている。
また、回路基板PBには、一対の電流副供給線路61,62、一対の電流副供給線路61,62、・・・、一対の電流副供給線路61,62のそれぞれに介装された状態で第1スイッチ(2極単投型のスイッチ)51,51,・・・,51(以下、区別しないときは第1スイッチ51ともいう)が実装されている。また、一対の電流副検出線路63,64、一対の電流副検出線路63,64、・・・、一対の電流副検出線路63,64のそれぞれに介装された状態で第2スイッチ(2極単投型のスイッチ)52,52,・・・,52(以下、区別しないときは第2スイッチ52ともいう)が実装されている。また、一対の電圧副検出線路65,66、一対の電圧副検出線路65,66、・・・、一対の電圧副検出線路65,66のそれぞれに介装された状態で第3スイッチ(2極単投型のスイッチ)53,53,・・・,53(以下、区別しないときは第3スイッチ53ともいう)が実装されている。また、第1スイッチ51,51,・・・,51、第2スイッチ52,52,・・・,52および第3スイッチ53,53,・・・,53は、オン・オフの切り替えが処理部14によって制御される。
また、回路基板PBでは、測定用電流Iの電流経路を構成する一対の電流主供給線路Hc1,Hc2および一対の電流主検出線路Lc1,Lc2については、同じk本(kは2以上の整数)の分割線路に分けて形成されて電流容量の増加が図られると共に、互いに沿って形成可能な(例えば、一定の微小間隔を空けて並設された状態に形成可能な)領域AR1に含まれるそれぞれの部位については、図2,3に示す構造となるように形成されて、各線路Hc1,Hc2,Lc1,Lc2の全体について、その周囲における磁界強度の低減が図られると共に、線間容量の大幅な増加の回避が図られている。
また、回路基板PBでは、同様にして測定用電流Iの電流経路を構成する一対の電流副供給線路61,62および一対の電流副検出線路63,64の各組(具体的には、各線路61,62,63,64の組、各線路61,62,63,64の組、・・・、各線路61,62,63,64の組のそれぞれ)についても、同じk本(kは2以上の整数)の分割線路に分けて形成されて電流容量の増加が図られると共に、互いに沿って形成可能な領域AR2に含まれるそれぞれの部位については、図2,3に示す構造となるように形成されて、各線路61,62,63,64の全体について、その周囲における磁界強度の低減が図られると共に、線間容量の大幅な増加の回避が図られている。なお、同じ1つの線路を構成する各分割線路については、図示はしないが、各端部においてスルーホールなどを介して互いに連結されている。
以下、4つの線路Hc1,Hc2,Lc1,Lc2の各分割線路の領域AR1での構成、および4つの線路61,62,63,64の組の各分割線路の領域AR2での構成について、4つの線路Hc1,Hc2,Lc1,Lc2の各分割線路を例に挙げて図2,3を参照して説明する。なお、各線路Hc1,Hc2,Lc1,Lc2の各分割線路の数kは一例として3個とし、この数k(=3)に対応して回路基板PBには2k層(本例では6層)の導体層が同じ厚み(例えば、数十μm)で、かつ相互に微小間隔d(例えば、数百μm)を空けて形成されているものとする。また、線路Hc1の各分割線路については符号Hc1a,Hc1b,Hc1cを付して表し、線路Hc2の各分割線路については符号Hc2a,Hc2b,Hc2cを付して表し、線路Lc1の各分割線路については符号Lc1a,Lc1b,Lc1cを付して表し、線路Lc2の各分割線路については符号Lc2a,Lc2b,Lc2cを付して表すものとする。
まず、回路基板PBには、上記したように6層の導体層が、図3に示すように、一方の表面S1(図3における上側の表面)側から、導体層CL,CL,CL,CL,CL,CLの順に形成されている。この場合、導体層CLは、回路基板PBの一方の表面S1に形成された導体層であり、導体層CLは、回路基板PBの他方の表面S2(図3における下側の表面)に形成された導体層であり、導体層CL,CL,CL,CLは、回路基板PBの内部に形成された導体層(内層)である。
また、線路(第1線路)Hc1の各分割線路Hc1a,Hc1b,Hc1cは、回路基板PBにおける一方の表面S1側に位置するk層(この例では、導体層CL,CL,CLの3層)に、他方の表面S2側から平面視した状態において、この3層の導体層CL,CL,CLのうちの最も手前側の導体層CLに形成された1本の分割線路Hc1aを第1基準分割線路(以下、第1基準分割線路Hc1aともいう)として残りの導体層CLに形成された分割線路Hc1bおよび導体層CLに形成された分割線路Hc1cが第1基準分割線路Hc1aの背面側に隠れる状態で1本ずつ形成されている。
また、線路Hc1の各分割線路Hc1b,Hc1cについては、本例では図2,3に示すように、分割線路Hc1bが第1基準分割線路Hc1aと同等の幅W(例えば約1mm)で、かつ第1基準分割線路Hc1aと正対した状態で形成され、また分割線路Hc1cが分割線路Hc1bと同等の幅Wで、かつ分割線路Hc1bと正対した状態で形成されることで、第1基準分割線路Hc1aの背面側に隠れる状態となるように構成されている。
また、線路(第2線路)Lc1の各分割線路Lc1a,Lc1b,Lc1cは、回路基板PBにおける他方の表面S2側に位置するk層(この例では、導体層CL,CL,CLの3層)に、一方の表面S1側から平面視した状態において、この3層の導体層CL,CL,CLのうちの最も手前側の導体層CLに形成された1本の分割線路Lc1aを第2基準分割線路(以下、第2基準分割線路Lc1aともいう)として、第2基準分割線路Lc1aが第1基準分割線路Hc1aと同等の幅Wで、かつ第1基準分割線路Hc1aと正対した状態で形成される(図2,3参照)と共に、残りの導体層CLに形成された分割線路Lc1bおよび導体層CLに形成された分割線路Lc1cが第2基準分割線路Lc1aの背面側に隠れる状態で1本ずつ形成されている。
また、線路Lc1の各分割線路Lc1b,Lc1cについては、本例では図2,3に示すように、分割線路Lc1bが第2基準分割線路Lc1aと同等の幅Wで、かつ第2基準分割線路Lc1aと正対した状態で形成され、また分割線路Lc1cが分割線路Lc1bと同等の幅Wで、かつ分割線路Lc1bと正対した状態で形成されることで、第2基準分割線路Lc1aの背面側に隠れる状態となるように構成されている。
また、線路(第3線路)Lc2の各分割線路Lc2a,Lc2b,Lc2cは、第1線路としての線路Hc1の各分割線路Hc1a,Hc1b,Hc1cが形成されたk層(導体層CL,CL,CLの3層)に、他方の表面S2側から平面視した状態において、この3層の導体層CL,CL,CLのうちの最も手前側の導体層CLに形成された1本の分割線路Lc2aを第3基準分割線路(以下、第3基準分割線路Lc2aともいう)として残りの導体層CLに形成された分割線路Lc2bおよび導体層CLに形成された分割線路Lc2cが第3基準分割線路Lc2aの背面側に隠れる状態で1本ずつ形成されている。また、第3基準分割線路Lc2aは、第1基準分割線路Hc1aに沿って、かつ微小間隔d(例えば、数百μm)を空けた状態で形成されている。
また、線路Lc2の各分割線路Lc2b,Lc2cについては、本例では図2,3に示すように、分割線路Lc2bが第3基準分割線路Lc2aと同等の幅Wで、かつ第3基準分割線路Lc2aと正対した状態で形成され、また分割線路Lc2cが分割線路Lc2bと同等の幅Wで、かつ分割線路Lc2bと正対した状態で形成されることで、第3基準分割線路Lc2aの背面側に隠れる状態となるように構成されている。
また、線路(第4線路)Hc2の各分割線路Hc2a,Hc2b,Hc2cは、第2線路としての線路Lc1の各分割線路Lc1a,Lc1b,Lc1cが形成されたk層(導体層CL,CL,CLの3層)に、一方の表面S1側から平面視した状態において、この3層の導体層CL,CL,CLのうちの最も手前側の導体層CLに形成された1本の分割線路Hc2aを第4基準分割線路(以下、第4基準分割線路Hc2aともいう)として、第4基準分割線路Hc2aが第3基準分割線路Lc2aと同等の幅Wで、かつ第3基準分割線路Lc2aと正対した状態で形成される(図2,3参照)と共に、残りの導体層CLに形成された分割線路Hc2bおよび導体層CLに形成された分割線路Hc2cが第4基準分割線路Hc2aの背面側に隠れる状態で1本ずつ形成されている。また、第4基準分割線路Hc2aは、第2基準分割線路Lc1aに沿って、かつ微小間隔dを空けた状態で形成されている。
また、線路Hc2の各分割線路Hc2b,Hc2cについては、本例では図2,3に示すように、分割線路Hc2bが第4基準分割線路Hc2aと同等の幅Wで、かつ第4基準分割線路Hc2aと正対した状態で形成され、また分割線路Hc2cが分割線路Hc2bと同等の幅Wで、かつ分割線路Hc2bと正対した状態で形成されることで、第4基準分割線路Hc2aの背面側に隠れる状態となるように構成されている。
また、この4つの線路Hc1,Hc2,Lc1,Lc2の分割線路Hc1a,Hc1b,Hc1c、分割線路Hc2a,Hc2b,Hc2c、分割線路Lc1a,Lc1b,Lc1cおよび分割線路Lc2a,Lc2b,Lc2cでは、測定用電流Iが分流してそれぞれに流れ、図3に示すように、各分割線路Hc1a,Hc1b,Hc1cに紙面の奥手側から手前側に向かう向きでこの分流した測定用電流Iが流れるものとしたときに、分割線路Lc2a,Lc2b,Lc2cには分割線路Hc1a,Hc1b,Hc1cと同じ向きで分流した測定用電流Iが流れ、分割線路Lc1a,Lc1b,Lc1cおよび分割線路Hc2a,Hc2b,Hc2cには、同図に示すように、分割線路Hc1a,Hc1b,Hc1cとは逆の向き(紙面の手前側から奥手側に向かう向き)で分流した測定用電流Iが流れる。
この場合、互いに沿って(微小間隔d,dで)形成された領域AR1内の4つの線路Hc1,Hc2,Lc1,Lc2のうちの2本(本例では線路Hc1,Lc2)には同じ向きで測定用電流Iが流れ、かつ線路Hc1,Hc2,Lc1,Lc2のうちの残りの2本(本例では線路Lc1,Hc2)には同じ向きであって、先の2本(線路Hc1,Lc2)とは逆向きに測定用電流Iが流れることから、線路Hc1,Hc2,Lc1,Lc2の各々に同じ測定用電流Iが流れることによって各々の周囲に生じる磁界は互いに打ち消し合う。このため、4つの線路Hc1,Hc2,Lc1,Lc2における互いに沿って形成された領域AR1に含まれるそれぞれの部位の全体についてその周囲における磁界強度の大幅な低減が図られている。
また、同じ導体層CL,CL,CLにそれぞれを構成する分割線路Hc1c,Hc1b,Hc1aと分割線路Lc2c,Lc2b,Lc2aとが形成された線路Hc1,Lc2については、互いに沿って形成されて(微小間隔dを空けて並設されて)はいるものの、それぞれに流れる測定用電流Iの向きが同じであるため、相互間に形成される静電容量の影響は極めて小さいものとなっている。同様にして、同じ導体層CL,CL,CLにそれぞれを構成する分割線路Lc1a,Lc1b,Lc1cと分割線路Hc2a,Hc2b,Hc2cとが形成された線路Lc1,Hc2についても、互いに沿って形成されて(微小間隔dを空けて並設されて)はいるものの、それぞれに流れる測定用電流Iの向きが同じであるため、相互間に形成される静電容量の影響は極めて小さいものとなっている。
一方、互いに正対する線路Hc1,Lc1については、それぞれに流れる測定用電流Iの向きが逆であるため、相互間に形成される静電容量Cの影響を受けることになるが、それぞれを分割線路Hc1a,Hc1b,Hc1cと分割線路Lc1a,Lc1b,Lc1cとに分けて形成することで断面積(または表面積)を増やして電流容量の増加を図りつつも、線路Lc1側の第2基準分割線路Lc1aと微小間隔dで正対する線路Hc1側の第1基準分割線路Hc1aの背面側に線路Hc1側の残りの分割線路Hc1b,Hc1cが隠れるように形成され、かつこの第2基準分割線路Lc1aの背面側に線路Lc1側の残りの分割線路Lc1b,Lc1cが隠れるように形成されている。この構成により、線路Hc1,Lc1間の静電容量Cは、直接正対する第1基準分割線路Hc1aおよび第2基準分割線路Lc1a間の静電容量で主として決定され、各基準分割線路Hc1a,Lc1aに隠れるようにして形成された分割線路Hc1b,Hc1cと分割線路Lc1b,Lc1cについての静電容量Cへの影響を大幅に低減することが可能なため、静電容量Cの大幅な増加が回避されている。
同様にして、互いに正対する線路Lc2,Hc2についても、それぞれに流れる測定用電流Iの向きが逆であるため、相互間に形成される静電容量Cの影響を受けることになるが、それぞれを分割線路Lc2a,Lc2b,Lc2cと分割線路Hc2a,Hc2b,Hc2cとに分けて形成することで断面積(または表面積)を増やして電流容量の増加を図りつつも、線路Hc2側の第4基準分割線路Hc2aと微小間隔dで正対する線路Lc2側の第3基準分割線路Lc2aの背面側に線路Lc2側の残りの分割線路Lc2b,Lc2cが隠れるように形成され、かつこの第4基準分割線路Hc2aの背面側に線路Hc2側の残りの分割線路Hc2b,Hc2cが隠れるように形成されることで、この静電容量Cについても大幅な増加が回避されている。
次に、この測定装置1の動作について説明する。なお、プローブユニット4のプローブピン21a1,21b1,22a1,22b1、プローブピン21a2,21b2,22a2,22b2、・・・、プローブピン21an,21bn,22an,22bnは、対応する測定対象81の一方の端子および他方の端子、対応する測定対象81の一方の端子および他方の端子、・・・、対応する測定対象81の一方の端子および他方の端子にそれぞれ接触されているものとし、また測定対象81,81,・・・,81の順にそのインピーダンスを測定するものとする。
測定装置1では、まず、処理部14が、スキャナ装置2内の第1スイッチ51,51,・・・,51、第2スイッチ52,52,・・・,52および第3スイッチ53,53,・・・,53に対する制御を実行して、図1に示すように、測定対象81に対応する第1スイッチ51、第2スイッチ52および第3スイッチ53のスイッチの組SWのみをオン状態に移行させ、残りの第1スイッチ51、第2スイッチ52および第3スイッチ53のスイッチの組(第1スイッチ51、第2スイッチ52および第3スイッチ53のスイッチの組SW〜第1スイッチ51、第2スイッチ52および第3スイッチ53のスイッチの組SW)についてはオフ状態に移行させる。これにより、測定対象81は、対応するシールドケーブル41,42,43,44の組、およびスキャナ装置2を介して測定器本体3に接続される。
この状態においては、電流源11から出力される測定用電流Iは、シールドケーブル31の芯線、電流主供給線路Hc1、電流副供給線路61およびオン状態の第1スイッチ51、シールドケーブル41の芯線、プローブピン21a1、測定対象81、プローブピン22a1、シールドケーブル42の芯線、電流副検出線路63およびオン状態の第2スイッチ52、電流主検出線路Lc1、シールドケーブル32の芯線、電流計12、シールドケーブル32のシールド、電流主検出線路Lc2、電流副検出線路64およびオン状態の第2スイッチ52、シールドケーブル42のシールド、短絡用配線23、シールドケーブル41のシールド、電流副供給線路62およびオン状態の第1スイッチ51、電流主供給線路Hc2、およびシールドケーブル31のシールドを介して電流源11に戻る電流経路に流れる。
本例では、スキャナ装置2を構成する回路基板PBに形成されて、測定用電流Iの流れる電流主供給線路Hc1,Hc2および電流主検出線路Lc1,Lc2については、図2,3に示すように、同じk本(本例では一例として3本)の分割線路にそれぞれ分けて形成されて電流容量の増加が図られている。また、同じ測定用電流Iの流れる電流副供給線路61,62および電流副検出線路63,64についても、同様の構成により、電流容量の増加が図られている。これにより、スキャナ装置2および測定装置1では、電圧計13が、シールドケーブル31の芯線、回路基板PBに形成された電圧主検出線路Hp、電圧副検出線路65およびスイッチ53のオン状態の1つの接点、シールドケーブル43の芯線およびプローブピン21b1で形成される一方の電圧検出経路と、シールドケーブル34の芯線、回路基板PBに形成された電圧主検出線路Lp、電圧副検出線路66およびスイッチ53のオン状態の他の1つの接点、シールドケーブル44の芯線およびプローブピン22b1で形成される他方の電圧検出経路とを介して測定対象81の両端間に発生する電圧(両端間電圧)を測定する。また、電流計12は、上記の電流経路に流れる測定用電流Iを測定する。これにより、処理部14は、電圧計13で測定された両端間電圧と電流計12で測定された測定用電流Iとに基づき、測定対象81にある程度大きな電流値の測定用電流Iが供給されている状態での測定対象81のインピーダンスを測定することが可能となっている。
また、電流主供給線路Hc1,Hc2および電流主検出線路Lc1,Lc2における互いに沿って形成可能な領域AR1に含まれるそれぞれの部位については、図2,3に示す上記の構造となるように形成されている。これにより、この領域AR1に含まれる各線路Hc1,Hc2,Lc1,Lc2の全体についてその周囲における磁界強度の低減が大幅に図られると共に、線間容量の大幅な増加の回避が図られている。また、電流副供給線路61,62および電流副検出線路63,64における互いに沿って形成可能な領域AR2に含まれるそれぞれの部位についても、同様の構成により、この領域AR2に含まれる各線路61,62,63,64の全体についてその周囲における磁界強度の低減が大幅に図られると共に、線間容量の大幅な増加の回避が図られている。したがって、スキャナ装置2および測定装置1では、回路基板PBからの不要電磁波の発生を低減しつつ、かつ測定用電流Iの電流波形が鈍ったり、測定用電流Iに大きな遅延が生じたりするといった事態の発生を回避しつつ、処理部14が測定対象81のインピーダンスを測定することが可能となっている。
このようにして測定対象81についてのインピーダンスの測定が完了する。その後、処理部14は、スキャナ装置2内の第1スイッチ51,51,・・・,51、第2スイッチ52,52,・・・,52および第3スイッチ53,53,・・・,53に対する制御を実行して、測定対象81に対応するスイッチの組SW(第1スイッチ51、第2スイッチ52および第3スイッチ53)のみをオン状態に移行させて、測定対象81を対応するシールドケーブル41,42,43,44の組およびスキャナ装置2を介して測定器本体3に接続し、上記した測定対象81のときと同様にして、測定対象81のインピーダンスを測定するというようにして、測定対象81までそのインピーダンスを順次測定する。これにより、測定対象81〜測定対象81に対する物理量としてのインピーダンスの測定が完了する。
このように、この回路基板PB、スキャナ装置2および測定装置1では、回路基板PBが6層の導体層CL,CL,CL,CL,CL,CLを有し、回路基板PBに形成された第1線路としての電流主供給線路Hc1、この電流主供給線路Hc1とは逆の向きで測定用電流Iが流れる第4線路としての電流主供給線路Hc2、この電流主供給線路Hc1とは逆の向きで測定用電流Iが流れる第2線路としての電流主検出線路Lc1、およびこの電流主供給線路Hc1と同じ向きで測定用電流Iが流れる第3線路としての電流主検出線路Lc2が、それぞれ同じ3本の分割線路Hc1a,Hc1b,Hc1c、分割線路Hc2a,Hc2b,Hc2c、分割線路Lc1a,Lc1b,Lc1cおよび分割線路Lc2a,Lc2b,Lc2cで構成されている。また、電流主供給線路Hc1の分割線路Hc1a,Hc1b,Hc1cは、回路基板PBの一方の表面S1側に位置する3層の導体層CL,CL,CLに、回路基板PBの他方の表面S2側から平面視した状態において最も手前側の導体層CLに形成された第1基準分割線路としての分割線路Hc1aの背面側に残りの導体層CL,CLに形成された各分割線路Hc1b,Hc1cが隠れる状態で形成されている。また、電流主検出線路Lc1の分割線路Lc1a,Lc1b,Lc1cは、他方の表面S1側に位置する3層の導体層CL,CL,CLに、一方の表面S1側から平面視した状態において最も手前側の導体層CLに形成された第2基準分割線路としての分割線路Lc1aが第1基準分割線路Hc1aと同等の幅で、かつ第1基準分割線路Hc1aと正対した状態で形成されると共に残りの導体層CL,CLに形成された各分割線路Lc1b,Lc1cが第2基準分割線路Lc1aの背面側に隠れる状態で形成されている。また、電流主検出線路Lc2の分割線路Lc2a,Lc2b,Lc2cは、分割線路Hc1a,Hc1b,Hc1cと同じ導体層CL,CL,CLに、他方の表面S2側から平面視した状態において最も手前側の導体層CLに形成された第3基準分割線路としての分割線路Lc2aの背面側に残りの導体層CL,CLに形成された分割線路Lc2b,Lc2cが隠れる状態で形成されている。また、電流主供給線路Hc2の分割線路Hc2a,Hc2b,Hc2cは、分割線路Lc1a,Lc1b,Lc1cと同じ導体層CL,CL,CLに、一方の表面S1側から平面視した状態において最も手前側の導体層CLに形成された第4基準分割線路としての分割線路Hc2aが第3基準分割線路Lc2aと同等の幅で、かつ第3基準分割線路Lc2aと正対した状態で形成されると共に残りの導体層CL,CLに形成された分割線路Hc2b,Hc2cが第4基準分割線路Hc2aの背面側に隠れる状態で形成されている。
また、回路基板PBに形成された他の第1線路としての電流副供給線路61、この電流副供給線路61とは逆の向きで測定用電流Iが流れる他の第4線路としての電流副供給線路62、この電流副供給線路61とは逆の向きで測定用電流Iが流れる他の第2線路としての電流副検出線路63、およびこの電流副供給線路61と同じ向きで測定用電流Iが流れる第3線路としての電流副検出線路64についても、同じ線路(第1線路〜第4線路のいずれか)である電流主供給線路Hc1、電流主供給線路Hc2、電流主検出線路Lc1および電流主検出線路Lc2と同じ構成にそれぞれ形成されている。
したがって、この回路基板PB、スキャナ装置2および測定装置1によれば、測定用電流Iの電流経路を構成する一対の電流主供給線路Hc1,Hc2、一対の電流主検出線路Lc1,Lc2、一対の電流副供給線路61,62および一対の電流副検出線路63,64について、同じ3本の分割線路に分けてそれぞれ形成することで断面積(または表面積)を増やして電流容量の増加を図ることができる。この結果、この回路基板PBを有するスキャナ装置2を備えた測定装置1によれば、測定対象81にある程度大きな電流値の測定用電流Iを供給した状態で測定対象81の物理量としてのインピーダンスを測定することができる。また、この回路基板PB、スキャナ装置2および測定装置1によれば、各電流主供給線路Hc1,Hc2および各電流主検出線路Lc1,Lc2が互いに沿った状態で形成される領域AR1に含まれるそれぞれの部位が図3に示す構成で形成されると共に、各電流副供給線路61,62および各電流副検出線路63,64についても、互いに沿った状態で形成される領域AR2に含まれるそれぞれの部位が上記した領域AR1に含まれる各電流主供給線路Hc1,Hc2および各電流主検出線路Lc1,Lc2の各部位と同じ構成で形成されるため、領域AR1に含まれる各線路Hc1,Hc2,Lc1,Lc2の全体について、および領域AR2に含まれる各線路61,62,63,64の全体について、それぞれの周囲における磁界強度を大幅に低減しつつ、線間容量が大幅に増加するという事態を確実に回避することができる。このため、この回路基板PBを有するスキャナ装置2を備えた測定装置1によれば、回路基板PBからの不要電磁波の発生を低減しつつ、かつ測定用電流Iの電流波形が鈍ったり、測定用電流Iに大きな遅延が生じたりするといった事態の発生を回避しつつ、測定対象81の物理量としてのインピーダンスを正確に測定することができる。
この回路基板PB、スキャナ装置2および測定装置1では、上記したように領域AR1に含まれる線路Hc1,Hc2,Lc1,Lc2の各部位および領域AR2に含まれる線路61,62,63,64の各部位について、それぞれの分割線路を同じ幅Wに形成して、各基準分割線路の背面側に残りの分割線路を隠す構成(図3に示す構成)を採用しているが、この構成に代えて、領域AR1に含まれる線路Hc1,Hc2,Lc1,Lc2の各部位を例に挙げて図示した図4に示すように、分割線路Hc1b,Hc1c、分割線路Lc1b,Lc1c、分割線路Hc2b,Hc2cおよび分割線路Lc2b,Lc2cの幅を、対応する各基準分割線路Hc1a,Lc1a,Hc2a,Lc2aの幅Wよりも狭く形成して、各基準分割線路Hc1a,Lc1a,Hc2a,Lc2aの背面側に、対応する残りの分割線路Hc1b,Hc1c、分割線路Lc1b,Lc1c、分割線路Hc2b,Hc2cおよび分割線路Lc2b,Lc2cを隠す構成を採用することもできる。なお、図4に示す構成要素に関して、図3に示す構成要素と同じものについては、同一の符号を付して重複する説明を省略する。また、図示はしないが、各線路61,62,63,64についても同じ構成となるように、それぞれの各分割線路を形成する。この構成を採用した回路基板PBおよびスキャナ装置2においても、測定用電流Iの流れる線路の断面積(または表面積)を増やして電流容量の増加を図ることができる。この結果、この回路基板PBを有するスキャナ装置2を備えた測定装置1によれば、測定対象81にある程度大きな電流値の測定用電流Iを供給した状態で測定対象81の物理量としてのインピーダンスを測定することができる。また、領域AR1に含まれる各線路Hc1,Hc2,Lc1,Lc2の全体について、および領域AR2に含まれる各線路61,62,63,64の全体について、それぞれの周囲における磁界強度を大幅に低減しつつ、線間容量が大幅に増加するという事態を確実に回避することができる。このため、この回路基板PBを有するスキャナ装置2を備えた測定装置1によれば、回路基板PBからの不要電磁波の発生を低減しつつ、かつ測定用電流Iの電流波形が鈍ったり、測定用電流Iに大きな遅延が生じたりするといった事態の発生を回避しつつ、測定対象81の物理量としてのインピーダンスを正確に測定することができる。
ただし、領域AR1に含まれる線路Hc1,Hc2,Lc1,Lc2の各部位および領域AR2に含まれる線路61,62,63,64の各部位について、それぞれの分割線路を同じ幅Wに形成して、各基準分割線路の背面側に残りの分割線路を隠すという図3に示す構成によれば、上記した図4に示す構成と比較して、各線路Hc1,Hc2,Lc1,Lc2および各線路61,62,63,64の電流容量を、線間容量の大幅な増加という事態を確実に回避しつつ最大にすることができるため、より好ましい。
また、上記の例では、各線路Hc1,Hc2,Lc1,Lc2および各線路61,62,63,64の各分割線路の本数kを、一例として3本としたが、2本以上であれば、4本、5本などとしてもよいのは勿論である。
1 測定装置
2 スキャナ装置
3 測定器本体
CL〜CL 導体層
Hc1 電流主供給線路(第1線路)
Hc1a〜Hc1c 分割線路
Hc2 電流主供給線路(第4線路)
Hc2a〜Hc2c 分割線路
Lc1 電流主検出線路(第2線路)
Lc1a〜Lc1c 分割線路
Lc2 電流主検出線路(第3線路)
Lc2a〜Lc2c 分割線路
PB 回路基板
S1 一方の表面
S2 一方の表面
W 幅

Claims (4)

  1. 同じ電流が流れる1つの電流経路を構成する第1線路、第2線路、第3線路および第4線路が互いに沿った状態で形成されると共に、前記第1線路に流れる前記電流の向きを基準として、前記第2線路および前記第4線路には前記電流が逆の向きに流れ、前記第3線路には前記電流が同じ向きに流れる回路基板であって、
    2k層(kは2以上の整数)の導体層を有すると共に、前記第1線路、前記第2線路、前記第3線路および前記第4線路は、同じk本の分割線路でそれぞれ構成され、
    前記第1線路の前記k本の分割線路は、一方の表面側に位置するk層の前記導体層に、他方の表面側から平面視した状態において当該k層の導体層のうちの最も手前側の導体層に形成された1本の分割線路を第1基準分割線路として残りの導体層に形成された各分割線路が当該第1基準分割線路の背面側に隠れる状態で1本ずつ形成され、
    前記第2線路の前記k本の分割線路は、前記他方の表面側に位置する他のk層の前記導体層に、前記一方の表面側から平面視した状態において当該他のk層の導体層のうちの最も手前側の導体層に形成された1本の分割線路である第2基準分割線路が前記第1基準分割線路と同等の幅で、かつ当該第1基準分割線路と正対した状態で形成されると共に残りの導体層に形成された各分割線路が前記第2基準分割線路の背面側に隠れる状態で1本ずつ形成され、
    前記第3線路の前記k本の分割線路は、前記第1線路の前記k本の分割線路が形成された前記k層の導体層に、前記他方の表面側から平面視した状態において当該k層の導体層のうちの最も手前側の導体層に形成された1本の分割線路を第3基準分割線路として残りの導体層に形成された各分割線路が当該第3基準分割線路の背面側に隠れる状態で1本ずつ形成され、
    前記第4線路の前記k本の分割線路は、前記第2線路の前記k本の分割線路が形成された前記他のk層の導体層に、前記一方の表面側から平面視した状態において当該他のk層の導体層のうちの最も手前側の導体層に形成された1本の分割線路である第4基準分割線路が前記第3基準分割線路と同等の幅で、かつ当該第3基準分割線路と正対した状態で形成されると共に残りの導体層に形成された各分割線路が前記第4基準分割線路の背面側に隠れる状態で1本ずつ形成されている回路基板。
  2. 前記第1線路、前記第2線路、前記第3線路および前記第4線路の前記各分割線路は、同等の幅で形成されている請求項1記載の回路基板。
  3. 請求項1または2記載の回路基板を備え、
    前記回路基板には、電流源に接続される一対の電流主供給線と電流計に接続される一対の電流主検出線とが接続されると共に、複数の測定対象のうちの対応する1つの測定対象の一方の端子に接続される第1電流副供給線、当該1つの測定対象の他方の端子に接続される第1電流副検出線、当該1つの測定対象に対応して配設された短絡部材の一方の端子に接続される第2電流副供給線および当該短絡部材の他方の端子に接続される第2電流副検出線の組が当該測定対象と同数接続され、
    前記一対の電流主供給線に接続された一対の電流主供給線路および前記一対の電流主検出線に接続された一対の電流主検出線路が互いに沿って形成されることにより当該一対の電流主供給線路が一つの前記第1線路および前記第2線路として形成されると共に、当該一対の電流主検出線路が一つの前記第3線路および前記第4線路として形成され、
    前記第1電流副供給線および前記第2電流副供給線と前記一対の電流主供給線路とを接続する一対の電流副供給線路、並びに前記第1電流副検出線および前記第2電流副検出線と前記一対の電流主検出線路とを接続する一対の電流副検出線路が互いに沿って形成されることにより当該一対の電流副供給線路が他の前記第1線路および前記第2線路として形成されると共に、当該一対の電流副検出線路が他の前記第3線路および前記第4線路として形成され、
    かつ前記一対の電流副供給線路に介装された状態で第1スイッチが実装されると共に、前記一対の電流副検出線路に介装された状態で第2スイッチが実装されて、
    前記測定対象と同数の前記第1電流副供給線、前記第2電流副供給線、前記第1電流副検出線および前記第2電流副検出線の組のうちの任意の1つの組に接続された前記一対の電流副供給線路および前記一対の電流副検出線路にそれぞれ介装された前記第1スイッチおよび前記第2スイッチだけを選択的にオン状態に制御することにより、前記任意の1つの前記第1電流副供給線、前記第2電流副供給線、前記第1電流副検出線および前記第2電流副検出線の組に接続される1つの前記測定対象を前記一対の電流主供給線および前記一対の電流主検出線に選択的に接続するスキャナ装置。
  4. 請求項3記載のスキャナ装置と、
    前記一対の電流主供給線を介して前記スキャナ装置に接続された電流源と、
    前記一対の電流主検出線を介して前記スキャナ装置に接続された電流計と、
    前記複数の測定対象のうちの前記スキャナ装置によって前記一対の電流主供給線および前記一対の電流主検出線に選択的に接続された1つの測定対象に対して前記電流源から、当該一対の電流主供給線、前記一対の電流主供給線路、オン状態に制御された前記第1スイッチが介装された前記一対の電流副供給線路、当該一対の電流副供給線路に接続された前記第1電流副供給線および前記第2電流副供給線、当該第1電流副供給線に前記一方の端子が接続された前記1つの測定対象、当該第2電流副供給線に前記一方の端子が接続された前記短絡部材、当該1つの測定対象の前記他方の端子に接続された前記第1電流副検出線、当該短絡部材の前記他方の端子に接続された前記第2電流副検出線、当該第1電流副検出線および当該第2電流副検出線に接続されると共にオン状態に制御された前記第2スイッチが介装された前記一対の電流副検出線路、前記一対の主電流検出線路、前記一対の電流主検出線、並びに前記電流計で構成される電流経路で前記電流が流れた際に、当該1つの測定対象に発生する電圧を測定する電圧計と、
    前記電流計で測定される前記電流経路に流れる前記電流と前記電圧計で測定される前記電圧とに基づいて前記1つの測定対象の物理量を測定する処理部とを備えている測定装置。
JP2017098142A 2017-05-17 2017-05-17 スキャナ装置および測定装置 Active JP6914723B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017098142A JP6914723B2 (ja) 2017-05-17 2017-05-17 スキャナ装置および測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017098142A JP6914723B2 (ja) 2017-05-17 2017-05-17 スキャナ装置および測定装置

Publications (2)

Publication Number Publication Date
JP2018195695A true JP2018195695A (ja) 2018-12-06
JP6914723B2 JP6914723B2 (ja) 2021-08-04

Family

ID=64569029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017098142A Active JP6914723B2 (ja) 2017-05-17 2017-05-17 スキャナ装置および測定装置

Country Status (1)

Country Link
JP (1) JP6914723B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251063A (ja) * 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 回路基板およびこれを用いたテレビジョン受信機
JP2003218480A (ja) * 2002-01-25 2003-07-31 Mitsubishi Electric Corp プリント配線板及びその製造方法
JP2010267650A (ja) * 2009-05-12 2010-11-25 Tibc:Kk プリント配線板
US20160174361A1 (en) * 2014-12-11 2016-06-16 Intel Corporation Signal routing
JP2017053744A (ja) * 2015-09-10 2017-03-16 日置電機株式会社 測定装置および検査装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251063A (ja) * 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 回路基板およびこれを用いたテレビジョン受信機
JP2003218480A (ja) * 2002-01-25 2003-07-31 Mitsubishi Electric Corp プリント配線板及びその製造方法
JP2010267650A (ja) * 2009-05-12 2010-11-25 Tibc:Kk プリント配線板
US20160174361A1 (en) * 2014-12-11 2016-06-16 Intel Corporation Signal routing
JP2017053744A (ja) * 2015-09-10 2017-03-16 日置電機株式会社 測定装置および検査装置

Also Published As

Publication number Publication date
JP6914723B2 (ja) 2021-08-04

Similar Documents

Publication Publication Date Title
US20190212372A1 (en) Offset current sensor structure
JP5953135B2 (ja) 抵抗測定装置および回路基板検査装置
US9885743B2 (en) Electric meter base level printed circuit board
CN109313218A (zh) 分流电阻器的安装结构以及安装基板
JP5756910B2 (ja) プリント基板、電流センサ及び分電盤
JP2017053744A (ja) 測定装置および検査装置
JP7315372B2 (ja) インピーダンス測定システム及びインピーダンス測定方法
JP4833766B2 (ja) 測定装置
JP4399084B2 (ja) 四端子法によるインピーダンス測定方法
JP2945015B2 (ja) 直流バイアス印加装置
JP2018195695A (ja) 回路基板、スキャナ装置および測定装置
CN101165496B (zh) 一种分流器
KR20160004263A (ko) 기판 검사 장치 및 기판 검사 방법
JP5430500B2 (ja) 回路基板検査装置
IL273100B2 (en) Elimination of magnetic interference through 3D wiring assembly
ATE358824T1 (de) Stromsensor mit verringerter empfindlichkeit gegenüber magnetischen streufeldern
JP2017049010A (ja) 電磁界プローブ
JP2004184374A (ja) インピーダンス測定装置
JP2002131365A (ja) 検査方法及び検査装置
AU2015340864B2 (en) Sensor for measuring current in a conductor
CN114286497B (zh) 层压电路板装置
JPH0611509Y2 (ja) マトリツクススイツチ回路
CN220961737U (zh) 阻抗测试结构以及电路板组件
WO2024150710A1 (ja) 検査装置、検査方法、及び検査治具
KR20220085529A (ko) 전류 검출이 가능한 회로 구조체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210714

R150 Certificate of patent or registration of utility model

Ref document number: 6914723

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250