JP6914723B2

JP6914723B2 - スキャナ装置および測定装置

Info

Publication number: JP6914723B2
Application number: JP2017098142A
Authority: JP
Inventors: 浩山嵜
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 2017-05-17
Filing date: 2017-05-17
Publication date: 2021-08-04
Anticipated expiration: 2037-05-17
Also published as: JP2018195695A

Description

本発明は、電流が流れることによって線路に生じる磁界の影響を低減し得る構成を備えた回路基板を用いて構成されたスキャナ装置、およびこのスキャナ装置を備えた測定装置に関するものである。

この種の回路基板として、下記の特許文献１において従来の技術として開示された回路基板（配線基板）が知られている。この回路基板では、基板上には、相互に微小間隔で近接し、かつ相互に逆方向に電流が流れる第１の線路および第２の線路が形成されている。これら第１の線路および第２の線路の各々の一端は、電子部品である負荷に接続されている。また、第１の線路の他端は電流源としてのバッテリの出力部（一方の電極）に接続され、第２の線路の他端はバッテリの入力部（他方の電極）に接続されている。この構成により、この回路基板では、第１の線路には、電流源から負荷に向けて供給電流が流れ、他方、第２の線路には、供給電流とは反対の方向に負荷からの戻り電流が流れることになり、供給電流および戻り電流の各々の電流値はともに同じになる。

この場合、第１の線路と第２の線路の周囲における各磁界強度は、各線路に流れる電流の電流値が同じで、かつ逆向きであることから、互いに打ち消し合う。このため、この回路基板では、相互に微小間隔で近接して形成された第１の線路および第２の線路の全体の周囲における磁界強度を小さくすることができ、その結果として不要電磁波を低減することが可能となっている。

特開２００４−１２８２１２号公報（第２−３頁、第４−５図）

ところで、本願発明者は、上記構造の第１の線路および第２の線路を有する回路基板を用いて構成されたスキャナ装置７２、およびこのスキャナ装置７２を備えた測定装置７１（図５参照）を開発した。この測定装置７１は、一例として、複数（ｎ個）の測定対象８１_１，８１_２，・・・，８１_ｎ（特に区別しないときには、測定対象８１ともいう。なお、ｎは２以上の整数）の物理量としてのインピーダンスを四端子対法で測定する測定装置であって、上記したスキャナ装置７２に加えて、測定器本体３およびプローブユニット４を備えている。

測定器本体３は、図５に示すように、電流源１１、電流計１２、電圧計１３および処理部１４を備えている。プローブユニット４は、測定対象８１の個数に対応した２ｎ対（４×ｎ個）のプローブピン２１_ａ１，２１_ｂ１，２２_ａ１，２２_ｂ１、２１_ａ２，２１_ｂ２，２２_ａ２，２２_ｂ２、・・・、２１_ａｎ，２１_ｂｎ，２２_ａｎ，２２_ｂｎ（特に区別しないときには、プローブピン２１_ａ，２１_ｂ，２２_ａ，２２_ｂともいう）と、ｎ個の短絡用配線２３_１，２３_２，・・・，２３_ｎとを備えている。

スキャナ装置７２は、図５に示すように、４本のシールドケーブル３１，３２，３３，３４を介して測定器本体３と接続されると共に、ｎ個の測定対象８１のうちの対応する１つの測定対象８１に対応する２対（４本）のプローブピン２１_ａ，２１_ｂ，２２_ａ，２２_ｂを介して接続される４本のシールドケーブルを１組として、測定対象８１と同数のｎ組のシールドケーブル４１_１，４２_１，４３_１，４４_１、４１_２，４２_２，４３_２，４４_２、・・・，４１_ｎ，４２_ｎ，４３_ｎ，４４_ｎ（特に区別しないときには、シールドケーブル４１，４２，４３，４４ともいう）を介してプローブユニット４と接続された回路基板７３を有している。この回路基板７３には、シールドケーブル４１，４２，４３，４４の各組に対応して、３個のオンオフスイッチ（２つの接点が連動する２極単投型のスイッチ。以下、単に「スイッチ」ともいう）がｎ組（スイッチ５１_１，５２_１，５３_１、５１_２，５２_２，５３_２、・・・，５１_ｎ，５２_ｎ，５３_ｎ）実装されている。

この構成により、スキャナ装置７２は、スイッチ５１_１，５２_１，５３_１で構成されるスイッチの組ＳＷ_１、スイッチ５１_２，５２_２，５３_２で構成されるスイッチの組ＳＷ_２、・・・、スイッチ５１_ｎ，５２_ｎ，５３_ｎで構成されるスイッチの組ＳＷ_ｎのうちの任意の１つのスイッチの組ＳＷ_ｉ（ｉ番目のスイッチの組ＳＷ。ｉは１以上ｎ以下の任意の整数。以下、区別しないときにはスイッチの組ＳＷともいう）を構成する３個のスイッチ５１_ｉ，５２_ｉ，５３_ｉのみがオン状態に制御され、残りのスイッチの組ＳＷを構成するすべてのスイッチがすべてオフ状態に制御されることで、測定対象８１_１，８１_２，・・・，８１_ｎのうちのｉ番目の測定対象８１_ｉを、ｉ番目のシールドケーブルの組（シールドケーブル４１_ｉ，４２_ｉ，４３_ｉ，４４_ｉ）を介してシールドケーブル３１，３２，３３，３４に、ひいてはこのシールドケーブル３１，３２，３３，３４を介して測定器本体３の電流源１１、電流計１２および電圧計１３に選択的に接続することが可能となっている。

具体的には、この回路基板７３では、任意の１つのスイッチの組ＳＷ_ｉ（スイッチ５１_ｉ，５２_ｉ，５３_ｉ）がオン状態に制御されたときには、シールドケーブル３１，３２に接続される各線路（シールドケーブル３１の芯線およびシールド部材（芯線を覆う筒状の部材。以下、単に「シールド」ともいう）にそれぞれ接続される一対の電流主供給線路Ｈｃ１，Ｈｃ２、シールドケーブル３２の芯線およびシールドにそれぞれ接続される一対の電流主検出線路Ｌｃ１，Ｌｃ２）、およびｉ番目の測定対象８１_ｉに接続されるｉ番目のシールドケーブルの組（シールドケーブル４１_ｉ，４２_ｉ，４３_ｉ，４４_ｉ）と一対の電流主供給線路Ｈｃ１，Ｈｃ２および一対の電流主検出線路Ｌｃ１，Ｌｃ２とを接続する各線路（電流副供給線路６１_１，６２_１、６１_２，６２_２、・・・，６１_ｎ，６２_ｎおよび電流副検出線路６３_１，６４_１、６３_２，６４_２、・・・，６３_ｎ，６４_ｎのうちのｉ番目の電流副供給線路６１_ｉ，６２_ｉおよび電流副検出線路６３_ｉ，６４_ｉ。スイッチ５１_ｉ，５２_ｉが介装された電流副供給線路および電流副検出線路）に、電流源１１から出力されると共に、測定対象８１_ｉ、電流計１２およびｉ番目の短絡用配線２３_ｉを経由して電流源１１に戻る測定用電流Ｉが流れる。

このことから、この回路基板７３では、電流主供給線路Ｈｃ１，Ｈｃ２の組、電流主検出線路Ｌｃ１，Ｌｃ２の組、ｉ番目の電流副供給線路６１_ｉ，６２_ｉの組、およびｉ番目の電流副検出線路６３_ｉ，６４_ｉの組のそれぞれについて、互いに沿うようにして形成すると共に背景技術において説明した回路基板における第１の線路および第２の線路の構造を採用して、各線路の組（電流主供給線路Ｈｃ１，Ｈｃ２の組、電流主検出線路Ｌｃ１，Ｌｃ２の組、ｉ番目の電流副供給線路６１_ｉ，６２_ｉの組、およびｉ番目の電流副検出線路６３_ｉ，６４_ｉの組）の周囲における磁界強度の低減を図っている。

ところで、測定対象８１によっては、ある程度大きな電流値の測定用電流Ｉを供給する必要がある場合があることから、スキャナ装置７２の回路基板７３における測定用電流Ｉの流れる各組の線路の電流容量をそれに見合うものにする必要がある。この場合、線路の幅を広くして電流容量を大きくするのが一般的な手法である。

しかしながら、上記の第１の線路および第２の線路の構造が採用された回路基板７３内の上記した各線路の組では、電流主供給線路Ｈｃ１，Ｈｃ２の組を例に挙げて説明すると、図６に示すように、この２つの電流主供給線路Ｈｃ１，Ｈｃ２が互いに沿った構成（つまり、互いが微小間隔ｄで近接する構成）のため、電流容量を大きくすべく電流主供給線路Ｈｃ１，Ｈｃ２の幅Ｗを同図における左図の状態から右図の状態に広くした（大きくした）場合、２つの電流主供給線路Ｈｃ１，Ｈｃ２間の静電容量Ｃ（線間容量）の容量値が大幅に増加し、その結果、測定用電流Ｉの電流波形が鈍ったり、測定用電流Ｉに大きな遅延が生じたりするといった課題が生じる。

本発明は、かかる課題に鑑みてなされたものであり、線路の周囲における磁界強度の低減と線路の電流容量の増加とを図りつつ、線間容量の大幅な増加を回避し得る回路基板を用いて構成されたスキャナ装置、およびこのスキャナ装置を備えた測定装置を提供することを主目的とする。

上記目的を達成すべく、請求項１記載のスキャナ装置は、同じ電流が流れる１つの電流経路を構成する第１線路、第２線路、第３線路および第４線路が互いに沿った状態で形成されると共に、前記第１線路に流れる前記電流の向きを基準として、前記第２線路および前記第４線路には前記電流が逆の向きに流れ、前記第３線路には前記電流が同じ向きに流れる回路基板であって、２ｋ層（ｋは２以上の整数）の導体層を有すると共に、前記第１線路、前記第２線路、前記第３線路および前記第４線路は、同じｋ本の分割線路でそれぞれ構成され、前記第１線路の前記ｋ本の分割線路は、一方の表面側に位置するｋ層の前記導体層に、他方の表面側から平面視した状態において当該ｋ層の導体層のうちの最も手前側の導体層に形成された１本の分割線路を第１基準分割線路として残りの導体層に形成された各分割線路が当該第１基準分割線路の背面側に隠れる状態で１本ずつ形成され、前記第２線路の前記ｋ本の分割線路は、前記他方の表面側に位置する他のｋ層の前記導体層に、前記一方の表面側から平面視した状態において当該他のｋ層の導体層のうちの最も手前側の導体層に形成された１本の分割線路である第２基準分割線路が前記第１基準分割線路と同等の幅で、かつ当該第１基準分割線路と正対した状態で形成されると共に残りの導体層に形成された各分割線路が前記第２基準分割線路の背面側に隠れる状態で１本ずつ形成され、前記第３線路の前記ｋ本の分割線路は、前記第１線路の前記ｋ本の分割線路が形成された前記ｋ層の導体層に、前記他方の表面側から平面視した状態において当該ｋ層の導体層のうちの最も手前側の導体層に形成された１本の分割線路を第３基準分割線路として残りの導体層に形成された各分割線路が当該第３基準分割線路の背面側に隠れる状態で１本ずつ形成され、前記第４線路の前記ｋ本の分割線路は、前記第２線路の前記ｋ本の分割線路が形成された前記他のｋ層の導体層に、前記一方の表面側から平面視した状態において当該他のｋ層の導体層のうちの最も手前側の導体層に形成された１本の分割線路である第４基準分割線路が前記第３基準分割線路と同等の幅で、かつ当該第３基準分割線路と正対した状態で形成されると共に残りの導体層に形成された各分割線路が前記第４基準分割線路の背面側に隠れる状態で１本ずつ形成されている回路基板を備え、前記回路基板には、電流源に接続される一対の電流主供給線と電流計に接続される一対の電流主検出線とが接続されると共に、複数の測定対象のうちの対応する１つの測定対象の一方の端子に接続される第１電流副供給線、当該１つの測定対象の他方の端子に接続される第１電流副検出線、当該１つの測定対象に対応して配設された短絡部材の一方の端子に接続される第２電流副供給線および当該短絡部材の他方の端子に接続される第２電流副検出線の組が当該測定対象と同数接続され、前記一対の電流主供給線に接続された一対の電流主供給線路および前記一対の電流主検出線に接続された一対の電流主検出線路が互いに沿って形成されることにより当該一対の電流主供給線路が一つの前記第１線路および前記第２線路として形成されると共に、当該一対の電流主検出線路が一つの前記第３線路および前記第４線路として形成され、前記第１電流副供給線および前記第２電流副供給線と前記一対の電流主供給線路とを接続する一対の電流副供給線路、並びに前記第１電流副検出線および前記第２電流副検出線と前記一対の電流主検出線路とを接続する一対の電流副検出線路が互いに沿って形成されることにより当該一対の電流副供給線路が他の前記第１線路および前記第２線路として形成されると共に、当該一対の電流副検出線路が他の前記第３線路および前記第４線路として形成され、かつ前記一対の電流副供給線路に介装された状態で第１スイッチが実装されると共に、前記一対の電流副検出線路に介装された状態で第２スイッチが実装されて、前記測定対象と同数の前記第１電流副供給線、前記第２電流副供給線、前記第１電流副検出線および前記第２電流副検出線の組のうちの任意の１つの組に接続された前記一対の電流副供給線路および前記一対の電流副検出線路にそれぞれ介装された前記第１スイッチおよび前記第２スイッチだけを選択的にオン状態に制御することにより、前記任意の１つの前記第１電流副供給線、前記第２電流副供給線、前記第１電流副検出線および前記第２電流副検出線の組に接続される１つの前記測定対象を前記一対の電流主供給線および前記一対の電流主検出線に選択的に接続する。
また、請求項２記載のスキャナ装置は、請求項１記載のスキャナ装置において、前記第１線路、前記第２線路、前記第３線路および前記第４線路の前記各分割線路は、同等の幅で形成されている。

また、請求項３記載の測定装置は、請求項１または２記載のスキャナ装置と、前記一対の電流主供給線を介して前記スキャナ装置に接続された電流源と、前記一対の電流主検出線を介して前記スキャナ装置に接続された電流計と、前記複数の測定対象のうちの前記スキャナ装置によって前記一対の電流主供給線および前記一対の電流主検出線に選択的に接続された１つの測定対象に対して前記電流源から、当該一対の電流主供給線、前記一対の電流主供給線路、オン状態に制御された前記第１スイッチが介装された前記一対の電流副供給線路、当該一対の電流副供給線路に接続された前記第１電流副供給線および前記第２電流副供給線、当該第１電流副供給線に前記一方の端子が接続された前記１つの測定対象、当該第２電流副供給線に前記一方の端子が接続された前記短絡部材、当該１つの測定対象の前記他方の端子に接続された前記第１電流副検出線、当該短絡部材の前記他方の端子に接続された前記第２電流副検出線、当該第１電流副検出線および当該第２電流副検出線に接続されると共にオン状態に制御された前記第２スイッチが介装された前記一対の電流副検出線路、前記一対の主電流検出線路、前記一対の電流主検出線、並びに前記電流計で構成される電流経路で前記電流が流れた際に、当該１つの測定対象に発生する電圧を測定する電圧計と、前記電流計で測定される前記電流経路に流れる前記電流と前記電圧計で測定される前記電圧とに基づいて前記１つの測定対象の物理量を測定する処理部とを備えている。

請求項１記載のスキャナ装置、およびこのスキャナ装置を備えた請求項３記載の測定装置によれば、電流経路を構成する一対の電流主供給線路（一つの第１線路および第２線路）、一対の電流主検出線路（一つの第３線路および第４線路）、一対の電流副供給線路（他の第１線路および第２線路）および一対の電流副検出線路（他の第３線路および第４線路）について、同じｋ本の分割線路に分けてそれぞれ形成することで断面積（または表面積）を増やして電流容量の増加を図ることができる。この結果、この回路基板を有するスキャナ装置を備えた測定装置によれば、測定対象にある程度大きな電流値の測定用の電流を供給した状態で測定対象の物理量を測定することができる。また、この回路基板、スキャナ装置および測定装置によれば、各電流主供給線路および各電流主検出線路が互いに沿った状態で形成される領域に含まれるそれぞれの部位、並びに各電流副供給線路および各電流副検出線路が互いに沿った状態で形成される領域に含まれるそれぞれの部位について、それぞれの周囲における磁界強度を大幅に低減しつつ、線間容量が大幅に増加するという事態を確実に回避することができる。このため、この回路基板を有するスキャナ装置を備えた測定装置によれば、回路基板からの不要電磁波の発生を低減しつつ、かつ測定用の電流の電流波形が鈍ったり、測定用の電流に大きな遅延が生じたりするといった事態の発生を回避しつつ、測定対象の物理量を正確に測定することができる。

請求項２記載のスキャナ装置、およびこのスキャナ装置を備えた請求項３記載の測定装置によれば、各電流主供給線路および各電流主検出線路が互いに沿った状態で形成される領域に含まれるそれぞれの部位、並びに各電流副供給線路および各電流副検出線路が互いに沿った状態で形成される領域に含まれるそれぞれの部位について、各部位の分割線路を同じ幅に形成して、各基準分割線路の背面側に残りの分割線路を隠すという構成を採用したとことにより、各線路の電流容量を、線間容量の大幅な増加という事態を確実に回避しつつ最大にすることができる。

回路基板ＰＢ、スキャナ装置２および測定装置１の構成図である。回路基板ＰＢに形成された１つの第１線路、第４線路、第２線路および第３線路としての一対の電流主供給線路Ｈｃ１，Ｈｃ２および一対の電流主検出線路Ｌｃ１，Ｌｃ２の構造を説明するための説明図である。電流主供給線路Ｈｃ１，Ｈｃ２および電流主検出線路Ｌｃ１，Ｌｃ２の構造を説明するための図２における破線で示される仮想平面ＰＬに沿った回路基板ＰＢの要部断面図である。電流主供給線路Ｈｃ１，Ｈｃ２および電流主検出線路Ｌｃ１，Ｌｃ２の他の構造を説明するための図２における破線で示される仮想平面ＰＬに沿った回路基板ＰＢの要部断面図である。従来の回路基板７３、スキャナ装置７２および測定装置７１の構成図である。測定用電流Ｉに対する電流容量を大きくすべく図５の回路基板７３に形成される電流主供給線路Ｈｃ１，Ｈｃ２の幅Ｗを広くした場合に生じる課題を説明するための説明図である。

以下、スキャナ装置および測定装置の各実施の形態について、添付図面を参照して説明する。

最初に、測定装置としての測定装置１の構成について説明する。測定装置１は、図１に示すように、スキャナ装置２、測定器本体３およびプローブユニット４を備え、プローブユニット４に接触させられたｎ個の測定対象８１_１，８１_２，・・・，８１_ｎのうちの任意の１つをスキャナ装置２を介して測定器本体３に接続して、その物理量としてのインピーダンスを四端子対法で測定可能に構成されている。

まず、測定器本体３およびプローブユニット４について説明する。測定器本体３は、上記した測定装置７１の測定器本体３と同等に構成されて、電流源１１、電流計１２、電圧計１３および処理部１４を備えている。

プローブユニット４も上記した測定装置７１のプローブユニット４と同等に構成されて、複数の測定対象８１_１，８１_２，・・・，８１_ｎの個数（ｎ個）に対応した２ｎ対（４×ｎ個）のプローブピン２１_ａ１，２１_ｂ１，２２_ａ１，２２_ｂ１、２１_ａ２，２１_ｂ２，２２_ａ２，２２_ｂ２、・・・、２１_ａｎ，２１_ｂｎ，２２_ａｎ，２２_ｂｎと、短絡部材としてのｎ個の短絡用配線２３_１，２３_２，・・・，２３_ｎとを備えて構成されている。プローブピン２１_ａ１，２１_ｂ１，２２_ａ１，２２_ｂ１、プローブピン２１_ａ２，２１_ｂ２，２２_ａ２，２２_ｂ２、・・・、プローブピン２１_ａｎ，２１_ｂｎ，２２_ａｎ，２２_ｂｎのうちのプローブピン２１_ａ１，２１_ｂ１、プローブピン２１_ａ２，２１_ｂ２、・・・、プローブピン２１_ａｎ，２１_ｂｎは、対応する測定対象８１_１の一方の端子、対応する測定対象８１_２の一方の端子、・・・、および対応する測定対象８１_ｎの一方の端子にそれぞれ接触され、プローブピン２２_ａ１，２２_ｂ１、プローブピン２２_ａ２，２２_ｂ２、・・・、プローブピン２１_ａｎ，２１_ｂｎは、対応する測定対象８１_１の他方の端子、対応する測定対象８１_２の他方の端子、・・・、および対応する測定対象８１_ｎの他方の端子にそれぞれ接触される。また、後述するように、各測定対象８１_１，８１_２，・・・，８１_ｎに対応して配設されたシールドケーブル４１_１，４２_１，４３_１，４４_１の組、シールドケーブル４１_２，４２_２，４３_２，４４_２の組、・・・、シールドケーブル４１_ｎ，４２_ｎ，４３_ｎ，４４_ｎの組と、上記のプローブピン２１_ａ１，２１_ｂ１，２２_ａ１，２２_ｂ１，２１_ａ２，２１_ｂ２，２２_ａ２，２２_ｂ２、・・・、２１_ａｎ，２１_ｂｎ，２２_ａｎ，２２_ｂｎおよび短絡用配線２３_１，２３_２，・・・，２３_ｎのうちの同じ測定対象８１に対応するプローブピン２１_ａ，２１_ｂ，２２_ａ，２２_ｂおよび短絡用配線２３とは、共通の接続形態で互いに接続されている。

この共通の接続形態について、同じ測定対象８１_１に対応するシールドケーブル４１_１，４２_１，４３_１，４４_１の組と、プローブピン２１_ａ１，２１_ｂ１，２２_ａ１，２２_ｂ１および短絡用配線２３_１とを例に挙げて説明する。プローブピン２１_ａ１，２１_ｂ１には、シールドケーブル４１_１，４３_１の各芯線が接続され、プローブピン２２_ａ１，２２_ｂ１には、シールドケーブル４２_１，４４_１の各芯線が接続されている。また、短絡用配線２３_１の一方の端子には、シールドケーブル４１_１のシールドが接続されると共に、短絡用配線２３_１の他方の端子には、シールドケーブル４２_１のシールドが接続されている。

スキャナ装置としてのスキャナ装置２は、回路基板としての回路基板（多層基板）ＰＢを備え、回路基板ＰＢには、電流源１１に接続される一対の電流主供給線としての芯線およびシールドを有するシールドケーブル３１、電流計１２に接続される一対の電流主検出線としての芯線およびシールドを有するシールドケーブル３２、それぞれの芯線が電圧計１３に接続される一対の電圧主検出線として機能する２本のシールドケーブル３３，３４が接続されている。

また、回路基板ＰＢには、ｎ個の測定対象８１_１，８１_２，・・・，８１_ｎのうちの対応する１個の測定対象８１_ｉ（ｉ番目の測定対象８１。ｉは１以上ｎ以下の任意の整数）の一対の端子のうちの一方の端子に第１電流副供給線として機能する芯線がプローブピン２１_ａｉを介して接続されるシールドケーブル４１_ｉ、この一方の端子に第１電圧副検出線として機能する芯線がプローブピン２１_ｂｉを介して接続されるシールドケーブル４３_ｉ、この一対の端子のうちの他方の端子に第１電流副検出線として機能する芯線がプローブピン２２_ａｉを介して接続されるシールドケーブル４２_ｉ、およびこの他方の端子に第２電圧副検出線として機能する芯線がプローブピン２２_ｂｉを介して接続されるシールドケーブル４４_ｉで構成されるシールドケーブルの組が測定対象８１と同数（ｎ組）接続されている。

また、回路基板ＰＢには、シールドケーブル３１の芯線およびシールド（一対の電流主供給線）に接続された一対の電流主供給線路Ｈｃ１，Ｈｃ２が形成されると共に、シールドケーブル３２の芯線およびシールド（一対の電流主検出線）に接続された一対の電流主検出線路Ｌｃ１，Ｌｃ２が形成されている。また、一対の電圧主検出線のうちの一方の電圧主検出線として機能するシールドケーブル３３の芯線および他方の電圧主検出線として機能するシールドケーブル３４の芯線に接続された一対の電圧主検出線路Ｈｐ，Ｌｐが形成されている。なお、シールドケーブル３３，３４の各シールドは、回路基板ＰＢにおける基準電位Ｇ（グランド電位）に規定されている。

また、回路基板ＰＢには、ｎ個の測定対象８１_１，８１_２，・・・，８１_ｎのそれぞれに対応して接続されたシールドケーブル４１_１，４１_２，・・・，４１_ｎの第１電流副供給線として機能する各芯線と電流主供給線路Ｈｃ１とを接続する一方の電流副供給線路６１_１，６１_２，・・・，６１_ｎが形成されると共に、ｎ個の測定対象８１_１，８１_２，・・・，８１_ｎに対応して配設された短絡部材としての短絡用配線２３_１，２３_２，・・・，２３_ｎの一方の端子に接続されて第２電流副供給線として機能するシールドケーブル４１_１，４１_２，・・・，４１_ｎの各シールドと電流主供給線路Ｈｃ２とを接続する他方の電流副供給線路６２_１，６２_２，・・・，６２_ｎが形成されている。

また、回路基板ＰＢには、ｎ個の測定対象８１_１，８１_２，・・・，８１_ｎのそれぞれに対応して接続されたシールドケーブル４２_１，４２_２，・・・，４２_ｎの第１電流副検出線として機能する各芯線と電流主検出線路Ｌｃ１とを接続する一方の電流副検出線路６３_１，６３_２，・・・，６３_ｎが形成されると共に、ｎ個の短絡用配線２３_１，２３_２，・・・，２３_ｎの他方の端子に接続されて第２電流副検出線として機能するシールドケーブル４２_１，４２_２，・・・，４２_ｎの各シールドと電流主検出線路Ｌｃ２とを接続する他方の電流副検出線路６４_１，６４_２，・・・，６４_ｎが形成されている。

また、回路基板ＰＢには、ｎ個の測定対象８１_１，８１_２，・・・，８１_ｎのそれぞれに対応して接続されたシールドケーブル４３_１，４３_２，・・・，４３_ｎの第１電圧副検出線として機能する各芯線と電圧主検出線路Ｈｐとを接続する一方の電圧副検出線路６５_１，６５_２，・・・，６５_ｎが形成されると共に、ｎ個の測定対象８１_１，８１_２，・・・，８１_ｎのそれぞれに対応して接続されたシールドケーブル４４_１，４４_２，・・・，４４_ｎの第２電圧副検出線として機能する各芯線と電圧主検出線路Ｌｐとを接続する他方の電圧副検出線路６６_１，６６_２，・・・，６６_ｎが形成されている。なお、各シールドケーブル４３，４４の各シールドは、回路基板ＰＢにおける基準電位Ｇに規定されている。

また、回路基板ＰＢには、一対の電流副供給線路６１_１，６２_１、一対の電流副供給線路６１_２，６２_２、・・・、一対の電流副供給線路６１_ｎ，６２_ｎのそれぞれに介装された状態で第１スイッチ（２極単投型のスイッチ）５１_１，５１_２，・・・，５１_ｎ（以下、区別しないときは第１スイッチ５１ともいう）が実装されている。また、一対の電流副検出線路６３_１，６４_１、一対の電流副検出線路６３_２，６４_２、・・・、一対の電流副検出線路６３_ｎ，６４_ｎのそれぞれに介装された状態で第２スイッチ（２極単投型のスイッチ）５２_１，５２_２，・・・，５２_ｎ（以下、区別しないときは第２スイッチ５２ともいう）が実装されている。また、一対の電圧副検出線路６５_１，６６_１、一対の電圧副検出線路６５_２，６６_２、・・・、一対の電圧副検出線路６５_ｎ，６６_ｎのそれぞれに介装された状態で第３スイッチ（２極単投型のスイッチ）５３_１，５３_２，・・・，５３_ｎ（以下、区別しないときは第３スイッチ５３ともいう）が実装されている。また、第１スイッチ５１_１，５１_２，・・・，５１_ｎ、第２スイッチ５２_１，５２_２，・・・，５２_ｎおよび第３スイッチ５３_１，５３_２，・・・，５３_ｎは、オン・オフの切り替えが処理部１４によって制御される。

また、回路基板ＰＢでは、測定用電流Ｉの電流経路を構成する一対の電流主供給線路Ｈｃ１，Ｈｃ２および一対の電流主検出線路Ｌｃ１，Ｌｃ２については、同じｋ本（ｋは２以上の整数）の分割線路に分けて形成されて電流容量の増加が図られると共に、互いに沿って形成可能な（例えば、一定の微小間隔を空けて並設された状態に形成可能な）領域ＡＲ１に含まれるそれぞれの部位については、図２，３に示す構造となるように形成されて、各線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２の全体について、その周囲における磁界強度の低減が図られると共に、線間容量の大幅な増加の回避が図られている。

また、回路基板ＰＢでは、同様にして測定用電流Ｉの電流経路を構成する一対の電流副供給線路６１，６２および一対の電流副検出線路６３，６４の各組（具体的には、各線路６１_１，６２_１，６３_１，６４_１の組、各線路６１_２，６２_２，６３_２，６４_２の組、・・・、各線路６１_ｎ，６２_ｎ，６３_ｎ，６４_ｎの組のそれぞれ）についても、同じｋ本（ｋは２以上の整数）の分割線路に分けて形成されて電流容量の増加が図られると共に、互いに沿って形成可能な領域ＡＲ２に含まれるそれぞれの部位については、図２，３に示す構造となるように形成されて、各線路６１，６２，６３，６４の全体について、その周囲における磁界強度の低減が図られると共に、線間容量の大幅な増加の回避が図られている。なお、同じ１つの線路を構成する各分割線路については、図示はしないが、各端部においてスルーホールなどを介して互いに連結されている。

以下、４つの線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２の各分割線路の領域ＡＲ１での構成、および４つの線路６１，６２，６３，６４の組の各分割線路の領域ＡＲ２での構成について、４つの線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２の各分割線路を例に挙げて図２，３を参照して説明する。なお、各線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２の各分割線路の数ｋは一例として３個とし、この数ｋ（＝３）に対応して回路基板ＰＢには２ｋ層（本例では６層）の導体層が同じ厚み（例えば、数十μｍ）で、かつ相互に微小間隔ｄ_１（例えば、数百μｍ）を空けて形成されているものとする。また、線路Ｈｃ１の各分割線路については符号Ｈｃ１ａ，Ｈｃ１ｂ，Ｈｃ１ｃを付して表し、線路Ｈｃ２の各分割線路については符号Ｈｃ２ａ，Ｈｃ２ｂ，Ｈｃ２ｃを付して表し、線路Ｌｃ１の各分割線路については符号Ｌｃ１ａ，Ｌｃ１ｂ，Ｌｃ１ｃを付して表し、線路Ｌｃ２の各分割線路については符号Ｌｃ２ａ，Ｌｃ２ｂ，Ｌｃ２ｃを付して表すものとする。

まず、回路基板ＰＢには、上記したように６層の導体層が、図３に示すように、一方の表面Ｓ１（図３における上側の表面）側から、導体層ＣＬ_１，ＣＬ_２，ＣＬ_３，ＣＬ_４，ＣＬ_５，ＣＬ_６の順に形成されている。この場合、導体層ＣＬ_１は、回路基板ＰＢの一方の表面Ｓ１に形成された導体層であり、導体層ＣＬ_６は、回路基板ＰＢの他方の表面Ｓ２（図３における下側の表面）に形成された導体層であり、導体層ＣＬ_２，ＣＬ_３，ＣＬ_４，ＣＬ_５は、回路基板ＰＢの内部に形成された導体層（内層）である。

また、線路（第１線路）Ｈｃ１の各分割線路Ｈｃ１ａ，Ｈｃ１ｂ，Ｈｃ１ｃは、回路基板ＰＢにおける一方の表面Ｓ１側に位置するｋ層（この例では、導体層ＣＬ_３，ＣＬ_２，ＣＬ_１の３層）に、他方の表面Ｓ２側から平面視した状態において、この３層の導体層ＣＬ_１，ＣＬ_２，ＣＬ_３のうちの最も手前側の導体層ＣＬ_３に形成された１本の分割線路Ｈｃ１ａを第１基準分割線路（以下、第１基準分割線路Ｈｃ１ａともいう）として残りの導体層ＣＬ_２に形成された分割線路Ｈｃ１ｂおよび導体層ＣＬ_１に形成された分割線路Ｈｃ１ｃが第１基準分割線路Ｈｃ１ａの背面側に隠れる状態で１本ずつ形成されている。

また、線路Ｈｃ１の各分割線路Ｈｃ１ｂ，Ｈｃ１ｃについては、本例では図２，３に示すように、分割線路Ｈｃ１ｂが第１基準分割線路Ｈｃ１ａと同等の幅Ｗ（例えば約１ｍｍ）で、かつ第１基準分割線路Ｈｃ１ａと正対した状態で形成され、また分割線路Ｈｃ１ｃが分割線路Ｈｃ１ｂと同等の幅Ｗで、かつ分割線路Ｈｃ１ｂと正対した状態で形成されることで、第１基準分割線路Ｈｃ１ａの背面側に隠れる状態となるように構成されている。

また、線路（第２線路）Ｌｃ１の各分割線路Ｌｃ１ａ，Ｌｃ１ｂ，Ｌｃ１ｃは、回路基板ＰＢにおける他方の表面Ｓ２側に位置するｋ層（この例では、導体層ＣＬ_４，ＣＬ_５，ＣＬ_６の３層）に、一方の表面Ｓ１側から平面視した状態において、この３層の導体層ＣＬ_４，ＣＬ_５，ＣＬ_６のうちの最も手前側の導体層ＣＬ_４に形成された１本の分割線路Ｌｃ１ａを第２基準分割線路（以下、第２基準分割線路Ｌｃ１ａともいう）として、第２基準分割線路Ｌｃ１ａが第１基準分割線路Ｈｃ１ａと同等の幅Ｗで、かつ第１基準分割線路Ｈｃ１ａと正対した状態で形成される（図２，３参照）と共に、残りの導体層ＣＬ_５に形成された分割線路Ｌｃ１ｂおよび導体層ＣＬ_６に形成された分割線路Ｌｃ１ｃが第２基準分割線路Ｌｃ１ａの背面側に隠れる状態で１本ずつ形成されている。

また、線路Ｌｃ１の各分割線路Ｌｃ１ｂ，Ｌｃ１ｃについては、本例では図２，３に示すように、分割線路Ｌｃ１ｂが第２基準分割線路Ｌｃ１ａと同等の幅Ｗで、かつ第２基準分割線路Ｌｃ１ａと正対した状態で形成され、また分割線路Ｌｃ１ｃが分割線路Ｌｃ１ｂと同等の幅Ｗで、かつ分割線路Ｌｃ１ｂと正対した状態で形成されることで、第２基準分割線路Ｌｃ１ａの背面側に隠れる状態となるように構成されている。

また、線路（第３線路）Ｌｃ２の各分割線路Ｌｃ２ａ，Ｌｃ２ｂ，Ｌｃ２ｃは、第１線路としての線路Ｈｃ１の各分割線路Ｈｃ１ａ，Ｈｃ１ｂ，Ｈｃ１ｃが形成されたｋ層（導体層ＣＬ_３，ＣＬ_２，ＣＬ_１の３層）に、他方の表面Ｓ２側から平面視した状態において、この３層の導体層ＣＬ_１，ＣＬ_２，ＣＬ_３のうちの最も手前側の導体層ＣＬ_３に形成された１本の分割線路Ｌｃ２ａを第３基準分割線路（以下、第３基準分割線路Ｌｃ２ａともいう）として残りの導体層ＣＬ_２に形成された分割線路Ｌｃ２ｂおよび導体層ＣＬ_１に形成された分割線路Ｌｃ２ｃが第３基準分割線路Ｌｃ２ａの背面側に隠れる状態で１本ずつ形成されている。また、第３基準分割線路Ｌｃ２ａは、第１基準分割線路Ｈｃ１ａに沿って、かつ微小間隔ｄ_３（例えば、数百μｍ）を空けた状態で形成されている。

また、線路Ｌｃ２の各分割線路Ｌｃ２ｂ，Ｌｃ２ｃについては、本例では図２，３に示すように、分割線路Ｌｃ２ｂが第３基準分割線路Ｌｃ２ａと同等の幅Ｗで、かつ第３基準分割線路Ｌｃ２ａと正対した状態で形成され、また分割線路Ｌｃ２ｃが分割線路Ｌｃ２ｂと同等の幅Ｗで、かつ分割線路Ｌｃ２ｂと正対した状態で形成されることで、第３基準分割線路Ｌｃ２ａの背面側に隠れる状態となるように構成されている。

また、線路（第４線路）Ｈｃ２の各分割線路Ｈｃ２ａ，Ｈｃ２ｂ，Ｈｃ２ｃは、第２線路としての線路Ｌｃ１の各分割線路Ｌｃ１ａ，Ｌｃ１ｂ，Ｌｃ１ｃが形成されたｋ層（導体層ＣＬ_４，ＣＬ_５，ＣＬ_６の３層）に、一方の表面Ｓ１側から平面視した状態において、この３層の導体層ＣＬ_４，ＣＬ_５，ＣＬ_６のうちの最も手前側の導体層ＣＬ_４に形成された１本の分割線路Ｈｃ２ａを第４基準分割線路（以下、第４基準分割線路Ｈｃ２ａともいう）として、第４基準分割線路Ｈｃ２ａが第３基準分割線路Ｌｃ２ａと同等の幅Ｗで、かつ第３基準分割線路Ｌｃ２ａと正対した状態で形成される（図２，３参照）と共に、残りの導体層ＣＬ_５に形成された分割線路Ｈｃ２ｂおよび導体層ＣＬ_６に形成された分割線路Ｈｃ２ｃが第４基準分割線路Ｈｃ２ａの背面側に隠れる状態で１本ずつ形成されている。また、第４基準分割線路Ｈｃ２ａは、第２基準分割線路Ｌｃ１ａに沿って、かつ微小間隔ｄ_３を空けた状態で形成されている。

また、線路Ｈｃ２の各分割線路Ｈｃ２ｂ，Ｈｃ２ｃについては、本例では図２，３に示すように、分割線路Ｈｃ２ｂが第４基準分割線路Ｈｃ２ａと同等の幅Ｗで、かつ第４基準分割線路Ｈｃ２ａと正対した状態で形成され、また分割線路Ｈｃ２ｃが分割線路Ｈｃ２ｂと同等の幅Ｗで、かつ分割線路Ｈｃ２ｂと正対した状態で形成されることで、第４基準分割線路Ｈｃ２ａの背面側に隠れる状態となるように構成されている。

また、この４つの線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２の分割線路Ｈｃ１ａ，Ｈｃ１ｂ，Ｈｃ１ｃ、分割線路Ｈｃ２ａ，Ｈｃ２ｂ，Ｈｃ２ｃ、分割線路Ｌｃ１ａ，Ｌｃ１ｂ，Ｌｃ１ｃおよび分割線路Ｌｃ２ａ，Ｌｃ２ｂ，Ｌｃ２ｃでは、測定用電流Ｉが分流してそれぞれに流れ、図３に示すように、各分割線路Ｈｃ１ａ，Ｈｃ１ｂ，Ｈｃ１ｃに紙面の奥手側から手前側に向かう向きでこの分流した測定用電流Ｉが流れるものとしたときに、分割線路Ｌｃ２ａ，Ｌｃ２ｂ，Ｌｃ２ｃには分割線路Ｈｃ１ａ，Ｈｃ１ｂ，Ｈｃ１ｃと同じ向きで分流した測定用電流Ｉが流れ、分割線路Ｌｃ１ａ，Ｌｃ１ｂ，Ｌｃ１ｃおよび分割線路Ｈｃ２ａ，Ｈｃ２ｂ，Ｈｃ２ｃには、同図に示すように、分割線路Ｈｃ１ａ，Ｈｃ１ｂ，Ｈｃ１ｃとは逆の向き（紙面の手前側から奥手側に向かう向き）で分流した測定用電流Ｉが流れる。

この場合、互いに沿って（微小間隔ｄ_１，ｄ_２で）形成された領域ＡＲ１内の４つの線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２のうちの２本（本例では線路Ｈｃ１，Ｌｃ２）には同じ向きで測定用電流Ｉが流れ、かつ線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２のうちの残りの２本（本例では線路Ｌｃ１，Ｈｃ２）には同じ向きであって、先の２本（線路Ｈｃ１，Ｌｃ２）とは逆向きに測定用電流Ｉが流れることから、線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２の各々に同じ測定用電流Ｉが流れることによって各々の周囲に生じる磁界は互いに打ち消し合う。このため、４つの線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２における互いに沿って形成された領域ＡＲ１に含まれるそれぞれの部位の全体についてその周囲における磁界強度の大幅な低減が図られている。

また、同じ導体層ＣＬ_１，ＣＬ_２，ＣＬ_３にそれぞれを構成する分割線路Ｈｃ１ｃ，Ｈｃ１ｂ，Ｈｃ１ａと分割線路Ｌｃ２ｃ，Ｌｃ２ｂ，Ｌｃ２ａとが形成された線路Ｈｃ１，Ｌｃ２については、互いに沿って形成されて（微小間隔ｄ_２を空けて並設されて）はいるものの、それぞれに流れる測定用電流Ｉの向きが同じであるため、相互間に形成される静電容量の影響は極めて小さいものとなっている。同様にして、同じ導体層ＣＬ_４，ＣＬ_５，ＣＬ_６にそれぞれを構成する分割線路Ｌｃ１ａ，Ｌｃ１ｂ，Ｌｃ１ｃと分割線路Ｈｃ２ａ，Ｈｃ２ｂ，Ｈｃ２ｃとが形成された線路Ｌｃ１，Ｈｃ２についても、互いに沿って形成されて（微小間隔ｄ_２を空けて並設されて）はいるものの、それぞれに流れる測定用電流Ｉの向きが同じであるため、相互間に形成される静電容量の影響は極めて小さいものとなっている。

一方、互いに正対する線路Ｈｃ１，Ｌｃ１については、それぞれに流れる測定用電流Ｉの向きが逆であるため、相互間に形成される静電容量Ｃの影響を受けることになるが、それぞれを分割線路Ｈｃ１ａ，Ｈｃ１ｂ，Ｈｃ１ｃと分割線路Ｌｃ１ａ，Ｌｃ１ｂ，Ｌｃ１ｃとに分けて形成することで断面積（または表面積）を増やして電流容量の増加を図りつつも、線路Ｌｃ１側の第２基準分割線路Ｌｃ１ａと微小間隔ｄ_１で正対する線路Ｈｃ１側の第１基準分割線路Ｈｃ１ａの背面側に線路Ｈｃ１側の残りの分割線路Ｈｃ１ｂ，Ｈｃ１ｃが隠れるように形成され、かつこの第２基準分割線路Ｌｃ１ａの背面側に線路Ｌｃ１側の残りの分割線路Ｌｃ１ｂ，Ｌｃ１ｃが隠れるように形成されている。この構成により、線路Ｈｃ１，Ｌｃ１間の静電容量Ｃは、直接正対する第１基準分割線路Ｈｃ１ａおよび第２基準分割線路Ｌｃ１ａ間の静電容量で主として決定され、各基準分割線路Ｈｃ１ａ，Ｌｃ１ａに隠れるようにして形成された分割線路Ｈｃ１ｂ，Ｈｃ１ｃと分割線路Ｌｃ１ｂ，Ｌｃ１ｃについての静電容量Ｃへの影響を大幅に低減することが可能なため、静電容量Ｃの大幅な増加が回避されている。

同様にして、互いに正対する線路Ｌｃ２，Ｈｃ２についても、それぞれに流れる測定用電流Ｉの向きが逆であるため、相互間に形成される静電容量Ｃの影響を受けることになるが、それぞれを分割線路Ｌｃ２ａ，Ｌｃ２ｂ，Ｌｃ２ｃと分割線路Ｈｃ２ａ，Ｈｃ２ｂ，Ｈｃ２ｃとに分けて形成することで断面積（または表面積）を増やして電流容量の増加を図りつつも、線路Ｈｃ２側の第４基準分割線路Ｈｃ２ａと微小間隔ｄ_１で正対する線路Ｌｃ２側の第３基準分割線路Ｌｃ２ａの背面側に線路Ｌｃ２側の残りの分割線路Ｌｃ２ｂ，Ｌｃ２ｃが隠れるように形成され、かつこの第４基準分割線路Ｈｃ２ａの背面側に線路Ｈｃ２側の残りの分割線路Ｈｃ２ｂ，Ｈｃ２ｃが隠れるように形成されることで、この静電容量Ｃについても大幅な増加が回避されている。

次に、この測定装置１の動作について説明する。なお、プローブユニット４のプローブピン２１_ａ１，２１_ｂ１，２２_ａ１，２２_ｂ１、プローブピン２１_ａ２，２１_ｂ２，２２_ａ２，２２_ｂ２、・・・、プローブピン２１_ａｎ，２１_ｂｎ，２２_ａｎ，２２_ｂｎは、対応する測定対象８１_１の一方の端子および他方の端子、対応する測定対象８１_２の一方の端子および他方の端子、・・・、対応する測定対象８１_ｎの一方の端子および他方の端子にそれぞれ接触されているものとし、また測定対象８１_１，８１_２，・・・，８１_ｎの順にそのインピーダンスを測定するものとする。

測定装置１では、まず、処理部１４が、スキャナ装置２内の第１スイッチ５１_１，５１_２，・・・，５１_ｎ、第２スイッチ５２_１，５２_２，・・・，５２_ｎおよび第３スイッチ５３_１，５３_２，・・・，５３_ｎに対する制御を実行して、図１に示すように、測定対象８１_１に対応する第１スイッチ５１_１、第２スイッチ５２_１および第３スイッチ５３_１のスイッチの組ＳＷ_１のみをオン状態に移行させ、残りの第１スイッチ５１、第２スイッチ５２および第３スイッチ５３のスイッチの組（第１スイッチ５１_２、第２スイッチ５２_２および第３スイッチ５３_２のスイッチの組ＳＷ_２〜第１スイッチ５１_ｎ、第２スイッチ５２_ｎおよび第３スイッチ５３_ｎのスイッチの組ＳＷ_ｎ）についてはオフ状態に移行させる。これにより、測定対象８１_１は、対応するシールドケーブル４１_１，４２_１，４３_１，４４_１の組、およびスキャナ装置２を介して測定器本体３に接続される。

この状態においては、電流源１１から出力される測定用電流Ｉは、シールドケーブル３１の芯線、電流主供給線路Ｈｃ１、電流副供給線路６１_１およびオン状態の第１スイッチ５１_１、シールドケーブル４１_ｉの芯線、プローブピン２１_ａ１、測定対象８１_１、プローブピン２２_ａ１、シールドケーブル４２_ｉの芯線、電流副検出線路６３_１およびオン状態の第２スイッチ５２_１、電流主検出線路Ｌｃ１、シールドケーブル３２の芯線、電流計１２、シールドケーブル３２のシールド、電流主検出線路Ｌｃ２、電流副検出線路６４_１およびオン状態の第２スイッチ５２_１、シールドケーブル４２_ｉのシールド、短絡用配線２３_１、シールドケーブル４１_ｉのシールド、電流副供給線路６２およびオン状態の第１スイッチ５１_１、電流主供給線路Ｈｃ２、およびシールドケーブル３１のシールドを介して電流源１１に戻る電流経路に流れる。

本例では、スキャナ装置２を構成する回路基板ＰＢに形成されて、測定用電流Ｉの流れる電流主供給線路Ｈｃ１，Ｈｃ２および電流主検出線路Ｌｃ１，Ｌｃ２については、図２，３に示すように、同じｋ本（本例では一例として３本）の分割線路にそれぞれ分けて形成されて電流容量の増加が図られている。また、同じ測定用電流Ｉの流れる電流副供給線路６１_１，６２_１および電流副検出線路６３_１，６４_１についても、同様の構成により、電流容量の増加が図られている。これにより、スキャナ装置２および測定装置１では、電圧計１３が、シールドケーブル３１の芯線、回路基板ＰＢに形成された電圧主検出線路Ｈｐ、電圧副検出線路６５_１およびスイッチ５３_１のオン状態の１つの接点、シールドケーブル４３_１の芯線およびプローブピン２１_ｂ１で形成される一方の電圧検出経路と、シールドケーブル３４の芯線、回路基板ＰＢに形成された電圧主検出線路Ｌｐ、電圧副検出線路６６_１およびスイッチ５３_１のオン状態の他の１つの接点、シールドケーブル４４_１の芯線およびプローブピン２２_ｂ１で形成される他方の電圧検出経路とを介して測定対象８１_１の両端間に発生する電圧（両端間電圧）を測定する。また、電流計１２は、上記の電流経路に流れる測定用電流Ｉを測定する。これにより、処理部１４は、電圧計１３で測定された両端間電圧と電流計１２で測定された測定用電流Ｉとに基づき、測定対象８１_１にある程度大きな電流値の測定用電流Ｉが供給されている状態での測定対象８１_１のインピーダンスを測定することが可能となっている。

また、電流主供給線路Ｈｃ１，Ｈｃ２および電流主検出線路Ｌｃ１，Ｌｃ２における互いに沿って形成可能な領域ＡＲ１に含まれるそれぞれの部位については、図２，３に示す上記の構造となるように形成されている。これにより、この領域ＡＲ１に含まれる各線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２の全体についてその周囲における磁界強度の低減が大幅に図られると共に、線間容量の大幅な増加の回避が図られている。また、電流副供給線路６１_１，６２_１および電流副検出線路６３_１，６４_１における互いに沿って形成可能な領域ＡＲ２に含まれるそれぞれの部位についても、同様の構成により、この領域ＡＲ２に含まれる各線路６１_１，６２_１，６３_１，６４_１の全体についてその周囲における磁界強度の低減が大幅に図られると共に、線間容量の大幅な増加の回避が図られている。したがって、スキャナ装置２および測定装置１では、回路基板ＰＢからの不要電磁波の発生を低減しつつ、かつ測定用電流Ｉの電流波形が鈍ったり、測定用電流Ｉに大きな遅延が生じたりするといった事態の発生を回避しつつ、処理部１４が測定対象８１_１のインピーダンスを測定することが可能となっている。

このようにして測定対象８１_１についてのインピーダンスの測定が完了する。その後、処理部１４は、スキャナ装置２内の第１スイッチ５１_１，５１_２，・・・，５１_ｎ、第２スイッチ５２_１，５２_２，・・・，５２_ｎおよび第３スイッチ５３_１，５３_２，・・・，５３_ｎに対する制御を実行して、測定対象８１_２に対応するスイッチの組ＳＷ_２（第１スイッチ５１_２、第２スイッチ５２_２および第３スイッチ５３_２）のみをオン状態に移行させて、測定対象８１_２を対応するシールドケーブル４１_２，４２_２，４３_２，４４_２の組およびスキャナ装置２を介して測定器本体３に接続し、上記した測定対象８１_１のときと同様にして、測定対象８１_２のインピーダンスを測定するというようにして、測定対象８１_ｎまでそのインピーダンスを順次測定する。これにより、測定対象８１_１〜測定対象８１_ｎに対する物理量としてのインピーダンスの測定が完了する。

このように、この回路基板ＰＢ、スキャナ装置２および測定装置１では、回路基板ＰＢが６層の導体層ＣＬ_１，ＣＬ_２，ＣＬ_３，ＣＬ_４，ＣＬ_５，ＣＬ_６を有し、回路基板ＰＢに形成された第１線路としての電流主供給線路Ｈｃ１、この電流主供給線路Ｈｃ１とは逆の向きで測定用電流Ｉが流れる第４線路としての電流主供給線路Ｈｃ２、この電流主供給線路Ｈｃ１とは逆の向きで測定用電流Ｉが流れる第２線路としての電流主検出線路Ｌｃ１、およびこの電流主供給線路Ｈｃ１と同じ向きで測定用電流Ｉが流れる第３線路としての電流主検出線路Ｌｃ２が、それぞれ同じ３本の分割線路Ｈｃ１ａ，Ｈｃ１ｂ，Ｈｃ１ｃ、分割線路Ｈｃ２ａ，Ｈｃ２ｂ，Ｈｃ２ｃ、分割線路Ｌｃ１ａ，Ｌｃ１ｂ，Ｌｃ１ｃおよび分割線路Ｌｃ２ａ，Ｌｃ２ｂ，Ｌｃ２ｃで構成されている。また、電流主供給線路Ｈｃ１の分割線路Ｈｃ１ａ，Ｈｃ１ｂ，Ｈｃ１ｃは、回路基板ＰＢの一方の表面Ｓ１側に位置する３層の導体層ＣＬ_３，ＣＬ_２，ＣＬ_１に、回路基板ＰＢの他方の表面Ｓ２側から平面視した状態において最も手前側の導体層ＣＬ_３に形成された第１基準分割線路としての分割線路Ｈｃ１ａの背面側に残りの導体層ＣＬ_２，ＣＬ_１に形成された各分割線路Ｈｃ１ｂ，Ｈｃ１ｃが隠れる状態で形成されている。また、電流主検出線路Ｌｃ１の分割線路Ｌｃ１ａ，Ｌｃ１ｂ，Ｌｃ１ｃは、他方の表面Ｓ１側に位置する３層の導体層ＣＬ_４，ＣＬ_５，ＣＬ_６に、一方の表面Ｓ１側から平面視した状態において最も手前側の導体層ＣＬ_４に形成された第２基準分割線路としての分割線路Ｌｃ１ａが第１基準分割線路Ｈｃ１ａと同等の幅で、かつ第１基準分割線路Ｈｃ１ａと正対した状態で形成されると共に残りの導体層ＣＬ_５，ＣＬ_６に形成された各分割線路Ｌｃ１ｂ，Ｌｃ１ｃが第２基準分割線路Ｌｃ１ａの背面側に隠れる状態で形成されている。また、電流主検出線路Ｌｃ２の分割線路Ｌｃ２ａ，Ｌｃ２ｂ，Ｌｃ２ｃは、分割線路Ｈｃ１ａ，Ｈｃ１ｂ，Ｈｃ１ｃと同じ導体層ＣＬ_３，ＣＬ_２，ＣＬ_１に、他方の表面Ｓ２側から平面視した状態において最も手前側の導体層ＣＬ_３に形成された第３基準分割線路としての分割線路Ｌｃ２ａの背面側に残りの導体層ＣＬ_２，ＣＬ_１に形成された分割線路Ｌｃ２ｂ，Ｌｃ２ｃが隠れる状態で形成されている。また、電流主供給線路Ｈｃ２の分割線路Ｈｃ２ａ，Ｈｃ２ｂ，Ｈｃ２ｃは、分割線路Ｌｃ１ａ，Ｌｃ１ｂ，Ｌｃ１ｃと同じ導体層ＣＬ_４，ＣＬ_５，ＣＬ_６に、一方の表面Ｓ１側から平面視した状態において最も手前側の導体層ＣＬ_４に形成された第４基準分割線路としての分割線路Ｈｃ２ａが第３基準分割線路Ｌｃ２ａと同等の幅で、かつ第３基準分割線路Ｌｃ２ａと正対した状態で形成されると共に残りの導体層ＣＬ_５，ＣＬ_６に形成された分割線路Ｈｃ２ｂ，Ｈｃ２ｃが第４基準分割線路Ｈｃ２ａの背面側に隠れる状態で形成されている。

また、回路基板ＰＢに形成された他の第１線路としての電流副供給線路６１、この電流副供給線路６１とは逆の向きで測定用電流Ｉが流れる他の第４線路としての電流副供給線路６２、この電流副供給線路６１とは逆の向きで測定用電流Ｉが流れる他の第２線路としての電流副検出線路６３、およびこの電流副供給線路６１と同じ向きで測定用電流Ｉが流れる第３線路としての電流副検出線路６４についても、同じ線路（第１線路〜第４線路のいずれか）である電流主供給線路Ｈｃ１、電流主供給線路Ｈｃ２、電流主検出線路Ｌｃ１および電流主検出線路Ｌｃ２と同じ構成にそれぞれ形成されている。

したがって、この回路基板ＰＢ、スキャナ装置２および測定装置１によれば、測定用電流Ｉの電流経路を構成する一対の電流主供給線路Ｈｃ１，Ｈｃ２、一対の電流主検出線路Ｌｃ１，Ｌｃ２、一対の電流副供給線路６１，６２および一対の電流副検出線路６３，６４について、同じ３本の分割線路に分けてそれぞれ形成することで断面積（または表面積）を増やして電流容量の増加を図ることができる。この結果、この回路基板ＰＢを有するスキャナ装置２を備えた測定装置１によれば、測定対象８１にある程度大きな電流値の測定用電流Ｉを供給した状態で測定対象８１の物理量としてのインピーダンスを測定することができる。また、この回路基板ＰＢ、スキャナ装置２および測定装置１によれば、各電流主供給線路Ｈｃ１，Ｈｃ２および各電流主検出線路Ｌｃ１，Ｌｃ２が互いに沿った状態で形成される領域ＡＲ１に含まれるそれぞれの部位が図３に示す構成で形成されると共に、各電流副供給線路６１，６２および各電流副検出線路６３，６４についても、互いに沿った状態で形成される領域ＡＲ２に含まれるそれぞれの部位が上記した領域ＡＲ１に含まれる各電流主供給線路Ｈｃ１，Ｈｃ２および各電流主検出線路Ｌｃ１，Ｌｃ２の各部位と同じ構成で形成されるため、領域ＡＲ１に含まれる各線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２の全体について、および領域ＡＲ２に含まれる各線路６１，６２，６３，６４の全体について、それぞれの周囲における磁界強度を大幅に低減しつつ、線間容量が大幅に増加するという事態を確実に回避することができる。このため、この回路基板ＰＢを有するスキャナ装置２を備えた測定装置１によれば、回路基板ＰＢからの不要電磁波の発生を低減しつつ、かつ測定用電流Ｉの電流波形が鈍ったり、測定用電流Ｉに大きな遅延が生じたりするといった事態の発生を回避しつつ、測定対象８１の物理量としてのインピーダンスを正確に測定することができる。

この回路基板ＰＢ、スキャナ装置２および測定装置１では、上記したように領域ＡＲ１に含まれる線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２の各部位および領域ＡＲ２に含まれる線路６１，６２，６３，６４の各部位について、それぞれの分割線路を同じ幅Ｗに形成して、各基準分割線路の背面側に残りの分割線路を隠す構成（図３に示す構成）を採用しているが、この構成に代えて、領域ＡＲ１に含まれる線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２の各部位を例に挙げて図示した図４に示すように、分割線路Ｈｃ１ｂ，Ｈｃ１ｃ、分割線路Ｌｃ１ｂ，Ｌｃ１ｃ、分割線路Ｈｃ２ｂ，Ｈｃ２ｃおよび分割線路Ｌｃ２ｂ，Ｌｃ２ｃの幅を、対応する各基準分割線路Ｈｃ１ａ，Ｌｃ１ａ，Ｈｃ２ａ，Ｌｃ２ａの幅Ｗよりも狭く形成して、各基準分割線路Ｈｃ１ａ，Ｌｃ１ａ，Ｈｃ２ａ，Ｌｃ２ａの背面側に、対応する残りの分割線路Ｈｃ１ｂ，Ｈｃ１ｃ、分割線路Ｌｃ１ｂ，Ｌｃ１ｃ、分割線路Ｈｃ２ｂ，Ｈｃ２ｃおよび分割線路Ｌｃ２ｂ，Ｌｃ２ｃを隠す構成を採用することもできる。なお、図４に示す構成要素に関して、図３に示す構成要素と同じものについては、同一の符号を付して重複する説明を省略する。また、図示はしないが、各線路６１，６２，６３，６４についても同じ構成となるように、それぞれの各分割線路を形成する。この構成を採用した回路基板ＰＢおよびスキャナ装置２においても、測定用電流Ｉの流れる線路の断面積（または表面積）を増やして電流容量の増加を図ることができる。この結果、この回路基板ＰＢを有するスキャナ装置２を備えた測定装置１によれば、測定対象８１にある程度大きな電流値の測定用電流Ｉを供給した状態で測定対象８１の物理量としてのインピーダンスを測定することができる。また、領域ＡＲ１に含まれる各線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２の全体について、および領域ＡＲ２に含まれる各線路６１，６２，６３，６４の全体について、それぞれの周囲における磁界強度を大幅に低減しつつ、線間容量が大幅に増加するという事態を確実に回避することができる。このため、この回路基板ＰＢを有するスキャナ装置２を備えた測定装置１によれば、回路基板ＰＢからの不要電磁波の発生を低減しつつ、かつ測定用電流Ｉの電流波形が鈍ったり、測定用電流Ｉに大きな遅延が生じたりするといった事態の発生を回避しつつ、測定対象８１の物理量としてのインピーダンスを正確に測定することができる。

ただし、領域ＡＲ１に含まれる線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２の各部位および領域ＡＲ２に含まれる線路６１，６２，６３，６４の各部位について、それぞれの分割線路を同じ幅Ｗに形成して、各基準分割線路の背面側に残りの分割線路を隠すという図３に示す構成によれば、上記した図４に示す構成と比較して、各線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２および各線路６１，６２，６３，６４の電流容量を、線間容量の大幅な増加という事態を確実に回避しつつ最大にすることができるため、より好ましい。

また、上記の例では、各線路Ｈｃ１，Ｈｃ２，Ｌｃ１，Ｌｃ２および各線路６１，６２，６３，６４の各分割線路の本数ｋを、一例として３本としたが、２本以上であれば、４本、５本などとしてもよいのは勿論である。

１測定装置
２スキャナ装置
３測定器本体
ＣＬ_１〜ＣＬ_６導体層
Ｈｃ１電流主供給線路（第１線路）
Ｈｃ１ａ〜Ｈｃ１ｃ分割線路
Ｈｃ２電流主供給線路（第４線路）
Ｈｃ２ａ〜Ｈｃ２ｃ分割線路
Ｌｃ１電流主検出線路（第２線路）
Ｌｃ１ａ〜Ｌｃ１ｃ分割線路
Ｌｃ２電流主検出線路（第３線路）
Ｌｃ２ａ〜Ｌｃ２ｃ分割線路
ＰＢ回路基板
Ｓ１一方の表面
Ｓ２一方の表面
Ｗ幅

Claims

同じ電流が流れる１つの電流経路を構成する第１線路、第２線路、第３線路および第４線路が互いに沿った状態で形成されると共に、前記第１線路に流れる前記電流の向きを基準として、前記第２線路および前記第４線路には前記電流が逆の向きに流れ、前記第３線路には前記電流が同じ向きに流れる回路基板であって、
２ｋ層（ｋは２以上の整数）の導体層を有すると共に、前記第１線路、前記第２線路、前記第３線路および前記第４線路は、同じｋ本の分割線路でそれぞれ構成され、
前記第１線路の前記ｋ本の分割線路は、一方の表面側に位置するｋ層の前記導体層に、他方の表面側から平面視した状態において当該ｋ層の導体層のうちの最も手前側の導体層に形成された１本の分割線路を第１基準分割線路として残りの導体層に形成された各分割線路が当該第１基準分割線路の背面側に隠れる状態で１本ずつ形成され、
前記第２線路の前記ｋ本の分割線路は、前記他方の表面側に位置する他のｋ層の前記導体層に、前記一方の表面側から平面視した状態において当該他のｋ層の導体層のうちの最も手前側の導体層に形成された１本の分割線路である第２基準分割線路が前記第１基準分割線路と同等の幅で、かつ当該第１基準分割線路と正対した状態で形成されると共に残りの導体層に形成された各分割線路が前記第２基準分割線路の背面側に隠れる状態で１本ずつ形成され、
前記第３線路の前記ｋ本の分割線路は、前記第１線路の前記ｋ本の分割線路が形成された前記ｋ層の導体層に、前記他方の表面側から平面視した状態において当該ｋ層の導体層のうちの最も手前側の導体層に形成された１本の分割線路を第３基準分割線路として残りの導体層に形成された各分割線路が当該第３基準分割線路の背面側に隠れる状態で１本ずつ形成され、
前記第４線路の前記ｋ本の分割線路は、前記第２線路の前記ｋ本の分割線路が形成された前記他のｋ層の導体層に、前記一方の表面側から平面視した状態において当該他のｋ層の導体層のうちの最も手前側の導体層に形成された１本の分割線路である第４基準分割線路が前記第３基準分割線路と同等の幅で、かつ当該第３基準分割線路と正対した状態で形成されると共に残りの導体層に形成された各分割線路が前記第４基準分割線路の背面側に隠れる状態で１本ずつ形成されている回路基板を備え、
前記回路基板には、電流源に接続される一対の電流主供給線と電流計に接続される一対の電流主検出線とが接続されると共に、複数の測定対象のうちの対応する１つの測定対象の一方の端子に接続される第１電流副供給線、当該１つの測定対象の他方の端子に接続される第１電流副検出線、当該１つの測定対象に対応して配設された短絡部材の一方の端子に接続される第２電流副供給線および当該短絡部材の他方の端子に接続される第２電流副検出線の組が当該測定対象と同数接続され、
前記一対の電流主供給線に接続された一対の電流主供給線路および前記一対の電流主検出線に接続された一対の電流主検出線路が互いに沿って形成されることにより当該一対の電流主供給線路が一つの前記第１線路および前記第２線路として形成されると共に、当該一対の電流主検出線路が一つの前記第３線路および前記第４線路として形成され、
前記第１電流副供給線および前記第２電流副供給線と前記一対の電流主供給線路とを接続する一対の電流副供給線路、並びに前記第１電流副検出線および前記第２電流副検出線と前記一対の電流主検出線路とを接続する一対の電流副検出線路が互いに沿って形成されることにより当該一対の電流副供給線路が他の前記第１線路および前記第２線路として形成されると共に、当該一対の電流副検出線路が他の前記第３線路および前記第４線路として形成され、
かつ前記一対の電流副供給線路に介装された状態で第１スイッチが実装されると共に、前記一対の電流副検出線路に介装された状態で第２スイッチが実装されて、
前記測定対象と同数の前記第１電流副供給線、前記第２電流副供給線、前記第１電流副検出線および前記第２電流副検出線の組のうちの任意の１つの組に接続された前記一対の電流副供給線路および前記一対の電流副検出線路にそれぞれ介装された前記第１スイッチおよび前記第２スイッチだけを選択的にオン状態に制御することにより、前記任意の１つの前記第１電流副供給線、前記第２電流副供給線、前記第１電流副検出線および前記第２電流副検出線の組に接続される１つの前記測定対象を前記一対の電流主供給線および前記一対の電流主検出線に選択的に接続するスキャナ装置。
前記第１線路、前記第２線路、前記第３線路および前記第４線路の前記各分割線路は、同等の幅で形成されている請求項１記載のスキャナ装置。
請求項１または２記載のスキャナ装置と、
前記一対の電流主供給線を介して前記スキャナ装置に接続された電流源と、
前記一対の電流主検出線を介して前記スキャナ装置に接続された電流計と、
前記複数の測定対象のうちの前記スキャナ装置によって前記一対の電流主供給線および前記一対の電流主検出線に選択的に接続された１つの測定対象に対して前記電流源から、当該一対の電流主供給線、前記一対の電流主供給線路、オン状態に制御された前記第１スイッチが介装された前記一対の電流副供給線路、当該一対の電流副供給線路に接続された前記第１電流副供給線および前記第２電流副供給線、当該第１電流副供給線に前記一方の端子が接続された前記１つの測定対象、当該第２電流副供給線に前記一方の端子が接続された前記短絡部材、当該１つの測定対象の前記他方の端子に接続された前記第１電流副検出線、当該短絡部材の前記他方の端子に接続された前記第２電流副検出線、当該第１電流副検出線および当該第２電流副検出線に接続されると共にオン状態に制御された前記第２スイッチが介装された前記一対の電流副検出線路、前記一対の主電流検出線路、前記一対の電流主検出線、並びに前記電流計で構成される電流経路で前記電流が流れた際に、当該１つの測定対象に発生する電圧を測定する電圧計と、
前記電流計で測定される前記電流経路に流れる前記電流と前記電圧計で測定される前記電圧とに基づいて前記１つの測定対象の物理量を測定する処理部とを備えている測定装置。