JP2018182884A - モータ制御装置および制御方法 - Google Patents

Abstract

【課題】１つのＡＤコンバータを用いて３相ブラシレスモータの各相の電流値を計測可能にする。【解決手段】３相ブラシレスモータの各相にパルス電圧を印加して電流を流すモータ制御装置は、パルス電圧を３相ブラシレスモータの相ごとに位相をずらして発生させる発生部と、パルス電圧が印加される３相ブラシレスモータの各相のコイルに流れる電流を所定のサンプリング周期で１相ずつ切り替えて検出する検出部とを備え、発生部が発生する各相のパルス電圧の位相ずれ量と検出部のサンプリング周期との関係は、検出部が前記３相ブラシレスモータの各相について電流を検出することができるように設定されている。【選択図】 図１

Description

本発明は、３相ブラシレスモータのためのモータ制御装置およびその制御方法に関する。

３相ブラシレスモータは、ブラシ磨耗がないため耐久性が高く、広く用いられている。一般的な３相ブラシレスモータは、３つの相コイルに３相交流電流を流すことで回転トルクを発生する。また、近年の３相ブラシレスモータでは、正弦波を使用して正弦波電流駆動制御をすることで静音性や駆動効率の向上を実現している。さらに、３相正弦波電流の振幅と位相を精密に制御するベクトル制御が一般的になりつつある。ベクトル制御では、各相の指令電圧に基づきインバータのスイッチング素子をオン・オフ操作するパルス幅変調（以降、ＰＷＭ駆動）によって３相ブラシレスモータが駆動される。このようなベクトル制御では、３相それぞれに流れる電流を正確に検知することが必要である。

３相ブラシレスモータの各相に流れる電流を検知するために、各相に電流センサを設けることが行われている。しかしながら、電流センサは高価であるため、組み込み型のモータ制御装置には向いていない。そのため、特許文献１では、インバータの各スイッチング素子に直列接続されたシャント抵抗を用いて、その両端にかかる電圧から３相に流れる電流を推測する手法が提案されている。

特開２００８−４８５０４号公報

特許文献１では、３相の各相に流れる電流を、相ごとに設けられたシャント抵抗の電圧値から取得する。しかしながら、特許文献１では、相ごとに設けられたシャント抵抗に係る電圧値を測定し、デジタル値に変換するＡＤコンバータが相ごとに設けられている。すなわち、高価なＡＤコンバータを３つ必要としており、コストダウンの余地がある。

本発明は、上記の課題に鑑みてなされたものであり、１つのＡＤコンバータを用いて３相ブラシレスモータの各相の電流値を計測可能にすることを目的とする。

上記目的を達成するための本発明の一態様によるモータ制御装置は以下の構成を備える。すなわち、
３相ブラシレスモータの各相にパルス電圧を印加して電流を流すモータ制御装置であって、
前記パルス電圧を前記３相ブラシレスモータの相ごとに位相をずらして発生させる発生手段と、
前記パルス電圧が印加される前記３相ブラシレスモータの各相のコイルに流れる電流を所定のサンプリング周期で１相ずつ切り替えて検出する検出手段と、を備え、
前記発生手段が発生する各相のパルス電圧の位相ずれ量と前記サンプリング周期との関係は、前記検出手段が前記３相ブラシレスモータの各相について電流を検出することができるように設定されている。

本発明によれば、１つのＡＤコンバータを用いて３相ブラシレスモータの各相の電流値をより確実に計測することが可能になる。

第１実施形態のモータ制御装置のブロック図。 各相の電流検出のためのシャント抵抗を含むスイッチング部のブロック図。 第１実施形態のＰＷＭ出力および電流検出の挙動を示したタイミング図。 第１実施形態のＰＷＭ出力および電流検出の挙動を示したタイミング図。 第２実施形態のＰＷＭ出力および電流検出の挙動を示したタイミング図 第２実施形態のＰＷＭ出力および電流検出の挙動を示したタイミング図。 ＰＷＭ制御部１０２の構成例を示すブロック図。 一般的なサンプリング周期とキャリア信号の位相差の関係を示す図。

以下、本発明の実施形態について添付の図面を参照して説明する。なお、以下の実施形態は特許請求の範囲に関わる本発明を限定するものではなく、また、以下の実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。

＜第１実施形態＞
図１は、第１実施形態に係るモータ制御装置の処理ブロックを示している。モータ制御装置は、３相ブラシレスモータ１００の各相に印加するパルス電圧を制御する。モータ制御装置は、ＰＩ制御部１０１、ＰＷＭ制御部１０２、スイッチング部１０３、推定部１０４、シーケンス制御部１０５、電流検出部１０６を有する。

電流検出部１０６は、３相ブラシレスモータ１００の各相のコイルに流れる電流（コイル電流）を、所定のサンプリング周期で１相ずつ切り替えて検出する。電流を検出する相およびタイミングは、シーケンス制御部１０５から出力される検出開始信号（conv_start）および相選択信号（ch_sel）により制御される。推定部１０４は、電流検出部１０６によって検出したコイル電流からモータの位置（電気角）や速度を推定する。ＰＩ制御部１０１は、推定部１０４が推定したモータ位置と速度をもとに比例積分制御を行い、各相に対する指令値を生成し、出力する。

ＰＷＭ制御部１０２は、相ごとのカウンタを備え、これらカウンタを周期的にカウントアップ・ダウンさせることにより相ごとのＰＷＭキャリア信号を生成する。また、ＰＷＭ制御部１０２は、ＰＩ制御部１０１からの指令値とＰＷＭキャリア信号（カウント値）を比較することにより、３相ブラシレスモータの各コイル端に印加するためのＰＷＭ出力信号（パルス電圧ともいう）を生成する。ＰＷＭ制御部１０２は、相ごとのカウンタをずらすことにより、３相ブラシレスモータ１００の相ごとに位相がずれたパルス電圧を発生させる。また、ＰＷＭ制御部１０２は、回転制御周期の開始を通知するトリガ信号（trg）をシーケンス制御部１０５に出力する。シーケンス制御部１０５は、ＰＷＭ制御部１０２から入力されるトリガ信号（trg）をもとに、電流検出を実行するタイミングを示す検出開始信号（conv_start）と、電流検出の対象となる相の選択を示す相選択信号とを出力する（ch_sel）。スイッチング部１０３は、ＰＷＭ制御部１０２からのＰＷＭ出力信号に従って３相ブラシレスモータ１００の各相コイルに流れる電流をオン・オフすることにより、３相ブラシレスモータ１００を駆動する。なお、本実施形態では、３相ブラシレスモータは位相の早い順に第１相、第２相、第３相とし、電流検出部１０６はこの順に電流を検出する。以下、第１相、第２相、第３相をＵ相、Ｖ相、Ｗ相と記載する。

図２は、スイッチング部１０３と電流検出部１０６の詳細を示すブロック図である。スイッチング部１０３は、Ｕ相Ｈ側のＦＥＴ２０１と、Ｕ相Ｌ側のＦＥＴ２０４と、Ｖ相Ｈ側のＦＥＴ２０２と、Ｖ相Ｌ側のＦＥＴ２０５と、Ｗ相Ｈ側のＦＥＴ２０３と、Ｗ相Ｌ側のＦＥＴ２０６によるブリッジ構成となっている。また、各相のＬ側のＦＥＴ２０４〜２０６とＧＮＤとの間にはシャント抵抗２１０〜２１２が直列に接続されている。各相のＨ側のＦＥＴ２０１〜２０３は、対応する相のＰＷＭ出力信号がＨｉｇｈの場合にオンになり、各相のＬ側のＦＥＴ２０４〜２０６は対応する相のＰＷＭ出力信号がＬｏｗの場合にオンになる。したがって、本ブリッジ構成では、例えばＵ相の場合、ＦＥＴ２０１がオンするのと同時にＦＥＴ２０４がオフになり、ＦＥＴ２０１をオフするのと同時にＦＥＴ２０４がオンになる。ＦＥＴ２０４がオンになるとシャント抵抗２１０に電流Ｉｕが流れる。同様に、Ｖ相の場合は、ＦＥＴ２０２をオフするのと同時にＦＥＴ２０５をオンするとシャント抵抗２１１に電流Ｉｖが流れる。Ｗ相の場合は、ＦＥＴ２０３をオフするのと同時にＦＥＴ２０６をオンするとシャント抵抗２１２に電流Ｉｗが流れる。

電流検出部１０６は、シャント抵抗とＧＮＤ間の電圧をＡ／Ｄコンバータにより検知し、検知した電圧値をシャント抵抗値で除算して電流値を算出する。Ａ／Ｄコンバータは外付けのＩＣでもよいし、マイコンやＡＳＩＣ等の内部に組み込まれているＩＰやマクロであってもよい。実施形態では、Ａ／Ｄコンバータは１つとし、チャネルを切り替えながら時分割で使用する構成とする。すなわち、チャネル０でシャント抵抗２１０の両端にかかる電圧を検知し、チャネル１でシャント抵抗２１１の両端にかかる電圧を検知し、チャネル２でシャント抵抗２１２の両端にかかる電圧を検知している。

Ａ／Ｄコンバータは、シーケンス制御部１０５が出力する検出開始信号（conv_start）を受けると、シーケンス制御部１０５が出力する相選択信号（ch_sel）により選択したチャネルの電圧値の検出を開始する。なお、本実施形態では電流検出部１０６としてシャント抵抗の電圧値をＡ／Ｄコンバータで検知する方法を用いているがこれに限られるものではなく、各相の電流を順次に検知できる構成であればよい。

上述のように、実施形態では、３つのシャント抵抗２１０〜２１２に対して１つのＡＤコンバータを用いて、Ｕ相→Ｖ相→Ｗ相と順番にチャネルを切替えて電流値を検知する。ＰＷＭ駆動パターンによっては、ある相においてスイッチング素子のオン時間が非常に短くなる場合が存在する。このような場合、この相の電流を検知する順番が最後になってしまうと、スイッチング素子がオンしている時間内に電流検知が完了できないといったケースが起こり得る。たとえば、図８において、１つのＰＷＭキャリア信号に基づいてＵ相、Ｖ相、Ｗ相のＰＷＭ出力信号が図示のように生成された場合を考える。この場合、Ｗ相のスイッチング素子のオン時間が短く、Ｕ相→Ｖ相→Ｗ相の順にサンプリング周期ｔ_adcで電流値を検知していくと、Ｗ相のスイッチング素子がオンしている時間内に電流検知を完了できなくなる。即ち、間違った電流値（スイッチング素子がオンしていない時の電流値）が計測されてしまう、といったケースが発生する。あるいは、こういったケースが生じないように、すなわちＰＷＭ駆動パターンを制限する（最小のパルス幅を所定幅以上にする）必要がある。なお、サンプリング周期ｔ_adcとは、電流検出部１０６（ＡＤコンバータ）が３相ブラシレスモータ１００の１相分の電流検出を開始してから次の相の電流検出を開始するまでに要する時間である。より具体的には、サンプリング周期は、たとえば、ＡＤコンバータによるサンプリング時間とチャネルの切り替えに要する時間の合計で決定される。あるいは、たとえば、ＡＤ変換されたデータを推定部１０４へ転送するのに要するデータ転送時間で決定される。

本実施形態では、ＰＷＭ駆動パターンの制限を解消もしくは低減しながら、３相の電流値を確実に測定することを可能にするために、各相のＰＷＭ出力信号の位相をずらす。その位相ずれ量は、電流検出部１０６が各相の電流値検出に要する時間間隔（サンプリング周期）との関係に基づいて決定される。より具体的には、ＰＷＭ制御部１０２が発生する３相ブラシレスモータの各相のパルス電圧の位相ずれ量と電流検出部１０６のサンプリング周期との関係が、電流検出部１０６が３相ブラシレスモータの各相について電流を検出することができるように設定される。さらに、詳細には、位相ずれ量は、ＰＷＭ制御部１０２が発生する各相の最小パルス幅のパルス電圧に応じた各相の電流を電流検出部１０６が検出できるように設定されることが好ましい。第１実施形態では、ＰＷＭ制御部１０２が、Ｕ，Ｖ，Ｗの相ごとに位相がＡＤＣのサンプリング周期分（ｔ_adc）ずれたＰＷＭキャリア信号（三角波）を生成し、Ｕ，Ｖ，Ｗの相ごとに位相のずれたＰＷＭ出力信号（ｕ、ｖ、ｗ、ｘ、ｙ、ｚ）を発生する。すなわち、ＰＷＭ制御部１０２が発生するＰＷＭ出力信号（パルス電圧）の位相ずれ量は、電流検出部１０６が３相ブラシレスモータ１００の１相分の電流検出を開始してから次の相の電流検出を開始するまでに要する時間と一致している。

図７（ａ）は、位相のずれたＰＷＭ出力信号を発生するＰＷＭ制御部１０２の構成例を示すブロック図である。三角波生成器１２１は、Ｕ相、Ｖ相、Ｗ相の各相のＰＷＭキャリアを生成し、比較器１２２に提供する。比較器１２２は、ＰＩ制御部１０１からの各相のための指令値と、三角波生成器１２１からの対応するＰＷＭキャリアとを比較し、ＰＷＭ出力信号（ｕ、ｖ、ｗ、ｘ、ｙ、ｚ）を出力する。より具体的には、三角波生成器１２１は、３相ブラシレスモータ１００の相ごとの３つのカウンタを有し、周期的にカウントアップ・ダウンさせることにより相ごとのＰＷＭキャリア信号（三角波）を生成する。比較器１２２は、これら３つのカウンタのカウント値とＰＩ制御部１０１からの指令値との比較により相ごとのパルス電圧を生成する。したがって、パルス電圧の位相ずれ量は、三角波生成器１２１の３つのカウンタのカウント値のずれ量により決まる。また、トリガ生成部１２３は、Ｕ相のＰＷＭキャリア信号を生成するためのカウンタの値に基づいてトリガ信号（trg）を生成し、出力する。

図３は、ＰＷＭ制御部１０２内で生成されるＰＷＭ出力信号と電流検出部１０６のサンプリング動作を説明するタイミングチャートである。３０１ｕ、３０１ｖ、３０１ｗはＰＷＭ制御部１０２において、Ｕ相・Ｖ相・Ｗ相それぞれのＰＷＭ出力信号を生成するためのＰＷＭキャリア信号である。ＰＷＭキャリア信号は回転制御周期（ｔ_pwm：例えば１００μｓ）毎にカウントアップ・ダウンを繰り返す。

ｔ_u-vはＵ相用のＰＷＭキャリア信号３０１ｕとＶ相用のＰＷＭキャリア信号３０１ｖとの位相差（すなわち各パルスの中心の位相差）である。また、ｔ_v-wはＶ相用のＰＷＭキャリア信号３０１ｖとＷ相用のＰＷＭキャリア信号３０１ｗの位相差である。第１実施形態では、三角波生成器１２１は、電流検出部１０６が電流値を計測し転送する周期ｔ_adcに対してこれらＰＷＭキャリア信号の位相差が同じになるように、すなわち、ｔ_u-v＝ｔ_v-w＝ｔ_adcとなるよう制御する。

３０２ｕ、３０２ｖ、３０２ｗはＵ相・Ｖ相・Ｗ相それぞれのＰＷＭ出力信号である。比較器１２２は、これらのＰＷＭ出力信号を、ＰＩ制御部１０１からの各相の指令値と、対応する相のＰＷＭキャリア信号とを比較することにより生成する。なお、ＰＷＭ出力信号３０２ｕはＦＥＴ２０４を、ＰＷＭ出力信号３０２ｖはＦＥＴ２０５を、ＰＷＭ出力信号３０２ｗはＦＥＴ２０６を駆動する波形である。各ＰＷＭ出力信号がＬレベルの時に対応するＦＥＴ２０４、ＦＥＴ２０５、ＦＥＴ２０６がそれぞれオンしていることを意味している。

トリガ信号（trg）は、ＰＷＭ制御部１０２（トリガ生成部１２３）により、回転制御周期毎の開始タイミングで発行される。ただし、トリガ信号の生成はこれに限られるものではない。たとえば、ＰＷＭ制御部１０２でトリガ信号を生成する構成ではなく、不図示のタイマモジュールがトリガ信号を発行し、それをもとにＰＷＭ制御部１０２がＰＷＭキャリア信号を生成し、シーケンス制御部１０５が検出開始信号、相選択信号を生成する構成でも良い。

シーケンス制御部１０５はトリガ信号（trg）を受信すると、所定の時間（ｔ_trg−u）待つ。このとき、ＰＷＭ出力信号が変化してから電流値が安定するまでの待ち時間をｔ_stableとすると、所定の待ち時間ｔ_trg−uは数式１で表すことができる。
［数式１］
ｔ_trg−u＝ 回転制御周期÷２ − (ＰＷＭ最小パルス幅÷２) ＋ ｔ_stable

シーケンス制御部１０５はトリガ信号（trg）を受信してから所定の待ち時間ｔ_trg−uだけ待った後、相選択信号（ch_sel）でＵ相を選択し、検出開始信号（conv_start）を電流検出部１０６に対して発行する。電流検出部１０６はconv_start信号を受けると、ch_selで選択された相（ここではＵ相）の電流値を取得する。

シーケンス制御部１０５は、Ｕ相選択の状態でconv_start信号を発行してからｔ_u-v（＝ｔ_adc)後にch_selでＶ相を選択してconv_startを発行する。これにより、電流検出部１０６は、Ｖ相の電流値を取得する。さらに、Ｖ相選択の状態でconv_start信号を発行してからｔ_v−w（=ｔ_adc）後にch_selでＷ相を選択してconv_startを発行する。これにより、電流検出部１０６は、Ｗ相の電流値を取得する。以上により、Ｕ相・Ｖ相・Ｗ相の電流値が逐次取得される。

上記制御をすることにより、各ＰＷＭキャリア信号の頂点のタイミングと電流検出部１０６で各相の電流値を検出するタイミングとの関係を一定にすることができる。したがって、各相の電流値を、各相のＰＷＭキャリア信号の頂点のタイミングの近傍で取得することができ、各相の電流値をより確実に測定することができる。

図３の時間領域３１１にける詳細なタイミングチャートを図４（ａ）に示す。図４（ａ）に示されるように、Ｗ相のスイッチング素子（ＦＥＴ２０６）のＯＮ時間が最小の場合であっても、スイッチング素子がＯＮの期間（ＰＷＭ出力信号がＬｏｗの間）に電流検出部１０６によるＷ相の電流値の取得が完了する。また、図３の時間領域３１２における詳細なタイミングチャートを図４（ｂ）に示す。図４（ｂ）に示されるようにＵ相のスイッチング素子（ＦＥＴ２０４）のＯＮ時間が最小のときも、スイッチング素子がＯＮの期間に電流検出部１０６によるＵ相の電流値取得が完了することがわかる。また、本実施形態では、ｔ_trg−uのタイミングでＵ相の電流値が検出され、その後、各相に印加されるパルス電圧の位相ずれ量と等しいサンプリング周期ｔ_adcで各相の電流値が検出される。結果、ＰＷＭ制御部１０２が発生する各相の最小パルス幅から、パルス電圧の印加のためにスイッチング素子が要する安定化時間を差し引いた期間において、電流検出部１０６が各相の電流を検出することができる。したがって、時間の経過とともにＵ相・Ｖ相が最小パルス幅となる時間帯が存在しても、確実に各相の電流値を検出することができる。

以上により、３つのシャント抵抗２１０〜２１２に対して１つのＡＤコンバータでチャネルを切替えて電流値を逐次検知する場合においても、スイッチング素子のＯＮ時間が非常に短い相の電流値でも確実に時間内に検知することが可能となる。なお、上記実施形態では電流値からモータ位置・速度を推測するセンサレスベクトル制御に適用する例を示したが、センサを用いてベクトル制御する場合にも同様に適用できる。この場合、電流検出結果はＰＩ制御部１０１において電流制御のみに用いられる事になる。

また、各相のＰＷＭキャリア信号は各相のカウンタにより生成されるものとして説明したが、各相個別に持たず共通のカウンタから生成しても構わない。また、１つのＰＷＭキャリア信号を生成し、遅延回路を用いてＰＷＭキャリア信号を遅延させる構成でもよい。この場合、ＰＷＭ制御部１０２は、たとえば、１つのカウンタと、そのカウント値を遅延させる遅延部を有し、遅延部により３相ブラシレスモータの相ごとのＰＷＭキャリア信号（カウント値）を生成するようにする。各相に印加されるパルス電圧の位相ずれ量は、遅延部の遅延時間により制御される。この場合のより具体的な構成例を図７（ｂ）に示す。図７（ｂ）において、三角波生成器１２１ａは１つのカウンタによりＰＷＭキャリア信号（カウント値）を生成する。このＰＷＭキャリア信号は、Ｕ相用のＰＷＭキャリア信号となる。遅延器１２４ａは、三角波生成器１２１ａが生成したＰＷＭキャリア信号をｔ_adcだけ遅延して、Ｖ相用のＰＷＭキャリア信号を生成する。また、遅延器１２４ｂは、三角波生成器１２１ａが生成したＰＷＭキャリア信号をｔ_adc×２だけ遅延して、Ｖ相用のＰＷＭキャリア信号を生成する。

また、ＰＷＭ制御部１０２は、１つのＰＷＭキャリア（カウンタのカウント値）と相ごとの指令値との比較により相ごとのパルス電圧を生成し、生成されたパルス電圧を相ごとに異なる遅延量で遅延するようにしてもよい。この場合も、パルス電圧の位相ずれ量は、遅延部の遅延時間により制御される。この場合のより具体的な構成例を図７（ｃ）に示す。図７（ｃ）では、共通のＰＷＭキャリア信号（カウント値）を用いて生成されたＰＷＭ出力信号（パルス電圧）を遅延する構成が示されている。三角波生成器１２１ａは１つのＰＷＭキャリア信号を出力し、比較器１２２ａは、このキャリア信号とＰＩ制御部１０１からの指令値と比較し、Ｕ相、Ｖ相、Ｗ相用のＰＷＭ出力信号を生成する。ただし、ここで生成される各相のＰＷＭ出力信号は、１つのＰＷＭキャリア信号から生成されているため、位相がずれていない。そこで、遅延器１２４ｃ、１２４ｄにより各相のＰＷＭ出力信号をずらす。すなわち、遅延器１２４ｃは比較器１２２ａが生成したＶ相用のＰＷＭ出力信号をｔ_adcだけ遅延する。また、遅延器１２４ｄは比較器１２２ａが生成したＷ相用のＰＷＭ出力信号をｔ_adc×２だけ遅延する。

以上説明したように、第１実施形態によれば、３つのシャント抵抗に対して１つのＡＤコンバータでチャネルを切替えて電流値を逐次検知する場合において、スイッチング素子のＯＮ時間が非常に短い相の電流値でも時間内に検知することが可能となる。これにより、従来よりも高い周波数でのＰＷＭ駆動、即ち、従来よりも速い回転数でモータを駆動することが可能となり、駆動効率の良いベクトル制御および信頼性の高いモータ制御装置を提供することができる。

＜第２実施形態＞
第１実施形態では、ＰＷＭキャリア信号の位相ずれ量（ｔ_u-v、ｔ_v-w）がサンプリング周期ｔ_adcと等しくなるように構成したが、これに限られるものではない。すなわち、ＰＷＭキャリア信号（あるいはパルス電圧）の位相ずれ量は、電流検出部１０６のサンプリング周期と必ずしも一致している必要はない。電流値をサンプリングするタイミングと、サンプリング対象の相のＰＷＭ出力信号がＬｏｗとなるタイミングが一致すれば、各相の電流値を検出することができる。

図５は電流検出部１０６のサンプリング周期ｔ_adcがＰＷＭキャリア信号の位相ずれ量（ｔ_u-v、ｔ_v-w）より大きい場合を示した図である。図５のｔ_samplingは、ＡＤコンバータが１相あたりの電流検出に必要なサンプリング時間を示す。図５（ａ）はＵ相用ＰＷＭ出力信号が最小パルス幅となるときのＵ相の電流値取得タイミングを示している。一般に、ｔ_stable＜ＰＷＭ最小パルス幅／２であるため、Ｕ相の電流値取得開始はＰＷＭキャリア信号の頂点より前、つまりＰＷＭ出力信号のＬｏｗ区間の中心より前となる。

図５（ｂ）はＶ相用ＰＷＭ出力信号が最小パルス幅となるタイミングのＶ相の電流値取得タイミングを示している。Ｕ相のサンプリング開始タイミング（ｔ_trg-u）からサンプリング周期ｔ_adcの経過後にＶ相の電流値取得が開始される。図５（ｃ）はＷ相用ＰＷＭ出力信号が最小パルス幅となるタイミングのＷ相の電流値取得タイミングを示している。Ｖ相のサンプリング開始タイミングからさらにサンプリング周期ｔ_adcの経過後にＷ相の電流値取得が開始される。

上記のように、ＰＷＭ出力がＬｏｗの間に電流値を取得することで、ＰＷＭの位相ずれと電流値取得の周期であるサンプリング周期が完全には一致せず、サンプリング周期の方が長い場合でも第１実施形態と同様の効果を得ることができる。ただし、最初に電流が検出されるＵ相の電流検出の開始から最後に電流が検出されるＷ相の電流検出の完了までの時間が、Ｕ相の前記最小パルス幅における安定化時間の経過後からＷ相の最小パルス幅におけるパルス電圧の立下りまでの時間に納まる必要がある。すなわち、Ｕ相用のＰＷＭキャリア信号からＷ相用のＰＷＭキャリア信号までの間の位相ずれ量とＰＷＭ最小パルス幅を加えた時間Ａ内に、安定化時間とＵ相のサンプリング開始からＷ相のサンプリング完了までの時間Ｂが含まれるようにする。時間Ａは、「ｔ_u−v＋ｔ_v−w＋ＰＷＭ最小パルス幅」のように表される。また、時間Ｂは、「ｔ_stable＋ｔ_adc×２＋ｔ_sampling」のように表される。したがって、サンプリング周期ｔ_adc（ｔ_adc＞ｔ_u−v）は、以下の数式２の条件を満たす必要がある。
［数式２］
（ｔ_stable＋ｔ_adc×２＋ｔ_sampling）＜（ｔ_u−v＋ｔ_v−w＋ＰＷＭ最小パルス幅）

また、図６は電流検出部１０６のサンプリング周期ｔ_adcがＰＷＭキャリア信号の位相差（ｔ_u-v、ｔ_v-w）より小さい場合を示した図である。図６（ａ）はＵ相用ＰＷＭ出力信号が最小パルス幅となるときのＵ相の電流値取得タイミングを示している。サンプリング周期ｔ_adcがＰＷＭキャリア信号の位相差より小さい場合、図６（ｃ）で示されるようにＷ相の電流値取得タイミングを基準としてＶ相、Ｕ相の電流値取得タイミングが決定される。図６（ａ）の例では、Ｕ相の電流値取得開始タイミングがＰＷＭキャリア信号の頂点より後、つまりＰＷＭがＬｏｗ区間の中心より後となっており、且つ、ＰＷＭ出力信号のＬｏｗ区間内にサンプリングが終了している。

図６（ｂ）はＶ相用ＰＷＭ出力信号が最小パルス幅となるタイミングのＶ相の電流値取得タイミングを示す。Ｕ相と同様、ＰＷＭがＬｏｗの区間内にサンプリングを開始・終了させるタイミングとなっている。図６（ｃ）はＷ相用のＰＷＭ出力信号が最小パルス幅となる場合のＷ相の電流取得タイミングである。Ｗ相用ＰＷＭ出力信号がＬｏｗになった後安定するまで待ち(ｔ_stable)、その後電流値の取得を開始してＰＷＭ出力信号がＬｏｗの間に取得を完了する。このタイミングを実現するため、実施形態では、トリガ信号（trg）の受信後の、ｔ_trg−u＋（ｔ_u−v＋ｔ_v−w）−ｔ_adc×2の時点をＵ相の電流値取得開始タイミングとする。このように、ＰＷＭ出力がＬｏｗの間に電流値を取得することで、ＰＷＭの位相ずれと電流値取得の周期が完全に一定せず、電流値取得の周期が短い場合でも第１実施形態と同様の効果を得ることができる。

なお、この場合、最初に電流が検出されるＵ相の電流検出の終了から最後に電流が検出されるＷ相の電流検出の開始までの時間が、Ｕ相の最小パルス幅の終了からＷ相の最小パルス幅における安定化時間が経過するまでの時間よりも長いことが必要である。すなわち、Ｕ相の電流値のサンプリングを終えた時点からＷ相の電流値のサンプリングを開始するまでの時間Ｃが、Ｕ相のＰＷＭ最小パルスの終了からＷ相のＰＷＭ最小パルスの開始に安定化時間を加えた時間Ｄよりも大きいことが必要である。時間Ｃは「ｔ_adc×２ −ｔ_sampling」、時間Ｄは、「ｔ_u−v＋ｔ_v−w − ＰＷＭ最小パルス幅 ＋ｔ_stable」となる。よって、サンプリング周期ｔ_adc（ｔ_adc＜ｔ_u−v）は、以下の数式３の条件を満たす必要がある。
［数式３］
（ｔ_adc×２ −ｔ_sampling）＞（ｔ_u−v＋ｔ_v−w − ＰＷＭ最小パルス幅 ＋ｔ_stable）

なお、ＰＷＭ制御部１０２が出力するＰＷＭデューティ値の上限（ＰＷＭ最小パルス幅）は、上記位相ずらし量ｔ_u-v＝ｔ_v-wを基に決定しても良い。

１００：３相ブラシレスモータ、１０１：ＰＩ制御部、１０２：ＰＷＭ制御部、１０３：スイッチング部、１０４：推定部、１０５：シーケンス制御部、１０６：電流検出部、２０１〜２０６：ＦＥＴ、２１０〜２１２：シャント抵抗

Claims (11)

1. ３相ブラシレスモータの各相にパルス電圧を印加して電流を流すモータ制御装置であって、
   前記パルス電圧を前記３相ブラシレスモータの相ごとに位相をずらして発生させる発生手段と、
   前記パルス電圧が印加される前記３相ブラシレスモータの各相のコイルに流れる電流を所定のサンプリング周期で１相ずつ切り替えて検出する検出手段と、を備え、
   前記発生手段が発生する各相のパルス電圧の位相ずれ量と前記サンプリング周期との関係は、前記検出手段が前記３相ブラシレスモータの各相について電流を検出することができるように設定されていることを特徴とするモータ制御装置。
2. 前記位相ずれ量は、前記発生手段が発生する各相の最小パルス幅のパルス電圧に応じた各相の電流を前記検出手段が検出できるように設定されていることを特徴とする請求項１に記載のモータ制御装置。
3. 前記位相ずれ量は、前記発生手段が発生する各相の最小パルス幅から、パルス電圧の印加のためにスイッチング素子が要する安定化時間を差し引いた期間に、各相の電流を前記検出手段が検出できるように設定されていることを特徴とする請求項２に記載のモータ制御装置。
4. 前記発生手段が発生する前記パルス電圧の前記位相ずれ量は、前記検出手段が１相分の電流検出を開始してから次の相の電流検出を開始するまでに要する時間と一致することを特徴とする、請求項３に記載のモータ制御装置。
5. 前記３相ブラシレスモータのうち最初に電流が検出される第１相における前記電流検出の開始が、前記第１相の最小パルス幅のパルス電圧の印加の開始から前記安定化時間の経過後であることを特徴とする請求項４に記載のモータ制御装置。
6. 前記発生手段が発生する前記パルス電圧の前記位相ずれ量は、前記検出手段が１相分の電流検出を開始してから次の相の電流検出を開始するまでに要する時間よりも短く、
   最初に電流が検出される第１相における前記電流検出の開始から最後に電流が検出される第３相における前記電流検出の完了までの時間が、前記第１相の前記最小パルス幅における前記安定化時間の経過後から前記第３相の最小パルス幅におけるパルス電圧の立下りまでの時間に納まることを特徴とする請求項３に記載のモータ制御装置。
7. 前記発生手段が発生する前記パルス電圧の前記位相ずれ量は、前記検出手段が１相分の電流検出を開始してから次の相の電流検出を開始するまでに要する時間よりも長く、
   最初に電流が検出される第１相における前記電流検出の終了から最後に電流が検出される第３相における前記電流検出の開始までの時間が、前記第１相の前記最小パルス幅の終了から前記第３相の最小パルス幅における前記安定化時間が経過するまでの時間よりも長いことを特徴とする請求項３に記載のモータ制御装置。
8. 前記発生手段は前記３相ブラシレスモータの相ごとカウンタを有し、前記カウンタの相ごとのカウント値と相ごとの指令値との比較により相ごとの前記パルス電圧を生成し、前記パルス電圧の前記位相ずれ量を、前記カウンタのカウント値のずれ量により制御することを特徴とすることを特徴とする請求項１乃至７のいずれか１項に記載のモータ制御装置。
9. 前記発生手段はカウンタと、前記カウンタのカウント値を遅延させる遅延手段とを有し、前記遅延手段により前記３相ブラシレスモータの相ごとのカウント値を生成し、前記相ごとのカウント値と相ごとの指令値との比較により相ごとの前記パルス電圧を生成し、前記パルス電圧の前記位相ずれ量を、前記遅延手段の遅延時間により制御することを特徴とすることを特徴とする請求項１乃至７のいずれか１項に記載のモータ制御装置。
10. 前記発生手段は、カウンタのカウント値と相ごとの指令値との比較により相ごとのパルス電圧を生成し、生成されたパルス電圧を相ごとに異なる遅延量で遅延する遅延手段を有し、前記パルス電圧の前記位相ずれ量を、前記遅延手段の遅延時間により制御することを特徴とすることを特徴とする請求項１乃至７のいずれか１項に記載のモータ制御装置。
11. ３相ブラシレスモータの各相にパルス電圧を印加して電流を流すモータ制御装置の制御方法であって、
    前記パルス電圧を前記３相ブラシレスモータの相ごとに位相をずらして発生させる発生工程と、
    前記パルス電圧が印加される前記３相ブラシレスモータの各相のコイルに流れる電流を所定のサンプリング周期で１相ずつ切り替えて検出する検出工程と、を有し、
    前記発生工程で発生する各相のパルス電圧の位相ずれ量と前記サンプリング周期との関係が、前記検出工程が前記３相ブラシレスモータの各相について電流を検出することができるように設定されていることを特徴とするモータ制御装置の制御方法。

Images