JP2018182295A - 剥離膜、表示装置の製造方法及びデバイス - Google Patents

剥離膜、表示装置の製造方法及びデバイス Download PDF

Info

Publication number
JP2018182295A
JP2018182295A JP2018001151A JP2018001151A JP2018182295A JP 2018182295 A JP2018182295 A JP 2018182295A JP 2018001151 A JP2018001151 A JP 2018001151A JP 2018001151 A JP2018001151 A JP 2018001151A JP 2018182295 A JP2018182295 A JP 2018182295A
Authority
JP
Japan
Prior art keywords
film
substrate
layer
molybdenum oxide
release film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018001151A
Other languages
English (en)
Other versions
JP7079606B2 (ja
JP2018182295A5 (ja
Inventor
拓弥 臼倉
Takuya Usukura
拓弥 臼倉
岡本 守
Mamoru Okamoto
守 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
Tianma Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Japan Ltd filed Critical Tianma Japan Ltd
Priority to US15/953,973 priority Critical patent/US10586925B2/en
Priority to CN201810343057.XA priority patent/CN108735917B/zh
Publication of JP2018182295A publication Critical patent/JP2018182295A/ja
Publication of JP2018182295A5 publication Critical patent/JP2018182295A5/ja
Application granted granted Critical
Publication of JP7079606B2 publication Critical patent/JP7079606B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

【課題】剥離プロセスの時間を短縮する。【解決手段】表示装置の製造方法は、基板の表面に接触する剥離膜を形成する。剥離膜は基材の表面との界面全体に接すると共に、非晶質物質と空孔とを含む。表示装置の製造方法は、さらに、剥離膜の上に表示パネルを形成する。表示装置の製造方法は、剥離膜を溶剤に溶解することで、表示パネルを基板から剥離する。上記剥離膜を使用することで、剥離プロセスの時間を短縮することができる。【選択図】図9A

Description

本開示は、剥離膜、表示装置の製造方法及びデバイスに関する。
フレキシブル表示装置やフレキシブル太陽電池等のフレキシブルデバイスの研究開発が広く進められている。フレキシブル表示装置に関しては、フレキシブル化に適したOLED(Organic Light−Emitting Diode)表示装置の研究開発が盛んである。
フレキシブルOLED表示装置の製造方法は、例えば、樹脂基板としてポリイミド層をガラス基板上に形成し、ポリイミド層上に薄膜トランジスタ回路及びOLED素子を形成し、ガラス基板をポリイミド層から剥離する(例えば特許文献1参照)。
特開2006−216891号公報
デバイス製造のスループットの観点からは、より短時間の剥離プロセスを可能とする剥離膜が望まれる。
本実施の形態の一態様は、基材の表面と物体の表面との間において、前記基材の表面及び前記物体の表面に接する剥離膜であって、結晶構造層と、前記結晶構造層に接する剥離層とを含み、前記剥離層は、溶剤に溶解される非晶質物質と、空孔とを含むものである。
本実施の形態の一態様によれば、剥離プロセスの時間を短縮できる。
フレキシブルOLED表示装置の構成例を模式的に示す。 フレキシブルOLED表示装置の断面構造の一部を模式的に示す。 マザー基板の構成例を模式的に示す平面図である。 マザー基板の構成例を模式的に示す断面図である。 マザー基板の他の構成例を模式的に示す断面図である。 表示パネル積層体の構成例を模式的に示す断面図である。 マザー基板の他の構成例を模式的に示す平面図である。 マザー基板の他の構成例を模式的に示す断面図である。 表示パネルの製造方法例のフローチャートを示す。 剥離プロセスの例を模式的に示す。 剥離プロセスの他例を模式的に示す。 本実施形態のアニール後の酸化モリブデン膜の断面TEM画像及び比較例の酸化モリブデン膜の断面TEM画像を示す。 本実施形態の酸化モリブデン膜の断面構造を模式的に示す。 比較例の酸化モリブデン膜の断面構造を模式的に示す。
以下、添付図面を参照して本発明の実施形態を説明する。本実施形態は本発明を実現するための一例に過ぎず、本発明の技術的範囲を限定するものではないことに注意すべきである。各図において共通の構成については同一の参照符号が付されている。
本開示では、剥離膜及び剥離膜を溶解することによる剥離プロセスを説明する。なお、剥離は、分離とも呼ぶ。本開示の剥離膜及び剥離プロセスを適用できる一例は、フレキシブル表示装置であり、例えば、フレキシブルOLED(Organic Light−Emitting Diode)表示装置に適用できる。本開示の剥離膜及び剥離プロセスは、他の態様の基材と物体との剥離に適用することができる。以下においては、フレキシブルOLED表示装置の例が説明される。
[フレキシブル表示装置の構成]
フレキシブルOLED表示装置(以下単に表示装置とも呼ぶ)10の構成を説明する。説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。図1は、表示装置10の構成例を模式的に示す。表示装置10は、OLED素子及びTFT(Thin Film Transistor)が形成されるTFT基板100と、OLED素子を封止する封止部200とを、含んで構成されている。
TFT基板100の表示領域125の外側のカソード電極形成領域114の周囲に、走査ドライバ131、エミッションドライバ132、ドライバIC134が配置されている。これらは、FPC(Flexible Printed Circuit)135を介して外部の機器と接続される。
走査ドライバ131はTFT基板100の走査線を駆動する。エミッションドライバ132は、エミッション制御線を駆動して、各副画素の発光期間を制御する。ドライバIC134は、例えば、異方性導電フィルム(ACF:Anisotropic Conductive Film)を用いて実装される。
ドライバIC134は、走査ドライバ131及びエミッションドライバ132に電源及びタイミング信号(制御信号)を与え、さらに、データ線に映像データに対応するデータ電圧を与える。すなわち、ドライバIC134は、表示制御機能を有する。以下において、TFT基板100と封止部200とかなるデバイスを、フレキシブル表示パネル、又は表示パネルと呼ぶことがある。
次に、表示装置10の画素構造について説明する。図2は、表示装置10の断面構造の一部を模式的に示す。表示装置10は、TFT基板100(図1参照)と、TFT基板100に対向する封止部200とを含む。図2は、TFT基板100における一部の構成を模式的に示す。また、以下の説明において、上下は、図面における上下を示す。
図2に示すように、表示装置10は、フレキシブル絶縁基板151と、フレキシブル絶縁基板151と対向する封止部200とを含む。封止部200は、例えば、薄膜封止(TFE:Thin Film Encapsulation)構造を有し、バリア膜200とも呼ばれる。
表示装置10は、フレキシブル絶縁基板151と封止部200との間に配置された、アノード電極162と、カソード電極166と、複数の有機発光層165とを含む。カソード電極166は、有機発光層165からの光を封止部200に向けて透過させる透明電極である。
1つのカソード電極166と1つのアノード電極162との間に、1つの有機発光層165(有機発光膜165とも呼ぶ)が配置されている。複数のアノード電極162は、同一面上に配置され、1つのアノード電極162の上に1つの有機発光層165が配置されている。
表示装置10は、それぞれが複数のスイッチを含む複数の回路を有する。複数の回路の各々は、フレキシブル絶縁基板151とアノード電極162との間に形成され、複数のアノード電極162の各々に供給する電流を制御する。図2は、トップエミッション型の画素構造の例を示すが、本実施形態のフレキシブル表示装置の製造方法は、任意の画素構造のフレキシブル表示装置に適用できる。例えば、画素構造として、ボトムエミッション型でも良い。また、透過性のフレキシブル表示装置、いわゆる透明型フレキシブルディスプレイであっても良い。
以下、表示装置10についてより詳しく説明する。TFT基板100は、表示領域内に配列された副画素(画素)、及び、表示領域の周囲の配線領域に形成された配線を含む。配線は、画素回路と、配線領域に配置された制御回路(131、132等)とを接続する。
副画素は、赤、緑、又は青のいずれかの色を表示する。赤、緑、及び青の副画素により一つの画素(主画素)が構成される。副画素は、OLED素子及び複数のTFTを含む画素回路を、含んで構成されている。OLED素子は、下部電極であるアノード電極、有機発光層、及び上部電極であるカソード電極を含んで構成される。すなわち、複数のOLED素子は、1つのカソード電極166と、複数のアノード電極162と、複数の有機発光層165により形成されている。
フレキシブル絶縁基板151は、例えばポリイミドで形成されている。なお、以下の説明において、フレキシブル絶縁基板151に近い側を下側、遠い側を上側と呼ぶ。フレキシブル絶縁基板151の外側にはバリア膜150が形成されている。バリア膜150は、例えば、酸化シリコン又は窒化シリコンから形成される。バリア膜150の外側には、製造における剥離工程において溶解されずに残された剥離膜の一部140が付着している。剥離膜の詳細は後述する。
フレキシブル絶縁基板151の上に、絶縁膜152を介して、半導体層155が形成されている。絶縁膜152は無機絶縁膜であり、バリア膜とも呼ばれる。半導体層155は、例えば、低温ポリシリコン(LTPS:Low−temperature poly silicon)を含む。なお、半導体層155は、低温ポリシリコン、アモルファスシリコン、酸化物半導体の何れか1つでもよい。なお、TFTは、いわゆる有機TFTであってもよい。
半導体層155の上に、ゲート絶縁膜156を介して、ゲート電極157が形成されている。ゲート電極157の層上に層間絶縁膜158が形成されている。表示領域125内において、層間絶縁膜158上にソース電極159及びドレイン電極160が形成されている。ソース電極159及びドレイン電極160は、例えば、高融点金属又はその合金で形成される。ソース電極159、ドレイン電極160は、ぞれぞれ、層間絶縁膜158のコンタクトホールに形成されたコンタクト部168、169によって、半導体層155に接続されている。
ソース電極159及びドレイン電極160の上に、絶縁性の平坦化膜161が形成される。絶縁性の平坦化膜161の上に、アノード電極162が形成されている。アノード電極162は、平坦化膜161のコンタクトホールに形成されたコンタクト部によってドレイン電極160に接続されている。画素回路(TFT)は、アノード電極162の下側に形成されている。
アノード電極162の上に、OLED素子を分離する絶縁性の画素定義層(Pixel Defining Layer:PDL)163が形成されている。OLED素子は、積層された、アノード電極162、有機発光層165、及びカソード電極166(の部分)で構成される。
アノード電極162の上に、有機発光層165が形成されている。有機発光層165は、画素定義層163の開口及びその周囲において、画素定義層163に付着している。有機発光層165の上にカソード電極166が形成されている。カソード電極166は、透明電極である。カソード電極166は、有機発光層165からの可視光の全て又は一部を透過させる。
画素定義層163の開口に形成された、アノード電極162、有機発光層165及びカソード電極166の積層膜が、OLED素子を構成する。カソード電極166は、分離して形成されているアノード電極162及び有機発光層165(OLED素子)に共通である。バリア膜200は、透明な絶縁材料で形成されており、例えばシリコン窒化膜又はシリコン酸化膜である。
[製造方法]
表示装置10の製造方法の一例を説明する。本例は、ガラス基板及び複数の表示パネルを含むマザー基板を製造し、マザー基板から、フレキシブル表示パネル及びガラス基板を含む表示パネル積層体それぞれを切り出す。なお、ガラス基板の替わりに、シリコンウェーハであっても良い。
その後、表示パネル積層体のガラス基板からフレキシブル表示パネルを剥離する。本開示は、ガラス基板からフレキシブル表示パネルの剥離プロセスに特徴を有する。
図3Aはマザー基板300の構成例を模式的に示す平面図であり、図3Bは、マザー基板300の構成例を模式的に示す断面図である。図3Aに示すように、マザー基板300は切り出される前の複数の表示パネル積層体320を含む。マザー基板300は、切断線309において切断され、表示パネル積層体320それぞれが切り出される。
図3Bに示すように、ガラス基板301上に、剥離膜302が形成されている。この剥離膜は、酸化モリブデン(Mo)を含む。剥離膜は、様々な組成比の酸化モリブデンを同時に含むこともできる。組成比を示すX,Yは正の実数であり、YをXで除算した除算値(Y/X)は、2以上3以下の実数である。この除算値は、好ましくは3に近い値である。酸化モリブデン膜302の剥離プロセスで残された一部は、表示装置10の図2における剥離膜の一部140に対応する。
酸化モリブデン膜302の上にバリア膜303が積層されている。バリア膜303は無機絶縁膜であり、例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜、又はこれらの積層構造を用いる膜である。この点は、他のバリア膜305、307について同様である。バリア膜303は、表示装置10の図2におけるバリア膜150に対応する。
バリア膜303は、酸化モリブデン膜302の全面(上面及び端面)を覆う。酸化モリブデン膜302はガラス基板301とバリア膜303との間で密封されており、露出していない。これにより、後のTFT基板100の製造工程(例えば洗浄プロセス)が酸化モリブデン膜302に及ぼす影響を防ぐことができる。
バリア膜303の上に複数のポリイミド膜304が面内で離間して、積層されている。ポリイミド膜304は、表示装置10の図2におけるフレキシブル絶縁基板151に対応する。なお、フレキシブル絶縁基板151は、ポリイミド膜304と異なる樹脂膜であってもよい。この樹脂膜としては、例えば、ポリエーテルサルフォン(PES)、ポリエチレンテレフタレート(PET)等である。
ポリイミド膜304の上に、バリア膜305が積層されている。バリア膜305は、表示装置10の図2における絶縁膜152に対応する。バリア膜305は、ポリイミド膜304の全面(上面及び端面)を覆う。ポリイミド膜304は、バリア膜303とバリア膜305との間で密封されており、露出していない。切り出された表示パネル積層体320のポリイミド膜304も、同様に、バリア膜303とバリア膜305との間で密封されており、露出していない。ポリイミド膜304をバリア膜内に密封することで、その後の製造工程及び剥離後に、ポリイミド膜304が吸湿することを防ぐことができる。また、ポリイミド膜304を介して、湿気(水分)がOLED/TFT部306に浸透することを防ぐことができる。
以上説明したように、表示パネルは、水分の浸透を抑制する第1のバリア膜305、第2のバリア膜303の間に、発光素子(例えば、OLED/TFT部306のOLED)を保持する弾性体の膜(例えば、ポリイミド膜304)を有する。このポリイミド膜304は、第1のバリア膜305に接する第1面と、第1面に対向し、かつ、第2のバリア膜303に接する第2面とを有する。この第1面の形状は、いわゆる半円アーチ形状(semicircular arching shape)であり、第1面の面積は、第2面の面積よりも大きい。
バリア膜305上において、複数のポリイミド膜304それぞれと重なる位置に、複数のOLED/TFT部306それぞれが、面内で離間して、積層されている。図では、1つのポリイミド膜304の直上に1つのOLED/TFT部306が、バリア膜305を介して積層されている。OLED/TFT部306は、OLED素子及びTFTを含む表示パネル上の回路構成を含む。OLED/TFT部306は、図2における半導体層155からカソード電極166までの積層部に対応する。
OLED/TFT部306の上にバリア膜307が積層されている。バリア膜307は、表示装置10の図2における封止部200に対応する。バリア膜307は、OLED/TFT部306の全面(上面及び端面)を覆う。OLED/TFT部306は、バリア膜305とバリア膜307との間で密封されており、露出していない。切り出された表示パネル積層体320のポリイミド膜304も、同様に、バリア膜305とバリア膜307との間で密封されており、露出していない。
図3Cは、マザー基板300の他の構成例の断面図を示す。図3Bとの相違は、単一のポリイミド膜304が形成されている点である。ポリイミド膜304は、表示パネル積層体320の切り出しにおいて、分割される。図3Dは、切り出された表示パネル積層体320を示す。表示パネル積層体320において、ポリイミド膜304の端面は露出する。なお、後述する剥離時に、この露出する端面に水が接触しないようにすることが好ましい。
図4Aはマザー基板300の他の構成例を模式的に示す平面図であり、図4Bは、マザー基板300の他の構成例を模式的に示す断面図である。図3A及び図3Bに示す構成との相違は、複数の酸化モリブデン膜302が面内で離間して形成されていることである。各酸化モリブデン膜302は、各表示パネル積層体320に含まれる。
図3A及び図3Bに示す構成例は、1枚の酸化モリブデン膜302上に複数のポリイミド膜304及びOLED/TFT部306が形成されている。一方、図4A及び図4Bの例は、複数の酸化モリブデン膜302が面内で離間して形成され、酸化モリブデン膜302それぞれと重なるように、ポリイミド膜304及びOLED/TFT部306が形成されている。酸化モリブデン膜302の間でバリア膜303がガラス基板301と接着しているため、バリア膜303(及びそれより上層)とガラス基板301との接着力を高めることができる。
図3C及び3Dを参照して説明したように、複数の酸化モリブデン膜302に対して単一のポリイミド膜304が形成され、表示パネル積層体320の切り出しにおいて分割されてもよい。
図5は、表示パネルの製造方法例のフローチャートを示す。表示パネルの製造は以下のステップを含む。なお、以下のステップは、製造装置(図示しない)により実行される。以下において、剥離膜として酸化モリブデン膜を使用する例を説明する。まず、ステップS101で、ガラス基板301上に酸化モリブデン膜を形成する。
酸化モリブデン膜は、スパッタリング法、プラズマ気化学反応法、真空蒸着法などの公知の方法を用いて付着させることができる。一例において、ステップS101で、ガラス基板301上に、酸化モリブデン膜を、反応性スパッタ法により成膜する。具体的には、モリブデンをターゲットとして、アルゴンガスと酸素ガスの所定流量比(例えば1:0.85)のガス条件で、反応性スパッタ成膜することで酸化モリブデン膜を成膜する。酸化モリブデンターゲットを使用してもよい。酸化モリブデンは、例えば、マスクスパッタリング又はエッチングによりパターニングされる。
次に、ステップS103で、成膜した酸化モリブデン膜を、所定温度において、所定時間、アニールする。アニールは、例えば、大気中で実行される。アニール前の酸化モリブデン膜は、非晶質である。アニールにより、金属酸化物(例えば酸化モリブデン膜)の一部が結晶化されると共に非晶質物質と空孔とを含む層が形成される。酸化モリブデン膜の結晶化のため、アニール温度は250℃以上であり、例えば、400℃で1時間アニールする。アニール後の酸化モリブデン膜が、図3Aから図4Bに示す酸化モリブデン膜302である。アニール後の酸化モリブデン膜302の構造の詳細は後述する。
次に、ステップS105で、酸化モリブデン膜302上にバリア膜303を形成する。図3B及び図4Bを参照して説明したように、バリア膜303全体の面積は酸化モリブデン膜302全体の面積よりも大きく、バリア膜303は、酸化モリブデン膜302の露出全面を覆うように形成される。
バリア膜303は、例えば、プラズマCVD(Chemical Vapor Deposition)法で形成される。バリア膜303は他の成膜方法、例えば、スパッタ法、蒸着法、又は塗布法で形成してもよい。酸化モリブデン膜は耐熱性が高いため、予め高温プロセスでバリア性の高いバリア膜303を形成することができる。
次に、ステップS107で、バリア膜303上にポリイミド膜304を形成する。ポリイミド膜304の形成は、例えば、材料溶液を塗布して焼成する、又は、あらかじめ形成されたフィルム状のポリイミド膜をバリア膜303上にラミネートする。具体的には、ポリイミド膜304の形成は、ポリイミドのワニスを所望領域に印刷し、その後所定温度でアニール(又はキュアリング)を行う。または、ポリイミド膜304の形成は、必要な領域のみにポリイミドフィルムをラミネートしてもよい。
次に、ステップS109で、ポリイミド膜304を覆うようにバリア膜305を形成し、ステップS111はバリア膜305の上にOLED/TFT部306を形成する。バリア膜305がポリイミド膜304の上面及び端面を覆うことで、ポリイミド膜304をバリア膜305で完全に密封することができる。これにより、その後のOLED/TFT部306の形成時にポリイミド膜304に起因する不純物がOLED/TFT部306内に混入することを抑制できる。
バリア膜305(絶縁膜152)の形成は、例えば、プラズマCVD法でシリコン窒化膜を形成する。OLED/TFT部306の形成は、まず、公知の低温ポリシリコンTFT製造技術を用いて、半導体層155を含む層を形成する。
次に、半導体層155上に、例えば、プラズマCVD法によって、例えばシリコン酸化膜を付着してゲート絶縁膜156を形成する。更に、スパッタ法等により金属材料を堆積し、パターニングを行って、ゲート電極157を含む金属層を形成する。
次に、ゲート電極157の形成前に高濃度不純物をドーピングしておいた半導体層155に、ゲート電極157をマスクとして追加不純物ドーピングを施して、LDD(Lightly Doped Drain)構造を形成する。次に、例えば、プラズマCVD法によってシリコン酸化膜を堆積して層間絶縁膜158を形成する。
層間絶縁膜158及びゲート絶縁膜156に異方性エッチングを行い、コンタクトホールを開口する。次に、スパッタ法等によって合金を堆積し、パターニングを行って、金属層を形成する。金属層は、ソース電極159、ドレイン電極160及びコンタクト部168、169を含む。
次に、感光性の有機材料を堆積し、平坦化膜161を形成し、さらに、TFTのソース電極159及びドレイン電極160に接続するためのコンタクトホールを開口する。コンタクトホールを形成した平坦化膜161上に、アノード電極162を形成する。アノード電極162は、コンタクト部を介して、ドレイン電極160と接続される。
次に、スピンコート法によって感光性の有機樹脂膜を堆積し、パターニングを行って画素定義層163を形成する。パターニングにより画素定義層163には孔が形成され、各副画素のアノード電極162が形成された孔の底で露出する。画素定義層163により、各副画素の発光領域が分離される。
次に、画素定義層163を形成したフレキシブル絶縁基板151に対してメタルマスクを使用して有機発光材料を付着して、有機発光層165を成膜する。RGBの色毎に、有機発光材料を成膜して、アノード電極162上に、有機発光層165を形成する。有機発光層165は、1又は複数層で構成される。
次に、画素定義層163及び有機発光層165が露出した、TFT基板100に対して、透明カソード電極166のための金属材料を付着する。金属材料は、画素定義層163、及び有機発光層165上に付着する。以上で、OLED/TFT部306が形成される。
図5に戻って、ステップ113で、バリア膜307を形成する。バリア膜307は、OLED/TFT部306の上面及び端面を含む、露出全面を覆うように付着される。バリア膜307は、図2における封止部200に対応する。バリア膜307は、例えば、プラズマCVDで製膜されたシリコン窒化膜である。なお、上記した有機発光素子の製造方法は一例であり、他にも、インクジェット等を利用した塗布型の製造方法であってもよい。
次に、ステップS115で、表示パネルを含む積層体(表示パネル積層体)308をマザー基板300から切り出す。ステップS115で、例えば、切断線に沿ったスクライブ及びブレイクにより、各表示パネル積層体320をマザー基板300から切り出す。
最後に、ステップ117で、表示パネル積層体320の酸化モリブデン膜302を溶解して、ガラス基板301から表示パネルを剥離する。ガラス基板301は基材であり表示パネルは基材から剥離される物体である。酸化モリブデン膜302の溶解による剥離は、レーザ剥離と異なり、フレキシブル基板(ポリイミド膜304)の特性に依存しない。
[剥離膜及び剥離プロセス]
図6は、剥離プロセスの例を模式的に示す。剥離プロセスは、表示パネル積層体320を容器401に収容されている純水402に表示パネル積層体320を浸漬する。純水は、酸化モリブデン膜302の溶剤である。なお、溶剤としては、様々な液体(例えば、水)を利用することができる。水としては、例えば電解質が含まれている水でも良いし、純水や超純水であってもよい。以下の説明では、溶剤として純水を例示する。酸化モリブデン膜302が純水402に溶解し、表示パネル330がガラス基板301から剥離される。表示パネル330の底面には、一部の酸化モリブデン膜302が残っている。この点については後述する。
表示パネル積層体320が四角形状の場合、酸化モリブデン膜302の四つの端面(辺)は露出している。酸化モリブデン膜302は露出している端面から溶解を開始し、酸化モリブデン膜302の面内方向において溶解が進む。ポリイミド膜304及びOLED/TFT部306はバリア膜に密封されており、露出しておらず、純水402の影響を受けることはない。
表示パネル積層体320は、所定温度における純水402内に、所定時間、浸漬される。例えば、純水(温水)402は、室温(25度)でもよいし、室温以上の温度でも良く、例えば、ヒータによって80℃に維持されていてもよい。なお、温度上昇に従って剥離速度が上昇する傾向がある。
剥離プロセスは、容器401において、積極的に、純水402の流れを形成してもよい。例えば、剥離プロセスは、純水402の流れを、酸化モリブデン膜302の4端面のいずれか又は全てに当てる。これにより、溶解レート(剥離レート)を上げることができる。容器401に設けられた流入口から純粋を流し込、流出口から排出することで流れを形成してもよい。
図7は、剥離プロセスの他例を模式的に示す。剥離プロセスは、気体中において、表示パネル積層体320における酸化モリブデン膜302の端面に、ノズル405から噴射された純水402を当てる。すなわち、この端面は大気中に配置されている。図6に示す流れのない貯水に浸漬する方法と比較して、溶解レートを上げることができる。剥離プロセスは、純粋を、酸化モリブデン膜302の端面の全て又は一部に当てる。なお、ノズル405から液体だけではなく気体状の純水を当ててもよい。
本実施形態の酸化モリブデン膜302は、従来の剥離膜と比較して、面内方向において高い溶解レートを示す。これにより、製造スループットを大きく向上し、剥離プロセスが与える表示パネル330への影響を大きく低減することができる。発明者らの研究によれば、酸化モリブデン膜302の高い溶解レートの一つの要因は、その特徴的な構造及びその構造による特徴的な溶解現象であることが分かった。
酸化モリブデン膜302はガラス基板301との界面を含む最下層において溶解レートが最も高い。酸化モリブデン膜302とガラス基板301の界面に水が浸入し、表示パネル330を剥離する。そのため、図6及び図7Aに示すように、剥離後の酸化モリブデン膜302の上側層の一部が、バリア膜303の底面に残る。
図8は、本実施形態のアニール後の酸化モリブデン膜の断面TEM画像501及び比較例の酸化モリブデン膜の断面TEM画像502を示す。なお、“TEM”は、“Transmission Electron Microscope“の略語である。図8は、さらに、本実施形態の酸化モリブデン膜の部分拡大TEM画像503を示す。本実施形態と比較例との間において、製膜時の条件が異なる。具体的には、本実施形態の酸化モリブデン膜は、モリブデンをターゲットとして、アルゴンガスと酸素ガスの流量比が1:0.85のガス条件で、反応性スパッタ成膜された。比較例の酸化モリブデン膜は、モリブデンをターゲットとして、アルゴンガスと酸素ガスの流量比が1:1のガス条件で、反応性スパッタ成膜された。アニール条件は、本実施形態及び比較例共に、400℃で1時間であった。
本実施形態の酸化モリブデン膜のTEM画像501は、ガラス基板511、ガラス基板上の酸化モリブデン膜512、及び酸化モリブデン膜512上の保護膜513を示す。なお、ガラス基板511、酸化モリブデン膜512は、それぞれ、図3〜図7のガラス基板301、酸化モリブデン膜302の一例である。比較例の酸化モリブデン膜のTEM画像502は、ガラス基板521、ガラス基板上の酸化モリブデン膜522、及び酸化モリブデン膜522上の保護膜523を示す。なお、保護膜513、523は、TEM観察用に試料を加工する際に形成される膜である。
本実施の形態の剥離膜は、基材(例えば、ガラス基板511)の表面と物体(例えば、保護膜513を含む表示パネル)の表面との間において、基材の表面及び物体の表面に接する剥離膜である。この剥離膜は、基材の表面との界面全体に接している。この剥離膜の材料は金属酸化物であり、本実施の形態では、酸化モリブデン膜512を例示する。酸化モリブデン膜512は、結晶構造層531と、結晶構造層531に接する剥離層532とを含む。そして、剥離層532は、溶剤に溶解される非晶質の部分535と、空孔537とを含む。なお、結晶構造層531は、剥離層532と保護膜513の表面との間に形成されている。
TEM画像501が示すように、本実施形態の酸化モリブデン膜512は、その全体において、分散した多数の小さい空孔(白い点状部分)を有する。また、結晶粒界には大きな間隙(上下方向に延びる白い部分など)が存在する。一方、比較例の酸化モリブデン膜522は、わずかな大きな空孔を有するが、本実施形態のような多数の小さい空孔を有していない。
本実施形態の酸化モリブデン膜512の部分拡大TEM画像503が示すように、酸化モリブデン膜512とガラス基板511との界面を含む領域において、多くの空孔537が形成されており、その空孔率が他の領域よりも高い。高い空孔率を有する剥離層532は、酸化モリブデン膜512とガラス基板511との界面の全面に渡る。
酸化モリブデン膜512とガラス基板511との界面を含む領域は剥離層532である。すなわち、剥離層532はガラス基板511の表面に形成される。剥離層532の上層は、結晶構造層531である。剥離層532は全面に渡りポーラス状であり、その空孔率は、結晶構造層531の空孔率よりも高い。剥離層532の厚みは、15nmから25nmにおいて変化している。酸化モリブデン膜512全体の厚みは約1μmであり、剥離層532は、酸化モリブデン膜512の5%以下(0%より大きく)である。
TEM画像503が示すように、酸化モリブデン膜512とガラス基板511との界面を含む剥離層532において、面内方向に、空孔537と非晶質部分535が交互に存在する。空孔及び非晶質部分のサイズは、数十nm(10nmのオーダ)である。
図9Aは、本実施形態の酸化モリブデン膜512の断面構造を模式的に示す。矢印はガラス基板511の面に平行な方向(面内方向)での溶剤の浸透の方向、換言すれば溶解の方向を示す。また、矢印の大きさは溶解レート(溶解速度とも呼ぶ)の大きさを模式的に示す。
本実施形態の酸化モリブデン膜512は二層構造を有している。酸化モリブデン膜512は、上層(バリア膜側)の結晶構造層531と、下層(ガラス基板側)の剥離層532とを有する。製膜直後の酸化モリブデン膜512は非晶質であり、アニールにより結晶化が進み、結晶構造層531が形成される。剥離層532は、アニール後も結晶化しなかった層である。
上述のように、剥離層532の空孔率は、結晶構造層531の空孔率よりも大きい。結晶構造層531には、結晶粒界における広い間隙536が形成されている。
図9Bは、比較例の酸化モリブデン膜522の断面構造を模式的に示す。矢印は、ガラス基板521の面に平行な方向(面内方向)での溶解レートを示す。比較例の酸化モリブデン膜522も、同様に、二層構造を有している。酸化モリブデン膜522は、上層の結晶構造層541と、下層(ガラス基板側)の剥離層542とを有する。剥離層542の比率は、実施形態の酸化モリブデン膜522よりも大きい。
実施形態の酸化モリブデン膜512と異なり、結晶粒界における間隙546は、実施形態の酸化モリブデン膜512における間隙536に比べ狭い。
本実施形態の酸化モリブデン膜512は、多数の空孔を含む剥離層532を有する。この剥離層532は、ガラス基板511の全面を覆う。溶剤としての純水は、剥離層532の空孔に侵入し、非晶質部分を溶解する。溶解は、剥離層532の面内方向(ガラス基板511の界面に沿った方向)に進む。
空孔により剥離層532における純水との接触面積が増加するため、溶解レートが増大する。剥離層532は、結晶構造層531よりも大きい空孔率を有するため、矢印が示すように、その溶解レートは、結晶構造層531より高い。また、非晶質の酸化モリブデンは多結晶の酸化モリブデンよりも溶解レート高いため、剥離層532と結晶構造層531との間の溶解レートの差がさらに大きくなる。
本実施形態の酸化モリブデン膜512においては、ガラス基板511との界面近傍の剥離層532が高い溶解レートで溶解することで、図6及び7を参照して説明したような特徴的な剥離が発現する。剥離プロセス後に、結晶構造層531の一部が、バリア膜303の表面に残る。
図9Bに示す比較例の酸化モリブデン膜522においては、結晶構造層541及び剥離層542に溶剤である純水が侵入する空孔が殆ど存在せず、純粋と接触する表面積が小さいため、本実施形態の酸化モリブデン膜512と比較して、溶解レートが小さくなる。
上述のように、ガラス基板とバリア膜(表示パネル)との間において、ガラス基板の面とバリア膜の面とに接して形成されている酸化モリブデン膜が、ポーラス状剥離層を有することで、酸化モリブデン膜の高い溶解レートを実現できる。ポーラス状剥離層のガラス基板の面に平行な面での溶解レートは、この剥離層外における、ガラス基板の面に平行ないずれの面での溶解レートよりも高い。したがって、ポーラス状剥離層が純水に溶解して、ガラス基板から表示パネルが剥離される。
上記酸化モリブデン膜は、ポーラス状の結晶構造層を有するが、結晶構造層は非ポーラス状でもよい。ポーラス状の層は、結晶構造を有していてもよく、他の物体との界面を含んでいなくてもよい。
ポーラス状層を有する剥離膜は、酸化モリブデン膜と異なる材料、例えば、金属酸化物で構成されていてもよい。剥離膜の溶剤は、剥離膜の材料に従って決定される。剥離膜の形成は、上記酸化モリブデン膜の剥離膜と同様に、金属酸化物膜を基板上に形成した後に、所定条件においてアニールを実行する。アニールによる結晶化に伴い、ポーラス状の層を形成する。ポーラス状層の基体面に平行な面内方向での溶解レートが、ポーラス状層外における、基体面に平行ないずれの面での溶解レートよりも高いことで、ポーラス状層の溶解により基体から物体が剥離する。
本実施の形態の酸化モリブデン膜512(図9A)と比較例の酸化モリブデン膜522の剥離現象についての実験の結果について説明する。
この実験において、1辺が20mmの正方形のガラス基板上に本実施の形態の酸化モリブデン膜512を成膜し、このガラス基板を水温80℃の水に浸漬させ、酸化モリブデン膜512がこのガラス基板から無くなるまでの時間(以下、第1の時間)を測定した。第1の時間は、3秒である。溶剤が辺から中央部に向けて浸透し中央部に至った時点で剥離が完了すると仮定すると、この剥離速度は3.3(10/3)[mm/sec]であった。酸化モリブデン膜512の場合、3秒間経過後に酸化モリブデン膜512がガラス基板から剥離し、剥離した酸化モリブデン膜は数十秒後に溶解した。
また、ガラス基板上に比較例の酸化モリブデン膜522を成膜し、このガラス基板を水温80℃の水に浸漬させ、酸化モリブデン膜522がこのガラス基板から無くなるまでの時間(以下、第2の時間)を測定した。第2の時間は、190秒であり、前記した仮定の場合、この剥離速度は0.053[mm/sec]であった。酸化モリブデン膜522の場合、190秒経過後、酸化モリブデン膜522の全てが水に溶解した。
上記したように、本実施の形態の酸化モリブデン膜512は、比較例に比べて短時間でガラス基板から剥離する。この短時間での剥離現象は、図8、図9で説明したように、酸化モリブデン膜512とガラス基板との界面の両サイドから侵入した水により非晶質物質が溶解し、この水が空孔内を速やかに通過し未溶解の非晶質物質に接してこの非晶質物質を溶解するからである。この水の浸透現象及び非晶質の溶解現象により、この短時間での剥離現象が発現する。
なお、本実施形態の剥離は、OLED表示装置に限らず、液晶表示装置を含む他のタイプの表示装置の製造に適用することができる。本実施形態の剥離は、表示装置に限らず、他のタイプのデバイスの製造において、基材から物体を剥離するプロセスに適用することができる。本実施形態の剥離は、例えば、キャリア基板から、プリント配線基板や、撮像デバイスや、発光デバイスや、メモリ等の半導体デバイスを剥離する場合に適用できる。
上記構成例では、フレキシブル絶縁基板としてポリイミドを例示した。しかし、フレキシブル絶縁基板は、例えば、極薄ガラス基板であってもよい。極薄ガラス基板の厚みは、例えば0.2mmであり、フレキシブル性を有する。
極薄ガラス基板の上にOLEDデバイスや液晶デバイス等のデバイスを形成する場合、キャリアのガラス基板301の上に、上記酸化モリブデン膜(剥離膜)、極薄ガラス基板、デバイスを形成する。なお、剥離膜と極薄ガラス基板との間に、バリア膜を形成してもよい。また、ガラス基板301の厚みは、例えば0.5mmである。表示パネルの製造工程の最終段階において、上述のように、酸化モリブデン膜の剥離層を例えば純水で溶解して、表示デバイスが形成された極薄ガラス基板をガラス基板301から剥離する。
表示パネルの製造装置は、現時点では、約0.5mm〜0.7mmの基板をハンドリングできるが、0.2mmの極薄のガラス基板を取り扱うことは困難である。しかし、本実施形態によれば、表示パネルの製造において、製造装置は、総厚0.7mm程度のガラス基板(極薄ガラス基板の厚み0.2mm、キャリアのガラス基板301の厚み0.5mmの和)をハンドリングすればよい。そのため、現行の製造装置をそのまま利用して、フレキシブル性を有する、液晶パネルやOLEDパネルを製造することができる。
なお、キャリアのガラス基板の上に表示デバイスを形成し、キャリアのガラス基板をフッ酸で溶解することで、厚みを0.5mmから0.2mmに減らして薄型化を実現する手法がある。しかし、本実施の形態では、かかる手法を採用しなくても、表示パネルの薄型化を実現できる。
以上、本発明の実施形態を説明したが、本発明が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。
10 フレキシブル表示装置、100 TFT基板、111 絶縁基板、114 カソード電極形成領域、125 表示領域、126 配線領域、131 走査ドライバ、132 エミッションドライバ、133 保護回路、151 フレキシブル絶縁基板、152 絶縁膜、155 半導体層、156 ゲート絶縁膜、157 ゲート電極、158 層間絶縁膜、159 ソース電極、160 ドレイン電極、161 平坦化膜、162 アノード電極、163 画素定義層、165 有機発光層、166 カソード電極、168 コンタクト部、200 封止部、300 マザー基板、301 ガラス基板、302 酸化モリブデン膜、303 バリア膜、304 ポリイミド膜、305 バリア膜、306 OLED/TFT部、307 バリア膜、320 表示パネル積層体、401 容器、402 純水、405 ノズル、501 実施形態の酸化モリブデン膜のTEM画像、502 比較例の酸化モリブデン膜TEM画像、511 ガラス基板、512 酸化モリブデン膜、522 酸化モリブデン膜、532 剥離層、535 非晶質部分、536 間隙、537 空孔、541 結晶構造層、542 剥離層、546 間隙

Claims (13)

  1. 基材の表面と物体の表面との間において、前記基材の表面及び前記物体の表面に接する剥離膜であって、
    結晶構造層と、
    前記結晶構造層に接する剥離層と、を含み、
    前記剥離層は、溶剤に溶解される非晶質物質と、空孔とを含む剥離膜。
  2. 請求項1に記載の剥離膜であって、
    前記剥離層は、前記基材の表面に形成される、剥離膜。
  3. 請求項1に記載の剥離膜であって、
    前記剥離膜の材料は金属酸化物であり、
    前記剥離層において、前記非晶質物質と前記空孔とが交互に形成されている、剥離膜。
  4. 請求項3に記載の剥離膜であって、
    前記剥離層と前記物体の表面との間に前記結晶構造層を含み、
    前記剥離層の空孔率は、前記結晶構造層の空孔率よりも大きい、剥離膜。
  5. 請求項4に記載の剥離膜であって、
    前記剥離膜の材料は酸化モリブデンであり
    前記溶剤は水である、剥離膜。
  6. 請求項1に記載の剥離膜であって、
    前記剥離層の前記基材の表面に平行な面での溶解レートは、前記剥離層外における、前記基材の表面に平行ないずれの面での溶解レートよりも高い、剥離膜。
  7. 請求項1に記載の剥離膜であって、
    前記基材はガラス基板であり、前記物体は表示パネルである、剥離膜。
  8. 表示装置の製造方法であって、
    基板の表面に接触する剥離膜を形成し、前記剥離膜は前記基板の表面との界面全体に接すると共に、非晶質物質と空孔とを含み、
    前記剥離膜の上に表示パネルを形成し、
    前記剥離膜を溶剤に溶解することで、前記表示パネルを前記基板から剥離する、製造方法。
  9. 請求項8に記載の表示装置の製造方法であって、
    前記剥離膜の形成は、
    前記剥離膜の材料である非晶質の金属酸化物を前記基板の表面に付着させ、
    前記基板の表面に付着された前記金属酸化物をアニールして、前記金属酸化物の一部を結晶化させると共に非晶質物質と空孔とを含む層を形成する、ことを含む、製造方法。
  10. 請求項9に記載の表示装置の製造方法であって、
    前記剥離膜の材料は酸化モリブデンであり、
    前記溶剤は水である、製造方法。
  11. 請求項8に記載の表示装置の製造方法であって、
    前記剥離膜の前記溶解は、気体中に配置された前記剥離膜の端面に、ノズルから噴射された前記溶剤を当てることを含む、製造方法。
  12. 基板と、
    表示パネルと、
    前記基板の表面と表示パネルの表面との間において、前記基板の表面及び前記表示パネルの表面に接して形成され、前記基板から前記表示パネルを剥離するときに溶解される剥離膜と、を含み、
    前記剥離膜は、溶剤に溶解される非晶質物質と、空孔とを含む、デバイス。
  13. 請求項12に記載のデバイスであって、
    前記表示パネルは、水分の浸透を抑制する第1のバリア膜及び第2のバリア膜の間に、発光素子を保持する弾性体の膜を有し、
    前記弾性体の膜は、前記第1のバリア膜に接する第1面と、前記第1面に対向し、かつ、前記第2のバリア膜に接する第2面とを有し、前記第1面の面積は、前記第2面の面積よりも大きい、デバイス。
JP2018001151A 2017-04-17 2018-01-09 剥離膜、表示装置の製造方法及びデバイス Active JP7079606B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/953,973 US10586925B2 (en) 2017-04-17 2018-04-16 Release film, display device manufacturing method, and device
CN201810343057.XA CN108735917B (zh) 2017-04-17 2018-04-17 剥离膜、显示设备的制造方法及显示设备的制造装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017081287 2017-04-17
JP2017081287 2017-04-17

Publications (3)

Publication Number Publication Date
JP2018182295A true JP2018182295A (ja) 2018-11-15
JP2018182295A5 JP2018182295A5 (ja) 2021-01-21
JP7079606B2 JP7079606B2 (ja) 2022-06-02

Family

ID=64276260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018001151A Active JP7079606B2 (ja) 2017-04-17 2018-01-09 剥離膜、表示装置の製造方法及びデバイス

Country Status (1)

Country Link
JP (1) JP7079606B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7489786B2 (ja) 2020-02-28 2024-05-24 東京エレクトロン株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136214A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
JP2006216891A (ja) * 2005-02-07 2006-08-17 Tokyo Univ Of Agriculture & Technology 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体
JP2011517011A (ja) * 2008-02-15 2011-05-26 ネーデルランツ オルガニサティー フォール トゥーゲパストナトゥールヴェテンシャッペリーク オンデルズーク テーエンオー 封入型電子装置および製造方法
JP2011211208A (ja) * 2003-01-15 2011-10-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014187356A (ja) * 2013-02-20 2014-10-02 Semiconductor Energy Lab Co Ltd 剥離方法、及び半導体装置
JP2015166862A (ja) * 2014-02-14 2015-09-24 株式会社半導体エネルギー研究所 発光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211208A (ja) * 2003-01-15 2011-10-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005136214A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
JP2006216891A (ja) * 2005-02-07 2006-08-17 Tokyo Univ Of Agriculture & Technology 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体
JP2011517011A (ja) * 2008-02-15 2011-05-26 ネーデルランツ オルガニサティー フォール トゥーゲパストナトゥールヴェテンシャッペリーク オンデルズーク テーエンオー 封入型電子装置および製造方法
JP2014187356A (ja) * 2013-02-20 2014-10-02 Semiconductor Energy Lab Co Ltd 剥離方法、及び半導体装置
JP2015166862A (ja) * 2014-02-14 2015-09-24 株式会社半導体エネルギー研究所 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7489786B2 (ja) 2020-02-28 2024-05-24 東京エレクトロン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP7079606B2 (ja) 2022-06-02

Similar Documents

Publication Publication Date Title
CN109216374B (zh) 显示装置及其制造方法
JP6219685B2 (ja) 発光ディスプレイバックプレーン、ディスプレイデバイス、及び画素定義層の製造方法
TWI674689B (zh) 顯示裝置及其製造方法
US9312279B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
US8518285B2 (en) Substrate section for flexible display device, method of manufacturing the substrate section, and method of manufacturing organic light emitting display device including the substrate
CN108735917B (zh) 剥离膜、显示设备的制造方法及显示设备的制造装置
US10186674B2 (en) Thin-film device having barrier film and manufacturing method thereof
CN104637438A (zh) 柔性显示器及其制造方法
EP2475009B1 (en) Method of manufacturing an organic light emitting display device
CN106898551A (zh) 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置
TWI557894B (zh) 有機發光顯示裝置及其製造方法
US9793413B2 (en) Metal oxide thin film transistor having channel protection layer
TW200529445A (en) Display device and method for fabricating the same
KR102083987B1 (ko) 평판표시장치용 백플레인 및 그의 제조방법
JP2008170920A (ja) 有機電界発光表示装置及びその製造方法
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
KR20120065854A (ko) 산화물 박막 트랜지스터의 제조방법
US10283628B2 (en) Thin film transistor with source electrode, drain electrode and active layer prepared in a same layer and method for manufacturing the same, array substrate and display device
TWI546850B (zh) 顯示面板之製備方法
US9627515B2 (en) Method of manufacturing thin-film transistor substrate
JP7079606B2 (ja) 剥離膜、表示装置の製造方法及びデバイス
JP2016092148A (ja) 薄膜トランジスタ及びその製造方法
WO2013187046A1 (ja) 薄膜トランジスタ
US10872934B2 (en) Display device and manufacturing method thereof
US20170207326A1 (en) Method of manufacturing thin-film transistor substrate

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20191025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220523

R150 Certificate of patent or registration of utility model

Ref document number: 7079606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150