KR102083987B1 - 평판표시장치용 백플레인 및 그의 제조방법 - Google Patents

평판표시장치용 백플레인 및 그의 제조방법 Download PDF

Info

Publication number
KR102083987B1
KR102083987B1 KR1020130071159A KR20130071159A KR102083987B1 KR 102083987 B1 KR102083987 B1 KR 102083987B1 KR 1020130071159 A KR1020130071159 A KR 1020130071159A KR 20130071159 A KR20130071159 A KR 20130071159A KR 102083987 B1 KR102083987 B1 KR 102083987B1
Authority
KR
South Korea
Prior art keywords
hole
flat panel
insulating substrate
transistor
layer
Prior art date
Application number
KR1020130071159A
Other languages
English (en)
Other versions
KR20140147590A (ko
Inventor
김종윤
유철호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130071159A priority Critical patent/KR102083987B1/ko
Priority to US14/092,477 priority patent/US9337211B2/en
Publication of KR20140147590A publication Critical patent/KR20140147590A/ko
Application granted granted Critical
Publication of KR102083987B1 publication Critical patent/KR102083987B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Abstract

평판표시장치용 백플레인 및 그의 제조방법에 관한 것이다. 본 발명의 일 실시예에 따른 평판표시장치용 백플레인의 제조방법은 유리기판 상에 절연기판을 형성하는 단계; 상기 절연기판 상에 상기 절연기판의 일부를 노출시키는 제1 개구부를 포함하는 보호층을 형성하는 단계; 상기 제1 개구부에 의해 노출된 상기 절연기판의 일부를 제거하여 상기 절연기판에 제1 홀을 형성하는 단계; 및 상기 보호층 상에, 활성층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 트랜지스터를 형성하는 단계;를 포함하고, 상기 절연기판은 상기 트랜지스터가 형성된 트랜지스터 영역과 상기 트랜지스터가 형성되지 않은 비트랜지스터 영역을 포함하고, 상기 제1 홀은 상기 비트랜지스터 영역에 형성된다.

Description

평판표시장치용 백플레인 및 그의 제조방법 {Back palne of flat panel display and method for manufacturing the same}
본 발명의 일 측면은 평판표시장치용 백플레인 및 그의 제조방법에 관한 것으로, 상세하게는 고온공정에 강건한 평판표시장치용 백플레인 및 그의 제조방법에 관한 것이다.
유기발광표시장치, 액정표시장치 등과 같은 평판 표시 장치는 구동을 위해 적어도 하나의 박막트랜지스터(Thin Film Transistor: TFT)를 포함한다. 박막트랜지스터는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층(active layer)과, 채널 영역 상부에 형성되며 게이트 절연층에 의해 활성층과 전기적으로 절연되는 게이트 전극으로 이루어진다.
이와 같이 이루어진 박막 트랜지스터의 활성층은 비정질 실리콘(amorphous silicon)이나 폴리 실리콘(poly-silicon)과 같은 반도체 물질로 형성될 수 있는데, 이들의 열처리를 위해서는 높은 온도가 요구된다. 예를 들어, 저온 폴리 실리콘(low temperature poly-silicon; LTPS)을 이용한 박막 트랜지스터 제조 방법은, 탈수소 공정 또는 활성화 공정을 위하여 약 450℃ 이상의 온도 조건을 필요로 한다.
한편, 유기 발광 표시 장치는 시야각, 콘트라스트(contrast), 응답속도, 소비전력 등의 측면에서 특성이 우수하기 때문에 MP3 플레이어나 휴대폰 등과 같은 개인용 휴대기기에서 텔레비젼(TV)에 이르기까지 응용 범위가 확대되고 있다. 박막 트랜지스터나 유기 발광 소자를 투명한 형태로 만들어 줌으로써, 유기 발광 표시 장치를 투명 표시 장치로 형성하려는 시도가 있다. 다만, 투명 표시 장치를 형성하기 위한 투명 재료 중 일부는 고온 공정에서 아웃개싱(outgassing)에 의해 표면 막터짐이 발생하는 등의 손상이 발생한다.
본 발명의 일 측면은 고온 공정에 강건한 평판표시장치용 백플레인 및 그의 제조방법을 제공하는 데에 목적이 있다. 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 이하의 실시예들로부터 또 다른 기술적 과제들이 유추될 수 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 측면에 따른 평판표시장치용 백플레인의 제조방법은 유리기판 상에 절연기판을 형성하는 단계; 상기 절연기판 상에 상기 절연기판의 일부를 노출시키는 제1 개구부를 포함하는 보호층을 형성하는 단계; 상기 제1 개구부에 의해 노출된 상기 절연기판의 일부를 제거하여 상기 절연기판에 제1 홀을 형성하는 단계; 및 상기 보호층 상에, 활성층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 트랜지스터를 형성하는 단계;를 포함하고, 상기 절연기판은 상기 트랜지스터가 형성된 트랜지스터 영역과 상기 트랜지스터가 형성되지 않은 비트랜지스터 영역을 포함하고, 상기 제1 홀은 상기 비트랜지스터 영역에 형성된다.
본 발명의 다른 측면에 따라 상기 제1 홀의 폭은 상기 제1 개구부의 폭보다 넓을 수 있다.
본 발명의 다른 측면에 따라 상기 제1 홀을 형성하는 단계는, 상기 제1 개구부의 중심으로부터 상기 제1 개구부의 양측단까지의 거리보다 상기 제1 홀의 양측 벽까지의 거리가 더 길어지도록, 노출된 상기 절연기판의 일부를 제거한다.
본 발명의 다른 측면에 따라 상기 보호층은, 상기 제1 개구부 영역에서 상기 제1 홀에 대하여 오버행(overhang)구조로 돌출된다.
본 발명의 다른 측면에 따라 상기 트랜지스터 형성 시, 상기 트랜지스터의 구성 물질의 적어도 일부가 상기 제1 홀 내에 성막되어 더미패턴이 형성된다.
본 발명의 다른 측면에 따라 상기 더미패턴의 높이는 상기 절연기판의 높이보다 낮게 형성된다.
본 발명의 다른 측면에 따른 평판표시장치용 백플레인의 제조방법은 상기 트랜지스터를 덮으며 상기 소스전극 또는 상기 드레인전극의 일부를 노출시키는 제2 홀을 포함하는 제1 절연층을 형성하는 단계;를 더 포함하고, 상기 제1 절연층은 상기 제1 홀을 채우며 형성된다.
본 발명의 다른 측면에 따른 평판표시장치용 백플레인의 제조방법은 상기 제1 절연층 상에 형성되고, 상기 제2 홀에 의해 상기 소스전극 또는 상기 드레인전극 중 하나와 전기적으로 연결된 화소전극을 형성하는 단계;를 더 포함한다.
본 발명의 다른 측면에 따른 평판표시장치용 백플레인의 제조방법은 상기 제1 절연층 상에 상기 화소전극의 가장자리를 덮도록 형성되며, 상기 화소전극의 적어도 일부를 노출하는 제2 개구부를 포함하는 제2 절연층을 형성하는 단계;를 더 포함한다.
본 발명의 다른 측면에 따른 평판표시장치용 백플레인의 제조방법은 상기 제2 개구부에 의해 노출된 상기 화소전극 상에 유기 발광층을 포함하는 중간층을 형성하고, 상기 중간층을 사이에 두고 상기 화소전극에 대향하여 대향전극을 형성하는 단계;를 더 포함한다.
본 발명의 다른 측면에 따라 상기 제1 홀을 형성하는 단계는, 애싱(ashing) 공정으로 상기 절연기판의 일부를 제거하는 단계;를 포함한다.
본 발명의 다른 측면에 따라 상기 활성층은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)을 포함하고, 상기 트랜지스터를 형성하는 단계는, LTPS(Low-Temperature Polycrystaline Silicon) 공정에 의해 상기 트랜지스터를 형성한다.
본 발명의 다른 측면에 따른 평판표시장치용 백플레인의 제조방법은 상기 제1 홀을 채우는 슬로퍼(sloper)를 형성하는 단계; 및 상기 트랜지스터 및 상기 슬로퍼를 덮으며, 상기 소스전극 또는 상기 드레인전극의 일부를 노출시키는 제2 홀을 포함하는 패시베이션막을 형성하는 단계;를 더 포함한다.
본 발명의 다른 측면에 따라 상기 슬로퍼는 상기 제1 홀의 표면을 코팅 가능한 무기물을 포함하는 평판표시장치용 백플레인의 제조방법.
본 발명의 다른 측면에 따라 상기 패시베이션막은 실리콘 질화물(SiNx)을 포함한다.
본 발명의 다른 측면에 따른 평판표시장치용 백플레인의 제조방법은 상기 유리기판과 상기 절연기판을 분리하는 단계; 및 분리된 상기 절연기판의 하부에 보호필름을 부착하는 단계;를 더 포함한다.
본 발명의 다른 측면에 따른 평판표시장치용 백플레인은 트랜지스터가 구비된 트랜지스터 영역과 상기 트랜지스터가 구비되지 않은 비트랜지스터 영역을 포함하고, 상기 비트랜지스터 영역에 제1 홀을 포함하는 절연기판; 상기 절연기판 상에 상기 제1홀에 대응되는 제1 개구부를 포함하는 보호층; 상기 보호층 상에 구비되고, 활성층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 트랜지스터; 및 상기 트랜지스터를 덮고, 상기 소스전극 또는 상기 드레인전극의 일부를 노출시키는 제2 홀을 포함하는 제1 절연층;을 포함하고, 상기 제1홀의 가장 넓은 폭은 상기 개구부의 폭보다 넓다.
본 발명의 다른 측면에 따라 상기 제1 절연층은 상기 제1홀을 채운다.
본 발명의 다른 측면에 따라 상기 제1 홀의 폭은 상기 제1 개구부의 폭보다 넓고, 상기 보호층은 상기 제1 개구부 영역에서 상기 제1 홀에 대하여 오버행(overhang)구조로 돌출된다.
본 발명의 다른 측면에 따른 평판표시장치용 백플레인은 상기 제1 절연층 상에 구비되고, 상기 제2 홀에 의해 상기 소스전극 또는 상기 드레인전극 중 하나와 전기적으로 연결된 화소전극;을 더 포함한다.
본 발명의 다른 측면에 따른 평판표시장치용 백플레인은 상기 제1 절연층 상에 상기 화소전극의 가장자리를 덮도록 구비되며, 상기 화소전극의 적어도 일부를 노출하는 제2 개구부를 포함하는 제2 절연층;을 더 포함한다.
본 발명의 다른 측면에 따른 평판표시장치용 백플레인은 상기 제2 개구부에 의해 노출된 상기 화소전극 상에 구비되고 유기 발광층을 포함하는 중간층; 및 상기 중간층을 사이에 두고 상기 화소전극에 대향하여 구비된 대향전극;을 더 포함한다.
본 발명의 다른 측면에 따라 상기 활성층은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)을 포함한다.
본 발명의 다른 측면에 따른 평판표시장치용 백플레인의 제조방법은 상기 제1 홀의 양 측벽을 덮으며 상기 제1 홀을 채우는 슬로퍼(sloper); 및 상기 트랜지스터 및 상기 슬로퍼를 덮고, 상기 소스전극 또는 상기 드레인전극의 일부를 노출시키는 제2 홀을 포함하는 패시베이션막;을 더 포함한다.
본 발명의 다른 측면에 따라 상기 슬로퍼는 코팅 가능한 무기물을 포함한다.
본 발명의 다른 측면에 따라 상기 패시베이션막은 실리콘 질화물(SiNx)을 포함한다.
본 발명의 다른 측면에 따른 평판표시장치용 백플레인은 상기 절연기판의 하부에 부착된 보호필름;을 더 포함한다.
상기한 바와 같은 본 발명의 실시예들에 따르면 절연기판에 홀을 형성함으로써, 공정 단계에서 절연기판으로부터 발생하는 가스가 홀을 통해 배출될 수 있으며, 절연기판의 손상이 저감되어 표시장치의 신뢰도가 향상된다.
도 1 내지 도 10는 본 발명의 일 실시예에 따른 평판표시장치용 백플레인의 제조공정을 개략적으로 나타내는 단면도이다.
도 11내지 도 12는 본 발명의 다른 실시예에 따른 평판표시장치용 백플레인의 제조공정을 개략적으로 나타내는 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 평판표시장치용 백플레인을 나타내는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, “포함한다” 또는 “가지다” 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 막, 영역, 구성 요소 등의 부분이 다른 부분 “위에” 또는 “상에” 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.
도 1 내지 도 10는 본 발명의 일 실시예에 따른 평판표시장치용 백플레인의 제조공정을 개략적으로 나타내는 단면도이다.
먼저, 도 1을 참조하면 절연기판(10) 상에 보호층(11)이 형성된다. 절연기판(10)은 투명한 물질로 형성될 수 있다. 예를 들어, 절연기판(10)은 투명한 플라스틱 재로 형성될 수 있다. 예를 들어, 절연기판(10)은 아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌계 수지, 폴리페닐렌설파이드계 수지, 벤조사이클로부텐(BCB), 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 마그네슘 산화물, 아연 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 그러나, 절연기판(10)의 재질은 이에 한정하는 것은 아니며 SiO2를 주성분으로 하는 투명 재질의 글라스재 또는 금속 재 등, 다양한 재질을 이용할 수 있다.
보호층(11)은 절연기판(10) 상면에 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 기판(10)의 표면을 평탄화한다. 보호층 (11)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 보호층(11)은 상기 실리콘 화합물로 이루어진 단층 구조 또는 다층 구조를 가질 수 있다.
절연기판(10) 및 보호층(11)은 스핀 코팅 공정, 프린팅 공정, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 진공 증착 공정 등 다양한 방법을 이용하여 형성될 수 있다.
도면에 별도로 도시하지는 않았으나, 절연기판(10)은 유리기판 상에 형성될 수 있고, 절연기판(10) 상에 소자들이 형성된 후 유리기판으로부터 분리될 수 있다. 그러나 절연기판(10)의 형성 방법은 이에 한정하지 않는다.
도 2를 참조하면, 보호층(11) 상에 제1감광막(photoresistor)(P1)을 도포하고, 광투과부(M11) 및 광차단부(M12)를 구비한 제1마스크(M1)를 이용한 제1 마스크 공정을 실시한다. 도면에 상세히 도시되지 않았으나, 노광장치(미도시)로 제1 포토마스크(M1)에 노광 후, 현상(developing), 식각(etching), 및 스트립핑(stripping) 또는 에싱(ashing) 등과 같은 일련의 공정을 거친다.
도 3을 참조하면, 제1 마스크 공정의 결과로 보호층(11)에 제1 개구부(111)가 형성된다. 제1 개구부(111)는 절연기판(10)의 일부를 노출시킨다.
도 4를 참조하면, 제1 개구부(111)에 의해 노출된 절연기판(10)의 일부를 제거하여 절연기판(10)에 제1 홀(101)을 형성한다. 예를 들어, 보호층(11)에 의해 노출된 절연기판(10)의 일부는 애싱(ashing) 공정에 의해 제거되어, 제1 홀(101)이 형성된다.
절연기판(10)은 충분히 애싱되어, 제1 홀(101)은 충분히 크게 형성된다. 예를 들어, 제1 홀(101)의 폭(W2)은 제1 개구부(111)의 폭(W1)보다 넓게 형성될 수 있다. 예를 들어, 제1 개구부(111)의 중심으로부터 제1 개구부(111)의 양측단까지의 거리보다 제1 홀(101)의 양측 벽까지의 거리가 더 길도록 제1 홀(101)이 형성된다.
절연기판(10)은 제1 개구부(111)에 대응되는 영역이 제거될 뿐 아니라, 보호층(11) 하부 영역까지 일부 제거되어 언더컷(under cut)구조가 형성된다. 보호층(11)은 도 4에 도시된 것과 같이 제1 개구부(111) 영역에서 제1 홀(101)에 대하여 오버행(overhang) 구조로 돌출된다.
제1 홀(101)을 형성하기 위한 애싱 공정 시, 보호층(11)은 제거되지 않는다. 애싱에 사용되는 물질은, 절연기판(10)을 제거할 수 있고 보호층(11)을 제거하지 않는 물질로 선택될 수 있다.
예를 들어, 애싱에 사용되는 기체는 산소를 포함하는 O2, CO, CO2 등, 질소 원자를 N2, NH3 등, 염소 원자를 포함하는 CLl2, HCl, BCl3, 브롬 원자를 포함하는 HBr, Br2 등의 식각 기체 또는 이들의 혼합 기체일 수 있다. 또는, 이러한 식각 기체에 아르곤(Ar), 헬류(He) 등의 기체를 추가할 수 있다.
제1 홀(101)을 통하여, 이후의 공정단계를 수행하는 과정에서 절연기판(10)에서 발생하는 가스(gas)가 배출된다. 제1 홀(101)의 언더컷 구조는, 보호층(11) 이후의 공정에서 제1 홀(101)이 막히거나, 제1홀(101) 내부의 절연기판의 식각면이 다른 물질에 의해 덮히는 것을 방지한다.
도 5를 참조하면, 도 4의 구조 상에 박막 트랜지스터(TFT)의 일부가 형성된다. 박막트랜지스터(TFT)는 활성층, 게이트전극, 소스전극, 드레인전극, 및 적어도 하나의 층간절연막(16)을 포함한다. 도 5에 도시된 박막트랜지스터(TFT)는 활성층(13), 게이트전극(15), 및 층간절연막(16)의 구조까지 형성되었다.
박막 트랜지스터(TFT)를 형성하는 구체적인 과정은 별도의 도면으로 도시하지 않았으나, 다양한 방법에 의해 형성될 수 있다. 예를 들어, 박막 트랜지스터(TFT)는 LTPS(Low-Temperature Polycrystaline Silicon) 공정에 의해 형성될 수 있다.
한편, 도 5에는 탑게이트 방식의 박막 트랜지스터가 도시되었으나, 이에 한정되지 않고 다양한 방식의 박막 트랜지스터가 형성될 수 있다. 예를 들어 바텀 게이트 방식의 박막 트랜지스터를 형성하는 경우, 층간절연막은 활성층과 소스/드레인전극 사이에 개재된 절연층에 대응될 수 있을 것이다.
예를 들어, 보호층 상에 절연층(12)을 형성하고, 절연층(12) 상에 반도체층을 성막한 후 패터닝하여 활성층(13)을 형성한다. 그 다음, 활성층(13)을 덮으며 절연층(14)을 형성하고, 절연층 상에 도전층을 성막한 후 패터닝하여 게이트전극(15)을 형성한다. 그 다음, 게이트전극(15)을 덮으며 절연층(16)을 형성한다.
활성층(13)은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)일 수 있다. 예를 들어, 활성층(13)은 결정질 실리콘을 포함할 수 있다. 이 때, 결정질 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다.
그 다음, 게이트전극(15)을 셀프 얼라인(self align) 마스크로 사용하여 활성층(13)에 이온 불순물을 도핑한다. 그 결과 활성층(13)은 가장자리에 이온 불순물이 도핑된 소스 및 드레인 영역(13a, 13b)과 그 사이에 채널 영역(13c)을 동일층에 구비하게 된다. 게이트 전극(15)을 셀프 얼라인 마스크로 사용함으로써, 별도의 포토 마스크를 추가하지 않고 소스 및 드레인 영역(13a, 13b)을 형성할 수 있다.
이에 따라, 게이트전극(15)의 위치와 채널영역(13c)의 위치는 서로 대응된다.
상기와 같은 이온 불순물 도핑 과정은 400℃ 이상의 온도를 요구한다. 절연기판(10)은 재질에 따라 400℃ 이상의 온도에서 신뢰성이 문제된다. 예를 들어, 절연기판(10)이 투명한 플라스틱 재로 형성된 경우 400℃ 이상의 온도에서 가스가 방출되는 아웃개싱(outgassing) 현상이 발생할 수 있다. 이 때, 가스가 제대로 배출되지 못하면 막터짐과 같은 구조적 불량이 발생하여 표시장치의 신뢰성이 문제된다.
절연기판(10)에 형성된 제1 홀(101)은, 절연기판(10)의 식각면을 외부로 노출시키고, 절연기판(10)에서 발생하는 가스를 외부로 배출시킨다. 절연기판(10)에서 발생하는 가스가 제1 홀(101)을 통해 배출됨에 따라 절연기판(10)의 막터짐 등의 구조적 불량 발생이 저감된다.
본 실시예에서는 절연기판(10) 상에 제1 홀(101)이 한 개만 도시되었으나, 이는 설명의 편의를 위한 것일 뿐, 본 실시예가 이에 한정되는 것은 아니다. 절연기판(10)은 박막 트랜지스터(TFT)가 형성된 트랜지스터영역(51)과 트랜지스터(TFT)가 형성되지 않는 비트랜지스터영역(52)을 포함한다. 절연기판(10)은 비트랜지스터영역(52)에 제1 홀(101)을 구비할 수 있다.
제1 홀(101)은 제1 개구부(111)에 의해 노출된 절연기판(10)의 일부가 애싱 기체에 의해 제거되어 형성된다. 보호층(11)은 더 많은 개구부를 포함할 수 있고, 각 개구부는 애싱 공정 시 절연기판(10)을 노출시키므로, 절연기판(10)에는 더 많은 홀이 형성될 수 있다. 예를 들어, 절연기판(10)은 1개 내지 100개의 픽셀당 한 개의 빈도로 홀을 포함할 수 있다. 절연기판(10)은 충분한 양의 홀을 포함함으로써 이후의 공정에서 발생하는 가스를 충분히 배출할 수 있다.
도 5를 참조하면, 박막 트랜지스터(TFT)의 형성 과정에서 박막 트랜지스터(TFT)의 구성 물질의 적어도 일부는 제1 홀(101) 내에 성막된다. 예를 들어, 제1 홀(101)의 내부에는, 절연층(12), 활성층(13), 절연층(14), 게이트전극(15), 절연층(16)과 동일층으로 동일 물질이 쌓여 더미(dummy)패턴(110)을 형성한다.
이 때, 더미(dummy)패턴(110)은 제1 개구부(111)의 언더컷 구조에 의해 절연기판(10)의 식각면과 일부 이격될 수 있다. 예를 들어, 더미패턴(110)은 제1 개구부(111)의 언더컷 구조에 의해 제1 홀(101) 내에서 절연기판(10)의 식각면을 덮지 않는다. 더미패턴(110)이 형성되더라도, 절연기판(10)의 식각면은 여전히 노출되어 절연기판(10)에서 발생하는 가스가 제1 홀(101)을 통해 배출될 수 있다. 더미패턴(110)의 높이는 절연기판(10)의 높이보다 낮을 수 있다.
더미부(20)의 일부 층은 박막 트랜지스터(TFT)의 마스크 공정 시 식각됨에 따라 생략될 수 있다. 예를 들어, 더미부(20) 중, 박막 트랜지스터(TFT)의 활성층(13)과 게이트 전극(15)에 대응되는 층은 박막 트랜지스터(TFT)의 패터닝 시 식각될 수 있다. 절연층(12, 13, 16)은 도 5에 도시된 구조를 형성하는 동안 별도의 마스크에 의해 패터닝하지 않으므로, 제1 홀(101)에 성막될 수 있다.
추가 마스크 공정 수의 제한을 받지 않는다면, 제1 홀(101)에 더미부(20)가 전혀 형성되지 않을 수도 있다. 예를 들어, 추가 마스크 공정 수의 제한을 받지 않는다면, 절연층(12, 13, 16) 형성 시, 추가 마스크를 이용하여 제1 홀(101)에 절연층(12, 13, 16)이 형성되지 않도록 할 수 있다.
더미부(20)의 적층 구조는 도 5에 도시된 구조에 한정하지 않으며, 일부 층이 생략될 수도, 모든 층이 생략될 수도 있다. 다만, 더미부(20)의 높이는 절연기판(10)의 높이를 초과하지 않는다.
도 6을 참조하면, 도 5에 도시된 구조물에서, 절연층(14, 16)을 패터닝하여 활성층(13)의 소스/드레인영역(13a, 13b)을 각각 노출시키는 홀을 형성한다. 다음으로, 도전층을 성막한 후 패터닝하여 소스전극(17a), 및 드레인전극(17b)을 형성한다. 소스전극(17a)과 드레인전극(17b)은 절연층(14, 16)에 형성된 홀을 통해 활성층(13)의 소스영역(13a) 및 드레인영역(13b)에 각각 접속된다.
도 7을 참조하면, 도 6에 도시된 구조물 상에, 제1 절연층(18)을 형성한다. 제1 절연층(18)은 박막 트랜지스터(TFT)를 덮으며, 소스전극(17a) 또는 드레인전극(17b)의 일부를 노출시키는 제2 홀(181)을 포함한다.
도 8을 참조하면, 도 7에 도시된 구조물 상에, 화소전극(19)을 형성한다. 화소전극(19)은 제1 절연층(18) 상에 형성되고, 제2 홀(181)을 통해 소스전극(17a)과 드레인전극(17b) 중 어느 하나와 접속한다. 본 실시예에서 화소전극(19)은 드레인전극(17b)에 접속하는 것으로 도시되었지만, 본 발명은 이에 한정하지 않는다.
화소전극(19)은 투명 도전층으로 형성될 수도 있고, 투명 도전층 외에 투명 도전층 상에 배치된 반투과 금속층을 더 포함하여 복수 층으로 형성될 수도 있다.
화소전극(19)을 구성하는 각 층의 물질은 상기 예시에 한정하지 않으며, 투과형 도전막/반사형 도전막/투과형 도전막의 다중막으로 형성될 수 있다. 투과형 도전막은 ITO, IZO, ZnO, 및 In2O3 중 어느 하나를 포함하고, 반사형 도전막은 은(Ag), 은 합금, 알루미늄(Al), 및 알루미늄 합금 중 어느 하나를 포함할 수 있다.
도 8을 참조하면, 화소전극(19)의 가장자리를 덮도록 제2 절연층(20)을 형성한다. 제2 절연층(20)은 화소전극(19)의 적어도 일부를 노출시키는 제2 개구부(201)를 포함한다. 제2 절연층(20)은 발광 화소의 영역을 정의하는 화소정의막 역할을 할 수 있다.
도 9를 참조하면, 도 8에 도시된 구조물 상에, 중간층(21)과 대향전극(22)이 형성된다. 중간층(21)은 제2 개구부(201)에 의해 노출된 화소전극(19) 상에 형성되고, 유기 발광층을 포함한다. 대향전극(22)은 중간층(21)을 사이에 두고 화소전극(19)에 대향하여 형성된다.
중간층(21)은 유기 발광층(emissive layer: EML)과, 그 외에 정공 수송층(hole transport layer: HTL), 정공 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL), 및 전자 주입층(electron injection layer: EIL) 등의 기능층 중 어느 하나 이상의 층이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다. 중간층(21)은 저분자 또는 고분자 유기물로 구비될 수 있다.
도 9에는 중간층(21)이 제2 개구부(201) 내부에 형성되어 각 픽셀별로 별도의 발광 물질이 형성된 경우를 예로 설명하였으나, 본 발명은 이에 한정되지 않는다. 중간층(21)은 픽셀의 위치에 관계 없이 제2 절연층(20) 전체에 공통으로 형성될 수 있다.
대향전극(22)은 절연기판(10) 전면에 증착되어 공통 전극으로 형성될 수 있다. 본 실시예에 따른 평판 표시 장치의 경우, 화소전극(19)은 애노드로 사용되고, 대향 전극(22)은 캐소드로 사용된다. 전극의 극성은 반대로 적용될 수 있음은 물론이다.
본 실시예에 따른 평판 표시 장치가 배면발광 형(bottom emission type)인 경우, 대향전극(22)은 반사 물질을 포함하는 반사 전극으로 구성될 수 있다. 예를 들어, 대향전극(22)은 일함수가 적은 금속, 예를 들어 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), LiF/Ca, LiF/Al, Mg/Ag, 또는 이들의 화합물을 얇게 증착하여 형성할 수 있다. 반대로, 표시장치가 절연기판(10)의 반대방향으로 화상이 구현되는 전면발광형 (top emission type)의 경우, 대향전극(22)은 투명전극으로, 화소전극(19)은 반사전극으로 형성된다.
한편, 상기 도면에는 도시되지 않았지만, 대향전극(22) 상에는 외부의 수분이나 산소 등으로부터 중간층(21)을 보호하기 위한 밀봉 부재(미도시) 및 흡습제(미도시) 등이 더 구비될 수 있다.
도 10을 참조하면, 절연기판(10)은, 유리기판 상에 형성되었다가 절연기판(10) 상에 소자가 형성되면 유리기판으로부터 분리될 수 있다. 제1 홀(101)에 형성된 더미패턴(110)은 유리기판과 함께 절연기판(10)으로부터 분리된다. 더미패턴(110)이 제거됨에 따라 절연기판(10)의 하부에 홈(102)이 형성된다.
절연기판(10)의 하부에는 보호필름 등이 부착될 수 있으며, 이에 의해 홈(102)을 통한 이물질의 침투가 방지된다. 홈(102)이 비어진 채로 보호필름이 부착될 수도 있으나, 홈(102)은 다른 물질에 의해 채워질 수도 있다. 예를 들어 홈(102)은 절연기판(10)의 하부에 보호필름 부착 시 접착물질에 의해 채워질 수 있다.
도 11 내지 도 12는 본 발명의 다른 실시예에 따른 평판표시장치용 백플레인의 제조공정을 개략적으로 나타내는 단면도이다.
도 11을 참조하면, 도 6의 구조물 상에 슬로퍼(sloper)(31)를 형성한다. 슬로퍼(31)는 제1 개구부(111) 영역으로 돌출된 보호층(11)의 하부를 충진하도록 형성된다. 슬로퍼(31)는 제1 홀(101)을 채우며 형성된다. 슬로퍼(31)는 하부의 구조를 코팅할 수 있는 무기재료로 형성될 수 있다. 예를 들어, 슬로퍼(31)는 제1홀(101) 주변을 코팅할 수 있다. 슬로퍼(31)는 제1 홀(101) 영역의 오버행(overhang) 구조에 의해 불량이 발생하는 것을 방지한다.
도 12를 참조하면, 도 11의 구조물 상에 패시베이션막(32)이 형성된다. 패시베이션막(32)은 박막 트랜지스터(TFT) 및 슬로퍼(31)를 덮으며, 보호층(11) 또는 박막트랜지스터(TFT)의 층간절연막(16) 상에 형성된다. 패시베이션막(32)은 소스전극(17a) 또는 드레인전극(17b)의 일부를 노출시키는 제2 홀(321)을 포함한다. 패시베이션막(32)은 실리콘 질화물(SiNx)을 포함한다.
패시베이션막(32)이 형성된 구조 상에는, 도 7 내지 도 10에서 설명한 공정들이 동일하게 수행될 수 있다. 패시베이션막(32)이 형성된 구조 상에는, 제1 절연층(18), 화소전극(19), 제2 절연층(20), 중간층(21), 대향전극(22)이 형성된다. 패시베이션막(32)의 제2 홀(321)은 제1 절연층(18)과 패시베이션막(32)이 동시에 패터닝되면서 형성될 수 있으나, 이에 한정하지 않는다.
도 13은 본 발명의 다른 실시예에 따른 평판표시장치용 백플레인을 나타내는 단면도이다. 도 1 내지 도 12의 실시예에서는 애싱 공정을 이용해 제1 개구부(111)에 의해 노출된 절연기판(10)을 제거하여 제1 홀(101)을 형성할 때, 절연기판(10)의 바닥까지 제거되었다. 즉 유리기판이 노출되도록 제1 홀(101)이 형성되었다. 그러나 본 발명의 다른 실시예에 따르면, 애싱 공정 시간의 제어에 따라 도 13에 도시된 것과 같이 제1 홀(101) 영역에 절연기판(10)의 바닥이 제거되지 않을 수 있다.
도 13의 구조물 상에, 전술한 실시예들의 공정과 동일하게 절연층(18, 20), 화소전극(19), 중간층(21), 대향전극(22)이 형성된다. 또한, 제1 절연층(18)의 형성 전에 소스/드레인 전극층(17a, 17b)이 형성된 박막트랜지스터(TFT)를 덮는 패시베이션막(32)이 추가로 형성될 수 있다.
도 13에 도시된 구조에 따르면, 절연기판(10)을 유리기판으로부터 분리하더라도, 절연기판(10)의 하부에 홈이 형성되지 않으므로 이물질이나 습기의 침투가 방지되어 표시장치의 신뢰성이 향상된다. 다만, 더미패턴(110)의 높이는 보호층(11)의 높이에 이르지 못하며, 제1 홀(101) 영역에서 절연기판(10)의 식각면은 여전히 노출되므로, 공정 과정에서 절연기판(10)으로부터 방출되는 가스가 제1 홀(101)을 통해 배출될 수 있다.
전술한 본 발명의 실시예들에 따르면, 절연기판(10)은 홀을 포함하여, 공정 과정에서 발생하는 가스를 외부로 배출함으로써 가스에 의한 막터짐 등의 손상이 방지된다.
또한, 본 발명의 실시예들에 따르면, 절연기판(10)의 홀은 그 상단에 형성된 보호층(11)이 홀 영역으로 일부 돌출되어 언더컷 구조를 형성함에 따라, 홀 양측의 절연기판(10)의 식각면이 공정 과정에서 계속 노출될 수 있다. 즉, 백플레인의 형성 과정에서 일부 물질들이 홀 내에 적층되더라도, 홀 양측의 절연기판(10)의 식각면이 노출됨으로써, 절연기판(10)에서 발생하는 가스가 홀 양측의 식각면을 통해 외부로 배출된다.
전술한 실시예들에서, 게이트전극(15), 소스/드레인 전극(17a, 17b) 등의 도전 패턴은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티탄(Ti), 텅스텐(W), 몰리브덴-텅스텐(MoW) 또는 구리(Cu) 중 선택된 하나 이상의 물질을 포함할 수 있으나, 이에 한정하지 않으며 도전 패턴의 재료는 금속 등을 포함한 도전성 물질이라면 무방하다.
상기 도전 패턴은 배선 저항을 줄이기 위해 저저항물질인 Mo, Al 또는 Ag의 2층 구조 또는 그 이상의 다중막 구조, 즉, Mo/Al/Mo, MoW/Al-Nd/MoW, Ti/Al/Ti, Mo/Ag/Mo 및 Mo/Ag-합금/Mo 등으로 이루어진 군에서 선택되는 하나의 적층구조로 형성될 수 있다.
한편, 전술한 실시예 및 변형예에서는 평판 표시 장치로서 유기 발광 표시 장치를 예로 설명하였으나, 본 발명은 이에 한정되지 않고 액정 표시 장치를 비롯한 다양한 표시 소자를 사용할 수 있음은 물론이다.
전술한 각 마스크 공정은 포토마스크를 이용하는 것에 한정하지 않으며, 리프트-오프 방식을 이용할 수도 있고, 다양한 패터닝 방식이 이용될 수 있다. 식각 과정은 습식 식각 및 건식 식각 등 다양한 방법으로 수행 가능하다. 또한, 전술한 실시예들에서의 포토마스크 공정과 관련하여, 광에 노출된 부분이 제거되는 포지티브 감광제(positive-PR)가 사용된 예를 설명하였으나, 본 발명은 이에 한정되지 않고 네가티브 감광제(negative-PR)가 사용될 수 있음은 물론이다.
본 발명에 따른 실시예를 설명하기 위한 도면에는 하나의 박막트랜지스터(TFT)만 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명은 이에 한정되지 않으며, 본 발명에 따른 마스크 공정을 늘리지 않는 한, 복수 개의 TFT와 복수 개의 커패시터가 포함될 수 있음은 물론이다.
또한 상기 도면들에 도시된 구성요소들은 설명의 편의상 확대 또는 축소되어 표시될 수 있으므로, 도면에 도시된 구성요소들의 크기나 형상에 본 발명이 구속되는 것은 아니며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 절연기판
11: 보호층
51: 트랜지스터영역
52: 비트랜지스터영역
TFT: 박막 트랜지스터
13: 활성층
15: 게이트전극
17a, 17b: 소스/드레인 전극
12, 14, 16: 절연층
18: 제1 절연층
20: 제2 절연층
110: 더미패턴
101: 제1 홀
111: 제1 개구부
19: 화소전극
21: 중간층
22: 대향전극

Claims (27)

  1. 유리기판 상에 절연기판을 형성하는 단계;
    상기 절연기판 상에 상기 절연기판의 일부를 노출시키는 제1 개구부를 포함하는 보호층을 형성하는 단계;
    상기 제1 개구부에 의해 노출된 상기 절연기판의 일부를 제거하여 상기 절연기판에 제1 홀을 형성하는 단계; 및
    상기 보호층 상에, 활성층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 트랜지스터를 형성하는 단계;를 포함하고,
    상기 트랜지스터 형성 시, 상기 트랜지스터의 구성 물질의 적어도 일부가 상기 제1 홀 내에 성막되어 더미패턴이 형성되고,
    상기 절연기판은 상기 트랜지스터가 형성된 트랜지스터 영역과 상기 트랜지스터가 형성되지 않은 비트랜지스터 영역을 포함하고,
    상기 제1 홀은 상기 비트랜지스터 영역에 형성되는
    평판표시장치용 백플레인의 제조방법.
  2. 제1 항에 있어서,
    상기 제1 홀의 폭은 상기 제1 개구부의 폭보다 넓은
    평판표시장치용 백플레인의 제조방법
  3. 제1 항에 있어서,
    상기 제1 홀을 형성하는 단계는,
    상기 제1 개구부의 중심으로부터 상기 제1 개구부의 양측단까지의 거리보다 상기 제1 홀의 양측 벽까지의 거리가 더 길어지도록, 노출된 상기 절연기판의 일부를 제거하는,
    평판표시장치용 백플레인의 제조방법.
  4. 제1 항에 있어서,
    상기 보호층은, 상기 제1 개구부 영역에서 상기 제1 홀에 대하여 오버행(overhang)구조로 돌출되는
    평판표시장치용 백플레인의 제조방법.
  5. 삭제
  6. 제1 항에 있어서,
    상기 더미패턴의 높이는 상기 절연기판의 높이보다 낮은
    평판표시장치용 백플레인의 제조방법.
  7. 제1 항에 있어서,
    상기 트랜지스터를 덮으며 상기 소스전극 또는 상기 드레인전극의 일부를 노출시키는 제2 홀을 포함하는 제1 절연층을 형성하는 단계;를 더 포함하고,
    상기 제1 절연층은 상기 제1 홀을 채우며 형성되는
    평판표시장치용 백플레인의 제조방법
  8. 제7 항에 있어서,
    상기 제1 절연층 상에 형성되고, 상기 제2 홀에 의해 상기 소스전극 또는 상기 드레인전극 중 하나와 전기적으로 연결된 화소전극을 형성하는 단계;를 더 포함하는
    평판표시장치용 백플레인의 제조방법.
  9. 제8 항에 있어서,
    상기 제1 절연층 상에 상기 화소전극의 가장자리를 덮도록 형성되며, 상기 화소전극의 적어도 일부를 노출하는 제2 개구부를 포함하는 제2 절연층을 형성하는 단계;를 더 포함하는
    평판표시장치용 백플레인의 제조방법.
  10. 제9 항에 있어서,
    상기 제2 개구부에 의해 노출된 상기 화소전극 상에 유기 발광층을 포함하는 중간층을 형성하고, 상기 중간층을 사이에 두고 상기 화소전극에 대향하여 대향전극을 형성하는 단계;를 더 포함하는
    평판표시장치용 백플레인 제조방법.
  11. 제1 항에 있어서,
    상기 제1 홀을 형성하는 단계는,
    애싱(ashing) 공정으로 상기 절연기판의 일부를 제거하는 단계;를 포함하는
    평판표시장치용 백플레인의 제조방법.
  12. 제1 항에 있어서,
    상기 활성층은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)을 포함하고,
    상기 트랜지스터를 형성하는 단계는, LTPS(Low-Temperature Polycrystaline Silicon) 공정에 의해 상기 트랜지스터를 형성하는
    평판표시장치용 백플레인의 제조방법.
  13. 제1 항에 있어서,
    상기 제1 홀을 채우는 슬로퍼(sloper)를 형성하는 단계; 및
    상기 트랜지스터 및 상기 슬로퍼를 덮으며, 상기 소스전극 또는 상기 드레인전극의 일부를 노출시키는 제2 홀을 포함하는 패시베이션막을 형성하는 단계;를 더 포함하는
    평판표시장치용 백플레인의 제조방법.
  14. 제13 항에 있어서,
    상기 슬로퍼는 상기 제1 홀의 표면을 코팅 가능한 무기물을 포함하는
    평판표시장치용 백플레인의 제조방법.
  15. 제13항에 있어서,
    상기 패시베이션막은 실리콘 질화물(SiNx)을 포함하는
    평판표시장치용 백플레인의 제조방법.
  16. 제1 항에 있어서,
    상기 유리기판과 상기 절연기판을 분리하는 단계; 및
    분리된 상기 절연기판의 하부에 보호필름을 부착하는 단계;를 더 포함하는
    평판표시장치용 백플레인의 제조방법.
  17. 트랜지스터가 구비된 트랜지스터 영역과 상기 트랜지스터가 구비되지 않은 비트랜지스터 영역을 포함하고, 상기 비트랜지스터 영역에 제1 홀을 포함하는 절연기판;
    상기 절연기판 상에 상기 제1홀에 대응되는 제1 개구부를 포함하는 보호층;
    상기 보호층 상에 구비되고, 활성층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 트랜지스터; 및
    상기 트랜지스터를 덮고, 상기 소스전극 또는 상기 드레인전극의 일부를 노출시키는 제2 홀을 포함하는 제1 절연층;을 포함하고,
    상기 제1 절연층의 일부는 상기 제1홀의 적어도 일부를 채우는
    평판표시장치용 백플레인.
  18. 삭제
  19. 제17 항에 있어서,
    상기 제1 홀의 폭은 상기 제1 개구부의 폭보다 넓고,
    상기 보호층은 상기 제1 개구부가 형성된 영역에서 상기 제1 홀에 대하여 오버행(overhang)구조로 돌출된
    평판표시장치용 백플레인.
  20. 제17 항에 있어서,
    상기 제1 절연층 상에 구비되고, 상기 제2 홀에 의해 상기 소스전극 또는 상기 드레인전극 중 하나와 전기적으로 연결된 화소전극;을 더 포함하는
    평판표시장치용 백플레인.
  21. 제20 항에 있어서,
    상기 제1 절연층 상에 상기 화소전극의 가장자리를 덮도록 구비되며, 상기 화소전극의 적어도 일부를 노출하는 제2 개구부를 포함하는 제2 절연층;을 더 포함하는
    평판표시장치용 백플레인.
  22. 제21 항에 있어서,
    상기 제2 개구부에 의해 노출된 상기 화소전극 상에 구비되고 유기 발광층을 포함하는 중간층; 및
    상기 중간층을 사이에 두고 상기 화소전극에 대향하여 구비된 대향전극;을 더 포함하는
    평판표시장치용 백플레인.
  23. 제17 항에 있어서,
    상기 활성층은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)을 포함하는
    평판표시장치용 백플레인.
  24. 제17 항에 있어서,
    상기 제1 홀의 양 측벽을 덮으며 상기 제1 홀을 채우는 슬로퍼(sloper); 및
    상기 트랜지스터 및 상기 슬로퍼를 덮고, 상기 소스전극 또는 상기 드레인전극의 일부를 노출시키는 제2 홀을 포함하는 패시베이션막;을 더 포함하는
    평판표시장치용 백플레인.
  25. 제24 항에 있어서,
    상기 슬로퍼는 상기 제1 홀의 표면을 코팅 가능한 무기물을 포함하는 평판표시장치용 백플레인.
  26. 제24 항에 있어서,
    상기 패시베이션막은 실리콘 질화물(SiNx)을 포함하는 평판표시장치용 백플레인.
  27. 제17 항에 있어서,
    상기 절연기판의 하부에 부착된 보호필름;을 더 포함하는 평판표시장치용 백플레인.
KR1020130071159A 2013-06-20 2013-06-20 평판표시장치용 백플레인 및 그의 제조방법 KR102083987B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130071159A KR102083987B1 (ko) 2013-06-20 2013-06-20 평판표시장치용 백플레인 및 그의 제조방법
US14/092,477 US9337211B2 (en) 2013-06-20 2013-11-27 Backplane of flat panel display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130071159A KR102083987B1 (ko) 2013-06-20 2013-06-20 평판표시장치용 백플레인 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20140147590A KR20140147590A (ko) 2014-12-30
KR102083987B1 true KR102083987B1 (ko) 2020-03-04

Family

ID=52110170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130071159A KR102083987B1 (ko) 2013-06-20 2013-06-20 평판표시장치용 백플레인 및 그의 제조방법

Country Status (2)

Country Link
US (1) US9337211B2 (ko)
KR (1) KR102083987B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102207563B1 (ko) * 2013-10-29 2021-01-27 삼성디스플레이 주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법
WO2015079058A1 (en) 2013-11-28 2015-06-04 Gio Optoelectronics Corp. Matrix circuit substrate, display apparatus, and manufacturing method of matrix circuit substrate
KR102245771B1 (ko) * 2014-07-29 2021-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102370035B1 (ko) * 2015-02-05 2022-03-07 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR101973163B1 (ko) * 2016-03-22 2019-04-29 삼성디스플레이 주식회사 디스플레이 장치
KR102083315B1 (ko) * 2017-09-11 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102602157B1 (ko) 2018-06-29 2023-11-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN108962952B (zh) * 2018-07-17 2021-02-26 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
KR20200039866A (ko) 2018-10-05 2020-04-17 삼성디스플레이 주식회사 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327011B2 (en) * 1997-10-20 2001-12-04 Lg Electronics, Inc. Liquid crystal display device having thin glass substrate on which protective layer formed and method of making the same
KR100699988B1 (ko) * 2004-03-19 2007-03-26 삼성에스디아이 주식회사 평판표시장치
KR100759253B1 (ko) 2004-12-31 2007-09-17 매그나칩 반도체 유한회사 압력 센서의 제조 방법
KR20070018674A (ko) 2005-08-09 2007-02-14 테미데 테크 인크 처리된 표면을 갖는 폴리이미드 필름 및 그 응용
KR101222963B1 (ko) 2006-02-08 2013-01-17 엘지디스플레이 주식회사 디스플레이의 평탄화 장비 및 이를 이용한 플렉서블디스플레이의 제조 방법
JP2008191601A (ja) 2007-02-08 2008-08-21 Fuji Electric Device Technology Co Ltd ポリイミドのパターン形成方法
KR20080081562A (ko) * 2007-03-06 2008-09-10 삼성전자주식회사 유기전계발광 표시장치 및 이의 제조 방법
KR101820326B1 (ko) * 2010-11-30 2018-01-22 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101739136B1 (ko) * 2010-12-03 2017-05-23 엘지디스플레이 주식회사 유기전계발광 표시장치 제조 방법 및 그 방법에 의한 유기전계발광 표시장치
KR101811027B1 (ko) * 2011-07-07 2017-12-21 삼성디스플레이 주식회사 유기 발광 디스플레이 장치

Also Published As

Publication number Publication date
US9337211B2 (en) 2016-05-10
KR20140147590A (ko) 2014-12-30
US20140374759A1 (en) 2014-12-25

Similar Documents

Publication Publication Date Title
KR102083987B1 (ko) 평판표시장치용 백플레인 및 그의 제조방법
US10748977B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US8803416B2 (en) Organic light emitting display apparatus and method of manufacturing organic light emitting display apparatus
US9059424B2 (en) OLED display apparatus and method of manufacturing the same
US8518285B2 (en) Substrate section for flexible display device, method of manufacturing the substrate section, and method of manufacturing organic light emitting display device including the substrate
US9035330B2 (en) Organic light-emitting display device and method of manufacturing the organic light emitting display device
JP4974661B2 (ja) 平板表示装置及び平板表示装置の製造方法
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
CN109671858B (zh) 一种显示屏的制作方法
US9653698B2 (en) Organic light-emitting display apparatus and fabrication method thereof
KR102000932B1 (ko) 표시 장치 및 그의 제조 방법
US20120104395A1 (en) Organinc light emitting display device and method of manufacturing the same
JP2006018225A (ja) 有機電界発光表示装置
KR20110080885A (ko) 유기 발광 표시 장치 및 그 제조 방법
US9337280B2 (en) Transistors, methods of forming transistors and display devices having transistors
US9640761B2 (en) Organic light-emitting diode display and method of manufacturing the same
KR20150040668A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US9165988B2 (en) Organic light-emitting display apparatus having dual insulating parts
US9153633B2 (en) Organic light-emitting display apparatus and manufacturing method thereof
KR102132444B1 (ko) 유기발광다이오드 표시장치의 제조방법
KR101550709B1 (ko) 플렉서블 디스플레이용 기판을 제조하는 방법, 및 이 기판제조방법을 이용한 유기 발광 디스플레이 장치의 제조 방법
KR20150030063A (ko) 초고해상도 유기발광 다이오드 표시장치 및 그 제조 방법
CN114122294B (zh) 一种显示基板及显示装置
US20240008341A1 (en) Display device and method for manufacturing the same
KR20150088102A (ko) 평판표시장치용 백플레인 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant