JP2018181879A - 薄膜コンデンサ、薄膜コンデンサの製造方法 - Google Patents

薄膜コンデンサ、薄膜コンデンサの製造方法 Download PDF

Info

Publication number
JP2018181879A
JP2018181879A JP2017073667A JP2017073667A JP2018181879A JP 2018181879 A JP2018181879 A JP 2018181879A JP 2017073667 A JP2017073667 A JP 2017073667A JP 2017073667 A JP2017073667 A JP 2017073667A JP 2018181879 A JP2018181879 A JP 2018181879A
Authority
JP
Japan
Prior art keywords
electrode
thin film
film capacitor
capacitance
capacitance adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017073667A
Other languages
English (en)
Other versions
JP6895116B2 (ja
Inventor
秀夫 多田
Hideo Tada
秀夫 多田
聖一 辻
Seiichi Tsuji
聖一 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017073667A priority Critical patent/JP6895116B2/ja
Publication of JP2018181879A publication Critical patent/JP2018181879A/ja
Application granted granted Critical
Publication of JP6895116B2 publication Critical patent/JP6895116B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】本発明は、簡単な方法で薄膜コンデンサの電気容量を自在に増減できる薄膜コンデンサと、その薄膜コンデンサの製造方法とを提供する。【解決手段】本発明の薄膜コンデンサは、セラミック基板1と、該セラミック基板1を囲むように設けられた導体である接地用電極2と、該接地用電極2の上に形成された誘電体膜3と、該誘電体膜3の上に形成された回路電極4aと、該誘電体膜の上に形成された容量調整電極4bと、を備える。【選択図】図1

Description

本発明は、例えば高周波デバイスに用いられる薄膜コンデンサとその薄膜コンデンサの製造方法に関する。
特許文献1には、頂部電極の一部をエネルギビーム装置で除去することにより電気容量を変化させることができるモノリシックコンデンサが開示されている。特許文献2には、誘電体を、内部の電極とレーザーによりトリミング可能な上部電極とで挟んで容量を形成し、かつ上部電極の形成する表面には外部引き出し電極の露出を持たないレーザートリマブルコンデンサが開示されている。
特表平06−511110号公報 特開平10−172863号公報
特許文献1、2に開示されている高周波デバイス用薄膜コンデンサは、容量を減らすことはできたが、容量を増加させることはできない。そのため、容量を自在に増減できる薄膜コンデンサが求められていた。
本発明は、上述のような課題を解決するためになされたもので、容量を自在に増減できる薄膜コンデンサとその薄膜コンデンサの製造方法を提供することを目的とする。
本願の発明に係る薄膜コンデンサは、セラミック基板と、該セラミック基板を囲む接地用電極と、該接地用電極の上に形成された誘電体膜と、該誘電体膜の上に形成された回路電極と、該誘電体膜の上に形成された容量調整電極と、を備えたことを特徴とする。
本願の発明に係る薄膜コンデンサの製造方法は、セラミック基板と、該セラミック基板を囲む接地用電極と、該接地用電極の上に形成された誘電体膜と、該誘電体膜の上に形成された回路電極と、該誘電体膜の上に形成され該回路電極と離れた容量調整電極と、を備えた薄膜コンデンサを製造する製造工程と、該製造工程の後に、該回路電極と該容量調整電極を接触させる接触工程と、を備えたことを特徴とする。
本発明のその他の特徴は以下に明らかにする。
本発明によれば、誘電体膜の上に回路電極と容量調整電極とを形成することで、薄膜コンデンサの容量を自在に増減できる。
実施の形態1に係る薄膜コンデンサの断面図である。 実施の形態1に係る薄膜コンデンサの平面図である。 実施の形態1に係る薄膜コンデンサの実装例を示す断面図である。 回路電極と容量調整電極を接触させた薄膜コンデンサの平面図である。 実施の形態2に係る薄膜コンデンサの平面図である。 実施の形態3に係る薄膜コンデンサの断面図である。
本発明の実施の形態に係る薄膜コンデンサと薄膜コンデンサの製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、実施の形態1に係る薄膜コンデンサの断面図である。この薄膜コンデンサは、 セラミック基板1と、セラミック基板1を囲む接地用電極2を備えている。接地用電極2はセラミック基板1を取り巻く導体である。接地用電極2は少なくともセラミック基板1の上面全体に形成されている。接地用電極2の上には誘電体膜3が形成されている。誘電体膜3の上には回路電極4aが形成されている。回路電極4aは薄膜コンデンサの上面電極として機能する導体である。誘電体膜3の上には、回路電極4aに加えて、容量調整電極4bが形成されている。容量調整電極4bは、回路電極4aと離れることも接することもできる電極である。
図2は、実施の形態1に係る薄膜コンデンサの平面図である。回路電極4aと容量調整電極4bは誘電体膜3の上に設けられている。回路電極4aは横方向に長く形成されている。容量調整電極4bは複数形成することが好ましい。図2には、回路電極4aとは離れている6つの容量調整電極4bが示されている。容量調整電極4bの側面と回路電極4aの側面が対向している。
回路電極4aの一端に第1ワイヤW1が接続されている。そして、回路電極4aの他端に第2ワイヤW2が接続されている。周知のとおり、薄膜コンデンサの容量は、電極の面積と、誘電体膜の厚さと、誘電体膜の誘電率によって決定される。
図3は、実施の形態1に係る薄膜コンデンサの実装例を示す断面図である。実装基板10には、例えばトランジスタなどの半導体素子12、接地用パターン14および信号伝送用パターン16が形成されている。第1ワイヤW1は半導体素子12に接続され、第2ワイヤW2は信号伝送用パターン16に接続されている。薄膜コンデンサの接地用電極2は接地用パターン14に接続されている。薄膜コンデンサは、例えば高周波回路のインピーダンス整合のために用いられるものであるが、別の用途で用いてもよい。
本発明の実施の形態1に係る薄膜コンデンサは、回路電極4aと容量調整電極4bを接触させるか、離すかによって、容量を自在に増減できるものである。図2に示される状態ではすべての容量調整電極4bが回路電極4aから離れているので、回路電極4aだけが上部電極として機能する。よって容量は比較的小さい。これに対し、回路電極4aと容量調整電極4bを接触させると、回路電極4aと容量調整電極4bが上部電極として機能するので、容量を高めることができる。
図4は、回路電極4aと、2つの容量調整電極4bを接触させたことを示す薄膜コンデンサの平面図である。例えば回路電極4aと容量調整電極4bを加熱することで、回路電極4aと容量調整電極4bが接する接触部20を形成する。図4には接触部20を2箇所に形成することで回路電極4aと2つの容量調整電極4bを接触させたことが示されている。これにより、回路電極4aと2つの容量調整電極4bが薄膜コンデンサの上部電極として機能するので、回路電極4aだけが上部電極として機能する場合と比べて容量を増加させることができる。また、回路電極4aに1つの容量調整電極4bを接触させたり、回路電極4aに3つ以上の容量調整電極4bを接触させたりすることで、容量の調整が可能となる。
本発明の実施の形態に係る薄膜コンデンサの製造方法を説明する。まず、図1、2に示す薄膜コンデンサを製造する。すなわち、セラミック基板1を囲む接地用電極2上に誘電体膜3を形成し、誘電体膜3の上に回路電極4aと、回路電極4aと離れた容量調整電極4bとを形成する。複数の容量調整電極4bを設けることが好ましい。このように、回路電極と容量調整電極4bが離れている薄膜コンデンサを製造する工程を製造工程と称する。
製造工程により、最小の容量を有する薄膜コンデンサが完成する。次いで、溶接により回路電極4aと容量調整電極4bを接触させる。具体的には、回路電極4aと容量調整電極4bの少なくとも一方を加熱して溶融させることで、回路電極4aと容量調整電極4bを接続する。例えばレーザービームで回路電極4aと容量調整電極4bの少なくとも一方を加熱することができる。レーザービーム以外の周知の溶接方法を採用してもよい。このように、製造工程の後に回路電極4aと容量調整電極4bを接触させる工程を接触工程と称する。
接触工程では、任意の数の容量調整電極4bを回路電極4aに接触させる。これにより、薄膜コンデンサの容量を増加させることができる。薄膜コンデンサを高周波デバイス部品として用いる場合には、薄膜コンデンサの容量を測定しながら、任意の周波数で所望のインピーダンスが得られるように薄膜コンデンサの容量を調整することが可能となる。すなわち、薄膜コンデンサのインピーダンスを増減できることで、薄膜コンデンサを高周波デバイス用の整合調整コンデンサとして利用することができる。なお、製造工程直後の薄膜コンデンサが有する容量を使用する場合は、接触工程は省略できる。
このように、本発明の実施の形態1に係る薄膜コンデンサは、回路電極4aと容量調整電極4bの接続有無によって容量を自在に増減できるものである。実施の形態1に係る薄膜コンデンサと薄膜コンデンサの製造方法は、この特徴を逸脱しない範囲で任意の変形が可能である。例えば、容量調整電極4bの数は必要に応じて決定することができる。複数の容量調整電極4bを設けた場合には、すべての容量調整電極4bを回路電極4aから離した場合に容量が最小になる。そして、複数の容量調整電極4bのうち少なくとも1つを回路電極4aに接触させることで、容量を高めることができる。すべての容量調整電極4bを回路電極4aに接触させた場合に容量が最大になる。容量調整電極4bは複数設けることが好ましいが1つでもよい。
実施の形態1で説明したワイヤによる接続は例示である。回路電極4aをコンデンサの電極として使用するあらゆる電気的接続を採用することができる。接触工程において回路電極4aと容量調整電極4bを容易につなぐことができるように、製造工程では、回路電極4aと容量調整電極4bはタイル状に設けることが好ましい。回路電極4aと容量調整電極4bの分布は、必要とする容量が得られることと、接触工程が容易になることを考慮して、変形することができる。さらに、接触工程では溶接以外の方法を利用して回路電極4aと容量調整電極4bを接触させてもよい。例えば導電材料を介在させて回路電極4aと容量調整電極4bを接触させてもよい。上述した変形は以下の実施の形態に係る薄膜コンデンサと薄膜コンデンサの製造方法にも応用することができる。なお、以下の実施の形態に係る薄膜コンデンサと薄膜コンデンサの製造方法は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。
実施の形態2.
図5は、実施の形態2に係る薄膜コンデンサの平面図である。誘電体膜3は、接地用電極2の上に形成された第1誘電体膜3Aと、接地用電極2の上に形成された第2誘電体膜3Bを備えている。第2誘電体膜3Bの誘電率は第1誘電体膜3Aの誘電率とは異なる。例えば、第1誘電体膜3Aの誘電率と第2誘電体膜3Bの誘電率の比が10:1となるように、第1誘電体膜3Aと第2誘電体膜3Bの材料を選択する。
3つの容量調整電極4bが第1誘電体膜3Aの上に形成され、別の3つの容量調整電極4bが第2誘電体膜3Bの上に形成されている。そのため、第1誘電体膜3Aの上に形成された容量調整電極4bを回路電極4aに接触させたときと、第2誘電体膜3Bの上に形成した容量調整電極4bを回路電極に接触させたときとで、容量の増加量を変えることができる。第1誘電体膜3Aの誘電率と第2誘電体膜3Bの誘電率の比を10:1とした場合、第1誘電体膜3Aの上の容量調整電極4bを回路電極4aに接続することで容量を大きく増加させることができ、第2誘電体膜3Bの上の容量調整電極4bを回路電極4aに接続することで容量を小さく増加させることができる。
図5には、接触部20が2箇所に形成されることで、2つの容量調整電極4bが回路電極4aに接続されたことが示されている。しかしながら、必要な容量に応じて、任意の数の容量調整電極4bを回路電極4aに接続することができる。複数の容量調整電極4bのうち少なくとも1つは第1誘電体膜3Aの上に形成し、複数の容量調整電極4bのうち少なくとも1つは第2誘電体膜3Bの上に形成することで上記の効果を得ることができる。つまり、複数の容量調整電極4bのうち少なくとも1つを回路電極4aに接触させることで容量を増加させることができる。
図5の変形例として、回路電極4aを第1誘電体膜3Aの上だけに形成し、複数の容量調整電極4bを第2誘電体膜3Bの上に形成してもよい。2つの誘電率が異なる誘電体膜に対してどのように電極を分布させるかは、必要とする容量と、必要とする容量の増加量に応じて決定する。また、3つ以上の誘電率が異なる誘電体膜を接地用電極2の上に形成してもよい。
実施の形態3.
図6は、実施の形態3に係る薄膜コンデンサの断面図である。誘電体膜3は、第1部分3aと、第1部分3aより厚い第2部分3bを有している。第2部分3bの厚さは例えば第1部分3aの厚さの2倍である。容量調整電極4bのうち少なくとも1つは第1部分3aの上に形成され、容量調整電極4bのうち少なくとも1つは第2部分3bの上に形成されている。第1部分3aの上の容量調整電極4bを回路電極4aに接続した場合は容量を大きく増加させることができる。これに対し、第2部分3bの上の容量調整電極4bを回路電極4aに接続した場合は、第2部分3bが第1部分3aより厚いので、容量を小さく増加させることになる。
必要な容量に応じて、任意の数の容量調整電極4bを回路電極4aに接続することができる。複数の容量調整電極4bのうち少なくとも1つは第1部分3aの上に形成し、複数の容量調整電極4bのうち少なくとも1つは第2部分3bの上に形成することで上記の効果を得ることができる。つまり、複数の容量調整電極4bのうち少なくとも1つを回路電極4aに接触させることで容量を増加させることができる。
2つの厚さが異なる誘電体に対してどのように電極を分布させるかは、必要とする容量と、必要とする容量の増加量に応じて決定する。また、3つ以上の厚みの異なる部分を有する誘電体膜を形成してもよい。なお、ここまでで説明した各実施の形態の特徴は組み合わせて用いてもよい。
1 セラミック基板、 2 接地用電極、 3 誘電体膜、 4a 回路電極、 4b 容量調整電極

Claims (15)

  1. セラミック基板と、
    前記セラミック基板を囲む接地用電極と、
    前記接地用電極の上に形成された誘電体膜と、
    前記誘電体膜の上に形成された回路電極と、
    前記誘電体膜の上に形成された容量調整電極と、を備えたことを特徴とする薄膜コンデンサ。
  2. 前記回路電極と前記容量調整電極は離れていることを特徴とする請求項1に記載の薄膜コンデンサ。
  3. 前記回路電極の側面と、前記容量調整電極の側面が対向していることを特徴とする請求項2に記載の薄膜コンデンサ。
  4. 前記回路電極と前記容量調整電極は接していることを特徴とする請求項1に記載の薄膜コンデンサ。
  5. 前記容量調整電極を複数備えたことを特徴とする請求項1に記載の薄膜コンデンサ。
  6. 複数の前記容量調整電極のうち少なくとも1つは前記回路電極に接していることを特徴とする請求項5に記載の薄膜コンデンサ。
  7. 前記誘電体膜は、前記接地用電極の上に形成された第1誘電体膜と、前記第1誘電体膜とは誘電率が異なり、前記接地用電極の上に形成された第2誘電体膜と、を備えたことを特徴とする請求項1に記載の薄膜コンデンサ。
  8. 前記容量調整電極を複数備え、
    複数の前記容量調整電極のうち少なくとも1つは前記第1誘電体膜の上に形成され、
    複数の前記容量調整電極のうち少なくとも1つは前記第2誘電体膜の上に形成されたことを特徴とする請求項7に記載の薄膜コンデンサ。
  9. 複数の前記容量調整電極のうち少なくとも1つは前記回路電極に接していることを特徴とする請求項8に記載の薄膜コンデンサ。
  10. 前記誘電体膜は、第1部分と、前記第1部分より厚い第2部分を有したことを特徴とする請求項1に記載の薄膜コンデンサ。
  11. 前記容量調整電極を複数備え、
    複数の前記容量調整電極のうち少なくとも1つは前記第1部分の上に形成され、
    複数の前記容量調整電極のうち少なくとも1つは前記第2部分の上に形成されたことを特徴とする請求項10に記載の薄膜コンデンサ。
  12. 複数の前記容量調整電極のうち少なくとも1つは前記回路電極に接していることを特徴とする請求項11に記載の薄膜コンデンサ。
  13. 前記回路電極の一端に接続された第1ワイヤと、
    前記回路電極の他端に接続された第2ワイヤと、を備えたことを特徴とする請求項1〜12のいずれか1項に記載の薄膜コンデンサ。
  14. セラミック基板と、前記セラミック基板を囲む接地用電極と、前記接地用電極の上に形成された誘電体膜と、前記誘電体膜の上に形成された回路電極と、前記誘電体膜の上に形成され前記回路電極と離れた容量調整電極と、を備えた薄膜コンデンサを製造する製造工程と、
    前記製造工程の後に、前記回路電極と前記容量調整電極を接触させる接触工程と、を備えたことを特徴とする薄膜コンデンサの製造方法。
  15. 前記接触工程では、溶接により前記回路電極と前記容量調整電極を接触させることを特徴とする請求項14に記載の薄膜コンデンサの製造方法。
JP2017073667A 2017-04-03 2017-04-03 薄膜コンデンサ、薄膜コンデンサの製造方法 Active JP6895116B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017073667A JP6895116B2 (ja) 2017-04-03 2017-04-03 薄膜コンデンサ、薄膜コンデンサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017073667A JP6895116B2 (ja) 2017-04-03 2017-04-03 薄膜コンデンサ、薄膜コンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2018181879A true JP2018181879A (ja) 2018-11-15
JP6895116B2 JP6895116B2 (ja) 2021-06-30

Family

ID=64275957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017073667A Active JP6895116B2 (ja) 2017-04-03 2017-04-03 薄膜コンデンサ、薄膜コンデンサの製造方法

Country Status (1)

Country Link
JP (1) JP6895116B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5968916A (ja) * 1982-10-13 1984-04-19 松下電器産業株式会社 積層コンデンサ
JPH05243086A (ja) * 1992-02-27 1993-09-21 Murata Mfg Co Ltd コンデンサネットワーク
JPH06295772A (ja) * 1993-04-09 1994-10-21 Mitsubishi Materials Corp ノイズフィルタブロック及びこれを取付けたコネクタ
JPH0963839A (ja) * 1995-08-28 1997-03-07 Res Inst Electric Magnetic Alloys 薄膜フィルタ
JPH09306935A (ja) * 1996-05-17 1997-11-28 Nec Corp 半導体装置
JP2005191266A (ja) * 2003-12-25 2005-07-14 Shinko Electric Ind Co Ltd キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
JP2017059597A (ja) * 2015-09-14 2017-03-23 Koa株式会社 チップ抵抗器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5968916A (ja) * 1982-10-13 1984-04-19 松下電器産業株式会社 積層コンデンサ
JPH05243086A (ja) * 1992-02-27 1993-09-21 Murata Mfg Co Ltd コンデンサネットワーク
JPH06295772A (ja) * 1993-04-09 1994-10-21 Mitsubishi Materials Corp ノイズフィルタブロック及びこれを取付けたコネクタ
JPH0963839A (ja) * 1995-08-28 1997-03-07 Res Inst Electric Magnetic Alloys 薄膜フィルタ
JPH09306935A (ja) * 1996-05-17 1997-11-28 Nec Corp 半導体装置
JP2005191266A (ja) * 2003-12-25 2005-07-14 Shinko Electric Ind Co Ltd キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
JP2017059597A (ja) * 2015-09-14 2017-03-23 Koa株式会社 チップ抵抗器

Also Published As

Publication number Publication date
JP6895116B2 (ja) 2021-06-30

Similar Documents

Publication Publication Date Title
US6046409A (en) Multilayer microelectronic circuit
JP2005142531A (ja) Mim構造抵抗体を搭載した半導体装置
DE69937561D1 (de) Photolithographisch hergestellter, integrierter kondensator mit selbst-ausgerichteten elektroden und dielektrika
US20200251393A1 (en) Package and semiconductor device
CN109196609A (zh) 电容器
CN105702453A (zh) 层叠陶瓷电容器
US11756989B2 (en) Capacitor integrated structure
JP6395191B2 (ja) 集積mos型バリキャップおよびこれを有する電圧制御発振器、フィルター
US20090002121A1 (en) Chip resistor and method for fabricating the same
JP6895116B2 (ja) 薄膜コンデンサ、薄膜コンデンサの製造方法
JPS63248112A (ja) 厚膜コンデンサ
TWI514448B (zh) 金屬-絕緣體-金屬電容器及其形成之方法
US10553531B2 (en) Process-invariant resistor and capacitor pair
US3704384A (en) Monolithic capacitor structure
TWI778214B (zh) 具有嵌入式多孔介電質的電子產品、相關的半導體產品以及它們的製造方法
KR101159112B1 (ko) 가변 용량 캐패시터 및 그 제조방법
JP3060389B2 (ja) コンデンサー
JPWO2019017206A1 (ja) 回路モジュール
RU2529885C1 (ru) Сегнетоэлектрический свч конденсатор
JP2002134746A (ja) 半導体装置及びその製造方法
JPH0744083Y2 (ja) 誘電体フィルタ
JP2006237127A (ja) 容量素子
TW201703076A (zh) 陶瓷電容結構
JPH03138962A (ja) 半導体集積回路
JPH01308060A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210520

R150 Certificate of patent or registration of utility model

Ref document number: 6895116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250