JP2018179748A - Inspection procedure data generation device, substrate inspection device, and substrate inspection method - Google Patents

Inspection procedure data generation device, substrate inspection device, and substrate inspection method Download PDF

Info

Publication number
JP2018179748A
JP2018179748A JP2017079546A JP2017079546A JP2018179748A JP 2018179748 A JP2018179748 A JP 2018179748A JP 2017079546 A JP2017079546 A JP 2017079546A JP 2017079546 A JP2017079546 A JP 2017079546A JP 2018179748 A JP2018179748 A JP 2018179748A
Authority
JP
Japan
Prior art keywords
inspection
substrate
probing
type
procedure data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017079546A
Other languages
Japanese (ja)
Inventor
正通 奈雲
Masamichi Nakumo
正通 奈雲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2017079546A priority Critical patent/JP2018179748A/en
Publication of JP2018179748A publication Critical patent/JP2018179748A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To generate inspection procedure data capable of sufficiently reducing the possibility of electrostatic breakdown of electronic components in substrate inspection.SOLUTION: A test object substrate includes a semiconductor element mounted thereon, and a plurality of probing points having a first type probing point for conducting a conductor pattern defined by any one of ground and power source and a second type probing point for conducting a signal input/output terminal of a semiconductor element. An inspection procedure data generation device generates inspection procedure data for determining the execution sequence of inspection steps for causing a substrate inspection device to contact the probing points of the test object substrate with an inspection probe and to conduct inspection. Prior to execution of inspection step on the second type probing point, a connection step for connecting the first type probing point to a reference potential via the probe is incorporated to thereby generate the inspection procedure data.SELECTED DRAWING: Figure 3

Description

本発明は、基板検査装置による検査ステップの実行順序を決定する検査手順データを生成する検査手順データ生成装置、および検査手順データに従って検査する基板検査装置に関するものである。また、本発明は、基板検査装置を用いた基板検査方法に関するものである。   The present invention relates to an inspection procedure data generation device that generates inspection procedure data that determines the execution order of inspection steps by a substrate inspection device, and a substrate inspection device that performs inspection according to inspection procedure data. The present invention also relates to a substrate inspection method using a substrate inspection apparatus.

この種の検査手順データを生成する検査手順データ生成装置として、出願人は、プローブ移動式の基板検査装置に用いられる検査順設定装置を下記の特許文献1に開示している。また、出願人は、この生成した検査手順データに従って検査対象の回路基板(以下、「検査対象基板」ともいう)を検査するプローブ移動式の基板検査装置についても下記の特許文献1に開示している。   As an inspection procedure data generation device for generating this kind of inspection procedure data, the applicant discloses an inspection order setting device used in a probe moving type substrate inspection device in Patent Document 1 below. The applicant has also disclosed in Patent Document 1 below a movable probe type substrate inspection apparatus for inspecting a circuit substrate to be inspected (hereinafter also referred to as “inspection target substrate”) according to the generated inspection procedure data. There is.

出願人が開示している基板検査装置による検査対象基板の検査に際しては、まず、CPUが、実行すべき各検査ステップの実行順序(各測定点に対するプロービングの順序)を決定する。具体的には、CPUは、実行すべきすべての検査ステップのなかから最初に実行する検査ステップの番号をキー操作によって指定する。これにより、基準ステップとして最初の(1番目の)検査ステップが確定する。次いで、CPUは、1番目の検査ステップの測定点と、実行順序が確定していない他の検査ステップの測定点との間の距離をそれぞれ演算し、1番目の検査ステップの測定点に対して最短の距離に位置する測定点の検査ステップを特定する。これにより、2番目の検査ステップが確定する。続いて、CPUは、3番目以降の各検査ステップについても、上記の2番目の検査ステップの決定手順と同様にして、直前に決定した検査ステップの測定点に対して最短の距離に位置する測定点の検査ステップを特定し、特定した検査ステップを次の検査ステップとして確定する。この後、CPUは、実行順番が確定していない検査ステップがなくなるまで、上記の処理を繰り返し実行する。これにより、全検査ステップの検査順が決定される。そして、出願人が開示している基板検査装置は、この決定された検査順に各ステップの検査を実行する。   In the inspection of a substrate to be inspected by the substrate inspection apparatus disclosed by the applicant, the CPU first determines the execution order (the order of probing for each measurement point) of each inspection step to be performed. Specifically, the CPU designates the number of the inspection step to be executed first among all the inspection steps to be executed by key operation. This establishes the first (first) inspection step as a reference step. Next, the CPU calculates the distances between the measurement point of the first inspection step and the measurement points of other inspection steps whose execution order is not determined, and the CPU calculates the distance to the measurement point of the first inspection step. Identify the inspection step of the measurement point located at the shortest distance. This establishes the second inspection step. Subsequently, for each of the third and subsequent inspection steps, the CPU measures the shortest distance from the measurement point of the inspection step determined immediately before, similarly to the determination procedure of the second inspection step described above. The point inspection step is identified, and the identified inspection step is determined as the next inspection step. Thereafter, the CPU repeatedly executes the above process until there is no inspection step whose execution order has not been determined. This determines the inspection order of all the inspection steps. Then, the substrate inspection apparatus disclosed by the applicant executes the inspection of each step in the determined inspection order.

特許第3034583号公報(請求項1等)Patent No. 3034583 (Claim 1)

ところが、出願人が開示している基板検査装置には、以下の改善すべき課題が存在する。具体的には、検査対象基板を基板検査装置に搬入する際に、検査対象基板がローダなどの搬入装置Mと擦れ合って、その際に、図5に示すように、検査対象基板10におけるグランドおよび電源のいずれかに規定される広めの導体パターンG(同図では、グランドに接続された導体パターンを示す)と基準電位Bに接続された搬入装置Mとの間の容量Cに静電気が帯電することがある。   However, the substrate inspection apparatus disclosed by the applicant has the following problems to be improved. Specifically, when the inspection target substrate is carried into the substrate inspection apparatus, the inspection target substrate rubs against the carrying-in device M such as a loader, and at that time, as shown in FIG. Static electricity is charged on the capacitance C between the wider conductor pattern G (in the figure, the conductor pattern connected to the ground is shown) defined in either of the power source and the power source and the loading device M connected to the reference potential B There is something to do.

この場合、容量Cに静電気が帯電している状態で検査を開始したときは、決定された検査順における最初の検査ステップでプローブPRをプロービングさせるプロービングポイント(測定点)次第では、静電気に弱い例えば半導体素子などの電子部品を静電破壊させる可能性がある。例えば、図5に示すように、半導体素子SEの信号入出力端子に接続されている導体パターンにプローブPRを最初にプロービングしたときに、同図の破線で示すように、容量Cの正電圧側の端子、導体パターンG、半導体素子SEの内部回路、半導体素子SEの信号入出力端子に接続されている導体パターン、プローブPR、搬入装置Mの基準電位Bと同電位である基板検査装置における測定部の基準電位B、および容量Cの負電圧側の端子からなる電流経路が形成される。そして、容量Cに帯電している静電気が、この電流経路を流れることによって放電される。その際に、半導体素子SEの許容通過電流値を超えて電流が流れることに起因して、その半導体素子SEを静電破壊させる可能性がある。基板検査装置を用いての基板検査においては、半導体素子SE等の電子部品が静電破壊される可能性を十分に低減させることが好ましい。   In this case, when the inspection is started in a state in which the capacitance C is electrostatically charged, it is weak to the electrostatic, for example, depending on the probing point (measuring point) for probing the probe PR in the first inspection step in the determined inspection order. There is a possibility of electrostatic breakdown of electronic components such as semiconductor devices. For example, as shown in FIG. 5, when the probe PR is first probed on the conductor pattern connected to the signal input / output terminal of the semiconductor element SE, the positive voltage side of the capacitor C is shown as shown by the broken line in the figure. Of the substrate inspection device having the same potential as the reference potential B of the terminal of the semiconductor device SE, the conductor pattern G, the internal circuit of the semiconductor element SE, the conductor pattern connected to the signal input / output terminal of the semiconductor element SE A current path including the reference potential B of the part and the terminal on the negative voltage side of the capacitance C is formed. Then, the static electricity charged in the capacitor C is discharged by flowing through this current path. At that time, there is a possibility that the semiconductor element SE may be electrostatically destroyed due to the current flowing above the allowable passing current value of the semiconductor element SE. In the substrate inspection using the substrate inspection apparatus, it is preferable to sufficiently reduce the possibility that the electronic component such as the semiconductor element SE is electrostatically destroyed.

本発明は、かかる改善すべき課題に鑑みてなされたものであり、基板検査装置を用いての基板検査において電子部品の静電破壊の可能性を十分に低減可能な検査手順データ生成装置、基板検査装置、および基板検査方法を提供することを主目的とする。   The present invention has been made in view of such problems to be improved, and an inspection procedure data generation device capable of sufficiently reducing the possibility of electrostatic destruction of electronic parts in substrate inspection using a substrate inspection apparatus, substrate An object of the present invention is to provide an inspection apparatus and a substrate inspection method.

上記目的を達成すべく請求項1記載の検査手順データ生成装置は、半導体素子が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンに導通する第1類型のプロービングポイントと当該半導体素子の信号入出力端子に導通する第2類型のプロービングポイントとを含む複数のプロービングポイントを有する検査対象基板について、前記プロービングポイントに検査用のプローブを接触させて基板検査装置に検査させる検査ステップの実行順序を決定する検査手順データを生成する検査手順データ生成装置であって、前記第2類型のプロービングポイントに対する前記検査ステップの実行に先立って前記プローブを介して前記第1類型のプロービングポイントと基準電位とを接続する接続ステップを組み入れて前記検査手順データを生成する。   In order to achieve the above object, the inspection procedure data generation apparatus according to claim 1 is a first type of probing point in which a semiconductor element is mounted and which is conducted to a conductor pattern defined by either the ground or the power supply and the semiconductor In the inspection step, a probe for inspection is brought into contact with the probing point and the substrate inspection apparatus inspects a substrate to be inspected having a plurality of probing points including the second type of probing point conducted to the signal input / output terminal of the element. An inspection procedure data generation apparatus for generating inspection procedure data for determining an execution order, wherein the first type probing points and the reference type are detected via the probe prior to the execution of the inspection step on the second type probing points. Incorporating a connection step to connect potentials To generate the order data.

また、請求項2記載の検査手順データ生成装置は、請求項1記載の検査手順データ生成装置において、前記基板検査装置が移動式の少なくとも一対の前記プローブを備えている構成のときには、前記基準電位に接続されている1つの前記プローブを前記第1類型のプロービングポイントにプロービングさせる前記接続ステップを組み入れる。   According to a second aspect of the present invention, in the inspection procedure data generation device according to the first aspect, when the substrate inspection device includes at least a pair of movable probes, the reference potential is generated. And the connection step of probing one of the probes connected to the first type of probing point.

また、請求項3記載の基板検査装置は、移動式の少なくとも一対のプローブと、直交する3軸方向のいずれにも移動可能に前記プローブを保持する移動機構と、測定部と、制御部とを備えて、半導体素子が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンに導通する第1類型のプロービングポイントと当該半導体素子の信号入出力端子に導通する第2類型のプロービングポイントとを含む複数のプロービングポイントを有する検査対象基板を検査する基板検査装置であって、前記制御部は、検査手順データに従い、前記第2類型のプロービングポイントに対する検査ステップの実行に先立って、前記移動機構を制御して基準電位に接続されている1つの前記プローブを前記第1類型のプロービングポイントにプロービングさせる。   According to a third aspect of the present invention, there is provided a substrate inspection apparatus comprising: at least a pair of movable probes; a movement mechanism for holding the probes movably in any of three orthogonal axial directions; a measuring unit; The semiconductor device is mounted, and the first type of probing point conducted to the conductor pattern defined by either the ground or the power source and the second type of probing point conducted to the signal input / output terminal of the semiconductor device And the control unit is configured to inspect the substrate to be inspected having a plurality of probing points including the plurality of probing points, and the control unit performs the movement prior to the execution of the inspection step on the second type probing points according to inspection procedure data. One of the probes connected to the reference potential by controlling the mechanism is pro- grammed to the probing point of the first type. To Bing.

また、請求項4記載の基板検査方法は、半導体素子が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンに導通する第1類型のプロービングポイントと当該半導体素子の信号入出力端子に導通する第2類型のプロービングポイントとを含む複数のプロービングポイントを有する検査対象基板について、前記プロービングポイントに検査用のプローブを接触させる検査ステップを実行して検査する基板検査方法であって、前記第2類型のプロービングポイントに対する前記検査ステップの実行に先立って前記プローブを介して前記第1類型のプロービングポイントと基準電位とを接続する接続ステップを実行する。   According to a fourth aspect of the present invention, in the substrate inspection method, the semiconductor element is mounted, and the first type of probing point electrically connected to the conductor pattern defined by either the ground or the power source and the signal input / output terminal of the semiconductor element A substrate inspection method for inspecting a substrate to be inspected having a plurality of probing points including a second type of probing point electrically connected to the inspection point by bringing a probe for inspection into contact with the probing points, A connection step of connecting the first type of probing point and the reference potential via the probe is performed prior to the execution of the inspection step on the second type of probing point.

また、請求項5記載の基板検査方法は、請求項4記載の基板検査方法において、移動式の少なくとも一対の前記プローブを備えている構成の基板検査装置を用いて、前記基準電位に接続されている1つの前記プローブを前記第1類型のプロービングポイントにプロービングさせる前記接続ステップを実行する。   According to a fifth aspect of the present invention, in the substrate inspection method according to the fourth aspect, the reference potential is connected using a substrate inspection apparatus configured to include at least a pair of movable probes. Performing the connecting step of probing one of the probes at the first type of probing point.

請求項1記載の検査手順データ生成装置では、第2類型のプロービングポイントに対する検査ステップの実行に先立ってプローブを介して第1類型のプロービングポイントと基準電位とを接続する接続ステップを組み入れて検査手順データを生成する。また、請求項4記載の基板検査方法では、検査手順データに従い、第2類型のプロービングポイントに対する検査ステップの実行に先立って、基準電位に接続されている1つのプローブを第1類型のプロービングポイントにプロービングさせる。   In the inspection procedure data generation apparatus according to claim 1, an inspection procedure incorporating a connection step of connecting the first type of probing point and the reference potential via the probe prior to the execution of the inspection step on the second type of probing point. Generate data. Further, in the substrate inspection method according to claim 4, according to the inspection procedure data, prior to the execution of the inspection step on the second type of probing point, one probe connected to the reference potential is used as the first type of probing point. Probe it.

したがって、この検査手順データ生成装置および基板検査方法によれば、検査対象基板の導体パターンと基準電位との間に静電気が帯電している状態で検査を開始したときであっても、接続ステップを検査ステップに先立って実行することにより、帯電している静電気をプローブを介して基準電位に放電させることができる。したがって、この検査手順データ生成装置および基板検査方法によれば、基板検査において半導体素子の内部回路への静電気の通過を回避することができる結果、基板検査装置を用いる基板検査における半導体素子の静電破壊を回避することができる。   Therefore, according to the inspection procedure data generation apparatus and the substrate inspection method, even when the inspection is started in a state in which static electricity is charged between the conductor pattern of the inspection object substrate and the reference potential, the connection step can be performed. By performing this prior to the inspection step, the charged static electricity can be discharged to the reference potential through the probe. Therefore, according to the inspection procedure data generation device and the substrate inspection method, the passage of static electricity to the internal circuit of the semiconductor device can be avoided in the substrate inspection, and as a result, the electrostatics of the semiconductor device in the substrate inspection using the substrate inspection device Destruction can be avoided.

また、請求項2記載の検査手順データ生成装置では、基板検査装置が移動式の少なくとも一対のプローブを備えている構成のときには、基準電位に接続されている1つのプローブを第1類型のプロービングポイントにプロービングさせる接続ステップを組み入れて検査手順データを生成する。したがって、この検査手順データ生成装置、請求項3記載の基板検査装置、および請求項5記載の基板検査方法によれば、この種の基板検査装置による基板検査における半導体素子の静電破壊を回避することができる。   In the inspection procedure data generation device according to claim 2, when the substrate inspection device is configured to include at least a pair of movable probes, one probe connected to the reference potential is used as a probing point of the first type type. To generate test procedure data. Therefore, according to this inspection procedure data generation device, the substrate inspection device according to claim 3 and the substrate inspection method according to claim 5, electrostatic breakdown of semiconductor elements in substrate inspection by this type of substrate inspection device is avoided. be able to.

基板検査システム1の構成を示す構成図である。FIG. 1 is a configuration diagram showing a configuration of a substrate inspection system 1; 基板検査装置2の構成を示す構成図である。FIG. 2 is a block diagram showing the configuration of a substrate inspection apparatus 2; 検査手順データ生成処理の手順を示すフローチャートである。It is a flow chart which shows the procedure of inspection procedure data generation processing. 接続ステップを説明する説明図である。It is explanatory drawing explaining a connection step. 基板検査における半導体素子SEの静電破壊を説明する説明図である。It is an explanatory view explaining electrostatic breakdown of semiconductor element SE in substrate inspection.

以下、本発明に係る検査手順データ生成装置、基板検査装置および基板検査方法の実施の形態について、添付図面を参照して説明する。   Hereinafter, embodiments of an inspection procedure data generation device, a substrate inspection device, and a substrate inspection method according to the present invention will be described with reference to the attached drawings.

図1に示す基板検査システム1は、基板検査装置2、ラック3、ローダ4、搬送路5(上流側の搬送路5A、下流側の搬送路5B)、および検査手順データ生成装置6を備え、検査対象の回路基板10(以下、「検査対象基板10」ともいう)を自動で搬送して、検査手順データ生成装置6に生成させた検査手順データに従って基板検査装置2に導体パターンの導通・断線や電子部品の検査を実行させる。   The substrate inspection system 1 shown in FIG. 1 includes a substrate inspection apparatus 2, a rack 3, a loader 4, a conveyance path 5 (the upstream conveyance path 5A, the downstream conveyance path 5B), and an inspection procedure data generation device 6. Conduction and disconnection of the conductor pattern on the board inspection device 2 according to the inspection procedure data generated by the inspection procedure data generation device 6 by automatically transporting the circuit substrate 10 to be inspected (hereinafter also referred to as “inspection object substrate 10”) And inspection of electronic components.

最初に、検査対象基板10について説明する。検査対象基板10は、「検査対象基板」の一例であって、図4に示すように、半導体素子13等の電子部品が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンである広めの導体パターン11が内層や基板表面に複数形成されると共に(同図では、1つの導体パターンが内層に形成されている状態を図示する)、半導体素子13などの電子部品の信号入出力端子に接続される細めの導体パターン12が内層や基板表面に形成された多層のプリント基板として構成されている。この場合、内層に形成されている導体パターン11は、基板表面に形成されたランド14にビア等を介して導通している。また、同図に示すように、検査対象基板10は、導体パターン11に導通するプロービングポイントP1(第1類型のプロービングポイントP1)と、導体パターン12に導通するプロービングポイントP2(第2類型のプロービングポイントP2)とを含む複数のプロービングポイントを有している。なお、「検査対象基板」は、本実施形態のような多層のプリント基板に限られず、単層の回路基板やフレキシブル基板であってもよい。   First, the inspection target substrate 10 will be described. The inspection target substrate 10 is an example of the “inspection target substrate”, and as shown in FIG. 4, is a conductor pattern on which electronic components such as the semiconductor element 13 are mounted and which is defined by either the ground or the power supply. A plurality of broad conductive patterns 11 are formed on the inner layer or the surface of the substrate (in the figure, a state in which one conductive pattern is formed on the inner layer is illustrated) and signal input / output of electronic components such as semiconductor elements 13 A narrow conductor pattern 12 connected to the terminal is configured as a multilayer printed circuit board formed on the inner layer or the substrate surface. In this case, the conductor pattern 11 formed in the inner layer is electrically connected to the land 14 formed on the substrate surface through a via or the like. Further, as shown in the figure, the inspection target substrate 10 has a probing point P1 (first type of probing point P1) conducting to the conductor pattern 11 and a probing point P2 (second type probing) conducting to the conductor pattern 12 And a plurality of probing points including point P2). The “inspection target substrate” is not limited to the multilayer printed circuit board as in the present embodiment, and may be a single layer circuit board or a flexible substrate.

基板検査装置2は、「基板検査装置」の一例であって、図2に示すように、基板保持部21、移動機構22a,22b(以下、区別しないときには「移動機構22」ともいう)、プローブ23a,23b(以下、区別しないときには「プローブ23」ともいう)、測定部24、操作部25、表示部26、記憶部27、および制御部28を備え、検査対象基板10について、プロービングポイントに検査用のプローブ23を接触させて検査を行う検査ステップを実行する。   The substrate inspection apparatus 2 is an example of the “substrate inspection apparatus”, and as shown in FIG. 2, the substrate holding unit 21, the moving mechanisms 22 a and 22 b (hereinafter also referred to as “moving mechanism 22” when not distinguished), a probe 23a and 23b (hereinafter, also referred to as "probes 23" when not distinguished), a measuring unit 24, an operating unit 25, a display unit 26, a storage unit 27, and a control unit 28 are provided. The inspection probe 23 is brought into contact to execute an inspection step for inspection.

基板保持部21は、制御部28の制御に従って検査対象基板10を吸着または挟持して検査位置に保持する。移動機構22は、「移動機構」の一例であって、制御部28の制御に従ってプローブ23を移動させて基板保持部21によって保持されている検査対象基板10の導体パターンにおける各プロービングポイントにプロービングさせる。プローブ23a,23bは、フライング方式のプローブであって、直交する3軸方向(X−Y−Z方向)のいずれにも移動可能に移動機構22a,22bにそれぞれ取り付けられると共に、測定部24に接続されている。   The substrate holding unit 21 sucks or holds the inspection target substrate 10 under the control of the control unit 28 and holds the inspection target substrate 10 at the inspection position. The moving mechanism 22 is an example of a “moving mechanism”, and moves the probe 23 according to the control of the control unit 28 to make probing at each probing point in the conductor pattern of the inspection object substrate 10 held by the substrate holding unit 21. . The probes 23a and 23b are flying type probes, and are attached to the moving mechanisms 22a and 22b so as to be movable in any of three orthogonal axial directions (X-Y-Z directions), and connected to the measurement unit 24 It is done.

測定部24は、制御部28の制御に従って両プローブ23a,23bを介して検査対象基板10の各プロービングポイントに対して入出力させた電気信号に基づき、各プロービングポイント間の電気的パラメータ(電流値、電圧値、抵抗値および位相等)を測定して測定データを出力する。操作部25は、基板検査装置2の動作条件を設定したり基板検査の開始/停止を指示したりするための不図示の操作スイッチや操作タッチパネル等を備え、操作に応じた操作信号を制御部28に出力する。表示部26は、制御部28の制御に従って検査対象基板10についての検査結果などを表示する。   The measuring unit 24 measures the electrical parameters (current values) between the probing points based on the electrical signals input to and output from the probing points of the inspection target substrate 10 through the probes 23a and 23b according to the control of the control unit 28. , Voltage value, resistance value, phase, etc.) and output measurement data. The operation unit 25 includes an operation switch, an operation touch panel, and the like (not shown) for setting operation conditions of the substrate inspection apparatus 2 and instructing start / stop of substrate inspection, and controls an operation signal corresponding to the operation. Output to 28. The display unit 26 displays the inspection result and the like of the inspection target substrate 10 according to the control of the control unit 28.

記憶部27は、メモリであって、制御部28の制御に従って各種データを記憶する。具体的には、記憶部27は、検査ステップの実行順序を決定する検査手順データ、測定部24によって測定された測定データ、および測定データの良否を判定するための検査用基準データ等を記憶する。   The storage unit 27 is a memory, and stores various data according to the control of the control unit 28. Specifically, the storage unit 27 stores inspection procedure data for determining the execution order of the inspection steps, measurement data measured by the measurement unit 24, and inspection reference data for determining the quality of the measurement data. .

制御部28は、例えば、CPUなどで構成され、基板検査装置2を総括的に制御する。具体的には、制御部28は、検査手順データ生成装置6から転送された検査手順データを記憶部27に記憶させる。また、制御部28は、記憶部27に記憶された検査手順データに従って移動機構22a,22bを制御して各検査ステップに対応付けられているプロービングポイントにプローブ23a,23bをプロービングさせると共に、測定部24を制御して測定処理を実行させる。また、制御部28は、測定部24に測定させた測定データを記憶部27に記憶させる。さらに、制御部28は、記憶部27に記憶されている測定データおよび検査用基準データに基づき、プローブ23a,23bをプロービングさせたプロービングポイント間の導通状態(導通検査)や絶縁状態(絶縁検査)、および半導体素子13などの電子部品の状態(電子部品検査)の良否を判定して、その判定結果を表示部26に表示させたり外部装置に出力したりする。   The control unit 28 is constituted by, for example, a CPU, and controls the substrate inspection apparatus 2 in a comprehensive manner. Specifically, control unit 28 causes storage unit 27 to store the inspection procedure data transferred from inspection procedure data generation device 6. In addition, the control unit 28 controls the moving mechanisms 22a and 22b according to the inspection procedure data stored in the storage unit 27 to cause the probes 23a and 23b to be probed at the probing points associated with the respective inspection steps. Control 24 to execute measurement processing. Further, the control unit 28 causes the storage unit 27 to store the measurement data measured by the measurement unit 24. Furthermore, the control unit 28 is based on the measurement data and the inspection reference data stored in the storage unit 27, and the conduction state (conduction inspection) or the insulation state (insulation inspection) between the probing points at which the probes 23a and 23b are probed. And, the quality of the state (electronic component inspection) of the electronic component such as the semiconductor element 13 is judged, and the judgment result is displayed on the display unit 26 or outputted to the external device.

ラック3は、図1に示すように、複数の検査対象基板10を積み重ねた状態で収容する。ローダ4は、搬送路5の上流側に配置されており、ラック3に積み重ねられた検査対象基板10を上流側の搬送路5Aに1枚づつ送り出す。搬送路5Aは、検査前の検査対象基板10を基板検査装置2に搬送し、搬送路5Bは、検査された検査対象基板10を基板検査装置2から図外の検査済み基板の搬入箇所まで搬送する。   As shown in FIG. 1, the rack 3 accommodates a plurality of inspection target substrates 10 in a stacked state. The loader 4 is disposed on the upstream side of the transport path 5 and feeds the inspection target substrates 10 stacked on the rack 3 one by one to the transport path 5A on the upstream side. The transport path 5A transports the inspection target board 10 before inspection to the board inspection apparatus 2, and the transport path 5B transports the inspected inspection target board 10 from the board inspection apparatus 2 to the loading place of the inspected board outside the figure. Do.

検査手順データ生成装置6は、例えば、パーソナルコンピュータで構成され、基板検査装置2およびCAD(computer-aided design )システム7とUSBケーブル接続等の通信手段によってデータ通信可能に構成されている。また、検査手順データ生成装置6は、CADシステム7から取り込んだ検査対象基板10のCADデータやガーバーデータ等に基づき、基板検査装置2によって実行される検査ステップの実行順序を決定する検査手順データを生成する。また、検査手順データ生成装置6は、後述する図3に示す検査手順データ生成処理S1に従って検査手順データを生成し、生成した検査手順データを基板検査装置2に転送する。   The inspection procedure data generation device 6 is constituted of, for example, a personal computer, and is configured to be capable of data communication with the substrate inspection device 2 and a CAD (computer-aided design) system 7 by communication means such as USB cable connection. In addition, the inspection procedure data generation device 6 determines inspection procedure data for determining the execution order of the inspection steps to be executed by the substrate inspection device 2 based on CAD data or Gerber data of the inspection target substrate 10 taken from the CAD system 7. Generate Further, inspection procedure data generation device 6 generates inspection procedure data according to inspection procedure data generation processing S1 shown in FIG. 3 described later, and transfers the generated inspection procedure data to substrate inspection device 2.

次に、検査対象基板10を検査する際に用いられる検査手順データの生成方法について、図面を参照して説明する。この場合、検査手順データは、半導体素子13の静電破壊を回避すべく検査手順データ生成装置6によって図3に示す検査手順データ生成処理S1が実行されることで生成される。   Next, a method of generating inspection procedure data used when inspecting the inspection target substrate 10 will be described with reference to the drawings. In this case, the inspection procedure data is generated by executing the inspection procedure data generation process S1 shown in FIG. 3 by the inspection procedure data generation device 6 in order to avoid electrostatic breakdown of the semiconductor element 13.

検査手順データ生成処理S1では、最初に、検査手順データ生成装置6が、CADシステム7と通信して、CADシステム7からCADデータやガーバーデータ等の検査対象基板10についての基板データを取り込む(ステップS2)。   In inspection procedure data generation processing S1, first, inspection procedure data generation device 6 communicates with CAD system 7 to capture substrate data on inspection object substrate 10 such as CAD data and Gerber data from CAD system 7 (step S2).

続いて、検査手順データ生成装置6は、取り込んだ基板データから各導体パターンについて実行すべき導通検査、絶縁検査、および検査対象基板10に実装されている半導体素子13などの電子部品の部品検査といった検査ステップ項目を抽出する。さらに、検査手順データ生成装置6は、検査時間を短縮すべくプローブ23の移動距離がなるべく短くなるように、抽出された各検査ステップ項目を並び替えて、基板検査装置2に実行させる順序と検査内容を規定する検査ステップを生成する(ステップS3)。   Subsequently, the inspection procedure data generation device 6 performs continuity inspection, insulation inspection, and component inspection of electronic components such as the semiconductor element 13 mounted on the inspection target substrate 10 to be performed for each conductor pattern from the taken-in substrate data. Extract inspection step items. Furthermore, the inspection procedure data generation device 6 rearranges the extracted inspection step items so that the moving distance of the probe 23 becomes as short as possible in order to shorten the inspection time, and the order and inspection to be performed by the substrate inspection device 2 An inspection step that defines the content is generated (step S3).

続いて、検査手順データ生成装置6は、第2類型のプロービングポイントP2に対する検査ステップの実行に先立ってプローブ23aを介して第1類型のプロービングポイントP1と基準電位Bとを接続する接続ステップを組み入れて検査手順データを生成する(ステップS4)。   Subsequently, the inspection procedure data generation device 6 incorporates a connecting step for connecting the first type probing point P1 and the reference potential B via the probe 23a prior to the execution of the inspection step for the second type probing point P2. Inspection procedure data is generated (step S4).

具体的には、最初の検査ステップ(第1回目の検査ステップ)に対応するプロービングポイントが第1類型のプロービングポイントP1と第2類型のプロービングポイントP2の場合、図4に示すように、最初に、接続ステップとして第1類型のプロービングポイントP1にプローブ23aをプロービングさせ、次いで、検査ステップとして第2類型のプロービングポイントP2に時間差を設けてプローブ23bをプロービングさせるように接続ステップを組み入れて検査手順データ(以下、この検査手順データを「第1検査手順データ」ともいう)を生成する。また、最初の検査ステップに対応するプロービングポイントが共に第2類型のプロービングポイントP2の場合には、検査ステップとして第2類型のプロービングポイントP2にプローブ23a,23bをプロービングさせるのに先立ち、第1類型のプロービングポイントP1にプローブ23aをプロービングさせる接続ステップを組み入れて検査手順データ(以下、この検査手順データを「第2検査手順データ」ともいう)を生成する。なお、「検査対象基板」が、互いに独立した(つまり、互いに絶縁されている)同一種類または異なる種類の回路基板を複数面付けしているいわゆる多面取り基板の場合、検査ステップの実行に先立って実行されるように接続ステップを組み入れた検査手順データを各回路基板毎に生成する。続いて、検査手順データ生成装置6は、生成した検査手順データを基板検査装置2に転送する。この際に、基板検査装置2では、制御部28が、転送された検査手順データを記憶部27に記憶させる。   Specifically, when the probing points corresponding to the first inspection step (the first inspection step) are the first type probing point P1 and the second type probing point P2, as shown in FIG. The probe 23a is probed at the first type of probing point P1 as the connection step, and then the connection step is incorporated to probe the probe 23b with a time difference at the second type of probing point P2 as the inspection step and inspection procedure data (Hereinafter, this inspection procedure data is also referred to as “first inspection procedure data”). In addition, when the probing points corresponding to the first inspection step are both the second type of probing point P2, the first type prior to probing the probes 23a and 23b to the second type of probing point P2 as the inspection step. The step of connecting the probe 23a to the probing point P1 of the second step is incorporated to generate inspection procedure data (hereinafter, this inspection procedure data is also referred to as "second inspection procedure data"). In the case of a so-called multi-chamfered substrate in which a plurality of circuit boards of the same type or different types mutually independent (that is, mutually insulated) are subjected to the “inspection target substrate”, prior to the execution of the inspection step. Test procedure data incorporating connection steps to be performed is generated for each circuit board. Subsequently, the inspection procedure data generation device 6 transfers the generated inspection procedure data to the substrate inspection device 2. At this time, in the substrate inspection apparatus 2, the control unit 28 stores the transferred inspection procedure data in the storage unit 27.

次に、基板検査システム1での基板検査の動作を説明する。最初に、ローダ4がラック3から検査対象基板10を搬送路5Aに送り出す。この場合、検査対象基板10がローダ4と擦れ合うことに起因して、検査対象基板10に静電気が帯電することがある。特に、グランドまたは電源に規定される比較的大きな面積の導体パターン11の部位と、基板検査システム1における基準電位B(一例として、基板検査装置2、ローダ4および搬送路5Aなどのフレームグランド等)との間の容量C(図5)に、静電気が帯電することがある。   Next, the board inspection operation in the board inspection system 1 will be described. First, the loader 4 sends out the inspection target substrate 10 from the rack 3 to the transport path 5A. In this case, the inspection target substrate 10 may be electrostatically charged due to the inspection target substrate 10 rubbing against the loader 4. In particular, the portion of the conductor pattern 11 having a relatively large area defined by the ground or the power source, and the reference potential B in the substrate inspection system 1 (as an example, frame ground of the substrate inspection device 2, loader 4 and transport path 5A etc.) The capacitance C between them (FIG. 5) may be electrostatically charged.

続いて、基板検査装置2では、制御部28が、搬送路5Aから送り込まれて基板保持部21によって保持された検査対象基板10に対して、記憶部27に記憶されている検査手順データに従ってプローブ23をプロービングすることで基板検査を実行する。この基板検査では、制御部28は、最初に、接続ステップを実行する。具体的には、制御部28は、第1検査手順データを用いるときには、図4に示すように、最初に、接続ステップとして第1類型のプロービングポイントP1にプローブ23aをプロービングさせる。また、制御部28は、第2検査手順データを用いるときにも、最初に、接続ステップとして第1類型のプロービングポイントP1にプローブ23aをプロービングさせる。この際に、検査対象基板10の導体パターン11と基準電位Bとの間の容量Cに静電気が帯電していたとしても、この静電気は、プローブ23aを介して第1類型のプロービングポイントP1から基準電位Bに放電されて除去される。   Subsequently, in the substrate inspection apparatus 2, the control unit 28 probes the inspection target substrate 10 sent from the transport path 5A and held by the substrate holding unit 21 according to the inspection procedure data stored in the storage unit 27. Perform board inspection by probing 23. In the substrate inspection, the control unit 28 first executes the connection step. Specifically, when using the first inspection procedure data, as shown in FIG. 4, the control unit 28 first causes the probe 23a to be probed to the first type of probing point P1 as a connection step. Also, when using the second inspection procedure data, the control unit 28 first causes the probe 23a to be probed to the first type of probing point P1 as the connection step. At this time, even if static electricity is charged in the capacitance C between the conductor pattern 11 of the inspection object substrate 10 and the reference potential B, this static electricity is measured from the probing point P1 of the first type via the probe 23a. It is discharged to the potential B and removed.

次いで、制御部28は、検査ステップを実行する。具体的には、制御部28は、第1検査手順データを用いるときには、第1類型のプロービングポイントP1にプローブ23aをプロービングさせた状態において、第2類型のプロービングポイントP2にプローブ23bを時間差を設けてプロービングさせる。一方、制御部28は、第2検査手順データを用いるときには、プローブ23a,23bを第1類型のプロービングポイントP1および第2類型のプロービングポイントP2のいずれかにプロービングさせる。この際には、いずれの検査手順データを用いたときであっても、接続ステップにおいて容量Cの静電気が除去されているため、半導体素子13の内部回路に静電気が流れない結果、半導体素子13の静電破壊が回避される。この後、制御部28は、測定部24を制御して、プロービングされているプローブ23を介して各プロービングポイントに対して入出力させた電気信号に基づき、各プロービングポイント間の電気的パラメータ(電流値、電圧値、抵抗値および位相等)を測定させて測定データを出力させる。次いで、制御部28は、出力された測定データを記憶部27に記憶させると共に、記憶部27に記憶されている測定データおよび検査用基準データに基づき、プローブ23a,23bをプロービングさせているプロービングポイント間の導通状態(導通検査)や絶縁状態(絶縁検査)、および半導体素子13などの電子部品の状態(電子部品検査)の良否を判定して、その判定結果を記憶部27に記憶させると共に、表示部26に表示させたり外部装置に出力したりする。続いて、制御部28は、検査手順データに従い、すべてのプロービングポイントに対するプローブ23のプロービングおよび検査ステップを終了したときに、この検査対象基板10についての基板検査を終了する。   Next, the control unit 28 executes an inspection step. Specifically, when using the first inspection procedure data, the control unit 28 sets a time difference between the probe 23b of the second type probing point P2 and the probe 23a of the first type probing point P1. To probe. On the other hand, when using the second inspection procedure data, the control unit 28 causes the probes 23a and 23b to be probed to either the first type of probing point P1 or the second type of probing point P2. At this time, even when any inspection procedure data is used, the static electricity of the capacitance C is removed in the connection step, so that the static electricity does not flow in the internal circuit of the semiconductor element 13. Electrostatic breakdown is avoided. After that, the control unit 28 controls the measuring unit 24 so that the electric parameter (current) between the probing points is detected based on the electric signal input / output from / to each probing point through the probe 23 being probed. Value, voltage value, resistance value, phase, etc. are measured to output measurement data. Next, the control unit 28 stores the output measurement data in the storage unit 27 and a probing point at which the probes 23a and 23b are probed based on the measurement data and the inspection reference data stored in the storage unit 27. Determine the quality of the conduction state (conduction test) or insulation state (insulation test) and the state of the electronic component such as the semiconductor element 13 (electronic component test), and store the determination result in the storage unit 27; It is displayed on the display unit 26 or output to an external device. Subsequently, the control unit 28 ends the substrate inspection on the inspection target substrate 10 when the probing and inspection steps for all the probing points are completed in accordance with the inspection procedure data.

続いて、基板検査システム1では、搬送路5Bが、基板検査装置2から送り出された検査済みの検査対象基板10を検査済み基板の搬入箇所まで搬送する。   Subsequently, in the substrate inspection system 1, the transport path 5 </ b> B transports the inspected inspection target substrate 10 delivered from the substrate inspection device 2 to the loading location of the inspected substrate.

このように、この検査手順データ生成装置6では、第2類型のプロービングポイントP2に対する検査ステップの実行に先立ってプローブ23を介して第1類型のプロービングポイントP1と基準電位Bとを接続する接続ステップを組み入れて検査手順データを生成する。また、この基板検査装置2、および基板検査装置2を用いる基板検査方法では、検査手順データに従い、第2類型のプロービングポイントP2に対する検査ステップの実行に先立って、移動機構22を制御して基準電位Bに接続されている1つのプローブ23aを第1類型のプロービングポイントP1にプロービングさせる。   As described above, in the inspection procedure data generation device 6, the connection step of connecting the first type probing point P1 and the reference potential B via the probe 23 prior to the execution of the inspection step on the second type probing point P2. To generate inspection procedure data. In the substrate inspection apparatus 2 and the substrate inspection method using the substrate inspection apparatus 2, the moving mechanism 22 is controlled to perform the reference potential prior to the execution of the inspection step for the second type probing point P2 according to the inspection procedure data. One probe 23a connected to B is probed to the first type of probing point P1.

したがって、この検査手順データ生成装置6、基板検査装置2、および基板検査装置2を用いる基板検査方法によれば、検査対象基板10の導体パターン11と基準電位Bとの間に静電気が帯電している状態で検査を開始したときであっても、接続ステップを検査ステップに先立って実行することにより、帯電している静電気をプローブ23aを介して基準電位Bに放電させることができる。したがって、この検査手順データ生成装置6、基板検査装置2、および基板検査方法によれば、基板検査において半導体素子13の内部回路への静電気の通過を回避することができる結果、基板検査装置2を用いる基板検査における半導体素子13の静電破壊を回避することができる。   Therefore, according to the substrate inspection method using inspection procedure data generation device 6, substrate inspection device 2, and substrate inspection device 2, static electricity is charged between conductor pattern 11 of inspection object substrate 10 and reference potential B. Even when the inspection is started in the presence state, by executing the connection step prior to the inspection step, the charged static electricity can be discharged to the reference potential B through the probe 23a. Therefore, according to inspection procedure data generation device 6, substrate inspection device 2, and substrate inspection method, the passage of static electricity to the internal circuit of semiconductor element 13 can be avoided in substrate inspection, resulting in substrate inspection device 2. It is possible to avoid electrostatic breakdown of the semiconductor element 13 in substrate inspection used.

また、この検査手順データ生成装置6では、基板検査装置2が移動式の少なくとも一対のプローブ23を備えている構成のときには、基準電位Bに接続されている1つのプローブ23aを第1類型のプロービングポイントP1にプロービングさせる接続ステップを組み入れて検査手順データを生成する。したがって、この検査手順データ生成装置6、基板検査装置2、および基板検査装置2を用いる基板検査方法によれば、この種の基板検査装置2による基板検査における半導体素子13の静電破壊を回避することができる。   Further, in the inspection procedure data generation device 6, when the substrate inspection device 2 is configured to include at least a pair of movable probes 23, one probe 23a connected to the reference potential B is subjected to the first type probing The connection step for probing point P1 is incorporated to generate inspection procedure data. Therefore, according to the inspection procedure data generation device 6, the substrate inspection device 2, and the substrate inspection method using the substrate inspection device 2, electrostatic destruction of the semiconductor element 13 in the substrate inspection by this type of substrate inspection device 2 is avoided. be able to.

また、「基板検査装置」と「検査手順データ生成装置」とが別体で構成されている例について説明したが、両者が一体として構成されていてもよい。   Further, although the example in which the “substrate inspection apparatus” and the “inspection procedure data generation apparatus” are separately configured has been described, both may be integrally configured.

1 基板検査システム
2 基板検査装置
6 検査手順データ生成装置
10 検査対象基板
11,12導体パターン
13 半導体素子
22,22a,22b 移動機構
23,23a,23b プローブ
24 測定部
28 制御部
B 基準電位
P1 第1類型のプロービングポイント
P2 第2類型のプロービングポイント
DESCRIPTION OF SYMBOLS 1 board inspection system 2 board inspection apparatus 6 inspection procedure data generation apparatus 10 inspection object board 11, 12 conductor pattern 13 semiconductor element 22, 22a, 22b moving mechanism 23, 23a, 23b probe 24 measurement part 28 control part B reference electric potential P1 Type 1 Probing Point P2 Type 2 Probing Point

Claims (5)

半導体素子が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンに導通する第1類型のプロービングポイントと当該半導体素子の信号入出力端子に導通する第2類型のプロービングポイントとを含む複数のプロービングポイントを有する検査対象基板について、前記プロービングポイントに検査用のプローブを接触させて基板検査装置に検査させる検査ステップの実行順序を決定する検査手順データを生成する検査手順データ生成装置であって、
前記第2類型のプロービングポイントに対する前記検査ステップの実行に先立って前記プローブを介して前記第1類型のプロービングポイントと基準電位とを接続する接続ステップを組み入れて前記検査手順データを生成する検査手順データ生成装置。
A semiconductor device is mounted, and includes a first type of probing point conducting to a conductor pattern defined by any of ground and a power source, and a second type probing point conducting to a signal input / output terminal of the semiconductor device An inspection procedure data generation device that generates inspection procedure data for determining an execution order of inspection steps for causing an inspection probe to contact the probing point and making the substrate inspection device inspect the inspection target substrate having a plurality of probing points ,
Inspection procedure data for generating the inspection procedure data by incorporating a connecting step of connecting the first type of probing point and the reference potential via the probe prior to the execution of the inspection step for the second type of probing point Generator.
前記基板検査装置が移動式の少なくとも一対の前記プローブを備えている構成のときには、前記基準電位に接続されている1つの前記プローブを前記第1類型のプロービングポイントにプロービングさせる前記接続ステップを組み入れる請求項1記載の検査手順データ生成装置。   When the substrate inspection apparatus is configured to include at least a pair of movable probes, the connection step for probing one of the probes connected to the reference potential to the first type of probing point is incorporated. The inspection procedure data generation device according to Item 1. 移動式の少なくとも一対のプローブと、直交する3軸方向のいずれにも移動可能に前記プローブを保持する移動機構と、測定部と、制御部とを備えて、半導体素子が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンに導通する第1類型のプロービングポイントと当該半導体素子の信号入出力端子に導通する第2類型のプロービングポイントとを含む複数のプロービングポイントを有する検査対象基板を検査する基板検査装置であって、
前記制御部は、検査手順データに従い、前記第2類型のプロービングポイントに対する検査ステップの実行に先立って、前記移動機構を制御して基準電位に接続されている1つの前記プローブを前記第1類型のプロービングポイントにプロービングさせる基板検査装置。
At least a pair of movable probes, a moving mechanism for holding the probes movably in any of three orthogonal axial directions, a measuring unit, and a control unit, a semiconductor element is mounted, and a ground is provided And a test target substrate having a plurality of probing points including a first type of probing point conducted to a conductor pattern defined in any one of a power source and a second type of probing point conducted to a signal input / output terminal of the semiconductor device Board inspection equipment to inspect
According to inspection procedure data, the control unit controls the moving mechanism to perform one of the probes connected to a reference potential prior to the execution of the inspection step on the second type of probing point. Board inspection device to make probing point probing.
半導体素子が実装されると共に、グランドおよび電源のいずれかに規定される導体パターンに導通する第1類型のプロービングポイントと当該半導体素子の信号入出力端子に導通する第2類型のプロービングポイントとを含む複数のプロービングポイントを有する検査対象基板について、前記プロービングポイントに検査用のプローブを接触させる検査ステップを実行して検査する基板検査方法であって、
前記第2類型のプロービングポイントに対する前記検査ステップの実行に先立って前記プローブを介して前記第1類型のプロービングポイントと基準電位とを接続する接続ステップを実行する基板検査方法。
A semiconductor device is mounted, and includes a first type of probing point conducting to a conductor pattern defined by any of ground and a power source, and a second type probing point conducting to a signal input / output terminal of the semiconductor device A substrate inspection method for inspecting a substrate to be inspected having a plurality of probing points by performing an inspection step of bringing a probe for inspection into contact with the probing points,
And a connection step of connecting the first type of probing point and the reference potential via the probe prior to the execution of the inspection step on the second type of probing point.
移動式の少なくとも一対の前記プローブを備えている構成の基板検査装置を用いて、前記基準電位に接続されている1つの前記プローブを前記第1類型のプロービングポイントにプロービングさせる前記接続ステップを実行する請求項4記載の基板検査方法。   The connection step of probing one of the probes connected to the reference potential to the first type of probing point is performed using a substrate inspection apparatus configured to include at least a pair of movable probes. The substrate inspection method according to claim 4.
JP2017079546A 2017-04-13 2017-04-13 Inspection procedure data generation device, substrate inspection device, and substrate inspection method Pending JP2018179748A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017079546A JP2018179748A (en) 2017-04-13 2017-04-13 Inspection procedure data generation device, substrate inspection device, and substrate inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017079546A JP2018179748A (en) 2017-04-13 2017-04-13 Inspection procedure data generation device, substrate inspection device, and substrate inspection method

Publications (1)

Publication Number Publication Date
JP2018179748A true JP2018179748A (en) 2018-11-15

Family

ID=64276066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017079546A Pending JP2018179748A (en) 2017-04-13 2017-04-13 Inspection procedure data generation device, substrate inspection device, and substrate inspection method

Country Status (1)

Country Link
JP (1) JP2018179748A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305259A (en) * 1998-04-17 1999-11-05 Sharp Corp Liquid crystal display device and its manufacture
JP2000068320A (en) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp Semiconductor device and method for preventing electrostatic breakdown thereof
JP2004030201A (en) * 2002-06-25 2004-01-29 Ricoh Co Ltd General purpose inspecting system
JP2005241491A (en) * 2004-02-27 2005-09-08 Nidec-Read Corp Substrate inspection device and its positioning method
JP2007065455A (en) * 2005-09-01 2007-03-15 Konica Minolta Holdings Inc Liquid crystal display device
US20160209461A1 (en) * 2015-01-15 2016-07-21 Amazing Microelectronic Corp. Test device for eliminating electrostatic charges

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305259A (en) * 1998-04-17 1999-11-05 Sharp Corp Liquid crystal display device and its manufacture
JP2000068320A (en) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp Semiconductor device and method for preventing electrostatic breakdown thereof
JP2004030201A (en) * 2002-06-25 2004-01-29 Ricoh Co Ltd General purpose inspecting system
JP2005241491A (en) * 2004-02-27 2005-09-08 Nidec-Read Corp Substrate inspection device and its positioning method
JP2007065455A (en) * 2005-09-01 2007-03-15 Konica Minolta Holdings Inc Liquid crystal display device
US20160209461A1 (en) * 2015-01-15 2016-07-21 Amazing Microelectronic Corp. Test device for eliminating electrostatic charges

Similar Documents

Publication Publication Date Title
JP2010266338A (en) Touch panel inspection apparatus
JP5507430B2 (en) Circuit board inspection equipment
US9891256B2 (en) Determining the current return path integrity in an electric device connected or connectable to a further device
US20150067378A1 (en) Measuring apparatus, measuring method, and measuring system
JP2018179748A (en) Inspection procedure data generation device, substrate inspection device, and substrate inspection method
CN109997046B (en) Resistance measuring device and resistance measuring method
JP2017026407A (en) Circuit board inspection device, and contact check method
CN110794290B (en) Substrate detection device and substrate detection method
JP6569506B2 (en) Connection inspection device
JP6618826B2 (en) Circuit board inspection equipment
JP2007322127A (en) Method for inspecting substrate and substrate inspection system
KR101471802B1 (en) Method of inspecting test jig
JP6918659B2 (en) Circuit board inspection equipment
JP2017187439A (en) Processing device, inspection device, and processing method
JP5420303B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2005517153A (en) Apparatus and method for testing circuit boards
JP2011247788A (en) Insulation inspection device and insulation inspection method
US8704545B2 (en) Determination of properties of an electrical device
JP5474392B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2019007880A (en) Substrate inspection device and substrate inspection method
TWI437243B (en) Electrical connection defect simulation test method and system of the same
JP2011022104A (en) Method and device for inspecting opening/short-circuit of external terminal in integrated circuit
CN105866606B (en) Connection inspection device
JP6169435B2 (en) Substrate inspection apparatus and substrate inspection method
JP6472616B2 (en) Data generating apparatus and data generating method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211005