JP2018174232A - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法 Download PDF

Info

Publication number
JP2018174232A
JP2018174232A JP2017071602A JP2017071602A JP2018174232A JP 2018174232 A JP2018174232 A JP 2018174232A JP 2017071602 A JP2017071602 A JP 2017071602A JP 2017071602 A JP2017071602 A JP 2017071602A JP 2018174232 A JP2018174232 A JP 2018174232A
Authority
JP
Japan
Prior art keywords
lead frame
recess
semiconductor device
semiconductor chip
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017071602A
Other languages
English (en)
Other versions
JP7019957B2 (ja
Inventor
賢平 中村
Masahira Nakamura
賢平 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017071602A priority Critical patent/JP7019957B2/ja
Publication of JP2018174232A publication Critical patent/JP2018174232A/ja
Application granted granted Critical
Publication of JP7019957B2 publication Critical patent/JP7019957B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

【課題】はんだ等の固定部を精度よく形成できる半導体装置を提供する。【解決手段】リードフレームと、リードフレームに固定された半導体チップとを備える半導体装置であって、リードフレームは、上面に設けられた窪み部と、上面とは逆側の下面において窪み部と対向する位置に設けられ、下面よりも下側に突出した突出部とを有し、半導体チップを窪み部の底面に固定する固定部を更に備える半導体装置を提供する。窪み部および突出部は、リードフレームを半抜きすることで形成してよい。【選択図】図2

Description

本発明は、半導体装置および製造方法に関する。
従来、リードフレームのダイパッド等の上に、はんだ等の固定部で半導体チップを固定した構造が知られている(例えば、特許文献1参照)。関連する先行技術文献として下記がある。
特許文献1 特開2014−27266号公報
特許文献2 特開2001−358254号公報
固定部は、冷熱変化に対する信頼性が高いことが好ましい。固定部の信頼性を高くすべく、固定部を厚く形成することが考えられる。しかし、固定部を厚く形成する場合、加熱時等において固定部が広がる面積も大きくなる。固定部が広がりすぎると、半導体チップの位置精度が悪くなる可能性があり、また、固定部の厚さを均一にすることも難しい。また、固定部が広がりすぎると、リードフレームの側面まで固定部が垂れる可能性もある。
本発明の第1の態様においては、リードフレームと、リードフレームに固定された半導体チップとを備える半導体装置を提供する。リードフレームは、上面に設けられた窪み部を備えてよい。リードフレームは、上面とは逆側の下面において窪み部と対向する位置に設けられ、下面よりも下側に突出した突出部を備えてよい。半導体装置は、半導体チップを窪み部の底面に固定する固定部を備えてよい。
窪み部の底面は、リードフレームの上面と下面との間に配置されていてよい。固定部は、窪み部の底面全体に設けられていてよい。
リードフレームの上面と垂直な方向において、窪み部の深さは、窪み部および突出部が形成されていない領域におけるリードフレームの厚みより小さくてよい。半導体チップの上端は、窪み部の上端よりも下側に配置されていてよい。半導体チップの上端は、窪み部の上端よりも上側に配置されていてよい。
突出部が、窪み部とは異なる形状を有してよい。リードフレームの上面と平行な面において、突出部は、窪み部よりも広い範囲に設けられてよい。突出部の厚みは、窪み部の深さよりも小さくてよい。リードフレームの上面と平行な面において、突出部は、窪み部よりも狭い範囲に設けられてよい。突出部の厚みは、窪み部の深さよりも大きくてよい。
突出部の個数が、窪み部の個数よりも多くてよい。いずれかの突出部の形状が、他のいずれかの突出部の形状と異なってよい。
窪み部の側壁と半導体チップとの、リードフレームの上面と平行な面における距離が、半導体チップの下面と窪み部の底面との間の固定部の厚みの半分以上、2倍以下であってよい。
本発明の第2の態様においては、リードフレームと、リードフレームに固定された半導体チップとを備える半導体装置の製造方法を提供する。製造方法は、リードフレームに、リードフレームの上面に設けられた窪み部と、上面とは逆側の下面において窪み部と対向する位置に設けられ、下面よりも下側に突出した突出部とを形成する段階を備えてよい。製造方法は、固定部により、半導体チップを窪み部の底面に固定する段階を備えてよい。
窪み部および突出部を形成する段階において、形成すべき窪み部の形状に応じた押圧部材を用いてリードフレームの上面側を押圧することで、窪み部および突出部を形成してよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
本発明の一つの実施形態に係る半導体装置100の一例を示す上面図である。 半導体装置100の一例を示す断面図である。 半導体装置100の下面における、各リードフレームの配置例を示す図である。 リードフレーム12、半導体チップ80および固定部20を拡大した断面図である。 窪み部18、半導体チップ80および固定部20の配置の他の例を示す断面図である。 半導体装置100の製造方法の一部の工程を示す図である。 ステップS502の他の例を示す図である。 窪み部18および突出部30の形状の他の例を示す断面図である。 窪み部18および突出部30の形状の他の例を示す断面図である。 実装基板210に固定された半導体装置100を示す図である。 実装基板210に固定された半導体装置100の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては、半導体チップの厚み方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、リードフレームまたはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Z軸は地面に対する高さ方向を限定して示すものではない。なお、+Z軸方向と−Z軸方向とは互いに逆向きの方向である。正負を記載せず、Z軸方向と記載した場合、+Z軸および−Z軸に平行な方向を意味する。本明細書では、半導体チップの厚み方向をZ軸方向として、半導体チップの上面と平行な面をXY面とする。なお、X軸方向およびY軸方向は、半導体チップの上面のいずれかの端辺と平行な方向とする。
図1は、本発明の一つの実施形態に係る半導体装置100の一例を示す上面図である。半導体装置100は、半導体チップ80を備える。半導体チップ80は、シリコン等の半導体基板に、トランジスタ、ダイオード等の半導体素子が形成されたチップである。半導体素子は、絶縁ゲート型バイポーラトランジスタ(IGBT)、または、パワーMOSFET等のパワー半導体素子であってよい。図1においては、半導体チップ80の上面と平行なXY面内における、各部材の配置例を示している。本例の半導体装置100は、2つの半導体チップ80を備えているが、半導体装置100が備える半導体チップ80の個数は、1つであってよく、3つ以上であってもよい。
半導体装置100は、半導体チップ80が固定されるリードフレームを備える。本例の半導体装置100は、それぞれ1つの半導体チップ80が固定されるリードフレーム12およびリードフレーム22を備える。リードフレーム12およびリードフレーム22は互いに分離して設けられている。
リードフレーム12およびリードフレーム22は、アルミニウム、銅またはその他の金属材料で形成されている。リードフレーム12は、板形状を有してよい。板形状とは、対向する2つの主面(上面および下面)の各面積が、当該2つの主面に挟まれる各側面の面積よりも大きい形状を指す。
リードフレーム12およびリードフレーム22は、対応する半導体チップ80と電気的に接続されてよい。例えば半導体チップ80の下面と、リードフレーム12とがはんだ等の固定部20により電気的に接続される。また、リードフレーム12およびリードフレーム22は、対応する半導体チップ80の上面と、ワイヤ26等により電気的に接続されてもよい。半導体チップ80の上面および下面には、例えばエミッタパッド、コレクタパッドおよびゲートパッド等のパッドが設けられる。
半導体装置100は、半導体チップ80が固定されていない1つ以上のリードフレーム24を更に備えてよい。それぞれのリードフレーム24は、他のリードフレームとは分離して設けられている。リードフレーム24は、ワイヤ26等により、半導体チップ80の上面と電気的に接続されてよい。
本例の半導体装置100は、半導体チップ80および各リードフレームを収容する収容部10を備える。収容部10は樹脂等の絶縁材料で形成されている。各リードフレームの端部は、収容部10の外部に露出していてよい。例えば、リードフレーム12の端部14は、収容部10の外部に露出している。リードフレーム22も、収容部10の外部に露出する端部14(吊りリード)を有してよい。各リードフレームは、屈曲部16を有してもよい。屈曲部16は、リードフレームの上面に対して傾きを有する。つまり、屈曲部16の両端におけるZ軸方向の位置が異なる。屈曲部16を設けることで、収容部10の外部に露出する端部の高さ位置(Z軸方向の位置)を調整できる。
それぞれの半導体チップ80は、固定部20により、対応するリードフレーム12またはリードフレーム22に固定されている。固定部20は、はんだまたは接着剤である。リードフレーム12およびリードフレーム22の上面には、窪み部18が設けられている。窪み部18は、リードフレーム12およびリードフレーム22の上面から、下面側に向かって窪んだ領域である。
リードフレーム12の上面と垂直な方向からみた上面視において、本例の窪み部18および半導体チップ80は矩形形状を有する。窪み部18および半導体チップ80のいずれかの辺はX軸と平行であり、他のいずれかの辺はY軸と平行である。
図2は、半導体装置100の一例を示す断面図である。図2においては、XZ面と平行な断面を示している。なお、ワイヤ26については、部材全体をXZ面に投影して示している。本例では、リードフレーム12の構造を説明するが、リードフレーム22もリードフレーム12と同様の構造を有してよい。
リードフレーム12は、窪み部18と、突出部30とを有する。窪み部18は、リードフレーム12の上面において、下面側に窪んだ領域である。突出部30は、リードフレーム12の上面とは逆側の下面において、窪み部18と対向する位置に設けられ、リードフレーム12の下面よりも下側に突出している。
窪み部18と突出部30とが対向するとは、リードフレーム12の上面と垂直な方向からみた上面視において、窪み部18が設けられる領域の少なくとも一部と、突出部30が設けられる領域の少なくとも一部が重なることを指す。突出部30が設けられる領域の半分以上が、窪み部18が設けられる領域に重なっていてよく、突出部30が設けられる領域の全体が、窪み部18が設けられる領域に重なっていてもよい。また、窪み部18が設けられる領域の半分以上が、突出部30が設けられる領域に重なっていてよく、窪み部18が設けられる領域の全体が、突出部30が設けられる領域に重なっていてもよい。また、窪み部18が設けられる領域と、突出部30が設けられる領域とが一致していてもよい。
窪み部18の底面には、固定部20が設けられる。固定部20は、一例として、はんだ、または、接着剤である。固定部20は、窪み部18の底面の全体に設けられてよい。窪み部18の底面とは、窪み部18の内面のうちの、半導体チップ80の下面と平行な面を指してよい。固定部20により、半導体チップ80の下面が、窪み部18の底面に固定される。
窪み部18の内部に固定部20を設けることで、固定部20が広がる範囲を、窪み部18の形状で制御できる。このため、固定部20を厚く形成した場合であっても、固定部20が広がる範囲を一定に制御できる。また、固定部20の厚みを均一にできる。このため、固定部20の冷熱変化に対する信頼性を向上させつつ、固定部20の形状を高精度に制御できる。また、固定部20の広がり方が均一なので、半導体チップ80の位置も高精度に制御できる。これにより、半導体チップ80の上面にワイヤを接続する場合の接続位置の誤差も低減できる。
また、固定部20の冷熱変化に対する信頼性を向上できるので、半導体装置100は、自動車のエンジンルーム等の厳しい環境にも適応できる。また、固定部20が広がる範囲を抑制できるので、固定部20と収容部10の樹脂とが接触する面積を抑制できる。このため、固定部20と収容部10との間における剥離を抑制できる。また、固定部20との密着性が比較的に低い材料であっても、収容部10の材料に用いることができる。また、固定部20が窪み部18の内部に収容されるので、固定部20の残渣が、収容部10の樹脂部分に入り込むことを抑制できる。
また、突出部30をリードフレーム12の下面側に設けることで、リードフレーム12と、他の部材との位置精度を向上させることができる。例えば、リードフレーム12の下面を、他の部材にはんだ等で固定する場合において、突出部30の下面にはんだを設けることができる。この場合、表面張力等により、突出部30の下面より外側には、はんだが広がりにくくなる。このため、リードフレーム12と、はんだとの位置を高精度に制御できる。
一例として、突出部30の少なくとも一部は、収容部10の外部に露出していてよい。これにより、半導体装置100を基板等に実装する場合において、突出部30の下面にはんだを設けることで、はんだの広がりを抑制できる。また、実装時において、突出部30と、はんだとの位置が整合しているかを確認することが容易となる。
図3は、半導体装置100の下面における、各リードフレームの配置例を示す図である。図3においては、各リードフレームのうち、収容部10の外部に露出する部分を示しており、収容部10の内部に配置される部分は示していない。
上述したように、突出部30は、収容部10の下面において外部に露出していてよい。また、リードフレーム12およびリードフレーム22の下面のうち、突出部30の周囲の少なくとも一部の領域が更に露出していてもよい。リードフレーム12およびリードフレーム22の下面は、全体が収容部10の下面に露出していてよく、全体が収容部10に覆われていてもよい。
図4は、リードフレーム12、半導体チップ80および固定部20を拡大した断面図である。本例では、XZ面と平行な断面を示している。窪み部18のX軸方向における幅をW1とする。一例として窪み部18の幅W1とは、半導体チップ80の下面34と平行な底面36の幅を指す。底面36には、部分的に凹凸が設けられていてもよい。底面36は、側壁40に囲まれた領域を指してもよい。
窪み部18の深さをDとする。一例として窪み部18の深さDとは、リードフレーム12の上面32から、窪み部18の底面36までのZ軸方向の深さを指す。窪み部18の下端が、半導体チップ80の下面とは平行な面を有さない場合、窪み部18の深さDは、リードフレーム12の上面32から、窪み部18の下端までのZ軸方向の深さを指してもよい。リードフレーム12の上面32とは、窪み部18に隣接する領域において、半導体チップ80の上面38と平行な面を指してよい。
突出部30のX軸方向における幅をW2とする。突出部30の幅W2とは、半導体チップ80の下面34における幅を指す。突出部30の高さをHとする。突出部30の高さHとは、リードフレーム12の下面34から、突出部30の下端までのZ軸方向の高さを指す。リードフレーム12の下面34とは、突出部30に隣接する領域において、半導体チップ80の下面と平行な面を指してよい。
リードフレーム12の厚みをT1とする。リードフレーム12の厚みT1とは、窪み部18および突出部30が設けられていない領域であり、且つ、窪み部18および突出部30のいずれかと隣接する領域の、Z軸方向における、リードフレーム12の上面32と、下面34との間の距離を指す。
固定部20のZ軸方向における厚みをT2とする。固定部20の厚みT2は、半導体チップ80の下面と重なる領域における厚みの平均を用いてよい。半導体チップ80のZ軸方向における厚みをT3とする。半導体チップ80の厚みT3は、半導体チップの上面38と下面とのZ軸方向における距離の最大値を用いてよい。半導体チップ80と窪み部18の側壁40との距離をLとする。距離Lは、XY面における、半導体チップ80と側壁40との距離の最小値を用いてよい。
本例の窪み部18の底面36は、リードフレーム12の上面32と下面34との間に配置されている。つまり、窪み部18の深さDは、リードフレーム12の厚みT1よりも小さい。一例として、窪み部18は、リードフレーム12を半抜きすることで形成される。つまり、板状のリードフレーム12の上面を、所定の形状の押圧部材で押圧することで、窪み部18を形成する。これにより、突出部30も形成できる。
突出部30の幅W2は、窪み部18の幅W1と同一であってよい。幅が同一とは、10%以内の誤差を有する場合も含まれる。突出部30の高さHは、窪み部18の深さDと同一であってよい。深さおよび高さが同一とは、10%以内の誤差を有する場合も含まれる。
上述したように、リードフレーム12を半抜きする場合、窪み部18の形状は、押圧部材の形状で制御できる。また、リードフレーム12の下面側に、形成すべき突出部30の形状に対応する型を配置することで、突出部30の形状も制御することができる。リードフレーム12の下面側に型を配置しない場合、突出部30の形状は、窪み部18の形状とほぼ同一となる。
固定部20は、窪み部18の底面36全体に設けられることが好ましい。本例では、固定部20は、窪み部18の側壁40と接して設けられている。本例における側壁40は、リードフレーム12の上面32に対して垂直に形成されているが、他の例の側壁40は、リードフレーム12の上面32に対して90度より小さい傾きを有してもよい。固定部20を底面36の全体に設けることで、XY面において固定部20が設けられる範囲のバラツキを無くすことができる。また、固定部20の厚みT2のバラツキを低減できる。
窪み部18の深さDは、固定部20の厚みT2よりも大きいことが好ましい。これにより、固定部20が、窪み部18の外側に流出することを抑制できる。深さDは、厚みT2の1.5倍以上であってよく、2倍以上であってもよい。
本例では、半導体チップ80の上端(本例では上面38)は、窪み部18の上端(本例ではリードフレーム12の上面32)よりも下側(すなわちZ軸負側)に配置されている。つまり、固定部20の厚みT2と、半導体チップ80の厚みT3との和T2+T3は、窪み部18の深さDよりも小さい。固定部20および半導体チップ80の全体が収容できる程度に窪み部18を深く形成することで、冷熱信頼性を向上させるべく固定部20を厚くしても、固定部20および半導体チップ80が窪み部18の外側にはみ出してしまうことを抑制できる。
窪み部18の側壁40と、半導体チップ80との距離Lは、固定部20の厚みT2の半分以上、2倍以下であってよい。距離Lが小さくなりすぎると、半導体チップ80とリードフレーム12との絶縁性が低下してしまう。また、距離Lが大きくなりすぎると、固定部20を加熱した場合に、固定部20が窪み部18の底面全体に広がらない場合があり、固定部20の位置および厚みにバラツキが生じやすくなる。距離Lは、固定部20の厚みT2と同程度であることが好ましい。距離Lは、厚みT2の80%以上、120%以下であってもよい。
また、固定部20の厚みT2は、20μm以上、200μm以下であってよい。厚みT2は、30μm以上であってよく、50μm以上であってもよい。厚みT2は、150μm以下であってよく、100μm以下であってもよい。
図5は、窪み部18、半導体チップ80および固定部20の配置の他の例を示す断面図である。本例では、半導体チップ80の上端(上面38)は、窪み部18の上端(上面32)よりも上側(Z軸正側)に配置されている。つまり、固定部20の厚みT2と、半導体チップ80の厚みT3との和T2+T3は、窪み部18の深さDよりも大きい。固定部20の厚みT2と、半導体チップ80の厚みT3との和T2+T3は、窪み部18の深さDと等しくてもよい。厚みおよび深さが等しいとは、10%以内の誤差を有する場合も含む。
窪み部18の深さDを比較的に小さくすることで、突出部30の高さHも小さくなる。このため、リードフレーム12の上面32から突出部30の下端までの厚みを低減できる。
図6は、半導体装置100の製造方法の一部の工程を示す図である。ステップS500において、リードフレーム12を準備する。複数の半導体装置100に対応する複数のリードフレーム12が、共通のフレーム部材に連結されていてよい。
ステップS502において、形成すべき窪み部18の形状に応じた押圧部材200を用いて、リードフレーム12の上面32側を押圧する。押圧部材200は、リードフレーム12を貫通しない範囲において所定の深さまで、リードフレーム12の内部に挿入される。これにより、窪み部18および突出部30が形成される。ステップ502においては、屈曲部16を同一の工程で形成してもよい。例えば、押圧部材200と、屈曲部16を形成するための押圧部材とを同時に動かして、リードフレーム12を押圧してよい。
ステップS504において、押圧部材200を抜いた後の窪み部18の底面36全体に固定部20を形成する。また、固定部20の上に半導体チップ80を配置する。半導体チップ80の下面に固定部20を形成してから、半導体チップ80を窪み部18の底面36に配置してもよい。固定部20を加熱等することで、半導体チップ80を窪み部18の底面36に固定する。
半導体チップ80を固定した後、ワイヤ26等を接続する。また、収容部10を形成するための型の内部にリードフレーム12等を配置して、当該型の内部に樹脂を注入する。樹脂を硬化させた後、リードフレーム12等をフレーム部材から切り離すことで、それぞれの半導体装置100を製造できる。
図7は、ステップS502の他の例を示す図である。本例においては、押圧部材200によってリードフレーム12を押圧する場合に、リードフレーム12の下面に接して、所定の型部材202を配置する。型部材202は、リードフレーム12の下面と接する面に、形成すべき突出部30の形状に応じた窪み204が設けられている。窪み204を囲む領域においては、型部材202は、リードフレーム12の下面と接している。
型部材202を用いることで、突出部30の形状を、窪み204の形状で制御できる。このため、突出部30の形状を、窪み部18の形状と異ならせることができる。なお、突出部30の体積は、窪み部18の体積と同一であってよい。
例えば、リードフレーム12の上面32と平行な面において、窪み204を設ける領域を、窪み部18を設ける領域よりも広くすることで、突出部30が設けられる領域を、窪み部18が設けられる領域よりも広くできる。一例として、窪み204の幅を窪み部18の幅W1よりも大きくすることで、突出部30の幅W2を、窪み部18の幅W1よりも大きくすることができる。また、窪み204の深さを窪み部18の深さDよりも小さくすることで、突出部30の高さHを、窪み部18の深さDよりも小さくすることができる。
このような形状により、突出部30の高さHを小さくできるので、リードフレーム12の上面32から突出部30の下端までの厚みを小さくできる。
図8は、窪み部18および突出部30の形状の他の例を示す断面図である。本例では、リードフレーム12の上面32と平行な面において、突出部30は、窪み部18よりも狭い範囲に設けられている。一例として、突出部30の幅W2は、窪み部18の幅W1よりも小さい。また、突出部30の高さHは、窪み部18の深さDよりも大きい。図7に示した窪み204の形状を調整することで、突出部30の形状を図8の例のように調整できる。
突出部30の幅W2を小さくすることで、突出部30の下面側において、はんだ等が広がる範囲を小さくできる。このため、XY面において微細な構造を有する実装基板に、半導体装置100を容易に実装できる。
図9は、窪み部18および突出部30の形状の他の例を示す断面図である。本例では、窪み部18と対向して設けられる突出部30の個数が、窪み部18の個数よりも多い。図9の例では、一つの窪み部18に対向して、二つの突出部30−1および突出部30−2が設けられている。本例において突出部30−1および突出部30−2の間には、リードフレーム12の下面34が配置されている。他の例では、突出部30−1および突出部30−2は、リードフレーム12の下面34よりも下側に突出した連結部で連結されていてもよい。連結部の高さは、突出部30−1および突出部30−2のいずれの高さよりも小さくてよい。
一つの窪み部18に対向する複数の突出部30のうち、いずれかの突出部30の形状が、他のいずれかの突出部30の形状と異なっていてよい。これにより、異なる機能を有する複数の突出部30を設けることができる。
図9に示した例では、突出部30−2の高さH2は、突出部30−1の高さH1よりも大きい。高さH2は、高さH1の倍以上であってよく、3倍以上であってもよい。また、突出部30−2の幅W22は、突出部30−1の幅W21よりも小さい。幅W22は、幅W21の半分以下であってよく、1/3以下であってもよい。なお、突出部30−1および突出部30−2の体積は、同一であってよく、異なっていてもよい。
一例として、比較的に高く形成された突出部30−2を、実装基板への実装位置を規定する位置決め部材として用いることができる。また、比較的に幅が広く形成された突出部30−1を、実装基板のパッドへのはんだ付け用に用いることができる。
図10は、実装基板210に固定された半導体装置100を示す図である。実装基板210は、プリント基板等である。本例の半導体装置100は、突出部30が収容部10の外部に露出している。
突出部30と、実装基板210との間には、はんだ部206が設けられている。上述したように、突出部30を設けることで、はんだ部206が広がることを抑制でき、また、はんだ部206が適切な位置に設けられているかを容易に確認できる。また、リードフレーム24等のリードフレームの端部も、はんだ部206により実装基板210に接続される。
図11は、実装基板210に固定された半導体装置100の他の例を示す図である。本例の半導体装置100は、図9に示した例と同様に、形状の異なる突出部30−1および突出部30−2を有する。
本例の突出部30−2は、実装基板210に設けられた凹部208に挿入される。これにより、実装基板210に対する半導体装置100の位置を規定する。凹部208は実装基板210を貫通する貫通孔であってもよい。
本例の突出部30−1は、はんだ部206により実装基板210に接続される。突出部30−1の高さは、他の窪み部18に対応する突出部30の高さと同一であってよい。突出部30も、はんだ部206により実装基板210に接続されている。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
10・・・収容部、12・・・リードフレーム、14・・・端部、16・・・屈曲部、18・・・窪み部、20・・・固定部、22・・・リードフレーム、24・・・リードフレーム、26・・・ワイヤ、30・・・突出部、32・・・上面、34・・・下面、36・・・底面、38・・・上面、40・・・側壁、80・・・半導体チップ、100・・・半導体装置、200・・・押圧部材、202・・・型部材、204・・・窪み、206・・・はんだ部、208・・・凹部、210・・・実装基板

Claims (14)

  1. リードフレームと、前記リードフレームに固定された半導体チップとを備える半導体装置であって、
    前記リードフレームは、
    上面に設けられた窪み部と、
    前記上面とは逆側の下面において前記窪み部と対向する位置に設けられ、前記下面よりも下側に突出した突出部と
    を有し、
    前記半導体チップを前記窪み部の底面に固定する固定部を更に備える半導体装置。
  2. 前記窪み部の前記底面は、前記リードフレームの前記上面と前記下面との間に配置されている
    請求項1に記載の半導体装置。
  3. 前記固定部は、前記窪み部の底面全体に設けられている
    請求項1または2に記載の半導体装置。
  4. 前記リードフレームの上面と垂直な方向において、前記窪み部の深さは、前記窪み部および前記突出部が形成されていない領域における前記リードフレームの厚みより小さい
    請求項1から3のいずれか一項に記載の半導体装置。
  5. 前記半導体チップの上端は、前記窪み部の上端よりも下側に配置されている
    請求項1から4のいずれか一項に記載の半導体装置。
  6. 前記半導体チップの上端は、前記窪み部の上端よりも上側に配置されている
    請求項1から4のいずれか一項に記載の半導体装置。
  7. 前記突出部が、前記窪み部とは異なる形状を有する
    請求項1から6のいずれか一項に記載の半導体装置。
  8. 前記リードフレームの上面と平行な面において、前記突出部は、前記窪み部よりも広い範囲に設けられ、
    前記突出部の厚みは、前記窪み部の深さよりも小さい
    請求項7に記載の半導体装置。
  9. 前記リードフレームの上面と平行な面において、前記突出部は、前記窪み部よりも狭い範囲に設けられ、
    前記突出部の厚みは、前記窪み部の深さよりも大きい
    請求項7に記載の半導体装置。
  10. 前記突出部の個数が、前記窪み部の個数よりも多い
    請求項7から9のいずれか一項に記載の半導体装置。
  11. いずれかの前記突出部の形状が、他のいずれかの前記突出部の形状と異なる
    請求項10に記載の半導体装置。
  12. 前記窪み部の側壁と前記半導体チップとの、前記リードフレームの上面と平行な面における距離が、前記半導体チップの下面と前記窪み部の底面との間の前記固定部の厚みの半分以上、2倍以下である
    請求項1から11のいずれか一項に記載の半導体装置。
  13. リードフレームと、前記リードフレームに固定された半導体チップとを備える半導体装置の製造方法であって、
    前記リードフレームに、前記リードフレームの上面に設けられた窪み部と、前記上面とは逆側の下面において前記窪み部と対向する位置に設けられ、前記下面よりも下側に突出した突出部とを形成する段階と、
    固定部により、前記半導体チップを前記窪み部の底面に固定する段階と
    を備える製造方法。
  14. 前記窪み部および前記突出部を形成する段階において、形成すべき前記窪み部の形状に応じた押圧部材を用いて前記リードフレームの上面側を押圧することで、前記窪み部および前記突出部を形成する
    請求項13に記載の製造方法。
JP2017071602A 2017-03-31 2017-03-31 半導体装置および製造方法 Active JP7019957B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017071602A JP7019957B2 (ja) 2017-03-31 2017-03-31 半導体装置および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017071602A JP7019957B2 (ja) 2017-03-31 2017-03-31 半導体装置および製造方法

Publications (2)

Publication Number Publication Date
JP2018174232A true JP2018174232A (ja) 2018-11-08
JP7019957B2 JP7019957B2 (ja) 2022-02-16

Family

ID=64108793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017071602A Active JP7019957B2 (ja) 2017-03-31 2017-03-31 半導体装置および製造方法

Country Status (1)

Country Link
JP (1) JP7019957B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738027A (ja) * 1993-06-28 1995-02-07 Fuji Electric Co Ltd 樹脂封止型半導体装置
JP2003031736A (ja) * 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置およびその製造方法
JP2008034601A (ja) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2012109328A (ja) * 2010-11-16 2012-06-07 Panasonic Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738027A (ja) * 1993-06-28 1995-02-07 Fuji Electric Co Ltd 樹脂封止型半導体装置
JP2003031736A (ja) * 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置およびその製造方法
JP2008034601A (ja) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2012109328A (ja) * 2010-11-16 2012-06-07 Panasonic Corp 半導体装置

Also Published As

Publication number Publication date
JP7019957B2 (ja) 2022-02-16

Similar Documents

Publication Publication Date Title
US10825758B2 (en) Semiconductor device
US20160126167A1 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
JP7156025B2 (ja) 半導体装置
JP7107295B2 (ja) 電子装置
KR200482370Y1 (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
JP2020188152A (ja) 半導体モジュール、半導体モジュールの製造方法および段差冶具
US9666557B2 (en) Small footprint semiconductor package
JP6589631B2 (ja) 半導体装置
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JP2015088654A (ja) 半導体モジュール
KR101569769B1 (ko) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
JPWO2014141399A1 (ja) 半導体装置
JP2018174232A (ja) 半導体装置および製造方法
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
JP4556732B2 (ja) 半導体装置及びその製造方法
WO2021075016A1 (ja) 半導体装置および半導体装置の製造方法
JP2009164511A (ja) 半導体装置およびその製造方法
JP7178978B2 (ja) 半導体装置および半導体装置の製造方法
JP2018174228A (ja) 半導体装置および半導体装置の製造方法
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
JP7120475B2 (ja) 半導体装置および車両
WO2017119082A1 (ja) 半導体デバイスの載置台及び車載装置
JP6316073B2 (ja) 半導体モジュールの製造方法
JP2021106194A (ja) 半導体装置および半導体装置の製造方法
KR20230159274A (ko) 반도체 디바이스와 함께 사용하기 위한 히트 스프레더

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220117

R150 Certificate of patent or registration of utility model

Ref document number: 7019957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150