JP2018174232A - 半導体装置および製造方法 - Google Patents
半導体装置および製造方法 Download PDFInfo
- Publication number
- JP2018174232A JP2018174232A JP2017071602A JP2017071602A JP2018174232A JP 2018174232 A JP2018174232 A JP 2018174232A JP 2017071602 A JP2017071602 A JP 2017071602A JP 2017071602 A JP2017071602 A JP 2017071602A JP 2018174232 A JP2018174232 A JP 2018174232A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- recess
- semiconductor device
- semiconductor chip
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
Description
特許文献1 特開2014−27266号公報
特許文献2 特開2001−358254号公報
Claims (14)
- リードフレームと、前記リードフレームに固定された半導体チップとを備える半導体装置であって、
前記リードフレームは、
上面に設けられた窪み部と、
前記上面とは逆側の下面において前記窪み部と対向する位置に設けられ、前記下面よりも下側に突出した突出部と
を有し、
前記半導体チップを前記窪み部の底面に固定する固定部を更に備える半導体装置。 - 前記窪み部の前記底面は、前記リードフレームの前記上面と前記下面との間に配置されている
請求項1に記載の半導体装置。 - 前記固定部は、前記窪み部の底面全体に設けられている
請求項1または2に記載の半導体装置。 - 前記リードフレームの上面と垂直な方向において、前記窪み部の深さは、前記窪み部および前記突出部が形成されていない領域における前記リードフレームの厚みより小さい
請求項1から3のいずれか一項に記載の半導体装置。 - 前記半導体チップの上端は、前記窪み部の上端よりも下側に配置されている
請求項1から4のいずれか一項に記載の半導体装置。 - 前記半導体チップの上端は、前記窪み部の上端よりも上側に配置されている
請求項1から4のいずれか一項に記載の半導体装置。 - 前記突出部が、前記窪み部とは異なる形状を有する
請求項1から6のいずれか一項に記載の半導体装置。 - 前記リードフレームの上面と平行な面において、前記突出部は、前記窪み部よりも広い範囲に設けられ、
前記突出部の厚みは、前記窪み部の深さよりも小さい
請求項7に記載の半導体装置。 - 前記リードフレームの上面と平行な面において、前記突出部は、前記窪み部よりも狭い範囲に設けられ、
前記突出部の厚みは、前記窪み部の深さよりも大きい
請求項7に記載の半導体装置。 - 前記突出部の個数が、前記窪み部の個数よりも多い
請求項7から9のいずれか一項に記載の半導体装置。 - いずれかの前記突出部の形状が、他のいずれかの前記突出部の形状と異なる
請求項10に記載の半導体装置。 - 前記窪み部の側壁と前記半導体チップとの、前記リードフレームの上面と平行な面における距離が、前記半導体チップの下面と前記窪み部の底面との間の前記固定部の厚みの半分以上、2倍以下である
請求項1から11のいずれか一項に記載の半導体装置。 - リードフレームと、前記リードフレームに固定された半導体チップとを備える半導体装置の製造方法であって、
前記リードフレームに、前記リードフレームの上面に設けられた窪み部と、前記上面とは逆側の下面において前記窪み部と対向する位置に設けられ、前記下面よりも下側に突出した突出部とを形成する段階と、
固定部により、前記半導体チップを前記窪み部の底面に固定する段階と
を備える製造方法。 - 前記窪み部および前記突出部を形成する段階において、形成すべき前記窪み部の形状に応じた押圧部材を用いて前記リードフレームの上面側を押圧することで、前記窪み部および前記突出部を形成する
請求項13に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017071602A JP7019957B2 (ja) | 2017-03-31 | 2017-03-31 | 半導体装置および製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017071602A JP7019957B2 (ja) | 2017-03-31 | 2017-03-31 | 半導体装置および製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018174232A true JP2018174232A (ja) | 2018-11-08 |
JP7019957B2 JP7019957B2 (ja) | 2022-02-16 |
Family
ID=64108793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017071602A Active JP7019957B2 (ja) | 2017-03-31 | 2017-03-31 | 半導体装置および製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7019957B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738027A (ja) * | 1993-06-28 | 1995-02-07 | Fuji Electric Co Ltd | 樹脂封止型半導体装置 |
JP2003031736A (ja) * | 2001-07-13 | 2003-01-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2008034601A (ja) * | 2006-07-28 | 2008-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2012109328A (ja) * | 2010-11-16 | 2012-06-07 | Panasonic Corp | 半導体装置 |
-
2017
- 2017-03-31 JP JP2017071602A patent/JP7019957B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738027A (ja) * | 1993-06-28 | 1995-02-07 | Fuji Electric Co Ltd | 樹脂封止型半導体装置 |
JP2003031736A (ja) * | 2001-07-13 | 2003-01-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2008034601A (ja) * | 2006-07-28 | 2008-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2012109328A (ja) * | 2010-11-16 | 2012-06-07 | Panasonic Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7019957B2 (ja) | 2022-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10825758B2 (en) | Semiconductor device | |
US20160126167A1 (en) | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module | |
JP7156025B2 (ja) | 半導体装置 | |
JP7107295B2 (ja) | 電子装置 | |
KR200482370Y1 (ko) | 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지 | |
JP2020188152A (ja) | 半導体モジュール、半導体モジュールの製造方法および段差冶具 | |
US9666557B2 (en) | Small footprint semiconductor package | |
JP6589631B2 (ja) | 半導体装置 | |
US10964627B2 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
JP2015088654A (ja) | 半導体モジュール | |
KR101569769B1 (ko) | 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법 | |
JPWO2014141399A1 (ja) | 半導体装置 | |
JP2018174232A (ja) | 半導体装置および製造方法 | |
KR20150129269A (ko) | 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법 | |
JP4556732B2 (ja) | 半導体装置及びその製造方法 | |
WO2021075016A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009164511A (ja) | 半導体装置およびその製造方法 | |
JP7178978B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018174228A (ja) | 半導体装置および半導体装置の製造方法 | |
US10784176B1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP7120475B2 (ja) | 半導体装置および車両 | |
WO2017119082A1 (ja) | 半導体デバイスの載置台及び車載装置 | |
JP6316073B2 (ja) | 半導体モジュールの製造方法 | |
JP2021106194A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20230159274A (ko) | 반도체 디바이스와 함께 사용하기 위한 히트 스프레더 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7019957 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |