JP2018157060A - 配線及び半導体装置 - Google Patents
配線及び半導体装置 Download PDFInfo
- Publication number
- JP2018157060A JP2018157060A JP2017052545A JP2017052545A JP2018157060A JP 2018157060 A JP2018157060 A JP 2018157060A JP 2017052545 A JP2017052545 A JP 2017052545A JP 2017052545 A JP2017052545 A JP 2017052545A JP 2018157060 A JP2018157060 A JP 2018157060A
- Authority
- JP
- Japan
- Prior art keywords
- graphene
- multilayer graphene
- metal
- wiring
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Carbon And Carbon Compounds (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】コンタクト性に優れた配線及び半導体装置を提供する。【解決手段】配線は、第1方向にグラフェンシートが積層し、第1方向と交差する第2方向を長手方向とする多層グラフェン1と、多層グラフェンと直接接する第1金属部2Aと、第1金属部とは第2方向に離間し、多層グラフェンと直接接する第2金属部2Bと、第1方向に多層グラフェンと積層し、第1金属部を介して多層グラフェンと電気的に接続する第1導電部3Aと、第1方向に多層グラフェンと積層し、第2金属部を介して多層グラフェンと電気的に接続する第2導電部3Bと、を有する。第1導電部と第2導電部は、第1金属部、多層グラフェンと第2金属部を介して電気的に接続し、多層グラフェンの第2方向の長さL1は、第1金属部と第2金属部との距離L2よりも長い。【選択図】図1
Description
実施形態は、配線及び半導体装置に関する。
LSI(Large-Scale Integration)や3Dメモリの微細化および多層化に伴い、金属配線において配線遅延の増大が大きな問題となっている。配線遅延の低減には、配線抵抗や配線間容量の低減が重要である。配線の低抵抗化には、例えばCuなどの低抵抗材料が実用化されている。しかし、Cu配線においても、ストレスマイグレーションやエレクトロマイグレーションによる信頼性劣化、サイズ効果に起因する電気抵抗率の上昇などが問題となっており、低抵抗かつ電流密度耐性に優れた配線材料が求められている。低抵抗・高信頼性が期待できる次世代配線材料として、高い電流密度耐性、電気伝導特性、熱伝導率など優れた物性を有するカーボンナノチューブやグラフェン等の炭素系材料の応用が注目されている。
多層配線構造においては、ビア配線により層間を接続する。多層グラフェン配線の場合、ビア配線との接続において、導電部材を用いて多層グラフェン全層の長さ方向の端部と接続する方法が考えられる。しかし、ビア配線との接続部分にてグラフェンの電気伝導が途切れることになり、導電膜の抵抗成分の寄与が無視できなくなる。
実施形態は、コンタクト性に優れた配線及び半導体装置を提供するものである。
実施形態の配線は、第1方向にグラフェンシートが積層し、第1方向と交差する第2方向を長手方向とする多層グラフェンと、多層グラフェンと直接接する第1金属部と、第1金属部とは第2方向に離間し、多層グラフェンと直接接する第2金属部と、第1方向に多層グラフェンと積層し、第1金属部を介して多層グラフェンと電気的に接続する第1導電部と、第1方向に多層グラフェンと積層し、第2金属部を介して多層グラフェンと電気的に接続する第2導電部と、を有し、第1導電部と第2導電部は、第1金属部、多層グラフェンと第2金属部を介して電気的に接続し、多層グラフェンの第2方向の長さL1は、第1金属部と第2金属部との距離L2よりも長い。
(実施形態1)
以下図面を参照して、本発明の実施形態を説明する。同じ符号が付されているものは同様のものを示す。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
以下図面を参照して、本発明の実施形態を説明する。同じ符号が付されているものは同様のものを示す。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
実施形態1の配線は、多層グラフェンと、第1金属部、第2金属部、第1導電部、第2導電部を有する。多層グラフェンがビア配線との接続部分で途切れない接続構造を有している。
図1に実施形態1の配線10の斜視図を示す。
図1のグラフェン配線構造10は、多層グラフェン1と、多層グラフェン1と接しした第1金属部2Aと、多層グラフェン1と接した第2金属部2Bと、第1金属部2Aと直接的に接した第1導電部3Aと、第2金属部2Bと直接的に接した第2導電部3Bとを有する。図1の斜視図は、配線の一部の構造を示している。
図1のグラフェン配線構造10は、多層グラフェン1と、多層グラフェン1と接しした第1金属部2Aと、多層グラフェン1と接した第2金属部2Bと、第1金属部2Aと直接的に接した第1導電部3Aと、第2金属部2Bと直接的に接した第2導電部3Bとを有する。図1の斜視図は、配線の一部の構造を示している。
多層グラフェン1は、積層したグラフェンシートを含む。多層グラフェン1は、ビア配線Aとビア配線Bと電気的に接続している。より具体的には、多層グラフェン1は、平面状のグラフェンシートを含む。平面状グラフェンシートは、炭素原子からなる単原子層でもよいし、炭素原子と一部の炭素原子が酸素や窒素原子などと結合を形成した単原子層でもよい。平面状グラフェンシートとは、カーボンナノチューブなどのようにグラフェンシートがロール状であるものを含まない。平面状グラフェンシートとは、例えばグラフェンナノリボンなどの平面上に原子層が広がったシート状構造からなる。平面状グラフェンシートには、欠陥が含まれていてもよい。平面状グラフェンシートは、多結晶グラフェンでもよい。
多層グラフェン1の積層方向を第1方向とする。多層グラフェン1の第1方向の長さは、多層グラフェン1の高さである。多層グラフェン1及びグラフェンシートは、配線長さ方向である第2方向に延びる。第2方向は、多層グラフェン1及びグラフェンシートの長手方向である。多層グラフェン1の第2方向の長さをL1とする。第1方向と第2方向は交差する。第1方向と第2方向は、直交することが好ましい。多層グラフェン1及びグラフェンシートは、配線幅方向である第3方向に延びる。第3方向は、多層グラフェン1及びグラフェンシートの短手方向である。多層グラフェン1の第3方向の長さ(幅)をL3とする。第3方向は、第1方向及び第2方向と交差する。第3方向は、第1方向と直交し、第2方向と直交することが好ましい。図中では、各方向の数字のみ示している。
多層グラフェン1は、金属部と直接的に接続している。より具体的には、多層グラフェン1の積層面の一部は金属部と直接的に電気的に接続している。金属部との接続によっては、多層グラフェン1は途切れていない。例えば、2つの多層グラフェンが金属部で連結された配線の場合、多層グラフェンと金属部との接続によって多層グラフェンが途切れる。個々の多層グラフェンそのものの配線抵抗には金属部は影響しない。しかし、2つの多層グラフェン間の導電を考えると、金属部が実質的に抵抗として働いてしまう。すると、グラフェンを導電材として用いることによって、グラフェン部分は低抵抗化するものの、実質的に抵抗として働く金属部の存在によって、全体的にグラフェンによって期待されるほどの低抵抗化が困難となってしまう。実施形態では、多層グラフェン1が途切れないため、多層グラフェンの配線の始点から終点まで、連続した多層グラフェン1による導電線路が存在する。
平面状グラフェンシートの積層数nは特に限定されないが、例えば、10層以上100層以下であることが好ましい。多層グラフェン1の積層方向の距離が多層グラフェン1の高さである。多層グラフェン2の高さは、例えば、3nm以上35nm以下である。多層グラフェン1の層間、つまり、対向する平面状グラフェンシートの間に層間物質が存在してもよい。層間物質が存在する場合は、多層グラフェン1の層間距離が0.335nmから例えば0.5nm以上1nm以下に広がるため、層間物質を層間に含む場合、多層グラフェン1の高さは、5nm以上100nm以下である。層間物質は、多層グラフェン2の抵抗を低下や容量低下に寄与する物質が好ましく、例えば、塩化鉄、塩化モリブデンなどのハロゲン化金属、ハロゲンなど特に限定されるものではない。
多層グラフェン1の幅である第3方向の長さL3は、10nm以下であることがこのましく、3nm以上10nm以下であることがより好ましい。金属配線では線幅が10nm以下では導体損失が大きくなりやすいが、実施形態の配線では、10nm以下の線幅であっても導体損失が小さいことが好ましい。多層グラフェン1の高さ、長さ、配線幅などは透過型電子顕微鏡などによる観察で求められる。
多層グラフェン1の長さL1は、限定されるものではないが、1μm以上である。
多層グラフェン1の幅である第3方向の長さL3と多層グラフェン1の長さである多層グラフェン1の第2方向の長さL1の比(L1/L3)は、100以上100,000,000以下であることが好ましい。比が小さすぎると導電部間距離が小さくなり過ぎリーク等を引き起こすこととなり好ましくない。また、比が大きすぎると途切れなく微細幅長距離配線を形成することが困難となり好ましくない。
グラフェンは、ジグザグ端とアームチェア端の2種のエッジを有する。電気伝導方向がジグザグ方向であると低抵抗である。逆に、電気伝導方向がアームチェア方向であるとグラフェンが半導体化してしまう。ジグザグ方向が電気伝導方向である第2方向を向いていると配線が低抵抗であって好ましい。従って、多層グラフェン1のグラフェンシートの第2方向の端辺にジグザグ端が含まれることが好ましい。また、多層グラフェン1のグラフェンシートの第3方向の端辺にアームチェア端が含まれることが好ましい。
第1金属部2Aと第1導電部3Aは、第1ビア配線Aを構成する。第1金属部2Aは、多層グラフェン1の積層面の一部と直接的に接する。第1導電部3Aは、第1方向に多層グラフェン1と接する。第1導電部3Aは、第1金属部2Aを介して多層グラフェン1と電気的に接続する。
第2金属部2Bと第2導電部3Bは、第2ビア配線Bを構成する。第2金属部2Bは、多層グラフェン1の積層面の一部と直接的に接する。第2導電部3Bは、第1方向に多層グラフェン1と接する。第2導電部3Bは、第2金属部2Bを介して多層グラフェン1と電気的に接続する。
第1金属部2Aは、多層グラフェン1の積層面の少なくとも一部と直接接している。第1金属部2Aは、第2金属部2Bと、第2方向に離間している。第2金属部2Bは、多層グラフェン1の積層面の一部と直接的に接している。多層グラフェン1の積層面は、多層グラフェン1の第3方向の端面である。端面にはグラフェンシートの端辺が含まれる。すなわち、多層グラフェン1のグラフェンシートの第3方向の端部の一部が第1金属部2Aと第2金属部2Bと直接的に接している。上述した導電性の観点から、第1金属部2A及び第2金属部2Bは、多層グラフェン1のグラフェンシートのジグザグ端と直接的に接していることが好ましい。
多層グラフェン1のグラフェンシートのうち第1方向に最も第1導電部3A側(最下層側)のグラフェンシートの第3方向の端部の一部が第1金属部2Aと直接的に接している。また、多層グラフェン1のグラフェンシートのうち第1方向に最も第2導電部3B側のグラフェンシートの端部の一部が第2金属部2Bと直接に接している。第1金属部2Aと直接接している多層グラフェン1のグラフェンシートの数が多いほど、第1金属部2Aと多層グラフェン1のコンタクト性が良好となって好ましい。同様に、第2金属部2Bと直接的に接している多層グラフェン1のグラフェンシートの数が多いほど、第2金属部2Bと多層グラフェン1のコンタクト性が良好となって好ましい。そこで、第1金属部2A及び第2金属部2Bが2層以上のグラフェンシートと直接的に接していることが好ましい。また、多層グラフェン1のグラフェンシートの積層数をnとするとき、第1金属部2A及び第2金属部2Bがn/2層以上のグラフェンシートと直接的に接していることが好ましい。第1金属部2A及び第2金属部2Bがn層のグラフェンシートと直接的に接していることがさらにより好ましい。
接続形態が異なると、それに伴いコンタクト性に影響が生じる。そこで、第1金属部2Aと多層グラフェン1の接続形態と第2金属部2Bと多層グラフェン1の接続形態は、同様であることが好ましい。ここでいう接続形態とは、第1金属部2A又は第2金属部2Bと多層グラフェン1のグラフェンシートとの接続部位及び接続面積などである。
図2に第1金属部2Aと多層グラフェン1との複数の接続形態を表した実施形態の配線の模式断面図を示す。図2には、第1導電部3Aも示している。図2には、(A)、(B)、(C)、(D)、(E)、(F)までの6形態を例示している。図2では、横方向が第3方向で、縦方向が第1方向である。上下(底)方向は、図面に示す通りである。図2では、第1ビア配線Aについて説明しているが、第2ビア配線Bの多層グラフェン1、第2金属部2Bと第2導電部3Bについても同様である。
図2(A)において、第1金属部2Aは、第1導電部3Aの上面と直接的に接している。最下層のグラフェンシートが第1導電部3Aの上面と対向している。グラフェンシートの最下層側から上面側向かって、一部のグラフェンシートと第1金属部2Aが直接的に接している。第1金属部2Aは、グラフェンシートの両端辺の一部と直接的に接している。第1金属部2Aと直接的に接しているグラフェンシートは第1金属部2Aを介して第1導電部3Aと接し、第1金属部2Aと直接的に接していないグラフェンシートは、グラフェンシート間で電気的に接続している。
図2(B)において、第1金属部2Aは、第1導電部3Aの上面と直接的に接している。最下層のグラフェンシートが第1導電部3Aの上面と対向している。最下層のグラフェンシートから上層側に向かって、すべてのグラフェンシートと第1金属部2Aが直接的に接している。第1金属部2Aは、グラフェンシートの両端辺の一部と直接的に接している。第1金属部2Aと直接的に接しているグラフェンシートは第1金属部2Aを介して第1導電部3Aと接している。本形態は、図2(A)の形態と比較すると、第1金属部2Aと多層グラフェン1とのコンタクト性に優れる。
図2(C)において、第1金属部2Aは、第1導電部3Aの上面と直接的に接している。最下層のグラフェンシートが第1導電部3Aの上面と対向している。グラフェンシートの最下層側から上面側向かって、すべてのグラフェンシートと第1金属部2Aが直接的に接している。第1金属部2Aは、グラフェンシートの一方の端辺の一部と直接的に接している。第1金属部2Aと直接的に接しているグラフェンシートは第1金属部2Aを介して第1導電部3Aと接している。本形態は、図2(B)の形態と比較すると、グラフェンシートの片側のみが接しているため配線全体の幅を狭くすることができる。
図2(D)において、第1金属部2Aは、第1導電部3Aに一部埋め込まれて直接的に接している。最下層のグラフェンシートが第1導電部3Aの上面と対向している。グラフェンシートの最下層側から上面側向かって、すべてのグラフェンシートと第1金属部2Aが直接的に接している。第1金属部2Aは、グラフェンシートの両端辺の一部と直接的に接している。第1金属部2Aと直接的に接しているグラフェンシートは第1金属部2Aを介して第1導電部3Aと接している。本形態は、図2(B)の形態と比較すると、第1金属部2Aと第1導電部3Aとのコンタクト性に優れ、配線の信頼性向上などの利点がある。
図2(E)において、第1金属部2Aは、第1導電部3Aの上面と直接的に接している。最下層のグラフェンシートが第1導電部3Aの上面と対向している。グラフェンシートの最下層側から上面側向かって、すべてのグラフェンシートと第1金属部2Aが直接的に接している。さらに、グラフェンシートの最上面側と対向するように第1金属部2Aが配置されている。第1金属部2Aは、グラフェンシートの両端辺の一部と直接的に接している。第1金属部2Aと直接的に接しているグラフェンシートは第1金属部2Aを介して第1導電部3Aと接している。グラフェンシートの両端辺と直接的に接している第1金属部2Aとグラフェンシートの最上面側と対向する第1金属部2Aは、同一材料で、界面の無いつながったものでもよいし、異種材料を用いたものでもよい。本形態は、図2(B)の形態と比較すると、配線の信頼性向上などの利点がある。
図2(F)において、第1金属部2Aは、第1導電部3Aの上面と直接的に接している。最下層のグラフェンシートが第1導電部3Aの上面と対向している。グラフェンシートの最下層と第1導電部3Aの間に第1金属部2Aが配置されている。最下層のグラフェンシートが第1導電部3Aの上面及びとグラフェンシートの最下層と第1導電部3Aの間の第1金属部2Aと対向している。グラフェンシートの最下層側から上面側向かって、すべてのグラフェンシートと第1金属部2Aが直接的に接している。さらに、グラフェンシートの最上面側と対向するように第1金属部2Aが配置されている。第1金属部2Aは、グラフェンシートの両端辺の一部と直接的に接している。第1金属部2Aと直接的に接しているグラフェンシートは第1金属部2Aを介して第1導電部3Aと接している。グラフェンシートの両端辺と直接的に接している第1金属部2Aとグラフェンシートの最上面側と対向する第1金属部2Aとは、同一材料で、界面の無いつながったものでもよいし、異種材料を用いたものでもよい。本形態は、図2(B)の形態と比較すると、配線の信頼性向上などの利点がある。
多層グラフェン1と直接的に接している金属部は多層グラフェン1の側面の積層面と接している。多層グラフェン1の上面や底面も金属部と直接的に接していてもよいが、この接続は、多層グラフェン1を貫通して、多層グラフェン1の内側で金属部と接している形態を含んではいない。つまり、多層グラフェン1のグラフェンシートの第3方向の端辺の一部、グラフェンシートの第3方向の端辺の一部及び多層グラフェン1の最底層側のグラフェンシート、又は、グラフェンシートの第3方向の端辺の一部、多層グラフェン1の最上層側のグラフェンシート及び多層グラフェン1の最底層側のグラフェンシート以外は金属部と直接接してはいない。多層グラフェン1の内側で金属部が接している形態は、多層グラフェン1のグラフェンシートの内側を貫通する穴があり、その穴に金属部が充填され、グラフェンシート間を金属部で接続したものである。この穴の開口端でグラフェンシートが金属部と接続するとき、グラフェンシートと金属部の接続面積を増やしてコンタクト性を良好にするには、穴を大きくする必要があるが、穴を大きくすると、ビア部分での断面において、グラフェンシートよりも金属部分が多くなり、実質的に金属部を介した導電となってしまう。配線幅が10nm以下などの微細配線ではこの影響が顕著となる。実施形態の配線では、金属部との接続面積にあまり影響されずに多層グラフェン1による低抵抗かつ低遅延な導電が可能となる点で好適である。
多層グラフェン1と接した第1金属部2Aが第1導電部3Aと電気的に接続し、多層グラフェン1と接した第2金属部2Bが第1導電部3Bと接する。かかる接続によって、第1導電部3Aと第2導電部3Bは、第1金属部2A、多層グラフェン1と第2金属部2Bを介して電気的に接している。
第1金属部2Aと第2金属部2Bは、金属であれば特に限定されない。金属の中でもグラフェンシートと金属部との界面で導電性の炭化物を形成するTi、TaとWのうちのいずれか1種以上の金属を含むことがグラフェンシートと金属部とのコンタクト性の観点から好ましい。グラフェンシートと第1金属部2A又は第2金属部2Bとの間には、金属部に含まれる金属を含む炭化物を含むことが、グラフェンシートと金属部とのコンタクトを良好とする観点から好ましい。かかる炭化物は、Ti、TaとWのうちのいずれか1種以上の金属の炭化物であることが好ましい。また第1金属部2Aと第2金属部2Bは、触媒作用を有するCo、Ni、PdとRuのうちのいずれか1種以上の金属を含むことが好ましい。触媒作用によって、炭化物が形成されやすくなるという点で、第1金属部2A及び第2金属部2Bが触媒作用を有する金属を含むことが好ましい。従って、第1金属部2Aと第2金属部2Bは、Ti、Ta、W、Co、Ni、PdとRuのうちのいずれか1種以上の金属を含むことが好ましい。
次に図3の実施形態の配線の上面模式図を用いて、実施形態の多層グラフェン1が途切れずつながっていることの利点について説明する。図3(A)には、3つのビア配線を含む配線の第1方向から見た上面図を示している。第3ビア配線Cも第1ビア配線Aと第2ビア配線Bと同様の構造を有する。実施形態の配線では、第1、第2と第3ビア配線のすべてが連続した多層グラフェン1で接続されているため、第1ビア配線Aと第2ビア配線B間、第2ビア配線と第3ビア配線C間及び第1ビア配線Aと第3ビア配線C間のいずれも多層グラフェン1を介して電気伝導がなされる。ここで、例えば、第2ビア配線Bが多層グラフェン1を分断するような金属部を有する構造であると、第1ビア配線Aと第3ビア配線C間の導電は、第2ビア配線部分において多層グラフェン1を分断する金属部を介してなされる。すると、第1ビア配線Aと第3ビア配線C間の導電において、この多層グラフェン1を分断する金属部の影響が生じるため、第1ビア配線Aと第3ビア配線C間の抵抗性に影響を及ぼしてしまう。実施形態の構造では、例示したビア配線間すべてで多層グラフェン1による電気伝導が可能となり、いずれの区間においても低抵抗化や信号遅延短縮の観点から好ましい。
図3(B)には、図3(A)の変形例の模式図を示している。図3(B)の多層グラフェン1のグラフェンシートは、例えば第1ビア配線Aとの接続部分において、凹み形状を有し、第1金属部2Aが一部埋め込まれている。第2ビア配線B及び第3ビア配線Cにおいても、同様に金属部が一部埋め込まれている。図3(A)と3(B)の両方の形態において、多層グラフェン1のグラフェンシートの端辺の一部が金属部と直接的に接しており、グラフェンシートの内側は金属部と直接的に接していない。
多層グラフェン1のグラフェンシートの端辺の一部と第1金属部2Aが直接的に接している。その直接的に接している長さである第1金属部2Aの第2方向の長さは、5nm以上50nm以下であることが好ましい。この長さが短すぎると第1金属部2Aを流れる電流密度が高くなり、また、接続安定性やコンタクト性に優れない。また、この長さが長すぎると、配線間が狭くなり線間容量の観点で好ましくない。なお、第1金属部2Aの第2方向の長さは、第1導電部3Aの第2方向の長さより短くても長くてもよいが、第1導電部3Aの第2方向の長さより短い方が好ましい。同様に、多層グラフェン1のグラフェンシートの端辺の一部と第2金属部2Bが直接的に接している長さである第2金属部2Bの第2方向の長さは、5nm以上50nm以下であることが好ましい。第2金属部2Bの第2方向の長さは、第2導電部3Bの第2方向の長さより短くても長くてもよいが、第2導電部3Bの第2方向の長さより短い方が好ましい。
第1金属部2A及び第2金属部2Bの厚さである第3方向の長さは、5nm以上10nm以下であることが好ましい。第1金属部2A及び第2金属部2Bの厚さが薄すぎると、第1導電部3A及び第2導電部3Bとのコンタクト性が悪くなってしまう。また、第1金属部2A及び第2金属部2Bの厚さが厚すぎると配線全体としての幅が広くなるため、微細化の観点から好ましくない。
多層グラフェン1の第2方向の長さL1は、第1金属部2Aと第2金属部2Bとの距離L2よりも長いことが好ましい。多層グラフェン1の第2方向の長さL1は、第1金属部2Aと第2金属部2Bとの距離L2よりも長いことは、第1ビア配線Aと第2ビア配線B間で多層グラフェン1が途切れず、連続した多層グラフェン1が設けられていることを示している。配線中には、図示ししたビア配線の他にも多くのビア配線があり、多層グラフェン1が途切れずにこれらのビア配線と多層グラフェンが1接続していることが好ましい。また、多層グラフェン1を介して伝わる電気信号は金属部で途切れずに伝わる距離が長いほど信号遅延を短くする観点から好ましいため、多層グラフェン1の長さL1は長い方がより好ましい。多層グラフェン1が長いほどその効果が顕著になるため、多層グラフェン1の第2方向の長さL2はより長い方が好ましい。そこで、多層グラフェン1の第2方向の長さL1は、第1金属部2Aと第2金属部2Bとの距離L2よりも2倍以上長いことがより好ましく、多層グラフェン1の第2方向の長さL1は、第1金属部2Aと第2金属部2Bとの距離L2よりも10倍以上長いことがさらにより好ましい。
第1導電部3Aと第2導電部3Bは、図示しない半導体素子などの受動素子又は抵抗などの能動素子と多層グラフェン1の両方と電気的に接続している。金属であれば特に限定されない。第1導電部3Aと第2導電部3Bは、例えば、Al、Cu、Ti、Ta、W、AgやAuなどのうちのいずれか1種以上の金属又は多結晶Si又はカーボンナノチューブを含むことが好ましい。カーボンナノチューブは、単層でも多層でもよい。カーボンナノチューブは、第1方向に延び、第1方向を長手方向とする。カーボンナノチューブは、第1金属部2A又は第2金属部2Bと電気的に接続している。カーボンナノチューブは、複数本あることが好ましい。第1方向に延びるカーボンナノチューブが第2方向及び第3方向に複数並んで存在していることが好ましい。
第1導電部3Aは、第1金属部2Aと電気的に接続している。第1導電部3Aは第1金属部2Aの直下に存在することが好ましい。つまり、第1導電部3Aと第1金属部2Aは第1方向に対向する面を有する。第1導電部3Aは第1金属部2Aの直下に存在することで、多層グラフェン1と直接的に接した第1金属部2Aは、第1導電部3Aと直接的又は間接的に接して電気的に良好なコンタクトを形成する。そして、多層グラフェン1と第1導電部3A間が低抵抗に接続した配線となる。なお、直下とは、配線10を図1の向きで見た場合の直下を表している。
同様に、第2導電部3Bは、第2金属部2Bと電気的に接続している。第2導電部3Bは第2金属部2Bの直下に存在することが好ましい。つまり、第2導電部3Bと第2金属部2Bは第1方向に対向する面を有する。第2導電部3Bは第2金属部2Bの直下に存在することで、多層グラフェン1と直接的に接した第2金属部2Bは、第2導電部3Bと直接的又は間接的に接続して電気的に良好なコンタクトを形成する。そして、多層グラフェン1と第2導電部3B間が低抵抗に接続した配線となる。第1金属部2Aと第1導電部3Aの間と第2金属部2Bと第2導電部3B間に導電層が存在していても導電層を介して同様に良好なコンタクトを形成する。
第1金属部2Aと第1導電部3Aとの間と第2金属部2Bと第2導電部3Bとの間のいずれか一方又は両方に別の導電層を設けてもよい。導電層がある場合、第1金属部2Aは、導電層と第1導電部3Aのいずれか一方又は両方と直接的に電気的に接続している。導電層がある場合、第2金属部2Bは、導電層と第2導電部3Bのいずれか一方又は両方と直接的に電気的に接続している。
導電層は、例えば、多層グラフェン1のグラフェンシートを成長させる際の触媒として機能する触媒金属層、触媒金属層の下地層として用いられる触媒下地層などである。導電層は、単層でも良いし積層でもよい。触媒金属層としての導電層は、Co、Ni、Fe、RuとCu等から成る群のうちのいずれかを含む金属又はCo、Ni、Fe、RuとCu等から成る群のうちのいずれかを含む合金であることが好ましい。また、下地層としての導電層は、Ti、Ta、RuとW等から成る群のうちのいずれかの金属を含む導電性の窒化物又は導電性の酸化物であることが好ましい。
第1導電部3Aと第2導電部3Bの形状は、例えば、角柱、円柱、角柱台(角錐台)や円柱台(円錐台)など特に限定されるものではない。
第1金属部2Aと第1導電部3Aのコンタクト性の観点から、多層グラフェン1の第3方向の長さL3は、第1導電部3Aの第3方向の長さL4よりも短いことが好ましい。同様に、多層グラフェン1の第3方向の長さL3は、第2導電部3Bの第3方向の長さL5よりも短いことが好ましい。
第1金属部2Aと第1導電部3Aのコンタクト性の観点から、多層グラフェン1の第3方向の長さL3は、第1導電部3Aの多層グラフェン1と対向する面の外接円直径D1よりも短いことが好ましい。同様に、多層グラフェン1の第3方向の長さL3は、多層グラフェン1と対向する面の外接円直径D2よりも短いことが好ましい。
実施形態においては、グラフェンを例に説明したが、グラフェンシートと同様にシート状化合物である例えば六方晶窒化ホウ素でもよい。
(実施形態2)
実施形態2の配線は、実施形態1の配線の変形例である。実施形態2の配線の斜視模式図を図4に示す。図1に示す配線10と図4に示す配線11の違いは、第1ビア配線Aが多層グラフェン1の最底層側に存在し、第2ビア配線が多層グラフェン1の最上層側に存在し、多層グラフェン1のグラフェンシートの全層と第1金属部2A及び第2金属部2Bが直接的に接していることである。
実施形態2の配線は、実施形態1の配線の変形例である。実施形態2の配線の斜視模式図を図4に示す。図1に示す配線10と図4に示す配線11の違いは、第1ビア配線Aが多層グラフェン1の最底層側に存在し、第2ビア配線が多層グラフェン1の最上層側に存在し、多層グラフェン1のグラフェンシートの全層と第1金属部2A及び第2金属部2Bが直接的に接していることである。
かかる形態の配線においても多層グラフェン1は途切れずにビア配線と接続するため、低抵抗で信号遅延の少ない配線となる。
(実施形態3)
実施形態3の配線は、実施形態1の配線10の変形例である。実施形態3の配線20の斜視模式図を図5に示す。図5の配線20は、実施形態2の配線11に絶縁層4をさらに備え、絶縁層4に第1導電部3A及び第2導電部3B中に存在する。絶縁層4と多層グラフェン1は積層している。
実施形態3の配線は、実施形態1の配線10の変形例である。実施形態3の配線20の斜視模式図を図5に示す。図5の配線20は、実施形態2の配線11に絶縁層4をさらに備え、絶縁層4に第1導電部3A及び第2導電部3B中に存在する。絶縁層4と多層グラフェン1は積層している。
絶縁層4は、SiOC、SiCNとSiO2などの群のうちのいずれか1種以上を含む膜であることが好ましい。また、絶縁層4は、SiOC、SiCNとSiO2などの群のうちのいずれかであることがより好ましい。絶縁層4の厚さは、例えば1μm以上10μm以下である。
実施形態3の配線は、例えば、絶縁層4上に複数並列に配置されることが好ましい。このような配線は、低抵抗で低遅延であるため、例えば、高速に信号を伝達する記憶装置のビット線として用いられることが好適である。
(実施形態4)
実施形態4は第3実施形態の配線を半導体装置に用いたものである。図6に実施形態4の半導体装置30の斜視模式図を示す。図6の半導体装置30は、実施形態3の配線20に半導体集積回路等を有する基板5をさらに有する。
実施形態4は第3実施形態の配線を半導体装置に用いたものである。図6に実施形態4の半導体装置30の斜視模式図を示す。図6の半導体装置30は、実施形態3の配線20に半導体集積回路等を有する基板5をさらに有する。
以下、実施形態4の半導体装置の作製方法を例に実施形態の配線の作製方法について例示する。
半導体集積回路等が形成された基板5には図示しない下部配線層が含まれる。そして、および例えばSiOCなどの低誘電率絶縁層を用いた絶縁層4を形成する。ここで、下部配線層は、異なる複数の導電材料が積層された構造を有していてもよく、グラフェンまたはCuなどの元素からなる金属でもよい。また絶縁層4は、例えばSiCNなどの絶縁層を用いたエッチングストップ膜などの積層構造を有していてもよい。次いで、例えばフッ素系ガスを用いたドライエッチングにより絶縁層4を下部配線層まで貫通させ、導電部用のビアホールを形成する。そして、第1導電部3Aと第2導電部3Bを形成する。
半導体集積回路等が形成された基板5には図示しない下部配線層が含まれる。そして、および例えばSiOCなどの低誘電率絶縁層を用いた絶縁層4を形成する。ここで、下部配線層は、異なる複数の導電材料が積層された構造を有していてもよく、グラフェンまたはCuなどの元素からなる金属でもよい。また絶縁層4は、例えばSiCNなどの絶縁層を用いたエッチングストップ膜などの積層構造を有していてもよい。次いで、例えばフッ素系ガスを用いたドライエッチングにより絶縁層4を下部配線層まで貫通させ、導電部用のビアホールを形成する。そして、第1導電部3Aと第2導電部3Bを形成する。
第1導電部3Aと第2導電部3Bがカーボンナノチューブである場合、例えば触媒金属膜を用いて熱CVD(気相成長:Chemical Vapor Deposition)法やプラズマCVD法で成長させることができる。また、第1導電部3Aと第2導電部3BCuなどの元素からなる金属である場合には、めっき法やスパッタ法によりビア配線を形成することができる。いずれの場合にも、化学機械研磨(Chemical Mechanical Polishing、CMP)による平坦化研磨を行うことができる。
次いで、絶縁層4、第1導電部3Aと第2導電部3B上に多層グラフェンを基板全面に成長させる。このとき触媒金属膜や触媒金属膜下に下地層を挿入してもよく、異なる複数の導電材料が積層された構造を有していてもよく、グラフェン成長のための助触媒としての機能を有することが望ましい。また、触媒金属膜は、大面積グラフェン成長のため、連続膜であることが望ましい。グラフェン成長には、例えば熱CVD(法、プラズマCVD法がある。プラズマCVD法を用いる場合、反応炉内で基板を例えば600℃に昇温し、原料ガスとしてメタンガスなどの炭化水素系ガスを、キャリアガスとして水素を導入して、例えばマイクロ波によってメタンガスを励起・放電させて、原料ガスをプラズマ化させ、絶縁層4、第1導電部3Aと第2導電部3B上に多層グラフェンを成長させる。また、触媒金属膜の形成された別の基板上に多層グラフェンを成長させ、グラフェンを触媒金属膜から剥離し、絶縁層4、第1導電部3Aと第2導電部3B上に転写することで、多層グラフェンを形成することもできる。
次いで、多層グラフェン上に例えばSiO2などのエッチングマスクやレジストマスクを形成し、例えば酸素系ガスを用いたドライエッチングにより、配線形状に加工する。その後、プラズマCVD法などにより、このとき基板を400℃程度に加熱してもよい。原料ガスとして水素を含むガスを導入し、例えば高周波によって水素ガスを励起・放電させて、グラフェン端部を処理してもよい。
次いで、金属部となる金属を多層グラフェン1上、第1導電部3A、第2導電部3B及び絶縁層4上に全面形成し、CMPによる平坦化研磨を行い、多層グラフェン1及び絶縁層4上に例えばSiO2などのエッチングマスクやレジストマスクを形成し、不要な金属を除去して、第1金属部2Aと第2金属部2Bが形成される。ここで、例えば反応炉内で基板を昇温することにより、第1金属部2Aと第2金属部2Bと多層グラフェン1のグラフェンシートとの界面で反応が進み、接触抵抗の低減が期待される。
(実施形態5)
実施形態5は、実施形態の配線を用いた半導体装置に関する。半導体装置の種類としては、特に限定されるものではなくLSI(Large-Scale Integration)などの半導体演算装置、NAND型フラッシュメモリ半導体記憶装置やこれらを含むSoC(System on Chip)等に採用することができる。
実施形態5は、実施形態の配線を用いた半導体装置に関する。半導体装置の種類としては、特に限定されるものではなくLSI(Large-Scale Integration)などの半導体演算装置、NAND型フラッシュメモリ半導体記憶装置やこれらを含むSoC(System on Chip)等に採用することができる。
図7に実施形態の配線を用いた半導体装置(半導体記憶装置)の一例として、3次元NAND型フラッシュメモリの断面模式図を示す。図7に示す3次元NAND型フラッシュメモリは、基板6、バックゲートBG、コントロールゲートCG(ワード線WL)、ソース側選択ゲートSGS(選択ゲートSG)、ドレイン側選択ゲートSGD(選択ゲートSG)、ソース線SL、シリコン柱SP、メモリ膜MMとビット線BLを有する。図7では、6層のコントロールゲートCGが積層方向Vに向かって積層しているが、この例に限られない。図7では、基板6上にメモリセルアレイが配置される。
実施形態の半導体装置40では、ビット線BLに実施形態の配線20を採用している。配線20の多層グラフェン1が電気的にメモリ膜MMと接続している。したがって、ビット線BLが低抵抗な配線となり、信号の読み出し速度の向上に寄与する。
ビット線BLからバックゲートBGに延びる柱は、カラム方向C及び図7の断面に対して垂直方向のロウ方向Rに並んで配置される。ビット線BLからバックゲートBGに延びる柱は、中心にシリコン柱SPとシリコン柱SPの外側を囲むメモリ膜MMを含む。シリコン柱SP及びメモリ膜MMは、バックゲートBG内において連結されU字状の形状をなす。
コントロールゲートCG及び選択ゲートSGは、ロウ方向Rに延び、カラム方向Cに並んで複数配置される。また、ビット線BLは、カラム方向Cに延び、ロウ方向Rに並んで複数配置される。
シリコン柱SP、シリコン柱SP周囲のメモリ膜MM、および各種ゲート(コントロールゲートCG、選択ゲートSG、バックゲートBG)は、メモリセルとしてのメモリセルトランジスタMTr、選択ゲートトランジスタSGTr(ドレイン側選択ゲートトランジスタSGDTrおよびソース側選択ゲートトランジスタSGSTr)、およびバックゲートトランジスタBTrを構成する。シリコン柱SPは、これらのメモリセルトランジスタMTr、選択ゲートトランジスタSGTr、バックゲートトランジスタBTrの、チャネルおよびソース/ドレイン拡散層として機能する。
ドレイン側選択ゲートトランジスタSGDTrとソース側選択ゲートトランジスタSGSTrとの間には、複数のメモリセルトランジスタMTrとバックゲートトランジスタBTrとの電流経路が直列に接続される。これにより、メモリストリングMSが構成される。
ソース線SLは、カラム方向Cに隣り合うU字状のメモリストリングMSの一端同士を接続しつつ、ロウ方向Rに延びる。ビット線BLは、カラム方向Cに並ぶメモリストリングMS同士を接続しつつ、カラム方向Cに延びる。
また、ソース線SL、バックゲートBG、ソース側選択ゲートSGS、およびドレイン側選択ゲートSGDのロウ方向Rにおける端部には、それぞれコンタクトが接続される。複数のワード線WLの各段には、それぞれコンタクトが接続される。これらのコンタクトは、それぞれ配線に接続される(いずれも図示しない)。
図7に示されるメモリセルアレイには、メモリセルトランジスタMTr等の各種トランジスタが、3次元にマトリックス状に配置される。メモリセルアレイは、これら各種トランジスタの集合体を含む。
実施形態において、メモリセルの記憶方式は、2値記憶方式、多値記憶方式等を問わない。選択したメモリセルの電荷蓄積を制御することでデータの書き込み及び消去を行い、電化蓄積量によって変化するしきい電圧の判定からデータの読み出しを行うことができる。
上記実施形態では、メモリストリングMSが、シリコン柱SP及びメモリ膜MMが連結された部分を有するU字状である例について説明したが、これに限られない。例えば、メモリストリングMSが連結部を有さないI字状に構成されていてもよい。
上記実施形態では、電化蓄積型記憶装置を例に説明したが、実施形態の配線は、抵抗変化型記憶装置、相変化型記憶装置や磁気抵抗型記憶装置などの記憶装置のビット線に用いることが好適である。
明細書中及び請求項中において、一部の元素は元素記号で表している。
明細書中及び請求項中において、一部の元素は元素記号で表している。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…多層グラフェン、2A…第1金属部、2B…第2金属部、3A…第1導電部、3B…第2導電部、4…絶縁層、5…半導体基板、10…配線、11…配線、20…配線、30…半導体装置、40…半導体装置、BL…ビット線、SL…ソース線、SGD…ドレイン側選択ゲート、SGS…ソース側選択ゲート、CG(WL)…コントロールゲート(ワード線)、MM…メモリ膜、BG…バックゲート、SP…シリコン柱、MS…メモリストリング、MTr…メモリセルトランジスタ、SGTr…選択ゲートトランジスタ、BTr…バックゲートトランジスタ
Claims (15)
- 第1方向にグラフェンシートが積層し、前記第1方向と交差する第2方向を長手方向とする多層グラフェンと、
前記多層グラフェンと直接接する第1金属部と、
前記第1金属部とは前記第2方向に離間し、前記多層グラフェンと直接接する第2金属部と、
前記第1方向に前記多層グラフェンと積層し、前記第1金属部を介して前記多層グラフェンと電気的に接続する第1導電部と、
前記第1方向に前記多層グラフェンと積層し、前記第2金属部を介して前記多層グラフェンと電気的に接続する第2導電部と、を有し、
前記第1導電部と第2導電部は、前記第1金属部、前記多層グラフェンと前記第2金属部を介して電気的に接続し、
前記多層グラフェンの第2方向の長さL1は、前記第1金属部と前記第2金属部との距離L2よりも長い配線。 - 前記第1導電部は、前記第1金属部に直接接し、
前記第2導電部は、前記第2金属部に直接接する請求項1に記載の配線。 - 前記多層グラフェンの第2方向の長さL1は、前記第2金属部との距離L2よりも2倍以上長い請求項1又は請求項2に記載の配線。
- 前記第1方向と前記第2方向の両方と直交する方向を第3方向とし、
前記多層グラフェンのグラフェンシートのうち、前記第1方向に最も前記第1導電部側に存在するグラフェンシートの前記第3方向の端部が前記第1金属部と直接接し、
前記多層グラフェンのグラフェンシートのうち、前記第1方向に最も前記第2導電部側に存在するグラフェンシートの前記第3方向の端部が前記第2金属部と直接接する請求項1ないし3のいずれか1項に記載の配線。 - 前記多層グラフェンのグラフェンシートの積層数をnとするとき、前記第1方向に最も前記第1導電部側に存在するグラフェンシートから少なくともn/2番目までのグラフェンシートまでの前記第3方向の端部が前記第1金属部と直接接し、
前記第1方向に最も前記第2導電部側に存在するグラフェンシートから少なくともn/2番目までのグラフェンシートまでの前記第3方向の端部の一部が前記第2金属部と直接接する請求項1ないし4のいずれか1項に記載の配線。 - 前記第1方向と前記第2方向の両方と直交する方向を第3方向とし、
前記多層グラフェンの前記第3方向の長さL3は、前記第1導電部の前記第3方向の長さL4よりも短く、
前記多層グラフェンの前記第3方向の長さL3は、前記第2導電部の前記第3方向の長さL5よりも短い請求項1ないし5のいずれか1項に記載の配線。 - 前記第1方向と前記第2方向の両方と直交する方向を第3方向とし、
前記多層グラフェンの前記第3方向の長さL3は、前記第1導電部の外接円直径D1よりも短く、
前記多層グラフェンの前記第3方向の長さL3は、前記第2導電部の外接円直径D2よりも短い請求項1ないし6のいずれか1項に記載の配線。 - 前記第1方向と前記第2方向の両方と直交する方向を第3方向とし、
前記多層グラフェンのグラフェンシートの第2方向の端辺にジグザグ端が含まれる請求項1ないし7のいずれか1項に記載の配線。 - 前記第1方向と前記第2方向の両方と直交する方向を第3方向とし、
前記多層グラフェンのグラフェンシートの第3方向の端辺にアームチェア端が含まれる請求項1ないし8のいずれか1項に記載の配線。 - 前記多層グラフェンの前記第3方向の長さL3は10nm以下である請求項1ないし9のいずれか1項に記載の配線。
- 前記多層グラフェンのグラフェンシートの層間に層間物質が存在する請求項1ないし10のいずれか1項に記載の配線。
- 前記配線は、絶縁層をさらに有し、
前記第1導電部及び前記第2導電部は、前記絶縁層中に存在し、
前記多層グラフェンは、前記絶縁層と積層した請求項1ないし12のいずれか1項に記載の配線。 - 請求項1ないし12のいずれか1項に記載の配線を用いた半導体装置。
- 前記半導体装置はNANDフラッシュメモリである請求項13に記載の半導体装置。
- 前記NANDフラッシュメモリのビット線に請求項1ないし12のいずれか1項に記載の配線の多層グラフェンが用いられる請求項14に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017052545A JP2018157060A (ja) | 2017-03-17 | 2017-03-17 | 配線及び半導体装置 |
US15/693,643 US20180269157A1 (en) | 2017-03-17 | 2017-09-01 | Wiring, semiconductor device and nand flash memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017052545A JP2018157060A (ja) | 2017-03-17 | 2017-03-17 | 配線及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018157060A true JP2018157060A (ja) | 2018-10-04 |
Family
ID=63520318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017052545A Pending JP2018157060A (ja) | 2017-03-17 | 2017-03-17 | 配線及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20180269157A1 (ja) |
JP (1) | JP2018157060A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022535790A (ja) * | 2019-08-30 | 2022-08-10 | 長江存儲科技有限責任公司 | 接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3909082A1 (en) * | 2019-02-07 | 2021-11-17 | Huawei Technologies Co., Ltd. | Semiconductor package with superconductive interconnections |
-
2017
- 2017-03-17 JP JP2017052545A patent/JP2018157060A/ja active Pending
- 2017-09-01 US US15/693,643 patent/US20180269157A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022535790A (ja) * | 2019-08-30 | 2022-08-10 | 長江存儲科技有限責任公司 | 接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法 |
JP7447152B2 (ja) | 2019-08-30 | 2024-03-11 | 長江存儲科技有限責任公司 | 接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法 |
Also Published As
Publication number | Publication date |
---|---|
US20180269157A1 (en) | 2018-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI728616B (zh) | 三維相變記憶體元件 | |
KR102363097B1 (ko) | Mram mtj 상단 전극 접속을 위한 방법 | |
JP5637795B2 (ja) | 装置 | |
JP5695453B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US9312223B2 (en) | Method for fabricating a carbon nanotube interconnection structure | |
JP4951044B2 (ja) | 不揮発性メモリ装置及びその製造方法 | |
US11139272B2 (en) | Bonded assembly containing oxidation barriers and/or adhesion enhancers and methods of forming the same | |
TWI690098B (zh) | 磁性隨機存取記憶體基本單元的製造方法及其半導體裝置 | |
KR101162447B1 (ko) | 불휘발성 기억 장치 및 그 제조 방법 | |
US10355203B2 (en) | Semiconductor memory device with variable resistance elements | |
CN115917727A (zh) | 形成微电子装置的方法、及相关的微电子装置、存储器装置、电子系统、及其它方法 | |
JP5755618B2 (ja) | 半導体装置 | |
JP2012080005A (ja) | グラフェン配線およびその製造方法 | |
JP2011517857A (ja) | 選択的に製造されたカーボンナノチューブ可逆抵抗スイッチング素子を使用したメモリセルおよびその形成方法 | |
US9076723B1 (en) | Non-volatile memory device and method for manufacturing same | |
US9118008B2 (en) | Field focusing features in a ReRAM cell | |
JP2012004242A (ja) | 不揮発性記憶装置 | |
JP2018157060A (ja) | 配線及び半導体装置 | |
CN114766061A (zh) | 通过使用选择性沉积金属衬垫的混合晶片接合来形成的接合组件 | |
JP6180977B2 (ja) | グラフェン配線及び半導体装置 | |
US9114980B2 (en) | Field focusing features in a ReRAM cell | |
US9076795B1 (en) | Semiconductor device and method of manufacturing the same | |
TWI798810B (zh) | 半導體裝置及其製造方法 | |
CN110085589B (zh) | 碳纳米管模块、半导体器件及制造方法 | |
JP5444637B2 (ja) | 半導体メモリ装置及びその製造方法 |