JP2018139363A - 撮像装置 - Google Patents

Abstract

【課題】撮像素子の感度を低下させることなく、入射した光に応じた信号のノイズを低減することができる撮像装置を提供する。【解決手段】カメラ１０は、各画素列において、有効画素２０２から垂直出力線ＶＬ１に信号Ｓ１，Ｎ１を出力し、基準画素２０１から垂直出力線Ｖ２に信号Ｓ２，Ｎ２を出力し、信号Ｓ１，Ｎ１及び信号Ｓ２，Ｎ２を比較する。【選択図】図２

Description

本発明は、撮像装置に関し、特に、撮像素子を備える撮像装置に関する。

ＣＣＤやＣＭＯＳセンサー等の撮像素子を備える撮像装置としてのカメラが知られている。撮像素子は入射した光をアナログ信号に変換する画素部を備え、画素部には複数の画素が該画素部における水平方向及び垂直方向に所定の間隔で配列されている。カメラでは入射した光を撮像素子がアナログ信号に変換し、該アナログ信号に基づいて画像が生成される。

ところで、カメラでは、撮像素子における画素欠陥や撮像素子内に発生する暗電流等の様々な要因により、変換したアナログ信号にノイズが含まれ、該ノイズに起因して画像の画質が劣化するといった事態が生じる。これに対して、従来では、ノイズ成分を抽出し、該ノイズ成分を各画素に設けられるホールド容量に保持し、各画素において、変換したアナログ信号に対し、保持されたノイズ成分を減算する処理を施す（例えば、特許文献１参照）。これにより、変換したアナログ信号に含まれるノイズに起因する画質の劣化を抑制可能となる。

特開２００２−３４４８０９号公報

しかしながら、従来では、アナログ信号に含まれるノイズを取り除くためにノイズ成分を保持するためのホールド容量を画素毎に設ける必要があり、配置されたホールド容量によって撮像素子における開口率が低下してしまう。その結果、撮像素子の感度が低下するという問題が生じる。

本発明の目的は、撮像素子の感度を低下させることなく、入射した光に応じた信号のノイズを低減することができる撮像装置を提供することにある。

上記目的を達成するために、本発明の撮像装置は、入射した光を信号に変換する有効画素及び前記入射した光を信号に変換しない基準画素を含む複数の画素が配列された画素列を複数備える撮像装置であって、前記画素列毎に第１の垂直出力線及び第２の垂直出力線を備え、各前記画素列において、前記第１の垂直出力線に前記有効画素が第１の信号を出力し、前記第２の垂直出力線に前記基準画素が第２の信号を出力し、前記第１の信号及び前記第２の信号を比較することを特徴とする。

本発明によれば、撮像素子の感度を低下させることなく、入射した光に応じた信号のノイズを低減することができる。

本発明の実施の形態に係る撮像装置としてのカメラの一部の構成を概略的に示すブロック図である。 図１の撮像素子に設けられた画素及び列回路の回路図である。 図１の撮像素子における第１の読み出しモードの各動作を説明するためのタイミングチャートである。 図１の撮像素子において発生する時間変動ノイズを説明するための図である。 図１の撮像素子における第２の読み出しモードの各動作を説明するためのタイミングチャートである。 図２の撮像素子の変形例を説明するための図である。 図６の撮像素子における第１の読み出しモードの各動作を説明するためのタイミングチャートである。 図６の撮像素子における第２の読み出しモードの各動作を説明するためのタイミングチャートである。

以下、本発明の実施の形態を図面を参照しながら詳述する。

図１は、本発明の実施の形態に係る撮像装置としてのカメラ１０の一部の構成を概略的に示すブロック図である。

図１において、カメラ１０は少なくとも撮像素子１１を備え、撮像素子１１は画素部１２、行走査部１３、列回路部１４、列走査部１５、及び演算処理部１６を備える。画素部１２には複数の画素が図１における水平方向及び垂直方向に所定の間隔で配列されている。以下では、図１における水平方向の画素の並びを画素行とし、図１における垂直方向の画素の並びを画素列とする。画素部１２において、各画素列には後述する図２の基準画素２０１及び有効画素２０２が含まれる。なお、本実施の形態では、一例として、各画素列は１つの基準画素２０１を含む場合を前提とする。行走査部１３は画素部１２の中から一の画素行を選択し、選択した一の画素行の各画素に対して画素制御信号を送信する。画素制御信号は、例えば、後述する図２の転送信号ＰＴＸ、リセット信号ＰＲＥＳ、及び選択信号ＰＳＥＬ１,ＰＳＥＬ２である。列回路部１４は後述する図２の列回路２１０を複数備え、各列回路２１０は画素部１２の各画素列に対応する。列回路部１４は、各列回路２１０により、対応する画素列の画素から出力された信号を保持する。列走査部１５は列回路部１４に保持された信号の出力を制御する。具体的に、列走査部１５は列回路部１４の各列回路２１０を順次選択し、選択した列回路２１０に列回路制御信号を送信する。列回路制御信号は、例えば、後述する図２のリセット信号ＰＣ０Ｒ及び入力制御信号ＰＴＳ，ＰＴＮである。演算処理部１６は各列回路２１０から出力された信号に含まれるノイズ成分を取り除くための演算処理を行う。なお、本実施の形態では、演算処理部１６が撮像素子１１に設けられる構成について説明するが、演算処理部１６は撮像素子１１に設けられていなくても良く、カメラ１０に搭載されていれば良い。

次に、撮像素子１１に設けられた画素及び列回路の構成について説明する。

なお、撮像素子１１に設けられた画素及び列回路は、各画素列において同様の構成であるので、以下では、一例として、一の画素列における画素及び該一の画素列に対応する列回路２１０を用いてその構成を説明する。

図２は、図１の撮像素子１１に設けられた画素及び列回路の回路図である。

図２において、画素部１２は基準画素２０１及び複数の有効画素２０２を備える。図２では、説明を容易にするため、複数の有効画素２０２のうちｊ行目及びｊ＋１行目に配列された２つの有効画素２０２のみを示す。また、各有効画素２０２の構成要素は共通であるので、以降、有効画素毎に各構成要素を区別しないときは同じ符号を用い、区別するときは符号の後に画素行を付す。本実施の形態では、図２に示すように、画素列毎に垂直出力線ＶＬ１，ＶＬ２が設けられ、各画素列は垂直出力線ＶＬ１，ＶＬ２を介して、対応する列回路２１０と接続されている。なお、図２における各制御信号に付されたｉ，ｊ，ｊ＋１は対応する画素行を示す。

基準画素２０１は光が内部に入射しないように遮光され、撮像素子１１に入射した光に依存しないアナログ信号を出力する。有効画素２０２は撮像素子１１に入射した光をアナログ信号に変換し、変換したアナログ信号を出力する。なお、本実施の形態では、基準画素２０１は光が内部に入射しないように遮光された構成である以外は、有効画素２０２と同様の構成であり、以下では、一例として、有効画素２０２を用いてその構成を説明する。

有効画素２０２は、フォトダイオード２０３、転送スイッチ２０４、フローティングディフュージョン部２０５（以下、「ＦＤ部」という。）、増幅アンプ２０６、リセットスイッチ２０７、及び選択スイッチ２０８，２０９を備える。

フォトダイオード２０３は有効画素２０２に入射した光に応じて電荷を発生させる。なお、本実施の形態では、基準画素２０１はフォトダイオード２０３を備えない構成であっても良い。転送スイッチ２０４はフォトダイオード２０３で発生した電荷をＦＤ部２０５へ転送するためのスイッチである。転送スイッチ２０４は転送信号ＰＴＸによって制御される。ＦＤ部２０５はフォトダイオード２０３で発生した電荷を一時的に保持する。増幅アンプ２０６はソースフォロワとして機能する増幅ＭＯＳアンプである。リセットスイッチ２０７はリセット信号ＰＲＥＳによって制御され、画素部１２に供給された電源電圧ＶＤＤによってＦＤ部２０５をリセットする。なお、画素部１２の各画素には同じ電源系から電源電圧ＶＤＤが供給されている。選択スイッチ２０８は増幅アンプ２０６の出力ノードを垂直出力線ＶＬ１（第１の垂直出力線）に接続するためのスイッチであり、選択信号ＰＳＥＬ１によって制御される。選択スイッチ２０９は増幅アンプ２０６の出力ノードを垂直出力線ＶＬ２（第２の垂直出力線）に接続するためのスイッチであり、選択信号ＰＳＥＬ２によって制御される。本実施の形態では、各画素列の垂直出力線ＶＬ１，ＶＬ２にそれぞれ１つずつ画素が接続されるように行走査部１３によって制御される。

列回路２１０は、増幅アンプ２１１ａ，２１１ｂ、容量２１２ａ，２１３ａ，２１２ｂ，２１３ｂ、リセットスイッチ２１４ａ，２１４ｂ、及び制御スイッチ２１５ｓａ，２１５ｎａ，２１５ｓｂ，２１５ｎｂを備える。さらに、列回路２１０は保持容量２１６ｓａ，２１６ｎａ，２１６ｓｂ，２１６ｎｂ、及び出力制御スイッチ２１７ｓａ，２１７ｎａ，２１７ｓｂ，２１７ｎｂを備える。

増幅アンプ２１１ａ，２１１ｂはそれぞれ垂直出力線ＶＬ１，ＶＬ２に出力された信号を増幅させる。増幅アンプ２１１ａの増幅度は容量２１２ａ，２１３ａの容量比によって決定され、増幅アンプ２１１ｂの増幅度は容量２１２ｂ，２１３ｂの容量比によって決定される。リセットスイッチ２１４ａ，２１４ｂはそれぞれ容量２１３ａ，２１３ｂをリセットするためのスイッチであり、リセット信号ＰＣ０Ｒによって制御される。制御スイッチ２１５ｓａ，２１５ｎａは増幅アンプ２１１ａで増幅された信号をそれぞれ保持容量２１６ｓａ，２１６ｎａに保持するためのスイッチである。制御スイッチ２１５ｓｂ，２１５ｎｂは増幅アンプ２１１ｂで増幅された信号をそれぞれ保持容量２１６ｓｂ，２１６ｎｂに保持するためのスイッチである。制御スイッチ２１５ｓａ，２１５ｓｂは入力制御信号ＰＴＳによって同時に制御され、制御スイッチ２１５ｎａ，２１５ｎｂは入力制御信号ＰＴＮによって同時に制御される。保持容量２１６ｓａ，２１６ｎａは増幅アンプ２１１ａによって増幅された信号を保持し、保持容量２１６ｓｂ，２１６ｎｂは増幅アンプ２１１ｂによって増幅された信号を保持する。以下では、保持容量２１６ｓａに保持される信号をＳ１とし、保持容量２１６ｎａに保持される信号をＮ１とし、保持容量２１６ｓｂに保持される信号をＳ２とし、保持容量２１６ｎｂに保持される信号をＮ２とする。出力制御スイッチ２１７ｓａは保持容量２１６ｓａに保持された信号Ｓ１を出力ノードＯＵＴＳ１に出力するためのスイッチである。出力制御スイッチ２１７ｎａは保持容量２１６ｎａに保持された信号Ｎ１を出力ノードＯＵＴＮ１に出力するためのスイッチである。出力制御スイッチ２１７ｓｂは保持容量２１６ｓｂに保持された信号Ｓ２を出力ノードＯＵＴＳ２に出力するためのスイッチである。出力制御スイッチ２１７ｎｂは保持容量２１６ｎｂに保持された信号Ｎ２を出力ノードＯＵＴＮ２に出力するためのスイッチである。出力制御スイッチ２１７ｓａ，２１７ｎａ，２１７ｓｂ，２１７ｎｂは列走査信号ＰＨによって同時に制御される。

次に、撮像素子１１における各画素の読み出し動作について説明する。カメラ１０は、第１の読み出しモード（第１のモード）及び第２の読み出しモード（第２のモード）を備え、ユーザの操作によって第１の読み出しモード及び第２の読み出しモードのいずれかが設定可能である。第１の読み出しモードは、ノイズの低減を優先するモードであり、例えば、静止画撮影や、低フレームレートの動画撮影等で設定される。第１の読み出しモードは、各画素列において、各有効画素２０２から垂直出力線ＶＬ１に信号Ｓ１，Ｎ１（第１の信号）が出力され、基準画素２０１から垂直出力線ＶＬ２に信号Ｓ２，Ｎ２（第２の信号）が出力される。第２の読み出しモードは、読み出し動作を含む画像処理の高速化を優先するモードであり、例えば、カメラ１０の図示しない液晶モニタ等にリアルタイムで動画を表示する「ライブビュー」や、高フレームレートの動画撮影等で設定される。第２の読み出しモードは、各画素列において、一の有効画素２０２から垂直出力線ＶＬ１に信号Ｓ１，Ｎ１が出力され、他の有効画素２０２から垂直出力線ＶＬ２に信号Ｓ２’，Ｎ２’が出力される。

図３は、図１の撮像素子１１における第１の読み出しモードの各動作を説明するためのタイミングチャートである。

図３において、まず、時刻ｔ１００に示すように、選択信号ＰＳＥＬ１＿ｊがＬレベルからＨレベルに遷移すると、撮像素子１１は有効画素２０２ｊの選択スイッチ２０８ｊをオンし、有効画素２０２ｊを垂直出力線ＶＬ１に接続する。また、選択信号ＰＳＥＬ１＿ｊと同時に、選択信号ＰＳＥＬ２＿ｉがＬレベルからＨレベルに遷移すると、撮像素子１１は基準画素２０１の選択スイッチ２０８＿ｉをオンし、基準画素２０１を垂直出力線ＶＬ２に接続する。これにより、有効画素２０２ｊが垂直出力線ＶＬ１に信号を出力可能となり、また、基準画素２０１が垂直出力線ＶＬ２に信号を出力可能となる。このとき、有効画素２０２ｊのＦＤ部２０５ｊ、基準画素２０１のＦＤ部２０５ｉ、及び増幅アンプ２１１ａ，２１１ｂがそれぞれリセット状態である。

次いで、時刻ｔ１０１に示すように、リセット信号ＰＲＥＳ＿ｊがＨレベルからＬレベルに遷移すると、撮像素子１１は有効画素２０２ｊのＦＤ部２０５ｊのリセット状態を解除する。また、リセット信号ＰＲＥＳ＿ｊと同時に、リセット信号ＰＲＥＳ＿ｉがＨレベルからＬレベルに遷移すると、撮像素子１１は基準画素２０１のＦＤ部２０５ｉのリセット状態を解除する。これにより、有効画素２０２ｊから垂直出力線ＶＬ１にリセットレベルの信号Ｎ１が出力され、有効画素２０２ｊの出力と同じタイミングで基準画素２０１から垂直出力線ＶＬ２にリセットレベルの信号Ｎ２が出力される。なお、信号Ｎ１，Ｎ２は撮像素子１１に入射した光に応じた光電変換成分を含まない。さらに、リセット信号ＰＣ０ＲがＨレベルからＬレベルに遷移すると、撮像素子１１は増幅アンプ２１１ａ，２１１ｂのリセット状態を解除する。

次いで、時刻ｔ１０２に示すように、入力制御信号ＰＴＮがＬレベルからＨレベルに遷移すると、撮像素子１１は制御スイッチ２１５ｎａ，２１５ｎｂを同時にオンする。制御スイッチ２１５ｎａがオンされている間、撮像素子１１は有効画素２０２ｊから垂直出力線ＶＬ１に出力された信号Ｎ１を、増幅アンプ２１１ａを介して保持容量２１６ｎａに書き込む。また、制御スイッチ２１５ｎｂがオンされている間、撮像素子１１は基準画素２０１から垂直出力線ＶＬ２に出力された信号Ｎ２を、増幅アンプ２１１ｂを介して保持容量２１６ｎｂに書き込む。

次いで、時刻ｔ１０３に示すように、入力制御信号ＰＴＮがＨレベルからＬレベルに遷移すると、撮像素子１１は制御スイッチ２１５ｎａ，２１５ｎｂを同時にオフする。これにより、保持容量２１６ｎａ，２１６ｎｂには時刻ｔ１０２〜ｔ１０３の期間の信号Ｎ１，Ｎ２が保持される。

次いで、時刻ｔ１０４に示すように、入力制御信号ＰＴＳがＬレベルからＨレベルに遷移すると、撮像素子１１は制御スイッチ２１５ｓａ，２１５ｓｂを同時にオンする。制御スイッチ２１５ｓａがオンされている間、撮像素子１１は有効画素２０２ｊから垂直出力線ＶＬ１に出力された信号を保持容量２１６ｓａに書き込み可能となる。また、制御スイッチ２１５ｓｂがオンされている間、撮像素子１１は基準画素２０１から垂直出力線ＶＬ２に出力された信号を保持容量２１６ｓｂに書き込み可能となる。

次いで、時刻ｔ１０５に示すように、転送信号ＰＴＸ＿ｊがＬレベルからＨレベルに遷移すると、撮像素子１１は有効画素２０２ｊの転送スイッチ２０４ｊをオンし、フォトダイオード２０３ｊで発生した電荷をＦＤ部２０５ｊへ転送する。これにより、有効画素２０２ｊから垂直出力線ＶＬ１に信号Ｓ１が出力され、信号Ｓ１が増幅アンプ２１１ａを介して保持容量２１６ｓａに書き込まれる。信号Ｓ１は撮像素子１１に入射した光に応じた光電変換成分を含む。次いで、時刻ｔ１０６に示すように、転送信号ＰＴＸ＿ｊがＨレベルからＬレベルに遷移すると、撮像素子１１は有効画素２０２ｊの転送スイッチ２０４ｊをオフし、撮像素子１１はフォトダイオード２０３ｊからＦＤ部２０５ｊへの電荷の転送を終了する。一方、有効画素２０２ｊの出力と同じタイミング、具体的に、時刻ｔ１０４〜ｔ１０５の期間において、基準画素２０１から垂直出力線ＶＬ２に信号Ｓ２が出力され、信号Ｓ２が増幅アンプ２１１ｂを介して保持容量２１６ｓｂに書き込まれる。信号Ｓ２はリセットレベルの信号であり、撮像素子１１に入射した光に応じた光電変換成分を含まない。

次いで、時刻ｔ１０７に示すように、入力制御信号ＰＴＳがＨレベルからＬレベルに遷移すると、撮像素子１１は制御スイッチ２１５ｓａ，２１５ｓｂを同時にオフする。これにより、保持容量２１６ｓｂ，２１６ｓｂには時刻１０４〜時刻１０７の期間の信号Ｓ１，Ｓ２が保持される。

次いで、時刻ｔ１０８に示すように、リセット信号ＰＲＥＳ＿ｊがＬレベルからＨレベルに遷移すると、撮像素子１１は有効画素２０２ｊのリセットスイッチ２０７ｊをオンし、ＦＤ部２０５ｊをリセット状態に移行させる。また、リセット信号ＰＲＥＳ＿ｊと同時に、リセット信号ＰＲＥＳ＿ｉがＬレベルからＨレベルに遷移すると、撮像素子１１は基準画素２０１のリセットスイッチ２０７ｉをオンし、ＦＤ部２０５ｉをリセット状態に移行させる。さらに、リセット信号ＰＣ０ＲがＬレベルからＨレベルに遷移すると、撮像素子１１は増幅アンプ２１１ａ，２１１ｂをそれぞれリセット状態に移行させる。

次いで、時刻ｔ１０９から時刻ｔ１１０の期間に、列走査信号ＰＨが各画素列の列回路２１０に順次入力される。列走査信号ＰＨが入力されると、撮像素子１１は出力制御スイッチ２１７ｓａ，２１７ｎａ，２１７ｓｂ，２１７ｎｂを同時にオンし、保持容量２１６ｓａ，２１６ｎａ，２１６ｓｂ，２１６ｎｂから同時に各信号を出力する。これにより、保持容量２１６ｓａに保持された信号Ｓ１が出力ノードＯＵＴＳ１に出力され、保持容量２１６ｎａに保持された信号Ｎ１が出力ノードＯＵＴＮ１へ出力される。また、保持容量２１６ｓｂに保持された信号Ｓ２が出力ノードＯＵＴＳ２へ出力され、保持容量２１６ｎｂに保持された信号Ｎ２が出力ノードＯＵＴＮ２へ出力される。上述した時刻ｔ１００〜時刻ｔ１１０における処理を各画素行で行い、撮像素子１１は一の画素列における第１の読み出し動作を終了する。上述した処理と同様の処理が全ての画素列で行われる。カメラ１０は、信号Ｓ１に基づいて画像を生成する前に、信号Ｓ１，Ｎ１，Ｓ２，Ｎ２に基づいて信号Ｓ１のノイズ成分を取り除く演算処理を行う。

ここで、有効画素２０２から出力される信号Ｓ１には光電変換成分の他に、様々な要因によるノイズ成分が含まれる。信号Ｓ１にノイズ成分が含まれると、信号Ｓ１に基づいて生成される画像にスジ等が表れてしまい、画像の画質が劣化してしまう。例えば、撮像素子１１における画素欠陥や撮像素子１１内に発生する暗電流といった撮像素子１１の個体の特性に起因して発生するノイズ成分は、時間に依存せずに一定の値を示す場合が多い。このような一定値ノイズ成分は、例えば、信号Ｓ１と同じ画素から出力され且つ光電変換成分等の不要な成分を含まない信号Ｎ１から抽出可能であり、抽出した一定値ノイズ成分を信号Ｓ１から減算することで容易にノイズ成分を取り除き可能である。

一方、撮像素子１１の電源変動や、カメラ１０の外部の機器から発生する磁気の変動といった撮像素子１１以外の構成要素に起因して発生するノイズ成分は、図４のＮ（ｔ）のように、時間に応じて変動する場合がある。このような時間変動ノイズ成分は、信号Ｓ１と異なる時刻に出力された信号Ｎ１からでは正確にノイズ成分を抽出することができず、その結果、信号Ｓ１からノイズ成分を取り除くことができない。

例えば、図４の時刻ｔ１において有効画素２０２ｊから出力された信号Ｎ１は、リセットレベルに応じたリセット成分Ｎｊ及び時刻ｔ１の時点の時間変動ノイズＮ（ｔ１）が重畳された信号である。

Ｎ１＝Ｎｊ＋Ｎ（ｔ１） …（１）
また、図４の時刻ｔ２において有効画素２０２ｊから出力された信号Ｓ１は、光電変換成分Ｓｊ、リセット成分Ｎｊ、及び時刻ｔ２の時点の時間変動ノイズ成分Ｎ（ｔ２）が重畳された信号である。なお、図４に示すように、時刻ｔ２の時点の時間変動ノイズ成分Ｎ（ｔ２）の値は時刻ｔ１の時点の時間変動ノイズ成分Ｎ（ｔ１）の値と異なる。

Ｓ１＝Ｓｊ＋Ｎｊ＋Ｎ（ｔ２） …（２）
上記信号Ｓ１から信号Ｎ１を減算すると下記の結果となる。

Ｓ１−Ｎ１＝｛Ｓｊ＋Ｎｊ＋Ｎ（ｔ２）｝−｛Ｎｊ＋Ｎ（ｔ１）｝
＝Ｓｊ＋｛Ｎ（ｔ２）−Ｎ（ｔ１）｝ …（３）
このように、信号Ｓ１から信号Ｎ１を減算するだけでは、信号Ｓ１から時間変動ノイズ成分Ｎ（ｔ２）を取り除くことができない。時間変動ノイズ成分を取り除くために、例えば、該時間変動ノイズ成分を保持するためのホールド容量やスイッチ等を各画素に設けることが考えられる。しかし、このような方法では、配置された各ホールド容量等によって撮像素子１１における開口率が低下し、その結果、撮像素子１１の感度が低下してしまう。

これに対し、本実施の形態では、各画素列において、垂直出力線ＶＬ１に有効画素２０２が信号Ｓ１，Ｎ１を出力し、垂直出力線Ｖ２に基準画素２０１が信号Ｓ２，Ｎ２を出力し、信号Ｓ１，Ｎ１及び信号Ｓ２，Ｎ２が比較される。例えば、図４の時刻ｔ１において、式（１）の信号Ｎ１が有効画素２０２ｊから出力されるのと同時に、下記式（４）の信号Ｎ２が基準画素２０１から出力される。この信号Ｎ２は、リセット成分Ｎｉ及び時刻ｔ１の時点の時間変動ノイズＮ（ｔ１）が重畳された信号である。

Ｎ２＝Ｎｉ＋Ｎ（ｔ１） …（４）
なお、本実施の形態では、基準画素２０１及び有効画素２０２はほぼ同様の構成であるので、基準画素２０１及び有効画素２０２において、カメラ１０の外部の機器から発生する磁気の変動によって同様の影響を受け、同じノイズが発生すると考えられる。また、基準画素２０１及び有効画素２０２は同じ電源系から電源電圧ＶＤＤが供給されているので、基準画素２０１及び有効画素２０２において、撮像素子１１の電源変動によって同様のノイズが発生すると考えられる。すなわち、基準画素２０１及び有効画素２０２において、同じタイミングで抽出した時間変動ノイズＮは同値である。

また、図４の時刻ｔ２において、式（２）の信号Ｓ１が有効画素２０２ｊから出力されるのと同時に、下記式（５）の信号Ｓ２が基準画素２０１から出力される。この信号Ｓ２はリセット成分Ｎｉ及び時刻ｔ２の時点の時間変動ノイズＮ（ｔ２）が重畳された信号である。

Ｓ２＝Ｎｉ＋Ｎ（ｔ２） …（５）
演算処理部１６は下記式（６）を用いて信号Ｓ１からノイズ成分を取り除く演算処理を行う。

（Ｓ１−Ｎ１）−（Ｓ２−Ｎ２）
＝｛（Ｓｊ＋Ｎｊ＋ Ｎ（ｔ２））−（Ｎｊ＋Ｎ（ｔ１））｝−｛（Ｎｉ＋Ｎ（ｔ２））−（Ｎｉ＋Ｎ（ｔ１））}
＝｛Ｓｊ＋（Ｎ（ｔ２）−Ｎ（ｔ１））｝−（Ｎ（ｔ２）−Ｎ（ｔ１））
＝Ｓｊ …（６）
すなわち、本実施の形態における信号Ｓ１，Ｎ１及び信号Ｓ２，Ｎ２の比較は、式（６）に示すように、有効画素２０２ｊから出力された信号Ｓ１から信号Ｎ１を減算して一定値ノイズ成分を取り除く処理、及び基準画素２０１から出力された時間の異なる信号Ｓ２，Ｎ２の差分（Ｓ２−Ｎ２）を、一定値ノイズ成分が取り除かれた（Ｓ１−Ｓ２）から減算して時間変動ノイズ成分を取り除く処理を含む。

このようにして、本実施の形態では、各画素にホールド容量等を設けることなく、Ｓ１からノイズ成分を取り除くことができ、撮像素子の感度を低下させることなく、信号Ｓ１のノイズを低減することができる。

上述した本実施の形態では、各画素列において、同じタイミングで出力された信号Ｓ１，Ｎ１及び信号Ｓ２，Ｎ２が比較される。これにより、式（６）及び信号Ｓ２，Ｎ２を用いて信号Ｓ１のノイズ成分を確実に取り除くことができる。

また、上述した本実施の形態では、基準画素２０１のフォトダイオード２０３が遮光されている。また、基準画素２０１はフォトダイオード２０３を備えない。これにより、信号Ｓ１からノイズ成分を取り除くための信号として光電変換成分等の不要な成分を含まない信号Ｓ２，Ｎ２を容易に取得することができる。

次に、第２の読み出しモードの各動作について説明する。

図５は、図１の撮像素子１１における第２の読み出しモードの各動作を説明するためのタイミングチャートである。

図５において、まず、時刻ｔ２００に示すように、選択信号ＰＳＥＬ１＿ｊがＬレベルからＨレベルに遷移すると、撮像素子１１は選択スイッチ２０８ｊをオンし、有効画素２０２ｊを垂直出力線ＶＬ１に接続する。また、選択信号ＰＳＥＬ１＿ｊと同時に、選択信号ＰＳＥＬ２＿ｊ＋１がＬレベルからＨレベルに遷移すると、撮像素子１１は選択スイッチ２０８＿ｊ＋１をオンし、有効画素２０２ｊ＋１を垂直出力線ＶＬ２に接続する。これにより、有効画素２０２ｊが垂直出力線ＶＬ１に信号を出力可能となり、また、有効画素２０２ｊ＋１が垂直出力線ＶＬ２に信号を出力可能となる。このとき、ＦＤ部２０５ｊ，２０５ｊ＋１及び増幅アンプ２１１ａ，２１１ｂがそれぞれリセット状態である。

次いで、時刻ｔ２０１に示すように、リセット信号ＰＲＥＳ＿ｊ，ＰＲＥＳ＿ｊ＋１がＨレベルからＬレベルに遷移すると、撮像素子１１はリセットスイッチ２０７ｊ，２０７ｊ＋１をオフし、ＦＤ部２０５ｊ，２０５ｊ＋１のリセット状態を解除する。また、リセット信号ＰＣ０ＲがＨレベルからＬレベルに遷移すると、撮像素子１１はリセットスイッチ２１４ａ，２１４ｂをオフし、増幅アンプ２１１ａ，２１１ｂのリセット状態を解除する。

次いで、時刻ｔ２０２に示すように、入力制御信号ＰＴＮがＬレベルからＨレベルに遷移すると、撮像素子１１は制御スイッチ２１５ｎａ，２１５ｎｂをオンする。制御スイッチ２１５ｎａがオンされている間、有効画素２０２ｊから垂直出力線ＶＬ１に出力された信号Ｎ１が増幅アンプ２１１ａを介して保持容量２１６ｎａに書き込まれる。また、制御スイッチ２１５ｎｂがオンされている間、有効画素２０２ｊ＋１から垂直出力線ＶＬ２に出力された信号Ｎ２’が増幅アンプ２１１ｂを介して保持容量２１６ｎｂに書き込まれる。信号Ｎ２’は撮像素子１１に入射した光に依存しない信号であり、撮像素子１１に入射した光に応じた光電変換成分を含まない。

次いで、時刻ｔ２０３に示すように、入力制御信号ＰＴＮがＨレベルからＬレベルに遷移すると、撮像素子１１は制御スイッチ２１５ｎａ，２１５ｎｂを同時にオフする。これにより、保持容量２１６ｎａ，２１６ｎｂには時刻ｔ２０２〜ｔ２０３の期間の信号Ｎ１，Ｎ２’が保持される。

次いで、時刻ｔ２０４に示すように、入力制御信号ＰＴＳがＬレベルからＨレベルに遷移すると、撮像素子１１は制御スイッチ２１５ｓａ，２１５ｓｂをオンする。制御スイッチ２１５ｓａがオンされている間、有効画素２０２ｊから垂直出力線ＶＬ１に出力された信号Ｓ１が増幅アンプ２１１ａを介して保持容量２１６ｓａに書き込み可能となる。また、制御スイッチ２１５ｓｂがオンされている間、有効画素２０２ｊ＋１から垂直出力線ＶＬ２に出力された信号Ｓ２’が増幅アンプ２１１ｂを介して保持容量２１６ｓｂに書き込み可能となる。

次いで、時刻ｔ２０５に示すように、転送信号ＰＴＸ＿ｊ，ＰＴＸ＿ｊ＋１がＬレベルからＨレベルに同時に遷移すると、撮像素子１１は転送スイッチ２０４ｊ，２０４ｊ＋１を同時にオンする。撮像素子１１はフォトダイオード２０３ｊ，２０３ｊ＋１で発生した電荷をそれぞれＦＤ部２０５ｊ，２０５ｊ＋１へ転送する。これにより、有効画素２０２ｊから垂直出力線ＶＬ１に信号Ｓ１が出力され、信号Ｓ１が増幅アンプ２１１ａを介して保持容量２１６ｓａに書き込まれる。また、有効画素２０２ｊの出力と同じタイミングで有効画素２０２ｊ＋１から垂直出力線ＶＬ２に信号Ｓ２’が出力され、信号Ｓ２’が増幅アンプ２１１ａを介して保持容量２１６ｓｂに書き込まれる。

次いで、時刻ｔ２０６に示すように、転送信号ＰＴＸ＿ｊ，ＰＴＸ＿ｊ＋１がＨレベルからＬレベルに遷移すると、撮像素子１１は転送スイッチ２０４ｊ，２０４ｊ＋１をオフする。撮像素子１１はフォトダイオード２０３ｊ，２０３ｊ＋１からＦＤ部２０５ｊ，２０５ｊ＋１への電荷の転送を終了する。

次いで、時刻ｔ２０７に示すように、入力制御信号ＰＴＳがＨレベルからＬレベルに遷移すると、撮像素子１１は制御スイッチ２１５ｓａ，２１５ｓｂを同時にオフする。これにより、保持容量２１６ｓａ，２１６ｓｂには時刻ｔ２０４〜時刻ｔ２０７の期間の信号Ｓ１，Ｓ２が保持される。

次いで、時刻ｔ２０８に示すように、リセット信号ＰＲＥＳ＿ｊ，ＰＲＥＳ＿ｊ＋１がＬレベルからＨレベルに遷移すると、撮像素子１１はリセットスイッチ２０７ｊ，２０７ｊ＋１をオンし、ＦＤ部２０５ｊ，２０５ｊ＋１をリセット状態に移行させる。また、リセット信号ＰＣ０ＲがＬレベルからＨレベルに遷移すると、撮像素子１１はリセットスイッチ２１４ａ，２１４ｂをオンし、増幅アンプ２１１ａ，２１１ｂをリセット状態に移行させる。

次いで、時刻ｔ２０９〜時刻ｔ２１０の期間に、列走査信号ＰＨが各画素列の列回路２１０に順次入力される。列走査信号ＰＨが入力されると、撮像素子１１は出力制御スイッチ２１７ｓａ，２１７ｎａ，２１７ｓｂ，２１７ｎｂをオンし、保持容量２１６ｓａ，２１６ｎａ，２１６ｓｂ，２１６ｎｂから同時に各信号を出力する。これにより、保持容量２１６ｓａに保持された信号Ｓ１が出力ノードＯＵＴＳ１に出力され、保持容量２１６ｎａに保持された信号Ｎ１が出力ノードＯＵＴＮ１へ出力される。また、保持容量２１６ｓｂに保持された信号Ｓ２’が出力ノードＯＵＴＳ２へ出力され、保持容量２１６ｎｂに保持された信号Ｎ２’が出力ノードＯＵＴＮ２へ出力される。上述した時刻ｔ２００〜時刻ｔ２１０における処理を各画素行で行い、撮像素子１１は一の画素列の第２の読み出し動作を終了する。上述した処理と同様の処理が全ての画素列で行われる。演算処理部１６は、上記式（３）を用い、各画素列から出力された信号Ｓ１から信号Ｎ１を減算してＳ１のノイズ成分を取り除き、例えば、有効画素２０２ｊの光電変換成分Ｓｊを生成する。また、演算処理部１６は信号Ｓ２’から信号Ｎ２’を減算してＳ２’のノイズ成分を取り除き、例えば、有効画素２０２ｊ＋１の光電変換成分Ｓｊ＋１を生成する。カメラ１０は光電変換成分Ｓｊ，Ｓｊ＋１等のノイズ成分が取り除かれた全ての光電変換成分に基づいて画像を生成する。

上述した本実施の形態では、第２の読み出しモードが設定された場合、各画素列において、垂直出力線ＶＬ１に有効画素２０２ｊが信号Ｓ１，Ｎ１を出力し、垂直出力線ＶＬ２に有効画素２０２ｊ＋１が信号Ｓ２’，Ｎ２’が出力される。すなわち、２行分の画素の読み出し動作が同時に行われる。これにより、第１の読み出しモードより半分の時間で画素の読み出し動作を行うことができ、もって、読み出し動作を含む画像処理の高速化を実現することができる。

以上、本発明について、上述した実施の形態を用いて説明したが、本発明は上述した実施の形態に限定されるものではない。例えば、撮像素子１１が各画素から出力されるアナログ信号をデジタル信号に変換するＡＤ変換部を備えていても良い。

図６は、図２の撮像素子１１の変形例を説明するための回路図である。

図６において、撮像素子６００は画素部１２及び列回路６０１を備える。なお、撮像素子６００は、その構成、作用が上述した撮像素子１１と基本的に同じであるので、以下、重複した構成、作用については説明を省略し、異なる構成、作用について説明を行う。また、図６においても、図２と同様に、複数の画素列のうち一の画素列のみを示し、さらに、一の画素列に配列される画素のうち、基準画素２０１、及びｊ行目及びｊ＋１行目に配列された２つの有効画素２０２のみを示す。

列回路６０１は、図２の列回路２１０の各構成要素の他に、ＡＤ変換部６０２を備える。ＡＤ変換部６０２は、２つの入力端子を有するコンパレータ６０３ａ，６０３ｂ、カウンタ６０５ａ，６０５ｂ、及びメモリ６０７ｓａ，６０７ｎａ，６０７ｓｂ，６０７ｎｂを備える。なお、本実施の形態では、列回路６０１が増幅アンプ２１１ａ，２１１ｂを備える構成について説明するが、列回路６０１が増幅アンプ２１１ａ，２１１ｂを備えない構成であっても良い。

保持容量２１６ｓａ，２１６ｎａは出力制御スイッチ２１７ｓａ，２１７ｎａを介してコンパレータ６０３ａの一方の入力端子に接続されている。また、保持容量２１６ｓｂ，２１６ｎｂは、出力制御スイッチ２１７ｓｂ，２１７ｎｂを介して、コンパレータ６０３ｂの一方の入力端子に接続されている。出力制御スイッチ２１７ｓａ，２１７ｓｂは、出力制御信号ＰＡＤＳによって制御され、出力制御スイッチ２１７ｓａ，２１７ｓｂがオンされると、保持容量２１６ｓａ，２１６ｓｂに保持された信号Ｓ１，Ｓ２が、コンパレータ６０３ａ，６０３ｂへ出力される。出力制御スイッチ２１７ｎａ，２１７ｎｂは、出力制御信号ＰＡＤＮによって制御され、出力制御スイッチ２１７ｎａ，２１７ｎｂがオンされると、保持容量２１６ｎａ，２１６ｎｂに保持された信号Ｎ１，Ｎ２が、コンパレータ６０３ａ，６０３ｂへ出力される。すなわち、本実施の形態では、各画素から出力された信号Ｓ１，Ｎ１，Ｓ２，Ｎ２は保持容量２１６ｓａ，２１６ｎａ，２１６ｓａ，２１６ｎａに保持された後、ＡＤ変換部６０２に出力される。

コンパレータ６０３ａ，６０３ｂの他方の入力端子にはＲＡＭＰ電圧生成部６０４が接続され、ＲＡＭＰ電圧生成部６０４は参照電圧（ある傾きを持った線形に変化するスロープ波形：ＲＡＭＰ電圧）をコンパレータ６０３ａ，６０３ｂに出力する。コンパレータ６０３ａは参照電圧が出力制御スイッチ２１７ｓａ，２１７ｎａから受信した信号より小さい場合にＬレベルの信号を出力し、参照電圧が出力制御スイッチ２１７ｓａ，２１７ｎａから受信した信号より大きい場合にＨレベルの信号を出力する。コンパレータ６０３ｂは参照電圧が出力制御スイッチ２１７ｓｂ，２１７ｎｂから受信した信号より小さい場合にＬレベルの信号を出力し、参照電圧が出力制御スイッチ２１７ｓｂ，２１７ｎｂから受信した信号より大きい場合にＨレベルの信号を出力する。カウンタ６０５ａ，６０５ｂはクロック供給部６０６から供給される一定の周期のクロック信号に同期してカウント動作を開始し、コンパレータ６０４ａ，６０４ｂの出力がＬレベルからＨレベルに遷移した時点でカウント動作を停止する。

メモリ６０７ｓａ，６０７ｎａ，６０７ｓｂ，６０７ｎｂはＡＤ変換されたデジタル信号を記憶するメモリである。メモリ６０７ｓａはカウンタ６０５ａから出力されたカウント値からなるデジタル信号Ｓ１ｄを記憶し、メモリ６０７ｎａはカウンタ６０５ａから出力されたカウント値からなるデジタル信号Ｎ１ｄを記憶する。また、メモリ６０７ｓｂはカウンタ６０５ｂから出力されたカウント値からなるデジタル信号Ｓ２ｄを記憶し、メモリ６０７ｎｂはカウンタ６０５ｂから出力されたカウント値からなるデジタル信号Ｓ２ｄを記憶する。メモリ６０７ｓａ，６０７ｎａ，６０７ｓｂ，６０７ｎｂに記憶された信号Ｓ１，Ｎ１，Ｓ２，Ｎ２は出力ノードＯＵＴＳ1，ＯＵＴＮ１，ＯＵＴＳ２，ＯＵＴＮ２にそれぞれ出力される。

上述した本実施の形態では、各画素から出力された信号Ｓ１，Ｎ１，Ｓ２，Ｎ２は保持容量２１６ｓａ，２１６ｎａ，２１６ｓａ，２１６ｎａに保持された後、ＡＤ変換部６０２に出力される。これにより、ＡＤ変換部６０２に適切なタイミングで信号Ｓ１，Ｎ１，Ｓ２，Ｎ２を出力することができる。

次に、撮像素子６００における第１の読み出しモード及び第２の読み出しモードの各動作について説明する。

図７は、図６の撮像素子６００における第１の読み出しモードの各動作を説明するためのタイミングチャートである。

図７において、時刻ｔ３００〜時刻ｔ３０３の期間に、撮像素子６００は図３の時刻ｔ１００〜時刻ｔ１０９の期間と同じ処理を行う。これにより、保持容量２１６ｓａ，２１６ｎａには有効画素２０２ｊから出力された信号Ｓ１，Ｎ１が保持され、また、保持容量２１６ｓｂ，２１６ｎｂには基準画素２０１から出力された信号Ｓ２，Ｎ２が保持される。

次いで、時刻ｔ３０３に示すように、出力制御信号ＰＡＤＮがＬレベルからＨレベルに遷移すると、保持容量２１６ｎａに保持された信号Ｎ１がコンパレータ６０３ａへ出力され、保持容量２１６ｎｂに保持された信号Ｎ２がコンパレータ６０３ｂへ出力される。時刻ｔ３０５に示すように、出力制御信号ＰＡＤＮがＨレベルからＬレベルに遷移するまで、信号Ｎ１，Ｎ２がコンパレータ６０３ａ，６０３ｂへ出力され続ける。時刻ｔ３０３〜時刻ｔ３０５の期間に、ＲＡＭＰ電圧生成部６０４がコンパレータ６０３ａ，６０３ｂへ参照電圧を供給し、また、クロック供給部６０６がカウンタ６０５ａ，６０５ｂへクロック信号を出力する。カウンタ６０５ａ，６０５ｂはクロック信号を受信すると、カウント動作を開始する。カウンタ６０５ａはコンパレータ６０３ａの出力Ｃｏｕｔ１がＬレベルからＨレベルに遷移した時点（例えば、図７の時刻ｔ３０４）でカウント動作を停止する。また、カウンタ６０５ｂはコンパレータ６０３ｂの出力Ｃｏｕｔ２がＬレベルからＨレベルに遷移した時点（例えば、図７の時刻ｔ３０４）でカウント動作を停止する。

次いで、時刻ｔ３０５〜時刻ｔ３０６の間に、カウンタ６０５ａから出力されたカウント値からなるデジタル信号Ｎ１ｄがメモリ６０７ｎａに記憶され、カウンタ６０５ｂから出力されたカウント値からなるデジタル信号Ｎ２ｄがメモリ６０７ｎｂに記憶される。その後、時刻ｔ３０６に、カウンタ６０５ａ，６０５ｂがリセットされる。

次いで、時刻ｔ３０７に示すように、出力制御信号ＰＡＤＳがＬレベルからＨレベルに遷移すると、保持容量２１６ｓａに保持された信号Ｓ１がコンパレータ６０３ａへ出力され、保持容量２１６ｓｂに保持された信号Ｓ２がコンパレータ６０３ｂへ出力される。時刻ｔ３１０に示すように、出力制御信号ＰＡＤＳがＨレベルからＬレベルに遷移するまで、信号Ｓ１，Ｓ２がコンパレータ６０３ａ，６０３ｂへ出力され続ける。時刻ｔ３０７〜時刻ｔ３１０の期間に、ＲＡＭＰ電圧生成部６０４はコンパレータ６０３ａ，６０３ｂに参照電圧を供給し、また、クロック供給部６０６はカウンタ６０５ａ，６０５ｂにクロック信号を出力する。カウンタ６０５ａ，６０５ｂは、クロック信号を受信すると、カウント動作を開始する。カウンタ６０５ａはコンパレータ６０３ａの出力Ｃｏｕｔ１がＬレベルからＨレベルに遷移した時点（例えば、図７の時刻ｔ３０９）でカウント動作を停止する。また、カウンタ６０５ｂはコンパレータ６０３ｂ出力Ｃｏｕｔ２がＬレベルからＨレベルに遷移した時点（例えば、図７の時刻ｔ３０９）でカウント動作を停止する。

次いで、時刻ｔ３１０〜時刻ｔ３１１の間に、カウンタ６０５ａから出力されたカウント値からなるデジタル信号Ｓ１ｄがメモリ６０７ｓａに記憶され、カウンタ６０５ｂから出力されたカウント値からなるデジタル信号Ｓ２ｄがメモリ６０７ｓｂに記憶される。その後、時刻ｔ３１１に、カウンタ６０５ａ，６０５ｂがリセットされる。

次いで、時刻ｔ３１１〜時刻ｔ３１２の間に、メモリ６０７ｓａに保持されたデジタル信号Ｓ１ｄが出力ノードＯＵＴＳ１へ出力され、メモリ６０７ｎａに保持されたデジタル信号Ｎ１ｄが出力ノードＯＵＴＮ１へ出力される。また、メモリ６０７ｓｂに保持されたデジタル信号Ｓ２ｄが出力ノードＯＵＴＳ２へ出力され、メモリ６０７ｎｂに保持されたデジタル信号Ｎ２ｄが出力ノードＯＵＴＮ２へ出力される。上述した時刻ｔ３００〜時刻ｔ３１２における処理を各画素行で行い、撮像素子６００は一の画素列の第１の読み出し動作を終了する。上述した処理と同様の処理が全ての画素列で行われる。演算処理部１６は上述した式（６）を用いてノイズ成分を取り除く演算処理を行う。カメラ１０は、ノイズ成分が取り除かれた各画素のデジタル信号Ｓ１ｄに基づいて画像を生成する。

図８は、図６の撮像素子６００における第２の読み出しモードの各動作を説明するためのタイミングチャートである。

図８において、まず、時刻ｔ４００〜時刻ｔ４０３の期間に、撮像素子６００は図５の時刻ｔ２００〜時刻ｔ２０９と同じ処理を行う。これにより、保持容量２１６ｓａ，２１６ｎａには有効画素２０２ｊから出力された信号Ｓ１，Ｎ１が保持され、また、保持容量２１６ｓｂ，２１６ｎｂには有効画素２０２ｊ＋１から出力された信号Ｓ２’，Ｎ２’が保持される。

次いで、時刻ｔ４０３に示すように、出力制御信号ＰＡＤＮがＬレベルからＨレベルに遷移すると、保持容量２１６ｎａに保持された信号Ｎ１がコンパレータ６０３ａへ出力され、保持容量２１６ｎｂに保持された信号Ｎ２’がコンパレータ６０３ｂへ出力される。時刻ｔ４０５に示すように、出力制御信号ＰＡＤＮがＨレベルからＬレベルに遷移するまで、信号Ｎ１，Ｎ２’がコンパレータ６０３ａ，６０３ｂへ出力され続ける。時刻ｔ４０３〜時刻ｔ４０５の期間に、ＲＡＭＰ電圧生成部６０４がコンパレータ６０３ａ，６０３ｂへ参照電圧を供給し、また、クロック供給部６０６がカウンタ６０５ａ，６０５ｂへクロック信号を出力する。カウンタ６０５ａ，６０５ｂは、クロック信号を受信すると、カウント動作を開始する。カウンタ６０５ａはコンパレータ６０３ａの出力Ｃｏｕｔ１がＬレベルからＨレベルに遷移した時点（例えば、図８の時刻ｔ４０４）でカウント動作を停止する。また、カウンタ６０５ｂはコンパレータ６０３ｂの出力Ｃｏｕｔ２がＬレベルからＨレベルに遷移した時点（例えば、図８の時刻ｔ４０４）でカウント動作を停止する。

次いで、時刻ｔ４０５〜時刻ｔ４０６の間に、カウンタ６０５ａから出力されたカウント値からなるデジタル信号Ｎ１ｄがメモリ６０７ｎａに記憶され、カウンタ６０５ｂから出力されたカウント値からなるデジタル信号Ｎ２ｄ’がメモリ６０７ｎｂに記憶される。その後、時刻ｔ４０６に、カウンタ６０５ａ，６０５ｂがリセットされる。

次いで、時刻ｔ４０７に示すように、出力制御信号ＰＡＤＳがＬレベルからＨレベルに遷移すると、保持容量２１６ｓａに保持された信号Ｓ１がコンパレータ６０３ａへ出力され、保持容量２１６ｓｂに保持された信号Ｓ２’がコンパレータ６０３ｂへ出力される。時刻ｔ４１０に示すように、出力制御信号ＰＡＤＳがＨレベルからＬレベルに遷移するまで、信号Ｓ１，Ｓ２’がコンパレータ６０３ａ，６０３ｂへ出力され続ける。時刻ｔ４０７〜時刻ｔ４１０の期間に、ＲＡＭＰ電圧生成部６０４はコンパレータ６０３ａ，６０３ｂに参照電圧を供給し、また、クロック供給部６０６はカウンタ６０５ａ，６０５ｂにクロック信号を出力する。カウンタ６０５ａ，６０５ｂは、クロック信号を受信すると、カウント動作を開始する。カウンタ６０５ａはコンパレータ６０３ａの出力Ｃｏｕｔ１がＬレベルからＨレベルに遷移した時点（例えば、図８の時刻ｔ４０９）でカウント動作を停止する。また、カウンタ６０５ｂはコンパレータ６０３ｂ出力Ｃｏｕｔ２がＬレベルからＨレベルに遷移した時点（例えば、図８の時刻ｔ４０９）でカウント動作を停止する。

次いで、時刻ｔ４１０〜時刻ｔ４１１の間に、カウンタ６０５ａから出力されたカウント値からなるデジタル信号Ｓ１ｄがメモリ６０７ｓａに記憶され、カウンタ６０５ｂから出力されたカウント値からなるデジタル信号Ｓ２ｄ’がメモリ６０７ｓｂに記憶される。その後、時刻ｔ４１１に、カウンタ６０５ａ，６０５ｂがリセットされる。

次いで、時刻ｔ４１１〜時刻ｔ４１２の間に、メモリ６０７ｓａに保持されたデジタル信号Ｓ１ｄが出力ノードＯＵＴＳ１へ出力され、メモリ６０７ｎａに保持されたデジタル信号Ｎ１ｄが出力ノードＯＵＴＮ１へ出力される。また、メモリ６０７ｓｂに保持されたデジタル信号Ｓ２ｄ’が出力ノードＯＵＴＳ２へ出力され、メモリ６０７ｎｂに保持されたデジタル信号Ｎ２ｄ’が出力ノードＯＵＴＮ２へ出力される。上述した時刻ｔ４００〜時刻ｔ４１２における処理を各画素行で行い、撮像素子６００は一の画素列の第３の読み出し動作を終了する。上述した処理と同様の処理が全ての画素列で行われる。演算処理部１６は、上記式（３）を用い、各画素列のデジタル信号Ｓ１ｄからデジタル信号Ｎ１ｄを減算してデジタル信号Ｓ１ｄのノイズ成分を取り除く。また、演算処理部１６はデジタル信号Ｓ２ｄ’からデジタル信号Ｎ２ｄ’を減算してデジタル信号Ｓ２ｄ’のノイズ成分を取り除く。カメラ１０はノイズ成分が取り除かれたデジタル信号Ｓ１ｄ，Ｓ２ｄ’に基づいて画像を生成する。

このようにして、ＡＤ変換部６０２を備える撮像素子においても上述した本実施の形態と同様の効果を奏することができる。

本発明は、上述の実施の形態の１以上の機能を実現するプログラムをネットワーク又は記憶媒体を介してシステム又は装置に供給し、該システム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出して実行する処理でも実現可能である。また、本発明は、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１０ カメラ
１２ 画素部
２０１ 基準画素
２０２，２０２ｊ，２０２ｊ＋１ 有効画素
２０３ フォトダイオード
２１６ｓａ，２１６ｎａ，２１６ｓｂ，２１６ｎｂ 保持容量
６０２ ＡＤ変換部
ＶＬ１，ＶＬ２ 垂直出力線
Ｓ１，Ｎ１，Ｓ２，Ｎ２ 信号

Claims (6)

1. 入射した光を信号に変換する有効画素及び前記入射した光を信号に変換しない基準画素を含む複数の画素が配列された画素列を複数備える撮像装置であって、
   前記画素列毎に第１の垂直出力線及び第２の垂直出力線を備え、
   各前記画素列において、前記第１の垂直出力線に前記有効画素が第１の信号を出力し、前記第２の垂直出力線に前記基準画素が第２の信号を出力し、前記第１の信号及び前記第２の信号を比較することを特徴とする撮像装置。
2. 各前記画素列において、同じタイミングで出力された前記第１の信号及び前記第２の信号を比較することを特徴とする請求項１記載の撮像装置。
3. 前記基準画素は、前記入射した光を前記信号に変換するための光電変換手段を搭載しないことを特徴とする請求項１又は２記載の撮像装置。
4. 前記基準画素は、前記入射した光を前記信号に変換するための光電変換手段を搭載し、
   前記光電変換手段は遮光されていることを特徴とする請求項１又は２記載の撮像装置。
5. 前記画素列に複数の有効画素が配列され、
   ノイズの低減を優先する第１のモード及び画像処理の高速化を優先する第２のモードのいずれかが設定され、
   前記第２のモードが設定された場合、各前記画素列において、前記第１の垂直出力線に一の前記有効画素が一の前記第１の信号を出力し、前記第２の垂直出力線に他の前記有効画素が他の前記第１の信号を出力することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
6. 前記有効画素及び前記基準画素の各々から出力される信号はアナログ信号であり、
   前記有効画素及び前記基準画素の各々から出力される信号をデジタル信号に変換するＡＤ変換手段と、
   前記有効画素及び前記基準画素の各々から出力される信号を保持する保持手段とを更に備え、
   前記有効画素及び前記基準画素の各々から出力される信号は、前記保持手段によって保持された後に前記ＡＤ変換手段に出力されることを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。

Images