JP2018137262A - Mounting device and mounting method - Google Patents
Mounting device and mounting method Download PDFInfo
- Publication number
- JP2018137262A JP2018137262A JP2017028718A JP2017028718A JP2018137262A JP 2018137262 A JP2018137262 A JP 2018137262A JP 2017028718 A JP2017028718 A JP 2017028718A JP 2017028718 A JP2017028718 A JP 2017028718A JP 2018137262 A JP2018137262 A JP 2018137262A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonded
- backup stage
- semiconductor chip
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 149
- 239000004065 semiconductor Substances 0.000 claims abstract description 118
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 238000003825 pressing Methods 0.000 claims abstract description 8
- 229920001187 thermosetting polymer Polymers 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 239000002313 adhesive film Substances 0.000 claims description 2
- 238000002788 crimping Methods 0.000 description 21
- 239000000853 adhesive Substances 0.000 description 17
- 230000001070 adhesive effect Effects 0.000 description 17
- 230000007246 mechanism Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Wire Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、実装装置および実装方法に関する。詳しくは、基板上に積層された半導体チップを熱圧着して実装する実装装置および実装方法に関する。 The present invention relates to a mounting apparatus and a mounting method. Specifically, the present invention relates to a mounting apparatus and a mounting method for mounting a semiconductor chip stacked on a substrate by thermocompression bonding.
半導体実装分野において、半導体チップを熱硬化性接着剤を介して基板上に仮圧着してしてから、熱圧着(本圧着)を行なう、所謂仮本分割プロセスがある。 In the field of semiconductor mounting, there is a so-called temporary splitting process in which a semiconductor chip is temporarily press-bonded onto a substrate via a thermosetting adhesive and then thermocompression bonding (main pressing) is performed.
仮本分割プロセスでは、図9(a)に示すような、バンプBが形成された面に熱硬化性接着剤Rの層を(バンプB高さより厚く)設けた半導体チップCを用いる。半導体チップCは、まず、図9(b)のように基板Wの電極EとバンプBが対向した状態で熱硬化性接着剤Rの硬化開始温度以下に加熱して仮圧着して仮固定する。次に、基板W上に仮圧着された半導体チップCを、バンプBを溶融しつつ熱硬化性接着剤Rが硬化する温度で熱圧着して、溶融したバンプBと電極Eが接続した状態で熱硬化性接着剤Rが硬化される。その後、加熱圧着を止めて冷却すれば、図9(c)のように半導体チップCのバンプBと基板Wの電極Eが接続された状態で、接続部周辺は硬化した熱硬化性接着剤Rにより機械的に固定され、半導体チップCは基板Wに実装される。 In the temporary book splitting process, a semiconductor chip C having a layer of a thermosetting adhesive R (thicker than the height of the bump B) provided on the surface on which the bump B is formed as shown in FIG. First, as shown in FIG. 9B, the semiconductor chip C is temporarily fixed by being temporarily pressed by heating below the curing start temperature of the thermosetting adhesive R with the electrodes E and the bumps B of the substrate W facing each other. . Next, the semiconductor chip C temporarily bonded onto the substrate W is thermocompression bonded at a temperature at which the thermosetting adhesive R is cured while the bump B is melted, and the melted bump B and the electrode E are connected. The thermosetting adhesive R is cured. Thereafter, if the thermocompression bonding is stopped and cooling is performed, the periphery of the connection portion is cured in the state where the bump B of the semiconductor chip C and the electrode E of the substrate W are connected as shown in FIG. The semiconductor chip C is mounted on the substrate W.
ところで、半導体チップCが貫通電極を有し、図10に示すようにバンプBが形成された面の反対面に電極Eが設けられたものであれば、三次元実装の効率化が図れる。 By the way, if the semiconductor chip C has a through electrode and the electrode E is provided on the surface opposite to the surface on which the bump B is formed as shown in FIG. 10, the efficiency of the three-dimensional mounting can be improved.
すなわち、半導体チップCを仮圧着状態で多段に積層してから熱圧着を行うことが出来る。その一例を図11および図12を用いて説明する。図11(a)において、演算処理チップCpおよびメモリーチップCmはいずれも半導体チップであり、バンプ面側に未硬化の熱硬化性接着剤Rを設けている。この、演算処理チップCpおよびメモリーチップCmを仮圧着状態で積層した積層体は、仮圧着積層半導体Luとして基板W上に仮固定されている。この状態から、ステージ204上でボンディングヘッド7により熱圧着することにより(図12(a)から図12(b))、対向する電極EとバンプBが接合されるとともに熱硬化性接着剤Rが硬化して、基板W上に三次元実装半導体Lcが形成される(図11(b))。このように、1回の熱圧着により、多段積層した仮圧着状態の半導体チップを一括で熱圧着して実装することが出来るので、半導体チップを一段一段熱圧着して実装するのに比べ、時間短縮および使用エネルギーの低減が図れ、生産効率が向上する。
That is, the thermocompression bonding can be performed after the semiconductor chips C are stacked in multiple stages in a temporary pressure bonding state. An example of this will be described with reference to FIGS. In FIG. 11A, the arithmetic processing chip Cp and the memory chip Cm are both semiconductor chips, and an uncured thermosetting adhesive R is provided on the bump surface side. The stacked body in which the arithmetic processing chip Cp and the memory chip Cm are stacked in a temporarily press-bonded state is temporarily fixed on the substrate W as the temporarily pressed stacked semiconductor Lu. From this state, by thermocompression bonding with the bonding
ところで、上記方法で三次元実装を行なう場合において、通常は図13(a)に示した半導体ウェハのような基板Wの複数位置に、図13(b)にA−A断面図を示すように仮圧着積層半導体Luを仮固定した状態として、各仮圧着積層半導体Luを順次熱圧着する。そこで、熱圧着を行なう装置が、図14(a)に示す実装装置100のように、基板W全面を支持するステージ104を備えている場合、熱圧着を行なう際の断面図は図14(b)のようになる。ところで、仮圧着積層半導体Luを熱圧着する場合、ボンディングヘッド7による加熱だけだと、ボンディングヘッド7に近い半導体チップと、ボンディングヘッド7から離れた(ステージ104に近い)半導体チップに温度差が生じるため、積層下段から上段で接合状態および熱硬化性樹脂Rの硬化状態に差が出てしまい、実装品質にとって好ましくない。そこで、ステージ104側からも仮圧着積層半導体Lu(および基板W)を加熱することが考えられるが、基板W全面を支持するステージ104を加熱すると、熱圧着を行なう前の仮圧着積層半導体Luの熱硬化性接着剤Rを硬化開始温度以上に加熱する可能性がある。
By the way, in the case where three-dimensional mounting is performed by the above method, as shown in FIG. 13B, a cross-sectional view taken along the line AA is usually provided at a plurality of positions of the substrate W such as the semiconductor wafer shown in FIG. Each temporary press-bonded laminated semiconductor Lu is thermocompression bonded in a state where the temporary press-bonded stacked semiconductor Lu is temporarily fixed. Therefore, when the thermocompression bonding apparatus includes a
このため、図15(a)の実装装置1として例示するような、ボンディングヘッド7が熱圧着する仮圧着積層半導体Luのみを支持および加熱するバックアップステージ4(図15(b)を備えた実装装置が出現している(例えば特許文献1)。このような実装装置では、バックアップステージ4はボンディングヘッド7に対向する位置に固定し、基板Wの周縁部を保持部80で把持して移動させる機能を有した基板保持手段8により、基板Wを移動させることで熱圧着対象の仮圧着積層半導体Luを変更する構成となっている。
For this reason, as illustrated as the
図15(a)に示すような実装装置1を用いて、基板W面上に仮固定された仮圧着積層半導体Luを熱圧着するのに際して、ボンディングヘッド7の加熱温度と加圧力の設定およびバックアップステージ4の加熱温度の設定が同じであるにも係らず、熱圧着後の三次元実装半導体Lcの実装品質に差が生じることがある。例えば、図16に示す基板Wの中心付近Cの三次元実装半導体Lc(C)と、基板外周部付近E1の三次元実装半導体Lc(E1)で実装品質に差が生じることがある。更に、基板外周部E1と基板外周部E2は基板Wの中心部Cからの位置関係は等しいにも係らず、三次元実装半導体Lc(E1)と三次元実装半導体Lc(E2)にも実装品質差が生じることがある。
When the temporary press-bonded laminated semiconductor Lu temporarily fixed on the substrate W surface is thermocompression-bonded using the
本発明は上記課題に鑑みてなされたものであり、基板上の複数個所に仮圧着状態で積層された半導体チップを熱圧着して実装するのに際して、基板の位置による実装品質差を抑制する実装装置および実装方法を提供するものである。 The present invention has been made in view of the above-described problem, and mounting that suppresses a difference in mounting quality depending on the position of the substrate when mounting the semiconductor chips laminated in a plurality of places on the substrate in a temporarily pressed state by thermocompression bonding. An apparatus and a mounting method are provided.
上記の課題を解決するために、請求項1に記載の発明は、
基板上の複数位置に仮圧着された半導体チップを熱圧着する実装装置であって、
1個以上の半導体チップを含む領域を加圧領域として加熱して押圧する機能を有するボンディングヘッドと、前記加圧領域において、前記基板を反対面から支持するとともに加熱する機能を有するバックアップステージと、
前記基板の周縁部を把持する保持部を有し、前記基板の位置を調整する機能を有する基板保持手段とを備え、
前記ボンディングヘッドと前記バックアップステージの間に配置される半導体チップを熱圧着するのに際して、熱圧着対象の半導体チップの前記基板面内における位置、および前記保持部が前記基板を把持する位置に応じて、熱圧着時の前記バックアップステージの設定温度を調整する機能を有する実装装置である。
In order to solve the above problems, the invention described in
A mounting device for thermocompression bonding of semiconductor chips temporarily bonded to a plurality of positions on a substrate,
A bonding head having a function of heating and pressing an area including one or more semiconductor chips as a pressure area, and a backup stage having a function of supporting and heating the substrate from the opposite surface in the pressure area;
A holding unit for holding a peripheral portion of the substrate, and a substrate holding unit having a function of adjusting the position of the substrate,
When the semiconductor chip disposed between the bonding head and the backup stage is subjected to thermocompression bonding, the position of the semiconductor chip to be thermocompression bonded in the substrate surface and the position where the holding unit grips the substrate The mounting apparatus has a function of adjusting the set temperature of the backup stage during thermocompression bonding.
請求項2に記載の発明は、請求項1に記載の実装装置であって、
前記バックアップステージにパルスヒート可能なヒータが内蔵されている実装装置である。
Invention of
It is a mounting apparatus in which a heater capable of pulse heating is built in the backup stage.
請求項3に記載の発明は、
基板上の複数位置に仮圧着された半導体チップを熱圧着する実装方法であって、
1個以上の半導体チップを含む領域を加圧領域として加熱して押圧するボンディングヘッドと、前記加圧領域において、前記基板を反対面から支持するとともに加熱するバックアップステージと、前記基板周縁部を把持する保持部を有し、前記基板の位置を調整する機能を有する基板保持手段とを用い、
前記ボンディングヘッドと前記バックアップステージの間に配置される半導体チップを熱圧着するのに際して、熱圧着対象の半導体チップの前記基板面内における位置、および前記保持部が前記基板を把持する位置に応じて、熱圧着時の前記バックアップステージの設定温度を調整する実装方法である。
The invention according to
A mounting method for thermocompression bonding a semiconductor chip temporarily bonded to a plurality of positions on a substrate,
A bonding head that heats and presses an area including one or more semiconductor chips as a pressurizing area, a backup stage that supports and heats the substrate from the opposite surface in the pressurizing area, and grips the peripheral edge of the substrate Using a substrate holding means having a function of adjusting the position of the substrate,
When the semiconductor chip disposed between the bonding head and the backup stage is subjected to thermocompression bonding, the position of the semiconductor chip to be thermocompression bonded in the substrate surface and the position where the holding unit grips the substrate This is a mounting method for adjusting the set temperature of the backup stage during thermocompression bonding.
請求項4に記載の発明は、請求項3に記載の実装方法であって、
前記基板に仮圧着された半導体チップは、2段以上の積層状態で仮圧着されているものであることを特徴とする実装方法である。
Invention of
The mounting method is characterized in that the semiconductor chip temporarily bonded to the substrate is temporarily bonded in a stacked state of two or more stages.
請求項5に記載の発明は、請求項3または請求項4に記載の実装方法であって、
前記基板上の半導体チップは、未硬化の熱硬化性接着フィルムを介して仮圧着されているものであることを特徴とする実装方法である。
Invention of Claim 5 is the mounting method of
The mounting method is characterized in that the semiconductor chip on the substrate is temporarily press-bonded via an uncured thermosetting adhesive film.
本発明により、基板上の複数位置に仮圧着状態で積層された半導体チップを熱圧着して実装するのに際して、基板の位置による実装品質差が生じることを抑制できる。 According to the present invention, it is possible to suppress a difference in mounting quality due to the position of the substrate when the semiconductor chips stacked in a temporarily pressed state are mounted by thermocompression bonding at a plurality of positions on the substrate.
本発明の実施形態について、図面を用いて説明する。
本発明の一実施形態に係る実装装置の基本構成は、図15(a)に示した実装装置1であり、図1にブロック図を示した制御構成を有している。
Embodiments of the present invention will be described with reference to the drawings.
The basic configuration of a mounting apparatus according to an embodiment of the present invention is the mounting
まず、図15(a)に基本構成を示した実装装置1について説明する。図1の説明において、図の左右方向をX方向、これに直交する奥行き方向をY方向、上下方向をZ方向、Z軸を中心として回転する方向をθ方向として説明する。
First, the mounting
実装装置1は、図15(b)に示したような、基板Wに仮固定された仮圧着積層半導体Luを熱圧着するものである。本実施形態において、基板Wとしてシリコンウェハを想定しているが本発明の対象はこれに限定されるものではなく、非シリコン系半導体、セラミックスおよびガラスエポキシ等を材質とする基板であってもよい。更に、シリコンウェハ等の薄板にサポート基板を貼り合せた積層基板であってもよい。
The mounting
仮圧着積層半導体Luは図10に示したようにバンプBが形成された面側に未硬化の熱硬化性接着剤Rが設けられ、バンプBが形成された面の反対側にバンプBに(貫通電極を経て)継がる電極Eを設けた半導体チップCを仮圧着積層したものである。なお、仮圧着は熱硬化性接着剤Rを硬化開始温度以下で加熱して軟化させた状態で圧着するものである。ここで、熱硬化性接着剤Rとしては、熱硬化性樹脂を主成分とする非導電性フィルム(以下NCFと記す)を想定しているが、これに限定されるものではなく非導電性ペースト(NCP)であってもよい。また、仮圧着積層半導体Luとして、本実施形態では、図11(a)に示す様な、最下層に演算処理チップCpを配して、その上にメモリーチップCmを複数積層する構成となっているが、これに限定されるものではない。 As shown in FIG. 10, the pre-bonded laminated semiconductor Lu is provided with an uncured thermosetting adhesive R on the surface side on which the bump B is formed, and on the opposite side of the surface on which the bump B is formed ( A semiconductor chip C provided with an electrode E to be connected (through a through electrode) is provisionally pressure-bonded and laminated. In addition, temporary crimping | crimping is crimped | bonded in the state which heated and hardened the thermosetting adhesive R below the curing start temperature. Here, the thermosetting adhesive R is assumed to be a nonconductive film (hereinafter referred to as NCF) mainly composed of a thermosetting resin, but is not limited to this and is not a nonconductive paste. (NCP) may be used. Further, in the present embodiment, as the pre-bonded laminated semiconductor Lu, as shown in FIG. 11A, an arithmetic processing chip Cp is arranged in the lowermost layer, and a plurality of memory chips Cm are laminated thereon. However, it is not limited to this.
実装装置1は、基台2、XYθ可動機構3、バックアップステージ4、フレーム5、圧着ユニット6、ボンディングヘッド7および基板保持手段8により構成され、制御部10によって各構成要素は制御される。
The mounting
基台2は実装装置1を構成する主な構造体であり、XYθ可動機構3、バックアップステージ4およびフレーム5を支持している。
The
XYθ可動機構3は、基板保持手段8によって把持された基板Wを(基板W面方向の)任意の位置に移動させるものである。図15(a)の実装装置1においては、基台2に対しY方向に移動可能なY方向可動部3aを設け、Y方向可動部3a上にX方向可動部3bを設け、X方向可動部3b上にθ方向可動部3cを設けた構成となっているが、これに限定されるものではなく、X、Yおよびθの各方向の位置調整が可能な構成であれば良い。ただし、XYθ可動機構3の可動範囲内において、XYθ可動機構3がバックアップステージ4に接触しない構造である必要がある。
The XYθ
バックアップステージ4は、ボンディングヘッド7により基板W上の半導体チップCを熱圧着する際に半導体チップCが仮固定されていない裏面から基板Wを支持するものであり、図示しない吸着機構により基板Wを吸着保持する機能を備えていることが望ましい。バックアップステージ4はヒータを内臓している。このヒータは、ボンディングヘッド7による熱圧着時に基板W側から加熱を行うものであり、急速加熱可能なものが望ましく、パルスヒート可能なセラミックヒータ等が好適である。
バックアップステージ4の上面は、ボンディングヘッド7によって押圧される領域を支持する形状である。ボンディングヘッド7の押圧面とバックアップステージ4の上面は一対を成すことになるので、基板Wの位置とは無関係に同一の平行度で加圧を行うことができる。
The
The upper surface of the
フレーム5は、圧着ユニット6を支持するものである。図15(a)の実装装置1において、支持フレーム5は門型形状としている。これは、圧着ユニット6による加圧力が大きな場合にも適しているためである。
The frame 5 supports the crimping
圧着ユニット6は、ボンディングヘッド7をZ軸方向に移動させるものである。圧着ユニット6は、図示しないサーボモータとボールねじとから構成される。圧着ユニット6は、サーボモータによってボールねじを回転させることによりボールねじの軸方向の駆動力を発生するように構成されている。圧着ユニット6は、ボールねじの軸方向がバックアップステージ4の上面に対して垂直なZ方向になるように支持フレーム5に取り付けられている。つまり、圧着ユニット6は、Z方向の駆動力(加圧力)を発生できるように構成されている。圧着ユニット6は、サーボモータの出力を制御することによりZ方向の加圧力を任意に設定できるように構成されている。なお、本実施形態において、圧着ユニット6は、サーボモータとボールねじの構成としたが、これに限定されるものではなく、空圧アクチュエータ、油圧アクチュエータやボイスコイルモータから構成してもよい。
The crimping
ボンディングヘッド7は、圧着ユニット6の駆動力を半導体チップCに伝達するとともに、半導体チップCを加圧して熱圧着を行うものである。ボンディングヘッド7には、半導体チップCを加熱するためのヒータが内蔵されている。このヒータも、バックアップステージ4に内蔵するヒータと同様、急速加熱可能なものが望ましく、セラミックヒータ等が好適である。
The
ボンディングヘッド7は、圧着ユニット6を構成している図示しないボールねじナットに取り付けられている。つまり、ボンディングヘッド7は、バックアップステージ4と平行に対向するように配置されている。すなわち、ボンディングヘッド7は圧着ユニット6によってZ軸方向に移動されることで、バックアップステージ4に近接する。
The
基板保持手段8は、XYθ可動機構3に設けられ、基板Wの周縁部を保持部80により部分的に把持するものである。基板保持手段8に把持された基板Wは、XYθ可動機構3によって任意な位置に移動し、Z軸を中心に回転させることができる。このような動作により、ボンディングヘッド7とバックアップステージ4によって押圧される領域に、熱圧着対象の半導体チップCのXY位置およびθ方向が合うよう、基板Wが配置される。なお、熱圧着対象の半導体チップCをボンディングヘッド7と位置合わせするのに際して、図示していないが、画像認識手段9を用いることが望ましい。
The substrate holding means 8 is provided in the XYθ
基板保持手段8を構成する保持部80は、基板Wの周縁部を部分的に把持するものであり、保持部80は1個でも良いが、安定的に把持するためには複数個設けることが望ましい。また、保持部80は基板Wを確実に把持するために、吸着機能を備えていることが望ましいが、マイクロ吸盤や粘着物質により把持力を増す構成としてもよい。一方において、保持部80を介した伝熱影響は少ないほど好ましく、保持部80の熱伝導率は1w/mk以下であることが望ましい。
The holding
制御部10は、図1に示すように、XYθ可動機構3、バックアップステージ4、圧着ユニット6、ボンディングヘッド7、基板保持手段8と接続されており、実装装置1が画像認識手段9を備えている場合は画像認識手段9とも接続される。
As shown in FIG. 1, the
制御部10は、実体的には、CPU、ROM、HDD等がバスで接続される構成であってもよく、あるいはワンチップのLSIからなる構成であっても良い。制御部10は接続先から信号を取得したり制御するために種々のプログラムやデータが格納されている。
The
制御部10は、XYθ可動機構3に接続され、Y方向可動部3a、X方向可動部3b、θ方向可動部3cを個々に制御して、XYθ可動機構3に設けられた基板保持手段8の位置情報を入手するとともに、X方向、Y方向、およびθ方向の移動量を制御することができる。
The
制御部10は、バックアップステージ4に接続され、バックアップステージ4に内蔵されたヒータを制御することができる。
The
制御部10は、圧着ユニット6に接続され、圧着ユニット6のZ方向への加圧力を制御することができる。
The
制御部10は、ボンディングヘッド7に接続され、ボンディングヘッド7に内蔵されたヒータを制御することができる。
The
制御部10は、基板保持手段8に接続され、保持部80による基板Wの吸着把持有無およびバックアップステージ4の上面に対する把持基板Wの高さ制御を行なうことができる。
The
また、実装装置1が画像認識手段9を備える場合、制御部10は画像認識手段9に接続され、画像認識手段9の位置制御を行うとともに画像信号を取得することができる。
When the mounting
本実施形態では、制御部10は、半導体ウェハからなる基板Wに仮固定されている仮圧着積層半導体Luを順次熱圧着するに際して、基板W内における位置に応じて、バックアップステージ4のヒータの設定温度を調整する機能を有している。すなわち、図2に示すような(Xn、Yn)からなる位置情報(図2においてnは1、2、3、4、5のいずれか)に応じて、バックアップステージ4を加熱する際の設定温度を変更する機能を有している。
In the present embodiment, the
バックアップステージ4の設定温度を決定するに際しては、まず、基板W内の位置による放熱性を考慮すると良い。例えば図3(a)に示す基板W中心付近にある仮圧着積層半導体Luを熱圧着する際に基板Wに達した熱は面内各方向に伝熱して放熱するのに対して、図3(b)の示す基板W周辺にある基板Wに仮固定されている仮圧着積層半導体Luを順次熱圧着するに際して、基板W内における位置に基板Wに達した熱は空気の断熱性の影響で伝熱し難い方向を有した放熱となる。このため、基板W周辺部の仮圧着積層半導体Luを熱圧着する際の、バックアップステージ4の設定温度は中心部よりも低く設定する必要がある。
When determining the set temperature of the
更に、基板W内の位置による放熱性に加えて、保持部80が基板Wを把持する位置も考慮すると良い。すなわち、保持部80の材質は一般的に空気より伝熱性が高いので、図4(a)と図4(b)に示すように、基板W中心からの距離が等しい位置であっても、近くに保持部80がある方が放熱しやすいので、仮圧着積層半導体Luを熱圧着する際の、バックアップステージ4の設定温度を上げることが望ましい。したがって、基板Wに仮固定されている仮圧着積層半導体Luを順次熱圧着するに際して、保持部80が基板Wを把持する位置を考慮して、基板W内における位置によりバックアップステージ4の設定温度を調整する必要がある。このため、図5(a)と図5(b)では、基板Wの位置が同じであっても、基板Wに仮固定されている仮圧着積層半導体Luを熱圧着する際のバックアップステージ4の設定温度は異なる。すなわち、同じ基板W周辺部であっても、仮圧着積層半導体Luを熱圧着する際の、バックアップステージ4の設定温度は、保持部80付近では熱流出があるため、高く設定する必要がある。
Furthermore, in addition to the heat dissipation by the position in the substrate W, the position where the holding
ここで、基板W内の位置に応じた設定温度を決定するのに際して、上記の放熱性をシミュレーション演算のみによって求めてもよいし、仮圧着積層半導体Luの層間の温度測定をしながら実験的に求めてもよい。更に、シミュレーション演算と実験を組合わせてもよい。 Here, when determining the set temperature according to the position in the substrate W, the heat dissipation may be obtained only by a simulation calculation, or experimentally while measuring the temperature between the layers of the temporary press-bonded laminated semiconductor Lu. You may ask for it. Furthermore, you may combine simulation calculation and experiment.
なお、熱圧着対象となる仮圧着積層半導体Luの基板Wの位置および保持部80が基板Wを把持する位置は、基板保持手段8を設けたXYθ可動機構3の位置情報から演算して求めることも可能であるが、画像認識手段9による画像情報から求めてもよい。また、画像認識手段9で基板WのアライメントマークMの位置情報を取得して、XYθ可動機構3の位置情報を修正してもよい。
In addition, the position of the substrate W of the temporary press-bonded laminated semiconductor Lu to be subjected to thermocompression bonding and the position where the holding
実装装置1による熱圧着動作については、図6および図7を用いて説明する。図6および図7は、実装装置1により、図2に示した基板WのY3行にある仮圧着積層半導体Luを(X1、Y3)から熱圧着して行く際の断面図を示したものである。
The thermocompression bonding operation by the mounting
まず、図6(a)は(X1、Y3)の仮圧着積層半導体Luの熱圧着を開始した状態であり、この状態になった段階でボンディングヘッド7およびバックアップステージ4は所定の設定温度に加熱される。ここで、仮圧着積層半導体Luが4層以下の半導体チップからなる場合は、バンプBを形成しているハンダの溶融と熱硬化性接着剤Rの硬化は、主にボンディングヘッド7による加熱により行なわれ、バックアップステージ4による加熱は補助的なものである。しかし、仮圧着積層体Luが5層以上の場合はハンダ溶融温度以上に設定することが望ましく、8層以上であればハンダ溶融店以上にすることは必須である。
First, FIG. 6A shows a state in which thermocompression bonding of the temporary press-bonded laminated semiconductor Lu of (X1, Y3) is started. At this stage, the
熱圧着が完了した状態が図6(b)であり、この段階でこの後にボンディングヘッド7およびバックアップステージ4は降温されるとともに、ボンディングヘッド7が上昇してから、保持部80が上昇して基板Wがバックアップステージ4から離れる。その状態が図6(c)であり、この状態からXYθ可動機構3により基板Wを保持した保持部80が移動し、ボンディングヘッド7とバックアップステージ4の間には、(X2、Y3)の仮圧着積層半導体Luが配置される(図7(d))。それから、保持部80が基板Wがバックアップステージ4に密着するまで下降(図7(e))してから、ボンディングヘッド7が更に下降してボンディングヘッド7が仮圧着積層半導体Luの最上部に接触(図7(f))した後に、ボンディングヘッド7による熱圧着を開始する。
FIG. 6B shows a state where the thermocompression bonding is completed. At this stage, the
なお、(X2、Y3)の仮圧着積層半導体Luの熱圧着開始に際して、ボンディングヘッド7およびバックアップステージ4は所定の設定温度に加熱されが、この際のバックアップステージ4の設定温度は前述の説明のとおり、(X1、Y3)の仮圧着積層半導体Luの熱圧着とは異なる温度に調整することが望ましい。特に、バックアップステージ4の設定温度が高いほど、基板W内における位置に応じた調整が実装品質均一化には必要になる。すなわち、仮圧着積層体Luの積層数が多いほど基板W内における位置に応じた調整が必要となり、特に8層以上の積層においては必須となる。
Note that when the thermocompression bonding of the (X2, Y3) pre-bonded laminated semiconductor Lu is started, the
ところで、バックアップステージ4の設定温度のみならず、ボンディングヘッド7の設定温度も調整しても良い。図7(f)の状態から熱圧着を実施した後は、図6(b)から図7(e)と同様な動作により、仮圧着積層半導体Luを順次熱圧着して行けばよい。
なお、ここまでの説明において、仮圧着積層半導体Luを1つ単位で熱圧着した例を示したが、ボンディングヘッド7およびバックアップステージ4が2つ以上の仮圧着積層半導体Luを一括で熱圧着しても良い。図8には、別の実施形態として、仮圧着積層半導体Luを2つ同時に熱圧着する例を示す。
Incidentally, not only the set temperature of the
In the description so far, the example in which the temporary press-bonded laminated semiconductor Lu is thermocompression bonded in one unit has been shown. May be. FIG. 8 shows an example in which two pre-bonded laminated semiconductors Lu are thermocompression bonded at the same time as another embodiment.
この例では、ボンディングヘッド7およびバックアップステージ4が仮圧着積層半導体Luを2つ同時に熱圧着できない位置も生じ、仮圧着積層半導体Luを1しか熱圧着しない位置では過熱状態となることもある。このような場合においては、仮圧着積層半導体Luの基板W内の位置および保持部80が基板Wを把持する位置に加えて、一度に熱圧着する仮圧着積層半導体Luの数に応じて、バックアップステージ4の設定温度を調整必要があり、必要に応じてボンディングヘッド7の設定温度も調整する必要がある。
In this example, there may be a position where the
以上のようにバックアップステージ4(場合によっては、これに加えてボンディングヘッド7)の設定温度を調整することにより、基板Wの位置によらず仮圧着積層半導体Luを熱圧着する際の積層上下間の温度条件をほぼ同一にして、実装品質差が生じることを抑制できる。この効果は、基板Wの熱伝導率が大きい場合に大きく、厚みが400μm以上2mm以下のシリコン基板や、サポート基板上にシリコン薄板を積層した積層基板を用いる場合において顕著な効果が得られている。 As described above, by adjusting the set temperature of the backup stage 4 (in some cases, in addition to this, the bonding head 7), the upper and lower layers of the temporary press-bonded laminated semiconductor Lu when thermocompression bonding is performed regardless of the position of the substrate W. It is possible to suppress the occurrence of mounting quality differences by making the temperature conditions substantially the same. This effect is large when the thermal conductivity of the substrate W is large, and a remarkable effect is obtained when a silicon substrate having a thickness of 400 μm to 2 mm or a laminated substrate in which a silicon thin plate is laminated on a support substrate is used. .
ところで、ここまでの説明において、熱硬化性接着剤Rは半導体チップのバンプ面側に形成することを前提としているが、これに限定するものではなく、半導体チップおよび基板の電極E側に形成されたものであってもよい。 By the way, in the description so far, it is assumed that the thermosetting adhesive R is formed on the bump surface side of the semiconductor chip. However, the present invention is not limited to this, and is formed on the semiconductor chip and the electrode E side of the substrate. It may be.
更には、熱硬化性接着剤Rを用いずに、バンプBのハンダによる粘性を利用して半導体チップを仮圧着積層するような例においても、実装品質差を抑制する観点から、本発明は有効である。 Furthermore, the present invention is effective from the viewpoint of suppressing a difference in mounting quality even in an example in which a semiconductor chip is temporarily press-bonded and laminated using the viscosity of the bump B without using the thermosetting adhesive R. It is.
1 実装装置(本圧着装置)
2 基台
3 XYθ可動機構
3a Y方向可動部
3b X方向可動部
3c θ方向可動部
4 バックアップステージ
5 フレーム
6 圧着ユニット
7 ボンディングヘッド
8 基板保持手段
9 画像認識手段
10 制御部
80 保持部
B バンプ
C 半導体チップ
Cm メモリーチップ(半導体チップ)
Cp 演算処理チップ(半導体チップ)
E 電極
Lu 仮圧着積層半導体
Lc 三次元実装半導体
TF 伝熱
W 基板
1 Mounting device (main crimping device)
2
4 Backup stage 5
Cp arithmetic processing chip (semiconductor chip)
E electrode Lu pre-bonded laminated semiconductor Lc three-dimensional mounting semiconductor TF heat transfer W substrate
Claims (5)
1個以上の半導体チップを含む領域を加圧領域として加熱して押圧する機能を有するボンディングヘッドと、
前記加圧領域において、前記基板を反対面から支持するとともに加熱する機能を有するバックアップステージと、
前記基板の周縁部を把持する保持部を有し、前記基板の位置を調整する機能を有する基板保持手段とを備え、
前記ボンディングヘッドと前記バックアップステージの間に配置される半導体チップを熱圧着するのに際して、
熱圧着対象の半導体チップの前記基板面内における位置、および前記保持部が前記基板を把持する位置に応じて、熱圧着時の前記バックアップステージの設定温度を調整する機能を有する実装装置。 A mounting device for thermocompression bonding of semiconductor chips temporarily bonded to a plurality of positions on a substrate,
A bonding head having a function of heating and pressing a region including one or more semiconductor chips as a pressure region;
In the pressure region, a backup stage having a function of supporting and heating the substrate from the opposite surface;
A holding unit for holding a peripheral portion of the substrate, and a substrate holding unit having a function of adjusting the position of the substrate,
In thermocompression bonding of a semiconductor chip disposed between the bonding head and the backup stage,
A mounting apparatus having a function of adjusting a set temperature of the backup stage at the time of thermocompression bonding according to a position in a substrate surface of a semiconductor chip to be thermocompression bonded and a position at which the holding unit holds the substrate.
前記バックアップステージにパルスヒート可能なヒータが内蔵されている実装装置。 The mounting apparatus according to claim 1,
A mounting apparatus in which a heater capable of pulse heating is built in the backup stage.
1個以上の半導体チップを含む領域を加圧領域として加熱して押圧するボンディングヘッドと、
前記加圧領域において、前記基板を反対面から支持するとともに加熱するバックアップステージと、
前記基板周縁部を把持する保持部を有し、前記基板の位置を調整する機能を有する基板保持手段とを用い、
前記ボンディングヘッドと前記バックアップステージの間に配置される半導体チップを熱圧着するのに際して、
熱圧着対象の半導体チップの前記基板面内における位置、および前記保持部が前記基板を把持する位置に応じて、熱圧着時の前記バックアップステージの設定温度を調整する実装方法。 A mounting method for thermocompression bonding a semiconductor chip temporarily bonded to a plurality of positions on a substrate,
A bonding head that heats and presses an area including one or more semiconductor chips as a pressure area;
A backup stage for supporting and heating the substrate from the opposite surface in the pressure region;
Using a substrate holding means having a holding portion for holding the peripheral edge of the substrate and having a function of adjusting the position of the substrate;
In thermocompression bonding of a semiconductor chip disposed between the bonding head and the backup stage,
A mounting method for adjusting a set temperature of the backup stage at the time of thermocompression bonding according to a position of the semiconductor chip to be thermocompression bonded in the substrate surface and a position at which the holding portion holds the substrate.
前記基板に仮圧着された半導体チップは、2段以上の積層状態で仮圧着されているものであることを特徴とする実装方法。 The mounting method according to claim 3,
A mounting method, wherein the semiconductor chip temporarily bonded to the substrate is temporarily bonded in a laminated state of two or more stages.
前記基板上の半導体チップは、未硬化の熱硬化性接着フィルムを介して仮圧着されているものであることを特徴とする実装方法。 The mounting method according to claim 3 or 4, wherein:
The semiconductor chip on the said board | substrate is what is temporarily crimped | bonded via the uncured thermosetting adhesive film, The mounting method characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017028718A JP6863767B2 (en) | 2017-02-20 | 2017-02-20 | Mounting device and mounting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017028718A JP6863767B2 (en) | 2017-02-20 | 2017-02-20 | Mounting device and mounting method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018137262A true JP2018137262A (en) | 2018-08-30 |
JP6863767B2 JP6863767B2 (en) | 2021-04-21 |
Family
ID=63365353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017028718A Active JP6863767B2 (en) | 2017-02-20 | 2017-02-20 | Mounting device and mounting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6863767B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112997286A (en) * | 2019-04-15 | 2021-06-18 | 株式会社新川 | Packaging device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335391A (en) * | 1997-05-29 | 1998-12-18 | Matsushita Electric Ind Co Ltd | Heating of substrate |
WO2010050209A1 (en) * | 2008-10-31 | 2010-05-06 | 東レ株式会社 | Method and apparatus for bonding electronic component and flexible film substrate |
JP2013232571A (en) * | 2012-05-01 | 2013-11-14 | Shinko Electric Ind Co Ltd | Method of manufacturing electronic device and electronic component mounting device |
JP2016162920A (en) * | 2015-03-03 | 2016-09-05 | 東レエンジニアリング株式会社 | Mounting device and mounting method |
-
2017
- 2017-02-20 JP JP2017028718A patent/JP6863767B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335391A (en) * | 1997-05-29 | 1998-12-18 | Matsushita Electric Ind Co Ltd | Heating of substrate |
WO2010050209A1 (en) * | 2008-10-31 | 2010-05-06 | 東レ株式会社 | Method and apparatus for bonding electronic component and flexible film substrate |
JP2013232571A (en) * | 2012-05-01 | 2013-11-14 | Shinko Electric Ind Co Ltd | Method of manufacturing electronic device and electronic component mounting device |
JP2016162920A (en) * | 2015-03-03 | 2016-09-05 | 東レエンジニアリング株式会社 | Mounting device and mounting method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112997286A (en) * | 2019-04-15 | 2021-06-18 | 株式会社新川 | Packaging device |
Also Published As
Publication number | Publication date |
---|---|
JP6863767B2 (en) | 2021-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017135397A5 (en) | ||
JP6349540B2 (en) | Semiconductor chip mounting apparatus and semiconductor device manufacturing method | |
US10847434B2 (en) | Method of manufacturing semiconductor device, and mounting apparatus | |
TWI728086B (en) | Installation device and installation method | |
TW201705323A (en) | Mounting device and mounting method | |
JP6234277B2 (en) | Crimping head, mounting apparatus and mounting method using the same | |
JP2015084388A (en) | Mounted component housing tool, multi-component mounting device, and multi-component mounting method | |
WO2016158935A1 (en) | Method for manufacturing semiconductor device, semiconductor mounting device, and memory device manufactured by method for manufacturing semiconductor device | |
JP6643198B2 (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
TWI727082B (en) | Install the device | |
JP6863767B2 (en) | Mounting device and mounting method | |
KR102221588B1 (en) | Apparatus for Bonding Semiconductor Chip and Method for Bonding Semiconductor Chip | |
JP2016152393A (en) | Mounting device and mounting method | |
WO2019065394A1 (en) | Mounting device | |
JP6789791B2 (en) | Semiconductor device manufacturing equipment and manufacturing method | |
JP2014033100A (en) | Mounting method | |
JP2002026250A (en) | Manufacturing method of laminated circuit module | |
JP7317354B2 (en) | Mounting equipment | |
TW202027201A (en) | Mounting device and mounting method wherein the semiconductor chip temporarily fixed on the substrate via an adhesive material containing thermosetting resin is mounted by thermocompression bonding | |
JP2019110187A (en) | Mounting device and mounting method | |
JP2020074384A (en) | Mounting device and mounting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6863767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |