JP2018134152A

JP2018134152A - 遊技機

Info

Publication number: JP2018134152A
Application number: JP2017029407A
Authority: JP
Inventors: 康平今井; Kohei Imai; 智裕久保田; Tomohiro Kubota
Original assignee: Heiwa Corp
Current assignee: Heiwa Corp
Priority date: 2017-02-20
Filing date: 2017-02-20
Publication date: 2018-08-30

Abstract

【課題】本発明は、効率的にエラーを検出できる遊技機を提供することを目的とする。【解決手段】遊技機１００は、電波エラーに係る第一事象を検出可能な電波センサ１７４ａおよび遊技球の入賞に係る第二事象を検出可能な第１大入賞口検出スイッチ１２６ｓを少なくとも含む複数の検出手段が接続されるインタフェース回路３ｂを備え、インタフェース回路３ｂは、複数の検出手段（例えば、電波センサ１７４ａ、第１大入賞口検出スイッチ１２６ｓおよび第２大入賞口検出スイッチ１２８ｓ）の異常に係る第三事象を検知可能な異常状態検知部６７と、電波センサ１７４ａからの入力に応じた信号を出力可能な出力端子ＯＵＴ３と、第１大入賞口検出スイッチからの入力に応じた信号を出力可能な出力端子ＯＵＴ１と、異常状態検知部６７の検知に応じた検知信号を出力可能な異常検知出力端子ＯＵＴＥとを有している。【選択図】図６

Description

本発明は、弾球遊技機（パチンコ機）に代表される遊技機に関する。

各種エラーを報知するための優先順位が設定された遊技機が知られている（例えば特許文献１）。また、磁気センサが断線した場合に、磁気検出信号が入力されているときの論理状態が維持される遊技機が知られている（例えば特許文献２）。

特開２０１６−１３３８８号公報特開２０１５−１１００６８号公報

本発明の目的は、効率的にエラーを検出できる遊技機を提供することにある。

上記目的を達成するために、本発明の一態様による遊技機は、所定の異常に係る第一事象を検出可能な第一検出手段および遊技球の入賞に係る第二事象を検出可能な第二検出手段を少なくとも含む複数の検出手段が接続されるインタフェース回路を備え、前記インタフェース回路は、複数の前記検出手段の異常に係る第三事象を検知可能な検知手段と、前記第一検出手段からの入力に応じた信号を出力可能な第一出力端子と、前記第二検出手段からの入力に応じた信号を出力可能な第二出力端子と、前記検知手段の検知に応じた検知信号を出力可能な検知信号出力端子とを有することを特徴とする。

上記本発明の一態様による遊技機は、前記インタフェース回路を有し、前記検知信号に基づいて異常信号を生成する異常信号生成手段と、前記第一検出手段が前記第一事象を検出すること、または前記異常信号生成手段が前記異常信号を生成することに起因してエラーを報知可能な報知手段とを備え、前記報知手段は、前記異常信号の生成に起因するエラーよりも前記第一事象の検出に起因するエラーを優先して報知するように構成され、前記第一検出手段に生じた前記第三事象に基づく異常信号に起因するエラーを、前記第一事象の検出に起因するエラーの報知と同じ報知態様で報知した場合には、該第三事象が解除されてから所定時間経過後に、前記報知態様による該エラーの報知を終了してもよい。

本発明の一態様によれば、効率的にエラーを検出できる。

扉が開放された状態を示す遊技機１００の斜視図である。遊技機１００の正面図である。遊技機１００に設けられた遊技盤１０８の正面図である。遊技の進行を制御する制御手段の内部構成を示すブロック図である。遊技機１００に設けられたスイッチ異常信号生成部３３０ｄの回路ブロック図である。スイッチ異常信号生成部３３０ｄに設けられたインタフェース回路３ｂの回路構成を示す図である。各検出スイッチ１１８ｓ〜１２６ｓの少なくともいずれか１つに断線が発生した場合のエラー報知の制御について説明する図である。電波センサ１７４ａが電波を検出した場合のエラー報知の制御について説明する図である。電波センサ１７４ａに断線が発生した場合のエラー報知の制御について説明する図である。電波センサに断線が発生した場合のエラー報知の制御の比較例について説明する図である。

以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。かかる実施形態に示す寸法、材料、その他具体的な数値等は、発明の理解を容易とするための例示にすぎず、特に断る場合を除き、本発明を限定するものではない。なお、本明細書および図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、また本発明に直接関係のない要素は図示を省略する。

本発明の実施形態の理解を容易にするため、まず、遊技機の機械的構成および電気的構成を簡単に説明し、その後、各種エラーに関する具体的な制御を説明する。

図１は、本実施形態の遊技機１００の斜視図であり、扉が開放された状態を示している。図示のように、遊技機１００は、略矩形状に組まれた四辺によって囲繞空間が形成される外枠１０２と、外枠１０２にヒンジ機構によって開閉自在に取り付けられた中枠１０４と、中枠１０４に、ヒンジ機構によって開閉自在に取り付けられた前枠１０６と、を備えている。

中枠１０４は、外枠１０２と同様に、略矩形状に組まれた四辺によって囲繞空間が形成されており、囲繞空間に遊技盤１０８が保持されている。また、前枠１０６には、ガラス製または樹脂製の透過板１１０が保持されている。そして、中枠１０４および前枠１０６を外枠１０２に対して閉じると、遊技盤１０８と透過板１１０とが所定の間隔を維持して略平行に対面するとともに、遊技機１００の正面側から、透過板１１０を介して遊技盤１０８が視認可能となる。

（遊技機の詳細な構成）
次に、遊技機１００の詳細な構成について図２および図３を用いて説明する。図２では、遊技盤１０８に設けられている釘１３１および風車１３３（いずれも後述する）の図示は省略されている。また、図２では、閉状態の第２始動口１２２、第１大入賞口１２６および第２大入賞口１２８（いずれも後述する）が図示され、図３では、開状態の第２始動口１２２、第１大入賞口１２６および第２大入賞口１２８が図示されている。

図２は、遊技機１００の正面図である。図２に示すように、前枠１０６の下部には、遊技機１００の正面側に突出する操作ハンドル１１２が設けられている。操作ハンドル１１２は、遊技者が回転操作可能に設けられており、遊技者が操作ハンドル１１２を回転させて発射操作を行うと、操作ハンドル１１２の回転角度に応じた強度で、不図示の発射機構によって遊技球が発射される。このようにして発射された遊技球は、遊技盤１０８に設けられたレール１１４ａ，１１４ｂ間を上昇して遊技領域１１６に導かれることとなる。

遊技領域１１６は、遊技盤１０８と透過板１１０との間隔に形成される空間であって、遊技球が流下または転動可能な領域である。図３に示すように、遊技盤１０８には、多数の釘１３１や１つの風車１３３が設けられており、遊技領域１１６に導かれた遊技球が釘１３１や風車１３３に衝突して、不規則な方向に流下、転動するようにしている。なお、図３では、遊技領域１１６に設けられた多数の釘１３１が白丸で図示され、多数の釘１３１のうちの１つの釘１３１のみに参照符号が付されている。

図２および図３に示すように、遊技領域１１６は、発射機構の発射強度に応じて遊技球の進入度合いを互いに異にする第１遊技領域１１６ａおよび第２遊技領域１１６ｂを備えている。第１遊技領域１１６ａは、遊技機１００に正対した遊技者から見て遊技領域１１６の左側に位置し、第２遊技領域１１６ｂは、遊技機１００に正対した遊技者から見て遊技領域１１６の右側に位置している。レール１１４ａ，１１４ｂが遊技領域１１６の左側にあることから、発射機構によって所定の強度未満の発射強度で発射された遊技球は第１遊技領域１１６ａに進入し、所定の強度以上の発射強度で発射された遊技球は第２遊技領域１１６ｂに進入することとなる。

また、遊技領域１１６には、遊技球が入球可能な一般入賞口１１８、第１始動口１２０、第２始動口１２２（図２では不図示）が設けられており、一般入賞口１１８、第１始動口１２０、第２始動口１２２に遊技球が入球すると、それぞれ所定の賞球が遊技者に払い出される。遊技球の入球に基づいて払い出される賞球数は、入賞口ごとに異なっていてもよい。

なお、詳しくは後述するが、第１始動口１２０内には第１始動領域が設けられ、また、第２始動口１２２内には第２始動領域が設けられている。そして、第１始動口１２０または第２始動口１２２に遊技球が入球して第１始動領域または第２始動領域に遊技球が進入すると、予め設けられた複数の特別図柄の中からいずれか一の特別図柄を決定するための抽選が行われる。各特別図柄には、遊技者にとって有利な大役遊技の実行可否や、以後の遊技状態をどのような遊技状態にするかといった種々の遊技利益が対応付けられている。したがって、遊技者は、第１始動口１２０または第２始動口１２２に遊技球が入球すると、所定の賞球を獲得するのと同時に、種々の遊技利益を受ける権利獲得の機会を獲得することとなる。

第１始動口１２０は、遊技領域１１６の下部であって、第１遊技領域１１６ａを流下する遊技球のみが入球可能であるか、または、第１遊技領域１１６ａに進入した遊技球の方が、第２遊技領域１１６ｂに進入した遊技球よりも進入しやすい位置に配置されている。

また、図３に示すように、第２始動口１２２は、第１始動口１２０の右隣であって第２遊技領域１１６ｂに位置している。第２始動口１２２は、第２遊技領域１１６ｂを流下する遊技球のみが入球可能であるか、または、第２遊技領域１１６ｂに進入した遊技球の方が、第１遊技領域１１６ａに進入した遊技球よりも進入しやすい位置に配置されている。第２始動口１２２は、可動片１２２ａを有する始動可変入賞装置によって構成されており、第２始動口１２２への遊技球の進入容易性が可変するようになっている。具体的には、第２始動口１２２は、可動片１２２ａが開閉可能に設けられており、可動片１２２ａが閉状態にあるときには、第２始動口１２２への遊技球の進入が不可能または困難となっている。これに対して、第２遊技領域１１６ｂに設けられたゲート１２４を遊技球が通過すると、後述する普通図柄の抽選が行われ、この抽選によって当たりに当選すると、可動片１２２ａが所定時間、開状態に制御される。このように、可動片１２２ａが開状態になると、可動片１２２ａが遊技球を第２始動口１２２に導く受け皿として機能し、第２始動口１２２への遊技球の入球が容易となる。

さらに、第２遊技領域１１６ｂには、第２遊技領域１１６ｂを流下する遊技球のみが入球可能であるか、または、第２遊技領域１１６ｂに進入した遊技球の方が、第１遊技領域１１６ａに進入した遊技球よりも進入しやすい位置に第１大入賞口１２６および第２大入賞口１２８が設けられている。なお、以下、第１大入賞口１２６および第２大入賞口１２８をまとめて単に大入賞口ともよぶ。第１大入賞口１２６には、開閉扉１２６ａおよび開閉扉１２６ｂが開閉可能に設けられている。通常、開閉扉１２６ｂが第１大入賞口１２６を閉鎖して、第１大入賞口１２６への遊技球の入球が不可能となっている。また、開閉扉１２６ａは、開閉扉１２６ｂが第１大入賞口１２６を閉鎖している時に下方に向かって下がった状態になっている（図２参照）。これにより、第１大入賞口１２６に遊技球が入球不可能な状態では、開閉扉１２６ａと開閉扉１２６ｂとの間には、第２遊技領域１１６ｂを流下する遊技球が通過可能な空間が生じる。これに対して、前述の大役遊技が実行されると、開閉扉１２６ｂが開放され、開閉扉１２６ａが開閉扉１２６ｂに向かって傾斜した状態に立ち上がる（図３参照）。開閉扉１２６ａの先端と開閉扉１２６ｂの先端との間には、遊技球の直径よりも長さの短い間隙が形成される。このため、開閉扉１２６ａおよび開閉扉１２６ｂが受け皿として機能し、第２遊技領域１１６ｂを流下する遊技球は第１大入賞口１２６への入球が可能となる。そして、第１大入賞口１２６に遊技球が入球すると、所定の賞球が遊技者に払い出される。

また、第２大入賞口１２８は、開閉扉１２８ａが開閉可能に設けられており、通常、開閉扉１２８ｂが第２大入賞口１２８を閉鎖して、第２大入賞口１２８への遊技球の入球が不可能となっている。これに対して、前述の大役遊技が実行されると、開閉扉１２８ａが開放されて、開閉扉１２８ａが受け皿として機能し、第２大入賞口１２８への遊技球の入球が可能となる。そして、第２大入賞口１２８に遊技球が入球すると、所定の賞球が遊技者に払い出される。大入賞口への遊技球の入球に基づいて払い出される賞球数は、大入賞口ごとに異なっていてもよい。

第１遊技領域１１６ａには、第１始動口１２０の左側に２つの一般入賞口１１８が設けられている。また、第２遊技領域１１６ｂには、第１大入賞口１２６と第２始動口１２２との間に１つの一般入賞口１１８が設けられている。

図３に示すように、第１遊技領域１１６ａには、２つの一般入賞口１１８を挟んで、遊技球を遊技領域１１６から遊技盤１０８の背面側に排出する２つの排出口１３０が設けられている。２つの排出口１３０の一方は、一般入賞口１１８の左上に隣接して設けられ、２つの排出口１３０の他方は、遊技領域１１６の最下部の中心部（第１始動口１２０の直下）に設けられている。また、第２遊技領域１１６ｂには、一般入賞口１１８の下方に１つの排出口１３０が設けられている。複数の排出口１３０により、一般入賞口１１８、第１始動口１２０、第２始動口１２２、第１大入賞口１２６、第２大入賞口１２８のいずれにも入球しなかった遊技球が、遊技領域１１６から遊技盤１０８の背面側に排出される。

そして、遊技機１００には、遊技の進行中等に演出を行う演出装置として、液晶表示装置からなる演出表示装置２００、可動装置からなる演出役物装置２０２、さまざまな点灯態様や発光色に制御される複数のランプからなる演出照明装置２０４および枠部照明装置２４０、スピーカからなる音声出力装置２０６、遊技者の操作を受け付けるとともに、振動による演出を行う演出操作装置２０８が設けられている。

演出表示装置２００は、画像を表示する画像表示部からなる演出表示部２００ａを備えており、演出表示部２００ａを、遊技盤１０８の略中央部分において、遊技機１００の正面側から視認可能に配置している。演出表示部２００ａには、図２に示すように演出図柄２１０ａ，２１０ｂ，２１０ｃが変動表示され、演出図柄２１０ａ，２１０ｂ，２１０ｃの停止表示態様によって大役抽選結果が遊技者に報知される変動演出が実行されることとなる。変動演出では、演出表示部２００ａに加えて演出役物装置２０２、演出照明装置２０４、音声出力装置２０６および演出操作装置２０８等の複数の演出装置の動作が行われてもよい。以下、演出役物装置２０２および演出操作装置２０８を「可動体」と総称する場合がある。

演出役物装置２０２は、演出表示部２００ａよりも前面に配置され、通常、遊技盤１０８の背面側に退避しているが、上記の演出図柄２１０ａ，２１０ｂ，２１０ｃの変動表示中などに、演出表示部２００ａの前面まで可動して、遊技者に大当たりの期待感を付与するものである。

演出照明装置２０４は、演出役物装置２０２や遊技盤１０８等に設けられており、演出表示部２００ａに表示される画像等に合わせて、さまざまに点灯制御される。

図２に示すように、音声出力装置２０６は、前枠１０６の上部位置や外枠１０２の最下部位置に設けられ、演出表示部２００ａに表示される画像等に合わせて、遊技機１００の正面側に向けてさまざまな音声を出力する。

演出操作装置２０８は、遊技者の押下操作を受け付ける押下ボタン２０８ａと、遊技者の引き倒しによる入力操作を受け付ける演出レバー２０８ｂと、演出レバー２０８ｂの入力操作に伴って回転する回転部２０８ｃとを有している。押下ボタン２０８ａおよび演出レバー２０８ｂは、遊技者が操作可能な操作装置に相当する。演出操作装置２０８は、遊技機１００の幅方向略中央位置であって、かつ、透過板１１０（図１参照）よりも下方位置に設けられている。演出操作装置２０８は、例えば演出表示部２００ａに表示される画像等に合わせて有効化されるものであり、操作有効時間内に遊技者の操作を受け付けると、当該操作に応じて、さまざまな演出が実行される。

演出操作装置２０８の後ろ側（遊技盤１０８側）には、遊技機１００から払い出される賞球や、遊技球貸出装置から貸し出される遊技球が導かれる上皿１３２であり、上皿１３２が遊技球で一杯になると、遊技球は下皿１３４に導かれることとなる。また、下皿１３４の底面には、下皿１３４から遊技球を排出するための球抜き孔（不図示）が形成されている。この球抜き孔は、通常、開閉板（不図示）によって閉じられているが、球抜きつまみ１３４ａを図中左右方向にスライドさせることにより、球抜きつまみ１３４ａと一体となって開閉板がスライドし、球抜き孔から下皿１３４の下方に遊技球を排出することが可能となっている。

また、遊技盤１０８には、遊技領域１１６の外方であって、かつ、遊技者が視認可能な位置に、第１特別図柄表示器１６０、第２特別図柄表示器１６２、第１特別図柄保留表示器１６４、第２特別図柄保留表示器１６６、普通図柄表示器１６８、普通図柄保留表示器１７０、右打ち報知表示器１７２が設けられている。各表示器１６０〜１７２は、遊技に係る種々の状況を表示するための装置であるが、その詳細については後述する。

（制御手段の内部構成）
図４は、遊技の進行を制御する制御手段の内部構成を示すブロック図である。

主制御基板３００は遊技の基本動作を制御する。主制御基板３００は、メインＣＰＵ３００ａ、メインＲＯＭ３００ｂ、メインＲＡＭ３００ｃを備えている。メインＣＰＵ３００ａは、各検出スイッチやタイマからの入力信号に基づいて、メインＲＯＭ３００ｂに格納されたプログラムを読み出して演算処理を行うとともに、各装置や表示器を直接制御したり、あるいは演算処理の結果に応じて他の基板にコマンドを送信したりする。メインＲＡＭ３００ｃは、メインＣＰＵ３００ａの演算処理時におけるデータのワークエリアとして機能する。

本実施形態の遊技機１００は、主に第１始動口１２０または第２始動口１２２への遊技球の入球によって開始される特別遊技と、ゲート１２４を遊技球が通過することによって開始される普通遊技とに大別される。そして、主制御基板３００のメインＲＯＭ３００ｂには、特別遊技および普通遊技を進行するための種々のプログラムや、各種の遊技に必要なデータ、テーブルが記憶されている。

主制御基板３００には、一般入賞口１１８に遊技球が入球したことを検出する一般入賞口検出スイッチ１１８ｓ、第１始動口１２０に遊技球が入球したことを検出する第１始動口検出スイッチ１２０ｓ、第２始動口１２２に遊技球が入球したことを検出する第２始動口検出スイッチ１２２ｓ、ゲート１２４を遊技球が通過したことを検出するゲート検出スイッチ１２４ｓ、第１大入賞口１２６に遊技球が入球したことを検出する第１大入賞口検出スイッチ１２６ｓ、第２大入賞口１２８に遊技球が入球したことを検出する第２大入賞口検出スイッチ１２８ｓが接続されており、これら各検出スイッチから主制御基板３００に検出信号が入力されるようになっている。

また、主制御基板３００には、第２始動口１２２の可動片１２２ａを作動する普通電動役物ソレノイド１２２ｃと、開閉扉１２６ａを作動する開閉扉ソレノイド１２６ｃ１と、第１大入賞口１２６を開閉する開閉扉１２６ｂを作動する第１大入賞口ソレノイド１２６ｃ２と、第２大入賞口１２８を開閉する開閉扉１２８ｂを作動する第２大入賞口ソレノイド１２８ｃと、第２大入賞口１２８内に設けられた可動部材１４２を可動する可動部材駆動ソレノイド１４２ｃと、が接続されており、主制御基板３００によって、第２始動口１２２、第１大入賞口１２６および第２大入賞口１２８の開閉制御がなされるようになっている。

さらに、主制御基板３００には、第１特別図柄表示器１６０、第２特別図柄表示器１６２、第１特別図柄保留表示器１６４、第２特別図柄保留表示器１６６、普通図柄表示器１６８、普通図柄保留表示器１７０、右打ち報知表示器１７２が接続されており、主制御基板３００によって、これら各表示器の表示制御がなされるようになっている。

また、遊技機１００には、電波を検知する電波センサ１７４ａ、不図示の磁気を検知する磁気検知センサ、中枠１０４や前枠１０６の開放状態を検知する扉開放センサ等、異常または不正の可能性があることを検知する異常検知センサ１７４が複数設けられており、各異常検知センサ１７４から主制御基板３００に異常検知信号が入力されるように構成されている。

主制御基板３００には、異常検知センサ１７４、一般入賞口検出スイッチ１１８ｓ、第１始動口検出スイッチ１２０ｓ、第２始動口検出スイッチ１２２ｓ、ゲート検出スイッチ１２４ｓ、第１大入賞口検出スイッチ１２６ｓ、第２大入賞口検出スイッチ１２８ｓが接続されたスイッチ異常信号生成部３００ｄが設けられている。スイッチ異常信号生成部３００ｄの詳細な構成については後述する。

そして、主制御基板３００には、払出制御基板３１０および副制御基板３３０が接続されている。

払出制御基板３１０は、遊技球を発射させるための制御、および、賞球を払い出すための制御を行う。払出制御基板３１０も、ＣＰＵ、ＲＯＭ、ＲＡＭを備えており、主制御基板３００に対して双方向に通信可能に接続されている。払出制御基板３１０には遊技情報出力端子板３１２が接続されており、主制御基板３００から出力される遊技進行上の種々の情報が、払出制御基板３１０および遊技情報出力端子板３１２を介して、遊技店のホールコンピュータ等に出力されることとなる。

また、払出制御基板３１０には、貯留部に貯留された遊技球を賞球として遊技者に払い出すための払出モータ３１４が接続されている。払出制御基板３１０は、主制御基板３００から送信された払出個数指定コマンドに基づいて払出モータ３１４を制御して所定の賞球を遊技者に払い出すように制御する。このとき、遊技球の払い出しが払出検知スイッチ３１５ｓによって検出され、払い出された遊技球数が払出球計数スイッチ３１６ｓによって検出され、払い出すべき賞球が遊技者に払い出されたかが把握されるようになっている。払出モータ３１４の駆動により実際に賞球が払い出されると、その都度、払出検知スイッチ３１５ｓからの検知信号および払出球計数スイッチ３１６ｓからの計数信号が払出制御基板３１０に入力される。

また、払出制御基板３１０には、下皿１３４の満タン状態を検出する皿満タン検出スイッチ３１８ｓが接続されている。皿満タン検出スイッチ３１８ｓは、賞球として払い出される遊技球を下皿１３４に導く通路に設けられており、当該通路を遊技球が通過するたびに、遊技球検出信号が払出制御基板３１０に入力されるようになっている。

そして、下皿１３４に所定量以上の遊技球が貯留されて満タン状態になると、下皿１３４に向かう通路内に遊技球が滞留し、皿満タン検出スイッチ３１８ｓから払出制御基板３１０に向けて、遊技球検出信号が連続的に入力される。払出制御基板３１０は、遊技球検出信号が所定時間連続して入力された場合に、下皿１３４が満タン状態であると判断し、皿満タンコマンドを主制御基板３００に送信する。一方、皿満タンコマンドを送信した後、遊技球検出信号の連続入力が途絶えた場合には、満タン状態が解除されたと判断し、皿満タン解除コマンドを主制御基板３００に送信する。

また、払出制御基板３１０には、発射制御基板３２０が双方向に通信可能に接続されている。発射制御基板３２０は、払出制御基板３１０から発射制御データを受信すると発射の許可を行う。発射制御基板３２０は、操作ハンドル１１２に設けられ、操作ハンドル１１２に遊技者が触れたことを検出するタッチセンサ１１２ｓと、操作ハンドル１１２の操作角度を検出する操作ボリューム１１２ａと、が接続されている。そして、タッチセンサ１１２ｓおよび操作ボリューム１１２ａから信号が入力されると、発射制御基板３２０において、遊技球発射装置に設けられた発射用ソレノイド１１２ｃを通電して遊技球を発射させる制御がなされる。

副制御基板３３０は、主に遊技中や待機中等の各演出を制御する。副制御基板３３０は、サブＣＰＵ３３０ａ、サブＲＯＭ３３０ｂ、サブＲＡＭ３３０ｃ、画像制御部３４０、音声制御部３５０、照明制御部３６０および可動体制御部３７０を備えている。サブＣＰＵ３３０ａ、画像制御部３４０、音声制御部３５０、照明制御部３６０および可動体制御部３７０は、それぞれ個別の回路で構成されていてもよい。また、サブＣＰＵ３３０ａ、画像制御部３４０、音声制御部３５０、照明制御部３６０および可動体制御部３７０は、少なくとも２つ以上が１つの回路で構成（例えば１パッケージ化または１チップ化）され、この回路の機能ブロックとして構成されていてもよい。

副制御基板３３０は、主制御基板３００に対して、主制御基板３００から副制御基板３３０への一方向に通信可能に接続されている。サブＣＰＵ３３０ａは、主制御基板３００から送信されたコマンドやタイマからの入力信号等に基づいて、サブＲＯＭ３３０ｂに格納されたプログラムを読み出して演算処理を行うとともに、演出を実行するためのコマンドを、画像制御部３４０、音声制御部３５０、照明制御部３６０および可動体制御部３７０の少なくとも１つに送信する。このとき、サブＲＡＭ３３０ｃは、サブＣＰＵ３３０ａの演算処理時におけるデータのワークエリアとして機能する。

画像制御部３４０は、演出表示装置２００の演出表示部２００ａに画像を表示させる画像表示制御を行うものであり、ＣＰＵ、ＲＯＭ、ＲＡＭ、ＶＲＡＭを備えている。画像制御部３４０のＲＯＭには、演出表示部２００ａに表示される図柄や背景等の画像データが多数格納されており、副制御基板３３０から送信されたコマンドに基づいて、ＣＰＵが、画像データをＲＯＭからＶＲＡＭに読み出して、演出表示部２００ａの画像表示を制御する。

音声制御部３５０は、副制御基板３３０から送信されたコマンドに基づいて、音声出力装置２０６から音声を出力させる音声出力制御を行う。また、照明制御部３６０は、副制御基板３３０から送信されるコマンドに基づいて、演出照明装置２０４や枠部照明装置２４０を点灯させる点灯制御を行う。可動体制御部３７０は、副制御基板３３０から送信されたコマンドに基づいて、演出役物装置２０２を可動したり、演出操作装置２０８の押下ボタン２０８ａを遊技者側に飛び出させて可動したりする動作制御を行う。また、可動体制御部３７０は、押下ボタン２０８ａが押下操作されたことを検出する演出操作装置検出スイッチ２０８ｓまたは演出操作装置２０８の演出レバー２０８ｂの入力操作されたことを検知するレバー操作検出スイッチから操作検出信号が入力された際に、所定のコマンドあるいは制御信号を副制御基板３３０に送信する。

なお、各基板には、不図示の電源基板が接続されており、電源基板を介して商用電源から各基板に電力供給がなされている。また、電源基板にはコンデンサからなるバックアップ電源が設けられている。

次に、スイッチ異常信号生成部３００ｄの詳細な構成について図５を用いて説明する。図５では、理解を容易にするため、スイッチ異常信号生成部３００ｄが設けられた主制御基板３００と、主制御基板３００に設けられたメインＣＰＵ３００ａと、スイッチ異常信号生成部３００ｄに接続された電波センサ１７４ａ、一般入賞口検出スイッチ１１８ｓ、第１始動口検出スイッチ１２０ｓ、第２始動口検出スイッチ１２２ｓ、ゲート検出スイッチ１２４ｓ、第１大入賞口検出スイッチ１２６ｓ、第２大入賞口検出スイッチ１２８ｓと、主制御基板３００に接続された副制御基板３３０とが併せて図示されている。

図５に示すように、遊技機１００は、電波エラー（所定の異常の一例）に係る第一事象を検出可能な電波センサ（第一検出手段の一例）１７４ａおよび第１大入賞口１２６に遊技球が入球したこと（遊技球の入賞に係る第二事象の一例）を検出可能な第１大入賞口検出スイッチ（第二検出手段の一例）１２６ｓを少なくとも含む複数の検出手段が接続されるインタフェース回路３ｂを備えている。また、遊技機１００は、インタフェース回路３ｂが出力する異常検知信号（検知信号の一例）Ｅ２に基づいてスイッチ異常信号（異常信号の一例）ＥＳを生成するスイッチ異常信号生成部（異常信号生成手段の一例）３００ｄを備えている。スイッチ異常信号生成部３００ｄは、電波センサ１７４ａが接続される入力端子（第一入力端子の一例）ＩＮ３から入力される電波センサ断線検出信号（第一入力信号の一例）および第１大入賞口検出スイッチ１２６ｓが接続される入力端子（第二入力端子の一例）ＩＮ１から入力される第１大入賞口検出スイッチ断線検出信号（第二入力信号の一例）の少なくとも一方に基づいてスイッチ異常信号ＥＳを生成するようになっている。インタフェース回路３ｂの詳細な構成については後述する。

また、本実施形態では、第１大入賞口１２６に限られず、入賞口に遊技球が入球したことは、第二事象の一例に相当する。したがって、遊技機１００に備えられた一般入賞口検出スイッチ１１８ｓ、第１始動口検出スイッチ１２０ｓ、第２始動口検出スイッチ１２２ｓおよび第２大入賞口検出スイッチ１２８ｓもまた、第二検出手段の一例に相当する。また、電波センサ１７４ａ、第１大入賞口検出スイッチ１２６ｓ、第２大入賞口検出スイッチ１２８ｓ、一般入賞口検出スイッチ１１８ｓ、第１始動口検出スイッチ１２０ｓおよび第２始動口検出スイッチ１２２ｓのそれぞれの断線は、第三事象の一例に相当する。さらに、ゲート１２４を遊技球が通過したことは、第一事象および第二事象とは異なる事象（例えば第四事象）の一例に相当する。したがって、遊技球が通過したことを検出するゲート検出スイッチ１２４ｓは、第一検出手段および第二検出手段とは異なる検出手段（例えば第三検出手段）の一例に相当する。

スイッチ異常信号生成部３００ｄは、各検出スイッチ１１８ｓ〜１２８ｓおよび電波センサ１７４ａの電圧レベルを後段に設けられたメインＣＰＵ３００ａなどの動作電圧レベルに変換するインタフェース回路３ａ，３ｂを有している。インタフェース回路３ａ，３ｂは、電圧レベル変換の他に、各検出スイッチ１１８ｓ〜１２８ｓおよび電波センサ１７４ａの断線を検知して異常検知信号Ｅ１，Ｅ２を出力するようになっている。

図５に示すように、インタフェース回路３ａは、一般入賞口検出スイッチ１１８ｓが接続された入力端子（第二入力端子の一例）ＩＮ１と、第１始動口検出スイッチ１２０ｓが接続された入力端子（第二入力端子の一例）ＩＮ２と、第２始動口検出スイッチ１２２ｓが接続された入力端子（第二入力端子の一例）ＩＮ３と、ゲート検出スイッチ１２４ｓが接続された入力端子（第三入力端子の一例）ＩＮ４とを有している。また、インタフェース回路３ａは、入力端子ＩＮ１に入力される入力信号の信号レベルに応じた信号を出力可能な出力端子ＯＵＴ１と、入力端子ＩＮ２に入力される入力信号の信号レベルに応じた信号を出力可能な出力端子ＯＵＴ２と、入力端子ＩＮ３に入力される入力信号の信号レベルに応じた信号を出力可能な出力端子ＯＵＴ３と、入力端子ＩＮ４に入力される入力信号の信号レベルに応じた信号を出力可能な出力端子ＯＵＴ４とを有している。さらに、インタフェース回路３ａは、一般入賞口検出スイッチ１１８ｓ、第１始動口検出スイッチ１２０ｓ、第２始動口検出スイッチ１２２ｓおよびゲート検出スイッチ１２４ｓのうちの少なくとも１つに生じた断線（第三事象の一例）の検知に基づく異常検知信号（検知信号の一例）Ｅ１が出力される異常検知出力端子（検知信号出力端子の一例）ＯＵＴＥを有している。

インタフェース回路３ａの入力端子ＩＮ１，ＩＮ２，ＩＮ３，ＩＮ４はそれぞれ、プルアップ抵抗（不図示）を介してインタフェース回路３ａの入力側電源端子（不図示）にプルアップされている。これにより、入力端子ＩＮ１に入力される入力信号Ｓ１は、一般入賞口検出スイッチ１１８ｓに断線が生じていない場合には一般入賞口検出スイッチ１１８ｓの出力信号となり、一般入賞口検出スイッチ１１８ｓに断線が生じている場合には入力側電源端子に入力される直流電圧信号となる。入力端子ＩＮ２に入力される入力信号Ｓ２は、第１始動口検出スイッチ１２０ｓに断線が生じていない場合には第１始動口検出スイッチ１２０ｓの出力信号となり、第１始動口検出スイッチ１２０ｓに断線が生じている場合には入力側電源端子に入力される直流電圧信号となる。

入力端子ＩＮ３に入力される入力信号Ｓ３は、第２始動口検出スイッチ１２２ｓに断線が生じていない場合には第２始動口検出スイッチ１２２ｓの出力信号となり、第２始動口検出スイッチ１２２ｓに断線が生じている場合には入力側電源端子に入力される直流電圧信号となる。入力端子ＩＮ４に入力される入力信号Ｓ４は、ゲート検出スイッチ１２４ｓに断線が生じていない場合にはゲート検出スイッチ１２４ｓの出力信号となり、ゲート検出スイッチ１２４ｓに断線が生じている場合には入力側電源端子に入力される直流電圧信号となる。

インタフェース回路３ａの出力端子ＯＵＴ１は、入力信号Ｓ１に対応する出力信号Ｄ１を出力可能に構成されている。例えば、一般入賞口検出スイッチ１１８ｓに断線が生じていない場合に出力端子ＯＵＴ１から出力される出力信号Ｄ１は、入力端子ＩＮ１に入力される入力信号Ｓ１が高レベルならば高レベルの信号となり、当該入力信号Ｓ１が低レベルならば低レベルの信号となる。このように、一般入賞口検出スイッチ１１８ｓに断線が生じていない場合に出力端子ＯＵＴ１から出力される出力信号Ｄ１は、一般入賞口検出スイッチ１１８ｓから入力端子ＩＮ１に入力される入力信号Ｓ１に応じた信号となる。また、一般入賞口検出スイッチ１１８ｓに断線や短絡などの異常が生じていない場合、出力端子ＯＵＴ１から出力される出力信号Ｄ１の高レベルの電圧レベルは、入力端子ＩＮ１に入力される入力信号Ｓ１の高レベルの電圧レベルと同レベルではなく、インタフェース回路３ａの出力側電源端子（不図示）に入力される電源電圧レベルに変換されたレベルとなる。本実施形態では、出力側電源端子に入力される電源電圧は、入力側電源端子（不図示）に入力される電源電圧より電圧レベルが低く設定されている。このため、一般入賞口検出スイッチ１１８ｓに断線が生じていない場合、インタフェース回路３ａは、高レベルの入力信号Ｓ１が入力端子ＩＮ１に入力されると、電圧レベルが低減された高レベルの出力信号Ｄ１を出力する。

一方、一般入賞口検出スイッチ１１８ｓに断線や短絡が生じている場合、入力端子ＩＮ１には、一般入賞口検出スイッチ１１８ｓからの入力信号Ｓ１は入力されず、プルアップ抵抗（不図示）を介してインタフェース回路３ａの入力側電源端子に入力される入力側電源電圧が入力される。この場合に出力端子ＯＵＴ１から出力される出力信号Ｄ１は、信号グランドレベル（例えば０Ｖ）の直流信号となる。なお、一般入賞口検出スイッチ１１８ｓに断線や短絡が生じている場合に出力信号Ｄ１が信号グランドレベルの直流信号となるためのインタフェース回路３ａの回路構成については、インタフェース回路３ｂを例にとって後述する。

インタフェース回路３ａの出力端子ＯＵＴ２は、入力信号Ｓ２に対応する出力信号Ｄ２を出力可能に構成されている。例えば、第１始動口検出スイッチ１２０ｓに断線が生じていない場合に出力端子ＯＵＴ２から出力される出力信号Ｄ２は、入力端子ＩＮ２に入力される入力信号Ｓ２が高レベルならば高レベルの信号となり、当該入力信号Ｓ２が低レベルならば低レベルの信号となる。このように、第１始動口検出スイッチ１２０ｓに断線が生じていない場合に出力端子ＯＵＴ２から出力される出力信号Ｄ２は、第１始動口検出スイッチ１２０ｓから入力端子ＩＮ２に入力される入力信号Ｓ２に応じた信号となる。また、第１始動口検出スイッチ１２０ｓに断線や短絡が生じていない場合、出力端子ＯＵＴ２から出力される出力信号Ｄ２の高レベルの電圧レベルは、入力端子ＩＮ２に入力される入力信号Ｓ２の高レベルの電圧レベルと同じレベルではなく、インタフェース回路３ａの出力側電源端子に入力される電源電圧レベルに変換されたレベルとなる。本実施形態では、出力側電源端子に入力される電源電圧は、入力側電源端子（不図示）に入力される電源電圧より電圧レベルが低く設定されている。このため、第１始動口検出スイッチ１２０ｓに断線が生じていない場合、インタフェース回路３ａは、高レベルの入力信号Ｓ２が入力端子ＩＮ２に入力されると、電圧レベルが低減された高レベルの出力信号Ｄ２を出力する。

一方、第１始動口検出スイッチ１２０ｓに断線や短絡が生じている場合、入力端子ＩＮ２には、第１始動口検出スイッチ１２０ｓからの入力信号Ｓ２は入力されず、プルアップ抵抗（不図示）を介してインタフェース回路３ａの入力側電源端子に入力される入力側電源電圧が入力される。この場合に出力端子ＯＵＴ２から出力される出力信号Ｄ２は、信号グランドレベル（例えば０Ｖ）の直流信号となる。なお、第１始動口検出スイッチ１２０ｓに断線が生じている場合に出力信号Ｄ２が信号グランドレベルの直流信号となるためのインタフェース回路３ａの回路構成については、インタフェース回路３ｂを例にとって後述する。

インタフェース回路３ａの出力端子ＯＵＴ３は、入力信号Ｓ３に対応する出力信号Ｄ３を出力可能に構成されている。例えば、第２始動口検出スイッチ１２２ｓに断線が生じていない場合に出力端子ＯＵＴ３から出力される出力信号Ｄ３は、入力端子ＩＮ３に入力される入力信号Ｓ３が高レベルならば高レベルの信号となり、当該入力信号Ｓ３が低レベルならば低レベルの信号となる。このように、第２始動口検出スイッチ１２２ｓに断線が生じていない場合に出力端子ＯＵＴ３から出力される出力信号Ｄ３は、第２始動口検出スイッチ１２２ｓから入力端子ＩＮ３に入力される入力信号Ｓ３に応じた信号となる。また、第２始動口検出スイッチ１２２ｓに断線や短絡が生じていない場合、出力端子ＯＵＴ３から出力される出力信号Ｄ３の高レベルの電圧レベルは、入力端子ＩＮ３に入力される入力信号Ｓ３の高レベルの電圧レベルと同じレベルではなく、インタフェース回路３ａの出力側電源端子に入力される電源電圧レベルに変換されたレベルとなる。本実施形態では、出力側電源端子に入力される電源電圧は、入力側電源端子（不図示）に入力される電源電圧より電圧レベルが低く設定されている。このため、第２始動口検出スイッチ１２２ｓに断線が生じていない場合、インタフェース回路３ａは、高レベルの入力信号Ｓ３が入力端子ＩＮ３に入力されると、電圧レベルが低減された高レベルの出力信号Ｄ３を出力する。

一方、第２始動口検出スイッチ１２２ｓに断線や短絡が生じている場合、入力端子ＩＮ３には、第２始動口検出スイッチ１２２ｓからの入力信号Ｓ３は入力されず、プルアップ抵抗（不図示）を介してインタフェース回路３ａの入力側電源端子に入力される入力側電源電圧が入力される。この場合に出力端子ＯＵＴ３から出力される出力信号Ｄ３は、信号グランドレベル（例えば０Ｖ）の直流信号となる。なお、第２始動口検出スイッチ１２２ｓに断線が生じている場合に出力信号Ｄ３が信号グランドレベルの直流信号となるためのインタフェース回路３ａの回路構成については、インタフェース回路３ｂを例にとって後述する。

インタフェース回路３ａの出力端子ＯＵＴ４は、入力信号Ｓ４に対応する出力信号Ｄ４を出力可能に構成されている。例えば、ゲート検出スイッチ１２４ｓに断線が生じていない場合に出力端子ＯＵＴ４から出力される出力信号Ｄ４は、入力端子ＩＮ４に入力される入力信号Ｓ４が高レベルならば高レベルの信号となり、当該入力信号Ｓ４が低レベルならば低レベルの信号となる。このように、ゲート検出スイッチ１２４ｓに断線が生じていない場合に出力端子ＯＵＴ４から出力される出力信号Ｄ４は、ゲート検出スイッチ１２４ｓから入力端子ＩＮ４に入力される入力信号Ｓ４に応じた信号となる。また、ゲート検出スイッチ１２４ｓに断線が生じていない場合、出力端子ＯＵＴ４から出力される出力信号Ｄ４の高レベルの電圧レベルは、入力端子ＩＮ４に入力される入力信号Ｓ４の高レベルの電圧レベルと同じレベルではなく、インタフェース回路３ａの出力側電源端子に入力される電源電圧レベルに変換されたレベルとなる。本実施形態では、出力側電源端子に入力される電源電圧は、入力側電源端子に入力される電源電圧より電圧レベルが低く設定されている。このため、ゲート検出スイッチ１２４ｓに断線が生じていない場合、インタフェース回路３ａは、高レベルの入力信号Ｓ４が入力端子ＩＮ４に入力されると、電圧レベルが低減された高レベルの出力信号Ｄ４を出力する。

一方、ゲート検出スイッチ１４２ｓに断線や短絡が生じている場合、入力端子ＩＮ４には、ゲート検出スイッチ１４２ｓからの入力信号Ｓ４は入力されず、プルアップ抵抗（不図示）を介してインタフェース回路３ａの入力側電源端子に入力される入力側電源電圧が入力される。この場合に出力端子ＯＵＴ４から出力される出力信号Ｄ４は、信号グランドレベル（例えば０Ｖ）の直流信号となる。入力信号Ｓ１，Ｓ２，Ｓ３，Ｓ４および出力信号Ｄ１，Ｄ２，Ｄ３，Ｄ４の基準電位は信号グランドレベルで共通である。なお、ゲート検出スイッチ１４２ｓに断線が生じている場合に出力信号Ｄ４が信号グランドレベルの直流信号となるためのインタフェース回路３ａの回路構成については、インタフェース回路３ｂを例にとって後述する。

インタフェース回路３ａは、一般入賞口検出スイッチ１１８ｓ、第１始動口検出スイッチ１２０ｓ、第２始動口検出スイッチ１２２ｓおよびゲート検出スイッチ１２４ｓのいずれにも断線が生じていない場合には、信号グランドレベルの異常検知信号Ｅ１を異常検知出力端子ＯＵＴＥから出力する。一方、インタフェース回路３ａは、一般入賞口検出スイッチ１１８ｓ、第１始動口検出スイッチ１２０ｓ、第２始動口検出スイッチ１２２ｓおよびゲート検出スイッチ１２４ｓの少なくともいずれか１つに断線が生じている場合には、出力側電源端子に入力される電源電圧の電圧レベルの異常検知信号Ｅ１を異常検知出力端子ＯＵＴＥから出力する。インタフェース回路３ａにおける一般入賞口検出スイッチ１１８ｓ、第１始動口検出スイッチ１２０ｓ、第２始動口検出スイッチ１２２ｓおよびゲート検出スイッチ１２４ｓの断線と、異常検知出力端子ＯＵＴＥから異常検知信号Ｅ１の信号レベルとの関係についは、インタフェース回路３ｂを例にとって後述する。

ここで、インタフェース回路３ａおよびインタフェース回路３ｂの回路構成について、インタフェース回路３ｂを例にとって、図５を参照しつつ図６を用いて説明する。図６に示すように、インタフェース回路３ｂは、複数の検出手段（例えば、電波センサ１７４ａ（第一検出手段の一例）並びに第１大入賞口検出スイッチ１２６ｓおよび第２大入賞口検出スイッチ１２８ｓ（いずれも第二検出手段の一例））の異常に係る第三事象（例えば断線）を検知可能な異常状態検知部（検知手段の一例）６７を有している。なお、インタフェース回路３ａに接続される一般入賞口検出スイッチ１１８ｓ、第１始動口検出スイッチ１２０ｓ、第２始動口検出スイッチ１２２ｓおよびゲート検出スイッチ１２４ｓ（いずれも第二検出手段の一例）も複数の検出手段に相当する。また、インタフェース回路３ｂは、電波センサ１７４ａからの入力に応じた出力信号Ｄ７（図５参照）を出力可能な出力端子ＯＵＴ３（第一出力端子の一例）と、第１大入賞口検出スイッチ１２６ｓからの入力に応じた出力信号Ｄ５（図５参照）を出力可能な出力端子ＯＵＴ１（第二出力端子の一例）と、第２大入賞口検出スイッチ１２８ｓからの入力に応じた出力信号Ｄ６（図５参照）を出力可能な出力端子ＯＵＴ２（第二出力端子の一例）とを有している。さらに、インタフェース回路３ｂは、異常状態検知部６７の検知に応じた異常検知信号（検知信号の一例）Ｅ２（図５参照）を出力可能な異常検知出力端子（検知信号出力端子の一例）ＯＵＴＥを有している。

図５および図６に示すように、インタフェース回路３ｂは、第１大入賞口検出スイッチ１２６ｓが接続された入力端子（第二入力端子の一例）ＩＮ１と、第２大入賞口検出スイッチ１２８ｓが接続された入力端子（第二入力端子の一例）ＩＮ３と、電波センサ１７４ａが接続された入力端子（第一入力端子の一例）ＩＮ３とを有している。また、インタフェース回路３ｂの出力端子ＯＵＴ１は、入力端子ＩＮ１に入力される入力信号Ｓ５に応じた出力信号Ｄ５を出力し、インタフェース回路３ｂの出力端子ＯＵＴ２は、入力端子ＩＮ２に入力される入力信号Ｓ６に応じた信号を出力し、インタフェース回路３ｂの出力端子ＯＵＴ３は、入力端子ＩＮ３に入力される入力信号Ｓ７に応じた信号を出力できるようになっている。

図６に示すように、インタフェース回路３ｂは、入力側電源電圧ＶＳが入力される入力側電源端子ＶＩＮ１と、出力側電源電圧ＶＣＣが入力される出力側電源端子ＶＩＮ２と、インタフェース回路３ｂの信号グランドレベル（基準電位）に維持されているグランドラインに接続されたグランド端子ＧＮＤとを有している。

入力端子ＩＮ１は、プルアップ抵抗Ｒ１によって入力側電源端子ＶＩＮ１にプルアップされている。プルアップ抵抗Ｒ１の一端子は入力側電源端子ＶＩＮ１に接続され、プルアップ抵抗Ｒ１の他端子は入力端子ＩＮ１に接続されている。これにより、入力端子ＩＮ１に入力される信号は、第１大入賞口検出スイッチ１２６ｓに断線や短絡が生じていない場合には第１大入賞口検出スイッチ１２６ｓからの入力信号Ｓ１となり、第１大入賞口検出スイッチ１２６ｓに断線や短絡が生じている場合には入力側電源端子に入力される入力側電源電圧ＶＳの直流電圧信号となる。

入力端子ＩＮ２は、プルアップ抵抗Ｒ２によって入力側電源端子ＶＩＮ１にプルアップされている。プルアップ抵抗Ｒ２の一端子は入力側電源端子ＶＩＮ１に接続され、プルアップ抵抗Ｒ２の他端子は入力端子ＩＮ２に接続されている。これにより、入力端子ＩＮ２に入力される信号は、第２大入賞口検出スイッチ１２８ｓに断線や短絡が生じていない場合には第２大入賞口検出スイッチ１２８ｓからの入力信号Ｓ２となり、第２大入賞口検出スイッチ１２８ｓに断線や短絡が生じている場合には入力側電源端子に入力される入力側電源電圧ＶＳの直流電圧信号となる。

入力端子ＩＮ３は、プルアップ抵抗Ｒ３によって入力側電源端子ＶＩＮ１にプルアップされている。プルアップ抵抗Ｒ３の一端子は入力側電源端子ＶＩＮ１に接続され、プルアップ抵抗Ｒ３の他端子は入力端子ＩＮ３に接続されている。これにより、入力端子ＩＮ３に入力される信号は、電波センサ１７４ａに断線や短絡が生じていない場合には電波センサ１７４ａからの入力信号Ｓ３となり、電波センサ１７４ａに断線や短絡が生じている場合には入力側電源端子に入力される入力側電源電圧ＶＳの直流電圧信号となる。

図６に示すように、インタフェース回路３ｂは、入力側電源端子ＶＩＮ１および出力側電源端子ＶＩＮ２に接続された電源監視回路５４を有している。電源監視回路５４は、入力側電源端子ＶＩＮ１に入力される入力側電源電圧ＶＳおよび出力側電源端子ＶＩＮ２に入力される出力側電源電圧ＶＣＣのそれぞれの電圧レベルを監視したり、入力側電源電圧ＶＳおよび出力側電源電圧ＶＣＣの立ち上がりシーケンスや立下りシーケンスを制御したりするために設けられている。

図６に示すように、インタフェース回路３ｂは、入力端子ＩＮ１と出力端子ＯＵＴ１との間に設けられた第一信号レベル変換部６１と、入力端子ＩＮ２と出力端子ＯＵＴ２との間に設けられた第二信号レベル変換部６２と、入力端子ＩＮ３と出力端子ＯＵＴ３との間に設けられた第三信号レベル変換部６３とを有している。詳細は後述するが、第一信号レベル変換部６１は、入力端子ＩＮ１から入力される入力信号Ｓ５をレベル変換して出力端子ＯＵＴ１から出力信号Ｄ５を出力したり、第１大入賞口検出スイッチ１２６ｓに断線および短絡のいずれか一方の異常が生じたことを検知したりするようになっている。また、第二信号レベル変換部６２は、入力端子ＩＮ２から入力される入力信号Ｓ６をレベル変換して出力端子ＯＵＴ２から出力信号Ｄ６を出力したり、第２大入賞口検出スイッチ１２８ｓに断線および短絡のいずれか一方の異常が生じたことを検知したりするようになっている。さらに、第三信号レベル変換部６３は、入力端子ＩＮ３から入力される入力信号Ｓ７をレベル変換して出力端子ＯＵＴ３から出力信号Ｄ７を出力したり、電波センサ１７４ａに断線および短絡のいずれか一方の異常が生じたことを検知したりするようになっている。

第一信号レベル変換部６１は、入力信号Ｓ１の信号レベルと閾値電圧Ｖｔｈの信号レベルとを比較する比較器６１１と、比較器６１１によってオン状態およびオフ状態が制御されるトランジスタ６１２とを有している。トランジスタ６１２は、例えばｎｐｎ型のバイポーラトランジスタで構成されている。また、第一信号レベル変換部６１は、入力端子ＩＮ１に入力される信号の電圧レベルが入力側電源電圧ＶＳの電圧レベルの場合に第１大入賞口検出スイッチ１２６ｓに断線が生じていることを検知する断線検知回路６１３を有している。また、第一信号レベル変換部６１は、入力端子ＩＮ１に入力される信号の電圧レベルが信号グランドレベルの場合に第１大入賞口検出スイッチ１２６ｓに短絡が生じていることを検知する短絡検知回路６１４を有している。

また、第一信号レベル変換部６１は、断線検知回路６１３および短絡検知回路６１４の検知信号が入力される個別異常検知処理回路６１５を有している。個別異常検知処理回路６１５は、第１大入賞口検出スイッチ１２６ｓの異常（断線および短絡）の検知の誤動作を防止するため、電源監視回路６４によって立ち上がりのタイミングが制御されるようになっている。また、第一信号レベル変換部６１は、個別異常検知処理回路６１５によってオン状態およびオフ状態が制御されるトランジスタ６１６を有している。トランジスタ６１６は、例えばｎｐｎ型のバイポーラトランジスタで構成されている。

比較器６１１は、例えばオペアンプで構成されている。比較器６１１の反転入力端子（−）は入力端子ＩＮ１に接続され、比較器６１１の非反転入力端子（＋）は、閾値電圧Ｖｔｈが出力される出力端子に接続され、比較器６１１の出力端子は、トランジスタ６１２のベース端子Ｂに接続されている。

トランジスタ６１２のコレクタ端子Ｃは、出力端子ＯＵＴ１に接続されている。トランジスタ６１２のエミッタ端子Ｅは、信号グランドレベルに維持されているグランドラインに接続されている。

断線検知回路６１３の入力端子は、入力端子ＩＮ１および比較器６１１の反転入力端子（−）に接続されている。短絡検知回路６１４の入力端子は、入力端子ＩＮ１および比較器６１１の反転入力端子（−）に接続されている。

個別異常検知処理回路６１５は、２つの入力端子と１つの出力端子とを有している。個別異常検知処理回路６１５の一方の入力端子は、断線検知回路６１３の出力端子に接続され、個別異常検知処理回路６１５の他方の入力端子は、短絡検知回路６１４の出力端子に接続されている。個別異常検知処理回路６１５の出力端子は、トランジスタ６１６のベース端子Ｂに接続されている。

トランジスタ６１６のコレクタ端子Ｃは、トランジスタ６１２のコレクタ端子Ｃおよび出力端子ＯＵＴ１に接続されている。トランジスタ６１６のエミッタ端子Ｅは、信号グランドレベルに維持されているグランドラインに接続されている。

インタフェース回路３ｂの出力端子ＯＵＴ１が設けられた出力部は、トランジスタ６１２およびトランジスタ６１６によってオープンコレクタ出力を構成している。また、出力端子ＯＵＴ１は、プルアップ抵抗Ｒ４によって出力側電源電圧ＶＣＣが出力される電源端子にプルアップされている。プルアップ抵抗Ｒ４の一端子はこの電源端子に接続され、プルアップ抵抗Ｒ４の他端子は出力端子ＯＵＴ１に接続されている。これにより、トランジスタ６１２およびトランジスタ６１６のいずれか一方がオン状態になると、出力端子ＯＵＴ１から出力される出力信号Ｄ５の電圧レベルは、基準電位の電圧レベルになり、低レベル（信号グランドレベル）の信号となる。一方、トランジスタ６１２およびトランジスタ６１６のいずれもオフ状態になると、出力端子ＯＵＴ１から出力される出力信号Ｄ５の電圧レベルは、出力側電源電圧ＶＣＣの電圧レベルになり、高レベルの信号となる。

第一信号レベル変換部６１は、入力側電源端子ＶＩＮ１および出力側電源端子ＶＩＮ２に接続されている。比較器６１１、断線検知回路６１３、短絡検知回路６１４および個別異常検知処理回路６１５は、入力側電源端子ＶＩＮ１を介して入力される入力側電源電圧ＶＳと、出力側電源端子ＶＩＮ２を介して入力される出力側電源電圧ＶＣＣとを電源として動作するようになっている。

第二信号レベル変換部６２は、入力信号Ｓ２の信号レベルと閾値電圧Ｖｔｈの信号レベルとを比較する比較器６２１と、比較器６２１によってオン状態およびオフ状態が制御されるトランジスタ６２２とを有している。トランジスタ６２２は、例えばｎｐｎ型のバイポーラトランジスタで構成されている。また、第二信号レベル変換部６２は、入力端子ＩＮ２に入力される信号の電圧レベルが入力側電源電圧ＶＳの電圧レベルの場合に第２大入賞口検出スイッチ１２８ｓに断線が生じていることを検知する断線検知回路６２３を有している。また、第一信号レベル変換部６２は、入力端子ＩＮ２に入力される信号の電圧レベルが信号グランドレベルの場合に第２大入賞口検出スイッチ１２８ｓに短絡が生じていることを検知する短絡検知回路６２４を有している。

また、第二信号レベル変換部６２は、断線検知回路６２３および短絡検知回路６２４の検知信号が入力される個別異常検知処理回路６２５を有している。個別異常検知処理回路６２５は、第２大入賞口検出スイッチ１２８ｓの異常（断線および短絡）の検知の誤動作を防止するため、電源監視回路６４によって立ち上がりのタイミングが制御されるようになっている。また、第二信号レベル変換部６２は、個別異常検知処理回路６２５によってオン状態およびオフ状態が制御されるトランジスタ６２６を有している。トランジスタ６２６は、例えばｎｐｎ型のバイポーラトランジスタで構成されている。

比較器６２１は、例えばオペアンプで構成されている。比較器６２１の反転入力端子（−）は入力端子ＩＮ２に接続され、比較器６２１の非反転入力端子（＋）は、閾値電圧Ｖｔｈが出力される出力端子に接続され、比較器６２１の出力端子は、トランジスタ６２２のベース端子Ｂに接続されている。

トランジスタ６２２のコレクタ端子Ｃは、出力端子ＯＵＴ２に接続されている。トランジスタ６１２のエミッタ端子Ｅは、信号グランドレベルに維持されているグランドラインに接続されている。

断線検知回路６２３の入力端子は、入力端子ＩＮ２および比較器６２１の反転入力端子（−）に接続されている。短絡検知回路６２４の入力端子は、入力端子ＩＮ２および比較器６２１の反転入力端子（−）に接続されている。

個別異常検知処理回路６２５は、２つの入力端子と１つの出力端子とを有している。個別異常検知処理回路６２５の一方の入力端子は、断線検知回路６２３の出力端子に接続され、個別異常検知処理回路６２５の他方の入力端子は、短絡検知回路６２４の出力端子に接続されている。個別異常検知処理回路６２５の出力端子は、トランジスタ６２６のベース端子Ｂに接続されている。

トランジスタ６２６のコレクタ端子Ｃは、トランジスタ６２２のコレクタ端子Ｃおよび出力端子ＯＵＴ２に接続されている。トランジスタ６２６のエミッタ端子Ｅは、信号グランドレベルに維持されているグランドラインに接続されている。

インタフェース回路３ｂの出力端子ＯＵＴ２が設けられた出力部は、トランジスタ６２２およびトランジスタ６２６によってオープンコレクタ出力を構成している。また、出力端子ＯＵＴ２は、プルアップ抵抗Ｒ５によって出力側電源電圧ＶＣＣが出力される電源端子にプルアップされている。プルアップ抵抗Ｒ５の一端子はこの電源端子に接続され、プルアップ抵抗Ｒ５の他端子は出力端子ＯＵＴ２に接続されている。これにより、トランジスタ６２２およびトランジスタ６２６のいずれか一方が閉状態（オン状態）になると、出力端子ＯＵＴ２から出力される出力信号Ｄ６の電圧レベルは、基準電位の電圧レベルになり、低レベル（信号グランドレベル）の信号となる。一方、トランジスタ６２２およびトランジスタ６２６のいずれもオフ状態になると、出力端子ＯＵＴ２から出力される出力信号Ｄ６の電圧レベルは、出力側電源電圧ＶＣＣの電圧レベルになり、高レベルの信号となる。

第二信号レベル変換部６２は、入力側電源端子ＶＩＮ１および出力側電源端子ＶＩＮ２に接続されている。比較器６２１、断線検知回路６２３、短絡検知回路６２４および個別異常検知処理回路６２５は、入力側電源端子ＶＩＮ１を介して入力される入力側電源電圧ＶＳと、出力側電源端子ＶＩＮ２を介して入力される出力側電源電圧ＶＣＣとを電源として動作するようになっている。

第三信号レベル変換部６３は、入力信号Ｓ３の信号レベルと閾値電圧Ｖｔｈの信号レベルとを比較する比較器６３１と、比較器６３１によってオン状態およびオフ状態が制御されるトランジスタ６３２とを有している。トランジスタ６３２は、例えばｎｐｎ型のバイポーラトランジスタで構成されている。また、第三信号レベル変換部６３は、入力端子ＩＮ３に入力される信号の電圧レベルが入力側電源電圧ＶＳの電圧レベルの場合に電波センサ１７４ａに断線が生じていることを検知する断線検知回路６３３を有している。また、第三信号レベル変換部６３は、入力端子ＩＮ３に入力される信号の電圧レベルが信号グランドレベルの場合に電波センサ１７４ａに短絡が生じていることを検知する短絡検知回路６３４を有している。

また、第三信号レベル変換部６３は、断線検知回路６３３および短絡検知回路６３４の検知信号が入力される個別異常検知処理回路６３５を有している。個別異常検知処理回路６３５は、電波センサ１７４ａの異常（断線および短絡）の検知の誤動作を防止するため、電源監視回路６４によって立ち上がりのタイミングが制御されるようになっている。また、第三信号レベル変換部６３は、個別異常検知処理回路６３５によってオン状態およびオフ状態が制御されるトランジスタ６３６を有している。トランジスタ６３６は、例えばｎｐｎ型のバイポーラトランジスタで構成されている。

トランジスタ６３２のコレクタ端子Ｃは、出力端子ＯＵＴ３に接続されている。トランジスタ６３２のエミッタ端子Ｅは、信号グランドレベルに維持されているグランドラインに接続されている。

断線検知回路６３３の入力端子は、入力端子ＩＮ３および比較器６３１の反転入力端子（−）に接続されている。短絡検知回路６３４の入力端子は、入力端子ＩＮ３および比較器６３１の反転入力端子（−）に接続されている。

個別異常検知処理回路６３５は、２つの入力端子と１つの出力端子とを有している。個別異常検知処理回路６３５の一方の入力端子は、断線検知回路６３３の出力端子に接続され、個別異常検知処理回路６３５の他方の入力端子は、短絡検知回路６３４の出力端子に接続されている。個別異常検知処理回路６３５の出力端子は、トランジスタ６３６のベース端子Ｂに接続されている。

トランジスタ６３６のコレクタ端子Ｃは、トランジスタ６３２のコレクタ端子Ｃおよび出力端子ＯＵＴ３に接続されている。トランジスタ６３６のエミッタ端子Ｅは、信号グランドレベルに維持されているグランドラインに接続されている。

インタフェース回路３ｂの出力端子ＯＵＴ３が設けられた出力部は、トランジスタ６３２およびトランジスタ６３６によってオープンコレクタ出力を構成している。また、出力端子ＯＵＴ３は、プルアップ抵抗Ｒ６によって出力側電源電圧ＶＣＣが出力される電源端子にプルアップされている。プルアップ抵抗Ｒ６の一端子はこの電源端子に接続され、プルアップ抵抗Ｒ６の他端子は出力端子ＯＵＴ３に接続されている。これにより、トランジスタ６３２およびトランジスタ６３６のいずれか一方が閉状態（オン状態）になると、出力端子ＯＵＴ３から出力される出力信号Ｄ７の電圧レベルは、基準電位の電圧レベルになり、低レベル（信号グランドレベル）の信号となる。一方、トランジスタ６３２およびトランジスタ６３６のいずれもオフ状態になると、出力端子ＯＵＴ３から出力される出力信号Ｄ７の電圧レベルは、出力側電源電圧ＶＣＣの電圧レベルになり、高レベルの信号となる。

第三信号レベル変換部６３は、入力側電源端子ＶＩＮ１および出力側電源端子ＶＩＮ２に接続されている。比較器６３１、断線検知回路６３３、短絡検知回路６３４および個別異常検知処理回路６３５は、入力側電源端子ＶＩＮ１を介して入力される入力側電源電圧ＶＳと、出力側電源端子ＶＩＮ２を介して入力される出力側電源電圧ＶＣＣとを電源として動作するようになっている。

インタフェース回路３ｂは、断線検知回路６１３，６２３，６３３および短絡検知回路６１４，６２４，６３４のそれぞれから検知信号が入力可能な総合異常検知処理回路６５を有している。総合異常検知処理回路６５は、第１大入賞口検出スイッチ１２６ｓ、第２大入賞口検出スイッチ１２８ｓおよび電波センサ１７４ａの異常（断線および短絡）の検知の誤動作を防止するため、電源監視回路６４によって立ち上がりのタイミングが制御されるようになっている。また、インタフェース回路３ｂは、総合異常検知処理回路６５によってオン状態およびオフ状態が制御されるトランジスタ６６を有している。トランジスタ６６は、例えばｎｐｎ型のバイポーラトランジスタで構成されている。

総合異常検知処理回路６５は、６つの入力端子と１つの出力端子とを有している。総合異常検知処理回路６５の第１入力端子は、断線検知回路６１３の出力端子に接続され、総合異常検知処理回路６５の第２入力端子は、短絡検知回路６１４の出力端子に接続されている。総合異常検知処理回路６５の第３入力端子は、断線検知回路６２３の出力端子に接続され、総合異常検知処理回路６５の第４入力端子は、短絡検知回路６２４の出力端子に接続されている。総合異常検知処理回路６５の第５入力端子は、断線検知回路６３３の出力端子に接続され、総合異常検知処理回路６５の第６入力端子は、短絡検知回路６３４の出力端子に接続されている。総合異常検知処理回路６５の出力端子は、トランジスタ６６のベース端子Ｂに接続されている。

トランジスタ６６のコレクタ端子Ｃは、異常検知出力端子ＯＵＴＥに接続されている。トランジスタ６６のエミッタ端子Ｅは、信号グランドレベルに維持されているグランドラインに接続されている。

インタフェース回路３ｂの異常検知出力端子ＯＵＴＥが設けられた出力部は、トランジスタ６６によってオープンコレクタ出力を構成している。また、異常検知出力端子ＯＵＴＥは、プルアップ抵抗Ｒ７によって出力側電源電圧ＶＣＣが出力される電源端子にプルアップされている。プルアップ抵抗Ｒ７の一端子はこの電源端子に接続され、プルアップ抵抗Ｒ７の他端子は異常検知出力端子ＯＵＴＥに接続されている。これにより、トランジスタ６６が閉状態（オン状態）になると、異常検知出力端子ＯＵＴＥから出力される異常検知信号Ｅ２の電圧レベルは、基準電位の電圧レベルになり、低レベル（信号グランドレベル）の信号となる。一方、トランジスタ６６がオフ状態になると、異常検知出力端子ＯＵＴＥから出力される異常検知信号Ｅ２の電圧レベルは、出力側電源電圧ＶＣＣの電圧レベルになり、高レベルの信号となる。

異常状態検知部６７は、断線検知回路６１３，６２３，６３３、短絡検知回路６１４，６２４，６３４、個別異常検知処理回路６１５，６２５，６３５、トランジスタ６１６，６２６，６３６、総合異常検知処理回路６５およびトランジスタ６６によって構成される。

電波センサ１７４ａに断線が生じている場合に入力端子ＩＮ３に入力される直流電圧信号は、第一入力信号の一例に相当する。第１大入賞口検出スイッチ１２６ｓに断線が生じている場合に入力端子ＩＮ１に入力される直流電圧信号は、第二入力信号の一例に相当する。第２大入賞口検出スイッチ１２８ｓに断線が生じている場合に入力端子ＩＮ２に入力される直流電圧信号は、第二入力信号の一例に相当する。

ここで、インタフェース回路３ｂの動作について説明する。
第１大入賞口検出スイッチ１２６ｓが遊技球を検出しておらず、かつ第１大入賞口検出スイッチ１２６ｓに断線や短絡が生じていない場合、信号レベルが低レベルの入力信号Ｓ５が入力端子ＩＮ１を介して比較器６１１の反転入力端子（−）に入力される。この場合の入力信号Ｓ５の電圧レベルは、比較器６１１の非反転入力端子（＋）に入力される閾値電圧Ｖｔｈの電圧レベルよりも小さく、かつ短絡検知回路６１４において設定されている短絡検知閾値電圧の電圧レベルよりも高い。このため、比較器６１１から高レベルの出力信号が出力され、トランジスタ６１２のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６１２はオン状態になるため、出力端子ＯＵＴ１から出力される出力信号Ｄ５は、低レベルの信号となる。また、このとき、短絡検知回路６１４は第１大入賞口検出スイッチ１２６ｓの短絡を検出せず、断線検知回路６１３は第１大入賞口検出スイッチ１２６ｓの断線を検出しない。このため、個別異常検知処理回路６１５および総合異常検知処理回路６５には、断線検知回路６１３および短絡検知回路６１４から検知信号が入力されない。

また、第１大入賞口検出スイッチ１２６ｓが遊技球を検出しており、かつ第１大入賞口検出スイッチ１２６ｓに断線や短絡が生じていない場合、信号レベルが高レベルの入力信号Ｓ５が入力端子ＩＮ１を介して比較器６１１の反転入力端子（−）に入力される。この場合の入力信号Ｓ５の電圧レベルは、比較器６１１の非反転入力端子（＋）に入力される閾値電圧Ｖｔｈの電圧レベルよりも大きく、かつ断線検知回路６１３において設定されている断線検知閾値電圧の電圧レベルよりも低い。このため、比較器６１１から低レベルの出力信号が出力され、トランジスタ６１２のベース端子Ｂにベース電流が流れない。その結果、トランジスタ６１２はオフ状態になるため、出力端子ＯＵＴ１から出力される出力信号Ｄ５は、高レベルの信号となる。また、このとき、短絡検知回路６１４は第１大入賞口検出スイッチ１２６ｓの短絡を検出せず、断線検知回路６１３は第１大入賞口検出スイッチ１２６ｓの断線を検出しない。このため、個別異常検知処理回路６１５および総合異常検知処理回路６５には、断線検知回路６１３および短絡検知回路６１４から検知信号が入力されない。

また、第１大入賞口検出スイッチ１２６ｓに断線が生じている場合、入力端子ＩＮ１を介して比較器６１１の反転入力端子（−）には、入力側電源電圧ＶＳが入力される。入力側電源電圧ＶＳの電圧レベルは、比較器６１１の非反転入力端子（＋）に入力される閾値電圧Ｖｔｈの電圧レベルおよび断線検知回路６１３において設定されている断線検知閾値電圧の電圧レベルよりも高い。このため、比較器６１１から低レベルの出力信号が出力され、トランジスタ６１２のベース端子Ｂにベース電流が流れない。その結果、トランジスタ６１２はオフ状態を維持する。また、このとき、短絡検知回路６１４は第１大入賞口検出スイッチ１２６ｓの短絡を検出せず、断線検知回路６１３は第１大入賞口検出スイッチ１２６ｓの断線を検出する。このため、個別異常検知処理回路６１５および総合異常検知処理回路６５には、断線検知回路６１３から検知信号が入力される。これにより、個別異常検知処理回路６１５から高レベルの出力信号が出力され、トランジスタ６１６のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６１６はオン状態になり、出力端子ＯＵＴ１から出力される出力信号Ｄ５の信号レベルは低レベルとなる。また、総合異常検知処理回路６５から高レベルの出力信号が出力され、トランジスタ６６のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６６はオン状態になり、信号レベルが低レベルの異常検知信号Ｅ２が異常検知出力端子ＯＵＴＥから出力される。

また、第１大入賞口検出スイッチ１２６ｓに短絡が生じている場合、入力端子ＩＮ１を介して比較器６１１の反転入力端子（−）には、信号グランドレベルの電圧が入力される。信号グランドレベルの電圧レベルは、比較器６１１の非反転入力端子（＋）に入力される閾値電圧Ｖｔｈの電圧レベルおよび短絡検知回路６１４において設定されている短絡検知閾値電圧の電圧レベルよりも低い。このため、比較器６１１から高レベルの出力信号が出力され、トランジスタ６１２のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６１２はオン状態となる。また、このとき、短絡検知回路６１４は第１大入賞口検出スイッチ１２６ｓの短絡を検出し、断線検知回路６１３は第１大入賞口検出スイッチ１２６ｓの断線を検出しない。このため、個別異常検知処理回路６１５および総合異常検知処理回路６５には、短絡検知回路６１４から検知信号が入力される。これにより、個別異常検知処理回路６１５から高レベルの出力信号が出力され、トランジスタ６１６のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６１６はオン状態になり、出力端子ＯＵＴ１から出力される出力信号Ｄ５の信号レベルは低レベルとなる。また、総合異常検知処理回路６５から高レベルの出力信号が出力され、トランジスタ６６のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６６はオン状態になり、信号レベルが低レベルの異常検知信号Ｅ２が異常検知出力端子ＯＵＴＥから出力される。

このように、第１大入賞口検出スイッチ１２６ｓに断線や短絡が生じていない場合に出力端子ＯＵＴ１から出力される出力信号Ｄ５は、第１大入賞口検出スイッチ１２６ｓから入力端子ＩＮ１に入力される入力信号Ｓ５に応じた信号となる。また、第１大入賞口検出スイッチ１２６ｓに断線や短絡が生じていない場合、出力端子ＯＵＴ１から出力される出力信号Ｄ５の高レベルの電圧レベルは、入力端子ＩＮ１に入力される入力信号Ｓ５の高レベルの電圧レベルと同レベルではなく、インタフェース回路３ｂの出力側電源端子ＶＩＮ２に入力される出力側電源電圧ＶＣＣの電圧レベルに変換されたレベルとなる。出力端子ＯＵＴ５は、プルアップ抵抗Ｒ４によって出力側電源電圧ＶＣＣが出力される電源端子に接続されている。このため、出力信号Ｄ５の高レベルの電圧レベルは、出力側電源電圧ＶＣＣと同じ電圧レベルとなる。本実施形態では、出力側電源端子ＶＩＮ２に入力される出力側電源電圧ＶＣＣは、入力側電源端子ＶＩＮ１に入力される入力側電源電圧ＶＳより電圧レベルが低く設定されている。このため、第１大入賞口検出スイッチ１２６ｓに断線や短絡が生じていない場合、インタフェース回路３ｂは、高レベルの入力信号Ｓ５が入力端子ＩＮ１に入力されると、電圧レベルが低減された高レベルの出力信号Ｄ５を出力する。

一方、第１大入賞口検出スイッチ１２６ｓに断線や短絡が生じている場合、入力端子ＩＮ１には、第１大入賞口検出スイッチ１２６ｓからの入力信号Ｓ５は入力されず、プルアップ抵抗Ｒ１を介してインタフェース回路３ｂの入力側電源端子ＶＩＮ１に入力される入力側電源電圧ＶＳが入力される。これにより、トランジスタ６１６がオン状態となるため、出力端子ＯＵＴ１から出力される出力信号Ｄ５は、信号グランドレベル（例えば０Ｖ）の直流信号となる。

第２大入賞口検出スイッチ１２８ｓが遊技球を検出しておらず、かつ第２大入賞口検出スイッチ１２８ｓに断線や短絡が生じていない場合、信号レベルが低レベルの入力信号Ｓ６が入力端子ＩＮ２を介して比較器６２１の反転入力端子（−）に入力される。この場合の入力信号Ｓ６の電圧レベルは、比較器６２１の非反転入力端子（＋）に入力される閾値電圧Ｖｔｈの電圧レベルよりも小さく、かつ短絡検知回路６２４において設定されている短絡検知閾値電圧の電圧レベルよりも高い。このため、比較器６２１から高レベルの出力信号が出力され、トランジスタ６２２のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６２２はオン状態になるため、出力端子ＯＵＴ２から出力される出力信号Ｄ６は、低レベルの信号となる。また、このとき、短絡検知回路６２４は第２大入賞口検出スイッチ１２８ｓの短絡を検出せず、断線検知回路６２３は第２大入賞口検出スイッチ１２８ｓの断線を検出しない。このため、個別異常検知処理回路６２５および総合異常検知処理回路６５には、断線検知回路６２３および短絡検知回路６２４から検知信号が入力されない。

また、第２大入賞口検出スイッチ１２８ｓが遊技球を検出しており、かつ第２大入賞口検出スイッチ１２８ｓに断線や短絡が生じていない場合、信号レベルが高レベルの入力信号Ｓ６が入力端子ＩＮ２を介して比較器６２１の反転入力端子（−）に入力される。この場合の入力信号Ｓ６の電圧レベルは、比較器６２１の非反転入力端子（＋）に入力される閾値電圧Ｖｔｈの電圧レベルよりも大きく、かつ断線検知回路６２３において設定されている断線検知閾値電圧の電圧レベルよりも低い。このため、比較器６２１から低レベルの出力信号が出力され、トランジスタ６２２のベース端子Ｂにベース電流が流れない。その結果、トランジスタ６２２はオフ状態になるため、出力端子ＯＵＴ２から出力される出力信号Ｄ６は、高レベルの信号となる。また、このとき、短絡検知回路６２４は第２大入賞口検出スイッチ１２８ｓの短絡を検出せず、断線検知回路６２３は第２大入賞口検出スイッチ１２８ｓの断線を検出しない。このため、個別異常検知処理回路６２５および総合異常検知処理回路６５には、断線検知回路６２３および短絡検知回路６２４から検知信号が入力されない。

また、第２大入賞口検出スイッチ１２８ｓに断線が生じている場合、入力端子ＩＮ２を介して比較器６２１の反転入力端子（−）には、入力側電源電圧ＶＳが入力される。入力側電源電圧ＶＳの電圧レベルは、比較器６２１の非反転入力端子（＋）に入力される閾値電圧Ｖｔｈの電圧レベルおよび断線検知回路６２３において設定されている断線検知閾値電圧の電圧レベルよりも高い。このため、比較器６２１から低レベルの出力信号が出力され、トランジスタ６２２のベース端子Ｂにベース電流が流れない。その結果、トランジスタ６２２はオフ状態を維持する。また、このとき、短絡検知回路６２４は第２大入賞口検出スイッチ１２８ｓの短絡を検出せず、断線検知回路６２３は第２大入賞口検出スイッチ１２８ｓの断線を検出する。このため、個別異常検知処理回路６２５および総合異常検知処理回路６５には、断線検知回路６２３から検知信号が入力される。これにより、個別異常検知処理回路６２５から高レベルの出力信号が出力され、トランジスタ６２６のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６２６はオン状態になり、出力端子ＯＵＴ２から出力される出力信号Ｄ６の信号レベルは低レベルとなる。また、総合異常検知処理回路６５から高レベルの出力信号が出力され、トランジスタ６６のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６６はオン状態になり、信号レベルが低レベルの異常検知信号Ｅ２が異常検知出力端子ＯＵＴＥから出力される。

また、第２大入賞口検出スイッチ１２８ｓに短絡が生じている場合、入力端子ＩＮ２を介して比較器６２１の反転入力端子（−）には、信号グランドレベルの電圧が入力される。信号グランドレベルの電圧レベルは、比較器６２１の非反転入力端子（＋）に入力される閾値電圧Ｖｔｈの電圧レベルおよび短絡検知回路６２４において設定されている短絡検知閾値電圧の電圧レベルよりも低い。このため、比較器６２１から高レベルの出力信号が出力され、トランジスタ６２２のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６２２はオン状態となる。また、このとき、短絡検知回路６２４は第２大入賞口検出スイッチ１２８ｓの短絡を検出し、断線検知回路６２３は第２大入賞口検出スイッチ１２８ｓの断線を検出しない。このため、個別異常検知処理回路６２５および総合異常検知処理回路６５には、短絡検知回路６２４から検知信号が入力される。その結果、個別異常検知処理回路６２５から高レベルの出力信号が出力され、トランジスタ６２６のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６２６はオン状態になり、出力端子ＯＵＴ２から出力される出力信号Ｄ６の信号レベルは低レベルとなる。また、総合異常検知処理回路６５から高レベルの出力信号が出力され、トランジスタ６６のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６６はオン状態になり、信号レベルが低レベルの異常検知信号Ｅ２が異常検知出力端子ＯＵＴＥから出力される。

このように、第２大入賞口検出スイッチ１２８ｓに断線や短絡が生じていない場合に出力端子ＯＵＴ２から出力される出力信号Ｄ６は、第２大入賞口検出スイッチ１２８ｓから入力端子ＩＮ２に入力される入力信号Ｓ６に応じた信号となる。また、第２大入賞口検出スイッチ１２８ｓに断線や短絡が生じていない場合、出力端子ＯＵＴ１から出力される出力信号Ｄ６の高レベルの電圧レベルは、入力端子ＩＮ２に入力される入力信号Ｓ６の高レベルの電圧レベルと同レベルではなく、インタフェース回路３ｂの出力側電源端子ＶＩＮ２に入力される出力側電源電圧ＶＣＣの電圧レベルに変換されたレベルとなる。出力端子ＯＵＴ６は、プルアップ抵抗Ｒ５によって出力側電源電圧ＶＣＣが出力される電源端子に接続されている。このため、出力信号Ｄ６の高レベルの電圧レベルは、出力側電源電圧ＶＣＣと同じ電圧レベルとなる。本実施形態では、出力側電源端子ＶＩＮ２に入力される出力側電源電圧ＶＣＣは、入力側電源端子ＶＩＮ１に入力される入力側電源電圧ＶＳより電圧レベルが低く設定されている。このため、第２大入賞口検出スイッチ１２８ｓに断線や短絡が生じていない場合、インタフェース回路３ｂは、高レベルの入力信号Ｓ６が入力端子ＩＮ２に入力されると、電圧レベルが低減された高レベルの出力信号Ｄ６を出力する。

一方、第２大入賞口検出スイッチ１２８ｓに断線や短絡が生じている場合、入力端子ＩＮ２には、第２大入賞口検出スイッチ１２８ｓからの入力信号Ｓ６は入力されず、プルアップ抵抗Ｒ２を介してインタフェース回路３ｂの入力側電源端子ＶＩＮ１に入力される入力側電源電圧ＶＳが入力される。これにより、トランジスタ６２６がオン状態となるため、出力端子ＯＵＴ２から出力される出力信号Ｄ６は、信号グランドレベル（例えば０Ｖ）の直流信号となる。

電波センサ１７４ａが電波を検出しておらず、かつ電波センサ１７４ａに断線や短絡が生じていない場合、信号レベルが高レベルの入力信号Ｓ７が入力端子ＩＮ３に入力される。この場合の入力信号Ｓ７の電圧レベルは、比較器６３１の非反転入力端子（＋）に入力される閾値電圧Ｖｔｈの電圧レベルよりも大きく、かつ断線検知回路６３３において設定されている断線検知閾値電圧の電圧レベルよりも低い。このため、比較器６３１から低レベルの出力信号が出力され、トランジスタ６３２のベース端子Ｂにベース電流が流れない。その結果、トランジスタ６２２はオフ状態を維持するため、出力端子ＯＵＴ３から出力される出力信号Ｄ７は、高レベルの信号となる。また、このとき、出力検知回路６２２４は電波センサ１７４ａの短絡を検出せず、断線検知回路６３３は電波センサ１７４ａの断線を検出しない。このため、個別異常検知処理回路６３５および総合異常検知処理回路６５には、断線検知回路６３３および短絡検知回路６２４ら検知信号が入力されない。

また、電波センサ１７４ａが電波を検出しており、かつ電波センサ１７４ａに断線や短絡が生じていない場合、信号レベルが低レベルの入力信号Ｓ７が入力端子ＩＮ３を介して比較器６３１の反転入力端子（−）に入力される。この場合の入力信号Ｓ７の電圧レベルは、比較器６３１の非反転入力端子（＋）に入力される閾値電圧Ｖｔｈの電圧レベルよりも低く、かつ短絡検知回路６３４において設定されている短絡検知閾値電圧の電圧レベルよりも高い。このため、比較器６３１から高レベルの出力信号が出力され、トランジスタ６３２のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６３２はオン状態になるため、出力端子ＯＵＴ３から出力される出力信号Ｄ７は、低レベルの信号となる。また、このとき、短絡検知回路６３４は電波センサ１７４ａの短絡を検出せず、断線検知回路６３３は電波センサ１７４ａの断線を検出しない。このため、個別異常検知処理回路６３５および総合異常検知処理回路６５には、断線検知回路６３３および短絡検知回路６３４から検知信号が入力されない。

また、電波センサ１７４ａに断線が生じている場合、入力端子ＩＮ３を介して比較器６３１の反転入力端子（−）には、入力側電源電圧ＶＳが入力される。入力側電源電圧ＶＳの電圧レベルは、比較器６３１の非反転入力端子（＋）に入力される閾値電圧Ｖｔｈの電圧レベルおよび断線検知回路６３３において設定されている断線検知閾値電圧の電圧レベルよりも高い。このため、比較器６３１から低レベルの出力信号が出力され、トランジスタ６３２のベース端子Ｂにベース電流が流れない。その結果、トランジスタ６３２はオフ状態を維持する。また、このとき、短絡検知回路６３４は電波センサ１７４ａの短絡を検出せず、断線検知回路６３３は電波センサ１７４ａの断線を検出する。このため、個別異常検知処理回路６３５および総合異常検知処理回路６５には、断線検知回路６３３から検知信号が入力される。その結果、個別異常検知処理回路６３５から高レベルの出力信号が出力され、トランジスタ６３６のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６３６はオン状態になり、出力端子ＯＵＴ３から出力される出力信号Ｄ７の信号レベルは低レベルとなる。また、総合異常検知処理回路６５から高レベルの出力信号が出力され、トランジスタ６６のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６６はオン状態になり、信号レベルが低レベルの異常検知信号Ｅ２が異常検知出力端子ＯＵＴＥから出力される。

また、電波センサ１７４ａに短絡が生じている場合、入力端子ＩＮ３を介して比較器６３１の反転入力端子（−）には、信号グランドレベルの電圧が入力される。信号グランドレベルの電圧レベルは、比較器６３１の非反転入力端子（＋）に入力される閾値電圧Ｖｔｈの電圧レベルおよび短絡検知回路６３４において設定されている短絡検知閾値電圧の電圧レベルよりも低い。このため、比較器６３１から高レベルの出力信号が出力され、トランジスタ６３２のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６３２はオン状態となる。また、このとき、短絡検知回路６３４は電波センサ１７４ａの短絡を検出し、断線検知回路６３３は電波センサ１７４ａの断線を検出しない。このため、個別異常検知処理回路６３５および総合異常検知処理回路６５には、短絡検知回路６３４から検知信号が入力される。これにより、個別異常検知処理回路６３５から高レベルの出力信号が出力され、トランジスタ６３６のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６３６はオン状態になり、出力端子ＯＵＴ３から出力される出力信号Ｄ７の信号レベルは低レベルとなる。また、総合異常検知処理回路６５から高レベルの出力信号が出力され、トランジスタ６６のベース端子Ｂにベース電流が流れる。その結果、トランジスタ６６はオン状態になり、信号レベルが低レベルの異常検知信号Ｅ２が異常検知出力端子ＯＵＴＥから出力される。

このように、電波センサ１７４ａに断線が生じていない場合に出力端子ＯＵＴ３から出力される出力信号Ｄ７は、電波センサ１７４ａから入力端子ＩＮ３に入力される入力信号Ｓ７に応じた信号となる。また、電波センサ１７４ａに断線や短絡が生じていない場合、出力端子ＯＵＴ３から出力される出力信号Ｄ７の高レベルの電圧レベルは、入力端子ＩＮ３に入力される入力信号Ｓ７の高レベルの電圧レベルと同レベルではなく、インタフェース回路３ｂの出力側電源端子ＶＩＮ２に入力される出力側電源電圧ＶＣＣの電圧レベルに変換されたレベルとなる。出力端子ＯＵＴ７は、プルアップ抵抗Ｒ６によって出力側電源電圧ＶＣＣが出力される電源端子に接続されている。このため、出力信号Ｄ７の高レベルの電圧レベルは、出力側電源電圧ＶＣＣと同じ電圧レベルとなる。本実施形態では、出力側電源端子ＶＩＮ２に入力される出力側電源電圧ＶＣＣは、入力側電源端子ＶＩＮ１に入力される入力側電源電圧ＶＳより電圧レベルが低く設定されている。このため、電波センサ１７４ａに断線や短絡が生じていない場合、インタフェース回路３ｂは、高レベルの入力信号Ｓ７が入力端子ＩＮ２に入力されると、電圧レベルが低減された高レベルの出力信号Ｄ７を出力する。

一方、電波センサ１７４ａに断線や短絡が生じている場合、入力端子ＩＮ３には、電波センサ１７４ａからの入力信号Ｓ７は入力されず、プルアップ抵抗Ｒ３を介してインタフェース回路３ｂの入力側電源端子ＶＩＮ１に入力される入力側電源電圧ＶＳが入力される。これにより、トランジスタ６３６がオン状態となるため、出力端子ＯＵＴ３から出力される出力信号Ｄ７は、信号グランドレベル（例えば０Ｖ）の直流信号となる。これにより、インタフェース回路３ｂは、入力信号Ｓ７の信号レベルが低減された出力信号Ｄ７を出力できる。なお、入力信号Ｓ１，Ｓ２，Ｓ３および出力信号Ｄ１，Ｄ２，Ｄ３の基準電位は信号グランドレベルで共通である。

第１大入賞口検出スイッチ１２６ｓ、第２大入賞口検出スイッチ１２８ｓおよび電波センサ１７４ａのいずれにも断線や短絡が生じていない場合には、総合異常検知処理回路６５に検知信号が入力されないため、インタフェース回路３ｂは、信号グランドレベルの異常検知信号Ｅ２を異常検知出力端子ＯＵＴＥから出力する。一方、第１大入賞口検出スイッチ１２６ｓ、第２大入賞口検出スイッチ１２８ｓおよび電波センサ１７４ａの少なくともいずれか１つに断線や短絡が生じている場合には、総合異常検知処理回路６５に検知信号が入力されるため、インタフェース回路３ｂは、出力側電源端子ＶＩＮ２に入力される出力側電源電圧ＶＣＣの電圧レベルの異常検知信号Ｅ２を異常検知出力端子ＯＵＴＥから出力する。

図示は省略するが、インタフェース回路３ａは、入力端子ＩＮ４および出力端子ＯＵＴ４の間に第四信号レベル変換部を有し、この第四信号レベル変換部がゲート検出スイッチ１２４ｓに断線や短絡が生じた場合に総合異常検知処理回路６５に検知信号を出力できるようになっている点を除いて、インタフェース回路３ｂと同様の構成を有し、同様に動作するようになっている。この第四信号レベル変換部は、第一信号レベル変換部６１などと同様の構成を有している。また、インタフェース回路３ａの入力端子ＩＮ１〜ＩＮ４は、個別のプルアップ抵抗によって、インタフェース回路３ａの入力側電源端子にプルアップされている。また、インタフェース回路３ａの出力端子ＯＵＴ１〜ＯＵＴ４および異常検知出力端子ＯＵＴＥは、個別のプルアップ抵抗によって、出力側電源電圧が出力される出力側電源端子にプルアップされている。

インタフェース回路３ａおよびインタフェース回路３ｂのそれぞれの入出力端子の個数は、図５に示す個数に限られず、インタフェース回路３ａの入出力端子およびインタフェース回路３ｂの入出力端子は同数でもよく、４個以上でもよい。また、インタフェース回路３ａおよびインタフェース回路３ｂは、例えば集積回路で構成されていてもよく、所定の能動素子や受動素子で構成されていてもよい。また、インタフェース回路３ａおよびインタフェース回路３ｂは、ヒステリシス機能を有していてもよい。

図５に示すように、スイッチ異常信号生成部３００ｄは、異常検知信号Ｅ１，Ｅ２が入力される否定論理積回路群３１を有している。否定論理積回路群３１は、異常検知信号Ｅ１が入力される否定論理積回路３１ａと、異常検知信号Ｅ２が入力される否定論理積回路３１ｂと、否定論理積回路３１ａ，３１ｂのそれぞれの出力信号が入力されてスイッチ異常信号ＥＳを出力する否定論理積回路３１ｃとを有している。

否定論理積回路３１ａは、異常検知信号Ｅ１が入力される一方の入力端子と、ロジック電源電圧レベルの出力側電源電圧ＶＣＣが入力される他方の入力端子と、否定論理積回路３１ｃの一方の入力端子に接続された出力端子とを有している。

否定論理積回路３１ｂは、異常検知信号Ｅ２が入力される一方の入力端子と、ロジック電源電圧レベルの出力側電源電圧ＶＣＣが入力される他方の入力端子と、否定論理積回路３１ｃの他方の入力端子に接続された出力端子とを有している。

否定論理積回路３１ｃは、メインＣＰＵ３００ａに接続された出力端子を有している。

各検出スイッチ１１８ｓ〜１２８ｓおよび電波センサ１７４ａのいずれにも断線が生じていない場合には、異常検知信号Ｅ１および異常検知信号Ｅ２は、いずれも信号レベルが低レベル（信号グランドレベル）の信号となる。このため、否定論理積回路３１ａおよび否定論理積回路３１ｂは、いずれも信号レベルが高レベル（出力側電源電圧ＶＣＣの電圧レベル）の信号となる。これにより、スイッチ異常信号ＥＳは信号レベルが低レベル（信号グランドレベル）の信号となる。

各検出スイッチ１１８ｓ〜１２４ｓの少なくともいずれか１つに断線が生じ、各検出スイッチ１２６ｓ，１２８ｓおよび電波センサ１７４ａのいずれにも断線が生じていない場合には、異常検知信号Ｅ１は信号レベルが高レベル（インタフェース回路３ａの入力側電源電圧レベル）の信号となり、異常検知信号Ｅ２は信号レベルが低レベル（信号グランドレベル）の信号となる。このため、否定論理積回路３１ａは信号レベルが低レベル（信号グランドレベル）の信号となり、否定論理積回路３１ｂは信号レベルが高レベル（出力側電源電圧ＶＣＣの電圧レベル）の信号となる。これにより、スイッチ異常信号ＥＳは信号レベルが高レベル（出力側電源電圧ＶＣＣの電圧レベル）の信号となる。

各検出スイッチ１１８ｓ〜１２４ｓのいずれにも断線が生じておらず、各検出スイッチ１２６ｓ，１２８ｓおよび電波センサ１７４ａの少なくともいずれかに断線が生じている場合には、異常検知信号Ｅ１は信号レベルが低レベル（信号グランドレベル）の信号となり、異常検知信号Ｅ２は信号レベルが高レベル（インタフェース回路３ｂの入力側電源電圧レベル）の信号となる。このため、否定論理積回路３１ａは信号レベルが高レベル（出力側電源電圧ＶＣＣの電圧レベル）の信号となり、否定論理積回路３１ｂは信号レベルが低レベル（信号グランドレベル）の信号となる。これにより、スイッチ異常信号ＥＳは信号レベルが高レベル（出力側電源電圧ＶＣＣの電圧レベル）の信号となる。

各検出スイッチ１１８ｓ〜１２４ｓの少なくともいずれか１つに断線が生じ、各検出スイッチ１２６ｓ，１２８ｓおよび電波センサ１７４ａの少なくともいずれか１つに断線が生じている場合には、異常検知信号Ｅ１は信号レベルが高レベル（インタフェース回路３ａの入力側電源電圧レベル）の信号となり、異常検知信号Ｅ２は信号レベルが高レベル（インタフェース回路３ｂの入力側電源電圧レベル）の信号となる。このため、否定論理積回路３１ａは信号レベルが低レベル（信号グランドレベル）の信号となり、否定論理積回路３１ｂは信号レベルが低レベル（信号グランドレベル）の信号となる。これにより、スイッチ異常信号ＥＳは信号レベルが高レベル（出力側電源電圧ＶＣＣの電圧レベル）の信号となる。

したがって、メインＣＰＵ３００ａは、スイッチ異常信号ＥＳの信号レベルを検知することにより、各検出スイッチ１１８ｓ〜１２８ｓおよび電波センサ１７４ａの少なくともいずれか１つに断線が生じていることを判定できる。詳細な説明は省略するが、主制御基板３００に設けられたメインＣＰＵ３００ａは、遊技機１００における遊技の進行に伴う種々の処理を実行する。メインＣＰＵ３００ａは、各検出スイッチ１１８ｓ〜１２８ｓでの遊技球の検出の有無を判定したり、第１始動口１２０や第２始動口１２２への遊技球の入球を契機とする大役抽選を実行したり、大役抽選に当選（大当たり）した場合に第１大入賞口１２６や第２大入賞口１２８の開閉動作および賞球を払い出したり、その他の処理を実行したりするために、所定の周期でＣＰＵ初期化処理に割り込んでタイマ割込み処理を実行する。

メインＣＰＵ３００ａは、このタイマ割込み処理で実行される複数の処理のうちのエラー管理処理において、断線の発生の有無や電波エラーの検出の有無などを判定する。例えば、メインＣＰＵ３００ａは、エラー管理処理において、各種エラーや異常の発生有無の判定および判定結果に応じた設定を行うためのエラー管理処理を実行する。具体的には、メインＣＰＵ３００ａは、異常検知センサ１７４からの異常検知信号の入力に基づいて各種エラーや異常が発生していると判定すると、発生したエラーに対応するエラーコマンドを送信バッファにセットする。メインＣＰＵ３００ａは、複数のエラーが発生していると判定した場合は、発生したエラーの数だけエラーコマンドをセットする。なお、各始動入賞口および各大入賞口の検出スイッチで不正な入賞や過度の入賞等のエラーが検出された場合は、タイマ割込み処理において実行されるスイッチ管理処理および特別遊技管理処理の一部で所定のエラー処理が実行され、エラーコマンドが送信バッファにセットされる。

また、メインＣＰＵ３００ａは、タイマ割込み処理の複数の処理のうちのポート出力処理において、タイマ割込み処理において作成した種々のコマンドを必要に応じて副制御基板３３０に送信する。副制御基板３３０に設けられたサブＣＰＵ３３０ａは、受信した種々のコマンドに基づいて、遊技の進行に伴って実行される種々の演出や、メインＣＰＵ３００ａが検出したエラーの報知を制御するために、所定の周期でタイマ割込み処理プログラムを読み込んで当該サブタイマ割込み処理を開始する。

サブＣＰＵ３３０ａは、サブタイマ割込み処理の複数の処理のうちのエラー報知処理において、スイッチ異常信号ＥＳに基づく検出手段状態コマンドを受信していると判定したら、各検出スイッチ１１８ｓ〜１２８ｓおよび電波センサ１７４ａの断線に関するエラー報知を実行するためのエラー報知コマンドを作成して送信バッファにセットする。また、サブＣＰＵ３３０ａは、サブタイマ割込み処理のエラー報知処理において、電波エラーの検知に基づく電波状態コマンドを受信していると判定した場合に、電波センサに関するエラー報知を実行するためのエラー報知コマンドを作成して送信バッファにセットする。

送信バッファにセットされたエラー報知コマンドは、サブタイマ割込み処理の複数の処理のうちの出力制御処理において、例えば照明制御部３６０に送信される。照明制御部３６０は、受信したエラー報知コマンドを解析し、例えば枠部照明装置２４０を点灯させてエラーが発生していることを報知する。

次に、電波センサに関するエラー（電波エラー）および各検出スイッチ１１８ｓ〜１２８ｓおよび電波センサ１７４ａの断線に関するエラー（断線エラー）を検知した場合のエラー報知の制御について図７から図１０を用いて説明する。図７中および図８中の「電波センサ信号」は電波センサ１７４ａの検出信号の信号波形を示している。図８中および図９中の「出力信号Ｄ７」はインタフェース回路３ｂの出力端子ＯＵＴ３から出力される出力信号Ｄ７の信号波形を示している。図７中から図１０中の「スイッチ異常信号」は、スイッチ異常信号生成部３００ｄが出力するスイッチ異常信号ＥＳの信号波形を示している。「電波状態コマンド」は、電波エラーに基づくコマンドであって主制御基板３００から副制御基板３３０に送信されるコマンドを模式的に示している。「検出手段状態コマンド」は、各検出スイッチ１１８ｓ〜１２８ｓまたは電波センサ１７４ａの断線に基づくコマンドであって主制御基板３００から副制御基板３３０に送信されるコマンドを模式的に示している。「エラー報知（電波センサ）」は、電波センサに関するエラー報知の実行期間を示し、「エラー報知（スイッチ異常）」は、各検出スイッチ１１８ｓ〜１２８ｓおよび電波センサ１７４ａの断線に関するエラー報知の実行期間を示している。図７中から図１０中の「Ｈ」は信号レベルが高レベルであることを示し、「Ｌ」は信号レベルが低レベルであることを示している。「Ｔ」は主制御基板３００から副制御基板３３０にコマンドが送信されたことを示し、「ＮＴ」は主制御基板３００から副制御基板３３０にコマンドが送信されていないことを示している。「ＯＰ」はエラー報知が実行されていることを示し、「ＮＯＰ」はエラー報知が実行されていないことを示している。また、図７から図１０では、左から右に向かって時の経過が表されている。

（検知スイッチの断線）
まず、各検出スイッチ１１８ｓ〜１２８ｓの少なくともいずれか１つに断線が発生した場合のエラー制御のタイミングについて図５を参照しつつ図７を用いて説明する。図７では、第１大入賞口検出スイッチ１２６ｓにおいて断線が発生した場合を例にとって説明する。
図７に示すように、時刻ｔ１の前の所定時刻において、電波センサ１７４ａは電波を検出していないため、信号レベルが高レベルの検出信号を出力している。電波センサ１７４ａは、電波を検出していない場合に信号レベルが高レベルの検出信号を出力し、電波を検出している場合に信号レベルが低レベルの検出信号を出力する。また、各検出スイッチ１１８ｓ〜１２８ｓはいずれも断線が生じていないため、スイッチ異常信号生成部３００ｄは信号レベルが低レベルのスイッチ異常信号ＥＳを出力している。

時刻ｔ１よりも前の時刻において、電波センサ１７４ａは電波を検出しておらず、各検出スイッチ１１８ｓ〜１２８ｓおよび電波センサ１７４ａのいずれにも断線が発生していないため、電波状態コマンドおよび検出手段状態コマンドのいずれも主制御基板３００から副制御基板３３０に送信されていない。

時刻ｔ１において第１大入賞口検出スイッチ１２６ｓに断線が生じたため、スイッチ異常信号生成部３００ｄは信号レベルが高レベルのスイッチ異常信号ＥＳの出力を開始する。

時刻ｔ１におけるタイマ割込み処理において、メインＣＰＵ３００ａは、電波センサ信号の信号レベルが高レベルであってインタフェース回路３ｂの出力信号Ｄ７の信号レベルが高レベルであるため、電波センサ１７４ａが電波を検出していないと判定する。一方、時刻ｔ１におけるタイマ割込み処理において、メインＣＰＵ３００ａは、スイッチ異常信号生成部３００ｄの否定論理積回路３１ｃが出力するスイッチ異常信号ＥＳの信号レベルが高レベルであるため、各検出スイッチ１１８ｓ〜１２８ｓの少なくともいずれか１つで断線が発生したと判定する。

これにより、時刻ｔ１におけるタイマ割込み処理において、メインＣＰＵ３００ａは検出手段状態コマンドを作成して送信バッファにセットする。送信バッファにセットされた検出手段状態コマンドは、副制御基板３３０に送信される。

サブＣＰＵ３３０ａは、例えば１回または２回のサブタイマ割込み処理の実行期間（４ｍｓから８ｍｓ程度）だけ時刻ｔ１から遅れた時刻のサブタイマ割込み処理のエラー報知処理において、受信したコマンドに検出手段状態コマンドがあると判定し、断線に関するエラー報知を実行するためのエラー報知コマンドを作成して送信バッファにセットする。

送信バッファにセットされた当該エラー報知コマンドは、当該エラー報知コマンドが作成されたのと同じサブタイマ割込み処理の出力制御処理において、例えば照明制御部３６０に送信される。照明制御部３６０は、受信したエラー報知コマンドを解析し、例えば枠部照明装置２４０を点灯させる。これにより、時刻ｔ１とほぼ同時刻に枠部照明装置２４０がスイッチ異常のエラー報知を開始する。なお、上述のとおり、断線が検出と、スイッチ異常のエラー報知の開始とは、４ｍｓから８ｍｓ程度の時間差があるが、図７および後述の図８から図１０では、エラー報知の開始は時刻ｔ１と同時刻として図示されている。

枠部照明装置２４０によるスイッチ異常のエラー報知が開始されることにより、例えば遊技店員によって、時刻ｔ２において第１大入賞口検出スイッチ１２６ｓの断線が修復されると、スイッチ異常信号生成部３００ｄは信号レベルが低レベルのスイッチ異常信号ＥＳの出力を開始する。

時刻ｔ２におけるタイマ割込み処理において、メインＣＰＵ３００ａは、電波センサ信号の信号レベルが高レベルであってインタフェース回路３ｂの出力信号Ｄ７の信号レベルが高レベルであるため、電波センサ１７４ａが電波を検出していないと判定する。また、時刻ｔ２におけるタイマ割込み処理において、メインＣＰＵ３００ａは、スイッチ異常信号生成部３００ｄの否定論理積回路３１ｃが出力するスイッチ異常信号ＥＳの信号レベルが低レベルであるため、各検出スイッチ１１８ｓ〜１２８ｓのいずれも断線が発生していないと判定する。

これにより、時刻ｔ２におけるタイマ割込み処理において、メインＣＰＵ３００ａは、検出手段状態コマンドを作成して送信バッファにセットする。送信バッファにセットされた検出手段状態コマンドは、副制御基板３３０に送信される。ここでセットされる検出手段状態コマンドには、エラー報知停止の情報が含まれる。

サブＣＰＵ３３０ａは、例えば１回または２回のサブタイマ割込み処理の実行期間（４ｍｓから８ｍｓ程度）だけ時刻ｔ２から遅れた時刻のサブタイマ割込み処理のエラー報知処理において、受信したコマンドに、エラー報知停止の情報を含む検出手段状態コマンドがあると判定し、断線に関するエラー報知を停止するためのエラー報知コマンドを作成して送信バッファにセットする。

送信バッファにセットされた当該エラー報知コマンドは、当該エラー報知コマンドが作成されたのと同じサブタイマ割込み処理の出力制御処理において、照明制御部３６０に送信される。照明制御部３６０は、受信したエラー報知コマンドを解析し、エラー報知停止の情報が含まれているため、枠部照明装置２４０の点灯を停止させる。これにより、時刻ｔ２とほぼ同時刻に枠部照明装置２４０がスイッチ異常のエラー報知を終了する。なお、上述のとおり、断線修復の検出と、スイッチ異常のエラー報知の停止とは、４ｍｓから８ｍｓ程度の時間差があるが、図７および後述の図８から図１０では、エラー報知の停止を指示するコマンドの立下り時刻と同時刻として図示されている。

（電波センサの電波検出）
電波センサ１７４ａが電波を検出した場合のエラー制御のタイミングについて図５を参照しつつ図８を用いて説明する。図８では、各検出スイッチ１１８ｓ〜１２６ｓおよび電波センサ１７４ａでの断線は発生しない場合を例にとって説明する。
図８に示すように、時刻ｔ１よりも前の時刻において、電波センサ１７４ａは電波を検出していないため、信号レベルが高レベルの検出信号を出力している。また、各検出スイッチ１１８ｓ〜１２８ｓはいずれも断線が生じていないため、スイッチ異常信号生成部３００ｄは信号レベルが低レベルのスイッチ異常信号ＥＳを出力している。

このため、時刻ｔ１よりも前の時刻において、遊技機１００は、図７を用いて説明したのと同様に動作するので、電波状態コマンドおよび検出手段状態コマンドのいずれも主制御基板３００から副制御基板３３０に送信されない。

時刻ｔ１において電波センサ１７４ａが電波、すなわち不正な電波を検出したため、電波センサ信号、すなわちインタフェース回路３ｂに入力する入力信号Ｓ７の信号レベルが低レベルとなる。これにより、インタフェース回路３ｂからメインＣＰＵ３００ａに入力される出力信号Ｄ７の信号レベルも低レベルとなる。

インタフェース回路３ｂは、電波センサ１７４ａが電波を検出して入力信号Ｓ７の信号レベルが低レベルになっても、異常検知信号Ｅ２の信号レベルを低レベルに維持する。インタフェース回路３ａから出力される異常検知信号Ｅ１の信号レベルも低レベルのままである。このため、時刻ｔ１において、スイッチ異常信号ＥＳの信号レベルは低レベルに維持される。

時刻ｔ１におけるタイマ割込み処理において、メインＣＰＵ３００ａは、電波センサ信号の信号レベルが低レベルであってインタフェース回路３ｂの出力信号Ｄ７の信号レベルが低レベルであるため、電波センサ１７４ａが電波を検出していると判定する。一方、時刻ｔ１におけるタイマ割込み処理において、メインＣＰＵ３００ａは、スイッチ異常信号生成部３００ｄの否定論理積回路３１ｃが出力するスイッチ異常信号ＥＳの信号レベルが低レベルであるため、各検出スイッチ１１８ｓ〜１２８ｓおよび電波センサ１７４ａのいずれにも断線が発生していないと判定する。

これにより、時刻ｔ１におけるタイマ割込み処理において、メインＣＰＵ３００ａは、電波状態コマンドを作成して送信バッファにセットする。送信バッファにセットされた電波状態コマンドは、副制御基板３３０に送信される。

サブＣＰＵ３３０ａは、例えば１回または２回のサブタイマ割込み処理の実行期間（４ｍｓから８ｍｓ程度）だけ時刻ｔ１から遅れた時刻のサブタイマ割込み処理のエラー報知処理において、受信したコマンドに電波状態コマンドがあると判定し、電波センサに関するエラー報知を実行するためのエラー報知コマンドを作成して送信バッファにセットする。

送信バッファにセットされた当該エラー報知コマンドは、当該エラー報知コマンドが作成されたのと同じサブタイマ割込み処理の出力制御処理において、例えば照明制御部３６０に送信される。照明制御部３６０は、受信したエラー報知コマンドを解析し、例えば枠部照明装置２４０をスイッチ異常のエラー報知とは異なる色で点灯させる。これにより、時刻ｔ１とほぼ同時刻に枠部照明装置２４０が電波センサのエラー報知を開始する。

枠部照明装置２４０による電波センサのエラー報知が開始されることにより、例えば遊技店員によって、時刻ｔ２において不正電波の原因が解消されて電波センサ１７４ａが電波を検出しなくなると、電波センサ１７４ａは信号レベルが高レベルの電波センサ信号の出力を開始する。

これにより、時刻ｔ２におけるタイマ割込み処理において、メインＣＰＵ３００ａは、電波状態コマンドを作成して送信バッファにセットする。送信バッファにセットされた電波状態コマンドは、副制御基板３３０に送信される。ここでセットされる電波状態コマンドには、エラー報知停止の情報が含まれる。

サブＣＰＵ３３０ａは、例えば１回または２回のサブタイマ割込み処理の実行期間（４ｍｓから８ｍｓ程度）だけ時刻ｔ２から遅れた時刻のサブタイマ割込み処理のエラー報知処理において、受信したコマンドに、エラー報知停止の情報を含む電波状態コマンドがあると判定する。サブＣＰＵ３３０ａは、エラーの報知停止の情報を含む電波状態コマンドを受信すると、電波センサのエラー報知を終了するまでの所定期間（例えば６０秒）のカウントを開始する。

時刻ｔ２から所定期間が経過した時刻ｔ３において、サブＣＰＵ３３０ａは、電波センサに関するエラー報知を停止するためのエラー報知コマンドを作成して送信バッファにセットする。

送信バッファにセットされた当該エラー報知コマンドは、当該エラー報知コマンドが作成されたのと同じサブタイマ割込み処理の出力制御処理において、照明制御部３６０に送信される。照明制御部３６０は、受信したエラー報知コマンドを解析し、エラー報知停止の情報が含まれているため、枠部照明装置２４０の点灯を停止させる。これにより、時刻ｔ３とほぼ同時刻に枠部照明装置２４０が電波センサのエラー報知を終了する。

このように、遊技機１００は、電波センサ１７４ａが電波エラーを検出すること、またはスイッチ異常信号生成部３００ｄがスイッチ異常信号ＥＳを生成することに起因してエラーを報知可能な報知手段を備え、この報知手段は、電波センサ１７４ａが電波エラーを検出したことに起因するエラーを報知した場合には、電波エラーが解除されてから所定時間経過後（所定期間、例えば６０秒）に、電波エラーの報知を終了することができる。ここで、副制御基板３３０は報知手段の一例に相当する。さらに、サブＣＰＵ３３０ａ、照明制御部３６０および枠部照明装置２４０も、それぞれ報知手段の一例に相当する。

（電波センサの断線）
電波センサ１７４ａが断線を検出した場合のエラー制御のタイミングについて図５を参照しつつ図９を用いて説明する。図９では、各検出スイッチ１１８ｓ〜１２６ｓでの断線は発生しない場合を例にとって説明する。
図９に示すように、時刻ｔ１よりも前の時刻において、電波センサ１７４ａは電波を検出していないため、信号レベルが高レベルの検出信号を出力する。これにより、出力信号Ｄ７の信号レベルも高レベルになる。また、各検出スイッチ１１８ｓ〜１２８ｓはいずれも断線が生じていないため、スイッチ異常信号生成部３００ｄは信号レベルが低レベルのスイッチ異常信号ＥＳを出力している。

時刻ｔ１において電波センサ１７４ａの断線が生じたため、スイッチ異常信号生成部３００ｄは信号レベルが高レベルのスイッチ異常信号ＥＳの出力を開始する。また、電波センサ１７４ａが接続されたインタフェース回路３ｂの入力端子ＩＮ３が入力側電源端子にプルアップされるため、インタフェース回路３ｂの出力端子ＯＵＴ３から出力される出力信号Ｄ７の信号レベルが低レベルとなる。

インタフェース回路３ｂは、電波センサ１７４ａに生じた断線を検知すると、電波が検出された場合に電波センサ１７４ａから入力端子ＩＮ３に入力される入力信号の信号レベルに応じた信号を出力端子ＯＵＴ３から出力するように構成されている。つまり、インタフェース回路３ｂは、電波センサ１７４ａに生じた断線を検知すると、電波センサ１７４ａが電波を検出した場合に出力端子ＯＵＴ３から出力する信号と同じ信号レベルの出力信号を出力する。このため、時刻ｔ１におけるタイマ割込み処理において、メインＣＰＵ３００ａは、電波センサ１７４ａが電波を検出していないにもかかわらず、インタフェース回路３ｂの出力信号Ｄ７の信号レベルが低レベルであるため、電波センサ１７４ａが電波を検出していると判定する。また、時刻ｔ１におけるタイマ割込み処理において、メインＣＰＵ３００ａは、スイッチ異常信号生成部３００ｄの否定論理積回路３１ｃが出力するスイッチ異常信号ＥＳの信号レベルが高レベルであって各検出スイッチ１１８ｓ〜１２８ｓおよび電波センサ１７４ａの少なくともいずれか１つで断線が発生したと判定する。

これにより、時刻ｔ１におけるタイマ割込み処理において、メインＣＰＵ３００ａは、検出手段状態コマンドおよび電波状態コマンドを作成する。作成された検出手段状態コマンドおよび電波状態コマンドは、送信バッファにセットされ、副制御基板３３０に送信される。

サブＣＰＵ３３０ａは、例えば１回または２回のサブタイマ割込み処理の実行期間（４ｍｓから８ｍｓ程度）だけ時刻ｔ１から遅れた時刻のサブタイマ割込み処理のエラー報知処理において、受信したコマンドに検出手段状態コマンドおよび電波状態コマンドがあると判定する。サブＣＰＵ３３０ａは、スイッチ異常信号ＥＳの生成に起因するエラーよりも電波の検出に起因するエラーを優先して報知するように構成されている。このため、サブＣＰＵ３３０ａは、電波センサのエラー報知がスイッチ異常のエラー報知よりも優先すると判定し、電波センサに関するエラー報知を実行するためのエラー報知コマンドを作成して送信バッファにセットする。

送信バッファにセットされた当該エラー報知コマンドは、当該エラー報知コマンドが作成されたのと同じサブタイマ割込み処理の出力制御処理において、例えば照明制御部３６０に送信される。照明制御部３６０は、受信したエラー報知コマンドを解析し、電波センサ１７４ａによる電波の検出に起因するエラーの報知と同じ報知態様（例えば所定の色）で枠部照明装置２４０を点灯させる。すなわち、照明制御部３６０は、例えば枠部照明装置２４０をスイッチ異常のエラー報知の報知態様とは異なる態様（例えば異なる色）で点灯させる。これにより、時刻ｔ１とほぼ同時刻に枠部照明装置２４０は、電波センサ１７４ａが電波を検出したと看做せるエラー報知を開始する。このように、枠部照明装置２４０は、電波センサ１７４ａの断線に起因するエラーと、電波センサ１７４ａによる電波の検出に起因するエラーとを同じ報知態様で報知可能である。

枠部照明装置２４０による電波センサの報知態様でエラー報知が開始されることにより、例えば不正電波の原因を調査しに来た遊技店員が電波センサ１７４ａの断線を発見し、時刻ｔ２において電波センサ１７４ａの断線が修復される。そうすると、インタフェース回路３ｂの入力端子ＩＮ３には、高レベルの電波センサ信号が入力されるため、インタフェース回路３ｂの出力信号Ｄ７の信号レベルが高レベルになる。また、電波センサ１７４ａの断線が修復されるため、スイッチ異常信号生成部３００ｄは信号レベルが低レベルのスイッチ異常信号ＥＳの出力を開始する。

時刻ｔ２におけるタイマ割込み処理において、メインＣＰＵ３００ａは、電波センサ信号の信号レベルが高レベルであってインタフェース回路３ｂの出力信号Ｄ７の信号レベルが高レベルであるため、電波センサ１７４ａが電波を検出していないと判定する。また、時刻ｔ２におけるタイマ割込み処理において、メインＣＰＵ３００ａは、スイッチ異常信号生成部３００ｄの否定論理積回路３１ｃが出力するスイッチ異常信号ＥＳの信号レベルが低レベルであって各検出スイッチ１１８ｓ〜１２８ｓのいずれも断線が発生していないと判定する。

これにより、時刻ｔ２におけるタイマ割込み処理において、メインＣＰＵ３００ａは、検出手段状態コマンドおよび電波状態コマンドを作成する。作成された検出手段状態コマンドおよび電波状態コマンドは、送信バッファにセットされ、副制御基板３３０に送信される。送信された検出手段状態コマンドおよび電波状態コマンドには、それぞれエラー報知停止の情報が含まれる。

送信バッファにセットされた当該エラー報知コマンドは、当該エラー報知コマンドが作成されたのと同じサブタイマ割込み処理の出力制御処理において、照明制御部３６０に送信される。照明制御部３６０は、受信したエラー報知コマンドを解析し、エラー報知停止の情報が含まれているため、枠部照明装置２４０の点灯を停止させる。これにより、時刻ｔ３とほぼ同時刻に枠部照明装置２４０が電波センサのエラー報知が終了する。

このように、遊技機１００は、電波センサ１７４ａに生じた断線に基づくスイッチ異常信号ＥＳに起因するエラーを、電波センサ１７４ａによる電波の検出に起因するエラーの報知と同じ報知態様で報知した場合には、電波センサ１７４ａの断線が解除（すなわち断線の修復が完了）されてから所定時間経過後（所定期間、例えば６０秒）に、電波センサ１７４ａによる電波の検出を報知する報知態様によるエラーの報知を終了する。

（電波センサの断線の比較例）
電波センサ１７４ａが断線を検出した場合のエラー制御の比較例のタイミングについて図１０を用いて説明する。図１０では、各検出スイッチ１１８ｓ〜１２６ｓでの断線は発生しない場合を例にとって説明する。
図１０に示すように、時刻ｔ１において、副制御基板３３０が電波状態コマンドおよび検出手段状態コマンドを受信するところまでは、図９に示す本実施形態による遊技機１００における電波センサ１７４ａの断線でのエラー制御と同じである。

比較例におけるエラー制御では、従来の遊技機と同様に、サブＣＰＵ３３０ａは、電波エラーを優先するように構成されているため、電波状態コマンドおよび検出手段状態コマンドを受信すると、電波センサのエラー報知を終了するまでの所定期間（例えば６０秒）のカウントを開始するとともに、電波センサに関するエラー報知を開始するためのエラー報知コマンドを照明制御部３６０に出力する。これにより、例えば枠部照明装置２４０は、電波エラーの報知態様で点灯を開始する。ところが、電波センサのエラー報知が開始されてから電波センサの断線の修復が完了するまでの期間が、この所定期間よりも長くなってしまう可能性がある。

例えば、所定期間が経過した時刻ｔ２において、電波センサの断線の修復が完了していないと、サブＣＰＵ３３０ａは、時刻ｔ２において検出手段状態コマンドのエラー報知停止の情報を含む検出手段状態コマンドを受信していないと判定し、スイッチ異常のエラー報知を実行するためのコマンドを照明制御部３６０に出力してしまう。

これにより、図１０に示すように、時刻ｔ２において、電波センサに関するエラー報知は、より優先度の低いスイッチ異常に関するエラー報知に切り替わってしまう。スイッチ異常に関するエラー報知は、例えば時刻ｔ３において電波センサの断線が解除されるまで継続される。

このように、１つの異常（例えば断線）の発生に起因して、異なる複数の異常（例えば電波の検出および断線）が発生したと判定する構成において、比較例でのエラー制御では、相対的に優先度の高いエラーを報知している場合に、当該エラーよりも優先度の低いエラーの報知に切り替わってしまうという問題がある。

これに対し、サブＣＰＵ３３０ａは、１つの異常（例えば断線）の発生に起因して、異なる複数の異常（例えば電波の検出および断線）が発生したと判定するように構成されているものの、遊技機１００は、比較例とは異なり、相対的に優先度の高いエラーの報知態様でエラーを報知した場合に、当該エラーの停止の情報を含むコマンドを受信してから所定時間経過後に、当該優先度の高いエラーの報知態様によるエラー報知を停止するようになっている。これにより、遊技機１００は、相対的に優先度の高いエラー報知が相対的に優先度の低いエラー報知に切り替わってしまうのを防止できる。

以上説明したように、本実施形態による遊技機１００は、第１大入賞口検出スイッチ１２６ｓなどの検出スイッチおよび電波センサ１７４ａなどの異常検知センサという異なる種類の検出器の検出信号や断線などの異常（エラー）を１つのインタフェース回路（上記実施形態ではインタフェース回路３ｂ）を用いて効率的に検出できる。

また、遊技機１００は、電波センサ１７４ａの断線に基づくスイッチ異常信号ＥＳに起因するエラーを、電波センサ１７４ａの電波の検出に起因するエラーの報知と同じ報知態様で報知した場合には、電波エラーの解除コマンド受信後から所定期間（例えば６０秒）経過後にエラー報知を停止するようになっている。このため、遊技機１００は、電波センサのエラー原因を解消しない限り、優先度の高いエラー報知が終了する前に優先度の低いエラー報知に切り替わることを防止できる。

また、本実施形態による遊技機１００によれば、電波エラーの発生原因を解除しない限り電波エラー報知が停止しないため、エラーの原因特定が容易になる。

また、遊技機１００は、電波センサ１７４ａ、第１大入賞口検出スイッチ１２６ｓおよび第２大入賞口検出スイッチ１２８ｓのそれぞれから出力される信号を同じインタフェース回路３ｂで管理している。これにより、遊技機１００は、インタフェース回路の使用個数を減少させることができる。さらに、遊技機１００は、インタフェース回路の使用個数を減少させることができるので、主制御基板３００や副制御基板３３０などの小型化および遊技機１００全体の省電力化を図ることができる。

また、遊技機１００は、電波センサ１７４ａ、第１大入賞口検出スイッチ１２６ｓおよび第２大入賞口検出スイッチ１２８ｓを同じインタフェース回路３ｂに接続している場合に電波センサ１７４ａが断線すると、報知の優先度が相対的に低い検出手段状態コマンドを発生するが、サブＣＰＵ３３０ａの設定により相対的に優先度の高い電波エラーの報知が相対的に優先度の低い断線エラーの報知に切り替わることを防止できる。

本発明は、上記実施形態によらず、種々の変形が可能である。
上記実施形態では、インタフェース回路３ａ，３ｂは、メインＣＰＵ３００ａに直接接続されているが、バッファ回路を介してメインＣＰＵ３００ａに接続されていてもよい。

上記実施形態では、インタフェース回路３ａ，３ｂの各入力端子は、入力側電源端子にプルアップされ、インタフェース回路３ａ，３ｂの各出力端子は、出力側電源電圧が出力される出力側電源端子にプルアップされているが、本発明はこれに限られない。例えば、インタフェース回路３ａ，３ｂの各入力端子および各出力端子は、所定電圧にプルダウンされていてもよい。

インタフェース回路３ａ，３ｂに接続されている各検出スイッチおよび電波センサの信号レベルは、上記実施形態における信号レベルに限られない。例えば、第１大入賞口検出スイッチ１２６ｓなどの各検出スイッチは、遊技球を検出した場合に低レベルの入力信号を、遊技球を検出しない場合に高レベルの入力信号をインタフェース回路３ａ，３ｂに入力するようになっていてもよい。また、電波センサ１７４ａは、電波を検出した場合に高レベルの入力信号を、電波を検出していない場合に低レベルの入力信号をインタフェース回路３ｂに入力するようになっていてもよい。

いずれの大入賞口で大役遊技を実行するかは適宜設定可能である。

また、上記実施形態における遊技盤１０８の盤面構成は一例に過ぎず、適宜設計可能であることは言うまでもない。

また、上記実施形態における遊技状態の設定は一例に過ぎず、上記と同様の遊技性を担保可能な範囲において、適宜設定可能である。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる実施形態に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

３ａ，３ｂインタフェース回路
３１否定論理積回路群
３１ａ，３１ｂ，３１ｃ否定論理積回路
６１第一信号レベル変換部
６２第二信号レベル変換部
６３第三信号レベル変換部
６４電源監視回路
６５総合異常検知処理回路
６６，６１２，６１６，６２２，６２６，６３２，６３６トランジスタ
６７異常状態検知部
１００遊技機
２０２演出役物装置
２０４演出照明装置
２０６音声出力装置
２０８演出操作装置
３００主制御基板
３００ａメインＣＰＵ
３００ｂメインＲＯＭ
３００ｃメインＲＡＭ
３００ｄスイッチ異常信号生成部
３３０副制御基板
３３０ａサブＣＰＵ
３３０ｂサブＲＯＭ
３３０ｃサブＲＡＭ
６１１，６２１，６３１比較器
６１３，６２３，６３３断線検知回路
６１４，６２４，６３４短絡検知回路
６１５，６２５，６３５個別異常検知処理回路

Claims

所定の異常に係る第一事象を検出可能な第一検出手段および遊技球の入賞に係る第二事象を検出可能な第二検出手段を少なくとも含む複数の検出手段が接続されるインタフェース回路を備え、
前記インタフェース回路は、
複数の前記検出手段の異常に係る第三事象を検知可能な検知手段と、
前記第一検出手段からの入力に応じた信号を出力可能な第一出力端子と、
前記第二検出手段からの入力に応じた信号を出力可能な第二出力端子と、
前記検知手段の検知に応じた検知信号を出力可能な検知信号出力端子と
を有すること
を特徴とする遊技機。
前記インタフェース回路を有し、前記検知信号に基づいて異常信号を生成する異常信号生成手段と、
前記第一検出手段が前記第一事象を検出すること、または前記異常信号生成手段が前記異常信号を生成することに起因してエラーを報知可能な報知手段と
を備え、
前記報知手段は、
前記異常信号の生成に起因するエラーよりも前記第一事象の検出に起因するエラーを優先して報知するように構成され、
前記第一検出手段に生じた前記第三事象に基づく異常信号に起因するエラーを、前記第一事象の検出に起因するエラーの報知と同じ報知態様で報知した場合には、該第三事象が解除されてから所定時間経過後に、前記報知態様による該エラーの報知を終了すること
を特徴とする請求項１記載の遊技機。