JP2018117325A - ソフトウェア無線機の制御装置、ソフトウェア無線機及びソフトウェア無線機の起動方法 - Google Patents
ソフトウェア無線機の制御装置、ソフトウェア無線機及びソフトウェア無線機の起動方法 Download PDFInfo
- Publication number
- JP2018117325A JP2018117325A JP2017008870A JP2017008870A JP2018117325A JP 2018117325 A JP2018117325 A JP 2018117325A JP 2017008870 A JP2017008870 A JP 2017008870A JP 2017008870 A JP2017008870 A JP 2017008870A JP 2018117325 A JP2018117325 A JP 2018117325A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- radio
- circuit
- software defined
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stored Programmes (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
ソフトウェア無線機は、無線機能を実現する電子回路の構成を変えずに、ソフトウェアの各種設定を変更することで、無線通信に伴う動作を変更させて、変調方式や周波数帯が異なる種々の無線方式に対応して無線通信を行うことができる無線機である。
そして、従来のソフトウェア無線機では、これらの初期化動作が完了しないと無線機の使用ができず、電源投入から無線機が使用可能となるまでの起動時間が長くなっていた。
そこで、従来、CPUの他に固定回路ブロックを設け、起動時間の短縮を図るようにしたソフトウェア無線機があった。
従来のソフトウェア無線機について図4を使って説明する。図4は、従来のソフトウェア無線機の構成ブロック図である。
図4に示すように、従来のソフトウェア無線機は、CPU11と、固定回路ブロック12と、回路インタフェース部(回路I/F)13と、無線機回路14とを備えている。
また、CPU11は、外部ネットワーク10に接続して、外部から種々の設定情報を入力する。
回路I/F13は、CPU11と無線機回路14、固定回路ブロック2と無線機回路14とを接続するインタフェースである。
無線機回路14は、CPU11からの制御に基づいて、信号処理や変復調、無線送受信を行い、無線機の機能を実現する。また、無線機回路14は、固定回路ブロック12の制御によって一部の機能を実現する。
そして、従来のソフトウェア無線機における起動時の処理について図5を用いて説明する。図5は、従来のソフトウェア無線機の起動時の処理を示すフローチャートである。尚、図5では、CPUの動作と固定回路ブロックの動作を併記している。
固定回路ブロック12は、起動後、回路IF13を介して、予め設定された一部の機能について無線機回路14の初期化を行い、初期化が完了すると、当該機能について無線機回路14を制御する動作(一部動作)に移行する(504)。
そして、内部初期化が完了すると、CPU11は、無線機回路14の初期化を行う(505)。ここで、CPU11は、固定回路ブロック12が制御を行わない機能について初期化を行うものである。
また、処理507で接続確立が確認されると(Yesの場合)、通常動作に移行して無線機回路14の制御を行って(509)、無線機の使用が可能となる。
このようにして、従来のソフトウェア無線機の起動時の処理が行われる。
また、固定回路ブロック12の機能は固定的であるため、状況に応じて柔軟に機能を変更することができないといった問題点がある。
尚、装置の起動時間を短縮するための従来技術としては、特開2015−158828号公報「電子黒板装置」(シャープ株式会社、特許文献1)、特開2003−189165号公報「デジタルカメラ」(富士写真フィルム株式会社、特許文献2)、特開2005−202105号公報「電子装置」(株式会社リコー、特許文献3)がある。
また、従来のソフトウェア無線機では、ソフトウェアの設定変更による初期(起動時の)無線機機能の再構築が困難であるという問題点があった。
更に、ハイバネーション機能を用いる従来のソフトウェア無線機では、メモリ容量が増大し、設定が煩雑になるという問題点があった。
[実施の形態の概要]
本発明の実施の形態に係るソフトウェア無線機の制御装置(本制御装置)及びソフトウェア無線機(本ソフトウェア無線機)は、補助制御部を設け、電源投入時にCPUが時間のかかる内部初期化を行っている間に、補助制御部が、外部メモリから無線機回路用の設定情報を読み込んで無線機回路に設定して初期化を行い、CPUから起動完了を報知されると、設定情報をCPUに出力して無線機回路に対する制御を停止して、CPUの制御下に移行するものであり、電源投入後にCPUが内部初期化を行っている間に、迅速に立ち上がる補助制御部が無線機回路の初期化を行って、機能選択や表示等の簡単な操作を行えるようにすると共に、CPUの初期化が完了した後は、制御をCPUに移行でき、電源投入から無線機が使用可能となるまでの時間を短縮することができるものである。
本ソフトウェア無線機の構成について図1を用いて説明する。図1は、本ソフトウェア無線機の構成ブロック図である。
図1に示すように、本ソフトウェア無線機は、CPU1と、補助制御部2と、外部メモリ3と、回路I/F4と、無線機回路5を備えている。
また、CPU1は、USB(Universal Serial Bus)やPCI(Peripheral Component Interconnect)といった外部インタフェースを介して、外部ネットワーク10に接続する。
尚、図1において、CPU1と、補助制御部2と、外部メモリ3と、回路I/F4とを備えた構成が、本制御回路に相当している。
CPU1は、従来と同様に、無線機回路5を制御して無線機動作を行わせるものである。
そして、本ソフトウェア無線機の特徴として、CPU1は、電源投入後に内部初期化が完了した場合に、その旨をCPU初期化完了信号として補助制御部2に通知する。
また、本ソフトウェア無線機のCPU1は、外部ネットワーク10(ネットワーク等に接続された上位システム)から無線機回路5の初期化のための各種設定情報である構成情報をダウンロードして、外部メモリ3に記憶するものである。
そして、補助制御部2は、CPU1からCPU初期化完了信号を受信すると、無線機回路5に対する制御を停止して、CPU1の制御下に移行する。
補助制御部2の具体的な構成及び動作については後述する。
無線機回路5は、従来と同様に、CPU1の制御に従って無線機機能を実現する。
但し、本ソフトウェア無線機の特徴として、電源投入後、CPU1が通常動作に移行するまでは、無線機回路5は、補助制御部2により初期化されて一部の動作を実現するものである。
次に、補助制御部2の構成及び動作について図1を用いて具体的に説明する。
補助制御部2は、調停部21と、補完部22とを備えている。
調停部21は、マイクロコントローラやFPGA等で構成され、外部メモリ3及び補完部22に対する入出力を行うと共に、電源投入後にCPU1の内部初期化と平行して、無線機回路5の初期化を行い、CPU1の内部初期化が完了するまでは、無線機回路5を制御して、一部の機能を実現させるものである。
そして、調停部21は、構成情報の出力後、補完部22を停止して(又は補完部22からの入力を無効として)無線機回路5に対する制御を停止し、単にCPU1と外部メモリ3及び無線機回路5とを接続する接続回路として動作する。
これにより、CPU1が通常動作に移行した後は、無線機回路5に対する制御を完全にCPU1に移行できるものである。
次に、本ソフトウェア無線機の起動時の動作について説明する。
[CPU1の動作:図2]
まず、CPU1の動作について図2を用いて説明する。図2は、CPU1の起動時の処理を示すフローチャートである。
図2に示すように、CPU1は、本ソフトウェア無線機に電源が投入されると起動し(100)、従来と同様にCPU内部初期化を行う(102)。内部初期化としては、ECCメモリチェック、OSの読み込みと起動、ミドルウェアの読み込みと起動等がある。
そして、処理104で、ネットワーク接続が完了した場合には(Yesの場合)、CPU1は、初期化が完了したとしてCPU初期化完了信号を出力する(106)。
また、処理108で構成情報を受信した場合には(Yesの場合)、CPU1は、構成情報を読み込んで内部に保持し(110)、通常動作に移行する。
このようにしてCPU1の起動時の処理が行われる。
しかしながら、本ソフトウェア無線機では、CPU1では無線機回路5の初期化は行わず、後述するように、CPU1の内部初期化と並行して、補助制御部2が無線機回路5の初期化を行うことにより、装置が使用可能となるまでの時間を短縮するものである。
次に、補助制御部2の調停部21の動作について図3を用いて説明する。図3は、補助制御部2の調停部21における起動時の処理を示すフローチャートである。
図3に示すように、本ソフトウェア無線機に電源が投入されると、補助制御部2は、CPU1と同時に起動し(200)、調停部21は、補完部22が保持している情報をリセットして、補完部22を初期化する(202)。
これにより、ユーザはソフトウェア無線機の操作を行うことが可能となるものであり、従来に比べて電源投入から操作可能となるまでの時間を大幅に短縮できるものである。
尚、ここでユーザにより機能選択された内容は、調停部21を介して外部メモリ3に記憶される。但し、無線通信の機能は、CPU1が通常動作に移行するまでは実現できない。
また、処理208でCPU初期化完了信号を受信した場合には(Yesの場合)、調停部21は、補完部22から構成情報を読み出し、CPU1に出力する(210)。構成情報の出力は、パラレル信号又はシリアル信号により行われる。
尚、処理212では、補完部22を停止するようにしているが、補完部22からの出力を無視するようにしてもよい。
このようにして、補助制御部2の調停部21の起動時の動作が行われるものである。
CPU1の制御が開始されると、補助制御部2から受信して取り込んだ構成情報の変更等もCPU1が自由に行えるものである。
上述したように、ソフトウェア無線機では、装置立ち上げ時の状態を構成情報として外部メモリ3に設定しているが、構成情報を変更したり、機能を拡張する場合がある。
本ソフトウェア無線機では、CPU1が、外部ネットワーク10(ネットワーク等に接続された上位システム)から変更された構成情報をダウンロードして、外部メモリ3に設定するようにしている。
尚、外部ネットワーク10としてUSB(Universal Serial Bus)接続やBluetooth(登録商標)接続を含んでもよい。
これにより、次に電源が投入された場合には、変更された構成情報に従って、補助制御部2が無線機回路5の初期化を行うことができるものである。
また、ソフトウェアによる無線機機能の変更を、CPU1が外部ネットワーク10からダウンロードして外部メモリ3に書き込むことにより、通信方式等の変更や機能の拡張にも迅速且つ柔軟に対応でき、次回起動時に直ちに新しい構成情報での機能実現を可能とするものである。
本発明の実施の形態に係るソフトウェア無線機によれば、電源投入後、CPU1が内部初期化を行っている間に、補助制御部2が、外部メモリ3から無線機回路5を初期化するための構成情報を読み込んで無線機回路5に設定して初期化を行い、CPU1からCPU起動完了信号を受信すると、構成情報をCPU1に出力して無線機回路5に対する制御を停止して、CPU1の制御下に移行するものであり、電源投入後にCPU1が内部初期化を行っている間に、迅速に立ち上がる補助制御部2が無線機回路5の初期化を行って、機能選択や表示等の簡単な操作を行えるようにすると共に、CPU1の初期化が完了した後は、制御をCPU1にスムーズに移行でき、電源投入から無線機が使用可能となるまでの時間を短縮することができる効果がある。
Claims (4)
- 無線機回路を制御するCPUを備えたソフトウェア無線機の制御装置であって、
設定情報が記憶された外部メモリと、
電源投入時に前記外部メモリから前記設定情報を読み込んで、前記無線機回路に設定して初期化を行う補助制御部とを備え、
前記補助制御部が、前記CPUから起動完了を報知されると、前記設定情報を前記CPUに出力し、前記無線機回路に対する制御を前記CPUに移管することを特徴とするソフトウェア無線機の制御装置。 - CPUは、ネットワークに接続されており、前記ネットワークから設定情報の変更内容が入力されると、前記変更内容を外部メモリに書き込んで記憶させることを特徴とする請求項1記載のソフトウェア無線機の制御装置。
- 請求項1又は2記載のソフトウェア無線機の制御装置と、無線機回路とを備えたことを特徴とするソフトウェア無線機。
- 無線機回路を備えたソフトウェア無線機の起動方法であって、
電源が投入されると、CPU及び補助制御部が内部の初期化を開始し、
前記補助制御部が、前記内部の初期化を完了すると、外部メモリから設定情報を読み込んで、前記無線機回路に設定して初期化を行い、
前記CPUが、前記内部の初期化を完了すると、前記補助制御部に対して起動完了信号を出力し、
前記補助制御部が、前記起動完了信号を受信すると、前記外部メモリから読み込んだ設定情報を前記CPUに出力し、前記CPUの制御下に移行して前記無線機回路の制御を停止し、
前記CPUが、前記設定情報を読み込んで、前記無線機回路の制御を開始することを特徴とするソフトウェア無線機の起動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017008870A JP2018117325A (ja) | 2017-01-20 | 2017-01-20 | ソフトウェア無線機の制御装置、ソフトウェア無線機及びソフトウェア無線機の起動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017008870A JP2018117325A (ja) | 2017-01-20 | 2017-01-20 | ソフトウェア無線機の制御装置、ソフトウェア無線機及びソフトウェア無線機の起動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018117325A true JP2018117325A (ja) | 2018-07-26 |
Family
ID=62984387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017008870A Pending JP2018117325A (ja) | 2017-01-20 | 2017-01-20 | ソフトウェア無線機の制御装置、ソフトウェア無線機及びソフトウェア無線機の起動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018117325A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276104A (ja) * | 2004-03-26 | 2005-10-06 | Nec Electronics Corp | マイクロコンピュータ |
JP2011028540A (ja) * | 2009-07-27 | 2011-02-10 | Renesas Electronics Corp | 情報処理システム、キャッシュメモリの制御方法、プログラム及びコンパイラ |
JP2013246495A (ja) * | 2012-05-23 | 2013-12-09 | Hitachi Kokusai Electric Inc | 通信装置 |
-
2017
- 2017-01-20 JP JP2017008870A patent/JP2018117325A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276104A (ja) * | 2004-03-26 | 2005-10-06 | Nec Electronics Corp | マイクロコンピュータ |
JP2011028540A (ja) * | 2009-07-27 | 2011-02-10 | Renesas Electronics Corp | 情報処理システム、キャッシュメモリの制御方法、プログラム及びコンパイラ |
JP2013246495A (ja) * | 2012-05-23 | 2013-12-09 | Hitachi Kokusai Electric Inc | 通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7856614B2 (en) | Programmable system-on-chip apparatus and method for updating firmware | |
KR20070077463A (ko) | 컴퓨터 시스템 초기화 방법과 초기화 코드 로딩 방법 및dram 디바이스와 이를 포함하는 내장형 시스템 | |
JP2006323469A (ja) | システムlsi | |
US20100064036A1 (en) | Peripheral device operation method, peripheral device and host | |
JP2016045954A (ja) | 不揮発制御によるrfモジュール初期化システム及び方法 | |
EP3126970A1 (en) | System and method for modifying firmware used to initialize a computing device | |
CN110941444A (zh) | 一种升级配置逻辑电路、方法、系统及可编程逻辑器件 | |
JP2006190132A (ja) | 制御プログラムダウンロード装置 | |
WO2015196479A1 (zh) | 程序数据的更新方法及设备 | |
WO2023087696A1 (zh) | 通信模组及其外部接口配置方法、配置装置和存储介质 | |
CN114328329A (zh) | 一种主从设备兼容的通信模块设计方法及装置 | |
JP6504764B2 (ja) | 画像処理装置、画像処理装置の制御方法、及びプログラム | |
US9071718B2 (en) | Information processing apparatus, image forming apparatus, non-transitory computer readable medium storing program, and information processing method | |
JP2018117325A (ja) | ソフトウェア無線機の制御装置、ソフトウェア無線機及びソフトウェア無線機の起動方法 | |
WO2023155363A1 (zh) | 服务器动态热备份的方法、装置、设备及存储介质 | |
JP2003263323A (ja) | ダウンロード装置及びダウンロード方法 | |
US8751693B2 (en) | Apparatus for and method of processing data | |
JP5468061B2 (ja) | 電子機器システム及び電子機器 | |
JP2007249808A (ja) | 機能拡張システム及び機能拡張機器 | |
JP5840586B2 (ja) | 省電力システム及び画像形成装置 | |
JP2004040370A (ja) | 画像処理装置およびその制御方法およびプログラムおよび記憶媒体 | |
US9413355B2 (en) | Information processing apparatus and control method therefor | |
TWI604383B (zh) | 電腦系統及電腦系統初始化四通道模組的方法 | |
JP5774941B2 (ja) | コンフィグレーション装置及びコンフィグレーション方法 | |
JP5944017B2 (ja) | 情報処理装置およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210420 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211019 |