JP2018113682A - ゲート駆動回路のためのシステムおよび方法 - Google Patents

ゲート駆動回路のためのシステムおよび方法 Download PDF

Info

Publication number
JP2018113682A
JP2018113682A JP2017244570A JP2017244570A JP2018113682A JP 2018113682 A JP2018113682 A JP 2018113682A JP 2017244570 A JP2017244570 A JP 2017244570A JP 2017244570 A JP2017244570 A JP 2017244570A JP 2018113682 A JP2018113682 A JP 2018113682A
Authority
JP
Japan
Prior art keywords
shaping
switch
control switch
wbg
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017244570A
Other languages
English (en)
Other versions
JP7250421B2 (ja
Inventor
ラマヌジャン・ラマブハッドラン
Ramabhadran Ramamujam
サヤン・アチャリヤ
Acharya Sayan
ハン・ペン
Han Peng
マジャ・ハーフマン・トドロヴィッチ
Harfman Todorovic Maja
アハメド・ノーネ・エラッサー
None Elasser Ahmed
ロバート・ジェームス・トーマス
James Thomas Robert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2018113682A publication Critical patent/JP2018113682A/ja
Application granted granted Critical
Publication of JP7250421B2 publication Critical patent/JP7250421B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】ワイドバンドギャップ半導体スイッチの動作を制御するためのゲート駆動回路を提供する。
【解決手段】本明細書で提供されるシステムおよび方法は、ワイドバンドギャップ半導体スイッチの動作を制御するためのゲート駆動回路に関する。このシステムおよび方法は、制御信号を受信し、ワイドバンドギャップスイッチ（ＷＢＧスイッチ）を起動させるように構成された動作信号を構成する。動作信号のプロファイルは、第１および第２の整形回路の電気的特性に基づいている。システムおよび方法はさらに、動作信号をＷＢＧスイッチに供給する。
【選択図】図２

Description

本明細書に記載の主題の実施形態は、ワイドバンドギャップ半導体スイッチの動作を制御するためのゲート駆動回路に関する。
ワイドバンドギャップ半導体スイッチは、従来の半導体に対してより高い周波数および温度で動作する高電圧半導体の電力端子のための電子スイッチとして利用することができる。ワイドバンドギャップ半導体スイッチは、閾値電圧が低く、飽和速度が速いため、従来の半導体と比較してオン状態とオフ状態との間の遷移が比較的速い。従来のゲート駆動回路は、二次スイッチを利用したワイドバンドギャップ半導体スイッチの起動およびクランプのみを制御する。従来のゲート駆動回路は、ゲートの上昇率を制御するのではなく、単に電圧スパイクの生成および／または発振（例えば、リンギング）を起動する。それにより、ミラープラトー領域を介してワイドバンドギャップ半導体スイッチを動作させるためのゲート駆動回路が必要とされている。
米国特許出願公開第２０１５／０３７２６７８号公報
一実施形態では、システム（例えば、ゲート駆動システム）が提供される。このシステムは、ワイドバンドギャップスイッチ（ＷＢＧスイッチ）と、制御端子およびＷＢＧスイッチのゲート端子に導電的に結合された制御スイッチとを含む。ＷＢＧスイッチおよび制御スイッチは、共通の閾値電圧を有するように構成される。このシステムはさらに、制御スイッチおよびＷＢＧスイッチのゲート端子に導電的に結合された第１および第２の整形回路を含む。第１および第２の整形回路および制御スイッチは、動作信号を規定するように構成される。動作信号は、ＷＢＧスイッチを起動させるように構成される。動作信号は、第１および第２の整形回路の電気的特性に基づくプロファイルを含む。
一実施形態では、方法が提供される。この方法は、制御信号を受信するステップと、ワイドバンドギャップスイッチ（ＷＢＧスイッチ）を起動させるように構成された動作信号を構成するステップとを含む。動作信号のプロファイルは、第１および第２の整形回路の電気的特性に基づいている。この方法は、動作信号をＷＢＧスイッチに供給するステップをさらに含む。
一実施形態では、システム（例えば、ゲート駆動システム）が提供される。このシステムは、ワイドバンドギャップスイッチ（ＷＢＧスイッチ）と、制御端子およびＷＢＧスイッチのゲート端子に導電的に結合された制御スイッチとを含む。ＷＢＧスイッチおよび制御スイッチは共通の起動閾値を有するように構成される。制御スイッチは電圧源に導電的に結合されたゲート端子を有する。電圧源はダイオード、コンデンサ、または制御信号である。システムは、制御スイッチおよびＷＢＧスイッチのゲート端子に導電的に結合された第１および第２の整形回路をさらに含む。第１および第２の整形回路および制御スイッチは、動作信号を規定するように構成される。動作信号は、３つの整形フェーズによって形成される。第１の整形フェーズは第１および第２の整形回路の電気的特性によって規定される。第２の整形フェーズは第２の整形回路および制御スイッチの電気的特性によって規定される。第３の整形フェーズは制御スイッチによって規定される。動作信号はＷＢＧスイッチを起動するように構成される。動作信号のプロファイルは第１および第２の整形回路の電気的特性に基づいている。
ゲート駆動システムの一実施形態のブロック図を示す。 ゲート駆動回路の一実施形態の概略図を示す。 図２に示すゲート駆動回路の電気波形の一実施形態のタイミング図である。 ワイドバンドギャップスイッチを動作させるための方法の一実施形態のフローチャートである。 制御信号および動作信号の一実施形態を示すグラフ図である。
様々な実施形態は、添付の図面と併せて読めばよりよく理解されるであろう。図が様々な実施形態の機能ブロックの図を示す範囲において、機能ブロックは必ずしもハードウェア回路間の分割を示すものではない。したがって、例えば、１つまたは複数の機能ブロック（例えば、プロセッサ、コントローラまたはメモリ）を単一のハードウェア（例えば、汎用信号プロセッサまたはランダムアクセスメモリ、ハードディスクなど）または複数のハードウェアで実現することができる。同様に、任意のプログラムは、独立型プログラムであってもよく、オペレーティングシステムにサブルーチンとして組み込まれてもよく、インストールされたソフトウェアパッケージにおける機能などであってもよい。様々な実施形態は、図面に示される構成および手段に限定されないことを理解されたい。
本明細書で使用される場合、用語「システム」、「ユニット」または「モジュール」は、１つまたは複数の機能を実行するように動作するハードウェアおよび／またはソフトウェアシステムを含むことができる。例えば、モジュール、ユニット、またはシステムは、コンピュータメモリなどの有形の非一時的なコンピュータ可読記憶媒体に格納された命令に基づいて動作を実行するコンピュータプロセッサ、コントローラまたは他の論理ベースのデバイスを含むことができる。あるいは、モジュール、ユニット、またはシステムは、デバイスのハードワイヤードロジックに基づいて動作を実行するハードワイヤードデバイスを含むことができる。添付の図に示されたモジュールまたはユニットは、ソフトウェアまたはハードウェア命令、ハードウェアに動作を実行するように指示するソフトウェア、またはそれらの組み合わせに基づいて動作するハードウェアを示すことができる。ハードウェアは、マイクロプロセッサ、プロセッサ、コントローラなどの１つまたは複数の論理ベースのデバイスを含む、および／またはデバイスに接続された電子回路を含むことができる。これらのデバイスは、上記に記載の命令から本明細書に記載の動作を実行するように適切にプログラムまたは命令された既製のデバイスであってもよい。追加的または代替的に、これらのデバイスのうちの１つまたは複数は、論理回路を用いて配線接続されて、これらの動作を実行することができる。
本明細書で使用される場合、単数で列挙され、単語「１つの（ａ）」または「１つの（ａｎ）」に続く要素またはステップは、除外が明示的に述べられていない限り、複数の前記要素またはステップを除外しないものとして理解されるべきである。さらに、「一実施形態」への言及は、列挙された特徴も組み込む追加の実施形態の存在を排除するものとして解釈されることを意図しない。さらに、反対に明示的に述べられていない限り、特定の特性を有する要素または複数の要素を「含む（ｃｏｍｐｒｉｓｉｎｇ）」または「有する（ｈａｖｉｎｇ）」実施形態は、その特性を有さない追加のそのような要素を含むことができる。
全体的に、様々な実施形態は、ワイドバンドギャップスイッチ（ＷＢＧスイッチ）を動作させるためのゲート駆動回路を有するゲート駆動システムのための方法およびシステムを提供する。ＷＢＧスイッチは、炭化シリコン（ＳｉＣ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（ＧａＯ）などを含むことができる。ゲート駆動回路は、ＷＢＧスイッチを起動させるように構成された動作信号を生成するように構成される。動作信号のプロファイルは、ゲート駆動回路の電気的特性に基づいている。例えば、ゲート駆動回路は、動作信号の上昇率および／または傾き（例えば、振幅）を制御する。動作信号のプロファイルは、ミラープラトー領域内のＷＢＧスイッチ動作を維持するように構成されている。動作信号のプロファイルは、３つの異なる整形フェーズに分割することができる。例えば、第１の整形フェーズの間に、ＷＢＧスイッチのゲート電圧がＷＢＧスイッチを起動させる閾値を上回り、第２の整形フェーズの間に、ゲート電圧がミラープラトー領域内でＷＢＧスイッチを動作させるように維持されるように構成され、第３の整形フェーズの間に、ゲート電圧がクランプされる。
様々な実施形態の少なくとも１つの技術的効果は、ＷＢＧスイッチのドレイン電圧スパイクの効果的な制御を提供する。様々な実施形態の少なくとも１つの技術的効果は、ＷＢＧスイッチの停止を犠牲にすることなくＷＢＧスイッチの起動を制御することを可能にする、低コストで容易に実施されるゲート駆動制御回路を提供する。
図１は、ゲート駆動システム１００の一実施形態のブロック図を示す。ゲート駆動システム１００は、コントローラ回路１０２およびワイドバンドギャップスイッチ１０６（ＷＢＧスイッチ）を含む。コントローラ回路１０２は、ＷＢＧスイッチ１０６の動作（例えば、起動、停止）を制御するように構成されている。追加的または代替的に、スイッチ１０６は、高電子移動度トランジスタ（ＨＥＭＴ）であってもよい。ＷＢＧスイッチ１０６は、ＳｉＣ、ＡｌＧａＮ、ＧａＮ、ＧａＯなどを含むことができる。ＷＢＧスイッチ１０６は、電気システム１０８を制御するように構成することができる。電気システム１０８は、可変周波数駆動、駆動列、家電機器などの電力システムであってもよい。ＷＢＧスイッチ１０６は、コントローラ回路１０２によって受信される制御信号に基づいて、静的および／または可変周波数（例えば、１００ｋＨｚ、２ＭＨｚなど）でオン状態（例えば、飽和状態）とオフ状態との間で切り替えるように構成することができる。
コントローラ回路１０２は、１つまたは複数の命令セット（例えば、ソフトウェア）に基づいて機能または動作を実行する、１つまたは複数のプロセッサ、コントローラ、または他の論理ベースのデバイスなどのハードウェアで具体化することができる。追加的または代替的に、コントローラ回路１０２は、ゲート駆動回路１０４を介して電気システム１０８を制御するように構成された特定用途向け集積回路、フィールドプログラマブルゲートアレイなどであってもよい。ハードウェアを動作させる命令は、メモリなどの有形かつ非一時的（例えば過渡的信号ではない）のコンピュータ可読記憶媒体に格納されてもよい。メモリは、１つまたは複数のコンピュータハードドライブ、フラッシュドライブ、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭなどを含むことができる。あるいは、ハードウェアの動作を指示する１つまたは複数の命令セットは、ハードウェアのロジックに配線接続されていてもよい。
コントローラ回路１０２は、ゲート駆動回路１０４に送信される、および／または伝達される制御信号に基づいて電気システム１０８を制御するように構成される。図２に関連して、ゲート駆動回路１０４は、制御スイッチ２０２、および、第１および第２の整形回路２０４、２０６を含むことができる。
図２は、ゲート駆動回路１０４の一実施形態の概略図２００を示す。制御スイッチ２０２は、制御端子２１２、２１３およびＷＢＧスイッチ１０６のゲート端子２２４に導電的に結合される。制御スイッチ２０２は、ＷＢＧスイッチ１０６と同様および／または同じワイドバンドギャップ半導体とすることができる。例えば、制御スイッチ２０２は、ＳｉＣ、ＡｌＧａＮ、ＧａＮ、ＧａＯなどを含むことができる。別の例では、制御スイッチ２０２およびＷＢＧスイッチ１０６は、共通の閾値電圧（例えば、起動電圧）および／または電気的特性を有することができる。追加的または代替的に、ＷＢＧスイッチ１０６および制御スイッチ２０２の両方は、高電子移動度トランジスタ（ＨＥＭＴ）であってもよい。制御端子２１２、２１３は、コントローラ回路１０２に導電的に結合されている。例えば、コントローラ回路１０２は、制御端子２１２に沿って制御信号を送る、送信する、および／または導通させることができる。制御信号は、ゲート駆動回路１０４がＷＢＧスイッチ１０６の動作信号を生成できるように構成された設定電圧および／または設定電流を有するパルスおよび／または電気信号であってもよい。
制御スイッチ２０２のゲート端子２２６は、電圧源２０８に導電的に結合されている。電圧源２０８は、ゲート端子２２６に電圧電位を供給して制御スイッチ２０２を起動させるように構成されている。図２に示す電圧源２０８はツェナーダイオード２２２である。例えば、ツェナーダイオード２２２は、制御端子２１２に導電的に結合されており、制御端子２１２はゲート端子２２６に直接結合されたツェナーダイオード２２２のカソードを有する。制御信号が制御端子２１２から電圧源２０８に導通されると、電圧電位がツェナーダイオード２２２によってゲート端子２２６に供給され、制御スイッチ２０２を起動させる。
追加的または代替的に、電圧源２０８は、コンデンサおよび／または第２の制御信号を含むことができる。例えば、制御信号が制御端子２１２から電圧源２０８に導通されると、電圧電位がコンデンサによってゲート端子２２６に供給される。別の例では、電圧源２０８は、制御端子２１２とは別のコントローラ回路１０２に導電的に結合された第２の制御端子に対応することができる。コントローラ回路１０２は、ゲート端子２２６に構成された第２の制御端子を介して第２の制御信号を導通させることができる。任意選択により、第２の制御信号は、電圧電位をコンデンサおよび／またはツェナーダイオード２２２に供給するように構成されてもよい。
ゲート駆動回路１０４は、第１の整形回路２０４および第２の整形回路２０６を含む。第１および第２の整形回路２０４、２０６は、制御スイッチ２０２がオフ（例えば、停止）のときにゲート端子２２４を介してＷＢＧスイッチ１０６を起動するように構成される。例えば、第１の整形回路２０４は、制御スイッチ２０２の分離されたおよび／または対向する端子２２８、２２９に導電的に結合される。第１の整形回路２０４は、ＷＢＧスイッチ１０６にも導電的に結合される。任意選択により、図２に示すように、第１の整形回路２０４は、コンデンサ２１４を含むことができる。第２の整形回路２０６は、ゲート端子２２４と制御スイッチ２０２との間に置かれる。任意選択により、図２に示すように、第２の整形回路２０６は、抵抗２１７と並列に構成されたコンデンサ２１６を含むことができる。第１および第２の整形回路２０４、２０６は、構成要素（例えば、コンデンサ２１４、コンデンサ２１６、抵抗２１７）が共通の温度係数を有することができるように、同様のおよび／または同じ電気的特性を有するように構成することができる。
図３に関連して、第１および第２の整形回路２０４、２０６および制御スイッチ２０２は、動作信号（例えば、電気波形３０８）を規定するように構成される。動作信号は、プロファイルを形成する３つの整形フェーズ３１２、３１４、３１６によって形成される。第１の整形フェーズ３１２は、第１の整形回路２０４および第２の整形回路２０６の電気的特性によって規定されてもよい。第２の整形フェーズ３１４は、第２の整形回路２０６および制御スイッチ２０２によって規定されてもよい。第３の整形フェーズ３１６は、制御スイッチ２０２によって規定されてもよい。
図３は、図２に示すゲート駆動回路１０４の電気波形３０２、３０４、３０６、３０８、３１０の一実施形態のタイミング図３００を示す。電気波形３０２は、制御端子２１３に対する制御端子２１２の電圧を示している。電気波形３０４は、第１の整形回路２０４の電圧を示している。電気波形３０６は、端子２２９の電圧（例えば、Ｖｇｓ）に対するゲート端子２２６の電圧を示している。電気波形３０８は、ゲート端子２２４における動作信号または電圧を示している。電気波形３１０は、第２の整形回路２０６の電圧を示している。
タイミング図３００は、動作信号の整形フェーズ３１２、３１４、３１６に関連する設定された時間期間および／または部分（例えば、ｔ０〜ｔ５）に細分される。任意選択により、時間期間は、設定された周波数で、および／または間欠的にコントローラ回路１０２によって連続的に繰り返されてもよい。ｔ０において、コントローラ回路１０２は、制御端子２１２に沿って制御信号を送信する、および／または送る。制御信号は、電気波形３０２のような電圧パルスであってもよい。
ｔ０〜ｔ１は、動作信号（例えば、電気波形３０８）の第１の整形フェーズ３１２を示す。第１の整形フェーズ３１２は、０．１マイクロ秒未満（例えば、０．００１マイクロ秒）などの短期間であってもよい。第１の整形フェーズ３１２は、第１の整形回路２０４および第２の整形回路２０６の電気的特性（例えば、静電容量）によって規定される。例えば、ｔ０とｔ１との間の第１の整形フェーズ３１２における動作信号は、傾きを含む。傾きは、第１の整形回路２０４と第２の整形回路２０６との間の電圧量に基づく。例えば、第１の整形フェーズ３１２の電圧の割合および／または増加は、コンデンサ２１４および２１６の静電容量に基づく。
ｔ１において、電圧源２０８は、制御スイッチ２０２を起動することができる。例えば、電圧源２０８のツェナーダイオード２２２は、制御信号に基づいてゲート端子２２６に電圧を提供するように構成される。端子２２９の電圧に対するゲート端子２２６の電圧は、制御スイッチ２０２の起動閾値を上回ってもよい。制御スイッチ２０２が起動すると、コンデンサ２１４の電圧が放電し得る。
ｔ１〜ｔ２は、動作信号（例えば、電気波形３０８）の第２の整形フェーズ３１４を示す。第２の整形フェーズ３１４は、第１の整形フェーズ３１２に対してより長い期間であってもよい。例えば、第２の整形フェーズ３１４は、約０．１マイクロ秒（例えば、８０ナノ秒）であってもよい。第２の整形フェーズ３１４は、ＷＢＧスイッチ１０６をミラープラトー内で遷移させるように構成される。例えば、第２の整形フェーズ３１４の間、動作信号は、ＷＢＧスイッチ１０６のゲート端子２２４を制御して、ＷＢＧスイッチ１０６を第３の整形フェーズ３１６を通してミラープラトー内で連続的に動作させるように構成される。第２の整形フェーズ３１４は、第２の整形回路２０６および／または制御スイッチ２０２の電気的特性によって規定される。例えば、ｔ１とｔ２との間の第２の整形フェーズ３１４での動作信号は、上昇カーブを有するように構成されたカーブを含む。上昇カーブは、第１の整形フェーズ３１２の傾きから第３の整形フェーズ３１６のクランプ電圧までカーブ角度を減少させることによって遷移する。上昇カーブのカーブ角度の減少率は、抵抗２１７の抵抗値のような第２の整形回路２０６の電気的特性に基づく。例えば、抵抗値は、抵抗２１７のより低い抵抗値に対してより高い抵抗値がカーブ角度の減少率をより大きくするように、カーブ角度が減少する割合を調整して上昇カーブを形成することができる。
制御スイッチ２０２の電気的特性は、ＷＢＧスイッチ１０６をミラープラトーで動作させるための動作信号の最大電圧を設定するように構成される。例えば、制御スイッチ２０２は、動作信号をクランプするように構成されている。第２の整形フェーズ３１４の間、制御スイッチ２０２はミラープラトーで動作するように構成される。例えば、制御スイッチ２０２がミラープラトーを越えて動作したら、端子２２８の電圧が低下し、これによりゲート端子２２６の電圧が減少し、制御スイッチ２０２の動作がミラープラトーに戻る。
ｔ２において、制御スイッチ２０２は、ゲート端子２２６におけるフィードバックに基づいてミラープラトーで連続的に動作し、それにより、第３の整形フェーズ３１６の間に動作信号（例えば、電気波形３０８）の電圧をクランプすることができる。制御スイッチ２０２の起動に基づいて、第１の整形回路２０４のコンデンサ２１４の両端の電圧は放電される。ｔ２〜ｔ４は、動作信号の第３の整形フェーズ３１６を示す。例えば、ｔ３〜ｔ４の間、コントローラ回路１０２は、制御信号がオフになる時間まで、制御信号の持続時間の間、ＷＢＧスイッチ１０６を連続的に動作させることができる。
ｔ４において、コントローラ回路１０８は、電気波形３０２によって示されるように、制御端子２１２に沿った制御信号を終了することができる。例えば、コントローラ回路１０８は、遮断回路２１０（図２に示されている）を起動させるように構成されていてもよい。遮断回路２１０は、ＷＢＧスイッチ１０６のゲート端子２２４および制御端子２１２、２１３に導電的に結合される。遮断回路２１０は、ゲート端子２２４の電圧をクランプして、ＷＢＧスイッチ１０６を停止するように構成されてもよい。例えば、遮断回路２１０は、半導体スイッチ２１８を含むことができる。半導体スイッチ２１８が起動される（例えば、オンにされる）と、ゲート端子２２４の電圧は、ＷＢＧスイッチ１０６の閾値電圧よりも低く低下し、これによりＷＢＧスイッチ１０６が停止する。
図４は、ＷＢＧスイッチ１０６を動作させるための方法４００の一実施形態のフローチャートである。例えば、方法４００は、本明細書で議論する様々な実施形態の構造または態様を用いるか、または本明細書で議論する様々な実施形態の構造または態様によって実行することができる。様々な実施形態において、特定の動作は省略または追加されてもよく、特定の動作は組み合わせられてもよく、特定の動作は同時に実行されてもよく、特定の動作は共に実行されてもよく、特定の動作は複数の動作に分かれていてもよく、特定の動作は異なる順序で実行されてもよく、または特定の動作または一連の動作は反復的に再実行されてもよい。様々な実施形態において、方法４００の部分、態様、および／または変形は、本明細書で説明される１つまたは複数の動作をハードウェアに実行するように指示する１つまたは複数のアルゴリズムとして使用することができる。
４０２から始めると、ゲート駆動回路１０４は、制御信号を受信することができる。図５は、制御信号５０２および動作信号５０３の一実施形態のグラフ表示５００である。例えば、コントローラ回路１０８は、制御端子２１２に沿って制御信号５０２を送信する、および／または送る。制御信号５０２は、電圧パルスであってもよい。制御信号５０２は、図３に示す電気波形３０２と同様および／または同じであってもよい。
４０４において、電圧源２０８は、制御スイッチ２０２のゲート端子２２６に電力を供給するように構成される。電圧源２０８は、（図２に示すような）ツェナーダイオード２２２、コンデンサ、および／または第２の制御信号を含むことができる。例えば、電圧源２０８は、制御端子２１２に導電的に結合されている。制御信号が制御端子２１２から電圧源２０８に導通されると、電圧電位が（図２に示す）ツェナーダイオード２２２および／またはコンデンサによって供給され得る。電圧電位は、制御スイッチ２０２を起動させるゲート端子２２６に供給される電力を表す。別の例では、第２の制御端子は、制御端子２１２とは別のコントローラ回路１０２に導電的に結合されてもよい。コントローラ回路１０２は、電力を供給するゲート端子２２６に第２の制御端子を介して第２の制御信号を導通することができる。
４０６において、ゲート駆動回路１０４は、動作信号５０３を生成するように構成される。図５に関連して、動作信号５０３は、３つの整形フェーズ５０４〜５０６によって形成されるプロファイルを有することができる。例えば、整形フェーズ５０４〜５０６のそれぞれは、第１および第２の整形回路２０４、２０６および制御スイッチ２０２の電気的特性によって規定されるプロファイルを形成する異なる傾きを有することができる。第１の整形フェーズ５０４は、第１の整形回路２０４および第２の整形回路２０６の電気的特性によって規定されてもよい。例えば、第１の整形フェーズ５０４は、第１の整形回路２０４および第２の整形回路２０６の両端の電圧量に基づく傾きを示すことができる。傾きは、コンデンサ２１４および２１６の静電容量に基づく第１の整形フェーズ５０４の電圧の割合および／または増加に対応する。第２の整形フェーズ５０５は、第２の整形回路２０６および制御スイッチ２０２によって規定されてもよい。例えば、第２の整形フェーズ３１４は、抵抗２１７の抵抗値のような第２の整形回路２０６の電気的特性に基づく上昇カーブとして形成されるカーブを示すことができる。例えば、第２の整形回路２０６の（例えば、抵抗２１７の）抵抗値は、第１の整形フェーズ５０４から第２の整形フェーズ５０５までのカーブ角度が調整される割合を調整することができる。第２の整形フェーズ５０５のカーブ角度は、第２の整形回路２０６の抵抗値に基づいて、第１の整形フェーズ５０４の傾きに対して減少する。上昇カーブを形成する第１の整形フェーズ５０４に対するカーブ角度の減少は、抵抗２１７の抵抗値の大きさに基づく。例えば、より高い抵抗値の抵抗２１７は、より低い抵抗値の抵抗２１７に比べて、カーブ角度の減少率がより大きい。第３の整形フェーズ５０６は、制御スイッチ２０２によって規定されてもよい。例えば、制御スイッチ２０２は、第３の整形フェーズ５０６の間、動作信号５０３をほぼゼロの傾きの設定電圧および／または設定電圧に対する所定の閾値内にクランプするように構成される。
４０８において、ゲート駆動回路１０４は、動作信号５０３をＷＢＧスイッチ１０６に供給するように構成される。例えば、ゲート駆動回路１０４は、ＷＢＧスイッチ１０６のゲート端子２２４に導電的に結合され、これにより、動作信号５０４をＷＢＧスイッチ１０６に供給する。
例示された実施形態の構成要素の特定の構成（例えば、数、タイプ、配置など）は、様々な代替の実施形態において変更され得ることに留意されたい。例えば、様々な実施形態において、所与のモジュールまたはユニットの異なる数が使用されてもよく、所与のモジュールまたはユニットの異なるタイプまたは複数のタイプが使用されてもよく、いくつかのモジュールまたはユニット（またはその態様）が組み合わされてもよく、所与のモジュールまたはユニットが複数のモジュール（またはサブモジュール）またはユニット（またはサブユニット）に分割されてもよく、１つまたは複数のモジュールの１つまたは複数の態様がモジュール間で共有されてもよく、所与のモジュールまたはユニットが追加されてもよく、または所与のモジュールまたはユニットが省略されてもよい。
本明細書で使用される場合、タスクまたは動作を実行するように「構成される」構造、限定、または要素は、タスクまたは動作に対応する方法で特に構造的に形成、構築または適合される。明瞭化および疑問回避のために、単にタスクまたは動作を実行するように変更可能なオブジェクトは、本明細書で使用されるタスクまたは動作を実行するように「構成されて」いない。むしろ、本明細書で使用される「構成された」とは、構造的な適合または特性を意味し、タスクまたは動作を実行するように「構成されて」いると記載される任意の構造、限定、または要素の構造的要件を意味する。例えば、タスクまたは動作を実行するように「構成された」処理ユニット、プロセッサ、またはコンピュータは、タスクまたは動作を実行するように特に構成されている（例えば、タスクまたは動作を実行するように適合または意図された、格納されるかまたは共に使用される１つまたは複数のプログラムまたは命令を有するか、および／またはタスクまたは動作を実行するように適合または意図された処理回路の構成を有する）と理解することができる。明瞭化および疑問回避のために、（適切にプログラムされていたらタスクまたは動作を実行するように「構成されて」いるようになり得る）汎用コンピュータは、タスクまたは動作を実行するために具体的にプログラムされるかまたは構造的に変更されない限り、タスクまたは動作を実行するよう「構成されて」いない。
様々な実施形態は、ハードウェア、ソフトウェア、またはそれらの組み合わせで実施されてもよいことに留意されたい。様々な実施形態および／または構成要素、例えば、モジュールまたはその中の構成要素およびコントローラも、１つまたは複数のコンピュータまたはプロセッサの一部として実施されてもよい。コンピュータまたはプロセッサは、コンピューティングデバイス、入力デバイス、ディスプレイユニット、および例えばインターネットにアクセスするためのインターフェースを含むことができる。コンピュータまたはプロセッサは、マイクロプロセッサを含むことができる。マイクロプロセッサは、通信バスに接続することができる。コンピュータまたはプロセッサは、メモリも含むことができる。メモリは、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、ＥＥＰＲＯＭ等を含むことができる。コンピュータまたはプロセッサは、ソリッドステートドライブ、光ドライブなどのハードディスクドライブまたはリムーバブルストレージドライブであってもよい記憶デバイスをさらに含むことができる。記憶デバイスは、コンピュータプログラムまたは他の命令をコンピュータまたはプロセッサにロードするための他の同様の手段であってもよい。
本明細書で使用される場合、用語「コンピュータ」、「コントローラ」および「モジュール」はそれぞれ、マイクロコントローラ、縮小命令セットコンピュータ（ＲＩＳＣ）、特定用途向け集積回路（ＡＳＩＣ）、論理回路、ＧＰＵ、ＦＰＧＡ、および本明細書に記載の機能を実行することができる任意の他の回路またはプロセッサを使用したシステムを含む任意のプロセッサベースまたはマイクロプロセッサベースのシステムを含むことができる。上記の例は単なる例示であるので、「モジュール」または「コンピュータ」という用語の定義および／または意味を決して限定するものではない。
コンピュータ、モジュール、またはプロセッサは、入力データを処理するために、１つまたは複数の記憶要素に格納された命令のセットを実行する。記憶要素は、所望に応じてまたは必要に応じてデータまたは他の情報を格納することもできる。記憶要素は、処理機械内の情報源または物理的メモリ要素の形態であってもよい。
命令セットは、本明細書に記載および／または図示された様々な実施形態の方法およびプロセスのような特定の動作を実行するために処理機械としてのコンピュータ、モジュール、またはプロセッサに命令する様々なコマンドを含むことができる。命令セットは、ソフトウェアプログラムの形態であってもよい。ソフトウェアは、システムソフトウェアまたはアプリケーションソフトウェアのような様々な形態であってもよく、有形かつ非一時的なコンピュータ可読媒体として具体化されてもよい。さらに、ソフトウェアは、別個のプログラムまたはモジュールの集合、より大きなプログラム内のプログラムモジュールまたはプログラムモジュールの一部の形態であってもよい。ソフトウェアは、オブジェクト指向プログラミングの形式のモジュラプログラミングを含むこともできる。処理機械による入力データの処理は、動作コマンドに応答し、または前の処理の結果に応答し、または別の処理機械によって行われた要求に応答して行われてもよい。
本明細書で使用される場合、用語「ソフトウェア」および「ファームウェア」は交換可能であり、ＲＡＭメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、および不揮発性ＲＡＭ（ＮＶＲＡＭ）メモリを含む、コンピュータによる実行のためのメモリに格納される任意のコンピュータプログラムを含む。上記メモリタイプは、例示的なものに過ぎず、したがって、コンピュータプログラムの記憶に使用可能なメモリのタイプに関して限定的ではない。様々な実施形態の個々の構成要素は、ユーザがコンピュータシステムの場所、構成、および／または特定のハードウェアを心配する必要なく、例えば計算能力の動的割り当てを可能にするために、クラウド型の計算環境によって仮想化およびホスト化されてもよい。
上記の説明は例示的なものを意図しており、限定的なものではないことを理解されたい。例えば、上記の実施形態（および／またはその態様）は、互いに組み合わせて使用されてもよい。さらに、本発明の範囲から逸脱することなく、特定の状況または材料を本発明の教示に適合させるために、多くの変更を行うことができる。本明細書に記載された寸法、材料のタイプ、様々な構成要素の向き、および様々な構成要素の数および位置は、特定の実施形態のパラメータを規定することを意図しており、決して限定ではなく、単なる例示的な実施形態である。請求項の精神および範囲内の他の多くの実施形態および変更は、上記の説明を検討することにより当業者には明らかであろう。したがって、本発明の範囲は、添付の特許請求の範囲を参照して、そのような特許請求の範囲が権利を与えられる等価物の全範囲とともに決定されるべきである。添付の特許請求の範囲において、用語「含む（ｉｎｃｌｕｄｉｎｇ）」および「において（ｉｎ ｗｈｉｃｈ）」は、それぞれの用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」および「において（ｗｈｅｒｅｉｎ）」の平易な英語の等価物として使用される。さらに、以下の特許請求の範囲において、「第１」、「第２」および「第３」などの用語は単にラベルとして使用され、それらのオブジェクトに数値的な要件を課すことを意図しない。さらに、以下の特許請求の範囲の限定は、ミーンズプラスファンクション形式で記載されておらず、そのような特許請求の範囲の限定が明示的に「のための手段」というフレーズを使用し、さらなる構造の機能無効の陳述が続かない限り、米国特許法第１１２条（ｆ）に基づいて解釈されることを意図するものではない。
ここに記述された説明は、例を使用して、様々な実施形態を開示し、また当業者が、任意のデバイスまたはシステムを作成および使用し任意の組み込まれた方法を実行することを含む様々な実施形態を実施することを可能にする。様々な実施形態の特許可能な範囲は、特許請求の範囲によって規定され、当業者が思いつく他の例を含むことができる。そのような他の例は、実施例が特許請求の範囲の文言と異ならない構造要素を有する場合、または実施例が特許請求の範囲の文言と実質的に相違しない同等の構造要素を含む場合には、特許請求の範囲内にあることが意図される。
１００ ゲート駆動システム
１０２ コントローラ回路
１０４ ゲート駆動回路
１０６ ワイドバンドギャップスイッチ、ＷＢＧスイッチ
１０８ 電気システム、コントローラ回路
２０２ 制御スイッチ
２０４ 第１の整形回路
２０６ 第２の整形回路
２０８ 電圧源
２１０ 遮断回路
２１２、２１３ 制御端子
２１４、２１６ コンデンサ
２１７ 抵抗
２１８ 半導体スイッチ
２２２ ツェナーダイオード
２２４、２２６ ゲート端子
２２８、２２９ 端子
３０２、３０４、３０６、３０８、３１０ 電気波形
３１２ 第１の整形フェーズ
３１４ 第２の整形フェーズ
３１６ 第３の整形フェーズ

Claims (20)

  1. ワイドバンドギャップスイッチ（ＷＢＧスイッチ）（１０６）と、
    制御端子（２１２、２１３）および前記ＷＢＧスイッチ（１０６）のゲート端子（２２４）に導電的に結合された制御スイッチ（２０２）であって、前記ＷＢＧスイッチ（１０６）および前記制御スイッチ（２０２）は共通の閾値電圧を有するように構成される、制御スイッチ（２０２）と、
    前記制御スイッチ（２０２）および前記ＷＢＧスイッチ（１０６）の前記ゲート端子（２２４）に導電的に結合された第１および第２の整形回路（２０４、２０６）であって、前記第１および第２の整形回路（２０４、２０６）および前記制御スイッチ（２０２）は動作信号を規定するように構成され、前記動作信号は前記ＷＢＧスイッチ（１０６）を起動するように構成され、前記動作信号のプロファイルは前記第１および第２の整形回路（２０４、２０６）の電気的特性に基づいている、第１および第２の整形回路（２０４、２０６）と、
    を含むゲート駆動システム（１００）。
  2. 前記動作信号は、３つの整形フェーズによって形成され、第１の整形フェーズ（３１２）は前記第１および第２の整形回路（２０４、２０６）の前記電気的特性によって規定され、第２の整形フェーズ（３１４）は前記第２の整形回路（２０６）および前記制御スイッチ（２０２）の前記電気的特性によって規定され、第３の整形フェーズ（３１６）は前記制御スイッチ（２０２）によって規定される、
    請求項１記載のゲート駆動システム（１００）。
  3. 前記第２の整形フェーズ（３１４）の間、前記制御スイッチ（２０２）は、ミラープラトー内で動作するように構成される、
    請求項２記載のゲート駆動システム（１００）。
  4. 前記第２の整形回路（２０６）は、抵抗（２１７）と並列に構成されたコンデンサ（２１６）を含み、前記抵抗（２１７）の抵抗値は、前記第２の整形フェーズ（３１４）の上昇カーブを規定するように構成される、
    請求項２記載のゲート駆動システム（１００）。
  5. 前記制御スイッチ（２０２）は、前記第３の整形フェーズ（３１６）の間に前記動作信号の電圧をクランプするように構成される、
    請求項２記載のゲート駆動システム（１００）。
  6. 前記第２の整形フェーズ（３１４）の電気的特性は、前記ＷＢＧスイッチ（１０６）をミラープラトー内で動作させるように構成される、
    請求項２記載のゲート駆動システム（１００）。
  7. 前記制御スイッチ（２０２）のゲート端子（２２６）は、電圧源（２０８）に導電的に結合される、
    請求項１記載のゲート駆動システム（１００）。
  8. 前記電圧源（２０８）は、ダイオード、コンデンサ、または制御信号である、
    請求項７記載のゲート駆動システム（１００）。
  9. 前記第１および第２の整形回路（２０４、２０６）は、共通の温度係数を有するように構成される、
    請求項１記載のゲート駆動システム（１００）。
  10. 前記ＷＢＧスイッチ（１０６）の前記ゲート端子（２２４）および前記制御端子（２１２、２１３）に導電的に結合された遮断回路（２１０）をさらに備え、前記遮断回路（２１０）は、前記ゲート端子（２２４）をクランプするように構成される、
    請求項１記載のゲート駆動システム（１００）。
  11. 前記ＷＢＧスイッチ（１０６）および前記制御スイッチ（２０２）は、炭化シリコン、窒化アルミニウムガリウム、窒化ガリウム、または酸化ガリウムを含む、
    請求項１記載のゲート駆動システム（１００）。
  12. 制御信号を受信するステップと、
    ワイドバンドギャップスイッチ（ＷＢＧスイッチ）（１０６）を起動させるように構成された動作信号を構成するステップであって、前記動作信号のプロファイルは、第１および第２の整形回路（２０４、２０６）の電気的特性に基づいている、ステップと、
    前記動作信号を前記ＷＢＧスイッチ（１０６）に供給するステップと、
    を含む方法。
  13. 前記構成動作は、前記動作信号の３つの整形フェーズを形成することを含み、第１の整形フェーズ（３１２）は、前記第１および第２の整形回路（２０４、２０６）の前記電気的特性によって規定され、第２の整形フェーズ（３１４）は、前記第２の整形回路（２０６）および制御スイッチ（２０２）の前記電気的特性によって規定され、第３の整形フェーズ（３１６）は、前記制御スイッチ（２０２）によって規定される、
    請求項１２記載の方法。
  14. 前記第２の整形回路（２０６）は、抵抗（２１７）と並列に構成されたコンデンサ（２１６）を含み、前記抵抗（２１７）の抵抗値は、前記第２の整形フェーズ（３１４）のカーブを規定するように構成される、
    請求項１３記載の方法。
  15. 前記第３の整形フェーズ（３１６）の間に前記動作信号の電圧をクランプするステップをさらに含む、
    請求項１３記載の方法。
  16. 前記第２の整形フェーズ（３１４）の間にミラープラトー内で前記ＷＢＧスイッチ（１０６）を動作させるステップをさらに含む、
    請求項１３記載の方法。
  17. 前記制御スイッチ（２０２）のゲート端子（２２６）に電力を供給するステップをさらに含み、前記電力は、ダイオード、コンデンサ、または制御信号から供給される、
    請求項１２記載の方法。
  18. 前記第１および第２の整形回路（２０４、２０６）は、共通の温度係数を有するように構成される、
    請求項１２記載の方法。
  19. ワイドバンドギャップスイッチ（ＷＢＧスイッチ）（１０６）と、
    制御端子（２１２、２１３）および前記ＷＢＧスイッチ（１０６）のゲート端子（２２４）に導電的に結合された制御スイッチ（２０２）であって、前記ＷＢＧスイッチ（１０６）および前記制御スイッチ（２０２）は共通の起動閾値を有するように構成され、前記制御スイッチ（２０２）は電圧源（２０８）に導電的に結合されたゲート端子（２２６）を有し、前記電圧源（２０８）はダイオード、コンデンサ、または制御信号である、制御スイッチ（２０２）と、
    前記制御スイッチ（２０２）および前記ＷＢＧスイッチ（１０６）の前記ゲート端子（２２４）に導電的に結合された第１および第２の整形回路（２０４、２０６）であって、前記第１および第２の整形回路（２０４、２０６）および前記制御スイッチ（２０２）は動作信号を規定するように構成され、前記動作信号は、３つの整形フェーズによって形成され、第１の整形フェーズ（３１２）は前記第１および第２の整形回路（２０４、２０６）の電気的特性によって規定され、第２の整形フェーズ（３１４）は前記第２の整形回路（２０６）および前記制御スイッチ（２０２）の前記電気的特性によって規定され、第３の整形フェーズ（３１６）は前記制御スイッチ（２０２）によって規定され、前記動作信号は前記ＷＢＧスイッチ（１０６）を起動するように構成され、前記動作信号のプロファイルは前記第１および第２の整形回路（２０４、２０６）の電気的特性に基づいている、第１および第２の整形回路（２０４、２０６）と、
    を含むゲート駆動システム（１００）。
  20. 前記ＷＢＧスイッチ（１０６）および前記制御スイッチ（２０２）は、炭化シリコン、窒化アルミニウムガリウム、窒化ガリウム、または酸化ガリウムを含む、
    請求項１９記載のゲート駆動システム（１００）。
JP2017244570A 2017-01-03 2017-12-21 ゲート駆動回路のためのシステムおよび方法 Active JP7250421B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/397,443 2017-01-03
US15/397,443 US10374591B2 (en) 2017-01-03 2017-01-03 Systems and methods for a gate drive circuit

Publications (2)

Publication Number Publication Date
JP2018113682A true JP2018113682A (ja) 2018-07-19
JP7250421B2 JP7250421B2 (ja) 2023-04-03

Family

ID=60923233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017244570A Active JP7250421B2 (ja) 2017-01-03 2017-12-21 ゲート駆動回路のためのシステムおよび方法

Country Status (5)

Country Link
US (1) US10374591B2 (ja)
EP (1) EP3343768B1 (ja)
JP (1) JP7250421B2 (ja)
KR (1) KR102398189B1 (ja)
CN (1) CN108336987B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257811B2 (en) 2017-07-14 2022-02-22 Cambridge Enterprise Limited Power semiconductor device with an auxiliary gate structure
GB2564482B (en) 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
US11336279B2 (en) 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
CN109462388B (zh) * 2018-10-22 2022-08-19 京信网络系统股份有限公司 GaN HEMT控制电路
US11955478B2 (en) 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
CN112117993B (zh) * 2020-09-18 2024-03-01 上海艾为电子技术股份有限公司 整形电路以及振荡电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013026924A (ja) * 2011-07-22 2013-02-04 Sanken Electric Co Ltd ゲートドライブ回路
WO2014128942A1 (ja) * 2013-02-25 2014-08-28 株式会社 日立製作所 半導体素子の駆動装置
US20150372678A1 (en) * 2014-06-18 2015-12-24 Texas Instruments Incorporated Adaptive blanking timer for short circuit detection

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303138A (en) 1993-04-29 1994-04-12 At&T Bell Laboratories Low loss synchronous rectifier for application to clamped-mode power converters
US5418410A (en) 1993-05-25 1995-05-23 Motorola, Inc. Leading edge blanking circuit
US7466185B2 (en) 2006-10-23 2008-12-16 Infineon Technologies Ag IGBT-Driver circuit for desaturated turn-off with high desaturation level
DE102007009734B3 (de) 2007-02-28 2008-06-19 Infineon Technologies Ag Verfahren und Schaltungsanordnung zur Ansteuerung eines durch Feldeffekt gesteuerten Transistors
US7782118B2 (en) 2007-04-30 2010-08-24 Northrop Grumman Systems Corporation Gate drive for wide bandgap semiconductor device
US7821306B2 (en) 2007-06-19 2010-10-26 Panasonic Corporation Switching device drive circuit
US8289065B2 (en) * 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7969226B2 (en) * 2009-05-07 2011-06-28 Semisouth Laboratories, Inc. High temperature gate drivers for wide bandgap semiconductor power JFETs and integrated circuits including the same
JP2012199763A (ja) 2011-03-22 2012-10-18 Sanken Electric Co Ltd ゲートドライブ回路
US8593211B2 (en) * 2012-03-16 2013-11-26 Texas Instruments Incorporated System and apparatus for driver circuit for protection of gates of GaN FETs
US8901989B2 (en) * 2012-07-26 2014-12-02 Qualcomm Incorporated Adaptive gate drive circuit with temperature compensation
EP2955825B1 (en) * 2013-02-08 2019-08-28 Mitsubishi Electric Corporation Gate driving circuit
US9444448B2 (en) 2013-12-10 2016-09-13 General Electric Company High performance IGBT gate drive
US9543821B2 (en) 2014-06-10 2017-01-10 Power Integrations, Inc. MOSFET driver with pulse timing pattern fault detection and adaptive safe operating area mode of operation
EP2978130B1 (en) 2014-07-24 2019-09-11 Renesas Electronics Europe GmbH Circuit for controlling slew rate of a high-side switching element
US9755639B2 (en) 2015-03-02 2017-09-05 Infineon Technologies Austria Ag Device and method for an electronic circuit having a driver and rectifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013026924A (ja) * 2011-07-22 2013-02-04 Sanken Electric Co Ltd ゲートドライブ回路
WO2014128942A1 (ja) * 2013-02-25 2014-08-28 株式会社 日立製作所 半導体素子の駆動装置
US20150372678A1 (en) * 2014-06-18 2015-12-24 Texas Instruments Incorporated Adaptive blanking timer for short circuit detection

Also Published As

Publication number Publication date
EP3343768B1 (en) 2021-02-24
KR20180080136A (ko) 2018-07-11
KR102398189B1 (ko) 2022-05-17
CN108336987A (zh) 2018-07-27
JP7250421B2 (ja) 2023-04-03
EP3343768A1 (en) 2018-07-04
US20180191338A1 (en) 2018-07-05
CN108336987B (zh) 2021-03-09
US10374591B2 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
JP2018113682A (ja) ゲート駆動回路のためのシステムおよび方法
KR102336161B1 (ko) 동적 타이밍 기능을 지니는 다단 게이트 턴오프
US10848145B2 (en) Driver circuit, switching control circuit, and switching device
EP2993785A1 (en) Gate driving circuit, semiconductor device, and power conversion device
CN105281729B (zh) 用于控制功率半导体开关的方法和电路
WO2018158726A1 (en) Hybrid switch control
CN109936351B (zh) 半导体装置及功率模块
JP2017050914A (ja) スイッチング素子駆動装置
KR20130037172A (ko) 반도체장치
JP2018182927A (ja) 半導体装置及びその制御方法
JP6825895B2 (ja) 遅延回路
US20150276848A1 (en) Examination device and examination method
JP6274099B2 (ja) 信号出力回路
CN103907275A (zh) 晶体管保护电路
EP2811648B1 (en) Method and arrangement for controlling semiconductor switch
KR101822241B1 (ko) 전원 제어 시스템
JP6166790B2 (ja) 電力半導体デバイスの制御のためのシステムおよび方法
US20150061749A1 (en) Gate driver
JP5235151B2 (ja) トランジスタ駆動回路、半導体遮断器及びトランジスタ駆動方法
EP4117182A2 (en) Gate drive circuit and power converter
US20230188134A1 (en) Gate driver circuits with independently tunable performance characteristics
JP2018037723A (ja) ゲート駆動装置
JP2016080518A (ja) 半導体素子の試験装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230322

R150 Certificate of patent or registration of utility model

Ref document number: 7250421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150