KR102398189B1 - 게이트 드라이브 회로를 위한 시스템 및 방법 - Google Patents
게이트 드라이브 회로를 위한 시스템 및 방법 Download PDFInfo
- Publication number
- KR102398189B1 KR102398189B1 KR1020180000333A KR20180000333A KR102398189B1 KR 102398189 B1 KR102398189 B1 KR 102398189B1 KR 1020180000333 A KR1020180000333 A KR 1020180000333A KR 20180000333 A KR20180000333 A KR 20180000333A KR 102398189 B1 KR102398189 B1 KR 102398189B1
- Authority
- KR
- South Korea
- Prior art keywords
- switch
- shaping
- control
- wbg
- control switch
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000007493 shaping process Methods 0.000 claims abstract description 117
- 239000003990 capacitor Substances 0.000 claims description 19
- 230000004913 activation Effects 0.000 claims description 8
- 230000000630 rising effect Effects 0.000 claims description 8
- 229910002601 GaN Inorganic materials 0.000 claims description 7
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 6
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 230000009471 action Effects 0.000 description 19
- 230000007423 decrease Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- -1 AlGaN Chemical compound 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
본 명세서에서 제공하는 시스템 및 방법은 와이드 밴드갭 반도체 스위치의 작동을 제어하는 게이트 드라이브 회로에 관한 것이다. 그 시스템 및 방법은, 제어 신호를 수신하고 와이드 밴드갭 스위치(WBG 스위치)를 활성화하도록 구성된 작동 신호를 구성하는 것을 포함한다. 작동 신호의 프로파일은 제1 및 제2 정형 회로의 전기적 특성에 기초한다. 그 시스템 및 방법은 또한 작동 신호를 WBG 스위치에 급송한다.
Description
본 명세서에서 개시하는 주제의 실시예는 와이드 밴드갭 반도체 스위치(wide bandgap semiconductor switch)의 작동을 제어하는 게이트 드라이브 회로에 관한 것이다.
와이드 밴드갭 반도체 스위치는 통상의 반도체에 비해 높은 주파수 및 온도로 작동하는 고전압 반도체의 파워 단자를 위한 전자 스위치로서 이용될 수 있다. 와이드 밴드갭 반도체 스위치는 통상의 반도체에 비해 상대적으로 빠른 온-오프 간 전이를 가져오는 높은 포화 속도와 낮은 문턱 전압을 갖는다. 종래의 게이트 드라이브 회로는 2차 스위치를 이용하여 와이드 밴드갭 반도체 스위치의 활성화와 클램핑(clamping)만을 제어한다. 종래의 게이트 드라이브 회로는 게이트의 상승 속도를 제어하는 것이 아니라, 단지 생성하는 전압 스파이크(voltage spike) 및/또는 진동(예를 들면, 링잉(ringing))을 제어한다. 따라서, 밀러 플래토 영역(Miller plateau region)을 통해 와이드 밴드갭 반도체 스위치를 작동시키는 게이트 드라이브 회로에 대한 필요성이 존재한다.
하나의 실시예에서, 시스템(예를 들면, 게이트 드라이브 시스템)이 제공된다. 그 시스템은, 와이드 밴드갭 스위치(WBG 스위치)와, 이 WBG 스위치의 제어 단자 및 게이트 단자에 전기 전도 가능하게 결합되는 제어 스위치를 포함한다. WBG 스위치와 제어 스위치는 공통 문턱 전압을 갖도록 구성된다. 시스템은 또한 제어 스위치와, WBG 스위치의 게이트 단자에 전기 전도 가능하게 결합되는 제1 및 제2 정형 회로(shaping circuit)를 포함한다. 제1 및 제2 정형 회로와 제어 스위치는 작동 신호를 정하도록 구성된다. 그 작동 신호는 WBG 스위치를 활성화하도록 구성된다. 작동 신호는 제1 및 제2 정형 신호의 전기적 특성에 기초한 프로파일을 포함한다.
하나의 실시예에서, 방법이 제공된다. 그 방법은, 제어 신호를 수신하는 단계; 및 와이드 밴드갭 스위치(WBG 스위치)를 활성화하도록 구성된 작동 신호를 구성하는 단계를 포함한다. 작동 신호의 프로파일은 제1 및 제2 정형 회로의 전기적 특성에 기초한다. 그 방법은 작동 신호를 WBG 스위치에 급송하는 단계를 더 포함한다.
하나의 실시예에서, 시스템(예를 들면, 게이트 드라이브 시스템)이 제공된다. 그 시스템은, 와이드 밴드갭 스위치(WBG 스위치)와, 이 WBG 스위치의 제어 단자 및 게이트 단자에 전기 전도 가능하게 결합되는 제어 스위치를 포함한다. WBG 스위치와 제어 스위치는 공통의 활성화 문턱(activation threshold)을 갖도록 구성된다. 제어 스위치는 전압 소스에 전기 전도 가능하게 결합된 게이트 단자를 구비한다. 전압 소스는 다이오드, 커패시터 또는 제어 신호이다. 시스템은 또한 제어 스위치와, WBG 스위치의 게이트 단자에 전기 전도 가능하게 결합되는 제1 및 제2 정형 회로(shaping circuit)를 포함한다. 제1 및 제2 정형 회로와 제어 스위치는 작동 신호를 정하도록 구성된다. 작동 신호는 3개의 정형 페이즈(shaping phase)에 의해 형성된다. 제1 정형 페이즈는 제1 및 제2 정형 회로의 전기적 특성에 의해 정해진다. 제2 정형 페이즈는 제2 정형 회로와 제어 스위치의 전기적 특성에 의해 정해진다. 제3 정형 페이즈는 제어 스위치에 의해 정해진다. 그 작동 신호는 WBG 스위치를 활성화하도록 구성된다. 작동 신호의 프로파일은 제1 및 제2 정형 회로의 전기적 특성에 기초한다.
도 1은 게이트 드라이브 시스템의 실시예의 블록도를 도시한다.
도 2는 게이트 드라이브 회로의 실시예의 개략도를 도시한다.
도 3은 도 2에 도시한 게이트 드라이브 회로의 전기 웨이브포옴의 실시예의 타이밍 차트를 도시한다.
도 4는 와이드 밴드갭 스위치를 작동시키는 방법의 실시예의 흐름도이다.
도 5는 제어 및 오퍼레이터 신호의 실시예의 그래프이다.
도 2는 게이트 드라이브 회로의 실시예의 개략도를 도시한다.
도 3은 도 2에 도시한 게이트 드라이브 회로의 전기 웨이브포옴의 실시예의 타이밍 차트를 도시한다.
도 4는 와이드 밴드갭 스위치를 작동시키는 방법의 실시예의 흐름도이다.
도 5는 제어 및 오퍼레이터 신호의 실시예의 그래프이다.
첨부 도면과 함께 읽을 시에 다양한 실시예들을 더 잘 이해할 것이다. 도면이 다양한 실시예의 기능 블록의 도식을 도시할 경우, 그 기능 블록들은 반드시 하드웨어 회로들 간의 분리를 나타내는 것은 아니다. 따라서, 예를 들면, 그 기능 블록 중 하나 이상(예를 들면, 프로세서, 제어기 또는 메모리)은 단일 하드웨어(예를 들면, 범용 단일 프로세서, 랜덤 액세스 메모리, 하드 디스크 등) 또는 복수의 하드웨어로 구성될 수 있다. 마찬가지로, 임의의 프로그램은 독립형 프로그램일 수 있거나, 운영 시스템 내의 서브루틴으로서 포함될 수 있거나, 설치된 소프트웨어 패키지 내의 기능 등일 수도 있다. 다양한 실시예는 도면에 도시한 배치 및 수단에 한정되지 않는다는 점을 이해할 것이다.
본 명세서에서 사용하는 바와 같은 "시스템", "유닛" 또는 "모듈"이란 용어는 하나 이상의 기능을 수행하도록 작동하는 하드웨어 및/또는 소프트웨어 시스템을 포함할 수 있다. 예를 들면, 모듈, 유닛 또는 시스템은, 컴퓨터 메모리 등의 유형의 비일시성 컴퓨터 판독 가능 저장 매체에 저장된 명령에 기초하여 작동을 수행하는, 컴퓨터 프로세서, 제어기 또는 기타 로직 기반 디바이스를 포함할 수 있다. 대안적으로, 모듈, 유닛 또는 시스템은 하드 와이어드 로직(hard-wired logic)에 기초하여 작동을 수행하는 하드 와이어드 디바이스를 포함할 수도 있다. 첨부 도면에 도시한 모듈 또는 유닛은, 소프트웨어 또는 하드웨어 명령에 기초하여 작동하는 하드웨어, 작동을 수행하도록 하드웨어를 지시하는 소프트웨어 또는 그 조합을 나타낼 수 있다. 하드웨어는 마이크로프로세서, 프로세서, 제어기 등의 하나 이상의 로직 기반 디바이스를 포함하거나 및/또는 그에 연결된 전자 회로를 포함할 수 있다. 이들 디바이스는 전술한 명령으로부터 본 명세서에서 설명하는 바와 같은 작동을 수행하도록 적절히 프로그래밍되거나 명령되는 기성 디바이스(off-the-shelf device)일 수 있다. 추가로 또는 대안적으로, 그 디바이스 중 하나 이상은 그러한 작동을 수행하도록 로직 회로와 하드 와이어드될 수 있다.
본 명세서에서 사용하는 바와 같은 단수형태로 사용된 요소 또는 단계는 예외에 대해 명확하게 언급하지 않는다면 복수의 그러한 요소 또는 단계를 배제하지 않는 것으로 이해해야 할 것이다. 게다가, "하나의 실시예"란 언급은 기술한 특징들을 역시 포함하는 추가적인 실시예들의 존재를 배제하는 것으로 해석되어서는 안 될 것이다. 게다가, 특별한 특성을 갖는 단수 또는 복수의 요소를 "포함하는" 또는 "구비하는" 실시예는 그러한 특성을 갖지 않는 추가적인 그러한 요소를 포함할 수도 있다.
일반적으로, 다양한 실시예는 와이드 밴드갭 스위치(WBG 스위치)를 작동시키도록 게이트 드라이브 회로를 구비하는 게이트 드라이브 시스템을 위한 방법 및 시스템을 제공한다. WBG 스위치는 실리콘 탄화물(SiC), 알루미늄 갈륨 질화물(AlGaN), 갈륨 질화물(GaN), 갈륨 산화물(GaO) 및/또는 등을 포함할 수 있다. 게이트 드라이브 회로는 WBG 스위치를 활성화하도록 구성된 작동 신호를 생성하도록 구성된다. 작동 신호의 프로파일은 게이트 드라이브 회로의 전기적 특성에 기초한다. 예를 들면, 게이트 드라이브 회로는 작동 신호의 상승 속도 및/또는 슬로프(예를 들면, 진폭)를 제어한다. 작동 신호의 프로파일은 WBG 스위치의 작동을 밀러 플래토 영역 내에 유지하도록 구성된다. 작동 신호의 프로파일은 3개의 상이한 정형 페이즈로 분할될 수 있다. 예를 들면, 제1 정형 페이즈 동안에, WBG 스위치의 게이트 전압이 WBG 스위치를 활성화하는 문턱보다 높으며, 제2 정형 페이즈 동안에, 게이트 전압은 밀러 플래토 영역 내에 WBG 스위치를 작동시키게 유지되도록 구성되며, 제3 정형 페이즈 동안에, 게이트 전압은 클램핑된다.
다양한 실시예들의 적어도 하나의 기술적 효과는 WBG 스위치의 드레인 전압 스파이크의 효과적인 제어를 제공한다. 다양한 실시예들의 적어도 하나의 기술적 효과는, WBG 스위치의 비활성화를 희생하는 일 없이 WBG 스위치의 활성화에 대한 제어를 가능하게 하는 저렴하고 용이하게 실현 가능한 게이트 드라이브 제어 회로를 제공한다.
도 1은 게이트 드라이브 시스템(100)의 실시예의 블록도를 도시한다. 게이트 드라이브 시스템(100)은 제어기 회로(102) 및 와이드 밴드갭 스위치(106)(WBG 스위치)를 포함한다. 제어기 회로(102)는 WBG 스위치(106)의 작동(예를 들면, 활성화, 비활성화)을 제어하도록 구성된다. 추가로 또는 대안적으로, 스위치(106)는 고전자 이동도 트랜지스터(high electron mobility transistor: HEMT)를 나타낼 수 있다. WBG 스위치(106)는 SiC, AlGaN, GaN, GaO 및/또는 등을 포함할 수 있다. WBG 스위치(106)는 전기 시스템(108)을 제어하도록 구성될 수 있다. 전기 시스템(108)은 가변 주파수 드라이브, 드라이브 트레인, 가전제품 및/또는 등을 위한 전원 시스템을 나타낼 수 있다. WBG 스위치(106)는 제어기 회로(102)에 의해 수신된 제어 신호에 기초하여 고정 및/또는 가변 주파수(예를 들면, 100kHz, 2MHz 및/또는 등)로 온 상태(예를 들면, 포화 상태)와 오프 상태 간에 전환하도록 구성될 수 있다.
제어기 회로(102)는 하나 이상의 세트의 명령(예를 들면, 소프트웨어)에 기초하여 기능 또는 작동을 수행하는 하나 이상의 프로세서, 제어기 또는 기타 로직 기반 디바이스 등의 하드웨어로 구현될 수 있다. 추가로 또는 대안적으로, 제어기 회로(102)는 게이트 드라이브 회로(104)를 통해 전기 시스템(108)을 제어하도록 구성된, 주문형 집적 회로(application specific integrated circuit), 필드 프로그래머블 게이트 어레이 및/또는 등일 수 있다. 하드웨어를 작동시키는 명령은, 메모리 등의 유형의 비일시성(예를 들면, 일과성 신호(transient signal)가 아님) 컴퓨터 판독 가능 저장 매체에 저장될 수 있다. 메모리는 하나 이상의 컴퓨터 하드 드라이브, 플래시 드라이브, RAM, ROM, EEPROM 및/또는 등을 포함할 수 있다. 대안적으로, 하드웨어의 작동을 지시하는 명령의 세트들 중 하나 이상은 하드웨어의 로직 내로 하드 와이어드될 수 있다.
제어기 회로(102)는 게이트 드라이브 회로(104)로 전송 및/또는 통신되는 제어 신호에 기초하여 전기 시스템(108)을 제어하도록 구성된다. 도 2와 관련하여, 게이트 드라이브 회로(104)는 제어 스위치(202)와 제1 및 제2 정형 회로(204, 206)를 포함할 수 있다.
도 2는 게이트 드라이브 회로(104)의 실시예의 개략도(200)를 도시한다. 제어 스위치(202)는 WBG 스위치(106)의 제어 단자(212, 213) 및 게이트 단자(224)에 전기 전도 가능하게 결합된다. 제어 스위치(202)는 WBG 스위치(106)와 유사한 및/또는 동일한 와이드 밴드갭 반도체일 수 있다. 예를 들면, 제어 스위치(202)는 SiC, AlGaN, GaN, GaO 및/또는 등을 포함할 수 있다. 다른 예에서, 제어 스위치(202)와 WBG 스위치(106)는 공통 문턱 전압(예를 들면, 활성화 전압) 및/또는 전기적 특징을 가질 수 있다. 추가로 또는 대안적으로, WBG 스위치(106)와 제어 스위치(202)는 모두 고전자 이동도 트랜지스터(HEMT)를 의미할 수도 있다. 제어 단자(212, 213)는 제어기 회로(102)에 전기 전도 가능하게 결합된다. 예를 들면, 제어기 회로(102)는 제어 단자(212)를 따라 제어 신호를 송신, 전송 및/또는 전도할 수 있다. 제어 신호는, 게이트 드라이브 회로(104)가 WBG 스위치(106)를 위한 작동 신호를 생성할 수 있게 하도록 구성된 설정 전압 및/또는 전류를 갖는 펄스 및/또는 전기 신호를 나타낼 수 있다.
제어 스위치(202)의 게이트 단자(226)가 전압 소스(208)에 전기 전도 가능하게 결합된다. 전압 소스(208)는 제어 스위치(202)를 활성화도록 게이트 단자(226)에 전압 전위를 제공하도록 구성된다. 도 2에 도시한 전압 소스(208)는 제너 다이오드(Zener diode)(222)이다. 예를 들면, 제너 다이오드(222)는, 그 제너 다이오드(222)의 캐소드가 게이트 단자(226)에 직접 결합되게 제어 단자(212)에 전기 전도 가능하게 결합된다. 제어 신호가 제어 단자(212)에서부터 전압 소스(208)로 전도됨에 따라, 전압 전위가 제너 다이오드(222)에 의해 게이트 단자(226)에 제공되어, 제어 스위치(202)를 활성화시킨다.
추가로 또는 대안적으로, 전압 소스(208)는 커패시터 및/또는 제2 제어 신호를 포함할 수 있다. 예를 들면, 제어 신호가 제어 단자(212)에서부터 전압 소스(208)로 전도됨에 따라, 전압 전위가 커패시터에 의해 게이트 단자(226)에 제공된다. 다른 예에서, 전압 소스(208)는 제어 단자(212)와는 별도로 제어기 회로(102)에 전기 전도 가능하게 결합된 제2 제어 단자에 상응할 수 있다. 제어기 회로(102)는 게이트 단자(226)로 구성된 제2 제어 단자를 통해 제2 제어 신호를 전도할 수 있다. 선택적으로, 제2 제어기 신호는 커패시터 및/또는 제너 다이오드(222)에 전압 전위를 제공하도록 구성될 수도 있다.
게이트 드라이브 회로(104)는 제1 정형 회로(204) 및 제2 정형 회로(206)를 포함한다. 제1 및 제2 정형 회로(204, 206)는 제어 스위치(202)가 오프 상태(예를 들면, 비활성화 상태)인 경우, 게이트 단자(224)를 통해 WBG 스위치(106)를 활성화하도록 구성된다. 예를 들면, 제1 정형 회로(204)는 제어 스위치(202)의 별개의 및/또는 대향한 단자(228, 229)들에 전기 전도 가능하게 결합된다. 제1 정형 회로(204)는 또한 WBG 스위치(106)에 전기 전도 가능하게 결합된다. 선택적으로, 도 2에 도시한 바와 같이, 제1 정형 회로(204)는 커패시터(214)를 포함할 수 있다. 제2 정형 회로(206)는 게이트 단자(224)와 제어 스위치(202) 사이에 개재된다. 선택적으로, 도 2에 도시한 바와 같이, 제2 정형 회로(206)는 레지스터(217)와 병렬로 구성된 커패시터(216)를 포함할 수 있다. 제1 및 제2 정형 회로(204, 206)는, 컴포넌트(예를 들면, 커패시터(214), 커패시터(216), 레지스터(217))들이 공통의 온도 계수를 가질 수 있는 것과 같이 유사 및/또는 동일한 전기적 특성을 갖도록 구성될 수 있다.
도 3과 관련하여, 제1 및 제2 정형 회로(204, 206)와 제어 스위치(202)는 작동 신호(예를 들면, 전기 웨이브포옴(308))를 정하도록 구성된다. 작동 신호는 3개의 정형 페이즈(312, 314, 315)에 의해 형성되어 소정 프로파일을 형성한다. 제1 정형 페이즈(312)는 제1 및 제2 정형 회로(204, 206)의 전기적 특성에 의해 정해질 수 있다. 제2 정형 페이즈(314)는 제2 정형 회로(206)와 제어 스위치(202)에 의해 정해질 수 있다. 제3 정형 페이즈(316)는 제어 스위치(202)에 의해 정해질 수 있다.
도 3은 도 2에 도시한 게이트 드라이브 회로(104)의 전기 웨이브포옴(302, 304, 306, 308, 310)의 실시예의 타이밍 차트(310)를 도시한다. 전기 웨이브포옴(302)은 제어 단자(213)에 대한 제어 단자(212)의 전압을 나타낸다. 전기 웨이브포옴(304)은 제1 정형 회로(204)의 전압을 나타낸다. 전기 웨이브포옴(306)은 단자(229)에서의 전압에 대한 게이트 단자(226)의 전압(예를 들면, Vgs)을 나타낸다. 전기 웨이브포옴(308)은 게이트 단자(224)에서의 전압 또는 작동 신호를 나타낸다. 전기 웨이브포옴(310)은 제2 정형 회로(206)의 전압을 나타낸다.
타이밍 차트(300)는 작동 신호의 정형 페이즈(312, 314, 316)와 관련된 설정 시간 기간 및/또는 구간(예를 들면, t0-t5)으로 분할된다. 선택적으로, 그 시간 기간은 제어기 회로(102)에 의해 설정된 주파수로 반복적으로 및/또는 단속적으로 계속될 수 있다. t0에서, 제어기 회로(102)는 제어 단자(212)를 따라 제어 신호를 전송(transmitting) 및/또는 송신(sending)할 수 있다. 제어 신호는 전기 웨이브포옴(302) 등의 전압 펄스를 나타낼 수 있다.
t0-t1은 작동 신호(예를 들면, 전기 웨이브포옴(308))의 제1 정형 페이즈(312)를 나타낸다. 제1 정형 페이즈(312)는 0.1마이크로초 미만(예를 들면, 0.001마이크로초) 등의 짧은 시간을 나타낼 수 있다. 제1 정형 페이즈(312)는 제1 및 제2 정형 회로(204, 206)의 전기적 특성(예를 들면, 커패시턴스)에 의해 정해진다. 예를 들면, t0과 t1 사이의 제1 정형 페이즈(312)에서 작동 신호는 슬로프(slope)를 포함한다. 그 슬로프는 제1 및 제2 정형 회로(204, 206)에 걸친 전압의 크기에 기초한다. 예를 들면, 제1 정형 페이즈(312)의 전압의 비율 및/또는 증가는 커패시터(214, 216)의 커패시턴스에 기초한다.
t1에서, 전압 소스(208)가 제어 스위치(202)를 활성화할 수 있다. 예를 들면, 전압 소스(208)의 제너 다이오드(222)는 제어 신호에 기초하여 게이트 단자(226)에 전압을 제공하도록 구성된다. 단자(229)에서의 전압에 대한 게이트 단자(224)에서의 전압은 제어 스위치(202)의 활성화 문턱보다 높을 수 있다. 제어 스위치(202)가 활성화된 경우, 커패시터(214)의 전압이 방전될 수 있다.
t1-t2는 작동 신호(예를 들면, 전기 웨이브포옴(308))의 제2 정형 페이즈(314)를 나타낸다. 제2 정형 페이즈(314)는 제1 정형 페이스(312)에 비해 긴 시간을 나타낼 수 있다. 예를 들면, 제2 정형 페이즈(314)는 0.1마이크로초에 근사할 수 있다(예를 들면, 80나노초). 제2 정형 페이즈(314)는 밀러 플래토 내에서 WBG 스위치(106)를 이행(transition)시키도록 구성된다. 예를 들면, 제2 정형 페이즈(314) 중에, 오퍼레이터 신호는 제3 정형 페이즈(316)를 통해 밀러 플래토 내에서 WBG 스위치(106)를 계속 작동시키기 위해 WBG 스위치(106)의 게이트 단자(224)를 제어하도록 구성된다. 제2 정형 페이즈(314)는 제2 정형 회로(206) 및/또는 제어 스위치(202)의 전기적 특성에 의해 정해진다. 예를 들면, t1과 t2 사이의 제2 정형 페이즈(314)에서 작동 신호는 상승 곡선을 갖도록 구성된 곡선을 포함한다. 그 상승 곡선은 제1 정형 페이즈(312)의 슬로프로부터 제3 정형 페이즈(316)의 클램핑된 전압으로 곡선 각도를 감소시킴으로써 이행한다. 상승 곡선의 곡선 각도에서의 감소율은 레지스터(217)의 저항 등의 제2 정형 회로(206)의 전기적 특성에 기초한다. 예를 들면, 레지스터(217)의 보다 높은 저항이 보다 낮은 저항에 비해 곡선 각도의 보다 큰 감소율을 갖게 하는 등과 같이 저항이 곡선 각도가 감소하는 감소율을 조절하여 상승 곡선을 형성할 수 있다.
제어 스위치(202)의 전기적 특성은 밀러 플래토 내에서 WBG 스위치(106)를 작동시키도록 오퍼레이터 신호의 최대 전압을 설정하도록 구성된다. 예를 들면, 제어 스위치(202)는 오퍼레이터 신호를 클램핑하도록 구성된다. 제2 정형 페이즈(314) 중에, 제어 스위치(202)는 밀러 플래토 내에서 작동하도록 구성된다. 예를 들면, 제어 스위치(202)가 밀러 플래토를 넘어서 작동하는 경우, 단자(228)의 전압이 감소하며, 이는 게이트 단자(226)에서의 전압을 감소시켜 제어 스위치(202)의 작동을 밀러 플래토로 되돌린다.
t2에서, 제어 스위치(202)는 게이트 단자(226)에서의 피드백에 기초하여 밀러 플래토 내에 계속 작동할 수 있고, 이에 의해 제3 정형 페이즈(316) 중에 작동 신호(예를 들면, 전기 웨이브포옴(308))의 전압을 클램핑한다. 제어 스위치(202)의 활성화에 기초하여, 제1 정형 회로(204)의 커패시터(214)에 걸친 전압이 방전된다. t2-t4는 작동 신호의 제3 정형 페이즈(316)를 나타낸다. 예를 들면, t3과 t4 사이에서, 제어기 회로(102)는 제어 신호가 오프일 때까지의 제어 신호의 지속 시간 동안 WBG 스위치(106)를 계속 작동시킬 수 있다.
t4에서, 제어기 회로(108)는 전기 웨이브포옴(302)에 의해 도시한 바와 같이 제어 단자(212)를 따른 제어 신호를 종결(terminating)시킬 수 있다. 예를 들면, 제어기 회로(108)는 차단 회로(shut off circuit)(210)(도 2 참조)를 활성화시키도록 구성될 수 있다. 차단 회로(210)는 WBG 스위치(106)의 게이트 단자(224)와 제어 단자(212, 213)에 전기 전도 가능하게 결합된다. 차단 회로(210)는 게이트 단자(224)의 전압을 클램핑하여 WBG 스위치(106)를 비활성화하도록 구성될 수 있다. 예를 들면, 차단 회로(210)는 반도체 스위치(218)를 포함할 수 있다. 반도체 스위치(218)가 활성화(예를 들면, 온 상태)되는 경우, 게이트 단자(224)에서의 전압이 WBG 스위치(106)의 문턱 전압 아래로 감소하고, 이에 의해 WBG 스위치(106)를 비활성화시킨다.
도 4는 WBG 스위치(106)를 작동시키는 방법(400)의 실시예의 흐름도이다. 그 방법(400)은 예를 들면, 본 명세서에서 논의한 다양한 실시예의 구조 또는 양태를 이용하거나 그에 의해 수행될 수 있다. 다양한 실시예에서, 소정 동작들이 생략 또는 추가될 수 있거나, 소정 동작들이 조합될 수 있거나, 소정 동작들이 동시에(simultaneously) 수행될 수 있거나, 소정 동작들이 병렬로(concurrently) 수행될 수 있거나, 소정 동작들이 복수의 동작으로 분할될 수 있거나, 소정 동작들이 상이한 순서로 수행될 수 있거나, 혹은 소정 동작들 또는 일련의 동작들이 반복적 방식으로 재수행될 수도 있다. 다양한 실시예에서, 방법(400)의 부분, 양태 및/또는 변형예는, 본 명세서에서 설명하는 하나 이상의 동작을 수행하도록 하드웨어를 지시하기 위한 하나 이상의 알고리즘으로서 이용 가능할 수도 있다.
단계(402)에서 시작하면, 게이트 드라이브 회로(104)가 제어 신호를 수신할 수 있다. 도 5는 제어 신호(502) 및 오퍼레이터 신호(503)의 실시예의 그래프(500)이다. 제어기 회로(108)는 제어 단자(212)를 따라 제어 신호를 전송 및/또는 송신할 수 있다. 제어 신호(502)는 전압 펄스를 나타낼 수 있다. 제어기 신호(502)는 도 3에 도시한 전기 웨이브포옴(302)과 유사 및/또는 동일할 수 있다.
단계(404)에서, 전압 소스(208)는 제어 스위치(202)의 게이트 단자(226)에 전력을 급송하도록 구성된다. 전압 소스(208)는 제너 다이오드(222)(도 2 참조), 커패시터 및/또는 제2 제어 신호를 포함할 수 있다. 예를 들면, 전압 소스(208)는 제어 단자(212)에 전기 전도 가능하게 결합된다. 제어 신호가 제어 단자(212)에서부터 전압 소스(208)로 전도됨에 따라, 전압 전위가 제너 다이오드(222)(도 2 참조) 및/또는 커패시터에 의해 제공될 수 있다. 전위 전압은 전력을 나타내며, 이 전력은 게이트 단자(226)에 제공되어 제어 스위치(202)를 활성화시킨다. 다른 예에서, 제2 제어 단자가 제어 단자(212)와는 별도로 제어기 회로(102)에 전기 전도 가능하게 결합될 수 있다. 제어기 회로(102)는 제2 제어 단자를 통해 게이트 단자(226)로 제2 제어 신호를 전도할 수 있고, 이에 의해 전력을 제공한다.
단계(406)에서, 게이트 드라이브 회로(104)는 작동 신호(503)를 생성하도록 구성된다. 도 5와 관련하여, 작동 신호(503)는 3개의 정형 페이즈(504-506)에 의해 형성된 프로파일을 가질 수 있다. 예를 들면, 각각의 정형 페이즈(504-506)는 프로파일을 형성하는 상이한 슬로프를 갖고 있을 수 있고, 이는 제1 및 제2 정형 회로(204, 206)와 제어 스위치(202)의 전기적 특성에 의해 정해진다. 제1 정형 페이즈(504)는 제1 및 제2 정형 회로(204, 206)의 전기적 특성에 의해 정해질 수 있다. 예를 들면, 제1 정형 페이즈(504)는 제1 및 제2 정형 회로(204, 206)에 걸친 전압의 크기에 기초한 슬로프를 나타낼 수 있다. 제1 정형 페이즈(504)의 전압의 비율 및/또는 증가에 상응하는 슬로프는 커패시터(214, 216)의 커패시턴스에 기초한다. 제2 정형 페이즈(505)는 제2 정형 회로(206)와 제어 스위치(202)에 의해 정해질 수 있다. 예를 들면, 제2 정형 회로(314)는 레지스터(217)의 저항 등의 제2 정형 회로(206)의 전기적 특성에 기초하여 상승 곡선으로서 정형된 곡선을 나타낼 수 있다. 예를 들면, 제2 정형 회로(206)의 저항(예를 들면, 레지스터(217)의 저항)이 곡선 각도가 제1 정형 페이즈(504)로부터 제2 정형 페이스(505)로 조절되는 속도를 조절할 수 있다. 제2 정형 페이즈(505)의 곡선 각도는 제2 정형 회로(206)의 저항에 기초하여 제1 정형 페이즈(504)의 슬로프에 비해 감소한다. 상승 곡선을 형성하는 제1 정형 페이즈(504)에 대한 곡선 각도의 감소는 레지스터(217)의 저항의 크기에 기초한다. 예를 들면, 보다 큰 저항을 갖는 레지스터(217)가 레지스터(217)의 보다 낮은 저항에 비해 곡선 각도의 보다 큰 감소율을 갖는다. 제3 정형 페이즈(506)는 제어 스위치(202)에 의해 정해질 수 있다. 예를 들면, 제어 스위치(202)는 대략 제로의 슬로프를 갖는 설정 전압 및/또는 그 설정 전압에 대한 미리 정해진 임계치 내로 제3 정형 페이즈(506) 동안의 오퍼레이터 신호(503)를 클램핑하도록 구성된다.
단계(408)에서, 게이트 드라이브 회로(104)는 작동 신호(503)를 WBG 스위치(106)에 급송하도록 구성된다. 예를 들면, 게이트 드라이브 회로(104)는 WBG 스위치(106)의 게이트 단자(224)에 전기 전도 가능하게 결합되며, 이에 의해 작동 신호(503)를 WBG 스위치(106)에 급송한다.
도시한 실시예들의 구성 요소들의 특정 구성(예를 들면, 개수, 형태, 배치 및/또는 등)은 다양한 대안적인 실시예에서 수정될 수도 있다는 점을 유념해야 할 것이다. 예를 들면, 다양한 실시예에서, 소정 모듈 또는 유닛의 상이한 개수가 이용될 수 있거나, 소정 모듈 또는 유닛의 상이한 형태 또는 형태들이 이용될 수 있거나, 다수의 모듈 또는 유닛(또는 그 양태)이 조합될 수 있거나, 소정 모듈 또는 유닛이 복수의 모듈 (서브 모듈) 또는 유닛(서브 유닛)으로 분할될 수 있거나, 하나 이상의 모듈의 하나 이상의 양태가 모듈들 간에 공유될 수 있거나, 소정 모듈 또는 유닛이 추가될 수 있거나, 혹은 소정 모듈 또는 유닛이 생략될 수 있다.
본 명세서에 사용된 바와 같이, 작업 또는 동작을 수행하도록 "구성된" 구조, 제한(limitation) 또는 요소는 해당 작업 또는 동작에 대응하는 방식으로 특히 구조적으로 형성, 구성 또는 적응된다. 명확성 및 의심의 회피를 위해, 단지 작업 또는 동작을 수행하도록 수정될 수 있는 객체는 여기서 사용된 바와 같이 작업 또는 동작을 수행하도록 "구성되지" 않는다. 대신에, 본 명세서에서 사용된 "구성된"의 사용은 구조적 적합화 또는 특성을 나타내며, 작업 또는 동작을 수행하도록 "구성된" 것으로 기술된 임의의 구조, 제한 또는 요소의 구조적 요건을 나타낸다. 예를 들면, 작업 또는 동작을 수행하도록 "구성된" 처리 유닛, 프로세서 또는 컴퓨터는 해당 작업 또는 동작을 수행하도록 특별히 구성된 것(예를 들면, 상기 처리 유닛 등에 저장되거나 상기 처리 유닛 등과 함께 사용되어 해당 작업 또는 동작을 수행하도록 맞춰지거나 의도된 하나 이상의 프로그램 또는 명령을 가지거나 및/또는 해당 작업 또는 동작을 수행하도록 맞춰지거나 의도된 처리 회로의 구성을 가지는 것)으로 이해될 수 있다. 명확성과 의심의 회피를 위해, 범용 컴퓨터(적절히 프로그래밍된 경우 작업 또는 동작을 수행하도록 "구성"될 수 있는 컴퓨터)는 작업 또는 동작을 수행하도록 특별히 프로그래밍되거나 구성적으로 수정되지 않거나 그렇게 될 때까지 작업 또는 동작을 수행하도록 "구성되지" 않는다.
다양한 실시예들은 하드웨어, 소프트웨어 또는 이들의 조합으로 구현될 수 있음을 유념해야 한다. 다양한 실시예들 및/또는 구성 요소들, 예를 들면, 모듈들 또는 그 안의 컴포넌트들 및 제어기들은 하나 이상의 컴퓨터 또는 프로세서의 일부로서 구현될 수도 있다. 컴퓨터 또는 프로세서는 연산 장치, 입력 장치, 디스플레이 유닛 및 예컨대, 인터넷에 액세스하기 위한 인터페이스를 포함할 수 있다. 컴퓨터 또는 프로세서는 마이크로프로세서를 포함할 수 있다. 마이크로프로세서는 통신 버스에 접속될 수 있다. 컴퓨터 또는 프로세서는 또한 메모리를 포함할 수 있다. 메모리는 RAM, ROM, EEPROM 및/또는 등을 포함할 수 있다. 컴퓨터 또는 프로세서는 하드 디스크 드라이브 또는 솔리드 스테이트(solid-state) 드라이브, 광학 디스크 드라이브 등과 같은 탈착 가능한 저장 드라이브일 수 있는 저장 장치를 더 포함할 수 있다. 저장 장치는 컴퓨터 프로그램 또는 다른 명령을 컴퓨터 또는 프로세서에 로딩하기 위한 다른 유사한 수단일 수도 있다.
본 명세서에서 사용하는 바와 같은 "컴퓨터", "제어기" 또는 "모듈"이라는 용어는 각각 마이크로컨트롤러, RISC(reduced instruction set computer), ASIC, 로직 회로, GPU, FPGA 및 본 명세서에서 기술하는 기능들을 실행할 수 있는 임의의 다른 회로를 사용하는 시스템을 포함하는 임의의 프로세서 기반 또는 마이크로프로세서 기반 시스템을 포함할 수 있다. 상기한 예는 단지 예시적인 것이며, 따라서 어떤 식으로든 "모듈" 또는 "컴퓨터"라는 용어의 정의 및/또는 의미를 제한하고자 하는 것은 아니다.
컴퓨터 또는 프로세서는 입력 데이터를 처리하기 위해 하나 이상의 저장 요소에 저장된 명령 세트를 실행한다. 저장 요소는 원하거나 필요한 데이터 또는 다른 정보를 저장할 수 있다. 저장 요소는 처리 장치 내의 정보 소스 또는 물리적 메모리 요소의 형태일 수 있다.
명령 세트는 본 명세서에서 설명하거나 및/또는 도시한 다양한 실시예의 방법 및 프로세스와 같은 특정 동작을 수행하도록 처리 장치로서의 컴퓨터, 모듈 또는 프로세서에 지시하는 다양한 명령을 포함할 수 있다. 명령 세트는 소프트웨어 프로그램의 형태일 수 있다. 소프트웨어는 시스템 소프트웨어 또는 애플리케이션 소프트웨어와 같은 다양한 형태일 수 있으며, 유형의 비일시성 컴퓨터 판독 가능 매체로서 구현될 수 있다. 또한, 소프트웨어는 별도의 프로그램 또는 모듈의 집합, 더 큰 프로그램 내의 프로그램 모듈 또는 프로그램 모듈의 일부의 형태일 수 있다. 소프트웨어는 객체 지향 프로그래밍의 형태로 모듈형 프로그래밍을 포함할 수 있다. 처리 장치에 의한 입력 데이터의 처리는 동작 명령에 응답하여, 또는 이전 처리의 결과에 응답하여, 또는 다른 처리 장치에 의한 요청에 응답하여 이루어질 수 있다.
본 명세서에 사용된 바와 같은 "소프트웨어" 및 "펌웨어"라는 용어는 서로 호환 가능하며, RAM 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 및 비휘발성 RAM(NVRAM) 메모리를 비롯하여 컴퓨터에 의한 실행을 위한 메모리에 저장된 임의의 컴퓨터 프로그램을 포함한다. 상기한 메모리 형태는 단지 예시적인 것이며, 따라서 컴퓨터 프로그램의 저장을 위해 사용 가능한 메모리 종류에 대해 제한하지 않는다. 다양한 실시예들의 개별 구성 요소들은, 예를 들면 컴퓨터 시스템의 위치, 구성 및/또는 특정 하드웨어와 관련한 사용자를 요구하지 않고 연산력(computational power)의 동적 할당을 가능하게 하기 위해, 클라우드 형태의 연산 환경에 의해 가상화되고 호스팅(hosting)될 수 있다.
전술한 상세한 설명은 한정하고자 하는 것이 아니라 예시를 위한 것이라는 점을 이해할 것이다. 예를 들어, 상기한 실시예(및/또는 그 양태)는 서로 조합하여 이용될 수도 있다. 게다가, 본 발명의 범위로부터 벗어나지 않고 본 발명의 교시에 특정 상황 또는 재료를 맞추도록 수많은 수정이 이루어질 수도 있다. 본 명세서에 설명되는 다양한 구성 요소의 치수, 재료의 형태, 배향, 및 다양한 구성 요소의 개수 및 위치는 특정 실시예의 파리미터를 정의하고자 한 것으로서, 결코 제한하는 것이 아니라 단지 예시적인 실시예이다. 청구 범위의 사상 및 보호 범위 내의 수많은 기타 실시예들은 상기한 상세한 설명을 검토시 당업자에게 자명할 것이다. 따라서, 본 발명의 범위는 첨부된 청구 범위는 물론, 그러한 청구 범위에 부여되는 등가물의 전체 범위에 의해 결정될 것이다. 첨부된 청구 범위에서, "including" 및 "in which"와 같은 용어는 "comprising" 및 "wherein"과 같은 용어 각각에 대한 평이한 영어에서의 동의 어구(plain-English equivalent)로서 이용된다. 게다가, 이하의 청구 범위에서, "제1", "제2" 및 "제3" 등의 용어는 단지 라벨(label)로서 이용된 것으로, 그 대상물에 순서적 요건을 부여하고자 하는 것은 아니다. 게다가, 후속한 청구 범위의 한정 사항들은 기능식 포맷(means-plus-function format)으로 기재된 것이 아니며, 다른 구조 없이 기능의 기재만이 따르는 "수단"이란 문구를 표현적으로 이용하기 전까지는 35 U.S.C.112 §(f)항에 기초하여 해석되고자 한 것은 아니다.
본 명세서에서 기술한 설명은 다양한 실시예를 개시함과 아울러, 임의의 장치 또는 시스템을 제조 및 사용하고 임의의 포함된 방법을 수행하는 것을 비롯하여 어떠한 당업자라도 다양한 실시예를 실시할 수 있도록 하기 위해 일례들을 이용하고 있다. 다양한 실시예예의 특허 가능한 범위는 청구 범위에 의해서 정해지고, 당업자에게 일어나는 다른 예들을 포함할 수도 있다. 그러한 다른 예들은 그들 예가 청구항들의 문자 언어와 상이하지 않은 구조적인 요소를 갖는 경우, 또는 그들 예가 청구항들의 문자 언어와 별 차이가 없는 등가의 구조적인 요소를 포함하는 경우 청구항들의 범위 내에 포함되는 것으로 의도된다.
Claims (20)
- 게이트 드라이브 시스템으로서:
와이드 밴드갭 스위치(wide bandgap switch: WBG 스위치);
상기 WBG 스위치의 제어 단자 및 게이트 단자에 전기 전도 가능하게 결합되는 제어 스위치로서, 상기 WBG 스위치와 상기 제어 스위치는 동일한 문턱 전압을 갖도록 구성되는 것인 제어 스위치; 및
상기 제어 스위치와, 상기 WBG 스위치의 게이트 단자에 전기 전도 가능하게 결합되는 제1 및 제2 정형 회로(shaping circuit)
를 포함하며, 상기 제1 및 제2 정형 회로와 상기 제어 스위치는 작동 신호를 정하도록 구성되며, 상기 작동 신호는 상기 WBG 스위치를 활성화하도록 구성되며, 상기 작동 신호의 프로파일은 상기 제1 및 제2 정형 회로의 전기적 특성에 기초하는 것이고,
상기 작동 신호는 3개의 정형 페이즈(shaping phase)에 의해 형성되며, 제1 정형 페이즈는 상기 제1 및 제2 정형 회로의 전기적 특성에 의해 정해지며, 제2 정형 페이즈는 상기 제2 정형 회로와 상기 제어 스위치의 전기적 특성에 의해 정해지며, 제3 정형 페이즈는 상기 제어 스위치의 전기적 특성에 의해 정해지는 것인 게이트 드라이브 시스템. - 삭제
- 제1항에 있어서, 상기 제2 정형 페이즈 중에, 상기 제어 스위치는 밀러 플래토(Miller plateau) 내에서 작동하도록 구성되는 것인 게이트 드라이브 시스템.
- 제1항에 있어서, 상기 제2 정형 회로는 레지스터와 병렬로 구성된 커패시터를 포함하며, 상기 레지스터의 저항이 상기 제2 정형 페이즈의 상승 곡선을 정하도록 구성되는 것인 게이트 드라이브 시스템.
- 제1항에 있어서, 상기 제어 스위치는 상기 제3 정형 페이즈 동안 상기 작동 신호의 전압을 클램핑하도록 구성되는 것인 게이트 드라이브 시스템.
- 제1항에 있어서, 상기 제2 정형 페이즈의 전기적 특성은 밀러 플래토 내에서 상기 WBG 스위치를 작동하도록 구성되는 것인 게이트 드라이브 시스템.
- 제1항에 있어서, 상기 제어 스위치의 게이트 단자가 전압 소스에 전기 전도 가능하게 결합되는 것인 게이트 드라이브 시스템.
- 제7항에 있어서, 상기 전압 소스는 다이오드, 커패시터 또는 제어 신호인 것인 게이트 드라이브 시스템.
- 제1항에 있어서, 상기 제1 및 제2 정형 회로는 동일한 온도 계수를 갖도록 구성되는 것인 게이트 드라이브 시스템.
- 제1항에 있어서, 상기 WBG 스위치의 게이트 단자와 상기 제어 단자에 전기 전도 가능하게 결합된 차단 회로(shut off circuit)를 더 포함하며, 상기 차단 회로는 상기 게이트 단자를 클램핑하도록 구성되는 것인 게이트 드라이브 시스템.
- 제1항에 있어서, 상기 WBG 스위치와 제어 스위치는 실리콘 탄화물, 알루미늄 갈륨 질화물, 갈륨 질화물 또는 갈륨 산화물을 포함하는 것인 게이트 드라이브 시스템.
- 방법으로서:
제어 신호를 수신하는 단계; 및
상기 제어 신호에 기초하여 와이드 밴드갭 스위치(WBG 스위치)를 활성화하도록 구성된 작동 신호를 구성하는 단계로서, 상기 작동 신호의 프로파일은 상기 WBG 스위치의 게이트 단자에 전기 전도 가능하게 결합되는 제1 및 제2 정형 회로의 전기적 특성에 기초하는 것인 단계; 및
상기 작동 신호를 상기 WBG 스위치에 급송하는 단계
를 포함하고,
상기 작동 신호를 구성하는 단계는 상기 작동 신호의 3개의 정형 페이즈를 형성하는 것을 포함하며, 제1 정형 페이즈는 상기 제1 및 제2 정형 회로의 전기적 특성에 의해 정해지며, 제2 정형 페이즈는 상기 WBG 스위치의 제어 단자 및 게이트 단자에 전기 전도 가능하게 결합되는 제어 스위치와 상기 제2 정형 회로의 전기적 특성에 의해 정해지며, 제3 정형 페이즈는 상기 제어 스위치의 전기적 특성에 의해 정해지는 것인 방법. - 삭제
- 제12항에 있어서, 상기 제2 정형 회로는 레지스터와 병렬로 구성된 커패시터를 포함하며, 상기 레지스터의 저항이 상기 제2 정형 페이즈의 곡선을 정하도록 구성되는 것인 방법.
- 제12항에 있어서, 상기 제3 정형 페이즈 동안 상기 작동 신호의 전압을 클램핑하는 단계를 더 포함하는 것인 방법.
- 제12항에 있어서, 상기 제2 정형 페이즈 동안 밀러 플래토 내에서 상기 WBG 스위치를 작동하는 단계를 더 포함하는 것인 방법.
- 제12항에 있어서, 제어 스위치의 게이트 단자에 전력을 급송하는 단계를 더 포함하며, 상기 전력은 다이오드, 커패시터 또는 제어 신호로부터 급송되는 것인 방법.
- 제12항에 있어서, 상기 제1 및 제2 정형 회로는 동일한 온도 계수를 갖도록 구성되는 것인 방법.
- 게이트 드라이브 시스템으로서:
와이드 밴드갭 스위치(WBG 스위치);
상기 WBG 스위치의 제어 단자 및 게이트 단자에 전기 전도 가능하게 결합되는 제어 스위치로서, 상기 WBG 스위치와 상기 제어 스위치는 동일한 활성화 문턱(activation threshold)을 갖도록 구성되며, 상기 제어 스위치는 전압 소스에 전기 전도 가능하게 결합된 게이트 단자를 구비하며, 상기 전압 소스는 다이오드, 커패시터 또는 제어 신호인 것인 제어 스위치; 및
상기 제어 스위치와, 상기 WBG 스위치의 게이트 단자에 전기 전도 가능하게 결합되는 제1 및 제2 정형 회로
를 포함하며, 상기 제1 및 제2 정형 회로와 상기 제어 스위치는 작동 신호를 정하도록 구성되며, 상기 작동 신호는 3개의 정형 페이즈에 의해 형성되며, 제1 정형 페이즈는 상기 제1 및 제2 정형 회로의 전기적 특성에 의해 정해지며, 제2 정형 페이즈는 상기 제2 정형 회로와 상기 제어 스위치의 전기적 특성에 의해 정해지며, 제3 정형 페이즈는 상기 제어 스위치의 전기적 특성에 의해 정해지며, 상기 작동 신호는 상기 WBG 스위치를 활성화하도록 구성되며, 상기 작동 신호의 프로파일은 상기 제1 및 제2 정형 회로의 전기적 특성에 기초하는 것인 게이트 드라이브 시스템. - 제19항에 있어서, 상기 WBG 스위치와 제어 스위치는 실리콘 탄화물, 알루미늄 갈륨 질화물, 갈륨 질화물 또는 갈륨 산화물을 포함하는 것인 게이트 드라이브 시스템.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/397,443 | 2017-01-03 | ||
| US15/397,443 US10374591B2 (en) | 2017-01-03 | 2017-01-03 | Systems and methods for a gate drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180080136A KR20180080136A (ko) | 2018-07-11 |
| KR102398189B1 true KR102398189B1 (ko) | 2022-05-17 |
Family
ID=60923233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180000333A KR102398189B1 (ko) | 2017-01-03 | 2018-01-02 | 게이트 드라이브 회로를 위한 시스템 및 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10374591B2 (ko) |
| EP (1) | EP3343768B1 (ko) |
| JP (1) | JP7250421B2 (ko) |
| KR (1) | KR102398189B1 (ko) |
| CN (1) | CN108336987B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11257811B2 (en) | 2017-07-14 | 2022-02-22 | Cambridge Enterprise Limited | Power semiconductor device with an auxiliary gate structure |
| US11336279B2 (en) | 2017-07-14 | 2022-05-17 | Cambridge Enterprise Limited | Power semiconductor device with a series connection of two devices |
| GB2564482B (en) | 2017-07-14 | 2021-02-10 | Cambridge Entpr Ltd | A power semiconductor device with a double gate structure |
| CN109462388B (zh) * | 2018-10-22 | 2022-08-19 | 京信网络系统股份有限公司 | GaN HEMT控制电路 |
| US11955478B2 (en) | 2019-05-07 | 2024-04-09 | Cambridge Gan Devices Limited | Power semiconductor device with an auxiliary gate structure |
| CN112117993B (zh) * | 2020-09-18 | 2024-03-01 | 上海艾为电子技术股份有限公司 | 整形电路以及振荡电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012147492A (ja) | 2007-06-19 | 2012-08-02 | Panasonic Corp | スイッチング素子駆動回路 |
| JP2013026924A (ja) * | 2011-07-22 | 2013-02-04 | Sanken Electric Co Ltd | ゲートドライブ回路 |
| WO2014128942A1 (ja) | 2013-02-25 | 2014-08-28 | 株式会社 日立製作所 | 半導体素子の駆動装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5303138A (en) | 1993-04-29 | 1994-04-12 | At&T Bell Laboratories | Low loss synchronous rectifier for application to clamped-mode power converters |
| US5418410A (en) | 1993-05-25 | 1995-05-23 | Motorola, Inc. | Leading edge blanking circuit |
| US7466185B2 (en) | 2006-10-23 | 2008-12-16 | Infineon Technologies Ag | IGBT-Driver circuit for desaturated turn-off with high desaturation level |
| DE102007009734B3 (de) | 2007-02-28 | 2008-06-19 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zur Ansteuerung eines durch Feldeffekt gesteuerten Transistors |
| US7782118B2 (en) | 2007-04-30 | 2010-08-24 | Northrop Grumman Systems Corporation | Gate drive for wide bandgap semiconductor device |
| US8289065B2 (en) * | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
| US7969226B2 (en) * | 2009-05-07 | 2011-06-28 | Semisouth Laboratories, Inc. | High temperature gate drivers for wide bandgap semiconductor power JFETs and integrated circuits including the same |
| JP2012199763A (ja) | 2011-03-22 | 2012-10-18 | Sanken Electric Co Ltd | ゲートドライブ回路 |
| US8593211B2 (en) * | 2012-03-16 | 2013-11-26 | Texas Instruments Incorporated | System and apparatus for driver circuit for protection of gates of GaN FETs |
| US8901989B2 (en) * | 2012-07-26 | 2014-12-02 | Qualcomm Incorporated | Adaptive gate drive circuit with temperature compensation |
| US9608618B2 (en) * | 2013-02-08 | 2017-03-28 | Mitsubishi Electric Corporation | Gate driving circuit including a temperature detection circuit for reducing switching loss and switching noise |
| US9444448B2 (en) | 2013-12-10 | 2016-09-13 | General Electric Company | High performance IGBT gate drive |
| US9543821B2 (en) | 2014-06-10 | 2017-01-10 | Power Integrations, Inc. | MOSFET driver with pulse timing pattern fault detection and adaptive safe operating area mode of operation |
| US9520879B2 (en) | 2014-06-18 | 2016-12-13 | Texas Instruments Incorporated | Adaptive blanking timer for short circuit detection |
| EP2978130B1 (en) | 2014-07-24 | 2019-09-11 | Renesas Electronics Europe GmbH | Circuit for controlling slew rate of a high-side switching element |
| US9755639B2 (en) | 2015-03-02 | 2017-09-05 | Infineon Technologies Austria Ag | Device and method for an electronic circuit having a driver and rectifier |
-
2017
- 2017-01-03 US US15/397,443 patent/US10374591B2/en active Active
- 2017-12-14 EP EP17207351.2A patent/EP3343768B1/en active Active
- 2017-12-21 JP JP2017244570A patent/JP7250421B2/ja active Active
-
2018
- 2018-01-02 KR KR1020180000333A patent/KR102398189B1/ko active IP Right Grant
- 2018-01-03 CN CN201810004638.0A patent/CN108336987B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012147492A (ja) | 2007-06-19 | 2012-08-02 | Panasonic Corp | スイッチング素子駆動回路 |
| JP2013026924A (ja) * | 2011-07-22 | 2013-02-04 | Sanken Electric Co Ltd | ゲートドライブ回路 |
| WO2014128942A1 (ja) | 2013-02-25 | 2014-08-28 | 株式会社 日立製作所 | 半導体素子の駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180191338A1 (en) | 2018-07-05 |
| KR20180080136A (ko) | 2018-07-11 |
| EP3343768A1 (en) | 2018-07-04 |
| JP7250421B2 (ja) | 2023-04-03 |
| JP2018113682A (ja) | 2018-07-19 |
| CN108336987A (zh) | 2018-07-27 |
| US10374591B2 (en) | 2019-08-06 |
| CN108336987B (zh) | 2021-03-09 |
| EP3343768B1 (en) | 2021-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102398189B1 (ko) | 게이트 드라이브 회로를 위한 시스템 및 방법 | |
| KR102336161B1 (ko) | 동적 타이밍 기능을 지니는 다단 게이트 턴오프 | |
| US20190140630A1 (en) | GaN TRANSISTOR WITH INTEGRATED DRAIN VOLTAGE SENSE FOR FAST OVERCURRENT AND SHORT CIRCUIT PROTECTION | |
| US9793824B2 (en) | Gate driving circuit, semiconductor device, and power conversion device | |
| CN107820680B (zh) | 栅极驱动电路 | |
| JP6296166B2 (ja) | 半導体装置 | |
| JP2015511112A5 (ko) | ||
| EP3590189B1 (en) | Hybrid switch control | |
| JP2015154658A5 (ko) | ||
| US9762232B2 (en) | Semiconductor device | |
| US9059697B2 (en) | Drive circuit and drive method for driving normally-on-type transistor | |
| EP2978129B1 (en) | Solid state power controller | |
| Casady et al. | A comparison of 1200 V normally-off & normally-on vertical trench SiC power JFET devices | |
| KR20130037172A (ko) | 반도체장치 | |
| JP6274099B2 (ja) | 信号出力回路 | |
| US20150276848A1 (en) | Examination device and examination method | |
| JP6825895B2 (ja) | 遅延回路 | |
| EP2811648B1 (en) | Method and arrangement for controlling semiconductor switch | |
| Vukić et al. | Comparison of the switching energy losses in cascode and enhancement-mode GaN HEMTs | |
| KR20160043459A (ko) | 전력 반도체 소자를 구동하는 회로 및 방법 | |
| US20230188134A1 (en) | Gate driver circuits with independently tunable performance characteristics | |
| Zhang et al. | Optimizing gate driver to smooth gate waveform | |
| JP2016080518A (ja) | 半導体素子の試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |