JP2018110530A - オン時間設定方法 - Google Patents

Abstract

【課題】スイッチング電源装置の出力リップルを低減する。
【解決手段】オン時間設定方法は、出力トランジスタと同期整流トランジスタをオン／オフさせてコイルを駆動することにより入力電圧から出力電圧を生成するオン時間固定方式のスイッチング電源装置のオン時間Ｔｏｎを設定する方法である。例えば、オン時間Ｔｏｎに亘って上昇するランプ波形の第１電圧ＶＸと、電流不連続モードでは負荷が軽いほど引き下げられる第２電圧ＶＹとを比較してオン時間Ｔｏｎを終了させることにより、電流不連続モードでは負荷が軽いほどオン時間Ｔｏｎを短縮する。また、例えば、上記の第１電圧ＶＸと、電流不連続モードから電流連続モードに切り替わった時点で過渡的に引き下げられる第２電圧ＶＹとを比較してオン時間Ｔｏｎを終了させることにより、電流不連続モードから電流連続モードに切り替わった時点でオン時間Ｔｏｎを過渡的に短縮する。
【選択図】図１２

Description

本発明は、オン時間設定回路、並びに、これを用いた電源制御ＩＣ及びスイッチング電源装置に関する。

非線形制御方式（例えば、オン時間固定方式、オフ時間固定方式、または、ヒステリシス・ウィンドウ方式）のスイッチング電源装置は、線形制御方式（例えば、電圧モード制御方式や電流モード制御方式）のスイッチング電源装置と比べて、簡単な回路構成で高い負荷応答特性を得られるという特長を有している。

また、スイッチング電源装置には、軽負荷時にコイル電流の逆流を検出して同期整流トランジスタを強制的にオフさせる機能（いわゆる逆流遮断機能）を備えたものもある。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

米国特許第８４７６８８７号明細書

しかしながら、従来のスイッチング電源装置では、出力平滑用コンデンサとしてＥＳＲ［equivalent series resistance］の小さい積層セラミックコンデンサを使用した場合、電流不連続モード（＝コイル電流の逆流が生じる軽負荷状態）での出力リップルが大きくなるという課題があった。

また、従来のスイッチング電源装置では、電流連続モード（＝コイル電流の逆流が生じない重負荷状態）と電流不連続モードとの切り替わりが起きる負荷電流の閾値にヒステリシスが付いていないので、両モード間の切り替わりが不安定となり、両モード間の行き来が生じて出力リップルが増大するという課題があった。

本発明は、本願の発明者により見出された上記の課題に鑑み、出力リップルを低減することのできるオン時間設定回路、並びに、これを用いた電源制御ＩＣ及びスイッチング電源装置を提供することを目的とする。

本明細書中に開示されているオン時間設定回路は、出力トランジスタと同期整流トランジスタをオン／オフさせてコイルを駆動することにより入力電圧から所望の出力電圧を生成するオン時間固定方式のスイッチング電源装置に設けられており、電流不連続モードでは負荷が軽いほどオン時間を短縮する構成（第１の構成）とされている。

なお、上記第１の構成から成るオン時間設定回路は、前記オン時間に亘って上昇するランプ波形の第１電圧を生成する第１電圧生成部と、所定の第２電圧を生成する第２電圧生成部と、前記第１電圧と前記第２電圧とを比較して前記オン時間を終了させるコンパレータと、を有し、前記第２電圧生成部は、電流不連続モードでは負荷が軽いほど前記第２電圧を引き下げる構成（第２の構成）にするとよい。

また、上記第２の構成から成るオン時間設定回路において、前記第２電圧生成部は、前記出力トランジスタと前記同期整流トランジスタとの接続ノードに現れるスイッチ電圧またはその分圧電圧を積分して前記第２電圧を生成するＲＣフィルタと、スイッチング停止時に前記スイッチ電圧の入力端から接地端に至る電流経路を遮断する電流経路遮断器と、スイッチング再開時に前記出力電圧を容量分圧することにより前記第２電圧を所定の初期値まで瞬間的に引き上げるプルアップ部と、を含む構成（第３の構成）にするとよい。

また、上記第３の構成から成るオン時間設定回路において、前記プルアップ部は負荷が軽いほど前記初期値が低くなるように設計されている構成（第４の構成）にするとよい。

また、上記第４の構成から成るオン時間設定回路において、前記プルアップ部は、電流不連続モードから電流連続モードに切り替わる直前の負荷領域において前記初期値が前記ＲＣフィルタで得られる積分値よりも高くなるように設計されている構成（第５の構成）にするとよい。

また、上記第２〜第５いずれかの構成から成るオン時間設定回路において、前記第２電圧生成部は、電流不連続モードから電流連続モードに切り替わった時点で前記第２電圧を過渡的に引き下げるプルダウン部を含む構成（第６の構成）にするとよい。

また、本明細書中に開示されているオン時間設定回路は、出力トランジスタと同期整流トランジスタをオン／オフさせてコイルを駆動することにより入力電圧から所望の出力電圧を生成するオン時間固定方式のスイッチング電源装置に設けられており、電流不連続モードから電流連続モードに切り替わった時点でオン時間を過渡的に短縮する構成（第７の構成）とされている。

なお、上記第７の構成から成るオン時間設定回路は、前記オン時間に亘って上昇するランプ波形の第１電圧を生成する第１電圧生成部と、所定の第２電圧を生成する第２電圧生成部と、前記第１電圧と前記第２電圧とを比較して前記オン時間を終了させるコンパレータと、を有し、前記第２電圧生成部は、電流不連続モードから電流連続モードに切り替わった時点で前記第２電圧を過渡的に引き下げる構成（第８の構成）にするとよい。

また、本明細書中に開示されている電源制御ＩＣは、前記出力電圧またはその分圧電圧にコイル電流を模擬したリップル電圧を重畳して帰還電圧を生成するリップルインジェクション回路と、所定の基準電圧を生成する基準電圧生成回路と、前記帰還電圧と前記基準電圧とを比較して比較信号を生成するメインコンパレータと、前記比較信号に応じてセット信号にワンショットパルスを生成するワンショットパルス生成回路と、前記セット信号に応じて出力信号を第１論理レベルにセットし、リセット信号に応じて前記出力信号を第２論理レベルにリセットするＲＳフリップフロップと、前記出力信号が前記第１論理レベルにセットされてから前記オン時間が経過した時点で前記リセット信号にワンショットパルスを生成する上記第１〜第８いずれかの構成から成るオン時間設定回路と、前記出力信号に応じて前記出力トランジスタと前記同期整流トランジスタの駆動信号を生成するゲートドライバ回路と、前記コイル電流の逆流を検出して前記同期整流トランジスタを強制的にオフさせる逆流検出回路と、を集積化して成る構成（第９の構成）とされている。

また、本明細書中に開示されているスイッチング電源装置は、上記第９の構成から成る電源制御ＩＣと、前記電源制御ＩＣに一部または全部が外付けされて入力電圧から出力電圧を生成するスイッチ出力段と、を有する構成（第１０の構成）とされている。

本明細書中に開示されている発明によれば、出力リップルを低減することのできるオン時間設定回路、並びに、これを用いた電源制御ＩＣ及びスイッチング電源装置を提供することが可能となる。

スイッチング電源装置の全体構成を示すブロック図 重負荷時のスイッチング動作を示すタイミングチャート 軽負荷時の逆流遮断動作を示すタイミングチャート スイッチ出力段２０の特性図 コイル電流ＩＬの挙動を示す模式図 オン時間設定回路１６の基本構成を示す回路図 オン時間設定回路１６の基本動作を示すタイミングチャート 第２電圧生成部Ｙの第１変形例を示す回路図 第２電圧生成部Ｙの第２変形例を示す回路図 第２電圧ＶＹのプルアップ動作を示すタイミングチャート 第２電圧生成部Ｙの第３変形例を示す回路図 第２電圧ＶＹのプルダウン動作を示すタイミングチャート Ｔｏｎ−Ｉｏｕｔ相関図 負荷増減に伴う出力挙動の一変遷例を示すタイミングチャート スイッチング電源装置を搭載したテレビの一構成例を示すブロック図 スイッチング電源装置を搭載したテレビの正面図 スイッチング電源装置を搭載したテレビの側面図 スイッチング電源装置を搭載したテレビの背面図

＜スイッチング電源装置＞
図１は、スイッチング電源装置の全体構成を示すブロック図である。本構成例のスイッチング電源装置１は、非線形制御方式（ボトム検出オン時間固定方式）によって入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成する降圧型ＤＣ／ＤＣコンバータである。スイッチング電源装置１は、半導体装置１０と、半導体装置１０に外付けされた種々のディスクリート部品（Ｎチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタＮ１及びＮ２、コイルＬ１、コンデンサＣ１、並びに、抵抗Ｒ１及びＲ２）によって形成されるスイッチ出力段２０と、を有する。

半導体装置１０は、スイッチング電源装置１の全体動作を統括的に制御する主体（いわゆる電源制御ＩＣ）である。半導体装置１０は、装置外部との電気的な接続を確立するための手段として、外部端子Ｔ１〜Ｔ７（上側ゲート端子Ｔ１、下側ゲート端子Ｔ２、スイッチ端子Ｔ３、帰還端子Ｔ４、入力電圧端子Ｔ５、出力電圧端子Ｔ６、及び、接地端子Ｔ７）を備えている。

外部端子Ｔ１は、トランジスタＮ１のゲートに接続されている。外部端子Ｔ２は、トランジスタＮ２のゲートに接続されている。外部端子Ｔ３は、スイッチ電圧Ｖｓｗの印加端（トランジスタＮ１のソースとトランジスタＮ２のドレインとの接続ノード）に接続されている。外部端子Ｔ４は、分圧電圧Ｖｄｉｖの印加端（抵抗Ｒ１と抵抗Ｒ２との接続ノード）に接続されている。外部端子Ｔ５は、入力電圧Ｖｉｎの印加端に接続されている。外部端子Ｔ６は、出力電圧Ｖｏｕｔの印加端に接続されている。外部端子Ｔ７は、接地端に接続されている。

次に、半導体装置１０に外付けされるディスクリート部品の接続関係について述べる。トランジスタＮ１のドレインは、入力電圧Ｖｉｎの印加端に接続されている。トランジスタＮ２のソースは、接地端に接続されている。トランジスタＮ１のソースとトランジスタＮ２のドレインは、いずれもコイルＬ１の第１端に接続されている。コイルＬ１の第２端とコンデンサＣ１の第１端は、いずれも出力電圧Ｖｏｕｔの印加端に接続されている。コンデンサＣ１の第２端は、接地端に接続されている。抵抗Ｒ１と抵抗Ｒ２は、出力電圧Ｖｏｕｔの印加端と接地端との間に直列に接続されている。

トランジスタＮ１は、外部端子Ｔ１から入力されるゲート信号Ｇ１に応じてオン／オフ制御される出力トランジスタである。トランジスタＮ２は、外部端子Ｔ２から入力されるゲート信号Ｇ２に応じてオン／オフ制御される同期整流トランジスタである。なお、整流素子としては、トランジスタＮ２に代えてダイオードを用いても構わない。また、トランジスタＮ１およびＮ２は、半導体装置１０に内蔵することも可能である。コイルＬ１とコンデンサＣ１は、外部端子Ｔ３に現れる矩形波状のスイッチ電圧Ｖｓｗを整流平滑して出力電圧Ｖｏｕｔを生成する整流平滑部として機能する。抵抗Ｒ１及びＲ２は、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｄｉｖを生成する分圧電圧生成部として機能する。ただし、出力電圧Ｖｏｕｔがリップルインジェクション回路１１（ないしはメインコンパレータ１３）の入力ダイナミックレンジ内である場合には、分圧電圧生成部を省略してもよい。

次に、半導体装置１０の内部構成について述べる。半導体装置１０には、リップルインジェクション回路１１と、基準電圧生成回路１２と、メインコンパレータ１３と、ワンショットパルス生成回路１４と、ＲＳフリップフロップ１５と、オン時間設定回路１６と、ゲートドライバ回路１７と、逆流検出回路１８と、が集積化されている。

リップルインジェクション回路１１は、分圧電圧Ｖｄｉｖにリップル電圧Ｖｒｐｌ（コイルＬ１に流れるコイル電流ＩＬを模擬した疑似リップル成分）を加算して帰還電圧Ｖｆｂ（＝Ｖｄｉｖ＋Ｖｒｐｌ）を生成する。このようなリップルインジェクション技術を導入すれば、出力電圧Ｖｏｕｔ（延いては分圧電圧Ｖｄｉｖ）のリップル成分がそれほど大きくなくても安定したスイッチング制御を行うことができるので、コンデンサＣ１としてＥＳＲの小さい積層セラミックコンデンサなどを用いることが可能となる。ただし、出力電圧Ｖｏｕｔのリップル成分が十分に大きい場合には、リップルインジェクション回路１１を省略することも可能である。

基準電圧生成回路１２は、所定の基準電圧Ｖｒｅｆを生成する。

メインコンパレータ１３は、反転入力端（−）に入力される帰還電圧Ｖｆｂと、非反転入力端（＋）に入力される基準電圧Ｖｒｅｆとを比較して比較信号Ｓ１を生成する。比較信号Ｓ１は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高いときにローレベルとなり、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも低いときにハイレベルとなる。

ワンショットパルス生成回路１４は、比較信号Ｓ１の立下りエッジをトリガとしてセット信号Ｓ２にワンショットパルス（例：立下りパルス）を生成する。

ＲＳフリップフロップ１５は、セット端（Ｓ）に入力されるセット信号Ｓ２のパルスエッジ（例：立下りエッジ）で出力信号Ｓ４をハイレベルにセットし、リセット端（Ｒ）に入力されるリセット信号Ｓ３のパルスエッジ（例：立下りエッジ）で出力信号Ｓ４をローレベルにリセットする。

オン時間設定回路１６は、ＲＳフリップフロップ１５の反転出力信号Ｓ４Ｂ（＝出力信号Ｓ４の論理反転信号）がローレベルに立ち下げられてから、所定のオン時間Ｔｏｎが経過した後、リセット信号Ｓ３にワンショットパルス（例：立下りパルス）を生成する。

ゲートドライバ回路１７は、ＲＳフリップフロップ１５の出力信号Ｓ４に応じてゲート信号Ｇ１及びＧ２を生成し、トランジスタＮ１及びＮ２を相補的にスイッチングさせる。なお、本明細書中で用いられる「相補的」という文言の意味には、トランジスタＮ１及びＮ２のオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタＮ１及びＮ２のオン／オフ遷移タイミングに遅延が与えられている場合（いわゆる同時オフ期間（デッドタイム）が設けられている場合）も含む。

逆流検出回路１８は、コイル電流ＩＬの逆流（コイルＬ１からトランジスタＮ２を介して接地端に流れるコイル電流ＩＬ）を監視して逆流検出信号Ｓ５を生成する。逆流検出信号Ｓ５は、コイル電流ＩＬの逆流が検出された時点でハイレベル（逆流検出時の論理レベル）にラッチされ、次周期におけるゲート信号Ｇ１の立上りエッジでローレベル（逆流未検出時の論理レベル）にリセットされる。なお、コイル電流ＩＬの逆流を監視する手法としては、例えば、トランジスタＮ２のオン期間中にスイッチ電圧Ｖｓｗが負から正に切り替わるゼロクロスポイントを検出すればよい。ゲートドライバ回路１７は、逆流検出信号Ｓ５がハイレベルであるときには、出力信号Ｓ４に依ることなくトランジスタＮ２を強制的にオフするようにゲート信号Ｇ２を生成する。

なお、上記したリップルインジェクション回路１１、基準電圧生成回路１２、メインコンパレータ１３、ワンショットパルス生成回路１４、ＲＳフリップフロップ１５、オン時間設定回路１６、ゲートドライバ回路１７、及び、逆流検出回路１８は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの比較結果に応じてトランジスタＮ１及びＮ２のオン／オフ制御を行うことにより、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成する非線形制御方式（本構成例ではボトム検出オン時間固定方式）のスイッチング制御回路として機能する。

＜スイッチング動作＞
図２は、重負荷時（電流連続モード時）のスイッチング動作を示すタイミングチャートであり、上から順に、帰還電圧Ｖｆｂ、セット信号Ｓ２、リセット信号Ｓ３、及び、出力信号Ｓ４が描写されている。

時刻ｔ１１において、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆまで低下すると、セット信号Ｓ２がローレベルに立ち下がり、出力信号Ｓ４がハイレベルに遷移される。従って、トランジスタＮ１がオンとなり、帰還電圧Ｖｆｂが上昇に転ずる。

その後、オン時間Ｔｏｎの経過により、時刻ｔ１２において、リセット信号Ｓ３がローレベルに立ち下がると、出力信号Ｓ４がローレベルに遷移される。従って、トランジスタＮ１がオフとなって、帰還電圧Ｖｆｂが再び下降に転ずる。

ゲートドライバ回路１７は、出力信号Ｓ４に応じてゲート信号Ｇ１及びＧ２を生成し、これを用いてトランジスタＮ１及びＮ２のオン／オフ制御を行う。具体的に述べると、出力信号Ｓ４がハイレベルであるときには、基本的に、ゲート信号Ｇ１がハイレベルとされてトランジスタＮ１がオンされるとともに、ゲート信号Ｇ２がローレベルとされてトランジスタＮ２がオフされる。逆に、出力信号Ｓ４がローレベルであるときには、基本的に、ゲート信号Ｇ１がローレベルとされてトランジスタＮ１がオフされるとともに、ゲート信号Ｇ２がハイレベルとされてトランジスタＮ２がオンされる。

上記したトランジスタＮ１及びＮ２のオン／オフ制御により、外部端子Ｔ３には矩形波形状のスイッチ電圧Ｖｓｗが現れる。スイッチ電圧Ｖｓｗは、コイルＬ１とコンデンサＣ１によって整流平滑され、出力電圧Ｖｏｕｔが生成される。なお、出力電圧Ｖｏｕｔは、抵抗Ｒ１及びＲ２により分圧され、分圧電圧Ｖｄｉｖ（延いては帰還電圧Ｖｆｂ）が生成される。このような出力帰還制御により、スイッチング電源装置１では、極めて簡易な構成によって、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔが生成される。

＜逆流遮断動作＞
図３は、軽負荷時（電流不連続モード時）の逆流遮断動作を示すタイミングチャートであり、上から順に、ゲート信号Ｇ１及びＧ２、逆流検出信号Ｓ５、コイル電流ＩＬ、並びに、スイッチ電圧Ｖｓｗが描写されている。

時刻ｔ２１〜ｔ２２では、ゲート信号Ｇ１がハイレベルとされており、ゲート信号Ｇ２がローレベルとされているので、トランジスタＮ１がオンとなり、トランジスタＮ２がオフとなる。従って、時刻ｔ２１〜ｔ２２では、スイッチ電圧Ｖｓｗがほぼ入力電圧Ｖｉｎまで上昇し、コイル電流ＩＬが増大していく。

時刻ｔ２２において、ゲート信号Ｇ１がローレベルに立ち下げられ、ゲート信号Ｇ２がハイレベルに立ち上げられると、トランジスタＮ１がオフとなり、トランジスタＮ２がオンとなる。従って、スイッチ電圧Ｖｓｗが負電圧（＝ＧＮＤ−ＩＬ×ＲＮ２、ただし、ＲＮ２はトランジスタＮ２のオン抵抗値）まで低下し、コイル電流ＩＬが減少に転じる。

ここで、負荷に流れる出力電流Ｉｏｕｔが十分に大きい重負荷時には、コイルＬ１に蓄えられているエネルギが大きいので、ゲート信号Ｇ１が再びハイレベルに立ち上げられる時刻ｔ２４まで、コイル電流ＩＬはゼロ値を下回ることなく負荷に向けて流れ続け、スイッチ電圧Ｖｓｗは負電圧に維持される。一方、負荷に流れる出力電流Ｉｏｕｔが小さい軽負荷時には、コイルＬ１に蓄えられているエネルギが少ないので、時刻ｔ２３において、コイル電流ＩＬがゼロ値を下回り、コイル電流ＩＬの逆流が発生して、スイッチ電圧Ｖｓｗの極性が負から正に切り替わる。このような状態では、コンデンサＣ１に蓄えられた電荷をコイルＬ１を介して入力側に戻していることになるので、軽負荷時における効率が低下する。

そこで、スイッチング電源装置１は、逆流検出回路１８を用いてコイル電流ＩＬの逆流（スイッチ電圧Ｖｓｗの極性反転）を検出し、逆流検出信号Ｓ５のハイレベル期間（時刻ｔ２３〜ｔ２４）において、トランジスタＮ２を強制的にオフさせる構成とされている。このような構成とすることにより、コイル電流ＩＬの逆流を速やかに遮断することができるので、軽負荷時における効率低下を解消することが可能となる。

＜オン時間設定回路＞
次に、図４及び図５を参照しながら、オン時間設定回路１６の基本的な設計コンセプトについて説明する。

図４は、スイッチ出力段２０の特性図である。なお、本図中において、ＬはコイルＬ１のインダクタンス、ＤＣＲはコイルＬ１の等価直列抵抗、ＲｏｎＨはトランジスタＮ１のオン抵抗、ＲｏｎＬはトランジスタＮ２のオン抵抗、ＩＬ~はコイル電流ＩＬの平均値を各々示している。

図５は、スイッチング周期Ｔｓｗにおけるコイル電流ＩＬの挙動を示す模式図である。本図で示すように、コイル電流ＩＬは、オン時間Ｔｏｎ（＝トランジスタＮ１がオンされてトランジスタＮ２がオフされている時間）に亘って電流値Ｉ０から電流値Ｉ１まで増大した後、オフ時間Ｔｏｆｆ（＝トランジスタＮ１がオフされてトランジスタＮ２がオンされている時間）に亘って電流値Ｉ１から電流値Ｉ２まで減少する。なお、電流値Ｉ１及びＩ２は、次の（１ａ）式及び（１ｂ）式で各々表すことができる。

なお、定常状態ではＩ０＝Ｉ２が成立する。これを代入して（１ａ）式及び（１ｂ）式を整理すると、次の（２）式が得られる。

上記の（２）式から、スイッチング周期Ｔｓｗ（延いては、スイッチング周波数ｆｓｗ（＝１／Ｔｓｗ））を一定とするためには、Ｖｉｎ−（ＲｏｎＨ−ＲｏｎＬ）×ＩＬ~に比例する電流で、コンデンサを０ＶからＶｏｕｔ＋（ＲｏｎＬ＋ＤＣＲ）×ＩＬ~までチャージするときの所要時間をオン時間Ｔｏｎとして設定すればよいことが分かる。

ここで、Ｖｉｎ−ＲｏｎＨ×ＩＬ~は、スイッチ電圧ＶｓｗのハイレベルＶｓｗＨ（＝オン時間Ｔｏｎにおける電圧レベル）に相当し、−ＲｏｎＬ×ＩＬ~は、スイッチ電圧ＶｓｗのローレベルＶｓｗＬ（＝オフ時間Ｔｏｆｆにおける電圧レベル）に相当し、Ｖｏｕｔ＋ＤＣＲ×ＩＬ~は、スイッチ電圧Ｖｓｗの平均電位（以下では、平均スイッチ電圧Ｖｓｗ~と呼ぶ）に相当する。

従って、Ｖｉｎ−ＲｏｎＨ＞＞−ＲｏｎＬ×ＩＬ~であると仮定した場合、スイッチング周期Ｔｓｗを一定とするためには、まず、オフ時間Ｔｏｆｆ中にコンデンサをスイッチ電圧ＶｓｗのローレベルＶｓｗＬ（＝−ＲｏｎＬ×ＩＬ~）としておき、その後、トランジスタＮ１がオンされた時点で、スイッチ電圧ＶｓｗのハイレベルＶｓｗＨ（＝Ｖｉｎ−ＲｏｎＨ×ＩＬ~）に比例した電流でコンデンサを充電し始め、コンデンサ電位が平均スイッチ電圧Ｖｓｗ~に達するまでの所要時間をオン時間Ｔｏｎとして設定するように、オン時間設定回路１６を設計すればよい。

図６は、上記の設計コンセプトに基づいて設計されたオン時間設定回路１６の基本構成を示す回路図である。本構成例のオン時間設定回路１６は、第１電圧生成部Ｘと、第２電圧生成部Ｙと、コンパレータＺと、を含む。

第１電圧生成部Ｘは、スイッチ電圧Ｖｓｗと反転出力信号Ｓ４Ｂの入力を受けてランプ波形（或いは三角波形又はスロープ波形）の第１電圧ＶＸを生成する。第１電圧ＶＸは、オン時間Ｔｏｎ（＝反転出力信号Ｓ４Ｂのローレベル期間）には初期値から所定の傾きで上昇し、オフ時間Ｔｏｆｆ（＝反転出力信号Ｓ４Ｂのハイレベル期間）には初期値にリセットされる。

第２電圧生成部Ｙは、スイッチ電圧Ｖｓｗの入力を受けて第２電圧ＶＹを生成する。第２電圧ＶＹは、コンパレータＺの基準電圧に相当する。

コンパレータＺは、第１電圧生成部Ｘから反転入力端（−）に入力される第１電圧ＶＸと、第２電圧生成部Ｙから非反転入力端（＋）に入力される第２電圧ＶＹとを比較して、リセット信号Ｓ３を生成する。リセット信号Ｓ３は、第１電圧ＶＸが第２電圧ＶＹよりも高いときにローレベルとなり、逆に、第１電圧ＶＸが第２電圧ＶＹよりも低いときにハイレベルとなる。なお、リセット信号Ｓ３の立下りエッジは、オン時間Ｔｏｎの終了トリガとして機能する。

次に、同図を参照しながら、第１電圧生成部Ｘの回路構成について詳述する。第１電圧生成部Ｘは、抵抗Ｘ１〜Ｘ５と、コンデンサＸ６と、Ｐチャネル型ＭＯＳ［metal-oxide-semiconductor］電界効果トランジスタＸ７及びＸ８と、Ｎチャネル型ＭＯＳ電界効果トランジスタＸ９〜Ｘ１２と、オペアンプＸ１３と、放電制御部Ｘ１４と、を含む。

抵抗Ｘ１（抵抗値Ｒｆ）の第１端は、スイッチ電圧Ｖｓｗの入力端に接続されている。抵抗Ｘ１の第２端と抵抗Ｘ３（抵抗値Ｒｈｏｐ）の第１端は、いずれも第１電圧ＶＸの出力端（＝コンパレータＺの反転入力端（−））に接続されている。抵抗Ｘ３の第２端は、コンデンサＸ６（容量値Ｃｆ）の第１端に接続されている。コンデンサＸ６の第２端は、接地端に接続されている。

オペアンプＸ１３の非反転入力端（＋）は、第１電圧ＶＸの出力端に接続されている。オペアンプＸ１３の出力端は、トランジスタＸ９のゲートに接続されている。トランジスタＸ９のドレインは、オペアンプＸ１３の反転入力端（−）と抵抗Ｘ２（抵抗値Ｒｆ）の第１端に接続されている。抵抗Ｘ２の第２端は、接地端に接続されている。トランジスタＸ７及びＸ８のソースは、いずれも電源端に接続されている。トランジスタＸ７及びＸ８のゲートは、いずれもトランジスタＸ８のドレインに接続されている。トランジスタＸ７のドレインは、第１電圧ＶＸの出力端に接続されている。トランジスタＸ８のドレインはトランジスタＸ９のドレインに接続されている。

トランジスタＸ１０のドレインは、コンデンサＸ６の第１端に接続されている。トランジスタＸ１０のソースは、接地端に接続されている。トランジスタＸ１０のゲートは、放電制御部Ｘ１４の第１出力端（＝第１放電制御信号Ｓａの出力端）に接続されている。抵抗Ｘ４（抵抗値Ｒｄ）の第１端は、スイッチ電圧Ｖｓｗの入力端に接続されている。抵抗Ｘ４の第２端は、トランジスタＸ１１のドレインに接続されている。トランジスタＸ１１のソースとトランジスタＸ１２のドレインは、いずれもコンデンサＸ６の第１端に接続されている。トランジスタＸ１２のソースは、抵抗Ｘ５（抵抗値Ｒｄ）の第１端に接続されている。抵抗Ｘ５の第２端は接地端に接続されている。トランジスタＸ１１及びＸ１２のゲートは、いずれも放電制御部Ｘ１４の第２出力端（＝第２放電制御信号Ｓｂの出力端）に接続されている。放電制御部Ｘ１４には、反転出力信号Ｓ４Ｂが入力されている。

上記構成から成る第１電圧生成部Ｘにおいて、抵抗Ｘ１及びＸ２、トランジスタＸ７〜Ｘ９、並びに、オペアンプＸ１３は、コンデンサＸ６の充電回路に相当する。抵抗Ｘ１には、スイッチ電圧Ｖｓｗと第１電圧ＶＸとの差分に応じた第１電流ＩＸ１（＝（Ｖｓｗ−ＶＸ）／Ｒｆ）が流れる。オペアンプＸ１３は、非反転入力端（＋）と反転入力端（−）とがイマジナリショートするようにトランジスタＸ９のゲート制御を行うので、抵抗Ｘ２の第１端には、第１電圧ＶＸが現れる。従って、抵抗Ｘ２には、第１電圧ＶＸに応じた第２電流ＩＸ２（＝ＶＸ／Ｒｆ）が流れる。トランジスタＸ７及びＸ８から成るカレントミラーは、第２電流ＩＸ２をミラーして第１電流ＩＸ１に足し合わせることにより、スイッチ電圧Ｖｓｗに応じた第３電流Ｉ３（＝Ｖｓｗ／Ｒｆ）を生成する。

反転出力信号Ｓ４Ｂのローレベル期間（＝オン時間Ｔｏｎ）には、放電制御部Ｘ１４がトランジスタＸ１０〜Ｘ１２をいずれもオフとするので、コンデンサＸ６の放電経路が遮断される。従って、第３電流Ｉ３によりコンデンサＸ６が充電されるので、第１電圧ＶＸが上昇していく。

なお、コンデンサＸ６の充電時には、第１電圧ＶＸがゼロから上昇し始めるので、第２電流ＩＸ２もゼロから増大し始める。従って、多少の起動遅延があってもオン時間Ｔｏｎに大きな影響を及ぼすことはない。

抵抗Ｘ３は、メインコンパレータ１３やゲートドライバ回路１７などで生じる信号遅延時間を補正するための補正電圧を生成する。このような抵抗Ｘ３を設けることにより、Ｃｆ×Ｒｈｏｐに相当する遅延時間補正を行うことが可能となる。なお、抵抗Ｘ３の抵抗値Ｒｈｏｐを変えると、スイッチング周波数ｆｓｗの入力電圧依存特性（Ｖｉｎ依存特性）が変わる。従って、抵抗Ｘ３の抵抗値Ｒｈｏｐは、事前の評価結果に応じて最適値に合わせ込むことが望ましい。

また、上記構成から成る第１電圧生成部Ｘにおいて、抵抗Ｘ４及びＸ５、トランジスタＸ１０〜Ｘ１２、並びに、放電制御部Ｘ１４は、コンデンサＸ６の放電回路に相当する。反転出力信号Ｓ４Ｂのハイレベル期間（＝オフ時間Ｔｏｆｆ）において、放電制御部Ｘ１４は、まず、所定のミニマムオフ時間（例えば１００ｎｓ）に亘り、トランジスタＸ１０をオンしてトランジスタＸ１１及びＸ１２をオフする。その結果、コンデンサＸ６がトランジスタＸ１０を介してＧＮＤ電位（＝０Ｖ）まで素早くディスチャージされる。

その後、放電制御部Ｘ１４は、トランジスタＸ１０をオフしてトランジスタＸ１１及びＸ１２をオンする。その結果、コンデンサＸ６は、スイッチ電圧ＶｓｗのローレベルＶｓｗＬを１／２に分圧した負電圧（＝ＶｓｗＬ／２）までさらにディスチャージされる。

なお、電流不連続モードにおけるトランジスタＮ２の強制オフ時（逆流遮断時）には、トランジスタＮ１及びＮ２がいずれもオフとなるので、スイッチ電圧Ｖｓｗがほぼ出力電圧Ｖｏｕｔまで上昇する。そのため、上記のようにトランジスタＸ１１及びＸ１２をオンしていると、オフ時間Ｔｏｆｆ中にコンデンサＸ６が出力電圧Ｖｏｕｔの１／２まで充電されてしまうので、その後のオン時間設定動作（＝第１電圧ＶＸと第２電圧ＶＹとの比較動作）に支障を生じる。そこで、電流不連続モードでは、反転出力信号Ｓ４Ｂのハイレベル期間に亘って第１電圧ＶＸをＧＮＤ電位（＝０Ｖ）に固定するように、放電制御部Ｘ１４による放電制御が行われる。具体的には、反転出力信号Ｓ４Ｂのハイレベル期間に亘って、トランジスタＸ１０がオンとされ、トランジスタＸ１１及びＸ１２がオフとされる。

次に、同図を参照しながら、第２電圧生成部Ｙの回路構成について詳述する。第２電圧生成部Ｙは、抵抗Ｙ１〜Ｙ３とコンデンサＹ４及びＹ５を含む。

抵抗Ｙ１（抵抗値：Ｒｆ１）の第１端は、スイッチ電圧Ｖｓｗの入力端に接続されている。抵抗Ｙ１の第２端は、抵抗Ｙ２（抵抗値：Ｒｆ１）の第１端と、抵抗Ｙ３（抵抗値：Ｒｆ２）の第１端と、コンデンサＹ４（容量値：Ｃｆ１）の第１端に接続されている。抵抗Ｙ２の第２端とコンデンサＹ４の第２端は、いずれも接地端に接続されている。抵抗Ｙ３の第２端とコンデンサＹ５（容量値：Ｃｆ２）の第１端は、いずれも第２電圧ＶＹの出力端（＝コンパレータＺの非反転入力端（＋））に接続されている。コンデンサＹ５の第２端は、接地端に接続されている。

上記構成から成る第２電圧生成部Ｙにおいて、抵抗Ｙ１と抵抗Ｙ２は、スイッチ電圧Ｖｓｗの分圧電圧（＝Ｖｓｗ／２）を生成する分圧回路として機能する。また、抵抗Ｙ１及びＹ３とコンデンサＹ４及びＹ５は、スイッチ電圧Ｖｓｗの分圧電圧（＝Ｖｓｗ／２）を積分して第２電圧ＶＹを生成する２次のＲＣローパスフィルタ（ＲＣ積分回路）として機能する。本構成例の第２電圧生成部Ｙでは、平均スイッチ電圧Ｖｓｗ~の１／２に相当する第２電圧ＶＹ（＝Ｖｓｗ~／２）が生成される。

なお、ＲＣローパスフィルタの次数は、２次に限定されるものではなく、１次であっても構わないし、３次以上であっても構わない。

また、スイッチ電圧Ｖｓｗを分圧せずに第２電圧ＶＹを生成する場合には、抵抗Ｙ２、抵抗Ｘ４及びＸ５、並びに、トランジスタＸ１０が不要となる。ただし、第１電圧ＶＸの変動幅が大きくなるので、高い入力電圧Ｖｉｎを取り扱う場合には、オン時間設定回路１６の耐圧設計に留意が必要となる。

図７は、オン時間設定回路１６の基本動作を示すタイミングチャートであり、上から順に、スイッチ電圧Ｖｓｗ、第１電圧ＶＸ、第２電圧ＶＹ、リセット信号Ｓ３、反転出力信号Ｓ４Ｂ、第１放電制御信号Ｓａ、及び、第２放電制御信号Ｓｂが描写されている。

時刻ｔ３１〜ｔ３３は、反転出力信号Ｓ４Ｂのハイレベル期間（＝オフ時間Ｔｏｆｆ）に相当する。当該期間中には、まず、時刻ｔ３１〜ｔ３２に亘り、第１放電制御信号Ｓａがハイレベルとされて、第２放電制御信号Ｓｂがローレベルとされる。その結果、トランジスタＸ１０がオンとなり、トランジスタＸ１１及びＸ１２がオフとなるので、第１電圧ＶＸがＧＮＤ電位（＝０Ｖ）まで素早くディスチャージされる。

次に、時刻ｔ３２〜ｔ３３では、第１放電制御信号Ｓａがローレベルとされて、第２放電制御信号Ｓｂがハイレベルとされる。その結果、トランジスタＸ１０がオフとなり、トランジスタＸ１１及びＸ１２がオンとなるので、第１電圧ＶＸがスイッチ電圧ＶｓｗのローレベルＶｓｗＬを１／２に分圧した分圧電圧（＝ＶｓｗＬ／２）までさらにディスチャージされる。

一方、時刻ｔ３３〜時刻ｔ３４は、反転出力信号Ｓ４Ｂのローレベル期間（＝オン時間Ｔｏｎ）に相当する。当該期間中には、第１放電制御信号Ｓａと第２放電制御信号Ｓｂがいずれもローレベルとされる。その結果、コンデンサＸ６の放電経路が遮断されるので、第３電流Ｉ３によるコンデンサＸ６の充電が進められて、第１電圧ＶＸが上昇していく。そして、時刻ｔ３４において、第１電圧ＶＸが第２電圧ＶＹよりも高くなると、リセット信号Ｓ３がローレベルに立ち下がり、オン時間Ｔｏｎが終了する。なお、時刻ｔ３４以降においても、上記と同様の動作が繰り返される。

このように、オン時間設定回路１６は、オフ時間Ｔｏｆｆ中にコンデンサＸ６をスイッチ電圧ＶｓｗのローレベルＶｓｗＬに応じた初期値（＝ＶｓｗＬ／２）にディスチャージしておき、その後、トランジスタＮ１がオンされた時点で、スイッチ電圧ＶｓｗのハイレベルＶｓｗＨに比例した第３電流ＩＸ３でコンデンサＸ６を充電し始め、第１電圧ＶＸが第２電圧ＶＹ（＝平均スイッチ電圧Ｖｓｗ~の１／２）に達するまでの所要時間をオン時間Ｔｏｎとして設定するように設計されている。

このような構成とすることにより、非線形制御方式の長所を損なうことなく、スイッチング周波数ｆｓｗの変動を抑制することができる。従って、出力電圧精度やロードレギュレーション特性の向上、セット設計におけるＥＭＩ［electromagnetic interference］対策やノイズ対策の容易化を実現することが可能となる。また、入力電圧Ｖｉｎの変動が大きいアプリケーションや、様々な出力電圧Ｖｏｕｔを必要とあるアプリケーションの電源手段として、スイッチング電源装置１を支障なく適用することも可能となる。

＜第２電圧生成部（第１変形例）＞
図８は、第２電圧生成部Ｙの第１変形例を示す回路図である。本変形例の第２電圧生成部Ｙは、先の基本構成（図６）をベースとしつつ、さらに、コンデンサＹ６及びＹ７と、Ｐチャネル型ＭＯＳ電界効果トランジスタＹ８〜Ｙ１０と、Ｎチャネル型ＭＯＳ電界効果トランジスタＹ１１〜Ｙ１４と、インバータＹ１５と、を含む。そこで、先の基本構成と同様の回路要素については、図６と同一の符号を付すことで重複した説明を割愛し、以下では、第１変形例の特徴部分について重点的な説明を行う。

コンデンサＹ６（容量値：Ｃｆ１）の第１端は、出力電圧Ｖｏｕｔの入力端に接続されている。コンデンサＹ６の第２端は、コンデンサＹ４の第１端に接続されている。

抵抗Ｙ２の第２端とコンデンサＹ４の第２端は、接地端に接続されるのではなく、トランジスタＹ１３のドレインに接続されている。トランジスタＹ１３のソースは、接地端に接続されている。トランジスタＹ１３のゲートは、イネーブル信号ＥＮの入力端に接続されている。このように、抵抗Ｙ２及びコンデンサＹ４と接地端との間には、トランジスタＹ１３が挿入されている。

トランジスタＹ８のソースは、コンデンサＹ４の第１端に接続されている。トランジスタＹ８のドレインは、コンデンサＹ４の第２端に接続されている。トランジスタＹ８のゲートは、イネーブル信号ＥＮの入力端に接続されている。

トランジスタＹ９のソースは、コンデンサＹ６の第１端に接続されている。トランジスタＹ９のドレインは、コンデンサＹ６の第２端に接続されている。トランジスタＹ９のゲートは、イネーブル信号ＥＮの入力端に接続されている。

抵抗Ｙ３の第２端は、第２電圧ＶＹの出力端ではなく、トランジスタＹ１４のドレインに接続されている。トランジスタＹ１４のソースは、第２電圧ＶＹの出力端に接続されている。トランジスタＹ１４のゲートは、イネーブル信号ＥＮの入力端に接続されている。このように、抵抗Ｙ３の第２端と第２電圧ＶＹの出力端との間には、トランジスタＹ１４が挿入されている。

コンデンサＹ７（容量値：Ｃｆ２）の第１端は、トランジスタＹ１０のドレインに接続されている。コンデンサＹ７の第２端は、コンデンサＹ５の第１端に接続されている。

トランジスタＹ１０のソースは、出力電圧Ｖｏｕｔの入力端に接続されている。トランジスタＹ１０のドレインは、コンデンサＹ７の第１端に接続されている。トランジスタＹ１０のゲートは、インバータＹ１５の出力端に接続されている。

トランジスタＹ１１のドレインは、コンデンサＹ５の第１端に接続されている。トランジスタＹ１１のソースは、コンデンサＹ５の第２端に接続されている。トランジスタＹ１１のゲートは、インバータＹ１５の出力端に接続されている。インバータＹ１５の入力端は、イネーブル信号ＥＮの入力端に接続されている。

トランジスタＹ１２のドレインは、コンデンサＹ７の第１端に接続されている。トランジスタＹ１２のソースは、コンデンサＹ７の第２端に接続されている。トランジスタＹ１２のゲートは、インバータＹ１５の出力端に接続されている。

イネーブル信号ＥＮは、スイッチング停止時（＝コイル電流ＩＬの逆流が検出されてトランジスタＮ１及びＮ２がいずれもオフされたとき）にローレベルとなり、スイッチング再開時（＝次周期においてトランジスタＮ１がオンされたとき）にハイレベルとなる論理信号である。なお、イネーブル信号ＥＮとしては、例えば、先述の逆流検出信号Ｓ５を流用することが可能である。

なお、イネーブル信号ＥＮがローレベルであるときには、トランジスタＹ１３及びＹ１４がオフとなり、抵抗Ｙ１及びＹ２を介する電流経路、並びに、抵抗Ｙ３を介する電流経路がいずれも遮断される。すなわち、トランジスタＹ１３及びＹ１４は、スイッチング停止時にスイッチ電圧Ｖｓｗの入力端から接地端に至る電流経路を遮断する電流経路遮断器として機能する。このような構成とすることにより、スイッチング停止時の省電力化を実現することが可能となる。

ただし、上記の電流経路を遮断している間は、第２電圧ＶＹがＧＮＤ電位（＝０Ｖ）まで低下してしまう。そのため、スイッチング再開時には、第２電圧ＶＹを素早く元の電圧値（＝Ｖｓｗ~／２）まで引き上げる必要がある。しかしながら、ＲＣローパスフィルタによるスイッチ電圧Ｖｓｗの積分処理では、第２電圧ＶＹの復帰に長時間を要するので、オン時間設定動作に支障を生じる。

一方、定常状態における平均スイッチ電圧Ｖｓｗ~は、出力電圧Ｖｏｕｔと概ね一致する。この事実に鑑み、本変形例の第２電圧生成部Ｙは、スイッチング再開時に出力電圧Ｖｏｕｔを容量分圧することにより、第２電圧ＶＹを所定の初期値ＶＹ０（＝Ｖｏｕｔ／２≒Ｖｓｗ~／２）まで瞬間的に引き上げるプルアップ部を有する。

より具体的に述べると、本変形例の第２電圧生成部Ｙでは、ＲＣローパスフィルタを形成するコンデンサＹ４及びＹ５に対して、それぞれ直列にコンデンサＹ６及びＹ７が接続されている。すなわち、出力電圧Ｖｏｕｔの入力端と接地端との間には、コンデンサＹ４及びＹ６から成る第１容量分圧回路と、コンデンサＹ５及びＹ７から成る第２容量分圧回路が形成されており、これら２つの容量分圧回路がプルアップ部として機能する。

イネーブル信号ＥＮがローレベルからハイレベルに立ち上がり、トランジスタＹ１３がオンすると、コンデンサＹ４とコンデンサＹ６との接続ノードに容量分圧電圧（＝Ｖｏｕｔ／２）が現れる。同様に、イネーブル信号ＥＮがローレベルからハイレベルに立ち上がり、トランジスタＹ１０がオンすると、コンデンサＹ５とコンデンサＹ７との接続ノードに容量分圧電圧（＝Ｖｏｕｔ／２）が現れる。

このような構成とすることにより、スイッチング再開時には、ＲＣローパスフィルタによるスイッチ電圧Ｖｓｗの積分処理を待つことなく、第２電圧ＶＹを所定の初期値ＶＹ０（＝Ｖｏｕｔ／２）まで瞬間的に引き上げることが可能となる。なお、スイッチング再開後、第２電圧ＶＹは、ＲＣローパスフィルタが持つ時定数に従い、本来の電圧値（＝ＲＣローパスフィルタで得られる積分値Ｖｓｗ~／２）に落ち着く。

なお、イネーブル信号ＥＮがハイレベルである間、抵抗Ｙ１と抵抗Ｙ２との接続ノードは、第１容量分圧回路によってＶｏｕｔ／２にバイアスされ、第２電圧ＶＹの出力端は、第２容量分圧回路によってＶｏｕｔ／２にバイアスされる。従って、第２電圧ＶＹが出力変動に追従しやすくなるので、第２電圧ＶＹの挙動を安定化することが可能となる。

また、コンデンサＹ４〜Ｙ７には、トランジスタＹ８及びＹ９、並びに、トランジスタＹ１１及びＹ１２がそれぞれ並列接続されている。これらのトランジスタＹ８及びＹ９、並びに、トランジスタＹ１１及びＹ１２は、いずれも、イネーブル信号ＥＮがハイレベルであるときにオンし、イネーブル信号ＥＮがローレベルであるときにオフする。

従って、スイッチング再開時にイネーブル信号ＥＮがハイレベルに立ち上げられると、コンデンサＹ４〜Ｙ７それぞれの両端間がショートされて、各々に蓄積された電荷が放電される。このような構成とすることにより、スイッチング再開毎に第２電圧ＶＹのプルアップ動作を正しく行うことができる。

＜第２電圧生成部（第２変形例）＞
図９は、第２電圧生成部Ｙの第２変形例を示す回路図である。本変形例の第２電圧生成部Ｙは、先の第１変形例（図８）をベースとしつつ、さらに、プルアップ部の追加要素として、抵抗Ｙ１８と、コンデンサＹ１６及びＹ１７と、Ｎチャネル型ＭＯＳ電界効果トランジスタＹ１９と、を含む。そこで、先の第１変形例と同様の回路要素については、図８と同一の符号を付すことで重複した説明を割愛し、以下では、第２変形例の特徴部分について重点的な説明を行う。

コンデンサＹ１６（容量値：Ｃｈ１）の第１端は、コンデンサＹ７の第１端に接続されている。コンデンサＹ１６の第２端と抵抗Ｙ１８（抵抗値：Ｒｈ２）の第１端は、いずれも、第２電圧ＶＹの出力端に接続されている。抵抗Ｙ１８の第２端は、コンデンサＹ１７（容量値：Ｃｈ２）の第１端に接続されている。コンデンサＹ１７の第２端は、接地端に接続されている。

トランジスタＹ１９のドレインは、抵抗Ｙ１８の第１端に接続されている。トランジスタＹ１９のソースは、抵抗Ｙ１８の第２端に接続されている。トランジスタＹ１９のゲートは、イネーブル信号ＥＮの入力端に接続されている。

なお、第２電圧生成部Ｙのプルアップ部は、パッシブデバイスとスイッチのみで構成されているので、バイアス電流が不要であり、待機電流ゼロを容易に実現することが可能である。また、起動時の遅延についても原理的には存在しない。

次に、上記の追加要素（コンデンサＹ１６及びＹ１７、抵抗Ｙ１８、並びに、トランジスタＹ１９）を用いたオン時間変調動作について説明する。コンデンサＹ１７を無視した場合、コンデンサＹ１６を追加したことにより、スイッチング再開時における第２電圧ＶＹの初期値ＶＹ１は、次の（３）式で表される電圧値となる。すなわち、コンデンサＹ１６の容量値Ｃｈ１が大きいほど、第２電圧ＶＹの初期値ＶＹ１が高くなる。

一方、コンデンサＹ１６を無視した場合、コンデンサＹ１７を追加したことにより、スイッチング再開時における第２電圧ＶＹの初期値ＶＹ２は、次の（４）式で表される電圧値となる。すなわち、コンデンサＹ１７の容量値Ｃｈ２が大きいほど、第２電圧ＶＹの初期値ＶＹ２が低くなる。

ただし、上記の（４）式が成立するのは、スイッチング再開時点でコンデンサＹ１７が完全に放電されている場合、すなわち、イネーブル信号ＥＮのローレベル期間（＝トランジスタＹ１９のオフ期間）がコンデンサＹ１７と抵抗Ｙ１８から成るＲＣ回路の時定数τ（＝Ｃｈ２×Ｒｈ２）よりも長い場合である。

イネーブル信号ＥＮのローレベル期間が時定数τよりも短いほど、コンデンサＹ１７の電荷がより多く放電されずに残るので、第２電圧ＶＹの初期値を引き下げる効果が小さくなる。すなわち、コンデンサＹ１７による初期値の引き下げ効果は、負荷が軽い（＝イネーブル信号ＥＮのローレベル期間が長い）ほど大きくなり、負荷が重い（＝イネーブル信号ＥＮのローレベル期間が短い）ほど小さくなる。

上記したコンデンサＹ１６及びＹ１７の動作を合わせると、次のようになる。

まず、電流不連続モードから電流連続モードに切り替わる直前の負荷領域では、イネーブル信号ＥＮのローレベル期間が先述の時定数τよりも十分に短く、コンデンサＹ１７に蓄えられた電荷が殆ど放電されない状態となる。従って、コンデンサＹ１７を無視することができるので、スイッチング再開時には、第２電圧ＶＹが先出の（３）式で表される初期値ＶＹ１までプルアップされる。

一方、電流不連続モードにおいて、負荷が十分に軽くなり、イネーブル信号ＥＮのローレベル期間中にコンデンサＹ１７が完全に放電される状態に至ると、スイッチング再開時における第２電圧ＶＹの初期値ＶＹ３は、次の（５）式で表される電圧値となる。この状態は、４つのコンデンサ（Ｙ５、Ｙ７、Ｙ１６、Ｙ１７）全てを用いて、出力電圧Ｖｏｕｔの容量分圧が行われている状態に相当する。

ただし、上記の（５）式が成立するのは、スイッチング再開時点でコンデンサＹ１７が完全に放電されている場合であり、負荷が重くなるほど（＝イネーブル信号ＥＮのローレベル期間が短くなるほど）、第２電圧ＶＹの初期値がＶＹ３からＶＹ１に近付いていく。

なお、第２電圧ＶＹは、スイッチング再開後、初期値から本来の電圧値（＝Ｖｓｗ~／２）に向けて徐々に落ち着いていく。ただし、第１電圧ＶＸは、スイッチング再開後、第２電圧ＶＹが本来の電圧値に落ち着く前にこれとクロスする。従って、第２電圧ＶＹの初期値が高いほどオン時間Ｔｏｎが長くなり、逆に、第２電圧ＶＹの初期値が低いほどオン時間Ｔｏｎが短くなる。

また、先出の（５）式からも分かるように、Ｃｈ１＞Ｃｈ２であればＶＹ３＞ＶＹ０となり、Ｃｈ１＜Ｃｈ２であればＶＹ３＜ＶＹ０となる。従って、容量値Ｃｈ１及びＣｈ２を適切に設定することにより、所望のオン時間特性を得ることができる。

図１０は、第２電圧ＶＹのプルアップ動作を示すタイミングチャートであり、上から順に、イネーブル信号ＥＮと第２電圧ＶＹの挙動が描写されている。時刻ｔ４１において、イネーブル信号ＥＮがハイレベルに立ち上げられたとき、第２電圧ＶＹは、先述のプルアップ動作により、負荷に応じた初期値まで瞬間的に引き上げられる。

例えば、第２電圧ＶＹの実線で示すように、電流不連続モードから電流連続モードに切り替わる直前の負荷領域では第２電圧ＶＹの初期値ＶＹ１が本来の電圧値（＝Ｖｓｗ~／２）よりも高くなるように、プルアップ部を設計しておくとよい。このような設計を行うことにより、コイル電流ＩＬの逆流が検出されて一旦電流不連続モードに移行すると、トランジスタＮ１のオン時間Ｔｏｎが意図的に延長されることになる。従って、コイル電流ＩＬのピーク値が大きくなり、負荷に供給される出力電流Ｉｏｕｔが大きくなるので、その影響が残る時定数の間、同じ出力電流Ｉｏｕｔでも電流不連続モードで動作するようになり、電流連続モードから電流不連続モードへ移行する際のヒステリシスが確保される。

また、第２電圧ＶＹの小破線、大破線、一点鎖線、ないしは、二点鎖線で示すように、負荷が軽いほど第２電圧ＶＹの初期値が低くなるように、プルアップ部を設計しておくとよい。このような設計を行うことにより、電流不連続モードでは負荷が軽いほどオン時間Ｔｏｎが短縮されるので、軽負荷時の出力リップルを低減することが可能となる。

＜第２電圧生成部（第３変形例）＞
図１１は、第２電圧生成部Ｙの第３変形例を示す回路図である。本変形例の第２電圧生成部Ｙは、先の第２変形例（図９）をベースとしつつ、さらに、コンデンサＹ２０と、Ｐチャネル型ＭＯＳ電界効果トランジスタＹ２１と、Ｎチャネル型ＭＯＳ電界効果トランジスタＹ２２と、を含む。そこで、先の第２変形例と同様の回路要素については、図９と同一の符号を付すことで重複した説明を割愛し、以下では、第３変形例の特徴部分について重点的な説明を行う。

トランジスタＹ２１のソースは、第２電圧ＶＹの出力端に接続されている。トランジスタＹ２１のドレインは、コンデンサＹ２０（容量値Ｃｈ３）の第１端とトランジスタＹ２２のドレインに接続されている。コンデンサＹ２０の第２端とトランジスタＹ２２のソースは、いずれも接地端に接続されている。トランジスタＹ２１及びＹ２２のゲートは、いずれも動作モード判別信号ＳＫＩＰの入力端に接続されている。

なお、動作モード判別信号ＳＫＩＰは、コイル電流ＩＬの逆流が検出されてトランジスタＮ１及びＮ２がいずれもオフされたとき（すなわち電流不連続モード時）にハイレベルとなり、コイル電流ＩＬの逆流が検出される前にトランジスタＮ１がオンされたとき（すなわち電流連続モード時）にローレベルとなる論理信号である。

このように接続されたコンデンサＹ２０とトランジスタＹ２１及びＹ２２は、電流不連続モードから電流連続モードに切り替わった時点で第２電圧ＶＹを過渡的に引き下げるプルダウン部として機能する。以下では、プルダウン部による動作モード切り替わり時の動的ヒステリシス付与動作について詳細に説明する。

図１２は、第２電圧ＶＹのプルダウン動作を示すタイミングチャートであり、上から順に、コイル電流ＩＬ、スイッチ電圧Ｖｓｗ、イネーブル信号ＥＮ、動作モード判別信号ＳＫＩＰ、並びに、第１電圧ＶＸ（破線）及び第２電圧ＶＹ（実線）が描写されている。

時刻ｔ１０９以前は、オフ時間Ｔｏｆｆ中にコイル電流ＩＬがゼロ値を下回る電流不連続モードである。スイッチング停止時には、第２電圧生成部Ｙが省電力状態となり、第２電圧ＶＹが０Ｖに低下する。一方、スイッチング再開時には、第２電圧ＶＹが本来の電圧値（＝Ｖｓｗ~／２）よりも高い初期値まで瞬時に引き上げられる（時刻ｔ１０１、時刻ｔ１０４、ないしは、時刻ｔ１０７を参照）。これらの動作は先に述べた通りである。

なお、電流不連続モードでは、動作モード判別信号ＳＫＩＰがハイレベルに維持されている。このとき、トランジスタＹ２１はオフとなり、トランジスタＹ２２はオンとなる。従って、コンデンサＹ２０の両端間がショートされているので、プルダウン部が第２電圧ＶＹの生成動作に影響を与えることはない。

一方、時刻ｔ１０９では、コイル電流ＩＬの逆流が検出される前（＝イネーブル信号ＥＮがローレベルに立ち下がる前）にトランジスタＮ１がオンされたことに伴い、動作モード判別信号ＳＫＩＰがローレベルに立ち下がっている。このとき、トランジスタＹ２１がオフとなり、トランジスタＹ２２がオンとなる。従って、第２電圧ＶＹの出力端と接地端との間にコンデンサＹ２０が挿入されるので、第２電圧ＶＹが過渡的に引き下げられる。

なお、プルダウン部が導入されていない場合には、図中の細破線で示したように、ＲＣローパスフィルタの時定数τに従い、第２電圧ＶＹが緩やかに元の電圧値Ｖｓｗ~／２に戻っていく。そのため、電流不連続モードから電流連続モードへの移行後も、暫くはオン時間Ｔｏｎの延長作用が続くので、電流不連続モードに復帰しやすい状態が継続される。

これに対して、プルダウン部が導入されている場合には、一旦電流連続モードに移行すると、第２電圧ＶＹが引き下げられてオン時間Ｔｏｎが短縮される。その結果、コイル電流ＩＬのピークトゥピーク値が小さくなり、コイル電流ＩＬのボトム値がゼロ値を下回りにくくなるので、出力電流Ｉｏｕｔが十分に減少するまで電流連続モードが維持される。

なお、図１１及び図１２では、第２変形例（図９）をベースとして、さらにプルダウン部を導入した構成を例に挙げて説明を行ったが、プルダウン部の導入対象は、これに限定されるものではなく、先の基本構成（図６）や第１変形例（図８）をベースとして、プルダウン部を導入することも可能である。

＜オン時間と出力電流との相関関係＞
図１３は、オン時間Ｔｏｎと出力電流Ｉｏｕｔとの相関図である。出力電流Ｉｏｕｔが閾値電流Ｉｔｈよりも小さい電流不連続モード（ＤＣＭ［discontinuous current mode］と表記）では、出力電流Ｉｏｕｔが小さいほどオン時間Ｔｏｎが短縮される。このようなオン時間変調動作により、出力リップルの増大を防ぐことができる。

これに対して、出力電流Ｉｏｕｔが閾値電流Ｉｔｈよりも大きい電流連続モード（ＣＣＭ［continuous current mode］と表記）では、トランジスタＮ１及びＮ２のオン抵抗やコイルＬ１の等価直列抵抗の影響でスイッチング周波数ｆｓｗが変化しないように、出力電流Ｉｏｕｔに応じてオン時間Ｔｏｎが調整される。このようなオン時間Ｔｏｎの調整動作は、先に述べた通り、オフ時間Ｔｏｆｆ中にコンデンサをスイッチ電圧ＶｓｗのローレベルＶｓｗＬ（＝−ＲｏｎＬ×ＩＬ~）としておき、その後、トランジスタＮ１がオンされた時点で、スイッチ電圧ＶｓｗのハイレベルＶｓｗＨ（＝Ｖｉｎ−ＲｏｎＨ×ＩＬ~）に比例した電流でコンデンサを充電し始め、コンデンサ電位が平均スイッチ電圧Ｖｓｗ~に達するまでの所要時間をオン時間Ｔｏｎとして設定することにより実現される。

また、電流不連続モードと電流連続モードとの切り替わりが生じる負荷領域では、オン時間Ｔｏｎにヒステリシスが付与されている。このような構成とすることにより、軽負荷から重負荷への遷移時（ないしは重負荷から軽負荷への遷移時）において電流連続モードと電流不連続モードが不規則に繰り返されることがなくなるので、不規則なモード遷移による出力電圧Ｖｏｕｔのリップル成分の増大を防ぐことが可能となる。

＜シミュレーション結果＞
図１４は、負荷増減に伴う出力挙動の一変遷例を示すタイミングチャートであり、上から順に、リセット信号Ｓ３、出力電圧Ｖｏｕｔ、スイッチ電圧Ｖｓｗ、第２電圧ＶＹ、ゲート信号Ｇ１、動作モード判別信号ＳＫＩＰ、及び出力電流Ｉｏｕｔが描写されている。

領域Ｐ１及びＰ２で示したように、軽負荷時にスイッチング周波数ｆｓｗが下がると、第２電圧ＶＹが引き下げられてオン時間Ｔｏｎが短縮される。これにより、軽負荷時における出力リップルの増大を防止することができる。

また、領域Ｐ３及びＰ４で示したように、電流不連続モードから電流連続モードへの移行時には、第２電圧ＶＹが過渡的に引き下げられる。一方、領域Ｐ５で示したように、電流連続モードから電流不連続モードへの移行時には、第２電圧ＶＹがＲＣローパスフィルタで得られる積分値（＝Ｖｓｗ~／２）よりも高い電圧値まで引き上げられる。これにより、オン時間Ｔｏｎにヒステリシスが付与されるので、両モード間の遷移を安定化することが可能となる。

＜テレビへの適用＞
図１５は、上記のスイッチング電源装置を搭載したテレビの一構成例を示すブロック図である。また、図１６Ａ〜図１６Ｃは、それぞれ、上記のスイッチング電源装置を搭載したテレビの正面図、側面図、及び、背面図である。本構成例のテレビＡは、チューナ部Ａ１と、デコーダ部Ａ２と、表示部Ａ３と、スピーカ部Ａ４と、操作部Ａ５と、インタフェイス部Ａ６と、制御部Ａ７と、電源部Ａ８と、を有する。

チューナ部Ａ１は、テレビＡに外部接続されるアンテナＡ０で受信された受信信号から所望チャンネルの放送信号を選局する。

デコーダ部Ａ２は、チューナＡ１で選局された放送信号から映像信号と音声信号を生成する。また、デコーダ部Ａ２は、インタフェイス部Ａ６からの外部入力信号に基づいて、映像信号と音声信号を生成する機能も備えている。

表示部Ａ３は、デコーダ部Ａ２で生成された映像信号を映像として出力する。

スピーカ部Ａ４は、デコーダ部Ａ２で生成された音声信号を音声として出力する。

操作部Ａ５は、ユーザ操作を受け付けるヒューマンインタフェイスの一つである。操作部Ａ５としては、ボタン、スイッチ、リモートコントローラなどを用いることができる。

インタフェイス部Ａ６は、外部デバイス（光ディスクプレーヤやハードディスクドライブなど）から外部入力信号を受け付けるフロントエンドである。

制御部Ａ７は、上記各部Ａ１〜Ａ６の動作を統括的に制御する。制御部Ａ７としては、ＣＰＵ［central processing unit］などを用いることができる。

電源部Ａ８は、上記各部Ａ１〜Ａ７に電力供給を行う。電源部Ａ８としては、先述のスイッチング電源装置１を好適に用いることができる。

＜その他の変形例＞
なお、上記実施形態では、降圧型のスイッチング電源装置に本発明を適用した構成を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、例えば、スイッチング電源装置の出力段を昇圧型や昇降圧型、若しくは、反転型としても構わない。

また、上記実施形態では、オン時間固定方式のスイッチング電源装置（オン時間設定回路）を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、上記と同様の技術的思想に基づいてＲＣネットワークを変更することにより、オフ時間固定方式のスイッチング電源装置（オフ時間設定回路）にも適用することが可能である。

このように、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明に係るスイッチング電源装置は、液晶ディスプレイ、プラズマディスプレイ、ＢＤレコーダ／プレーヤ、セットトップボックス、並びに、パーソナルコンピュータなど、種々の電子機器に搭載される電源（例えば、ＳＯＣ［system-on-chip］用あるいは周辺機器用の電源）として利用することが可能である。

１ スイッチング電源装置
１０ 半導体装置（電源制御ＩＣ）
１１ リップルインジェクション回路
１２ 基準電圧生成回路
１３ メインコンパレータ
１４ ワンショットパルス生成回路
１５ ＲＳフリップフロップ
１６ オン時間設定回路
１７ ゲートドライバ回路
１８ 逆流検出回路
２０ スイッチ出力段
Ｎ１ Ｎチャネル型ＭＯＳ電界効果トランジスタ（出力トランジスタ）
Ｎ２ Ｎチャネル型ＭＯＳ電界効果トランジスタ（同期整流トランジスタ）
Ｌ１ コイル
Ｒ１、Ｒ２ 抵抗
Ｃ１ コンデンサ
Ｔ１〜Ｔ８ 外部端子
Ｘ 第１電圧生成部
Ｘ１〜Ｘ５ 抵抗
Ｘ６ コンデンサ
Ｘ７、Ｘ８ Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｘ９〜Ｘ１２ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｘ１３ オペアンプ
Ｘ１４ 放電制御部
Ｙ 第２電圧生成部
Ｙ１〜Ｙ３、Ｙ１８ 抵抗
Ｙ４〜Ｙ７、Ｙ１６、Ｙ１７、Ｙ２０ コンデンサ
Ｙ８〜Ｙ１０、Ｙ２１ Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｙ１１〜Ｙ１４、Ｙ１９、Ｙ２２ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｙ１５ インバータ
Ｚ コンパレータ
Ａ テレビ
Ａ０ アンテナ
Ａ１ チューナ部
Ａ２ デコーダ部
Ａ３ 表示部
Ａ４ スピーカ部
Ａ５ 操作部
Ａ６ インタフェイス部
Ａ７ 制御部
Ａ８ 電源部

Claims (6)

1. 出力トランジスタと同期整流トランジスタをオン／オフさせてコイルを駆動することにより入力電圧から出力電圧を生成するオン時間固定方式のスイッチング電源装置におけるオン時間を設定する方法であって、
   前記オン時間に亘って上昇するランプ波形の第１電圧と、電流不連続モードでは負荷が軽いほど引き下げられる第２電圧と、を比較して前記オン時間を終了させることにより、前記電流不連続モードでは前記負荷が軽いほど前記オン時間を短縮することを特徴とするオン時間設定方法。
2. 前記出力トランジスタと前記同期整流トランジスタとの接続ノードに現れるスイッチ電圧またはその分圧電圧を積分して前記第２電圧を生成し、スイッチング停止時に前記スイッチ電圧の入力端から接地端に至る電流経路を遮断し、スイッチング再開時に前記出力電圧を容量分圧することにより前記第２電圧を所定の初期値まで瞬間的に引き上げることを特徴とする請求項１に記載のオン時間設定方法。
3. 前記初期値は、前記負荷が軽いほど低くなることを特徴とする請求項３に記載のオン時間設定方法。
4. 前記初期値は、前記電流不連続モードから電流連続モードに切り替わる直前の負荷領域において、前記スイッチ電圧またはその分圧電圧の積分値よりも高くなることを特徴とする請求項３に記載のオン時間設定方法。
5. 前記電流不連続モードから電流連続モードに切り替わった時点で前記第２電圧を過渡的に引き下げることを特徴とする請求項１〜請求項４のいずれか一項に記載のオン時間設定方法。
6. 出力トランジスタと同期整流トランジスタをオン／オフさせてコイルを駆動することにより入力電圧から出力電圧を生成するオン時間固定方式のスイッチング電源装置におけるオン時間を設定する方法であって、
   前記オン時間に亘って上昇するランプ波形の第１電圧と、電流不連続モードから電流連続モードに切り替わった時点で過渡的に引き下げられる第２電圧と、を比較して前記オン時間を終了させることにより、前記電流不連続モードから電流連続モードに切り替わった時点で前記オン時間を過渡的に短縮することを特徴とするオン時間設定方法。