JP2018110227A - 酸化物薄膜トランジスタ及びその製造方法と、これを用いた表示パネルおよび表示装置 - Google Patents

酸化物薄膜トランジスタ及びその製造方法と、これを用いた表示パネルおよび表示装置 Download PDF

Info

Publication number
JP2018110227A
JP2018110227A JP2017247829A JP2017247829A JP2018110227A JP 2018110227 A JP2018110227 A JP 2018110227A JP 2017247829 A JP2017247829 A JP 2017247829A JP 2017247829 A JP2017247829 A JP 2017247829A JP 2018110227 A JP2018110227 A JP 2018110227A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
gate
insulating film
metal
crystalline oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017247829A
Other languages
English (en)
Other versions
JP6649353B2 (ja
Inventor
ジェユン・パク
Jaeyoon Park
セヒ・パク
Sehee Park
ヒュンジュン・ク
Hyungjoon Koo
カンファン・ジ
Kwanghwan Ji
ピルサン・ユン
Pilsang Yun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2018110227A publication Critical patent/JP2018110227A/ja
Application granted granted Critical
Publication of JP6649353B2 publication Critical patent/JP6649353B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Control Of El Displays (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明の目的は、金属を含んだ金属絶縁膜上に、MOCVD工程を通じて結晶性酸化物半導体を設けた酸化物薄膜トランジスタ及びその製造方法と、これを用いた表示パネルおよび表示装置を提供することである。【解決手段】そのために、本発明に係る酸化物薄膜トランジスタは、金属を含んだ金属絶縁膜、前記金属絶縁膜と隣接している結晶性酸化物半導体、金属からなるゲート、前記結晶性酸化物半導体と前記ゲートとの間に備えられるゲート絶縁膜、前記結晶性酸化物半導体の一側端に備えられた第１導体部および前記結晶性酸化物半導体の他側端に備えられた第２導体部を備える。【選択図】図１

Description

本発明は、酸化物薄膜トランジスタ及びこれを用いた表示パネルおよび表示装置に関するものである。
携帯電話、タブレットPC、ノートPCなどを含む様々な種類の電子製品には、平板パネル表示装置（FPD：Flat Panel Display）が用いられている。平板表示装置には、液晶表示装置（LCD：Liquid Crystal Display）、有機発光表示装置（OLED：Organic Light Emitting Display Device）などがあり、最近では電気泳動表示装置（EPD：ELECTROPHORETIC DISPLAY）も広く利用されている。
平板表示装置（以下、単に「表示装置」という。）の中で、液晶表示装置（LCD）は、液晶を利用して映像を表示し、有機発光表示装置（Organic Light Emitting Display Device）は、自ら発光する自発光素子を使用する。
表示装置を構成する表示パネルには、映像出力のために、複数のスイッチング素子が備えられる。前記スイッチング素子は、薄膜トランジスタで構成することができる。薄膜トランジスタは、アモルファスシリコンまたはポリシリコンまたは酸化物半導体で構成することができる。酸化物半導体で構成された薄膜トランジスタは、酸化物薄膜トランジスタと呼ばれる。
前記酸化物薄膜トランジスタは、スパッタリング工程を経て製造される。
特に、スパッタリングを利用した低温成膜工程によって、アモルファス酸化物薄膜トランジスタが形成される。結晶性酸化物薄膜トランジスタを作製するためには、例えば、３００度以上での高温成膜工程の後、追加の熱処理をしなければならない。
アモルファス（非晶質）酸化物薄膜トランジスターと結晶性酸化物薄膜トランジスタは、特徴が異なるので、様々な分野で個別に利用されている。特に、結晶性酸化物薄膜トランジスタが信頼性の面で優れているため、結晶性酸化物薄膜トランジスタの利用も増加している。
しかし、前記のように、従来の結晶性酸化物薄膜トランジスタを製造するためには、高温成膜工程を経なければならない。しかし、高温成膜工程は、大面積を有する表示パネルには適用し難くい。
また、高温成膜工程後さらに熱処理工程を行うため、工程が複雑になる。
また、従来の高温成膜工程と熱処理によっては、結晶方向を自由に設定することができない。
上述した問題点を解決するために提案された本発明の目的は、金属を含んだ金属絶縁膜上に、MOCVD工程を通じて結晶性酸化物半導体が設けられた酸化物薄膜トランジスタ及びその製造方法および、これを用いた表示パネルおよび表示装置を提供する。
前記のような問題点を解決するための本発明に係る酸化物薄膜トランジスタは、金属を含んだ金属絶縁膜、前記金属絶縁膜と隣接している結晶性酸化物半導体、金属からなるゲート、前記結晶性酸化物半導体と前記ゲートとの間に備えられるゲート絶縁膜、前記結晶性酸化物半導体の一側端に備えられた第１導体部および前記結晶性酸化物半導体の他側端に備えられた第２導体部を備える。
前記のような問題点を解決するための本発明に係る酸化物薄膜トランジスタは、金属を含んだ金属絶縁膜、前記金属絶縁膜上に備えられる結晶性酸化物半導体、前記結晶性酸化物半導体上に備えられるゲート絶縁膜、前記ゲート絶縁膜上に備えられるゲート、前記結晶性酸化物半導体の一側端に備えられた第１導体部および前記結晶性酸化物半導体の他側端に備えられた第２導体部を備える。
前記のような問題点を解決するための本発明によるまた別の酸化物薄膜トランジスタは、基板に備えられたゲート、前記ゲートをカバーするゲート絶縁膜、前記ゲート絶縁膜上に備えられる結晶性酸化物半導体、前記結晶性酸化物半導体上に備えられ、金属を含んだ金属絶縁膜、前記結晶性酸化物半導体の一側に備えられた第１導体部および前記結晶性酸化物半導体の他側に備えられた第２導体部を備える。
前記のような問題点を解決するための本発明に係る酸化物薄膜トランジスタの製造方法は、金属と酸化物半導体を蒸着する工程と、前記金属とアモルファスを有する前記酸化物半導体に熱を加え、前記酸化物半導体を結晶性酸化物半導体に変換させる工程および、前記結晶性酸化物半導体に第１電極と第２電極を接続させる工程を含む。
前記のような問題点を解決するための本発明に係る酸化物薄膜トランジスタの製造方法は、基板に金属を蒸着させる工程と、有機金属化学蒸着（MOCVD）方式を利用して、前記金属上に酸化物半導体を蒸着する工程と、アモルファスを有する前記酸化物半導体に熱を加え、前記酸化物半導体を結晶性酸化物半導体に変換させる工程と、前記結晶性酸化物半導体上にゲート絶縁膜物質を蒸着する工程と、前記ゲート絶縁膜物質上にゲート物質を蒸着する工程と、前記ゲート絶縁膜物質と前記ゲート物質をエッチングしてゲート絶縁膜とゲートを形成する工程と、前記ゲート絶縁膜と前記ゲートをカバーするように絶縁膜を蒸着する工程と、前記絶縁膜に、前記結晶性酸化物半導体の一側端に備えられた第１導体部を露出させる第１コンタクトホールおよび前記結晶性酸化物半導体の他側端に備えられた第２導体部を露出させる第２コンタクトホールを形成する工程および、前記絶縁膜上に、前記第１コンタクトホールを通じて前記第１導体部と接続した第１電極および前記第２コンタクトホールを通じて前記第２導体部と接続した第２電極を形成する工程を含む。
前記のような問題点を解決するための本発明によるまた別の酸化物薄膜トランジスタの製造方法は、基板にゲートを蒸着させる工程と、前記ゲートをカバーするようにゲート絶縁膜を蒸着させる工程と、前記ゲート絶縁膜上に有機金属化学蒸着（MOCVD）方式を利用して、前記金属上に酸化物半導体を蒸着する工程と、前記酸化物半導体上に金属を蒸着させる工程と、アモルファスを有する前記酸化物半導体に熱を加えて、前記酸化物半導体を結晶性酸化物半導体に変換させる工程および、前記結晶性酸化物半導体の一側に備えられた第１導体部を第１電極と接続させ、前記結晶性酸化物半導体の他側に備えられた第２導体部を第２電極と接続させる工程を含む。
前記のような問題点を解決するための本発明による表示パネルは、ゲートパルスが供給されるゲートライン、データ電圧が供給されるデータラインおよび前記ゲートラインと前記データラインによって定義されるピクセルを含み、前記ピクセルそれぞれには、前記酸化物薄膜トランジスタが少なくとも一つ備えられる。
前記のような問題点を解決するための本発明に係る表示装置は、前記表示パネル、表示パネルに備えられたゲートラインにゲートパルスを供給するゲートドライバ、表示パネルに備えられたデータラインにデータ電圧を供給するデータドライバおよび前記ゲートドライバと、前記データドライバを制御する制御部を備える。
本発明によれば、MOCVD工程によりアモルファス酸化物半導体を金属の上段に蒸着した後、熱処理工程を通じて前記アモルファス酸化物半導体が方向性を有する結晶性酸化物半導体に変化する。
したがって、本発明によれば、結晶性酸化物半導体の信頼性および移動度を向上させることができ、これにより、酸化物薄膜トランジスタ及びこれを用いた表示パネルと表示装置の信頼性および性能が向上し得る。
本発明に係る酸化物薄膜トランジスタの一実施例の断面図である。 図１に示された酸化物薄膜トランジスタを製造する方法を示す例示図。 図１に示された酸化物薄膜トランジスタを製造する方法を示す例示図。 図１に示された酸化物薄膜トランジスタを製造する方法を示す例示図。 本発明に係る酸化物薄膜トランジスタを製造する方法を示す別の例示図。 本発明に係る酸化物薄膜トランジスタを製造する方法を示す別の例示図。 本発明に係る酸化物薄膜トランジスタを製造する方法を示す別の例示図。 本発明に係る酸化物薄膜トランジスタを製造する方法を示す、さらに別の例示図。 本発明に係る酸化物薄膜トランジスタを製造する方法を示す、さらに別の例示図。 本発明に係る酸化物薄膜トランジスタを製造する方法を示す、さらに別の例示図。 本発明に係る酸化物薄膜トランジスタの別の断面図を示す例示図である。 本発明に係る表示装置の構成を示す例示図である。 本発明による表示パネルに備えられたピクセルの例示図である。 本発明による表示パネルに備えられたピクセルの別の例示図である。
本発明の利点および特徴、そしてそれらを達成する方法は、添付の図と共に詳細に後述する実施例を参照すると明確になる。しかし、本発明は、以下で開示する実施例に限定されるものではなく、互いに異なる多様な形態で具現されるものであり、単に本実施例は、本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範囲を完全に知らせるために提供するものであり、本発明は、請求項の範囲によってのみ定義される。
本明細書では、各図面の構成要素に参照番号を付加する場合において、同一の構成要素に限って、たとえ他の図面上に表示されても、可能な限り同一の番号を有するようにしていることに留意しなければならない。
本発明の実施例を説明するために図で開示された形状、大きさ、比率、角度、数などは例示的なものであり、本発明は、図に示された事項に限定されるものではない。明細書全体にわたって同一参照符号は、同一の構成要素を指す。また、本発明を説明するにおいて、関連する公知技術に対する具体的な説明が本発明の要旨を不必要に曖昧にすると判断される場合、その詳細な説明は、省略する。本明細書で言及した「備える」、「有する」、「からなる」などが使用されている場合は、「〜だけ」が使用されていない限り、他の部分が追加され得る。構成要素を単数で表現する場合に、特に明示的な記載事項がない限り、複数が含まれる場合を含む。
構成要素を解釈するに当たり、別途の明示的な記載がなくても誤差の範囲を含むものと解釈する。
位置関係の説明である場合には、例えば、「〜上に」、「〜の上部に」、「〜の下部に」、「〜の隣に」など２つの部分の位置関係が説明されている場合は、「すぐに」または「直接」が使用されていない以上、二つの部分の間に１つ以上の他の部分が位置することもできる。
時間の関係に対する説明である場合には、例えば、「〜の後」、「〜に続いて」、「〜次に」、「〜前に」などで時間的前後関係が説明されている場合は、「すぐに」または「直接」が使用されていない以上、連続していない場合も含むことができる。
「少なくとも一つ」の用語は、一つ以上の関連項目から提示可能なすべての組み合わせを含むものと理解されなければならない。たとえば、「第１項目、第２項目及び第３項目のうち少なくとも一つ」の意味は、第１項目、第２項目または第３項目のそれぞれのみならず、第１項目、第２項目及び第３項目の中で２つ以上から提示することができるすべての項目の組み合わせを意味する。
第１、第２などがさまざまな構成要素を記述するために使用されるが、これらの構成要素は、これらの用語によって制限されない。これらの用語は、ただ一つの構成要素を他の構成要素と区別するために使用されるものである。したがって、以下に記載されている第１構成要素は、本発明の技術的思想内で第２構成要素であることもある。
本発明のいくつかの実施例のそれぞれの特徴が部分的または全体的に互いに結合または組み合わせ可能で、技術的に様々な連動と駆動が可能であり、各実施例が互いに独立して実施可能であり、連関関係で一緒に実施することもできる。
以下、添付の図を参照して、本発明の実施例を詳細に説明する。
図１は、本発明に係る酸化物薄膜トランジスタの一実施例の断面図である。
本発明に係る酸化物薄膜トランジスタは、図１に示すように、金属を含んだ金属絶縁膜１１３、前記金属絶縁膜１１３と隣接している結晶性酸化物半導体１１４、金属からなるゲート１１８、前記結晶性酸化物半導体１１４と前記ゲート１１８との間に備えられるゲート絶縁膜１１７、前記結晶性酸化物半導体１１４の一側端に備えられた第１導体部１１５及び前記結晶性酸化物半導体１１４の他側端に備えられた第２導体部１１６を備える。
特に、図１に示す本発明に係る酸化物薄膜トランジスタは、基板１１１、前記基板上に備えられるバッファ１１２、前記バッファ１１２上に備えられ金属を含んだ金属絶縁膜１１３、前記金属絶縁膜１１３上に備えられる結晶性酸化物半導体１１４、前記結晶性酸化物半導体１１４上に備えられるゲート絶縁膜１１７、前記ゲート絶縁膜１１７上に備えられるゲート１１８、前記結晶性酸化物半導体１１４の一側端に備えられた第１導体部１１５、前記結晶性酸化物半導体１１４の他側端に備えられた第２導体部１１６、前記ゲート絶縁膜１１７と前記ゲート１１８と前記第１導体部１１５と前記第２導体部１１６と前記バッファ１１２をカバーする絶縁膜１１９、前記絶縁膜１１９上に備えられ前記絶縁膜１１９に形成された第１コンタクトホール１２２を通じて前記第１導体部１１５と接続する第１電極１２０および、前記絶縁膜１１９上に備えられ前記絶縁膜１１９に形成された第２コンタクトホール１２３を通じて前記第２導体部１１６と接続する第２電極１２１を備える。
前記基板１１１は、ガラス基板またはプラスチック基板であり得る。
前記バッファ１１２は、無機膜または有機膜であり得る。前記バッファ１１２は、省略することができる。
前記金属絶縁膜１１３には、マグネシウム（Mg）の金属反応性（Reactivity）よりも低く、鉛（Pb）の金属反応よりも高い金属反応性を有する金属、例えば、アルミニウム（Al）、チタン（Ti）、クロム（Cr）、ニッケル（Ni）、モリブデン-チタン合金（MoTi）のうち少なくとも１つを含むことができる。
前記結晶性酸化物半導体１１４は、例えば、インジウム（In）、ガリウム（Ga）、亜鉛（Zn）および酸素（O）からなるIGZO（InGaZnO）、IZO（InZnO）、IGO（InGaO）、InO中のいずれか一つであり得る。前記結晶性酸化物半導体は、インジウム（In）を多く含むことができ、これにより、前記結晶性酸化物半導体は、高移動度を有することができる。
前記結晶性酸化物半導体１１４は、前記金属絶縁膜１１３の平面に平行な方向に整列することができる。すなわち、前記結晶性酸化物半導体１１４は、一側方向に配置して方向性を有している。例えば、前記の結晶性酸化物半導体１１４は、C-軸に整列することができる。
例えば、インジウム（In）、ガリウム（Ga）、亜鉛（Zn）が有機金属化学蒸着（MOCVD：Metal Organic Chemical Vapor Deposition）（以下、単にMOCVDとする）方式を用いて、前記金属上に蒸着されると、アモルファス酸化物半導体が形成される。
前記アモルファス酸化物半導体に熱が加わると、前記アモルファス酸化物半導体と前記金属の間に酸化および還元反応が発生する。これにより、前記金属は、不導体である金属絶縁膜１１３に変わる。また、前記アモルファス酸化物半導体は、前記金属絶縁膜１１３表面から一定の方向性を有するように配置され、これにより、方向性を有する前記結晶性酸化物半導体１１４が形成される。
すなわち、本発明では、MOCVDを用いて、所望する方向への方向性を有する前記結晶性酸化物半導体１１４を形成することができる。以後、前記の結晶性酸化物半導体１１４をシード（seed）としてインジウム（In）、ガリウム（Ga）、亜鉛（Zn）および酸素（O）を蒸着することによって、前記結晶性酸化物半導体１１４の高さが増加し得る。詳しく説明すると、本発明では、MOCVD方式を利用して、結晶の方向が制御された前記結晶性酸化物半導体１１４を形成することができる。
方向性を有する前記結晶性酸化物半導体１１４は、高移動度および高信頼性を有している
たとえば、IGZO系酸化物半導体の場合には、c-軸整列された結晶質膜で欠陥状態（defect state）が減少し得、in-plane carrier transportによる信頼性および移動度が向上し得る。すなわち、前記結晶性酸化物半導体１１４では、結晶が一定の方向性を有して形成されることによって、前記結晶性酸化物半導体１１４の移動度および信頼性が改善され得る。
特に、結晶方向が制御された前記結晶性酸化物半導体１１４を形成するために、本発明では、酸素との反応が強いTiまたはMoTiのような金属を使用することができる。前記したように、前記金属は、前記熱処理の過程で、前記金属絶縁膜１１３に変わる。
前記ゲート絶縁膜１１７および前記ゲート１１８は、一般的な酸化物半導体に適用されるゲート絶縁膜と同じ物質で形成することができる。
前記ゲート絶縁膜１１７および前記ゲート１１８を形成するためのエッチング工程では、前記結晶性酸化物半導体１１４がプラズマなどに露出することによって、前記結晶性酸化物半導体１１４の前記一側端及び前記他側端が導体化される。これにより、前記第１導体部１１５及び前記第２導体部１１６が形成される。
前記絶縁膜１１９は、前記ゲート絶縁膜１１７と前記ゲート１１８と前記第１導体部１１５と前記第２導体部１１６と前記バッファ１１２をカバーする。
前記第１電極１２０は、前記絶縁膜１１９上に備えられ、前記絶縁膜１１９に形成された第１コンタクトホール１２２を通じて前記第１導体部１１５と接続する。
前記第２電極１２１は、前記絶縁膜１１９上に備えられ、前記絶縁膜１１９に形成された第２コンタクトホール１２３を通じて前記第２導体部１１６と接続する。
図２〜図４は、図１に示した酸化物薄膜トランジスタを製造する方法を示す例示図である。以下の説明の中で、図１を参照して説明した内容と同一または類似の内容については、説明を省略するか、または簡単に説明する。
まず、図２に示すように、前記基板１１１に前記バッファ１１２が備えられ、前記バッファ１１２上に金属１１３ａが形成される。
前記金属１１３ａは、アルミニウム（Al）、チタン（Ti）、クロム（Cr）、ニッケル（Ni）、モリブデン-チタン合金（MoTi）のうちの少なくとも一つであり得る。特に、前記金属１１３ａには、酸素との結合力が強いTiまたはMoTiを使用することができる。
前記金属１１３ａは、スパッタリング工程によって形成することができる。
次に、図２に示すように、前記金属１１３ａ上にMOCVDを利用してアモルファス酸化物半導体１１４ａを形成する。
前記アモルファス酸化物半導体１１４ａは、例えば、インジウム（In）、ガリウム（Ga）、亜鉛（Zn）および酸素（O）で構成されたIGZO（InGaZnO）、IZO（InZnO）、IGO（InGaO）、InO中のいずれかであり得る。
次に、図３に示すように、前記アモルファス酸化物半導体１１４ａ及び前記金属１１３ａに熱を加える。前記熱により、前記アモルファス酸化物半導体１１４ａと、前記金属１１３ａとの間で酸化還元反応が起こる。
前記酸化および還元反応により、前記金属１１３ａは、前記金属絶縁膜１１３に変わり、前記アモルファス酸化物半導体１１４ａは、いずれかの方向、例えば、前記金属絶縁膜１１３の表面に平行な方向に方向性を有する前記結晶性酸化物半導体１１４に変わる。
すなわち、本発明によれば、MOCVD及び熱処理を用いて、任意の方向への方向性を有する前記結晶性酸化物半導体１１４を前記金属絶縁膜１１３上に形成することができる。以後、前記の結晶性酸化物半導体１１４をシード（seed）として、インジウム（In）、ガリウム（Ga）、亜鉛（Zn）および酸素（O）などをMOCVD工程を通じて前記結晶性酸化物半導体１１４にさらに蒸着することにより、前記結晶性酸化物半導体１１４の高さが増加し得る。
特に、本発明では、前記金属１１３ａと酸素の反応を利用することで、特定の方向に整列した前記結晶性酸化物半導体１１４を形成することができる。
また、前記MOCVD工程により前記結晶性酸化物半導体１１４の結晶方向を制御することができる。
次に、前記結晶性酸化物半導体上にゲート絶縁膜物質を蒸着する。
次に、ゲート絶縁膜物質上にゲート物質を蒸着する。
次に、前記ゲート絶縁膜物質と前記ゲート物質をエッチングすることにより、図4に示すように、ゲート絶縁膜１１７とゲート１１８を形成する。
前記ゲート絶縁膜１１７と前記ゲート１１８を形成するための前記エッチング工程中に、前記結晶性酸化物半導体１１４の中で前記ゲート絶縁膜１１７と前記ゲート１１８によってカバーされない領域が、プラズマなどに露出することにより、導体化する。これにより、図4に示したように、前記結晶性酸化物半導体１１４の一側端部には、第１導体部１１５が形成され、前記結晶性酸化物半導体１１４の他側端部には、第２導体部１１６が形成される。
次に、前記ゲート絶縁膜１１７と前記ゲート１１８をカバーするように絶縁膜１１９を蒸着する。
次に、前記絶縁膜１１９に、前記結晶性酸化物半導体１１４の一側端に備えられた前記第１導体部１１５を露出させる第１コンタクトホール１２２及び前記結晶性酸化物半導体１１４の他側端に備えられた前記第２導体部１１６を露出させる第２コンタクトホール１２３を形成する。
最後に、前記絶縁膜１１９上に、前記第１コンタクトホール１２２を通じて前記第1導体部１１５と接続した第１電極１２０および前記第２コンタクトホール１２３を通じて前記第２導体部１１６と接続した第２電極１２１を形成する。これにより、図１に示すような本発明に係る酸化物薄膜トランジスタが製造される。
つまり、前記のような工程を通じて、１５０A以下の厚さを有する、前記結晶性酸化物半導体１１４を含む酸化物薄膜トランジスタを形成することができる。図１に示すような構造は、コプラナー構造と呼ばれる。
図5〜図7は、本発明に係る酸化物薄膜トランジスタを製造する方法を示した別の例示図である。以下の説明中、図１〜図４を参照して説明した内容と同一または類似の内容については、説明を省略するか、または簡単に説明する。
まず、図２〜図４を参照して説明した工程を通じて、前記基板１１１上に、前記バッファ１１２、前記金属絶縁膜１１３及び前記結晶性酸化物半導体１１４を形成する。
次に、図５に示すように、前記結晶性酸化物半導体１１４をシード（seed）として、また別の結晶性酸化物半導体１１４ｂを前記結晶性酸化物半導体１１４上に形成する。
前記別の結晶性酸化物半導体１１４ｂは、前記のMOCVD工程を通じて前記酸化物半導体１１４上に形成され、この場合には、前記結晶性酸化物半導体１１４がシード（seed）として用いられる。
すなわち、前記結晶性酸化物半導体１１４をシード（seed）として、インジウム（In）、ガリウム（Ga）、亜鉛（Zn）および酸素（O）などをMOCVDプロセスを通じて前記結晶性酸化物半導体１１４にさらに蒸着することにより、前記結晶性酸化物半導体１１４の高さが増加し得る。
したがって、前記別の結晶性酸化物半導体１１４ｂは、前記結晶性酸化物半導体１１４と同じ結晶性および同じ方向性を有している。これにより、実質的に、前記結晶性酸化物半導体１１４と前記別の結晶性酸化物半導体１１４ｂは、明確に区別されないことがあり得る。
前記工程を通じて、前記結晶性酸化物半導体１１４の高さが増加する。したがって、前記結晶性酸化物半導体１１４の高さは、多様に変更し得る。
次に、前記結晶性酸化物半導体上にゲート絶縁膜物質を蒸着する。
次に、ゲート絶縁膜物質上にゲート物質を蒸着する。
次に、前記ゲート絶縁膜物質と前記ゲート物質をエッチングすることにより、図6に示すように、ゲート絶縁膜１１７とゲート１１８が形成され、前記第１導体部１１５及び前記第２導体部１１６が形成される。
次に、前記ゲート絶縁膜１１７と前記ゲート１１８をカバーするように、絶縁膜１１９を蒸着する。
次に、前記絶縁膜１１９に、前記結晶性酸化物半導体１１４の一側端に備えられた前記第１導体部１１５を露出させる第１コンタクトホール１２２及び前記結晶性酸化物半導体１１４の他側端に備えられた前記第２導体部１１６を露出させる第２コンタクトホール１２３を形成する。
最後に、前記絶縁膜１１９上に、前記第１コンタクトホール１２２を通じて前記第１導体部１１５と接続した第１電極１２０および前記第２コンタクトホール１２３を通じて前記第２導体部１１６と接続した第２電極１２１を形成する。これにより、図７に示すように、本発明に係る酸化物薄膜トランジスタが製造される。
つまり、前記のような工程を通じて、１５０A以上の厚さを有する、前記結晶性酸化物半導体１１４を含む酸化物薄膜トランジスタを形成することができる。
図８〜図１０は、本発明に係る酸化物薄膜トランジスタを製造する方法を示した、さらに別の例示図である。以下の説明中、図１〜図７を参照して説明した内容と同一または類似の内容については、説明を省略するか、または簡単に説明する。特に、以下の説明中、図１〜図７を参照して説明した構成要素と同一の構成要素に対しては、図１〜図７で使用した符号と同一の図面符号を使用する。
本発明に係る酸化物薄膜トランジスタは、前記で説明したように、金属を含んだ金属絶縁膜１１３、前記金属絶縁膜１１３と隣接している結晶性酸化物半導体１１４、金属からなるゲート１１８、前記結晶性酸化物半導体１１４と前記ゲート１１８との間に備えられるゲート絶縁膜１１７、前記結晶性酸化物半導体１１４の一側端に備えられた第１導体部１１５及び前記結晶性酸化物半導体１１４の他側端に備えられた第２導体部１１６を備える。
特に、図１０に示す本発明に係る酸化物薄膜トランジスタでは、前記ゲート１１８は、基板１１１に備えられ、前記ゲート絶縁膜１１７は、前記ゲート上１１８に備えられ、前記結晶性酸化物半導体１１４は、前記ゲート絶縁膜１１７上に備えられ、前記金属絶縁膜１１３は、前記結晶性酸化物半導体１１４上に備えられる。
前記のような構造を有する本発明に係る酸化物薄膜トランジスタの製造方法は、以下の通りである。
まず、図8に示すように、基板１１１上にゲート１１８を形成し、前記ゲート１１８は、ゲート絶縁膜１１７によってカバーされる。
前記ゲート絶縁膜１１７上にMOCVD工程を通じてアモルファス酸化物半導体１１４ａを形成して、前記アモルファス酸化物半導体１１４ａ上に金属１１３ａを形成する。
次に、図９に示すように、前記アモルファス酸化物半導体１１４ａ及び前記金属１１３ａに熱を加える。前記の熱により、前記アモルファス酸化物半導体１１４ａと、前記金属１１３ａとの間で酸化および還元反応が起こる。
前記の酸化および還元反応により、前記金属１１３ａは、金属絶縁膜１１３に変わり、前記アモルファス酸化物半導体１１４ａは、いずれか一つの方向、例えば、前記金属絶縁膜１１３の表面に平行な方向への方向性を有する結晶性酸化物半導体１１４に変わる。
次に、前記結晶性酸化物半導体１１４と前記金属絶縁膜１１３と前記ゲート絶縁膜１１７をカバーするように絶縁膜１１９を蒸着する。
次に、図１０に示すように、前記絶縁膜１１９に、前記結晶性酸化物半導体１１４の一側に備えられた前記第１導体部１１５を露出させる第１コンタクトホール１２２および、前記結晶性酸化物半導体１１４の他側に備えられた前記第２導体部１１６を露出させる第２コンタクトホール１２３を形成する。
前記第１コンタクトホール１２２及び前記第２コンタクトホール１２３を形成するためのエッチング工程により金属絶縁膜１１３の一部もエッチングされる。また、前記第１コンタクトホール１２２及び前記第２コンタクトホール１２３を形成するためのエッチング工程で、前記結晶性酸化物半導体１１４のうち、前記第１コンタクトホール１２２及び前記第２コンタクトホール１２３によって露出した領域が、プラズマなどに露出することにより、導体化する。これにより、図１０に示したように、前記結晶性酸化物半導体１１４のうち、前記第１コンタクトホール１２２が形成された領域には、前記第１導体部１１５が形成され、前記第２コンタクトホール１２３が形成された領域には、前記第２導体部１１６が形成される。
最後に、前記絶縁膜１１９上に、前記第１コンタクトホール１２２を通じて前記第１導体部１１５と接続した第１電極１２０および前記第２コンタクトホール１２３を通じて前記第２導体部１１６と接続した第２電極１２１を形成する。これにより、図１０に示すような本発明に係る酸化物薄膜トランジスタが製造される。
つまり、前記のような工程を通じて、１５０A以下の厚さを有する前記結晶性酸化物半導体１１４を含む酸化物薄膜トランジスタを形成することができる。図１０に示すような構造は、ボトムゲート（Bottom Gate）構造と呼ばれる。
前記のような工程を通じて製造された本発明に係る酸化物薄膜トランジスタは、図１０に示すように、前記基板１１１に備えられたゲート１１８、前記ゲート１１８をカバーするゲート絶縁膜１１７、前記ゲート絶縁膜１１７上に備えられる結晶性酸化物半導体１１４、前記結晶性酸化物半導体１１４上に備えられ金属を含んだ金属絶縁膜１１３、前記結晶性酸化物半導体１１４の一側に備えられた前記第１導体部１１５及び前記結晶性酸化物半導体１１４の他側に備えられた前記第２導体部１１６を備える。
図１１は、本発明に係る酸化物薄膜トランジスタのまた別の断面図を示す例示図である。
本発明に係る酸化物薄膜トランジスタは、前記で説明したように、金属を含んだ金属絶縁膜１１３、前記金属絶縁膜１１３と隣接している結晶性酸化物半導体１１４、金属からなるゲート１１８、前記結晶性酸化物半導体１１４と前記ゲート１１８との間に備えられるゲート絶縁膜１１７、前記結晶性酸化物半導体１１４の一側端に備えられた第１導体部１１５及び前記結晶性酸化物半導体１１４の他側端に備えられた第２導体部１１６を備える。
特に、図１１に示す本発明に係る酸化物薄膜トランジスタにおいて、前記ゲート１１８は、基板１１１に備えられ、前記ゲート絶縁膜１１７は、前記ゲート上１１８に備えられ、前記結晶性酸化物半導体１１４は、前記ゲート絶縁膜１１７上に備えられ、前記金属絶縁膜１１３は、前記結晶性酸化物半導体１１４上に備えられる。
前記のような構造を有する本発明に係る酸化物薄膜トランジスタの製造方法は、以下の通りである。
本発明に係るまた別の酸化物薄膜トランジスタの製造方法は、図１０に示した酸化物薄膜トランジスタの製造方法と類似している。
例えば、図９に示すように、前記アモルファス酸化物半導体１１４ａ及び前記金属１１３ａに熱を加えると、前記の熱により、前記アモルファス酸化物半導体１１４ａと、前記金属１１３ａとの間で酸化と還元反応が起こる。前記酸化および還元反応により、前記金属１１３ａは、金属絶縁膜１１３に変わり、前記アモルファス酸化物半導体１１４ａは、いずれか一つの方向、例えば、前記金属絶縁膜１１３の表面に平行な方向への方向性を有する結晶性酸化物半導体１１４に変わる。以後、図１０に示すように、第１コンタクトホール１２２及び前記第２コンタクトホール１２３を通じて前記第１電極１２０および前記第２電極１２１を、前記第１導体部１１５および前記第２導体部１１６と接続することができる。
しかし、図１１に示す酸化物薄膜トランジスタでは、図９に示した工程の後に、前記第１導体部１１５及び前記第２導体部１１６を形成する過程が行われる。
例えば、マスクを利用して、前記第１導体部１１５及び前記第２導体部１１６が形成される領域に備えられた金属絶縁膜１１３がエッチングされ、前記結晶性酸化物半導体１１４のうち、前記エッチング工程によって露出した領域がプラズマ等により露出することにより、前記第１導体部１１５及び前記第２導体部１１６が形成される。
前記第１導体部１１５に前記第１電極１２０が接続し、前記第２導体部１１６に前記第２電極１２１が接続することにより、図１１に示すような酸化物薄膜トランジスタを製造することができる。
図１２は、本発明に係る表示装置の構成を示す例示図であり、図１３は、本発明による表示パネルに備えられたピクセルの例示図であり、図１４は、本発明による表示パネルに備えられたピクセルの別の例示図である。
本発明に係る表示装置は、図１２に示すように、ゲートライン（GL1 to GLg）とデータライン（DL1 to DLd）によって定義されるピクセル１１０が形成されており、映像が出力される本発明による表示パネル１００、前記表示パネル１００に備えられた前記ゲートライン（GL1 to GLg）に順次にゲートパルスを供給するゲートドライバ２００、前記表示パネル１００に備えられた前記データライン（DL1 to DLd）にデータ電圧を供給するデータドライバ３００および前記ゲートドライバ２００と前記データドライバ３００を制御する制御部４００を備える。
まず、表示パネル１００は、ゲートパルスが供給される前記ゲートライン（GL1 to GLg）、データ電圧が供給される前記データライン（DL1 to DLd）および前記ゲートライン（GL1 to GLg）と前記データライン（Dl1 to DLd）によって定義されるピクセル１１０を含み、前記ピクセルのそれぞれには、本発明による酸化物薄膜トランジスタが少なくとも一つ備えられる。
前記表示パネル１００は、液晶表示装置に適用される液晶表示パネルであり得、有機発光表示装置に適用される有機発光表示パネルでもあり得る。
前記表示パネル１００が、前記液晶表示パネルである場合には、前記表示パネル１００に備えられた各ピクセル１１０には、液晶を駆動するスイッチング素子として利用される1つの前記酸化物薄膜トランジスタが備えられる。
例えば、図１３には、液晶表示パネルの一つのピクセルが示されている。前記ピクセルには、データライン（DL）とピクセル電極との間に接続される本発明による酸化物薄膜トランジスタ（TFT）が備えられる。前記酸化物薄膜トランジスタ（TFT）のゲートは、前記ゲートライン（GL）と接続される。
前記ピクセル電極に供給されるデータ電圧と共通電極に供給される共通電圧（Vcom）によって液晶の屈折率が変化し、それに応じて、液晶の光透過率が変化し、光透過率を制御することによって、光の明るさを制御することができる。この場合には、前記の共通電極と前記ピクセル電極上には、前記のデータ電圧を維持させるためのストレージキャパシタンス（Cst）が形成される。
前記表示パネル１００が、前記有機発光表示パネルである場合には、前記表示パネル１００に備えられた各ピクセル１１０には、図１４に示すように、光を出力する有機発光ダイオード（OLED）および前記有機発光ダイオード（OLED）を駆動するためのピクセル駆動部（PDC）が備えられる。
前記ピクセル１１０のそれぞれには、前記ピクセル駆動部（PDC）に駆動信号を供給する信号ライン（DL、EL、GL、PLA、PLB、SL、SPL）が形成され得る。
前記ピクセル駆動（PDC）は、例えば、図１４に示すように、ゲートライン（GL）およびデータライン（DL）と接続したスイッチングトランジスタ（Tsw1）、前記スイッチングトランジスタ（Tsw1）を通じて送信されたデータ電圧（Vdata）によって、前記有機発光ダイオード（OLED）に出力する電流の大きさを制御する駆動トランジスタ（Tdr）及び前記駆動トランジスタ（Tdr）の特性を感知するためのセンシングトランジスタ（Tsw2）を含むことができる。前記ゲートライン（GL）には、ゲートパルスおよびゲートロー信号が供給される。前記ゲートパルスとゲートロー信号を総称して、ゲート信号（VG）とする。前記センシングトランジスタ（Tsw2）のゲートと接続したスキャンパルスライン（SPL）には、スキャンパルスおよびスキャンロー信号が供給される。前記スキャンパルス及び前記スキャンロー信号を総称してスキャン制御信号（SS）とする。
前記スイッチングトランジスタ（Tsw1）、駆動トランジスタ（Tdr）及び前記センシングトランジスタ（Tsw2）は、前記で説明した本発明に係る酸化物薄膜トランジスタであり得る。
前記ピクセル駆動（PDC）には、前記トランジスタ以外にも、異なるトランジスタをさらに備えることができ、前記ピクセル駆動（PDC）にさらに備えられるトランジスタも、本発明に係る酸化物薄膜トランジスタであり得る。
次に、前記制御部４００は、外部システムから供給されるタイミング信号、例えば、垂直同期信号、水平同期信号およびクロックなどを利用して、前記ゲートドライバ２００を制御するためのゲート制御信号（GCS）と、前記データドライバ３００を制御するためのデータ制御信号（DCS）を出力する。前記制御部４００は、前記外部システムから入力する入力映像データをサンプリングした後、これを再整列し、再整列したデジタル映像データ（Data）を、前記のデータドライバ３００に供給する。
次に、前記のデータドライバ３００は、前記制御部４００から入力した前記映像データ（Data）をアナログデータ電圧に変換して、前記ゲートライン（GL）に前記ゲートパルス（GP）が供給される１水平期間ごとに１水平ライン分のデータ電圧（Vdata）を前記データライン（DL1 to DLd）に供給する。
最後に、前記ゲートドライバ２００は、前記制御部４００から入力する前記ゲート制御信号に応答して、前記表示パネル１００の前記ゲートライン（GL1 to GLg）にゲートパルスを順次に供給する。これにより、前記ゲートパルスが入力するそれぞれのピクセルに形成されている酸化物薄膜トランジスタがターンオンして、各ピクセル１１０に映像を出力することができる。前記ゲートドライバ２００は、前記表示パネル１００と独立するように形成して、さまざまな方法で表示パネル１００と電気的に接続することができるが、前記表示パネル１００の前記非表示領域に実装されるゲートインパネル（Gate In Panel：GIP）方式で構成することもできる。
本発明が属する技術分野の当業者は、本発明がその技術的思想や必須的な特徴を変更せず、他の具体的な形で実施することができることを理解できるだろう。従って、以上で記述した実施例は、すべての面で例示的なものであり、限定的なものではないものと理解されなければならない。本発明の範囲は、前記の詳細な説明ではなく、後述する特許請求の範囲によって示され、特許請求の範囲の意味及び範囲そしてその等価概念から導出されるすべての変更または変形された形態が、本発明の範囲に含まれるものと解釈されなければならない。
１００ パネル、１１０ ピクセル、２００ ゲートドライバ、３００ データドライバ、４００ 制御部。

Claims (10)

  1. 金属を含んだ金属絶縁膜と、
    前記金属絶縁膜と隣接している結晶性酸化物半導体と、
    金属からなるゲートと、
    前記結晶性酸化物半導体と前記ゲートとの間に備えられるゲート絶縁膜と、
    前記結晶性酸化物半導体の一側端に備えられた第１導体部と、
    前記結晶性酸化物半導体の他側端に備えられた第２導体部と、
    を含む酸化物薄膜トランジスタ。
  2. 前記金属絶縁膜は、基板に備えられ、
    前記結晶性酸化物半導体は、前記金属絶縁膜上に備えられ、
    前記ゲート絶縁膜は、前記結晶性酸化物半導体上に備えられ、
    前記ゲートは、前記ゲート絶縁膜上に備えられる
    請求項１に記載の酸化物薄膜トランジスタ。
  3. 前記ゲートは、基板に備えられ、
    前記ゲート絶縁膜は、前記ゲート上に備えられ、
    前記結晶性酸化物半導体は、前記ゲート絶縁膜上に備えられ、
    前記金属絶縁膜は、前記結晶性酸化物半導体上に備えられる
    請求項１に記載の酸化物薄膜トランジスタ。
  4. 前記結晶性酸化物半導体は、一側方向に配置して方向性を有している
    請求項１に記載の酸化物薄膜トランジスタ。
  5. 前記金属絶縁膜は、アルミニウム（Al）、チタン（Ti）、クロム（Cr）、ニッケル（Ni）、モリブデン-チタン合金（MoTi）の中のいずれか一つを含む
    請求項１に記載の酸化物薄膜トランジスタ。
  6. ゲートパルスが供給されるゲートラインと、
    データ電圧が供給されるデータラインと、
    前記ゲートラインと前記データラインによって定義されるピクセルと
    を含み、
    前記ピクセルのそれぞれには、請求項１に記載された酸化物薄膜トランジスタを少なくとも１つ備えている
    表示パネル。
  7. 請求項６に記載された表示パネルと、
    前記表示パネルに備えられたゲートラインにゲートパルスを供給するゲートドライバと、
    前記表示パネルに備えられたデータラインにデータ電圧を供給するデータドライバと、
    前記ゲートドライバと前記データドライバを制御する制御部と
    を含む表示装置。
  8. 金属と酸化物半導体を蒸着する工程と、
    前記金属とアモルファスを有する前記酸化物半導体に熱を加え、前記酸化物半導体を結晶性酸化物半導体に変換させる工程と、
    前記結晶性酸化物半導体に第１電極と第２電極を接続する工程と
    を含む酸化物薄膜トランジスタの製造方法。
  9. 前記金属と前記酸化物半導体を蒸着する工程は、
    基板に金属を蒸着させる工程と、
    有機金属化学蒸着（MOCVD）方式を利用して、前記金属上に酸化物半導体を蒸着する工程と
    を含み、
    前記結晶性酸化物半導体に前記第１電極と前記第２電極を接続する工程は、
    前記結晶性酸化物半導体上にゲート絶縁膜物質を蒸着する工程と、
    前記ゲート絶縁膜物質上にゲート物質を蒸着する工程と、
    前記ゲート絶縁膜物質と前記ゲート物質をエッチングしてゲート絶縁膜とゲートを形成する工程と、
    前記ゲート絶縁膜と前記ゲートをカバーするように絶縁膜を蒸着する工程と、
    前記絶縁膜に、前記結晶性酸化物半導体の一側端に備えられた第１導体部を露出させる第１コンタクトホール及び前記結晶性酸化物半導体の他側端に備えられた第２導体部を露出させる第２コンタクトホールを形成する工程と、
    前記絶縁膜上に、前記第１コンタクトホールを通じて前記第１導体部と接続した第１電極および前記第２コンタクトホールを通じて前記第２導体部と接続した第２電極を形成する工程と
    を含む、請求項８に記載の酸化物薄膜トランジスタの製造方法。
  10. 前記金属と前記酸化物半導体を蒸着する工程は、
    基板にゲートを蒸着させる工程と、
    前記ゲートをカバーするように、ゲート絶縁膜を蒸着させる工程と、
    前記ゲート絶縁膜上に有機金属化学蒸着（MOCVD）方式を利用して、前記金属上に酸化物半導体を蒸着する工程と、
    前記酸化物半導体上に金属を蒸着させる工程と
    を含み、
    前記結晶性酸化物半導体に前記第１電極と前記第２電極を接続する工程は、
    前記結晶性酸化物半導体の一側に備えられた第１導体部を第１電極と接続させ、前記結晶性酸化物半導体の他側に備えられた第２導体部を第２電極と接続させる工程
    を含む、請求項８に記載の酸化物薄膜トランジスタの製造方法。
JP2017247829A 2016-12-30 2017-12-25 酸化物薄膜トランジスタ及びその製造方法と、これを用いた表示パネルおよび表示装置 Active JP6649353B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0184468 2016-12-30
KR1020160184468A KR20180079086A (ko) 2016-12-30 2016-12-30 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치

Publications (2)

Publication Number Publication Date
JP2018110227A true JP2018110227A (ja) 2018-07-12
JP6649353B2 JP6649353B2 (ja) 2020-02-19

Family

ID=62568037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017247829A Active JP6649353B2 (ja) 2016-12-30 2017-12-25 酸化物薄膜トランジスタ及びその製造方法と、これを用いた表示パネルおよび表示装置

Country Status (5)

Country Link
US (1) US10453944B2 (ja)
JP (1) JP6649353B2 (ja)
KR (1) KR20180079086A (ja)
CN (1) CN108269853B (ja)
DE (1) DE102017130736B4 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242406A (zh) * 2020-10-09 2021-01-19 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146694A (ja) * 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2012256871A (ja) * 2011-05-19 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2016184771A (ja) * 2012-08-03 2016-10-20 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
US9285923B2 (en) * 2012-12-19 2016-03-15 Sharp Laboratories Of America, Inc. Touch sensitive display system
US9768316B2 (en) * 2013-07-16 2017-09-19 Sumitomo Metal Mining Co., Ltd. Oxide semiconductor thin film and thin film transistor
CN104241299B (zh) * 2014-09-02 2017-02-15 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及结构
US9285913B1 (en) * 2014-12-31 2016-03-15 Lg Display Co., Ltd. Display device and driving method thereof
KR102284296B1 (ko) * 2015-01-13 2021-08-03 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US10332968B2 (en) * 2015-06-29 2019-06-25 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
WO2017018241A1 (ja) * 2015-07-24 2017-02-02 シャープ株式会社 表示装置およびその駆動方法
WO2017064590A1 (en) * 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN106098560B (zh) * 2016-06-22 2019-03-12 深圳市华星光电技术有限公司 顶栅型薄膜晶体管的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146694A (ja) * 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2012256871A (ja) * 2011-05-19 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2016184771A (ja) * 2012-08-03 2016-10-20 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JP6649353B2 (ja) 2020-02-19
KR20180079086A (ko) 2018-07-10
CN108269853B (zh) 2020-12-11
CN108269853A (zh) 2018-07-10
DE102017130736A1 (de) 2018-07-05
US10453944B2 (en) 2019-10-22
US20180190798A1 (en) 2018-07-05
DE102017130736B4 (de) 2021-12-09

Similar Documents

Publication Publication Date Title
KR102595359B1 (ko) 디스플레이 장치
US10446636B2 (en) Organic light emitting diode display device and method for manufacturing the same
CN108122500B (zh) 晶体管基板、有机发光显示面板及有机发光显示装置
US20160163769A1 (en) Organic light emitting display device and method of manufacturing the same
US10062864B2 (en) Organic light emitting display panel and method of manufacturing the same
JP2016178299A (ja) 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
US10777772B2 (en) Panel, transistor and electronic device
KR20220004836A (ko) 표시 장치
JP6649353B2 (ja) 酸化物薄膜トランジスタ及びその製造方法と、これを用いた表示パネルおよび表示装置
CN113130659B (zh) 薄膜晶体管、其制造方法以及包括其的显示设备
US11276710B2 (en) Panel, electronic device and transistor
KR102601136B1 (ko) 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
US11588027B2 (en) Thin film transistor, and display panel and display apparatus using the same
KR102599741B1 (ko) 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치
US20240055532A1 (en) Display apparatus
US20240049533A1 (en) Fiber-woven display device and manufacturing method thereof
US20230072208A1 (en) Thin film transistor and display device comprising the same
KR102658411B1 (ko) 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
KR20240057965A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20230052098A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20230086883A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20140076997A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171225

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180531

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200116

R150 Certificate of patent or registration of utility model

Ref document number: 6649353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250