JP2018106809A - 集積回路装置、蛍光表示管、表示装置、電源停止制御方法 - Google Patents

Abstract

【課題】電源遮断時においてアノードの駆動回路に不要電流が流れることの防止を図り、アノード誤点灯の防止及び回路安全性の向上を図る。【解決手段】電子を放出するフィラメントと、電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、アノードと前記フィラメントとの間に配置された電極であるグリッドとを少なくとも有する蛍光表示管と、第一電圧により動作し、第一電圧よりも高圧な第二電圧をアノードに対し駆動電圧として印加するアノード駆動部と、第二電圧をグリッドに対し駆動電圧として印加するグリッド駆動部と、電源遮断条件の成立に応じて第二電圧の停止制御が行われた後においてもグリッド駆動部によるグリッドの駆動を継続させる制御部とを備える。【選択図】図７

Description

本発明は、蛍光表示管が備える集積回路装置、蛍光表示管、及び蛍光表示管を備えた表示装置とその電源停止制御方法に関し、特には、電源遮断条件の成立に応じて蛍光表示管が有するアノード及びグリッドの駆動電圧生成動作を停止させる制御技術に関する。

各種情報を表示する表示デバイスとして、蛍光表示管（ＶＦＤ：Vacuum Fluorescent Display）が広く知られている。
周知のように蛍光表示管は、電子を放出するフィラメント（直熱形カソード）と、電子の移動を制御するアノード電極上に蛍光体が形成されたアノードが密封容器内に配置される。フィラメントに電圧を印加し加熱させることで熱電子を放出させ、熱電子をアノード上の蛍光体に衝突させることでアノードが点灯される。アノードは、所定のパターンで配列されており、点灯対象とするアノードに対して選択的に駆動電圧（直流電圧）を印加することで、該アノードの蛍光体のみがフィラメントより放出された熱電子によって励起発光され、所要の情報表示が実現される。

また、蛍光表示管としては、フィラメントから放出された熱電子を加速させるグリッドが、密封容器内においてフィラメントとアノードとの間に配置されたタイプのものがある（例えば下記特許文献１を参照）。この場合、所要のアノードを点灯させるにあたっては、該アノードと、該アノードに対して設けられたグリッドの双方に駆動電圧を印加する。

蛍光表示管において、アノードの駆動回路には、点灯対象とするアノードに選択的に駆動電圧を印加するためのロジック回路が設けられている。ロジック回路の動作電圧（ロジック電圧）は比較的低圧（例えば５Ｖ程度）とされ、アノードやグリッドの駆動電圧はロジック電圧よりも高圧（例えば３０Ｖ程度）とされている。

ロジック電圧、及びアノードやグリッドの駆動電圧は、例えば蛍光表示管を搭載する表示装置に設けられた電源回路により生成される。或いは、アノードやグリッドの駆動に比較的高電圧を要する場合には、蛍光表示管に設けられた昇圧回路が上記電源回路からの入力電圧に基づいて駆動電圧を生成する。

なお、関連する従来技術については下記特許文献２を挙げることができる。特許文献２には、蛍光表示管における発光制御のための直流電圧Ｖを生成する整流平滑回路が平滑コンデンサＣを備えることが開示されている。

特開２００７−６５０７４号公報 特開２０１０−７２５２５号公報

ここで、蛍光表示管においては、電源投入時や電源遮断時において上記のロジック電圧と駆動電圧とを所定の順序でオン、オフすることが行われている。具体的に、アノードの駆動回路においては、ロジック電圧により動作するスイッチング素子が比較的高圧な駆動電圧をスイッチングするため、ロジック電圧がオフされた状態で駆動電圧がオンの状態であると、スイッチング素子に意図しない電流（以下「不要電流」と表記）が流れる虞がある。このような不要電流はアノードの瞬間的な誤点灯を引き起こす可能性があり、また不要電流が流れることは回路安全性を高める上で望ましくない。そのため、電源投入時にはロジック電圧をオンした上で駆動電圧をオンとし、電源遮断時には駆動電圧をオフした上でロジック電圧をオフすることで、駆動電圧のみがオンの状態となることの防止を図っている。

しかしながら、駆動電圧を生成する電源回路、或いは駆動電圧として昇圧電圧を用いる場合における昇圧回路には、出力段に平滑コンデンサが備えられているため、電源遮断時に駆動電圧を先にオフしても、該平滑コンデンサの蓄積電荷により駆動電圧値は即座に低下せず、結果、ロジック電圧がオフの状態で駆動電圧がオン状態となる事態が生じ得る。特に、昇圧した駆動電圧を用いる場合には平滑コンデンサへの蓄積電荷も大きくなることから、上記の不要電流が流れる可能性が高まってしまう。

本発明は上記の事情に鑑み為されたものであり、電源遮断時においてアノードの駆動回路に不要電流が流れることの防止を図り、アノード誤点灯の防止及び回路安全性の向上を図ることを目的とする。

本発明に係る集積回路装置は、電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードと前記フィラメントとの間に配置された電極であるグリッドと、前記アノード及び前記グリッドの駆動制御を行う集積回路装置と、を備えた蛍光表示管における前記集積回路装置であって、第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、電源遮断条件の成立に応じて前記第二電圧の電圧生成動作の停止制御が行われた後においても前記グリッド駆動部による前記グリッドの駆動を継続させる制御部と、を備えるものである。

これにより、第二電圧の停止制御後、第二電圧用の出力コンデンサにおける蓄積電荷がグリッドを介して放電される。

上記した本発明に係る集積回路装置においては、前記制御部は、前記第二電圧の前記停止制御後、前記第一電圧の電圧生成動作の停止制御が行われる前に前記グリッドの駆動を停止させる構成とすることが可能である。

これにより、グリッドの駆動が停止される前に第一電圧が停止されることの防止が図られる。

上記した本発明に係る集積回路装置においては、前記制御部は、前記電源遮断条件の成立に応じて前記アノード駆動部による前記アノードの駆動を停止させる構成とすることが可能である。

これにより、グリッドを介した放電に伴いアノードが点灯してしまうことの防止が図られる。

上記した本発明に係る集積回路装置においては、前記制御部は、前記第二電圧の前記停止制御から一定時間経過後に前記グリッドの駆動を停止させる構成とすることが可能である。

これにより、グリッドを介した放電期間は固定期間とされる。

上記した本発明に係る集積回路装置においては、前記制御部は、前記第二電圧の検出値に基づいて前記グリッドの駆動停止タイミングを制御する構成とすることが可能である。

これにより、経年変化等によりグリッドを介した放電特性が変化した場合であっても、第二電圧値が十分に低下するまで放電を停止させないことが可能とされる。

また、本発明に係る蛍光表示管は、電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードと前記フィラメントとの間に配置された電極であるグリッドと、第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、電源遮断条件の成立に応じて前記第二電圧の電圧生成動作の停止制御が行われた後においても前記グリッド駆動部による前記グリッドの駆動を継続させる制御部と、を備えるものである。

また、本発明に係る表示装置は、電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードと前記フィラメントとの間に配置された電極であるグリッドと、を少なくとも有する蛍光表示管と、第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、電源遮断条件の成立に応じて、前記第二電圧、前記第一電圧の順で電圧生成動作の停止制御を行うと共に、前記第二電圧の前記停止制御後においても前記グリッド駆動部による前記グリッドの駆動を継続させる制御部と、を備えるものである。

また、本発明に係る電源停止制御方法は、電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードと前記フィラメントとの間に配置された電極であるグリッドとを少なくとも有する蛍光表示管と、第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、電源遮断条件の成立に応じて、前記第二電圧、前記第一電圧の順で電圧生成動作の停止制御を行う制御部と、を備えた表示装置における電源停止制御方法であって、前記制御部が、前記第二電圧の前記停止制御後においても前記グリッド駆動部による前記グリッドの駆動を継続させるものである。

上記本発明に係る蛍光表示管、表示装置、電源停止制御方法によっても、上記した本発明に係る集積回路装置と同様の作用が得られる。

本発明によれば、電源遮断時においてアノードの駆動回路に不要電流が流れることの防止を図り、アノード誤点灯の防止及び回路安全性の向上を図ることができる。

実施の形態としての蛍光表示管を備えた表示ユニットの回路構成を示した図である。 蛍光表示管の構造についての説明するための図である。 電源投入／電源遮断時におけるロジック電圧と駆動電圧のオン／オフシーケンスについての説明図である。 実施の形態の蛍光表示管が備えるアノードドライバ部内の駆動回路構成例を示した図である。 アノードドライバ部が備えるレベルシフト回路の内部構成例を示した図である。 アノードドライバ部が備える出力バッファの内部構成例を示した図である。 制御例Ｉとしての電源停止制御の手順を示したフローチャートである。 実施の形態の電源停止制御による効果を説明するための図である。 制御例IIとしての電源停止制御を実現するための表示ユニットの構成例を示した図である。 制御例IIとしての電源停止制御の手順を示したフローチャートである。 蛍光表示管の構成に係る変形例についての説明図である。 同じく、蛍光表示管の構成に係る変形例についての説明図である。

以下、本発明に係る実施の形態について説明する。
なお、説明は以下の順序で行う。
＜１．表示ユニットの構成＞
＜２．実施の形態としての電源停止制御＞
［2-1．制御例Ｉ］
［2-2．制御例II］
＜３．蛍光表示管の構成に係る変形例＞
＜４．実施の形態のまとめ＞
＜５．その他変形例＞

＜１．表示ユニットの構成＞

図１は、実施の形態としての蛍光表示管１を備えた表示ユニット１００の回路構成を示した図である。なお、以下の説明では蛍光表示管を「ＶＦＤ」（Vacuum Fluorescent Display）と表記することもある。

表示ユニット１００は、蛍光表示管１、マイコン（マイクロコンピュータ）１０１、電源回路１０２、抵抗Ｒｏ、コンデンサＣｃ１、Ｃｃ２、及び平滑コンデンサＣｈを備えている。
マイコン１０１は、例えばＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を備えたマイクロコンピュータとして構成され、蛍光表示管１による表示動作を制御する。マイコン１０１は、該表示動作を制御するためのｎ系統（ｎは２以上の自然数）のデジタル信号を蛍光表示管１に対して供給する。

電源回路１０２は、不図示の入力電圧に基づき、蛍光表示管１内に設けられた後述する集積回路装置２に供給されるべき入力電圧ＶＩＮ、及びロジック電圧ＶＤＤを生成する。なお、本例では、ＶＩＮ＝１２Ｖ程度、ＶＤＤ＝５Ｖ程度とされる。

蛍光表示管１は、ＩＣ（Integrated Circuit）チップとして構成された集積回路装置２と、発光による情報表示を行う表示部３とを備えると共に、複数のリード端子Ｔを備えている。

ここで、図２により蛍光表示管１の構造について説明しておく。なお、図２Ａは蛍光表示管１の一部を透視して表した概略透視図、図２Ｂは図２ＡのＡ−Ａ’断面によって切断した蛍光表示管１の概略断面図である。
蛍光表示管１は、表示管基板１ａと表示管基板１ａの表面を覆うカバー部材１ｂとで構成された密封容器１ｃを備え、密封容器１ｃ内においてフィラメント（直熱形カソード）ＦｉとアノードＡｎとグリッドＧｒとを有する表示部３が形成されている。ここで、密閉容器１ｃ内は真空状態とされている。

表示部３において、電子を放出するフィラメントＦｉは複数設けられている（図２Ｂの黒丸部分）。アノードＡｎは、フィラメントＦｉから放出された電子を制御するアノード電極上に蛍光体が形成されて成る。アノードＡｎは、表示管基板１ａ上に例えばパターン印刷により形成され、表示すべき情報に応じた所定のパターンにより配列されている。このように複数のアノードＡｎが所定パターンで配列された部分のことを以下、「アノードパターン部３ａ」と表記する。

本例の蛍光表示管１は、例えば文字や数字等の情報であれば１桁や１文字である等、情報を所定単位ごとに区分して表示させることが可能とされている。図２の例では、単一の数字やアルファベット等の表示を可能とする７セグメント分のアノードＡｎ（７つの独立したアノードＡｎ）によって該所定単位分の表示領域が形成されている。このような所定単位分の表示領域を以下「表示ブロック」と表記する。アノードパターン部３ａにおいては、このような表示ブロックが表示管基板１ａ上に複数配列されている。具体的に本例では、表示ブロックは表示管基板１ａ上において一列に配列されている。
なお、表示ブロックについて、図２Ａに示すような７セグメント分のアノードＡｎの配列パターンはあくまで一例であり、表示ブロックを構成するアノードＡｎの配列パターンは該パターンに限定されるものではない。

グリッドＧｒは、フィラメントＦｉからアノードＡｎに対して放出される電子を加速させるメッシュ状の電極とされ、表示ブロックごとに形成されている。

リード端子Ｔは、表示管基板１ａ上に複数形成されている。これら複数のリード端子Ｔには、フィラメントＦｉやアノードＡｎ、及びグリッドＧｒの駆動に必要とされる各種の電気信号（デジタル信号や電源電圧等）を蛍光表示管１外部より入力するためのリード端子Ｔが含まれる。各リード端子Ｔには導電体によるリードが接続され、該リードを介して蛍光表示管１外部との電気的接続が行われる。

蛍光表示管１において、カバー部材１ｂは例えばガラスで構成され、少なくとも表示管基板１ａと対向する部分が透明とされている。つまり、該透明な部分を介してアノードＡｎの点灯に伴う表示情報を外部より目視することが可能とされている。
蛍光表示管１において情報が表示される側の面（つまり上記透明部分におけるアノードＡｎとの対向面とは逆側の面）を「表面Ｓ１」と表記する。また、蛍光表示管１における表面Ｓ１とは逆側の面を「裏面Ｓ２」と表記する。

蛍光表示管１において、アノードパターン部３ａにおける表示ブロックのうち所望の表示ブロックに情報を表示させる際には、フィラメントＦｉに駆動電圧を印加した状態において、該表示ブロックに対応して設けられたグリッドＧｒと該表示ブロック内の所定のアノードＡｎとに直流電圧を印加する。これにより、該表示ブロックにおける所定のアノードＡｎにおける蛍光体のみがフィラメントＦｉより放出された熱電子によって励起発光され、情報の表示が実現される。

説明を図１に戻す。
蛍光表示管１においては、図２に示した表示部３のアノードＡｎやグリッドＧｒの駆動を行う駆動回路が集積回路装置２内に備えられている。
図２では図示を省略したが、蛍光表示管１においては、集積回路装置２が表示管基板１ａに実装されて、表示部３と共に密閉空間内に位置されている。すなわち、蛍光表示管１は所謂ＣＩＧ（Chip In Glass）−ＶＦＤとして構成されている。

集積回路装置２は、コントローラ２ａ、昇圧部２０、アノードドライバ部２５、グリッドドライバ部２６、アノード端子部２７、及びグリッド端子部２８を有する。なお、アノード端子部２７、グリッド端子部２８は、それぞれアノードドライバ部２５、グリッドドライバ部２６が各アノードＡｎ、各グリッドＧｒを駆動するために必要な複数の端子を包括的に表したものである。

コントローラ２ａは、Ｉ／Ｆデコーダ２１、発振器２２、メモリ２３、及びタイミング制御部２４を有し、昇圧部２０、アノードドライバ部２５、及びグリッドドライバ部２６の動作を制御する。
なお、本例のコントローラ２ａは、電源制御部２９を有しているが、これについては後に改めて説明する。

ここで、蛍光表示管１には、Ｉ／Ｆデコーダ２１がマイコン１０１からの上述したｎ系統のデジタル信号を入力するためのｎ個のデジタル信号リード端子Ｔｉｆ（Ｔｉｆ１〜Ｔｉｆｎ）と、上述した抵抗Ｒｏを発振器２２と接続するための発振器リード端子Ｔｏｓｃとが形成されている。なお、抵抗Ｒｏは、グランドと発振器リード端子Ｔｏｓｃとの間に挿入されている。
また、蛍光表示管１には、昇圧部２０に上述した入力電圧ＶＩＮを入力するための入力電圧リード端子Ｔｖｉと、集積回路装置２に上述したロジック電圧ＶＤＤを入力するためのロジック電圧リード端子Ｔｖｄと、集積回路装置２の接地端子としてのグランドリード端子Ｔｇｎｄと、表示部３におけるフィラメントＦｉに駆動電圧を印加するためのフィラメントリード端子Ｔｆ（Ｔｆ１、Ｔｆ２）が形成されている。なお、図示は省略したが、フィラメントＦｉの駆動電圧は、例えば表示ユニット１００に設けられた対応する電源回路により生成される。本例では、フィラメントＦｉの駆動電圧は直流電圧とされている。

さらに、蛍光表示管１には、上述したコンデンサＣｃ１、Ｃｃ２、及び平滑コンデンサＣｈをそれぞれ昇圧部２０と接続するためのコンデンサリード端子Ｔｃ１１、Ｔｃ１２、Ｔｃ２１、Ｔｃ２２、及び出力電圧リード端子Ｔｃｈが形成されている。図示するようにコンデンサＣｃ１はコンデンサリード端子Ｔｃ１１、Ｔｃ１２間に挿入され、コンデンサＣｃ２はコンデンサリード端子Ｔｃ２１、Ｔｃ２２間に挿入されており、平滑コンデンサＣｈは出力電圧リード端子Ｔｃｈとグランドとの間に挿入されている。

ここで、図１に示すリード端子Ｔの配置位置は、必ずしも実際の配置位置を反映したものではない。

集積回路装置２において、昇圧部２０は、本例ではコンデンサＣｃ１、Ｃｃ２、及び平滑コンデンサＣｈと共にチャージポンプ型昇圧回路を構成するものであり、入力電圧リード端子Ｔｖｉより入力される入力電圧ＶＩＮを昇圧した出力電圧Ｖｏを平滑コンデンサＣｈの両端電圧として得る。本例の昇圧部２０は、コンデンサＣｃ１、Ｃｃ２、及び平滑コンデンサＣｈを用いて、入力電圧ＶＩＮの略３倍（本例では略３６Ｖ）の電圧値による出力電圧Ｖｏを得る。図示は省略するが、本例の昇圧部２０は、コンデンサＣｃ１、Ｃｃ２、平滑コンデンサＣｈの各コンデンサごとに設けられたスイッチを有し、該スイッチのオン／オフ動作により、以下の第一フェーズ、第二フェーズが交互に繰り返されるように構成されている。すなわち、第一フェーズは、コンデンサＣｃ１に入力電圧ＶＩＮの略１倍に応じた電荷が蓄積され、且つコンデンサＣｃ２の充電電荷が平滑コンデンサＣｈに対して放電されるフェーズである。第二フェーズは、コンデンサＣｃ２に対してコンデンサＣｃ１の充電電荷に入力電圧ＶＩＮを上乗せした分の電荷（つまり入力電圧ＶＩＮの略２倍分の電荷）が蓄積されるフェーズである。
なお、昇圧回路の構成としては公知の昇圧動作を行う各種の構成を採り得るものであり、特定の構成に限定されるものではない。

昇圧部２０による出力電圧Ｖｏは、アノードドライバ部２５、グリッドドライバ部２６にそれぞれアノードＡｎ、グリッドＧｒの駆動電圧として供給される。

なお、本例において、昇圧部２０、すなわちチャージポンプ型昇圧回路の構成要素のうちコンデンサＣｃ１、Ｃｃ２、及び平滑コンデンサＣｈを除いた回路部を蛍光表示管１側に内蔵しているのは、表示ユニット１００の製造者、すなわち表示ユニット１００に蛍光表示管１を実装する顧客側における回路実装負担の軽減を図るためである。つまり、この場合の顧客側では、蛍光表示管１を実装する基板に対して昇圧回路全体を実装する必要がなく、コンデンサＣｃ１、Ｃｃ２、及び平滑コンデンサＣｈのみを実装すれば済むものである。

Ｉ／Ｆデコーダ２１は、不図示のシフトレジスタ、カウンタ、ＡＮＤ回路、ＯＲ回路等を組み合わせたロジック回路を有しており、デジタル信号リード端子Ｔｉｆ１〜Ｔｉｆｎを介してマイコン１０１から入力されるｎ系統のデジタル信号と、発振器２２が出力する発振信号とに基づき、例えばＲＡＭで構成されたメモリ２３に対する表示データの書き込みや、タイミング制御部２４の動作制御を行う。
本例では、ｎ系統のデジタル信号として、少なくともチップセレクト信号ＣＳ、クロックＣＬＫ、及びデータ信号ＤＡＴがマイコン１０１より供給される。データ信号ＤＡＴは、例えば８ビットを１ワードとするシリアルデータとされ、何れのアノードＡｎを点灯させるべきかを表す表示データと、タイミング制御部２４が出力するタイミング信号を調整するための制御データとを含む。Ｉ／Ｆデコーダ２１は、チップセレクト信号ＣＳとクロックＣＬＫとに従って、データ信号ＤＡＴの各ビット値を１ワード単位で順次取り込む。この取り込みによりデータ信号ＤＡＴから得られた表示データに基づき、Ｉ／Ｆデコーダ２１はアノードＡｎごとの点灯／非点灯を表す値（以下「点灯制御値」と表記する）を得、アノードＡｎごとの点灯制御値をメモリ２３における対応するアドレスに書き込む。また、Ｉ／Ｆデコーダ２１は、取り込んだデータ信号ＤＡＴに基づいてタイミング制御部２４への制御データの出力を行う。

タイミング制御部２４は、発振器２２が出力する発振信号とＩ／Ｆデコーダ２１からの制御データとに基づき、メモリ２３からアノードドライバ部２５への点灯制御値の出力タイミング制御、及びアノードドライバ部２５によるアノードＡｎの駆動電圧の出力タイミング制御、及びグリッドドライバ部２６によるグリッドＧｒの駆動電圧の出力タイミング制御を行う。メモリ２３からアノードドライバ部２５への点灯制御値の出力は、アノードＡｎごとに行われる。図中では、アノードＡｎごとの点灯制御値を「Ｍａ１〜Ｍａｎ」と表している。
また、本例のタイミング制御部２４は、昇圧部２０における上述した各スイッチのオン／オフタイミングの制御も行う。

本例では、表示ブロックごとに形成された個々のグリッドＧｒに駆動電圧を順次印加しつつ、グリッドＧｒが駆動中である表示ブロックにおけるアノードＡｎに駆動電圧を印加して、所定の１スキャン期間において各表示ブロックを順次点灯させていくスキャン表示方式が採用されている。
このため、タイミング制御部２４は、上記した制御データに基づき、１スキャン期間ごとに各グリッドＧｒのオン／オフタイミングを表す「スキャン信号」としてのタイミング信号を生成し、該スキャン信号をグリッドドライバ部２６に出力する。グリッドドライバ部２６は、スキャン信号に従って、昇圧部２０からの出力電圧Ｖｏをグリッド端子部２８を介して個々のグリッドＧｒに駆動電圧として順次印加していく。
また、タイミング制御部２４は、グリッドＧｒの駆動タイミングに同期したタイミング信号をメモリ２３とアノードドライバ部２５に出力して、アノードＡｎごとの点灯制御値を順次メモリ２３からアノードドライバ部２５に出力させると共に、アノードドライバ部２５にアノードＡｎの駆動タイミングを指示する。以下、このようにアノードＡｎの駆動タイミングを指示する信号を「駆動タイミング信号Ｔｍ」と表記する。
アノードドライバ部２５は、上記のようにメモリ２３から順次出力される点灯制御値と、タイミング制御部２４からの駆動タイミング信号Ｔｍとに基づき、点灯対象のアノードＡｎに対し出力電圧Ｖｏをアノード端子部２７を介して駆動電圧として印加する。これにより、表示部３においてマイコン１０１からの指示に従った情報表示が行われる。
図中では、各アノードＡｎに個別に駆動電圧を印加するための各信号線を「Ｓａ１〜Ｓａｎ」として表している。

＜２．実施の形態としての電源停止制御＞
［2-1．制御例Ｉ］

ここで、アノードドライバ部２５は、上記した点灯制御値と駆動タイミング信号Ｔｍとに基づき、出力電圧Ｖｏを対応するアノードＡｎの駆動電圧として出力するためのロジック回路を有している。該ロジック回路は、ロジック電圧ＶＤＤにより動作する。具体的に、該ロジック回路は、ロジック電圧ＶＤＤにより動作するスイッチング素子を備え、該スイッチング素子が比較的高圧な出力電圧Ｖｏ（アノードの駆動電圧）をスイッチングする。
このため、ロジック回路においては、ロジック電圧ＶＤＤがオフとされた状態で出力電圧Ｖｏがオンの状態であると、スイッチング素子に意図しない電流（以下「不要電流」と表記）が流れてしまう。

このような不要電流の発生は回路安全性等の面で防止されるべきであり、そのため本実施の形態では、図３に示すように、電源投入時にはロジック電圧ＶＤＤをオンした上で出力電圧Ｖｏをオンとし、電源遮断時には出力電圧Ｖｏをオフした上でロジック電圧ＶＤＤをオフするようにしている。

該制御は、図１に示したマイコン１０１が行う。
先ず、マイコン１０１は、例えばユーザによる操作入力に基づいた表示ユニット１００の電源投入や電源遮断のタイミングを、電源通知信号Ｓｉにより蛍光表示管１側に通知する。図１に示すように、蛍光表示管１には電源通知端子Ｔｉが設けられ、電源通知信号Ｓｉは電源通知端子Ｔｉを介してマイコン１０１から電源制御部２９に入力される。なお、電源通知端子Ｔｉを介して電源制御部２９に入力される電源通知信号Ｓｉの意義については後に明らかとする。

マイコン１０１は、電源投入操作に応じて、図３に示すようなロジック電圧ＶＤＤと出力電圧Ｖｏのオンタイミングで電源回路１０２によるロジック電圧ＶＤＤの生成動作、入力電圧ＶＩＮの生成動作を順次開始させる。これにより電源投入時には、出力電圧Ｖｏよりもロジック電圧ＶＤＤが先にオンされる。
そして、マイコン１０１は、電源遮断操作に応じては、図３に示すような出力電圧Ｖｏとロジック電圧ＶＤＤのオフタイミングで電源回路１０２による入力電圧ＶＩＮの生成動作、ロジック電圧ＶＤＤの生成動作を順次停止させる。この際、マイコン１０１は、入力電圧ＶＩＮの生成動作の停止制御を行ってから一定時間経過後にロジック電圧ＶＤＤの生成動作の停止制御を行う。

しかしながら、電源遮断時において、上記のように出力電圧Ｖｏをロジック電圧ＶＤＤよりも先にオフしたとしても、出力電圧Ｖｏを生成する回路の出力段に設けられた平滑コンデンサ（本例では平滑コンデンサＣｈ）の作用により、出力電圧Ｖｏの電圧値は即座に低下しない。このため、図３に例示した期間Ｘのように、ロジック電圧ＶＤＤがオフとなった以降、出力電圧Ｖｏの電位が十分に低下していない期間が生じる虞がある。すなわち、ロジック電圧ＶＤＤがオフの状態で出力電圧Ｖｏがオンの状態となるものである。
期間Ｘは、本例のように昇圧した出力電圧Ｖｏを用いる場合、平滑コンデンサへの蓄積電荷が大きくなるため長くなってしまう。すなわち、上記の不要電流がより発生し易くなる。

ここで、不要電流が発生する原理及び発生箇所の例について図４乃至図６を参照して説明しておく。
図４は、アノードドライバ部２５内の駆動回路構成例を示している。なお、図４では１つのアノードＡｎに対する駆動回路のみを抽出して示している。ここでは、該駆動回路の駆動対象であるアノードＡｎを「Ａｎｘ」とし、アノードＡｎｘの駆動に係る各種信号（値）や信号線の符号末尾に「ｘ」を付記する。

図示のようにアノードドライバ部２５内の駆動回路は、ロジック回路２５ａ、レベルシフト回路２５ｂ、及び出力バッファ２５ｃを有する。ロジック回路２５ａ及びレベルシフト回路２５ｂには、動作電圧としてロジック電圧ＶＤＤが供給され、出力バッファ２５ｃには動作電圧として出力電圧Ｖｏが供給される。

ロジック回路２５ａは、例えばＡＮＤゲート回路として構成され、メモリ２３よりアノードＡｎｘについての点灯制御値Ｍａｘが入力されると共に、タイミング制御部２４からの駆動タイミング信号Ｔｍが入力され、出力信号Ｌｏｘとして、両入力が「１」である場合に論理「１」を、それ以外の場合に論理「０」を表す信号を出力する。

レベルシフト回路２５ｂは、ロジック回路２５ａによる出力信号Ｌｏｘについての反転機能を有すると共に、出力信号Ｌｏｘの電圧値（Ｈｉｇｈレベル時の電圧値）を出力電圧Ｖｏの電圧値にシフト（変換）させる機能を有している。
図５に示すように、レベルシフト回路２５ｂは、それぞれがロジック電圧ＶＤＤを動作電圧としロジック回路２５ａからの出力信号Ｌｏｘを反転、非反転とした信号を得る反転増幅回路４０、非反転増幅回路４１と、反転増幅回路４０の出力信号がゲートに供給され、ソースがグランドに接続されたＮｃｈ（チャンネル）のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）によるスイッチング素子Ｑ２と、非反転増幅回路４１の出力信号がゲートに供給され、ソースがグランドに接続されたＮｃｈのＭＯＳＦＥＴによるスイッチング素子Ｑ４とを有している。これらスイッチング素子Ｑ２、Ｑ４は、出力信号ＬｏｘのＨｉｇｈレベル（「１」）とＬｏｗレベル（「０」）に応じて相補的に（交互に）オンされる。また、レベルシフト回路２５ｂは、ゲートがスイッチング素子Ｑ４のドレインに接続され、ドレインがスイッチング素子Ｑ２のドレインと接続されたＰｃｈのＭＯＳＦＥＴによるスイッチング素子Ｑ１と、ゲートがスイッチング素子Ｑ２のドレインに接続され、ドレインがスイッチング素子Ｑ４のドレインと接続されたＰｃｈのＭＯＳＦＥＴによるスイッチング素子Ｑ３を有し、これらスイッチング素子Ｑ１、Ｑ３のソースにはそれぞれ出力電圧Ｖｏが動作電圧として供給されている。
これにより、スイッチング素子Ｑ３とスイッチング素子Ｑ４のドレイン同士の接続点に得られるレベルシフト回路２５ｂの出力信号Ｌｅｘとして、出力信号Ｌｏｘと反転関係にあり且つＨＩｇｈレベル時の電圧値が出力電圧Ｖｏの電圧値にシフトされた信号が得られる。すなわち、出力信号ＬｏｘがＨｉｇｈレベルのとき、スイッチング素子Ｑ４にオン電圧が印加されることでスイッチング素子Ｑ４とスイッチング素子Ｑ１がオンとされ、またスイッチング素子Ｑ２、Ｑ３は共にオフであるため、出力信号ＬｅｘとしてはＬｏｗレベルの信号が出力される。一方、出力信号ＬｏｘがＬｏｗレベルのときは、スイッチング素子Ｑ２にオン電圧が印加されることでスイッチング素子Ｑ２とスイッチング素子Ｑ３がオンとされ、スイッチング素子Ｑ４、Ｑ１は共にオフとされるため、出力信号Ｌｅｘとしては電圧値が出力電圧Ｖｏと同値によるＨｉｇｈレベルの信号が出力される。

出力バッファ２５ｃは、図６に示すようにソースに出力電圧Ｖｏが動作電圧として供給されるＰｃｈのＭＯＳＦＥＴによるスイッチング素子Ｑ５と、ドレインがスイッチング素子Ｑ５のドレインと接続されソースがグランドに接続されたＮｃｈのＭＯＳＦＥＴによるスイッチング素子Ｑ６とによるプッシュプル回路で構成されている。スイッチング素子Ｑ５、Ｑ６のゲートにはレベルシフト回路２５ｂからの出力信号Ｌｅｘが入力され、これらスイッチング素子Ｑ５、Ｑ６は出力信号ＬｅｘのＨｉｇｈレベルとＬｏｗレベルに応じて相補的にオンされる。これにより、プッシュプル回路の出力点（Ｑ５とＱ６のドレイン同士の接続点）には、出力信号ＬｅｘがＬｏｗレベルのときは出力電圧Ｖｏと同値によるＨｉｇｈレベルとなり、出力信号ＬｅｘがＨｉｇｈレベルのときはＬｏｗレベルとなる信号が得られ、該信号が信号線Ｓａｘを介してアノードＡｎｘに供給される。

上記のようなアノードドライバ部２５において、ロジック電圧ＶＤＤがオフとされた（立ち下げられた）状態では、図５に示すレベルシフト回路２５ｂにおいては、スイッチング素子Ｑ２、Ｑ４の駆動制御信号である反転増幅回路４０、非反転増幅回路４１の出力信号の電圧値がそれぞれ不定な状態となる。このように反転増幅回路４０、非反転増幅回路４１の出力信号の電圧値がそれぞれ不定な状態において出力電圧Ｖｏが完全にオフされていないと、スイッチング素子Ｑ１〜Ｑ４の全てがハーフオン状態とされてしまう可能性がある。
また、このようにスイッチング素子Ｑ１〜Ｑ４がハーフオン状態となると、レベルシフト回路２５ｂの出力信号Ｌｅｘ、すなわち図６に示す出力バッファ２５ｃへの入力信号の電圧値も不定な状態となり、これに伴い出力バッファ２５ｃのスイッチング素子Ｑ５、Ｑ６の双方がハーフオン状態とされる虞がある。

上記のようにレベルシフト回路２５ｂや出力バッファ２５ｃでは、出力電圧Ｖｏが完全にオフされていない状況下でロジック電圧ＶＤＤが立ち下げられると、スイッチング素子Ｑ１〜Ｑ４、スイッチング素子Ｑ５、Ｑ６がそれぞれ同時にオン状態となる虞がある。そして、このようにスイッチング素子Ｑ１〜Ｑ４、スイッチング素子Ｑ５、Ｑ６が同時にオンされた状態で出力電圧Ｖｏが完全にオフされていないと、図５、図６にそれぞれ矢印Ｋと示す方向に貫通電流が流れてしまう。この貫通電流によって、スイッチング素子Ｑ１〜Ｑ６が劣化や故障を来す虞があり、また、アノードＡｎの瞬間的な誤点灯を生じさせる虞もある。

このため本実施の形態では、以下で説明する電源停止制御により、上記のような不要電流としての貫通電流の発生防止を図り、アノードドライバ部２５におけるスイッチング素子の劣化や故障の防止を図ることで、回路安全性の向上を図ると共に、貫通電流が流れることに伴うアノードＡｎの誤点灯防止を図る。

以下、図７のフローチャートを参照し、電源制御部２９が行う電源停止制御の制御例Ｉについて説明する。
先ず、電源制御部２９はステップＳ１０１で、パワーオフを待機する。すなわち、上述した電源通知信号Ｓｉによってマイコン１０１から電源遮断が通知されるまで待機する。

続くステップＳ１０２で電源制御部２９は、アノードＡｎをオフさせる。すなわち、全てのアノードＡｎの駆動を停止状態とする。具体的に、本例の電源制御部２９は、メモリ２３におけるアノードＡｎごとの各アドレスに値「０」（つまり「非点灯」を表す点灯制御値）が書き込まれるように制御する。

ステップＳ１０２でアノードをオフしたことに応じ、電源制御部２９はステップＳ１０３で一定時間が経過するまで待機する。具体的に本例では、ステップＳ１０１の通知があってから１秒間が経過するまで待機する。

一定時間が経過したら、電源制御部２９はステップＳ１０４で、グリッドスキャンをオフさせる。すなわち、タイミング制御部２４に対し、グリッドドライバ部２６によるグリッドＧｒのスキャンを停止させるための制御信号を出力する。

ここで、前述のようにマイコン１０１は、電源遮断操作が行われたことに応じ入力電圧ＶＩＮの生成動作の停止制御を行うと共に、これと略同時に電源通知信号Ｓｉにより電源遮断の通知を電源制御部２９に行っている。
そして、電源制御部２９は、上記のように電源通知信号Ｓｉによる電源遮断の通知を受けてから一定時間経過後にグリッドのスキャン停止制御を行っている。つまりこれは、出力電圧Ｖｏの停止制御から一定時間経過後にグリッドの駆動を停止させていることに相当する。

また、前述のようにマイコン１０１は、入力電圧ＶＩＮの停止制御を行ってから一定時間経過に応じてロジック電圧ＶＤＤの停止制御を行っている。換言すれば、電源通知信号Ｓｉによる電源制御部２９への電源遮断通知と略同タイミングから一定時間が経過したことに応じてロジック電圧ＶＤＤの停止制御を行っている。
ここで、本例では、マイコン１０１がロジック電圧ＶＤＤの停止制御まで待機する上記の「一定時間」は、電源制御部２９がステップＳ１０３で待機する「一定時間」よりも僅かに長くされている。このため、ロジック電圧ＶＤＤの停止制御は、電源制御部２９によるグリッドのスキャンが停止された後に実行される。つまり換言すれば、電源制御部２９は、ロジック電圧ＶＤＤの停止制御が行われる前にグリッドのスキャンを停止させているものである。

上記のように実施の形態の電源停止制御では、例えばユーザによる電源遮断操作等、所定の電源遮断条件の成立に応じて出力電圧Ｖｏ、ロジック電圧ＶＤＤの順で電圧生成動作の停止制御が行われる。そして、このようなオフシーケンスにおいて、電源制御部２９は、
出力電圧Ｖｏの停止制御が行われた後においてもグリッドの駆動を継続させている。
これにより、出力電圧Ｖｏの停止制御後、出力電圧Ｖｏ用の出力コンデンサ（平滑コンデンサＣｈ）における蓄積電荷がグリッドＧｒを介して放電される。
従って、出力電圧Ｖｏの停止制御後に出力電圧Ｖｏの電圧値を速やかに低下させることができ、蛍光表示管１の電源遮断時において駆動回路に不要電流が流れることの防止を図り、アノード誤点灯の防止及び回路安全性の向上を図ることができる。

また、本実施の形態では、出力電圧Ｖｏの停止制御後、ロジック電圧ＶＤＤの停止制御が行われる前にグリッドＧｒの駆動を停止させている。これにより、グリッドＧｒの駆動が停止される前にロジック電圧ＶＤＤが停止されることの防止が図られる。
従って、グリッドドライバ部２６における駆動回路の安全性向上が図られる。

また、実施の形態の電源停止制御では、出力電圧Ｖｏの停止制御から一定時間経過後にグリッドＧｒの駆動を停止させている。
これにより、グリッドＧｒを介した放電期間は固定期間とされ、従って、グリッドＧｒの駆動停止制御に係る回路は、或る固定の期間の経過を待機するという簡易な構成により実現することができる。

ここで、本例では、ステップＳ１０２で予めアノードＡｎをオフとしている、すなわち電源遮断条件の成立に応じて予めアノードＡｎをオフとしているが、これにより、グリッドＧｒを介した出力電圧Ｖｏの放電に伴いアノードＡｎが誤点灯されてしまうことの防止が図られる。
電源遮断時にアノードＡｎが誤点灯することは表示品質の面で望ましくなく、従って上記アノードＡｎのオフ制御は表示品質の向上に繋がる。

図８は、実施の形態の電源停止制御による効果を説明するための図であり、図８Ａは実施の形態の電源停止制御を行わない場合（出力電圧Ｖｏのオフ後にロジック電圧ＶＤＤをオフするシーケンス制御のみの場合）、図８Ｂは実施の形態の電源停止制御を行った場合の電源遮断時における出力電圧Ｖｏの変化特性をそれぞれ表す。

これら図８Ａ、図８Ｂでは、図中に「ｔ１」と示す出力電圧Ｖｏの停止制御タイミングから、出力電圧Ｖｏの電圧値がロジック電圧ＶＤＤの電圧値よりも低い所定の閾値Ｔｈを下回るまでの期間をそれぞれ「Ｓ１」「Ｓ２」と表している。
これら期間Ｓ１、Ｓ２の比較より、実施の形態の電源停止制御によれば、出力電圧Ｖｏの電圧値を駆動回路におけるスイッチング素子の劣化や故障防止を図る上で十分に低いレベルまで低下させるにあたり、その所要時間を大幅に短縮化することができる。

［2-2．制御例II］

上記の制御例Ｉでは、グリッドＧｒを介した放電の期間を固定期間とする例を挙げたが、制御例IIは、出力電圧Ｖｏの検出値に基づいてグリッドＧｒの駆動停止タイミングを制御するものである。

図９は、制御例IIとしての電源停止制御を実現するための表示ユニット１００Ａの構成例を示した図である。
なお、以下の説明において、既に説明済みとなった部分と同様となる部分については同一の符号、ステップ番号を付して説明を省略する。

図示するように表示ユニット１００Ａは、蛍光表示管１に代えて蛍光表示管１Ａが設けられると共に、マイコン１０１に代えてマイコン１０１Ａが設けられている。
蛍光表示管１Ａは、集積回路装置２に代えて集積回路装置２Ａを備えると共に、電源制御端子Ｔｐ、及び検出部３０が追加された点が蛍光表示管１と異なる。蛍光表示管１Ａは、コントローラ２ａに代えてコントローラ２ａＡを備えており、コントローラ２ａは電源制御部２９に代えて電源制御部２９Ａを備えている。

電源制御端子Ｔｐは、電源制御部２９Ａがマイコン１０１Ａ側に電源制御信号Ｓｐを出力するための端子とされる。電源制御信号Ｓｐは、マイコン１０１Ａ側に少なくとも入力電圧ＶＩＮのオフタイミングを指示するための信号とされる。

マイコン１０１Ａは、電源遮断条件の成立に応じて入力電圧ＶＩＮの停止制御を行った際は、マイコン１０１のように一定時間経過に応じてロジック電圧ＶＤＤの停止制御を行うのではなく、電源制御部２９Ａからの電源制御信号Ｓｐにより指示されるタイミングでロジック電圧ＶＤＤの停止制御を行う。

検出部３０は、出力電圧Ｖｏの電圧値を検出する。検出部３０による出力電圧Ｖｏの検出値は電源制御部２９Ａに入力される。

図１０は、電源制御部２９Ａが行う制御例IIとしての電源停止制御の手順を示したフローチャートである。
先の図７と比較して分かるように、制御例IIにおける電源制御部２９Ａは、ステップＳ１０２でアノードＡｎをオフさせたことに応じて、ステップＳ２０１で出力電圧Ｖｏの電圧値（検出部３０による検出値）が閾値Ｔｈを下回るまで待機する。
出力電圧Ｖｏの電圧値が閾値Ｔｈを下回れば、電源制御部２９ＡはステップＳ１０４でグリッドスキャンをオフさせる。その上で、電源制御部２９Ａは、ステップＳ２０２でロジック電圧ＶＤＤをオフさせる。すなわち、電源制御信号Ｓｐによりマイコン１０１Ａに対しロジック電圧ＶＤＤの停止制御を行うように指示を出す。これにより、電源回路１０２によるロジック電圧ＶＤＤの生成動作が停止される。

上記のように制御例IIにおける電源制御部２９Ａは、出力電圧Ｖｏの検出値に基づいてグリッドＧｒの駆動停止タイミングを制御している。
これにより、例えば経年変化等によりグリッドＧｒを介した放電特性が変化した場合であっても、出力電圧Ｖｏの電圧値が十分に低下するまで放電を停止させないことが可能とされる。従って、電源遮断時において駆動回路に不要電流が流れることの防止効果を高めることができ、アノード誤点灯の防止効果及び回路安全性のさらなる向上を図ることができる。

＜３．蛍光表示管の構成に係る変形例＞

上記では、実施の形態の電源停止制御を行う制御主体（「制御部」）がアノードやグリッドの駆動回路を内蔵するＩＣに設けられた例を挙げたが、該制御部は、蛍光表示管内において、駆動回路を内蔵するＩＣの外部に対して設けることもできる。

或いは、制御部は、蛍光表示管の外部に設けることもできる。すなわち、制御部は少なくとも蛍光表示管を備えた表示装置内に設けられていればよい。

例えば、図１１では、電源制御部２９を含むコントローラ２ａが蛍光表示管の外部に設けられた表示ユニット１００Ｂの構成例を示している。この場合における蛍光表示管１Ｂには、図１に示した集積回路装置２から昇圧部２０とコントローラ２ａとが省略された構成による集積回路装置２Ｂが設けられる。この場合は、電源回路１０２に代えて昇圧機能を有する電源回路１０２Ａが設けられ、出力電圧Ｖｏは電源回路１０２Ａが生成する。
なお、集積回路装置２Ｂが昇圧部２０を備える等、蛍光表示管１Ｂに昇圧部を備えた構成とすることも勿論可能である。

また、図１２は、アノードドライバ部２５及びグリッドドライバ部２６が外付けとされたタイプの蛍光表示管１Ｃを備えた表示ユニット１００Ｃの構成例を示している。この場合、コントローラ２ａも蛍光表示管１Ｃ外部に設けられる。

なお、実施の形態としての電源停止制御を行う制御部は、マイコン１０１とすることも可能である。その場合、コントローラ２ａにおける電源制御部２９（又は２９Ａ）は省略される。

＜４．実施の形態のまとめ＞

上記のように実施の形態の集積回路装置（２又は２Ａ）は、電子を放出するフィラメント（Ｆｉ）と、電子の移動を制御するアノード電極上に蛍光体が形成されたアノード（Ａｎ）と、アノードとフィラメントとの間に配置された電極であるグリッド（Ｇｒ）と、アノード及びグリッドの駆動制御を行う集積回路装置と、を備えた蛍光表示管における集積回路装置であって、第一電圧（ロジック電圧ＶＤＤ）により動作し、第一電圧よりも高圧な第二電圧（出力電圧Ｖｏ）をアノードに対し駆動電圧として印加するアノード駆動部（アノードドライバ部２５）と、第二電圧をグリッドに対し駆動電圧として印加するグリッド駆動部（グリッドドライバ部２６）と、電源遮断条件の成立に応じて第二電圧の電圧生成動作の停止制御が行われた後においてもグリッド駆動部によるグリッドの駆動を継続させる制御部（電源制御部２９又は２９Ａ）と、を備えている。

これにより、第二電圧の停止制御後、第二電圧用の出力コンデンサにおける蓄積電荷がグリッドを介して放電される。
従って、第二電圧の停止制御後に第二電圧値を速やかに低下させることができ、電源遮断時において駆動回路に不要電流が流れることの防止を図り、アノード誤点灯の防止及び回路安全性の向上を図ることができる。

また、実施の形態の集積回路装置においては、制御部は、第二電圧の停止制御後、第一電圧の電圧生成動作の停止制御が行われる前にグリッドの駆動を停止させている。

これにより、グリッドの駆動が停止される前に第一電圧が停止されることの防止が図られる。
従って、グリッド駆動部における駆動回路の安全性向上を図ることができる。

さらに、実施の形態の集積回路装置においては、制御部は、電源遮断条件の成立に応じてアノード駆動部によるアノードの駆動を停止させている。

これにより、グリッドを介した放電に伴いアノードが点灯してしまうことの防止が図られる。
従って、電源遮断時におけるアノードの誤点灯を強固に防止でき、表示品質の向上を図ることができる。

さらにまた、実施の形態の集積回路装置においては、制御部（電源制御部２９）は、第二電圧の停止制御から一定時間経過後にグリッドの駆動を停止させている。

これにより、グリッドを介した放電期間は固定期間とされる。
従って、グリッドの駆動停止制御に係る回路を簡易な構成により実現することができる。

また、実施の形態の集積回路装置においては、制御部（電源制御部２９Ａ）は、第二電圧の検出値に基づいてグリッドの駆動停止タイミングを制御している。

これにより、経年変化等によりグリッドを介した放電特性が変化した場合であっても、第二電圧値が十分に低下するまで放電を停止させないことが可能とされる。
従って、電源遮断時において駆動回路に不要電流が流れることの防止効果を高めることができ、アノード誤点灯の防止効果及び回路安全性のさらなる向上を図ることができる。

また、実施の形態の蛍光表示管（１又は１Ａ）は、電子を放出するフィラメントと、電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、アノードとフィラメントとの間に配置された電極であるグリッドと、第一電圧により動作し、第一電圧よりも高圧な第二電圧をアノードに対し駆動電圧として印加するアノード駆動部と、第二電圧をグリッドに対し駆動電圧として印加するグリッド駆動部と、電源遮断条件の成立に応じて第二電圧の電圧生成動作の停止制御が行われた後においてもグリッド駆動部によるグリッドの駆動を継続させる制御部と、を備えている。

また、実施の形態の表示装置（表示ユニット１００、１００Ａ、１００Ｂ、又は１００Ｃ）は、電子を放出するフィラメントと、電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、アノードとフィラメントとの間に配置された電極であるグリッドと、を少なくとも有する蛍光表示管（１、１Ａ、１Ｂ、又は１Ｃ）と、第一電圧により動作し、第一電圧よりも高圧な第二電圧をアノードに対し駆動電圧として印加するアノード駆動部と、第二電圧をグリッドに対し駆動電圧として印加するグリッド駆動部と、電源遮断条件の成立に応じて、第二電圧、第一電圧の順で電圧生成動作の停止制御を行うと共に、第二電圧の停止制御後においてもグリッド駆動部によるグリッドの駆動を継続させる制御部（電源制御部２９並びにマイコン１０１、又は電源制御部２９Ａ並びにマイコン１０１Ａ）と、を備えている。

これら実施の形態の蛍光表示管、表示装置によっても、上記した実施の形態の集積回路装置と同様の作用及び効果が得られる。

＜５．その他変形例＞

以上、本発明の実施の形態について説明してきたが、本発明はこれまでで説明した具体例に限定されるべきものではない。
例えば、上記では、チャージポンプコンデンサを二つ設ける（つまり略３倍の昇圧を行う）場合に本発明を適用する例を挙げたが、本発明はチャージポンプコンデンサが一つとされる場合、或いは３以上とされる場合にも好適に適用することができる。

また、本発明は、ＣＩＧ−ＶＦＤ以外のＶＦＤにも好適に適用することができる。

１、１Ａ、１Ｂ、１Ｃ 蛍光表示管、Ａｎ アノード、Ｆｉ フィラメント、Ｇｒ グリッド、２、２Ａ、 集積回路装置、２ａ、２ａＡ コントローラ、３ 表示部、２０ 昇圧部、２５ アノードドライバ部、２５ａ ロジック回路、２５ｂ レベルシフト回路２５ｂ、２５ｃ 出力バッファ、２６ グリッドドライバ部、２７ アノード端子部、２８ グリッド端子部、２９、２９Ａ 電源制御部、３０ 検出部、Ｑ１〜Ｑ４、Ｑ５、Ｑ６ スイッチング素子、ＶＤＤ ロジック電圧、Ｖｏ 出力電圧、Ｍａ１〜Ｍａｎ 点灯制御値、Ｔｍ 駆動タイミング信号、Ｓａ１〜Ｓａｎ 信号線、Ｓｉ 電源通知信号、Ｓｐ 電源制御信号、１００、１００Ａ、１００Ｂ、１００Ｃ 表示ユニット、１０１ マイコン、１０２、１０２Ａ 電源回路、Ｔｉ 電源通知端子、Ｔｐ 電源制御端子

Claims (8)

1. 電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードと前記フィラメントとの間に配置された電極であるグリッドと、前記アノード及び前記グリッドの駆動制御を行う集積回路装置と、を備えた蛍光表示管における前記集積回路装置であって、
   第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、
   前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、
   電源遮断条件の成立に応じて前記第二電圧の電圧生成動作の停止制御が行われた後においても前記グリッド駆動部による前記グリッドの駆動を継続させる制御部と、を備える
   集積回路装置。
2. 前記制御部は、
   前記第二電圧の前記停止制御後、前記第一電圧の電圧生成動作の停止制御が行われる前に前記グリッドの駆動を停止させる
   請求項１に記載の集積回路装置。
3. 前記制御部は、
   前記電源遮断条件の成立に応じて前記アノード駆動部による前記アノードの駆動を停止させる
   請求項１又は請求項２に記載の集積回路装置。
4. 前記制御部は、
   前記第二電圧の前記停止制御から一定時間経過後に前記グリッドの駆動を停止させる
   請求項１乃至請求項３の何れかに記載の集積回路装置。
5. 前記制御部は、
   前記第二電圧の検出値に基づいて前記グリッドの駆動停止タイミングを制御する
   請求項１乃至請求項３の何れかに記載の集積回路装置。
6. 電子を放出するフィラメントと、
   前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、
   前記アノードと前記フィラメントとの間に配置された電極であるグリッドと、
   第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、
   前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、
   電源遮断条件の成立に応じて前記第二電圧の電圧生成動作の停止制御が行われた後においても前記グリッド駆動部による前記グリッドの駆動を継続させる制御部と、を備える
   蛍光表示管。
7. 電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードと前記フィラメントとの間に配置された電極であるグリッドと、を少なくとも有する蛍光表示管と、
   第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、
   前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、
   電源遮断条件の成立に応じて、前記第二電圧、前記第一電圧の順で電圧生成動作の停止制御を行うと共に、前記第二電圧の前記停止制御後においても前記グリッド駆動部による前記グリッドの駆動を継続させる制御部と、を備える
   表示装置。
8. 電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードと前記フィラメントとの間に配置された電極であるグリッドとを少なくとも有する蛍光表示管と、第一電圧により動作し、前記第一電圧よりも高圧な第二電圧を前記アノードに対し駆動電圧として印加するアノード駆動部と、前記第二電圧を前記グリッドに対し駆動電圧として印加するグリッド駆動部と、電源遮断条件の成立に応じて、前記第二電圧、前記第一電圧の順で電圧生成動作の停止制御を行う制御部と、を備えた表示装置における電源停止制御方法であって、
   前記制御部が、前記第二電圧の前記停止制御後においても前記グリッド駆動部による前記グリッドの駆動を継続させる
   電源停止制御方法。

Images