KR100556649B1

KR100556649B1 - 형광 표시관 구동 회로

Info

Publication number: KR100556649B1
Application number: KR1020040020398A
Authority: KR
Inventors: 아라이히로유끼; 모떼기슈지; 기무라다께시; 도꾸나가데쯔야
Original assignee: 산요덴키가부시키가이샤
Priority date: 2003-03-26
Filing date: 2004-03-25
Publication date: 2006-03-06
Also published as: HK1066997A1; KR20040084842A; TW200426771A; EP1463023B1; EP1463023A2; CN100375136C; EP1463023A3; CN1532792A; US7379036B2; US20040212570A1; TWI271688B

Abstract

형광 표시관의 필라멘트를 펄스 전압에 의해 펄스 구동하기 위한 형광 표시관 구동 회로에 있어서, 상기 펄스 전압의 레벨이 고정된 것을 검출하고, 상기 검출 결과를 나타내는 검출 신호를 출력하는 검출부를 구비하는 것으로 한다. 바람직하게는, 상기 검출 신호에 기초하여, 상기 필라멘트, 상기 그리드 전극 또는 상기 세그먼트 전극 중 적어도 하나의 구동을 정지하도록, 상기 필라멘트 구동부, 상기 그리드 구동부, 상기 세그먼트 구동부 중 적어도 하나의 출력을 제어하는 제어부를 더 구비하는 것으로 한다.

필라멘트, VFD, 그리드 전극, 형광체

Description

형광 표시관 구동 회로{DRIVING CIRCUIT FOR VACUUM FLUORESCENT DISPLAY}

도 1은 본 발명의 일 실시 형태에 따른 형광 표시관 구동 회로를 포함한 시스템의 개략 구성도.

도 2는 본 발명의 일 실시 형태에 따른 외부 컨트롤러와 형광 표시관 구동 회로와의 사이의 데이터 전송 포맷에 대한 타이밍차트.

도 3은 본 발명의 일 실시 형태에 따른 형광 표시관 구동 회로의 블록도.

도 4는 본 발명의 일 실시 형태에 따른 이상 검출부의 회로 구성도.

도 5는 본 발명의 일 실시 형태에 따른 펄스 검출부의 동작을 설명하기 위한 타이밍차트.

도 6은 본 발명의 일 실시 형태에 따른 레벨 검출부의 동작을 설명하기 위한 타이밍차트.

도 7은 본 발명의 일 실시 형태에 따른 그리드 드라이버 또는 세그먼트 드라이버의 블록도.

도 8은 본 발명에 따른 일 실시 형태로서의 필라멘트 펄스 제어부의 블록도.

도 9는 종래의 필라멘트 펄스 전압의 이상을 검출하기 위한 구조를 설명하기 위한 도면.

<도면의 주요 부분에 대한 부호의 설명>

10 : VFD

11 : 필라멘트

12 : 그리드 전극

13 : 세그먼트(애노드) 전극

20 : VFD 구동 회로

30 : 외부 발진기

40 : 외부 컨트롤러

50 : 스위칭 소자

60 : 저역 통과 필터

70 : 스위치부

<관련 출원>

본 출원은 각각 2003년 3월 26일에 출원된 일본 특허 출원 특원 2003-86466호 및 특원 2003-86465호에 기초하는 우선권을 주장하며, 그 내용을 본원에 채용한다.

본 발명은 형광 표시관 구동 회로에 관한 것이다.

형광 표시관(Vacuum fluorescent Display, 이하 VFD라고 칭함)은 진공 용기 내에서, 필라멘트라고 불리는 직열형 캐소드에 전압을 인가하여 필라멘트를 발열시 킴으로써 열전자를 방출시키고, 그 열전자를 그리드 전극에 의해 가속시켜 애노드(세그먼트) 전극 상의 형광체에 충돌 발광시킴으로써 원하는 패턴을 표시하는 자발광형의 표시 디바이스를 말한다. VFD는 시인성, 다색화, 저동작 전압, 신뢰성(내환경성) 등의 면에서 우수한 특징을 갖고 있어, 자동차용, 가전용, 민생용 등 여러 용도나 분야에서 이용되고 있다.

여기서, VFD에서는 필라멘트나 그 배선에 관하여 단락이나 단선이 발생하는 경우나 필라멘트의 배선과 다른 전극(애노드 전극이나 그리드 전극)의 배선과의 사이에서 단락이 발생하는 경우, 또는 필라멘트를 구동하는 소자가 고장나는 경우 등에 있어서, 필라멘트에 걸리는 이상 상태를 방치하게 되면, 필라멘트가 손상되거나 필라멘트의 발화를 초래할 위험성이 발생한다. 그 때문에, VFD에 대하여 필라멘트에 걸리는 이상한 상태를 빠르게 검출하는 구조가 요구되고 있다.

도 9는 상술한 구조 중 하나로서, 필라멘트(11)에 인가되는 필라멘트 전압의 이상을 검출 처리하기 위한 종래의 구조를 설명하는 도면이다. 또한, 도 9에서는 필라멘트(11)에 전압을 인가하는 방식으로서, 필라멘트의 통상의 정격 전압과 비교하여 상당히 높은 직류 전압을 초핑(chopping)한 펄스 전압(이하, 필라멘트 펄스 전압이라고 칭함)을 인가하는 펄스 구동 방식을 이용한 예를 나타내고 있다. 즉, 펄스 구동 방식은 필라멘트 펄스 전압이 고전위측으로 고정되는 등과 같은 이상이 발생한 경우, 다른 방식(직류(DC) 구동 방식, 교류(AC) 구동 방식)과 비교하여, 필라멘트(11)의 손상이나 발화 등의 진행이 빠르기 때문에, 필라멘트 펄스 전압의 이상을 빠르게 검출하는 것이 중요한 과제가 되고 있다.

도 9에서, 마이크로 컴퓨터 등의 외부 컨트롤러(40)는 원하는 듀티비로 설정된 펄스 구동 신호를 필라멘트 구동 회로(110)에 출력한다. 그리고, 필라멘트 구동 회로(110)는 외부 컨트롤러(40)로부터 수신한 펄스 구동 신호에 기초한 스위칭 동작에 의해서, 필라멘트(11) 구동용 전원으로부터 필라멘트 펄스 전압을 생성하여 필라멘트(11)에 인가한다.

여기서, 외부 컨트롤러(40)는 필라멘트(11)에 인가되는 필라멘트 펄스 전압에 대하여, 예를 들면 필라멘트 펄스 전압의 펄스폭이나 전압 레벨을 검출하는 검출부를 구비하고 있다. 외부 컨트롤러(40)는 상기 검출부에 의해서 검출된 필라멘트 펄스 전압의 펄스폭이나 전압 레벨에 따라, 필라멘트 구동 회로(110)에 출력하는 펄스 구동 신호의 듀티비의 설정을 조정하는 등과 같은 피드백 제어를 행하였다.

상술한 바와 같은 종래의 구조는, 예를 들면 일본 특개 2002-108263호 공보에 개시되어 있다.

종래의 필라멘트 펄스 전압의 이상을 검출하는 구조는 외부 컨트롤러(40)가 필라멘트 펄스 전압의 펄스폭이나 전압 레벨 등을 검출하고, 그 검출한 값에 따라 필라멘트 펄스 전압에 대하여 원하는 피드백 제어를 행하였다. 그러나, 이것은 외부 컨트롤러(40)에서의 처리 부하를 증대시키는 요인으로 되고 있다. 또한, 외부 컨트롤러(40)는 자신의 처리 부하의 증대에 의해 필라멘트 펄스 전압의 이상을 검출하고나서 이상 시의 소정의 처리(예를 들면, 필라멘트 구동 회로(110)의 전원을 오프하는 등)를 실행하기까지 상당한 시간을 필요하게 되어, 필라멘트(11)의 손상이나 발화 등에 이르게 한다고 하는 문제점을 갖고 있었다.

상기 과제를 해결하기 위한 주된 본 발명은 형광 표시관의 필라멘트를 펄스 전압에 의해 펄스 구동하기 위한 형광 표시관 구동 회로에서, 상기 펄스 전압의 레벨이 고정된 것을 검출하고, 상기 검출 결과를 나타내는 검출 신호를 출력하는 검출부를 갖는다.

상술한 주된 본 발명의 일 실시 양태에 따라, 상기 형광 표시관 구동 회로는, 상기 형광 표시관의 그리드 전극을 구동하기 위한 그리드 구동부와, 상기 형광 표시관의 세그먼트 전극을 구동하기 위한 세그먼트 구동부를 갖고 있고, 상기 검출 신호에 기초하여 상기 필라멘트, 상기 그리드 전극 또는 상기 세그먼트 전극 중 적어도 하나의 구동을 정지하도록, 상기 필라멘트 구동부, 상기 그리드 구동부, 상기 세그먼트 구동부 중 적어도 하나의 출력을 제어하는 제어부를 더 구비한다.

본 발명의 상기 이외의 특징으로 하는 점은 본 명세서 및 첨부 도면의 기재에 의해 명백해질 것이다.

이하, 본 발명의 실시 형태를 도면에 기초하여 구체적으로 설명한다.

<시스템 구성>

도 1은 본 발명에 따른 일 실시 형태인 VFD 구동 회로(20)를 포함한 시스템의 개략 구성도이다. 도 1에 도시하는 VFD 구동 회로(20)에서는 필라멘트(11)에 전압을 인가하는 방식으로서 펄스 구동 방식을 채용한다. 펄스 구동 방식이란, 필 라멘트(11)의 통상의 정격 전압과 비교하여 상당히 높은 직류 전압을 초핑한 펄스 전압(이하, 필라멘트 펄스 전압이라고 칭함)을 필라멘트(11)에 인가하는 방식을 말한다.

도 1에 도시하는 VFD 구동 회로(20)는, 그리드 전극(12) 및 세그먼트 전극(13)의 구동으로서 다이내믹 구동 방식을 채용하고, 그리드 전극(12)에 의한 표시 자릿수를 "2"자릿수로 하고(이와 같은 그리드 전극(12)의 형태는 "1/2 듀티"라고 불리고 있다), 세그먼트수를 "90"으로 한다. 또한, 본 발명에 따른 VFD 구동 회로(20)는 상술한 그리드수(2 자릿수) 및 세그먼트수(90 세그먼트)에 한정되는 것은 아니고, 또한 그리드 전극(12) 및 세그먼트 전극(13)의 구동을, 다이내믹 구동 방식 또는 스태틱 구동 방식 중 적어도 어느 하나를 조합한 구동 방식으로 해도 된다. 예를 들면, 스태틱 구동 방식을 채용한 경우에는 세그먼트수 만큼의 세그먼트 전극(13)과, 하나의 그리드 전극(12)에 의해 모든 자릿수 표시를 행한다. 이 경우, 하나의 그리드 전극(12)에는 일정한 전압(그리드 전압)이 인가된다.

다이내믹 구동 방식 및 스태틱 구동 방식의 개요로서는, 예를 들면 일본 산업 도서 발행의 「디스플레이 기술 시리즈 형광 표시관 8.2 기본적 구동 회로(154페이지∼158페이지)」에 기재되어 있다.

VFD 구동 회로(20)의 주변 회로에 관하여, VFD(10), 외부 발진기(30), 외부 컨트롤러(40), 스위칭 소자(50), 저역 통과 필터(60), 스위치부(70)를 순서대로 설명한다.

VFD(10)는 필라멘트(11), 그리드 전극(12), 세그먼트(애노드) 전극(13)에 의 해서 구성된다. 필라멘트(11)는 VFD 구동 회로(20)로부터 스위칭 소자(50)를 통하여, 펄스 구동 방식에 기초하여 필라멘트 펄스 전압이 인가됨으로써 가열되어, 열전자를 방출한다. 그리드 전극(12)은 자릿수 선택용 전극으로서 작용하고, 필라멘트(11)로부터 방출된 열전자를 가속 혹은 차단한다. 세그먼트 전극(13)은 세그먼트 선택용 전극으로서 작용한다. 또한, 세그먼트 전극(13)의 표면 상에는 표시해야 할 패턴의 형상으로 형광체가 도포되어 있고, 그리드 전극(12)에 의해 가속된 열전자를 그 형광체에 충돌 발광시킴으로써 원하는 패턴이 표시되게 된다.

또한, VFD(10)에서는 그리드 전극(12)으로부터는 각 자릿수마다 독립하여 별도로 리드선이 인출되는 한편, 세그먼트 전극(13)으로부터는 각 자릿수마다 대응하는 세그먼트끼리를 공통으로 내부 접속하여 리드선이 인출된다. 이들 그리드 전극(12) 및 세그먼트 전극(13)으로부터 인출된 리드선은 각각 VFD 구동 회로(20)의 대응하는 출력 단자(그리드 출력 단자는 G1∼G2, 세그먼트 출력 단자는 S1∼S45)와 접속된다.

외부 발진기(30)는 저항 R이나 용량 소자 C 등에 의해 구성되는 RC 발진부로서, VFD 구동 회로(20)의 발진기용 단자(OSCI 단자, OSCO 단자)와 접속됨으로써 RC 발진 회로를 구성한다. 또한, 외부 발진기(30)는 고유의 발진 주파수를 갖는 수정 진동자나 세라믹 진동자 등으로 하고, 자주 발진부로서의 수정 또는 세라믹 발진 회로를 구성하도록 해도 된다. 또한, 외부 발진기(30)는 타주 발진기용 클럭 신호를 VFD 구동 회로(20)에 공급하는 타주 발진으로 해도 된다.

외부 컨트롤러(40)는 VFD 구동 소자를 포함하지 않는 마이크로 컴퓨터 등으 로서, 직렬 데이터 전송용 데이터 버스를 통하여 VFD 구동 회로(20)와 접속되어 있고, 소정의 데이터 전송 포맷에 의해, VFD(10)를 구동하기 위해서 필요한 신호를 VFD 구동 회로(20)로 송신한다. 또한, 외부 컨트롤러(40)와 VFD 구동 회로(20)와의 사이의 데이터 전송으로서는, 상술한 직렬 데이터 전송에 한하지 않고, 병렬 데이터 전송으로 해도 된다.

스위칭 소자(50)는 Pch의 MOS형 FET이고, 그 게이트 단자가 후술하는 펄스 구동 신호를 출력하는 VFD 구동 회로(20)의 FPCON 단자와 접속되어 있다. 또한, 스위칭 소자(50)로서는 Pch의 MOS형 FET에 한정되지 않고, 예를 들면 Nch의 MOS형 FET를 이용해도 되고, Nch의 MOS형 FET와 Pch의 MOS형 FET을 조합한 구성으로 해도 된다. 또한, 스위칭 소자(50)는 VFD 구동 회로(20)의 FPCON 단자로부터 공급되는 펄스 구동 신호에 따라 온/오프(스위칭) 동작함으로써, 필라멘트 전원 전압 VFL로부터, VFD(10)의 필라멘트(11)에 인가하는 필라멘트 펄스 전압을 생성한다.

또, 도 1에 도시되어 있는 VFD 구동 회로(20)의 FPR 단자는, 스위칭 소자(50)의 입출력 특성에 따라, FPCON 단자로부터 출력되는 펄스 구동 신호의 극성을 설정하기 위한 입력 단자로, 예를 들면 도 1에 도시한 바와 같이, 스위칭 소자(50)에 Pch-MOS형 FET를 채용한 경우에는 FPR 단자에 전원 전압 VDD("H" 고정)를 접속한다. 또한, 스위칭 소자(50)에 Nch-MOS형 FET를 채용한 경우에는 FPR 단자를 접지("L" 고정)한다.

저역 통과 필터(60)는 저항 R과 용량 소자 C에 의해 구성되는 RC 적분 회로로, 입력측은 스위칭 소자(50)의 필라멘트 펄스 전압의 출력 단자와 접속되고, 출 력측은 VFD 구동 회로(20)의 DETIN 단자와 접속된다. 또한, 저역 통과 필터(60)를 구성하는 저항 R과 용량 소자 C는 각각 필라멘트 펄스 전압을 적분하여 직류화 전압으로 하기 위해 충분한 크기의 정격치를 갖는 것을 사용한다. 즉, 저역 통과 필터(60)는 스위칭 소자(50)에 의해 생성된 필라멘트 펄스 전압이 입력되면, 이 필라멘트 펄스 전압을 적분함으로써 직류화 전압으로 하고, VFD 구동 회로(20)의 DETIN 단자에 입력하는 부가 된다.

또한, 저역 통과 필터(60)는 후술하는 레벨 검출부에서 필요하게 되는 VFD 구동 회로(20)의 외부 부착 회로로, 후술하는 펄스 검출부에서는 필요하지 않다. 그래서, 후술하는 펄스 검출부를 사용하는 경우에는 저역 통과 필터(60)를 제거하고, 스위칭 소자(50)에 의해 생성된 필라멘트 펄스 전압을 VFD 구동 회로(20)의 DETIN 단자에 입력하도록 해도 된다.

혹은, 도 1에 도시한 바와 같이, 저역 통과 필터(60)의 저항(혹은 저역 통과 필터(60) 자체)과 병렬 접속하는 스위치부(70)를 구비하고, 후술하는 펄스 검출부를 사용하는 경우에는 저역 통과 필터(60)의 저항을 단락(혹은 저역 통과 필터(60) 자체를 단락)시키도록 스위치부(70)를 동작시키도록 해도 된다. 이 경우, 스위치부(70)를 동작시키기 위한 제어 신호는 외부 컨트롤러(40)로부터 직접 스위치부(70)에 공급하도록 해도 되고, 외부 컨트롤러(40)로부터 VFD 구동 회로(20)를 통하여 스위치부(70)에 공급하도록 해도 된다.

도 2는 외부 컨트롤러(40)와 VFD 구동 회로(20)와의 사이의 데이터 전송 포맷에 대한 타이밍차트이다. 도 2에 도시한 바와 같이, 데이터 전송 포맷으로서는, 그리드 전극 G1에 관한 시퀀스(이하, G1 시퀀스라고 칭함)와, 그리드 전극 G2에 관한 시퀀스(이하, G2 시퀀스라고 칭함)를 갖는다. 또한, 데이터 전송 포맷은 상술한 포맷에 한하지 않고, 예를 들면 G1 시퀀스 및 G2 시퀀스를 1회의 시퀀스로 실행해도 된다.

이하, G1 시퀀스 및 G2 시퀀스에 대하여 개략적으로 설명한다.

우선, 외부 컨트롤러(40)는 동기 클럭 신호 CL과 아울러서 VFD 구동 회로(20)에 부여된 버스 어드레스(8 비트)를 VFD 구동 회로(20)로 송신한다. VFD 구동 회로(20)는 수신한 버스 어드레스가 자신에게 부여된 버스 어드레스인지의 여부를 식별한다. 그리고, 자신의 버스 어드레스라고 식별하면, 외부 컨트롤러(40)로부터 수신한 버스 어드레스에 첨부하여 송신되는 제어 명령(후술하는 컨트롤 데이터 등)을, 자신으로의 제어 명령으로서 접수한다. 이와 같이, 버스 어드레스란 개개의 IC에 부여된 고유의 어드레스를 말하며, 외부 컨트롤러(40)와 복수의 IC가 동일한 버스 라인 상에 접속된 실시 형태에 있어서, 외부 컨트롤러(40)가 동일한 버스 라인 상의 복수의 IC를 제어하기 위해서 이용된다.

다음으로, 외부 컨트롤러(40)는 칩 인에이블 신호 CE를 어서트(asserting)(H 레벨로 함)하여 VFD 구동 회로(20)를 인에이블(선택) 상태로 하고, 이어서 그리드 전극 G1에 관한 45 비트의 표시 데이터(D1∼D45), VFD 구동 회로(20)의 각 제어에 이용되는 16 비트의 컨트롤 데이터 등을 송신한다. 16 비트의 컨트롤 데이터로서는, VFD(10) 표시의 휘도 조정용 데이터로서의 10 비트의 디머 조정 데이터(DM0∼DM9), 그리드 식별자 DD(예를 들면, 그리드 전극 G1의 경우에는 "1", 그리드 전극 G2의 경우에는 "0"으로 함) 등을 갖는다.

이 후, 외부 컨트롤러(40)는 칩 인에이블 신호 CE를 네게이팅(negating : L 레벨로 함)하여, VFD 구동 회로(20)를 디스에이블(비선택) 상태로 함과 함께, 동기 클럭 신호 CL의 송신을 정지하고 G1 시퀀스를 완결하게 한다.

한편, G2 시퀀스에서는 상술한 G1 시퀀스와 마찬가지의 수순에 의해, 그리드 전극 G2에 관한 45 비트의 표시 데이터(D46∼D90)가 송신된다. 또한, G2 시퀀스에 있어서, VFD 구동 회로(20)로 송신되는 컨트롤 데이터로서는 후술하는 ADS(Abnormal Detect type Select) 설정 데이터를 갖는다.

도 3은 본 발명에 따른 VFD 구동 회로(20)의 블록도이다.

VFD 구동 회로(20)는 인터페이스부(201), 발진 회로(202), 분주 회로(203), 타이밍 발생기(204), 시프트 레지스터(205), 컨트롤 레지스터(206), 래치 회로(207), 멀티플렉서(208), 세그먼트 드라이버(209), 그리드 드라이버(210), 디머 제어부(211), 필라멘트 펄스 제어부(212)와, 이상 검출부(213)를 구비한다.

인터페이스부(201)는 외부 컨트롤러(40)와의 사이에서, 도 2에 도시한 바와 같은 데이터의 송수신을 행한다.

발진 회로(202)는 외부 발진기(30)가 발진기용 단자(OSCI, OSCO)와 접속됨으로써, VFD 구동 회로(20)에 대한 기준 클럭 신호를 생성한다. 이 기준 클럭 신호는 분주 회로(203)에 의해서 소정의 분주수로 분주되어, 타이밍 발생기(204)에 공급된다.

타이밍 발생기(204)는 분주 회로(203)로부터 공급된 신호에 기초하여, 그리드 전극 G1∼G2을 구동하기 위한 신호(이하, 그리드 구동 신호라고 칭함)의 타이밍 등을 결정하는 신호(이하, 내부 클럭 신호 A라고 칭함)나, 필라멘트 펄스 제어부(212)에서, 펄스 구동 신호의 타이밍 등을 결정하는 신호(이하, 내부 클럭 신호 B라고 칭함) 등을 출력한다.

시프트 레지스터(205)는, 상술한 G1 또는 G2 시퀀스마다 인터페이스부(201)에서 수신한, 45 비트의 표시 데이터(D1∼D45 또는 D46∼D90), 16 비트의 컨트롤 데이터(디머 조정 데이터(DM0∼DM9) 등)를 병렬 데이터로 변환하여, 컨트롤 레지스터(206), 래치 회로(207), 필라멘트 펄스 제어부(212) 등에 공급한다.

컨트롤 레지스터(206)는 시프트 레지스터(205)로부터 공급되는 32(16 비트×2) 비트의 컨트롤 데이터를 저장한다. 또한, 컨트롤 데이터에 포함되는 디머 조정 데이터(DM0∼DM9)는 디머 제어부(211)에 공급되게 된다.

래치 회로(207)는 시프트 레지스터(205)로부터 공급된, 그리드 전극 G1에 관한 45 비트의 표시 데이터(D1∼D45) 및 그리드 전극 G2에 관한 45 비트의 표시 데이터(D46∼D90)를 보유한다. 즉, 래치 회로(207)는 그리드 전극 G1∼G2의 구동에 따른 반복 주기마다 90 비트의 표시 데이터(D1∼D90)를 보유하게 된다.

멀티플렉서(208)는 그리드 전극 G1∼G2 각각을 구동하는 타이밍에서, 래치 회로(207)에 보유되어 있는 90 비트의 표시 데이터(D1∼D90) 중에서부터, 구동하는 쪽의 그리드 전극 G1 또는 G2에 관한 45 비트의 표시 데이터를 선택하여, 세그먼트 드라이버(209)에 공급한다.

세그먼트 드라이버(209)는 멀티플렉서(208)에 의해 선택 공급된 45 비트의 표시 데이터에 기초하여, 세그먼트 전극 S1∼S45를 구동하기 위한 신호를 형성하여, 세그먼트 전극 S1∼S45에 출력한다. 또한, 세그먼트 전극 S1∼S45를 구동하기 위한 신호로서는, 세그먼트 전극 S1∼S45에 인가하는 전압(이하, 세그먼트 전압)으로 해도 되고, 세그먼트 드라이버(209)와 세그먼트 전극 S1∼S45 사이에 구동 소자를 개재시켜서, 그 구동 소자로 공급하는 제어 신호로 해도 된다(이하, 상기 세그먼트 전압이나 상기 제어 신호를 총칭하여, 세그먼트 구동 신호라고 칭함).

그리드 드라이버(210)는 타이밍 발생기(204)로부터 공급되는 내부 클럭 신호 A에 기초하여, 그리드 구동 신호를 형성하여, 그리드 전극 G1∼G2에 출력한다. 또한, 그리드 전극 G1∼G2을 구동하기 위한 신호로서는 그리드 전극 G1∼G2에 인가하는 전압(이하, 그리드 전압)으로 해도 되고, 그리드 드라이버(210)와 그리드 전극 G1∼G2 사이에 구동 소자를 개재시켜, 그 구동 소자에 공급하는 제어 신호로 해도 된다(이하, 상기 그리드 전압이나 상기 제어 신호를 총칭하여 그리드 구동 신호라고 칭함).

디머 제어부(211)는 컨트롤 레지스터(206)로부터 공급되는 디머 조정 데이터(DM0∼DM9)에 기초하여, 그리드 구동 신호나 세그먼트 구동 신호의 듀티비를 조정 가능하게 한다.

필라멘트 펄스 제어부(212)는 타이밍 발생기(204)로부터 공급되는 내부 클럭 신호 B에 기초하여, 필라멘트(11)를 펄스 구동하기 위한 펄스 구동 신호를 형성하여, FPCON 단자를 통하여 스위칭 소자(50)에 출력한다. 또한, 필라멘트 펄스 제어 부(212)는 FPR 단자로부터 공급되는 신호에 기초하여 펄스 구동 신호의 극성을 설정한다.

이상 검출부(213)는 필라멘트 펄스 전압의 레벨이 고정된 것을 검출하고, 그 검출한 결과를 나타내는 이상 검출 신호를 출력하는 것이다. 또, 이 이상 검출 신호의 레벨은, 필라멘트 펄스 전압이 통상과 같은 경우 "1"로 하고, 필라멘트 펄스 전압의 레벨이 고정된 것이 검출된 경우 "0"으로 한다.

또, VFD 구동 회로(20)에서는 VFD 표시를 점등 가능한 상태로 하거나 혹은 소등하기 위한 BLK 단자를 갖고 있다. BLK 단자는 외부 컨트롤러(40)로부터 데이터가 공급되도록 접속된다. 예를 들면, BLK 단자에 외부 컨트롤러(40)로부터 "1"이 공급된 경우, 상술하는 그리드 구동 신호, 세그먼트 구동 신호를 L 레벨, 또한 펄스 구동 신호를 H 레벨로 고정하도록 각 제어부가 동작하여, VFD 표시를 소등시킬 수 있다.

<제1 실시 형태>

(이상 검출부)

도 4를 기초로, 본 발명에 따른 일 실시 형태로서의 이상 검출부(213)의 회로 구성을 설명한다.

이상 검출부(213)는 도 4에 도시한 바와 같이, 펄스 검출부(80)와, 레벨 검출부(90)와, 선택부(100)를 구비한다.

펄스 검출부(80)는 DETIN 단자로부터 입력되는 필라멘트 펄스 전압의 소정 기간 TP당 펄스수에 기초하여, 필라멘트 펄스 전압의 레벨이 고정된 것을 검출하는 부이다.

레벨 검출부(90)은 DETIN 단자로부터 입력되는 필라멘트 펄스 전압을 적분한 직류화 전압의 레벨에 기초하여, 필라멘트 펄스 전압의 레벨이 고정된 것을 검출하는 부이다.

그런데, 직류화 전압의 레벨은, 통상 필라멘트(11)로의 전력 공급량에 제한이 있기 때문에, 필라멘트 펄스 전압의 듀티비가 "5∼20%" 정도의 낮은 범위 내에서 설정되어 있다. 이 때문에, VFD 구동 회로(20) 내의 IC(Integrated Circuit)에서 L 레벨로서 인식되는 입력 전압의 최대값 VILmax보다 낮게 되어 있다. 즉, 필라멘트 펄스 전압이 정상적인 경우, 직류화 전압의 레벨은 VFD 구동 회로(20) 내의 IC에서 L 레벨로서 인식되게 된다.

또한, 직류화 전압의 레벨은 필라멘트 펄스 전압이 H 레벨로 고정되는 이상이 발생한 경우, VFD 구동 회로(20) 내의 IC에서 H 레벨로서 인식되는 입력 전압의 최소값 VIHmin보다도 높아져 있고, H 레벨로서 인식되게 된다.

이와 같이 하여, 레벨 검출부(90)는 직류화 전압의 레벨에 기초하여, 필라멘트 펄스 전압이 고정된 것을 검출할 수 있다.

선택부(100)는 외부 컨트롤러(40)로부터 수신한, 상술한 G2 시퀀스의 컨트롤 데이터에 포함되는 ADS(Abnormal Detect type Select) 설정 데이터에 기초하여, 예를 들면 ADS 설정 데이터가 "0"인 경우에는 레벨 검출부(90)의 출력을 선택하고, "1"인 경우에는 펄스 검출부(80)의 출력을 선택한다. 또한, 선택부(100)는 선택한 쪽의 레벨 검출부(90) 또는 펄스 검출부(80)의 출력을 이상 검출 신호로서 출력한 다. 또한, 이상 검출 신호는 이상 검출 플래그 ANF(예를 들면, 정상 시 "1", 이상 시 "0")로서, DO 단자로부터 외부 컨트롤러(40)로 출력되게 된다.

이와 같이 하여, VFD 구동 회로(20)는 마이크로 컴퓨터 등의 외부 컨트롤러(40)의 처리 부하를 감소시킬 수 있다. 또한, 필라멘트 펄스 전압의 레벨이 고정된 것, 즉 필라멘트 펄스 전압의 이상을 빠르게 검출하는 것이 가능해져, VFD(10)의 신뢰성(특히, VFD(10)의 필라멘트(11)에 대한 신뢰성)을 향상시킬 수 있다.

(펄스 검출부)

도 4를 기초로, 펄스 검출부(80)의 일 실시 형태로서의 회로 구성을 설명한다.

펄스 검출부(80)는 제1 카운트부(801)와, D 플립플롭(802)과, RS 플립플롭(803)에 의해 구성된다.

제1 카운트부(801)는, DETIN 단자로부터 입력된 필라멘트 펄스 전압의 소정 기간 TP당 펄스수를 카운트하고, 그 카운트한 카운트수가 기준 펄스수 PN 이하 혹은 미만이면, 필라멘트 펄스 전압의 레벨이 고정된 것을 나타내는 한쪽의 레벨(예를 들면, "1")을 출력한다. 또한, 상기 카운트수가 기준 펄스수 PN을 초과하거나 혹은 이상이 되는 경우에, 필라멘트 펄스 전압이 정상인 것을 나타내는 다른쪽의 레벨(예를 들면, "0")을 출력한다.

또, 제1 카운트부(801)는 상기 카운트수를 소정 기간 TP의 종단을 특정하기 위한 신호(이하, 내부 리세트 신호(도 5의 (b))라고 칭함)가 상승하는 타이밍에서 리세트한다. 여기서, 소정 기간 TP는, 예를 들면 각 그리드 전극 G1∼G2 각각을 구동하는 기간으로 한다. 또한, 기준 펄스수 PN은 노이즈가 카운트되는 경우를 상정하여 9 펄스 정도로 한다.

D 플립플롭(802)은 제1 카운트부(801)의 출력을 내부 리세트 신호에 의해서 래치함과 함께, 다음 단의 RS 플립플롭(803)에 출력한다.

RS 플립플롭(803)은 D 플립플롭(802)의 출력을 유지하는 부이다. RS 플립플롭(803)은 D 플립플롭(802)의 출력으로서 "1"이 S 단자에 입력되면, 이상 검출 신호를 세트한다. 또한, 이 이상 검출 신호가 세트된 상태는 BLKIN 신호(BLK 단자로부터 입력된 신호)가 R 단자에 입력될 때까지 유지되게 된다. 즉, 외부 컨트롤러(40)측에서 필라멘트 펄스 전압의 이상이 확인되고, 이상 시의 처리 형태의 하나로서, VFD(10)의 표시를 소등하기 위해서 BLK 단자로 "1"이 입력되면, 이상 검출 신호는 리세트되게 된다.

도 5는 펄스 검출부(80)의 동작을 설명하기 위한 타이밍차트이다. 또한, 도 5는 그리드 전극 G1을 구동하는 기간(이하, 그리드 전극 G1 기간이라고 칭함) 내의 시각 t1에서, DETIN 단자로부터 입력되는 필라멘트 펄스 전압(도 5의 (c))의 레벨이 H 레벨로 고정되는 경우를 상정한 것이다. 또한, 시각 t0으로부터 시각 t1까지의 기간, 제1 카운트부(801)에 의해서 카운트된 필라멘트 펄스 전압(도 5의 (c))의 펄스수는 기준 펄스수 PN(9 펄스)를 초과하거나 혹은 그 이상으로 되어 있는 것으로 한다.

우선, 그리드 전극 G1 기간에는, 상술된 바와 같이 시각 t1에서 필라멘트 펄 스 전압(도 5의 (c))의 레벨이 H 레벨로 고정되는 등과 같은 이상이 발생한다. 그러나, 시각 t0부터 시각 t1까지의 기간동안, 제1 카운트부(801)에 의해서 카운트된 필라멘트 펄스 전압(도 5의 (c))의 펄스수는 기준 펄스수 PN(9 펄스)을 초과하거나 혹은 그 이상이 된다. 그 때문에, 그리드 전극 G1 기간의 종단을 특정하기 위해서 내부 리세트 신호(도 5의 (b))가 상승하는 시각에는 제1 카운트부(801)의 출력은 초기 상태의 "1"로부터 "0"으로 전환하고 있다. 그 때문에, D 플립플롭(802) 및 RS 플립플롭(803)에서는 내부 리세트 신호의 상승(도 5의 (b))에 의해서 "0"이 래치되고, 그 결과 이상 검출 신호(도 5의 (d))는 세트되지 않게 된다.

다음으로, 그리드 전극 G2를 구동하는 기간(이하, 그리드 전극 G2 기간이라고 칭함)의 개시 시각 t2에서는 그리드 전극 G1 기간에서, 제1 카운트부(801)에 의해서 카운트된 카운트수가 리세트됨과 함께, 필라멘트 펄스 전압(도 5의 (c))의 펄스수가 다시 카운트되게 된다. 여기서, 그리드 전극 G2 기간의 종단을 특정하기 위해서 내부 리세트 신호(도 5의 (b))가 상승하는 시각까지, 제1 카운트부(801)에 의해서 카운트된 카운트수는, 도 5에 따르면 "0" 펄스(즉, 기준 펄스수 PN 이하 혹은 미만)이기 때문에, 제1 카운트부(801)의 출력은 "1" 그대로이다. 그 때문에, 내부 리세트 신호(도 5의 (b))의 상승에 의해, D 플립플롭(802) 및 RS 플립플롭(803)에서는 "1"이 래치되고, 그 결과 이상 검출 신호(도 5의 (d))가 세트되게 된다.

또, 이상 검출 신호(도 5의 (d))는 이상 검출 플래그 ANF로서, DO 단자로부터 외부 컨트롤러(40)에 출력된다. 그리고, 시각 t5에서 이상 검출 플래그 ANF를 판독한 외부 컨트롤러(40)가 VFD(10)의 표시를 소등하여 초기화한다고 하는 판단에 기초하여, BLK 단자에 "1"을 출력하는 경우를 상정한다. 이 경우, 이상 검출 신호(도 5의 (d))는 리세트되게 된다. 그런데, 그 이상 검출 플래그 ANF를 판독하여 이상이 검출된 후의 처리로서는, 상술한 바와 같이 VFD(10)의 표시를 초기화하고나서 다시 점등해도 되고, 그대로 VFD 구동 회로(20) 및 스위칭 소자(50)의 전원을 오프해도 된다. 이 처리 판단에 대해서는 어디까지나 외부 컨트롤러(40)에 맡겨진다.

이와 같이 하여, VFD 구동 회로(20)는 펄스 검출부(80)를 구비함으로써, 필라멘트 펄스 전압이 H 레벨 또는 L 레벨 중 어느 한쪽의 레벨로 고정된 경우에도 그것을 검출할 수 있다. 또한, 펄스 검출부(80)는 레벨 검출부(90)와 비교하여, 저역 통과 필터(60)를 필요로 하지 않기 때문에, 부품 점수가 적게 해결된다고 하는 장점을 갖는다.

(레벨 검출부)

도 4를 기초로, 레벨 검출부(90)의 일 실시 형태로서의 회로 구성을 설명한다.

레벨 검출부(90)는 제2 카운터부(901)와, RS 플립플롭(902)에 의해 구성된다.

제2 카운터부(901)는 DETIN 단자로부터 입력된 필라멘트 펄스 전압을 적분한 직류화 전압의 레벨이 필라멘트 펄스 전압이 고정된 것을 나타내는 레벨(예를 들면, H 레벨)이 되는 경우에 카운터 동작을 개시한다.

또한, 제2 카운터부(901)는 직류화 전압의 레벨이 필라멘트 펄스 전압이 고정된 것을 나타내는 레벨(예를 들면, H 레벨)이 되는 기간을 소정 주기 TX를 갖는 내부 클럭 신호 CX에 기초하여 카운트한다. 그리고, 그 카운트한 카운트수에 내부 클럭 신호 CX의 주기 TX를 승산한 기간이 소정 기간 TL(예를 들면, 그리드 전극 G1∼G2를 각각 구동하는 기간의 "408/3072≒0.133"배 정도) 이상이거나 혹은 초과하는 경우에, 필라멘트 펄스 전압이 이상(異常)인 것을 나타내는 한쪽의 레벨(예를 들면, "1")을 출력한다.

한편, 상기 카운트한 카운트수에 주기 TX를 승산한 기간이 소정 기간 TL 미만 혹은 이하가 되는 경우, 제2 카운터부(901)는 필라멘트 펄스 전압이 정상인 것을 나타내는 다른쪽의 레벨(예를 들면, "0")을 출력한다. 또한, 상기 카운트한 카운트수는 직류화 전압의 레벨이 필라멘트 펄스 전압이 정상인 것을 나타내는 레벨(예를 들면, L 레벨)이 되는 경우에 리세트되게 된다.

RS 플립플롭(902)은 제2 카운터부(901)의 출력을 유지하는 부이다. RS 플립플롭(902)은 상술한 펄스 검출부(80)의 RS 플립플롭(803)과 마찬가지로, 제2 카운터부(901)의 출력으로서 "1"이 S 단자에 입력되면 이상 검출 신호를 세트한다. 이 이상 검출 신호가 세트된 상태는 BLKIN 신호가 R 단자에 입력될 때까지 유지되게 된다.

도 6은 레벨 검출부(90)의 동작을 설명하기 위한 타이밍차트이다. 또한, 시각 t1에서, DETIN 단자로부터 입력되는 필라멘트 펄스 전압(도 6의 (b))이 H 레벨로 고정되는 경우를 상정한다.

우선, 시각 t0부터 시각 t1까지의 기간, 직류화 전압(도 6의 (c))의 레벨은 필라멘트 펄스 전압(도 6의 (b))이 정상인 것을 나타내는 L 레벨의 상태에 있기 때문에, 제2 카운터부(901)는 카운터 동작을 개시하지 않는다. 그 때문에, RS 플립플롭(902)도 동작하지 않고, 이상 검출 신호(도 6의 (d))는 세트되지 않는다.

다음으로, 시각 t1에서는 필라멘트 펄스 전압(도 6의 (b))의 레벨이, H 레벨로 고정됨과 함께, 직류화 전압(도 6의 (c))의 레벨이, 필라멘트 펄스 전압(도 6의 (b))이 이상인 것을 나타내는 H 레벨로 고정된다. 여기서, 제2 카운터부(901)는 직류화 전압(도 6의 (c))의 레벨이 H 레벨이 되는 기간을, 소정 주기 TX를 갖는 내부 클럭 신호 CX에 기초하여 카운트하기 위한 카운트 동작을 개시한다.

다음으로, 시각 t2에서는 제2 카운터부(901)에 의해서 시각 t1으로부터 카운트된 카운트수가, 소정 기간 TL에 대응한 기준 카운트수(도 4에 도시하는 회로 예에서는 "17") 이상 혹은 초과하게 되기 때문에, 제2 카운터부(901)는 필라멘트 펄스 전압이 이상인 것을 나타내는 "1"을 출력한다. 이 제2 카운터부(901)의 출력은 RS 플립플롭(902)의 S 단자에 입력되어, 이상 검출 신호(도 6의 (d))가 세트되게 된다.

또, 이상 검출 신호(도 6의 (d))는 이상 검출 플래그 ANF로서, DO 단자로부터 외부 컨트롤러(40)로 출력된다. 그리고, 시각 t3에서 이상 검출 플래그 ANF를 판독한 외부 컨트롤러(40)가 VFD(10)의 표시를 소등하여 초기화한다고 하는 판단에 기초하여, BLK 단자에 "1"을 출력하는 경우를 상정한다. 이 경우, 이상 검출 신호(도 6의 (d))는 리세트되게 된다. 그런데, 그 이상 검출 플래그 ANF를 판독하 여 이상이 검출된 후의 처리로서는, 상술한 바와 같이 VFD(10)의 표시를 초기화하고나서 다시 점등해도 되고, 그대로 VFD 구동 회로(20) 및 스위칭 소자(50)의 전원을 오프해도 된다. 이 처리 판단에 대해서는 어디까지나 외부 컨트롤러(40)에 맡겨진다.

이와 같이 하여, VFD 구동 회로(20)는, 레벨 검출부(90)을 가짐으로써, 필라멘트 펄스 전압의 레벨이 고정된 것을 검출할 수 있다. 또한, 필라멘트 펄스 전압이 통상의 듀티비 "5∼20%"인 것도 검출할 수 있다.

또, 상술한 실시 형태에서, VFD 구동 회로(20)는 펄스 검출부(80)에서 필라멘트 펄스 전압의 소정 기간 TP당 펄스수가 규정 펄스수(예를 들면, 소정 기간 TP/기준 클럭 신호의 주기) 이상이거나 혹은 초과하는 경우에, 이상 검출 신호를 세트하도록 해도 된다.

예를 들면, 필라멘트 펄스 전압에 대하여 위상이 어긋난 펄스 형상의 노이즈가 중첩되는 경우에 의해, 필라멘트 펄스 전압의 소정 기간 TP당 펄스수가, 규정 펄스수 이상 혹은 초과하는 경우도 상정된다. 그래서, 본 발명에 따른 VFD 구동 회로(20)는 필라멘트 펄스 전압의 소정 기간 TP당 펄스수가 규정 펄스수 이상이거나 혹은 초과하는 경우에, 필라멘트 펄스 전압이 고정된 것으로 하여 검출할 수 있다.

또한, 상술한 실시 형태에서, VFD 구동 회로(20)는 펄스 검출부(80) 또는 레벨 검출부(90) 중 어느 하나만을 구비하도록 해도 된다. 혹은, 시분할 방식에 의해, 펄스 검출부(80) 및 레벨 검출부(90)를 서로 전환하여 동작시키도록 해도 된 다.

또한, 상술한 실시 형태에서, VFD 구동 회로(20)를 이용한 여러 어플리케이션 회로(예를 들면, 형광 표시관 모듈)에 대하여, 스위칭 소자(50)를 구비하도록 해도 된다. 바람직하게는, VFD 구동 회로(20)는 반도체 집적 회로로 하고, 스위칭 소자(50)를 외부로 접속 가능하게 해도 되고, 집적화한 스위칭 소자(50)를 내장한 반도체 집적 회로로 해도 된다.

또한, 상술한 실시 형태에서, 레벨 검출부(90)를 동작시키는 경우, VFD 구동 회로(20)를 이용한 여러 어플리케이션 회로(예를 들면, 형광 표시관 모듈)에 대하여 저역 통과 필터(60)를 구비하도록 해도 된다. 바람직하게는, VFD 구동 회로(20)는 반도체 집적 회로로 하고, 저역 통과 필터(60)를 외부에 접속해도 되고, 집적화한 저역 통과 필터(60)를 내장한 반도체 집적 회로로 해도 된다.

<제2 실시 형태>

본 발명의 제2 실시 형태에 따른 VFD 구동 회로(20)는 이상 검출부(213)의 출력(이상 검출 신호)에 기초하여 세그먼트 전극(13), 그리드 전극(12) 또는 필라멘트(11) 중 적어도 하나의 구동을 정지하도록, 세그먼트 드라이버(209), 그리드 드라이버(210), 필라멘트 펄스 제어부(212) 중 적어도 하나의 출력을 제어하는 것으로 한다.

이하, 상술한 제어의 대상이 되는 세그먼트 드라이버(209), 그리드 드라이버(210), 필라멘트 펄스 제어부(212)에 대하여 각각의 동작을 설명한다.

<그리드 드라이버 또는 세그먼트 드라이버의 출력 제어>

도 7을 기초로, 이상 검출 신호(이상 검출부(213)의 출력)에 기초한 세그먼트 드라이버(209) 또는 그리드 드라이버(210)의 동작에 대하여 설명한다. 이하에서는 세그먼트 드라이버(209)와 마찬가지인 동작을 행하는 그리드 드라이버(210)의 설명은 생략한다.

세그먼트 드라이버(209)는, 도 7에 도시한 바와 같이, 레벨 시프트부(120)와, 인버터부(130)와, 구동 신호 출력부(140)를 갖는다. 또한, 세그먼트 드라이버(209)는 상술한 구성 요소 이외에, 멀티플렉서(208)에 의해 선택/공급된 표시 데이터(D1∼D90)에 기초하여, 세그먼트 전극(13)을 구동하기 위한 신호 SX를 생성하는 부(도시되지 않음)를 갖고 있다. 또한, 상기 생성부는 이상 검출부(213)의 출력으로서의 이상 검출 신호의 레벨이 "0"이 되는 경우, 즉 필라멘트 펄스 전압의 레벨이 고정된 경우에 신호 SX의 레벨을 "0"으로 한다.

레벨 시프트부(120)는 신호 SX의 레벨을, VFD 구동 회로(20)의 내부 동작용 전원 전압 VDD로부터 필라멘트(11) 구동용 전원 전압 VFL에 대응하는 레벨로 레벨 시프트된 신호를 인버터부(130)에 출력한다.

인버터부(130)는 레벨 시프트부(120)로부터 입력된 신호 SX의 극성을 반전하여, 구동 신호 출력부(140)에 출력한다.

구동 신호 출력부(140)는 Pch-MOS형 FET와 Nch-MOS형 FET와의 사이에 저항 소자가 접속되는 구성을 취하고, 저항 소자의 Pch-MOS형 FET측의 단자로부터 세그먼트 구동 신호를 출력한다.

여기서, Nch-MOS형 FET 게이트 단자에는, 이상 검출부(213)의 출력으로서의 이상 검출 신호가 입력되어 있다. 그 때문에, Nch-MOS형 FET는 이상 검출 신호의 레벨이 "1"인 경우(즉, 통상의 경우)에는 온 상태가 되고, 이상 검출 신호의 레벨이 "0"인 경우(즉, 필라멘트 펄스 전압의 레벨이 고정된 것이 검출된 경우)에는 오프 상태가 된다.

한편, Pch-MOS형 FET의 게이트 단자에는 인버터(130)의 출력 신호가 입력되어 있다. 그 때문에, 신호 SX를 인버터부(130)에 의해 극성 반전한 신호의 레벨에 따라, Pch-MOS형 FET는 온 상태/오프 상태가 전환하게 된다. 이상 검출 신호의 레벨이 "0"인 경우에는 신호 SX의 레벨 "0"을 인버터(130)를 통하여 반전한 "1"이 Pch-MOS형 FET의 게이트 단자에 입력되게 되기 때문에, Pch-MOS형 FET는 오프 상태가 된다.

즉, 구동 신호 출력부(140)는 이상 검출부(213)에서 필라멘트 펄스 전압이 고정된 것이 검출된 경우, Pch-MOS형 FET 및 Nch-MOS형 FET는 모두 오프 상태가 되어, 세그먼트 구동 신호의 레벨을 하이 임피던스 상태로 하는 것이 가능해진다.

이와 같이 하여, VFD 구동 회로(20)는 그리드 전극(12) 또는 세그먼트 전극(13)의 배선이 필라멘트(11) 또는 그 배선과 단락함으로써, 그리드 전압 또는 세그먼트 전압의 이상에 의해 필라멘트 펄스 전압의 레벨이 고정된 경우에, 이상 검출 처리로서 그리드 구동 신호 또는 세그먼트 구동 신호 중 적어도 하나의 레벨을 하이 임피던스 상태로 한다. 여기서, 이러한 이상 검출 처리는 종래와 같이 외부 컨트롤러(40)의 처리를 개재시키지 않기 때문에 VFD 구동 회로(20)에서 빠르게 행할 수 있다. 즉, VFD 구동 회로(20)는 필라멘트 펄스 전압의 이상 검출 처리를 빠르게 행할 수 있는 것이 가능해져, 필라멘트의 손상이나 발화 등의 진행을 억제할 수 있다. 또한, VFD(10)의 신뢰성, 특히 VFD(10)의 필라멘트(11)에 대한 신뢰성을 향상시킬 수 있다.

또한, 세그먼트 드라이버(209)(또는 그리드 드라이버(210))는 필라멘트 펄스 전압이 고정된 것이 검출된 경우에, 세그먼트 전극(13)(또는 그리드 전극(12))의 구동을 정지하는 측의 레벨(예를 들면, L 레벨)이 되는 세그먼트 구동 신호(또는 그리드 구동 신호)를 출력하도록 해도 된다. 여기서, 세그먼트 구동 신호(또는 세그먼트 구동 신호)를 L 레벨로 하기 위해서는, 예를 들면 구동 신호 출력부(140)에서, Nch-MOS형 FET를 항상 온 상태로 하면 된다.

<필라멘트 펄스 제어부의 출력 제어>

도 8을 기초하여, 이상 검출 신호(이상 검출부(213)의 출력)에 기초한 필라멘트 펄스 제어부(212)의 동작에 대하여 설명한다.

필라멘트 펄스 제어부(212)는 펄스 구동 신호 생성부(22), 펄스 구동 신호 극성 설정부(22) 등에 의해 구성된다.

펄스 구동 신호 생성부(22)는 타이밍 발생기(204)로부터 공급되는 내부 클럭 신호 B에 기초하여, 소정의 듀티비(펄스폭/펄스 주기)를 갖는 필라멘트(11)를 펄스 구동하기 위한 신호(이하, 펄스 구동 신호라고 칭함)를 형성한다.

또, 펄스 구동 신호 생성부(22)로서는, 예를 들면 내부 클럭 신호 B에 기초하여 소정 펄스 주기의 기간마다 카운트 동작을 행하는 카운트부와, 상기 카운트부의 출력으로서의 카운트값을 소정 펄스폭에 대응한 카운트값과 비교하는 비교부와, 상기 카운트부 및 상기 비교부의 출력에 기초하여, 펄스 구동 신호의 엣지를 형성하는 엣지 형성부를 구비하는 구성(도시되지 않음)이 된다.

또한, 펄스 구동 신호 생성부(22)는, 이상 검출부(213)의 출력으로서의 이상 검출 신호가 입력되고, 이상 검출 신호의 레벨이 "0"인 경우에는, 펄스 구동 신호의 레벨이 스위칭 소자(50)를 오프 상태로 하는 레벨(도면에서는 H 레벨)이 되도록 제어한다.

펄스 구동 신호 극성 설정부(23)는, FPR 단자로부터 공급되는 신호의 레벨에 기초하여, 펄스 구동 신호 생성부(22) 출력(펄스 구동 신호)의 극성을 설정한다. 또한, 도 8에 도시하는 예에서는 펄스 구동 신호 극성 설정부(23)로서, Ex-OR 소자를 채용하고 있다.

여기서, Ex-OR 소자에서는 펄스 구동 신호 생성부(22)의 출력(펄스 구동 신호)과 FPR 단자로부터 공급되는 신호 레벨 "1"과의 배타적 논리합에 의해, 스위칭 소자(50)(도 8에서는 Pch-MOS형 FET)의 스위칭 특성에 따른 펄스 구동 신호를 FPCON 단자를 통하여 스위칭 소자(50)에 출력한다. 그 때문에, 이상 검출 신호의 레벨이 "0"인 경우, 펄스 구동 신호의 레벨 "0"과 FPR 단자로부터 공급되는 신호 레벨 "1"과의 배타적 논리합 "1"이 스위칭 소자(50)(도면에서는, Pch-MOS형 FET)의 게이트 단자에 입력되어, 스위칭 소자(50)가 오프 상태가 된다.

이와 같이 하여, VFD 구동 회로(20)는 필라멘트(11) 또는 그 배선이 단락함으로써, 필라멘트 펄스 전압의 레벨이 고정된 경우에, 그 이상 검출 처리로서, 필라멘트(11)의 펄스 구동을 정지한다. 여기에서, 이러한 이상 검출 처리는, 종래와 같이 외부 컨트롤러(40)의 처리를 개재시키지 않고 VFD 구동 회로(20)에서 빠르게 행하는 것이 가능하다. 즉, VFD 구동 회로(20)는 필라멘트 펄스 전압의 이상 검출 처리를 빠르게 행하는 것이 가능해져, 필라멘트의 손상이나 발화 등의 진행을 억제할 수 있다. 또한, VFD(10)의 신뢰성, 특히 VFD(10)의 필라멘트(11)에 대한 신뢰성을 향상시킬 수 있다.

또, 상술한 실시 형태에서, 필라멘트 펄스 제어부(212)는 필라멘트 펄스 전압이 고정된 것이 검출된 경우에, 필라멘트(11)를 펄스 구동하기 위한 펄스 구동 신호의 레벨을 하이 임피던스 상태로 하도록 해도 된다. 이 경우, 예를 들면 펄스 구동 신호 극성 설정부(23)의 출력측에 3상태(tri-state) 출력의 소자를 접속하고, 이상 검출 신호에 기초하여, 3상태 출력의 소자의 출력을 하이 임피던스 상태로 하도록 해도 된다.

또한, 상술한 실시 형태에서, 이상 검출부(213)의 출력으로서의 이상 검출 신호에 기초하여, 필라멘트 펄스 전압의 레벨이 고정된 것을 통지하기 위한 이상 검출 플래그 ANF(예를 들면, 정상 시 "1", 이상 시 "0")를 DO 단자를 통하여 외부 컨트롤러(40)에 출력해도 된다. VFD 구동 회로(20)는 이상 검출 플래그 ANF를 외부 컨트롤러(40)에 출력함으로써, 필라멘트 펄스 전압의 이상 검출 처리에 대한 가관측성을 향상시킬 수 있다.

또한, 상술한 실시 형태에서, VFD 구동 회로(20)를 이용한 여러 어플리케이션 회로(예를 들면, 형광 표시관 모듈)에, 스위칭 소자(50)를 구비하도록 해도 된다. 바람직하게는, VFD 구동 회로(20)를 반도체 집적 회로로 하고, 스위칭 소자(50)를 외부에 접속 가능하게 해도 되고, 집적화한 스위칭 소자(50)를 내장한 반도체 집적 회로로 해도 된다.

본 발명에 따르면, 형광 표시관의 신뢰성을 향상시키는 형광 표시관 구동 회로를 제공할 수 있다.

Claims

형광 표시관의 필라멘트를 펄스 전압으로 펄스 구동하기 위한 형광 표시관 구동 회로에 있어서,

상기 펄스 전압의 레벨이 고정된 것을 검출하고, 상기 검출 결과를 나타내는 검출 신호를 출력하는 검출부를 포함하는 형광 표시관 구동 회로.
제1항에 있어서,

상기 검출 신호에 기초하여, 상기 펄스 전압의 이상을 통지하기 위한 신호를 외부로 출력하는 형광 표시관 구동 회로.
제1항에 있어서,

상기 검출부는,

상기 펄스 전압의 소정 기간 TP당 펄스수에 기초하여, 상기 펄스 전압의 레벨이 고정된 것을 검출하는 펄스 검출부인 형광 표시관 구동 회로.
제3항에 있어서,

상기 펄스 검출부는,

상기 펄스 전압의 소정 기간 TP당 펄스수를 카운트하고,

상기 카운트한 상기 소정 기간 TP당 펄스수가 기준 펄스수 PN 이하 혹은 미 만이 되는 경우에, 상기 펄스 전압의 레벨이 고정된 것을 나타내는 상기 검출 신호를 출력하는 형광 표시관 구동 회로.
제1항에 있어서,

상기 검출부는,

상기 펄스 전압을 적분한 직류화 전압의 레벨에 기초하여, 상기 펄스 전압의 레벨이 고정된 것을 검출하는 레벨 검출부인 형광 표시관 구동 회로.
제5항에 있어서,

상기 레벨 검출부는,

상기 펄스 전압을 적분한 직류화 전압의 레벨이 상기 펄스 전압의 레벨이 고정된 것을 나타내는 레벨이 되는 기간을 계측하고,

상기 계측한 기간이, 소정 기간 TL 이상 혹은 초과하는 경우에, 상기 펄스 전압의 레벨이 고정된 것을 나타내는 상기 검출 신호를 출력하는 형광 표시관 구동 회로.
제1항에 있어서,

상기 검출부는,

상기 펄스 전압의 소정 기간 TP당 펄스수에 기초하여, 상기 펄스 전압의 레벨이 고정된 것을 검출하는 펄스 검출부와,

상기 펄스 전압을 적분한 직류화 전압의 레벨에 기초하여, 상기 펄스 전압의 레벨이 고정된 것을 검출하는 레벨 검출부를 갖고,

상기 펄스 검출부 또는 상기 레벨 검출부 중 어느 하나의 동작으로 전환 가능하게 되어 있는 형광 표시관 구동 회로.
제7항에 있어서,

상기 형광 표시관 구동 회로는 상기 펄스 검출부 또는 상기 레벨 검출부 중 어느 하나의 동작으로 전환하기 위한 데이터를 외부로부터 수신하고,

상기 외부로부터 수신한 데이터에 기초하여, 상기 펄스 검출부 또는 상기 레벨 검출부 중 어느 한쪽의 동작으로 전환하는 전환부를 더 포함하는 형광 표시관 구동 회로.
제1항에 있어서,

상기 형광 표시관 구동 회로는 상기 필라멘트를 펄스 구동하기 위한 펄스 구동 신호를 출력하는 반도체 집적 회로이고, 상기 펄스 구동 신호에 기초하여 상기 펄스 전압을 생성하는 스위칭 소자를 외부로 접속 가능하게 하는 형광 표시관 구동 회로.
제1항에 있어서,

상기 필라멘트를 펄스 구동하기 위한 펄스 구동 신호를 출력하는 상기 형광 표시관 구동 회로에 있어서, 상기 펄스 구동 신호에 기초하여 상기 펄스 전압을 생성하는 스위칭 소자를 더 포함하는 형광 표시관 구동 회로.
제10항에 있어서,

상기 형광 표시관 구동 회로는 반도체 집적 회로이고, 상기 스위칭 소자는 외부에 접속되어 있는 형광 표시관 구동 회로.
제10항에 있어서,

상기 형광 표시관 구동 회로는 상기 스위칭 소자를 집적화한 반도체 집적 회로인 형광 표시관 구동 회로.
제7항에 있어서,

상기 펄스 전압을 적분하여 직류화 전압으로 하기 위한 적분 회로를 더 포함하는 형광 표시관 구동 회로.
제13항에 있어서,

상기 형광 표시관 구동 회로는 반도체 집적 회로이고, 상기 적분 회로를 외부에 접속 가능하게 하는 형광 표시관 구동 회로.
제1항에 있어서,

상기 형광 표시관 구동 회로는, 상기 형광 표시관의 그리드 전극을 구동하기 위한 그리드 구동부와, 상기 형광 표시관의 세그먼트 전극을 구동하기 위한 세그먼트 구동부를 갖고 있고,

상기 검출 신호에 기초하여, 상기 필라멘트, 상기 그리드 전극 또는 상기 세그먼트 전극 중 적어도 하나의 구동을 정지하도록, 상기 필라멘트 구동부, 상기 그리드 구동부, 상기 세그먼트 구동부 중 적어도 하나의 출력을 제어하는 제어부를 더 포함하는 형광 표시관 구동 회로.
제15항에 있어서,

상기 제어부는,

상기 검출 신호에 기초하여, 상기 펄스 전압 또는 상기 그리드 전극을 구동하기 위한 전압 또는 상기 세그먼트 전극을 구동하기 위한 전압 중 적어도 하나의 레벨이 구동을 정지하는 한쪽 레벨이 되도록, 상기 필라멘트 구동부, 상기 그리드 구동부, 상기 세그먼트 구동부 중 적어도 하나의 출력을 제어하는 형광 표시관 구동 회로.
제15항에 있어서,

상기 제어부는,

상기 검출 신호에 기초하여, 상기 필라멘트 구동부, 상기 그리드 구동부 또는 상기 세그먼트 구동부 중 적어도 하나의 출력을 하이 임피던스 상태로 하는 형 광 표시관 구동 회로.
제15항에 있어서,

상기 검출 신호에 기초하여, 상기 펄스 전압의 레벨이 고정된 것을 통지하기 위한 신호를 외부로 출력하는 형광 표시관 구동 회로.
제15항에 있어서,

상기 형광 표시관 구동 회로는 반도체 집적 회로이고, 상기 필라멘트 구동부의 출력에 기초하여 상기 펄스 전압을 생성하는 스위칭 소자를 외부에 접속 가능하게 하는 형광 표시관 구동 회로.
제15항에 있어서,

상기 필라멘트 구동부의 출력에 기초하여 상기 필라멘트 펄스 전압을 생성하는 스위칭 소자를 갖는 형광 표시관 구동 회로.