JP2018101733A - 検出素子搭載用基板および検出装置 - Google Patents

検出素子搭載用基板および検出装置 Download PDF

Info

Publication number
JP2018101733A
JP2018101733A JP2016248046A JP2016248046A JP2018101733A JP 2018101733 A JP2018101733 A JP 2018101733A JP 2016248046 A JP2016248046 A JP 2016248046A JP 2016248046 A JP2016248046 A JP 2016248046A JP 2018101733 A JP2018101733 A JP 2018101733A
Authority
JP
Japan
Prior art keywords
detection element
main surface
vias
insulating substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016248046A
Other languages
English (en)
Other versions
JP6798871B2 (ja
Inventor
剛士 川代
Takeshi Kawashiro
剛士 川代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016248046A priority Critical patent/JP6798871B2/ja
Publication of JP2018101733A publication Critical patent/JP2018101733A/ja
Application granted granted Critical
Publication of JP6798871B2 publication Critical patent/JP6798871B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Radiation (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 長期信頼性に優れた検出素子搭載用基板および検出装置を提供すること。
【解決手段】 検出素子搭載用基板1は、第1主面11aと、第1主面11aにX線を検出する検出素子2を搭載する第1搭載部12と、第1主面11aに相対する第2主面11bと、第2主面11bに電子素子3を搭載する第2搭載部13と、群14Gを成した複数のビア14と、平面透視で複数のビア14と重ならないように第1主面11aに設けられた複数の電極15とを含んだ絶縁基板11を有しており、平面透視において、複数の電極15に挟まれた部分における第1主面11aおよび複数のビア14が、絶縁基板11の厚み方向において絶縁基板11の外側に突出した突出部11c、14dを有している。
【選択図】 図4

Description

本発明は、検出素子搭載用基板および検出装置に関するものである。
従来、絶縁基板の主面にX線を検出するための検出素子を搭載する検出素子搭載用基板および検出装置が知られている(例えば、特許文献1参照)。
検出素子は、検出素子搭載用基板の他方主面に配置された多数のフォトダイオードとその上に形成されたシンチレータとで主に構成されており、検出素子に照射されたX線がシンチレータで蛍光に変換され、この光により各フォトダイオードの電圧電流特性が変化し、この変化をX線画像情報として取り出すものである。
このような検出素子搭載用基板において、絶縁基板の内部に、X線を減衰するための複数のビアを斜めに配置しているものが知られている。
特開2009-032936号公報
しかしながら、検出装置の小型化および高機能化が求められてきている。例えば、従来の検出装置の場合、ビアを斜めにすることで、検出素子の非形成領域を通過したX線、すなわち、シンチレータにより変換されず、絶縁基板に照射され、絶縁基板内部で散乱したX線を広領域にわたって減衰することができるものの、平面視における単位面積当たりのビアの厚みが薄く、強度の高いX線が絶縁基板内部に照射された場合、ビアによりX線を良好に減衰することが困難となり、X線を良好に検出することが困難となることが懸念される。
本発明の一つの態様によれば、検出素子搭載用基板は、第1主面と、該第1主面にX線を検出する検出素子を搭載する第1搭載部と、前記第1主面に相対する第2主面と、該第2主面に電子素子を搭載する第2搭載部と、群を成した複数のビアと、平面透視で該複数のビアと重ならないように前記第1主面に設けられた複数の電極とを含んだ絶縁基板を有しており、平面透視において、該複数の電極に挟まれた部分における前記第1主面および前記複数のビアが、前記絶縁基板の厚み方向において前記絶縁基板の外側に突出した突出部を有している。
本発明の一つの態様によれば、上記構成の検出素子搭載用基板と、前記第1搭載部に搭載された検出素子と、前記第2搭載部に搭載された電子素子とを有している。
本発明の一つの態様による検出素子搭載用基板は、第1主面と、第1主面にX線を検出する検出素子を搭載する第1搭載部と、第1主面に相対する第2主面と、第2主面に電子素子を搭載する第2搭載部と、群を成した複数のビアと、平面透視で複数のビアと重ならないように第1主面に設けられた複数の電極とを含んだ絶縁基板を有しており、平面透視において、複数の電極に挟まれた部分における第1主面および複数のビアが、絶縁基板の
厚み方向において絶縁基板の外側に突出した突出部を有している。上記構成により、突出した複数のビアが絶縁基板の厚み方向に大きいものとなり、絶縁基板内部に照射される強度の高いX線および散乱したX線を良好に減衰することができ、良好にX線を検出することができる検出素子搭載用基板とすることができる。
本発明の一つの態様による検出装置において、上記構成の検出素子搭載用基板と、前記第1搭載部に搭載された検出素子と、前記第2搭載部に搭載された電子素子とを有していることによって、信頼性に優れた検出装置とすることができる。
(a)は本発明の第1の実施形態における検出装置を示す上面透視図であり、(b)は(a)の下面透視図である。 (a)は、図1に示した検出装置の検出素子搭載用基板の上面図であり、(b)は、(a)の要部拡大上面斜視図である。 (a)は図1(a)に示した検出装置の内部上面図であり、(b)は(a)のB部における要部拡大内部上面図である。 (a)は図1(a)に示した検出装置のA−A線における縦断面図であり、(b)は(a)のC部における要部拡大縦断面図である。 本発明の第1の実施形態における検出装置の他の例を示す要部拡大縦断面図である。 (a)は本発明の第2の実施形態における検出装置を示す上面透視図であり、(b)は(a)の下面透視図である。 (a)は図6(a)に示した検出装置の内部上面図であり、(b)は(a)のB部における要部拡大内部上面図である。 (a)は図6(a)に示した検出装置のA−A線における縦断面図であり、(b)は(a)のC部における要部拡大縦断面図である。 本発明の第3の実施形態における検出装置の要部拡大縦断面図である。 本発明の第3の実施形態の他の例における検出装置の要部拡大縦断面図である。
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
(第1の実施形態)
本発明の第1の実施形態における検出装置は、図1〜図3に示すように、検出素子搭載用基板1と、検出素子搭載用基板1の第1主面11aに搭載された検出素子2と、検出素子搭載用基板1の第2主面11bに搭載された電子素子3とを含んでいる。 本実施形態における検出素子搭載用基板1は、第1主面11aと、第1主面11aにX線を検出する検出素子2を搭載する第1搭載部12と、第1主面11aに相対する第2主面11bと、第2主面11bに電子素子3を搭載する第2搭載部13と、群14Gを成した複数のビア14と、平面透視でビアと重ならないように第2主面に設けられた複数の電極15とを含んだ絶縁基板11を有している。絶縁基板11の表面および内部には電極15に接続された配線導体16を有している。平面透視において、複数の電極15に挟まれた部分における第1主面11aおよび複数のビア14が、絶縁基板11の厚み方向において絶縁基板11の外側に突出した突出部11c、14dを有している。図1〜図3において、検出素子搭載用基板1および検出装置は仮想のxyz空間におけるxy平面に実装されている。図1〜図3において、上方向とは、仮想のz軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に検出素子搭載用基板1等が使用される際の上下を限定するものではない。また、絶縁基板11の厚み方向とは、図1〜図3において、z軸の方向のことをいう。
絶縁基板11の第1主面11aの突出部11cは、図2に示す例において、網掛けを行っている。ビア14は、図3(b)に示す例において、網掛けを行っている。
絶縁基板11は、第1主面11a(図1〜図3では上面)および第2主面11b(図1〜図3では下面)と、側面とを有している。絶縁基板11は、複数の絶縁層11dからなり、平面視すなわち主面に垂直な方向から見ると矩形の板状の形状を有している。絶縁基板11は検出素子2および電子素子3を支持するための支持体として機能し、第1主面11aの第1搭載部12上に検出素子2とが、第2主面11bの第2搭載部13上に電子素子3とが、はんだバンプ、金バンプまたは導電性樹脂(異方性導電樹脂等)等の接続部材4を介して接着されて固定される。
絶縁基板11は、例えば、酸化アルミニウム質焼結体(アルミナセラミックス),窒化アルミニウム質焼結体,窒化珪素質焼結体、ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。絶縁基板11は、例えば酸化アルミニウム質焼結体である場合であれば、酸化アルミニウム(Al),酸化珪素(SiO),酸化マグネシウム(MgO),酸化カルシウム(CaO)等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、セラミックグリーンシートを複数枚積層して生成形体を形成し、この生成形体を高温(約1600℃)で焼成することによって絶縁基板11が製作される。
絶縁基板11の第1主面11aに、検出素子2を搭載する第1搭載部12が設けられており、絶縁基板11の第2主面11bに、電子素子3を搭載する第2搭載部13が設けられている。絶縁基板11の第1主面11aには、電極15が設けられている。絶縁基板11の表面および内部には配線導体16が設けられている。配線導体16は、一端が電極15に接続されており、他端が第2主面11bに導出されている。電極15および配線導体16は、検出素子搭載用基板1の両主面にそれぞれ搭載された検出素子2および電子素子3を電気的に接続するためのものである。配線導体16は、絶縁基板11の表面または内部に設けられた配線層と、絶縁基板11を構成する絶縁層11dを貫通して上下に位置する配線層同士を電気的に接続する貫通導体とを含んでいる。
電極15および配線導体16は、例えばタングステン(W),モリブデン(Mo),マンガン(Mn)等を主成分とする金属粉末メタライズである。例えば、絶縁基板11が酸化アルミニウム質焼結体から成る場合であれば、W,MoまたはMn等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得たメタライズペーストを、絶縁基板11用のセラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布して、絶縁基板11用のセラミックグリーンシートと同時に焼成することによって、絶縁基板11の所定位置に被着形成される。電極15および配線導体16は、例えば、絶縁基板11用のセラミックグリーンシートに、電極15用または配線導体16用のメタライズペーストをスクリーン印刷法等の印刷手段によって印刷塗布し、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。また、配線導体16が貫通導体である場合、例えば、絶縁基板11用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザー加工等の加工方法によって貫通導体用の貫通孔を形成し、この貫通孔に、貫通導体用のメタライズペーストを上記印刷手段によって充填しておき、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。メタライズペーストは、上述の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁基板11との接合強度を高めるために、ガラス粉末、セラミック粉末を含んでいても構わない。
ビア14は、絶縁基板11の内部に、絶縁基板11の厚み方向(図1ではz方向)に複数設けられている。複数のビア14は、絶縁基板11の厚み方向において、第1主面11aまたは第2主面11bとの間に設けられている。ビア14は、図1〜図3に示す例では、絶縁基板11を構成する3層の絶縁層11dのうち、第1主面11a側から2番目の絶縁層11dに設けられている。複数のビア14と電極15とは、平面透視において、互いに重ならないように設けられている。
ビア14は、検出素子2におけるシンチレータの非形成領域を通過し、検出素子2のシンチレータにより蛍光に変換されず、検出素子搭載用基板1の第1主面11a側に照射されるX線を減衰するものであり、絶縁基板11の第2主面11b側に透過し、電子素子3に照射されるのを抑制するものである。そして、電子素子3へのX線の照射が抑制され、誤作動または破損等の電子素子3の不具合が生じることを抑制することができる。ビア14は、タングステンまたはモリブデンを主原料とした材料が好適に使用され、上述の配線導体16の貫通導体と同様の方法により形成される。
検出素子搭載用基板1は、絶縁基板11の内部に複数のビア14を有しており、複数のビア14は群14Gを成している。群14Gが格子状である格子部を有している。ここで、群14Gが格子部を有しているとは、図2に示す例のように、複数のビア14の群14Gが、格子状に配列されていることを示している。なお、図2に示す例においては、複数のビア14の群14Gは、平面透視において、配線導体16の貫通導体を囲むように、格子状に配列されている。この場合、配線導体16の貫通導体とビア14との間隔は、平面透視において、近傍に配置された隣接するビア14同士の間隔よりも大きく、複数のビア14は、隣接する配線導体16の貫通導体同士の中央部に沿って配置されている。
ビア14の厚み(絶縁基板11のZ方向の長さ)は、X線の強度により設定され、例えば、100μm〜300μm程度に形成される。なお、ビア14は、図3に示す例では、絶縁基板11の厚み方向の第2主面11b側寄りに配置された1つの絶縁層11dに形成しているが、図4に示す例のように、絶縁基板11の内部に、複数の絶縁層11dに形成しても構わない。例えば、100μmの厚さのビア14を2つの絶縁層11dにそれぞれ形成しておき、これらの絶縁層11dを絶縁基板11の厚み方向に積み重ねることにより、200μmの厚さとなるビア14を形成しても構わない。この場合、ビア14が設けられる1つの絶縁層11dの厚みを小さくすることで、絶縁層11d検出素子搭載用基板1の製作時において、1つの絶縁層11dの厚みを大きくする場合と比較して、隣接するビア14間にクラックの発生を生じにくくすることができ、同一の絶縁層11dにおけるビア14間同士の間隔を小さくすることができるので、絶縁基板11内に複数のビア14を格子状に密集して設けることができ、検出装置の作動時に電子素子3等の熱が検出素子搭載用基板1に伝わり、絶縁層11dとビア14との熱膨張差による応力が発生しようとしても、複数のビア14による群14Gが有する格子部で応力が分散されて、検出素子搭載用基板1に歪みが生じることを抑制することができ、X線を良好に検出することができる。なお、ビア14が設けられる1つの絶縁層11dの厚みは、ビア14の径以下とすることが好ましい。また、それぞれの群14Gにおける効果を効率よくするため、それぞれの絶縁層11dの厚みが同じ大きさとなる、すなわち均等に設けることが好ましい。また、絶縁基板11の最外周側に配置されたビア14と絶縁基板11との間の間隔は、絶縁基板11の側面側に応力が加えられた際に、複数のビア14による群14Gの応力分散のバランスが崩れることを抑制するため、隣接するビア14間の間隔よりも大きくなるように配置されていることが好ましい。より好ましくは、絶縁基板11の最外周側に配置されたビア14と絶縁基板11との間の間隔は、隣接するビア14間の間隔の2倍以上である。
平面透視において、図2(b)および図4(b)に示される例のように、複数の電極15に挟まれた部分における第1主面11aおよび複数のビア14が、絶縁基板11の厚み方向において絶縁基板11の外側に突出した突出部11c、14dを有している。絶縁基板11の第1主面
11aの突出部11cは、平面視において、複数のビア14のビア群14G上に位置する。このような突出部11c、14dは、絶縁層11d用のセラミックグリーンシートの貫通孔にビア14用のメタライズペーストを充填する際に、ビア14用のメタライズペーストがグリーンシートの表面よりも予め突出するように充填しておくことにより形成することができる。もしくは、ビア14用のメタライズペーストの絶縁基板11の厚み方向における焼成時の収縮が、絶縁基板11用の生成形体の収縮および配線導体16の貫通導体用のメタライズペーストの収縮よりもよりも収縮しにくくし、ビア14が、ビア14が設けられた絶縁層11dの表面よりも突出させることにより形成することができる。
また、第1主面11a側の絶縁層11dの厚みおよび第2主面11b側の絶縁層11dの厚みを、ビア14が設けられる絶縁層11dの厚みよりも大きくしておくと、ビア14が設けられた絶縁層11dを挟むようにして保持することにより、検出装置の作動時に発熱し、検出素子搭載用基板1に歪みが生じることを抑制することができ、X線を良好に検出することができる。
電極15および配線導体16の絶縁基板11から露出する表面には、電気めっき法または無電解めっき法によって金属めっき層が被着される。金属めっき層は、ニッケル,銅,金等の耐食性および接続部材4との接続性に優れる金属から成るものであり、例えば厚さ0.5〜
5μm程度のニッケルめっき層と0.1〜3μm程度の金めっき層とが順次被着される。こ
れによって、電極15および配線導体16が腐食することを効果的に抑制できるとともに、電極15および配線導体16と接続部材4との接合を強固にできる。
検出素子搭載用基板1の第1主面11aの第1搭載部12上に検出素子2を搭載し、検出素子搭載用基板1の第2主面11bの第2搭載部13上に電子素子3を搭載することによって、検出装置を作製できる。
検出素子2は、検出素子搭載用基板1に入射されるX線を、電気信号に変換するための素子である。検出素子2は、例えば、X線を光に変換するシンチレータと、光を電気信号に変換するフォトダイオードとを有している。検出装置に入射されたX線をシンチレータにより光に変換し、その光をフォトダイオードにより電気信号に変換する。電子素子3は、検出素子2から出力される電気信号を検出し、情報として処理するための素子であり、例えば、集積回路デバイスである。検出素子2および電子素子3は、例えば、はんだバンプ、金バンプまたは導電性樹脂(異方性導電樹脂等)等の接続部材4を介して、検出素子2の電極または電子素子3の電極と電極15および配線導体16とが電気的および機械的に接続されることによって検出素子搭載用基板1に搭載される。
ビア14は、平面透視において、X線を光に変換するシンチレータの非形成部を覆うように、複数のビア14が群14Gを成しており、平面透視において群14Gが格子状に設けられている。群14Gは、平面透視において、シンチレータの非形成部の幅よりも幅広に設けられている。絶縁基板11内を透過するX線が、検出素子搭載用基板1の第2搭載部13に搭載された電子素子3に照射されることを低減することで、電子素子3の機能低下を抑制することができ、電気信号を良好に検出し、処理することができる。
本実施形態の検出素子搭載用基板1は、第1主面11aと、第1主面11aにX線を検出する検出素子2を搭載する第1搭載部12と、第1主面11aに相対する第2主面11bと、第2主面11bに電子素子3を搭載する第2搭載部13と、群14Gを成した複数のビア14と、平面透視で複数のビア14と重ならないように第1主面11aに設けられた複数の電極15とを含んだ絶縁基板11を有しており、平面透視において、複数の電極15に挟まれた部分における第1主面11aおよび複数のビア14が、絶縁基板11の厚み方向において絶縁基板11の外側に突出した突出部11c、14dを有していることによって、突出した複数のビア14が絶縁基板11
の厚み方向に大きいものとなり、絶縁基板11内部に照射される強度の高いX線および散乱したX線を広領域にわたって良好に減衰することができ、良好にX線を検出することができる検出素子搭載用基板とすることができる。
第1主面11aの突出部11cの高さは、図5に示される例のように、突出部11cに隣接する電極15の最頂部(図5では電極15の上面同士)を結ぶ仮想線を越えない高さにあると、検出素子搭載用基板1の取扱い時に突出部11cが接触して、検出素子搭載用基板1に歪みや衝撃が印加されることを抑制することができ、検出装置を良好に使用することができる。
また、平面視において、図1〜図5に示される例のように、複数の電極15が格子点状に配置されており、複数の電極15のうち隣接する4つの電極15に挟まれる中央部において突出部11c、14dを有していると、複数の電極15間に突出部11c、14dがバランスよく配置され、検出素子搭載用基板1が歪みを有しにくいものとなり、強度の高いX線および散乱したX線を良好に減衰することができ、良好にX線を検出することができる検出素子搭載用基板1とすることができる。
なお、ここで、格子点状とは、図2に示されるように、複数の電極15が、平面視にて格子状に配置されていることである。複数の電極15は、ビア14の群14Gの格子部のそれぞれの中央部に配置されている。
また、平面透視において、図5に示される例のように、群14Gが格子状となっており、平面視において、突出部11c、14dが帯状となった帯状部を有していると、検出素子2におけるシンチレータが格子点状に配置された場合に、帯状となったシンチレータの非形成領域を通過し、絶縁基板11内部に照射される強度の高いX線および散乱したX線を効率的に、また広領域にわたって効果的に減衰することができ、良好にX線を検出することができる検出素子搭載用基板1とすることができる。
また、平面視において、突出部11c、14dが格子状である格子部11cGを有していると、検出素子2におけるシンチレータが格子点状に配置された場合に、格子状となったシンチレータの非形成領域を通過し、検出素子搭載用基板1全面にわたって絶縁基板11内部に照射される強度の高いX線および散乱したX線を効率的に、また広領域にわたって効果的に減衰することができ、検出素子搭載用基板1全体にわたって良好にX線を検出することができる検出素子搭載用基板1とすることができる。
また、平面透視において、図3(a)に示す例のように、複数のビア14による群14Gは格子部から延出された延出部を有していると、検出装置の作動時に電子素子3等の熱が検出素子搭載用基板1に伝わり、絶縁体である絶縁層11aと金属導体であるビア14との熱膨張差による応力が発生しようとしても、複数のビア14による群14Gが有する格子部および格子部から延出された延出部で応力が分散されて、格子部の外側近傍においても歪みが生じることを抑制することができ、X線を良好に検出することができる。
なお、延出部においても、絶縁基板11の最外周側に配置されたビア14と絶縁基板11との間の間隔は、上述と同様に、隣接するビア14間の間隔の2倍以上であることが好ましい。
平面透視において、格子部から延出された延出部は絶縁基板11の周縁部に設けられていると、検出装置の作動時に電子素子3等の熱が検出素子搭載用基板1に伝わり、検出素子搭載用基板1の周縁部(外縁)において、絶縁体である絶縁層11aと金属導体であるビア14との熱膨張差による応力が発生しようとしても、複数のビア14による群14Gが有する格子部および格子部から延出された延出部で応力が分散されて、検出素子搭載用基板1の周
縁部においても歪みが生じることを抑制することができ、X線を良好に検出することができる。
本発明の一つの態様による検出装置において、上記構成の検出素子搭載用基板1と、第1搭載部12に搭載された検出素子2と、第2搭載部13に搭載された電子素子3とを有していることによって、信頼性に優れた検出装置とすることができる。
(第2の実施形態)
次に、本発明の第2の実施形態による検出装置について、図6〜図8を参照しつつ説明する。
本発明の第2の実施形態における検出装置において、上記した第1の実施形態の検出装置と異なる点は、上記した第1の実施形態の検出装置と異なる点は、複数のビア14からなるビア14aが、3つの絶縁層11dに設けられており、3つの絶縁層11dに設けられたビア14(第1のビア14a、第2のビア14b、第3のビア14c)が、平面透視において、それぞれのビア14が、互いにずれて配置されている点である。図7(a)は、第1のビア14aを示す内部上面図であり、第2のビア14bおよび第3のビア14cにおいても、第1のビア14aと同様に設けられている。
第2のビア14bおよび第3のビア14cは、図7(b)に示す例において、破線により透視して示しており、図7(b)に示す例において、網掛けを行っている。また、第1のビア14aおよび第3のビア14cは、図8を示す例において、破線により透過して示している。
本発明の第2の実施形態の検出素子搭載用基板1によれば、第1の実施形態の検出装置と同様に、絶縁基板11内部の強度の高いX線および散乱したX線を広領域にわたってより良好に減衰することができ、良好にX線を検出することができる。
また、ビア14の群14Gは、それぞれの絶縁層11dにおいて、格子状である格子部を有している。第1のビア14aと第2のビア14bと第3のビア14cとは、同じ直径および同じ厚みにてそれぞれの絶縁層11dに設けられている。また、それぞれの絶縁層11dに設けられたビア14同士が、平面透視において、互いにずれて配置されている。すなわち、第1のビア14aは、平面透視において、第2のビア14bと第3のビア14cとの間を覆うように設けられている。第1の絶縁層11dに設けられた第1のビア14aと、第2の絶縁層11dに設けられた第2のビア14bと、第3の絶縁層11dに設けられたビア14cとは、平面透視において隣接するそれぞれのビア14の中心を結ぶ仮想線が三角形状となるように配置されている。この構成により、平面透視において、第1のビア14aが、第2のビア14bおよび第3のビア14cとの間を覆うように配置され、複数のビア14の群14Gにおけるビア14の非形成部を少なくし、検出素子搭載用基板1の第1主面側に照射されたX線を良好に減衰して、第2主面側に透過し、電子素子3に照射されるのを良好に抑制することができる。なお、第1のビア14aと、第2のビア14bと、第3のビア14cとは、それぞれのビア14の中心を結
ぶ仮想線が、平面透視において、正三角形状となるように配置されていることがより好ましい。上述の場合、3つの絶縁層11dに設けられるビア14(第1のビア14a、第2のビア14b、第3のビア14c)は、平面透視で、同じ絶縁層11dに設けられるビア14同士の間隔を直径の2倍としておくと、互いのビア14の間を良好に覆うことができる。
また、絶縁基板11内の1つの絶縁層11dにおけるビア14を少なくしても、平面透視において、格子状の複数の群14Gを絶縁基板11内に効率よく密集して設けることできるので、検出素子搭載用基板1の製作時において、1つの絶縁層11dにおける隣接するビア14間にクラックの発生を生じにくくすることができる。
なお、第1のビア14a、第2のビア14b、第3のビア14cが設けられる絶縁層11dの厚みは、それぞれのビア14の径以下とすることが好ましい。また、それぞれの群14Gの効果を効率よくするため、第1のビア14a、第2のビア14b、第3のビア14cが設けられる絶縁層11dの絶縁層11dの厚みが同じ大きさとなることが好ましい。
また、3つの絶縁層11dに設けられたビア14(第1のビア14a、第2のビア14b、第3のビア14c)は、それぞれのビア14が絶縁基板11の厚み方向において絶縁基板11の外側に突出していても良いし、複数のビア14のうち、最も第1主面11a側に配置された第1のビア14のみに突出部14dを設けても構わない。図9に示される例のように、3つの絶縁層11dに設けられたビア14のそれぞれを突出させておくと、第1主面11a側の個々のビア14(第1のビア14a、第2のビア14b、第3のビア14c)の突出部14dの高さを小さくしても、全体として、絶縁基板11の第1主面11aを突出させやすくなる。
絶縁基板11の各絶縁層11dが漸次第1主面11a側に突出させることにより、個々の絶縁層11aに掛かる応力が大きくなりにくくなるので、絶縁基板11の第1主面11aに良好に突出部11cを形成することができる。
第2の実施形態の検出素子搭載用基板1は、上述の第1の実施形態の検出素子搭載用基板1と同様の製造方法を用いて製作することができる。
(第3の実施形態)
次に、本発明の第3の実施形態による電子装置について、図9を参照しつつ説明する。上記した第1の実施形態の検出装置と異なる点は、平面透視において、複数のビア14の群14Gにおける格子部を覆うように設けられた金属層17を有している点である。
本発明の第3の実施形態の検出素子搭載用基板1によれば、第1の実施形態の検出装置と同様に、絶縁基板11内部の強度の高いX線および散乱したX線を広領域にわたって良好に減衰することができ、良好にX線を検出することができる検出素子搭載用基板が求められている。
金属層17は、複数のビア14間の間を覆うことで、検出素子搭載用基板1内におけるビア14の非形成部を補填し、X線の減衰をより効果的に行うことで、検出素子搭載用基板1の第1主面側に照射されたX線を良好に減衰して、絶縁基板11の第2主面側に透過し、電子素子3に照射されるのを良好に抑制することができる。
金属層17は、図10に示す例において、ビア14の群14Gが設けられた絶縁層11dの上面側および下面側に、X線を光に変換するシンチレータの非形成部に重なるように、格子状に設けられており、平面透視において、複数のビア14の群14と重なるように設けられている。金属層17は、ビア14と同様に、検出素子搭載用基板1の第1主面11a側に照射されたX線を減衰するものであり、絶縁基板11の第2主面11b側に透過し、電子素子3に照射されるのを抑制するものである。金属層17は、絶縁層11dの上面および下面に5〜30μm程度
の厚みに形成されている。
金属層17は、平面視において、金属層17の幅をビア14のビア群14Gの格子部の幅よりも大きくしておくと、複数のビア14を良好に保持し、検出装置の作動時に、検出素子搭載用基板1に歪みが生じることを抑制することができ、X線を良好に検出することができる。ビア14の群14Gの格子部が、平面透視にて検出素子搭載用基板1全体に設けられている場合、金属層17は、ビア14の群14Gの格子部全体を覆うように、平面透視にて検出素子搭載用基板1全体にわたって設けられているとより効果的である。
金属層17は、上述の配線導体16の配線層と同様の方法により製作することができる。
第3の実施形態の検出素子搭載用基板1は、上述の実施形態の検出素子搭載用基板1と同様の製造方法を用いて製作することができる。
本発明は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば、絶縁基板11は、平面視において、側面または角部に切欠き部や面取り部を有している矩形状であっても構わない。
また、第3の実施形態の検出素子搭載用基板1において、ビア14が設けられた3つの絶縁層11dを設けているが、このビア14が設けられた3つの絶縁層11dを1つの組11Gとし、これらの1つの組11Gを、絶縁基板11の厚み方向に複数積層、すなわち、複数の組の11Gが絶縁基板11の厚み方向に配置されるようにしても良い。この場合、絶縁基板11の厚み方向に連続してビア14を設ける場合と比較して、それぞれの群14Gを分散して配置することにより、群14Gにおける効果を効率よくすることができる。また、上述と同様に、それぞれの絶縁層11dの厚みが同じ大きさとなる、すなわち均等に設けることが好ましい。
第3の実施形態の検出素子搭載用基板1は、上述の第1の実施形態の検出素子搭載用基板1と同様の製造方法を用いて製作することができる。
また、第1の実施形態において、図5に示す例のように、ビア14を複数の絶縁層11dに配置し、平面透視においてこれらのビア14同士が互いに重なるように設けている例を示しているが、第2、第3の実施形態の検出素子搭載用基板1においても、ビア14を複数の絶縁層11dに配置し、平面透視において、これらのビア14同士が互いに重なるように設けても構わない。
また、図10の例に示すように、第2主面とビア14との間の絶縁層11d間に配線導体16(配線層)が設けられた検出素子搭載用基板1であっても構わない。
また、検出素子搭載用基板1は、多数個取り検出素子搭載用基板の形態で製作されていてもよい。
1・・・・検出素子搭載用基板
11・・・・絶縁基板
11a・・・第1主面
11b・・・第2主面
11c・・・(第1主面の)突出部
11cG・・(突出部の)格子部
12・・・・第1搭載部
13・・・・第2搭載部
14・・・・ビア
14d・・・(ビアの)突出部
14G・・・(複数のビアの)群
15・・・・電極
16・・・・配線導体
17・・・・金属層
2・・・・検出素子
3・・・・電子素子
4・・・・接続部材

Claims (5)

  1. 第1主面と、該第1主面にX線を検出する検出素子を搭載する第1搭載部と、前記第1主面に相対する第2主面と、該第2主面に電子素子を搭載する第2搭載部と、
    群を成した複数のビアと、
    平面透視で該複数のビアと重ならないように前記第1主面に設けられた複数の電極とを含んだ絶縁基板を有しており、
    平面透視において、該複数の電極に挟まれた部分における前記第1主面および前記複数のビアが、前記絶縁基板の厚み方向において前記絶縁基板の外側に突出した突出部を有していることを特徴とする検出素子搭載用基板。
  2. 平面視において、前記複数の電極が格子点状に配置されており、前記複数の電極のうち隣接する4つの電極に挟まれる中央部において前記突出部を有していることを特徴とする請求項1に記載の検出素子搭載用基板。
  3. 平面透視において、前記群が格子状となっており、
    平面視において、前記突出部が帯状となった帯状部を有していることを特徴とする請求項1または請求項2に記載の検出素子搭載用基板。
  4. 平面視において、前記突出部が格子状である格子部を有していることを特徴とする請求項3に記載の検出素子搭載用基板。
  5. 請求項1乃至請求項4のいずれかに記載の検出素子搭載用基板と、
    前記第1搭載部に搭載された検出素子と、
    前記第2搭載部に搭載された電子素子とを有することを特徴とする検出装置。
JP2016248046A 2016-12-21 2016-12-21 検出素子搭載用基板および検出装置 Active JP6798871B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016248046A JP6798871B2 (ja) 2016-12-21 2016-12-21 検出素子搭載用基板および検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016248046A JP6798871B2 (ja) 2016-12-21 2016-12-21 検出素子搭載用基板および検出装置

Publications (2)

Publication Number Publication Date
JP2018101733A true JP2018101733A (ja) 2018-06-28
JP6798871B2 JP6798871B2 (ja) 2020-12-09

Family

ID=62715660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016248046A Active JP6798871B2 (ja) 2016-12-21 2016-12-21 検出素子搭載用基板および検出装置

Country Status (1)

Country Link
JP (1) JP6798871B2 (ja)

Also Published As

Publication number Publication date
JP6798871B2 (ja) 2020-12-09

Similar Documents

Publication Publication Date Title
CN110622300A (zh) 电子部件搭载用基板、电子装置以及电子模块
JP2018073905A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
WO2016208674A1 (ja) 配線基板、電子装置および電子モジュール
WO2018155053A1 (ja) 配線基板、電子装置用パッケージおよび電子装置
JP6798871B2 (ja) 検出素子搭載用基板および検出装置
JP6835674B2 (ja) 検出素子搭載用基板、検出装置および検出モジュール
JP7299121B2 (ja) 回路基板、電子部品および電子モジュール
JP7007127B2 (ja) 検出素子搭載用基板、検出装置および検出モジュール
JP6791771B2 (ja) 検出素子搭載用基板、検出装置および検出モジュール
JP6813379B2 (ja) 検出素子搭載用基板、検出装置および検出モジュール
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP2017063093A (ja) 配線基板、電子装置および電子モジュール
JP6666200B2 (ja) 配線基板および電子装置
WO2018155434A1 (ja) 配線基板、電子装置および電子モジュール
JP6181455B2 (ja) 配線基板
WO2018155559A1 (ja) 配線基板、電子装置および電子モジュール
JP6595580B2 (ja) 配線基板、電子装置および電子モジュール
CN111033771A (zh) 电子部件搭载用基板、电子装置及电子模块
JP7358525B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP2020088245A (ja) 配線基板、電子装置および電子モジュール
JP2022151000A (ja) 基板、検出装置および検出モジュール
JP6687435B2 (ja) 配線基板、電子装置および電子モジュール
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201119

R150 Certificate of patent or registration of utility model

Ref document number: 6798871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150