JP2018098444A - Electronic device - Google Patents
Electronic device Download PDFInfo
- Publication number
- JP2018098444A JP2018098444A JP2016244350A JP2016244350A JP2018098444A JP 2018098444 A JP2018098444 A JP 2018098444A JP 2016244350 A JP2016244350 A JP 2016244350A JP 2016244350 A JP2016244350 A JP 2016244350A JP 2018098444 A JP2018098444 A JP 2018098444A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electronic device
- reference circuit
- chip
- shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052745 lead Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 238000003860 storage Methods 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 238000007689 inspection Methods 0.000 abstract description 15
- 230000005540 biological transmission Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 229910009071 Sn—Zn—Bi Inorganic materials 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
本発明は、電子装置に関する。 The present invention relates to an electronic device.
半導体装置の製造工程や実装工程では、X線などの放射線を照射して半導体装置の透過像を観察することにより、半導体部品のはんだ実装などにおける接着面の観察やコネクタケーブルの接続状態の観察などのように、直接目視などで観察できない部位においての不良検査が行なわれている。半導体装置がX線などの強い放射線を照射された場合には、半導体装置中の素子の特性が変動する場合があることが知られている。そこで、半導体装置のチップを遮蔽するように金属のフィルタを設けることによって放射線のエネルギーを吸収もしくは減衰させ、半導体装置中の素子の特性変動を抑制する手法がある。 In the manufacturing process and mounting process of semiconductor devices, by observing the transmitted image of the semiconductor device by irradiating radiation such as X-rays, etc., observation of the adhesive surface in solder mounting of semiconductor components, etc., and observation of the connection state of the connector cable, etc. As described above, a defect inspection is performed at a site that cannot be observed directly by visual observation or the like. It is known that the characteristics of elements in a semiconductor device may fluctuate when the semiconductor device is irradiated with strong radiation such as X-rays. Therefore, there is a technique for absorbing or attenuating radiation energy by providing a metal filter so as to shield the chip of the semiconductor device, thereby suppressing fluctuations in characteristics of elements in the semiconductor device.
しかし、一方でBGA(Ball Grid Array)やQFN(Quad Flatpack No Lead)等のようにパッケージの裏面に電極が存在するものについては、X線透過画像によるはんだ実装時の接着面の不良チェックの際に、素子を保護するためX線遮蔽フィルタによってX線を遮蔽すると、パッケージ裏面のX線透過画像が得られないため不良チェックを行うことができないという課題があった。 However, on the other hand, when there is an electrode on the back of the package, such as BGA (Ball Grid Array) and QFN (Quad Flatpack No Lead), etc., when checking the defect of the adhesive surface during solder mounting by X-ray transmission image In addition, if X-rays are shielded by an X-ray shielding filter to protect the element, there is a problem that an X-ray transmission image on the back surface of the package cannot be obtained, so that a defect check cannot be performed.
本発明は、上記課題に鑑みてなされたものであり、その目的は、素子の特性変動を回避および補正を行い、はんだボールなどの被検査物のX線透過による出来映え検査を可能とする電子装置を提供することにある。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide an electronic device that avoids and corrects variations in element characteristics and enables a work-inspection by X-ray transmission of an inspection object such as a solder ball. Is to provide.
請求項1に記載した発明によれば、電子装置(10)は、第1方向に第1面を、前記第1方向に対して反対方向の第2方向に第2面を備える回路基板(16)と、前記回路基板の前記第1面に設けられるICチップ(12)と、前記回路基板の前記第2面に設けられる被検査物(24)と、前記ICチップに配置された基準回路(14)と、前記ICチップに配置された前記基準回路以外の回路(30)と、前記基準回路の第1方向側を覆い、前記基準回路以外の回路の前記第1方向側を覆わない、X線を遮蔽可能な遮蔽物(26)と、を備える。 According to the invention described in claim 1, the electronic device (10) includes a circuit board (16) having a first surface in a first direction and a second surface in a second direction opposite to the first direction. ), An IC chip (12) provided on the first surface of the circuit board, an object to be inspected (24) provided on the second surface of the circuit board, and a reference circuit ( 14), a circuit (30) other than the reference circuit arranged on the IC chip, and a first direction side of the reference circuit, and a first direction side of the circuit other than the reference circuit is not covered, X And a shield (26) capable of shielding the line.
この構成によれば、X線遮蔽物の設置範囲を最小限とすることにより、はんだボールを配置しない領域を最小限とすることができる。また、X線透過画像によるはんだボールの出来映え検査の際に、遮蔽領域にはX線が照射されないため、この領域にはんだボールが存在する場合にはX線透過画像が得られないため検査ができない。しかし、本実施形態では、遮蔽領域には被検査物(はんだボール)が配置されていないため、X線透過画像によりはんだボールの出来映え検査ができないという事態を回避できる。また、基準回路にはX線の照射がされないため、基準回路に配置される回路素子の特性は変動しない。従って基準回路を用いて被調整回路の特性変動を補正することにより、基準回路によって調整信号を正しく発生させることができる。これにより、電子装置全体の正常な回路動作が確保できる。 According to this structure, the area | region which does not arrange | position a solder ball can be minimized by minimizing the installation range of an X-ray shield. In addition, when performing a solder ball performance inspection using an X-ray transmission image, the shielding area is not irradiated with X-rays. Therefore, if there is a solder ball in this area, an X-ray transmission image cannot be obtained and the inspection cannot be performed. . However, in this embodiment, since an object to be inspected (solder ball) is not arranged in the shielding area, it is possible to avoid a situation in which the inspection of the solder ball cannot be performed by the X-ray transmission image. Further, since the reference circuit is not irradiated with X-rays, the characteristics of the circuit elements arranged in the reference circuit do not change. Therefore, the correction signal can be correctly generated by the reference circuit by correcting the characteristic variation of the circuit to be adjusted using the reference circuit. Thereby, normal circuit operation of the whole electronic device can be secured.
以下、本発明の複数の実施形態について図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素又は実質的に同一の要素には同一の符号を付し、説明を省略する。また、以下の説明において、「X線が照射されない」、という場合には、X線が完全に遮蔽される場合だけでなく、X線による影響をうけない程度すなわち素子の特性変動が起こらないレベルまでにX線が減衰されて照射されている場合を含むものとする。 Hereinafter, a plurality of embodiments of the present invention will be described with reference to the drawings. In the following embodiments, common or related elements or substantially the same elements are denoted by the same reference numerals, and description thereof is omitted. Further, in the following description, when “X-rays are not irradiated”, not only when the X-rays are completely shielded but also at a level at which the influence of the X-rays is not affected, that is, the element characteristics do not change. This includes the case where X-rays have been attenuated and irradiated.
(第1の実施形態)
図1から図3は、第1実施形態に係る電子装置10の概略構成を示す図であり、図1は平面図、図2は図1のAA線に沿う部分の縦断面図、図3は裏面図である。図1から図3に示すように、電子装置10は、ICチップ12、回路基板16、封止樹脂18、はんだボール24、及びシールド26を備えている。
(First embodiment)
1 to 3 are diagrams showing a schematic configuration of the
電子装置10は所謂ICパッケージであり、図2に示すように、ICチップ12が、回路基板16のチップ搭載面すなわち図において上面側(第1面)に固定されている。回路基板16のチップ搭載面の裏面側すなわちチップ搭載面側の反対側(第2面)には、図示しない電極が設けられており、この電極に外部接続用の複数のはんだボール24が接続形成されている。回路基板16は、樹脂やセラミックスを主原料とする絶縁基材に、銅などの導電材料からなる配線を配置して構成されている。
The
ICチップ12は、シリコンなどの半導体基板に、トランジスタ、ダイオード、抵抗、コンデンサなどの素子が集積され、論理回路、記憶回路、A/D変換回路、増幅回路、或いはこれらの混合回路等の回路(大規模集積回路)が構成され、チップ化されたものである。本実施形態では、平面略矩形状のICチップ12が、回路基板16のチップ搭載面に接着固定されている。
The
ICチップ12上には、基準回路14、その他の被調整回路30a、30b、30c、30d(以下まとめて被調整回路30と称する)が形成されている。本実施形態では、基準回路14は、基準回路14以外の被調整回路30の特性変動を調整するために用いられる回路素子を含むもの、及び、X線の照射により回路素子の特性変動が生じた場合に、その特性変動を補正しても期待される機能を回復しない回路素子を含むものである。基準回路14は、X線照射により特性変動が生じると電子装置10の全体の性能に影響する部分、例えばメモリ、基準電源などを意味する。具体的には、後述する比較器32、メモリ34、基準電源回路36、差異調整回路38などが含まれる。
On the
一方、被調整回路30は、基準回路14による特性変動の調整を受ける回路素子を含むもの、及び、X線の照射により回路素子の特性変動が生じた場合に、その特性変動を補正しなくても期待される回路機能を発揮する回路素子、又はその特性変動を補正すれば期待される回路機能を回復する回路素子を含むものである。被調整回路30は、X線照射により特性変動が生じても電子装置10全体の性能に影響しにくい、あるいは特性変動が調整可能な回路、例えば制御ロジック、ON/OFFドライバ、COMP閾値、FBゲインなどを意味する。
On the other hand, the circuit 30 to be adjusted includes a circuit element that is subjected to adjustment of the characteristic variation by the
基準回路14の上方には、基準回路14の上面側を覆うようにしてシールド26が形成されている。シールド26は被調整回路30の上面側を覆っていない。シールド26の下方向に投影した領域すなわち遮蔽領域28に基準回路14が含まれる。シールド26は、X線を吸収、反射もしくは減衰することにより遮蔽可能な機能を備えている。シールド26の構成材料としては、例えば、Al、Cu、W、Ag、Ti、Sn、Pb、Ta、Mo、Ge、Bi、Pt又はZn等の金属材料やこれらの金属を含む合金、あるいは、Mo/Siを用いた多層膜、シリコン窒化膜(Si3N4)等を用いることができる。ここで、シールド26の図において垂直下方向に投影した領域を、遮蔽領域28とする。なお、「遮蔽」には、X線を吸収することによって遮蔽する場合だけでなく、X線を反射もしくは散乱させることも含み、また、X線の強度を素子特性の変動を回避可能なレベルまで減衰させることも含む。
A
回路基板16は、樹脂やセラミックスを主原料とする絶縁基材に、銅などの導電材料からなる配線を多層に配置して構成されている。回路基板16のチップ搭載面には図示しない複数のランドが形成されており、これらランドは、ICチップ12上の図示しない電極パッドとボンディングワイヤ22によって電気的に接続されている。
The
回路基板16の裏面には、遮蔽領域28を除き、はんだボール24が格子状すなわちマトリクス状に形成されている。すなわち、はんだボール24は遮蔽領域28には配置されていない。はんだボール24は、回路基板16に形成された図示しない配線を介して、チップ搭載面に形成されたランドと電気的に接続されており、ICチップ12に構成された回路と電気的に接続された、電気的な接続機能を提供する。はんだボール24としては、例えば、Sn−Ag系、Sn−Ag−Cu系、Sn−Zn−Bi系、Sn−Cu系、等の組成のはんだ材を用いることができる。はんだボール24は球状すなわちボール状に形成されている。このように、電子装置10はBGA(Ball Grid Array)型パッケージとなっている。
On the back surface of the
本実施形態では、基準回路14のみを遮蔽してX線の被爆から保護するようにシールド26を設けることで、X線の遮蔽領域28を最小限としている。さらに遮蔽領域28には、はんだボール24を配置しないようにしている。これによって、はんだボール24を配置可能な領域を増加させるとともに、はんだボール24のX線透過画像による出来映え検査を可能としている。
In the present embodiment, the
ICチップ12の上面はボンディングワイヤ22およびシールド26を含めて封止樹脂18により覆われて封止されている。封止樹脂18の構成材料としては、フェノール系硬化剤やシリコーンゴム及びフィラーが添加されたエポキシ系樹脂等の材料を用いることができる。
The upper surface of the
次に、シールド26の形成方法について図4から図7を用いて説明する。
図4は、シールド26を、ICチップ12に使用される多層配線のうち、1層目の配線層42aを回路配線として用い、2層目及び3層目の配線層42b、42cを積層させて基準回路14上に配置するようにして構成し、シールド26としたものである。
Next, a method for forming the
4 shows that the
図5に示すものは、さらにシールド26形成用の第4層目の配線層42dを設けて基準回路14上に配置するようにして構成し、シールド26としたものである。この場合は、独自の膜厚を設定することができ、膜厚を厚く形成することもできる。
FIG. 5 shows a
図6に示すものは、ICチップ12上にさらにICチップ12aを配置したCoC(Chip on Chip)構造であって、基準回路14上にICチップ12aを配置したものである。ICチップ12aにはその上部に配線層42が設けられており、さらのその上部に金属層によって形成されたシールド26が設けられている。配線層42とシールド層26との間には図示しない絶縁層が設けられている。この場合はICチップ12a、配線層42及びシールド26がX線遮蔽物として機能しており、シールド26だけでなくICチップ12a及び配線層42が存在することにより遮蔽効果が向上する。
FIG. 6 shows a CoC (Chip on Chip) structure in which an
図7に示すものは、基準回路14上に配線層42及び、金属皮膜によって形成したシールド26が形成されているものである。配線層42とシールド層26との間には図示しない絶縁層が設けられている。この場合、シールド26としては、例えば銀ペーストなどの塗布膜によって形成された金属皮膜や、FIB(Focused Ion Beam)による局所成膜を用いて形成された金属皮膜、又は、はんだ印刷によって形成された金属皮膜を用いることができる。
In FIG. 7, a
図8は実施形態に係る電子装置10の電気的構成を模式的に示す概略平面図である。ICチップ12は比較器32、メモリ34、基準電源回路36、差異調整回路38を備えており、これらは基準回路14を構成している、基準回路14はシールド26によって覆われておりX線遮蔽されている。従って基準回路14にはX線が照射されない。
FIG. 8 is a schematic plan view schematically showing an electrical configuration of the
ICチップ12は被調整回路30a、30b、30c、調整回路40a、40b、40cを備えている。これら被調整回路30は、シールド26によって覆われていないため、X線の照射を受けて回路特性が変動をきたしうる回路である。調整回路40はこれら被調整回路30の特性を調整するための回路であり、基準回路14からの調整信号を入力可能に接続されている。
The
基準回路14は、調整回路40に調整信号を生成して各調整回路40に出力することにより被調整回路30の特性調整を行う。比較器32は被調整回路30の変動前の特性と、変動後の特性を比較する。被調整回路30の変動前の特性すなわち初期特性はメモリ34に保存されており、比較器32は被調整回路30の初期特性をメモリ34から呼び出して比較に用いる。基準電源回路36は基準となる内部電圧を発生させるための回路であり、同じく、被調整回路30のX線照射後の特性と初期特性とを比較するために用いられる。
The
差異調整回路38は比較器32による素子特性の比較結果の入力を受け、被調整回路30の初期特性からの変動を判定し、この初期特性からの変動分を補正する調整信号を生成し、調整回路40に出力する判定制御部として機能する。調整回路40は入力された調整信号に基づいて、各被調整回路30の素子特性を補正する。この補正された素子特性は、再度、比較器32と差異調整回路38により初期特性との差分が判定され、差分が所定の値以下になった場合は調整が終了する。
The
図9および図10に比較器32および差異調整回路38の構成例を示す。図9に示す構成は、比較器32および差異調整回路38をアナログ回路により構成した例であり、基準電源回路36からの基準電源電圧と被調整回路30からの信号すなわちアナログ値を比較器32によって比較し、差異調整回路38によって差分に対応した調整信号を調整回路40に出力する。
9 and 10 show configuration examples of the
図10に示す構成は、比較器32および差異調整回路38をデジタル回路により構成した例であり、メモリ34からの初期特性と被調整回路30からの信号をA/D変換回路33によりA/D変換したものを、差異調整回路によって比較し、差分に対応した調整信号を生成して調整回路40に出力する。この場合は、差異調整回路38は比較器32も兼ねている。
The configuration shown in FIG. 10 is an example in which the
図11および図12に調整回路40の構成例を示す。図11に示す調整回路40は、直列に複数段の抵抗を備え各々の抵抗に対して並列にスイッチを設けた構成を備えている。差異調整回路38によって各スイッチを切り替えることにより、調整回路40の出力値が調整される。図12に示す調整回路40は、直列に複数段の抵抗を備え、各々の抵抗間と出力線との間を接続し、その途中にスイッチを備える接続線により構成される。差異調整回路38によって各スイッチを切り替えることにより調整回路40の出力値が調整される。
11 and 12 show a configuration example of the
上記構成によれば、シールド26は基準回路14の上方のみを覆うようにして配置されるため、X線の遮蔽物の設置範囲を最小限とすることができる。これにより、はんだボール24を配置しない領域を最小限とすることができる。また、X線透過画像の解析によって電子装置10裏面に配置されたはんだボール24の出来映え検査を行う際に、基準回路14はシールド26により遮蔽されているためX線の照射がされない。この場合、X線は図2において矢印にて図示するように、上方から垂直に下方に向かって照射される。また、遮蔽領域28には、はんだボール24が配置されていない。以上から、遮蔽領域28にはX線が照射されないためX線透過画像が得られないが、遮蔽領域28には、はんだボール24すなわち被検査物が配置されていないため、X線透過画像により出来映え検査ができないという事態を回避できる。従って、はんだボール24の出来映え検査ができない領域が生じない。また、基準回路14にはX線の照射がされないため、基準回路14に配置される回路素子の特性は変動しない。従って基準回路14を用いて被調整回路30の特性変動を補正する調整信号を正しく発生させることができる。これにより、電子装置10全体の正常な回路動作が確保できる。
According to the above configuration, the
(第2実施形態)
次に第2実施形態について図13から図15を参照して説明する。第2実施形態に係る電子装置10が、第1実施形態と異なる点は、シールド26による遮蔽領域28が、電子装置10の端部に配置されている点である。図に示すように、電子装置10端部に配置された遮蔽領域28に、はんだボール24が配置されている例を示しているが、第1実施形態と同様に、遮蔽領域28に、はんだボール24を配置しないように構成してもよい。なお、第2実施形態に係る電子装置10においてはボンディングワイヤ22に代えて貫通電極23によりICチップ12とはんだボール24を電気的に接続している。
(Second Embodiment)
Next, a second embodiment will be described with reference to FIGS. The
第2実施形態によれば第1実施形態と同様の効果を得る。また、シールド26すなわち遮蔽領域28が電子装置10の端部に配置されているため、遮蔽領域28にはんだボール24を配置しても、目視によりはんだボール24の出来映え検査が可能である。また、目視によらなくても、光学的画像処理、あるいはレーザ照射による反射散乱光の解析等によりはんだボール24の出来映え検査をしてもよい。また、第1実施形態と同様に、遮蔽領域28にはんだボール24を配置しない構成とした場合は、X線が遮蔽された遮蔽領域28にはんだボール24が存在しないため、X線透過画像により出来映え検査ができないという事態を回避できる。
(その他の実施形態)
図2又は図4に示すように、シールド26は、図において封止樹脂18内のICチップ12の上方に配置されている例を示して説明したが、これに限定されるものではない。例えば、電子装置10の封止樹脂18の上面に配置してもよい。また、ICチップ12の下方や、電子装置10の裏面に配置してもよいし、上方および下方の両方に配置してもよい。シールド26をICチップ12の下方に配置した場合には、下方からのX線照射に対しても、ICチップ12を遮蔽可能となる。
According to the second embodiment, the same effect as the first embodiment is obtained. In addition, since the
(Other embodiments)
As shown in FIG. 2 or FIG. 4, the
また、BGAパッケージを例示して説明したが、これに限定されるものではない。例えば、QFNパッケージ、LGA(Land grid array)パッケージ、又はSON(Small-Outline No Lead)パッケージ等、電子装置10の裏面に電極が配置されている製品全般に適用することができる。
Further, although the BGA package has been described as an example, the present invention is not limited to this. For example, the present invention can be applied to all products in which electrodes are arranged on the back surface of the
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。 Although the present disclosure has been described with reference to the embodiments, it is understood that the present disclosure is not limited to the embodiments and structures. The present disclosure includes various modifications and modifications within the equivalent range. In addition, various combinations and forms, as well as other combinations and forms including only one element, more or less, are within the scope and spirit of the present disclosure.
10…電子装置、12…ICチップ、14…基準回路、24…はんだボール(被検査物)、26…シールド(遮蔽物)、28…遮蔽領域、30、30a、30b、30c、30d…被調整回路、32…比較器(比較部)、34…メモリ(記憶部)、36…基準電源回路、38…差異調整回路(判定制御部)、40、40a、40b、40c…調整回路
DESCRIPTION OF
Claims (10)
前記回路基板の前記第1面に設けられるICチップ(12)と、
前記回路基板の前記第2面に設けられる被検査物(24)と、
前記ICチップに配置された基準回路(14)と、
前記ICチップに配置された前記基準回路以外の回路(30、30a、30b、30c、30d)と、
前記基準回路の第1方向側を覆い、前記基準回路以外の回路の前記第1方向側を覆わない、X線を遮蔽可能な遮蔽物(26)と、を備える電子装置(10)。 A circuit board (16) comprising a first surface in a first direction and a second surface in a second direction opposite to the first direction;
An IC chip (12) provided on the first surface of the circuit board;
A test object (24) provided on the second surface of the circuit board;
A reference circuit (14) disposed on the IC chip;
Circuits other than the reference circuit (30, 30a, 30b, 30c, 30d) arranged on the IC chip,
An electronic device (10) comprising: a shield (26) capable of shielding X-rays that covers the first direction side of the reference circuit and does not cover the first direction side of circuits other than the reference circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016244350A JP6631494B2 (en) | 2016-12-16 | 2016-12-16 | Electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016244350A JP6631494B2 (en) | 2016-12-16 | 2016-12-16 | Electronic equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018098444A true JP2018098444A (en) | 2018-06-21 |
JP6631494B2 JP6631494B2 (en) | 2020-01-15 |
Family
ID=62633198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016244350A Active JP6631494B2 (en) | 2016-12-16 | 2016-12-16 | Electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6631494B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114687202A (en) * | 2022-04-20 | 2022-07-01 | 西安工程大学 | X-ray-proof shielding fabric and preparation method and application thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004200185A (en) * | 2002-12-16 | 2004-07-15 | Sony Corp | Magnetic memory device |
JP2006202791A (en) * | 2005-01-18 | 2006-08-03 | Hitachi Medical Corp | Ic package and x-ray ct apparatus employing it |
-
2016
- 2016-12-16 JP JP2016244350A patent/JP6631494B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004200185A (en) * | 2002-12-16 | 2004-07-15 | Sony Corp | Magnetic memory device |
JP2006202791A (en) * | 2005-01-18 | 2006-08-03 | Hitachi Medical Corp | Ic package and x-ray ct apparatus employing it |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114687202A (en) * | 2022-04-20 | 2022-07-01 | 西安工程大学 | X-ray-proof shielding fabric and preparation method and application thereof |
CN114687202B (en) * | 2022-04-20 | 2023-07-11 | 西安工程大学 | X-ray-proof shielding fabric and preparation method and application thereof |
Also Published As
Publication number | Publication date |
---|---|
JP6631494B2 (en) | 2020-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10679955B2 (en) | Semiconductor package with heat-dissipating structure and method of manufacturing the same | |
JP5503322B2 (en) | Manufacturing method of semiconductor device | |
US7564121B2 (en) | Semiconductor device having shield structure | |
US7015575B2 (en) | LSI package | |
JP2012169525A (en) | Semiconductor device | |
JP2009108339A (en) | Semiconductor device and its fabrication process | |
JP2007013099A (en) | Semiconductor package having unleaded solder ball and its manufacturing method | |
US20210045236A1 (en) | Stretchable mounting board | |
JP7096741B2 (en) | Manufacturing method of semiconductor device | |
JP6631494B2 (en) | Electronic equipment | |
US20110175212A1 (en) | Dual die semiconductor package | |
US10134665B2 (en) | Semiconductor device | |
JP2012209432A (en) | Semiconductor device built-in substrate module and mounting structure of the same, and method of manufacturing semiconductor device built-in substrate module | |
KR20170053320A (en) | Jig for manufacturing semiconductor package and method for attaching chip using the same | |
JP5790750B2 (en) | Radiation detection sensor | |
CN111384031A (en) | Packaging element and preparation method thereof | |
JP2010177274A (en) | Electronic component mounting substrate and method of manufacturing the same | |
JP2016046476A (en) | Electronic device and manufacturing method of the same | |
JP2005039118A (en) | Semiconductor device | |
US20150279771A1 (en) | Semiconductor package and manufacturing method thereof | |
JP2019079969A (en) | Wiring board | |
US11101388B2 (en) | Semiconductor device | |
JPS6239820B2 (en) | ||
JP6239048B2 (en) | Semiconductor package | |
KR102207274B1 (en) | Circuit board and method of manufacturing circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191125 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6631494 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |