JP2018098248A - Manufacturing method of multilayer ceramic electronic component - Google Patents

Manufacturing method of multilayer ceramic electronic component Download PDF

Info

Publication number
JP2018098248A
JP2018098248A JP2016238524A JP2016238524A JP2018098248A JP 2018098248 A JP2018098248 A JP 2018098248A JP 2016238524 A JP2016238524 A JP 2016238524A JP 2016238524 A JP2016238524 A JP 2016238524A JP 2018098248 A JP2018098248 A JP 2018098248A
Authority
JP
Japan
Prior art keywords
ceramic
raw
green
cutting
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016238524A
Other languages
Japanese (ja)
Inventor
彰 藤田
Akira Fujita
彰 藤田
勇也 高木
Yuya Takagi
勇也 高木
透悟 松井
Togo Matsui
透悟 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016238524A priority Critical patent/JP2018098248A/en
Priority to KR1020170162705A priority patent/KR20180065911A/en
Priority to CN201711271943.8A priority patent/CN108183026A/en
Publication of JP2018098248A publication Critical patent/JP2018098248A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a multilayer ceramic electronic component having an excellent cutting side surface.SOLUTION: A manufacturing method of a multilayer ceramic electronic component, comprises steps of: manufacturing a mother block including a plurality of laminated ceramic green sheets and an inner electrode pattern arranged along a plurality of boundary surfaces between the ceramic green sheets; acquiring a plurality of green chips that includes a lamination structure constructed by having a plurality of ceramic layers in a raw state and a plurality of inner electrodes 26 by cutting the mother block along first and second direction cutting-plane lines orthogonal each other, and in which each inner electrode 26 exposes to a cutting side surface 20 appeared by the cutting along the first direction cutting-plate line; eliminating a metal component of the cutting side surface 20; acquiring a raw component main body by forming a raw ceramic protection layer in the cutting side surface 20 obtained by eliminating the metal component; and burning the raw component main body.SELECTED DRAWING: Figure 9

Description

本発明は、積層セラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer ceramic electronic component.

積層セラミック電子部品の一例として、積層セラミックコンデンサが挙げられる。積層セラミックコンデンサを製造するためには、例えば、内部電極が形成されたセラミックグリーンシートを積層し、得られた生の部品本体を焼成した後、焼結した部品本体の相対向する端面に外部電極を形成する。これによって、両側の端面に引き出された内部電極が外部電極と電気的に接続された積層セラミックコンデンサが得られる。 An example of the multilayer ceramic electronic component is a multilayer ceramic capacitor. In order to manufacture a multilayer ceramic capacitor, for example, a ceramic green sheet on which internal electrodes are formed is laminated, and the raw component body obtained is fired, and then external electrodes are formed on opposite end surfaces of the sintered component body. Form. As a result, a multilayer ceramic capacitor is obtained in which the internal electrodes drawn out on both end faces are electrically connected to the external electrodes.

近年、電子部品の小型化及び高機能化に伴い、積層セラミックコンデンサには、小型化及び高容量化が求められている。積層セラミックコンデンサの小型化及び高容量化を実現するためには、セラミックグリーンシート上を占有する内部電極の有効面積、つまり、互いに対向する内部電極の面積を大きくすることが有効である。 In recent years, with the miniaturization and high functionality of electronic components, multilayer ceramic capacitors are required to be small and have high capacity. In order to reduce the size and increase the capacity of the multilayer ceramic capacitor, it is effective to increase the effective area of the internal electrodes occupying the ceramic green sheet, that is, the area of the internal electrodes facing each other.

例えば、特許文献1には、積層された複数のセラミックグリーンシートと、上記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、上記マザーブロックを互いに直交する第1方向の切断線および第2方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ上記第1方向の切断線に沿う切断によって現れた切断側面に上記内部電極が露出した状態にある、複数のグリーンチップを得る工程と、上記切断側面にセラミックペーストを塗布して、生のセラミック保護層を形成することによって、生の部品本体を得る工程と、上記生の部品本体を焼成する工程とを備える積層セラミック電子部品の製造方法が開示されている。 For example, Patent Document 1 includes a step of producing a mother block including a plurality of laminated ceramic green sheets and internal electrode patterns respectively disposed along a plurality of interfaces between the ceramic green sheets; By cutting the mother block along a cutting line in the first direction and a cutting line in the second direction orthogonal to each other, the mother block has a laminated structure composed of a plurality of ceramic layers and a plurality of internal electrodes in a raw state. And a step of obtaining a plurality of green chips in which the internal electrode is exposed on a cut side surface that appears by cutting along the cutting line in the first direction, and applying a ceramic paste to the cut side surface, Forming a ceramic protective layer, and obtaining a raw component body, and firing the raw component body. Mick method of manufacturing an electronic component is disclosed.

特許第5678905号公報Japanese Patent No. 5678905

特許文献1に記載の方法では、側面に内部電極が露出するようにマザーブロックを切断することによって、互いに対向する内部電極の面積を大きくしている。しかし、マザーブロックの切断にはダイシング等の方法が用いられており、切断時の応力によって内部電極が垂れてしまうため、内部電極間の距離が短くなるほど、内部電極が層間をまたがって接触する箇所(以下、短絡箇所ともいう)が切断側面に発生しやすくなる。さらに、切断時の応力によって、切断側面が粗くなりやすい。このような状態でチップ部品を作製すると、脱脂後の段階でのショート不良率が増加してしまう。以上より、高容量の積層セラミックコンデンサを製造する方法において、良好な切断側面を得ることは困難であった。 In the method described in Patent Document 1, the area of the internal electrodes facing each other is increased by cutting the mother block so that the internal electrodes are exposed on the side surfaces. However, a method such as dicing is used for cutting the mother block, and the internal electrodes hang down due to the stress at the time of cutting. Therefore, the shorter the distance between the internal electrodes, the more the internal electrodes are in contact across the layers. (Hereinafter, also referred to as a short-circuit portion) is likely to occur on the cut side surface. Furthermore, the cut side surface is likely to be rough due to stress during cutting. If a chip component is manufactured in such a state, the short-circuit defect rate at the stage after degreasing increases. From the above, it has been difficult to obtain a good cut side face in the method for producing a high-capacity multilayer ceramic capacitor.

なお、上記の問題は、積層セラミックコンデンサを製造する場合に限らず、積層セラミックコンデンサ以外の積層セラミック電子部品を製造する場合に共通する問題である。 The above problem is not limited to the case of manufacturing a multilayer ceramic capacitor, but is a problem common to the case of manufacturing a multilayer ceramic electronic component other than the multilayer ceramic capacitor.

本発明は上記の問題を解決するためになされたものであり、良好な切断側面を有する積層セラミック電子部品の製造方法を提供することを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for producing a multilayer ceramic electronic component having a good cut side surface.

本発明の積層セラミック電子部品の製造方法は、第1の態様において、積層された複数のセラミックグリーンシートと、上記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、上記マザーブロックを互いに直交する第1方向の切断線及び第2方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ上記第1方向の切断線に沿う切断によって現れた切断側面に上記内部電極が露出した、複数のグリーンチップを得る工程と、上記切断側面の金属成分を除去する工程と、上記金属成分を除去した後の切断側面に生のセラミック保護層を形成することによって、生の部品本体を得る工程と、上記生の部品本体を焼成する工程と、を備えることを特徴とする。 In the first aspect, the method for manufacturing a multilayer ceramic electronic component of the present invention includes a plurality of laminated ceramic green sheets, and internal electrode patterns respectively disposed along a plurality of interfaces between the ceramic green sheets. A step of fabricating a mother block, and cutting the mother block along a cutting line in a first direction and a cutting line in a second direction orthogonal to each other, thereby providing a plurality of ceramic layers in a raw state and a plurality of interiors And a step of obtaining a plurality of green chips, wherein the internal electrodes are exposed on a cut side surface that appears by cutting along the cutting line in the first direction, and a metal on the cut side surface. A raw component body by forming a raw ceramic protective layer on the side of the cut after removing the metal component and the metal component And obtaining, characterized in that it comprises a step of firing the raw component body.

本発明の第1の態様では、内部電極が露出しているグリーンチップの切断側面の金属成分を除去することにより、切断時に発生した内部電極の垂れを除去することができるため、短絡箇所の発生を防止することができる。その結果、良好な切断側面を得ることができる。 According to the first aspect of the present invention, since the sagging of the internal electrode generated at the time of cutting can be removed by removing the metal component on the cut side surface of the green chip where the internal electrode is exposed, the occurrence of a short-circuit portion is generated. Can be prevented. As a result, a good cut side surface can be obtained.

本発明の積層セラミック電子部品の製造方法は、第1の態様において、上記金属成分を除去する工程の前に、行及び列方向に配列された複数の上記グリーンチップの互いの間隔を広げた状態で、複数の上記グリーンチップを転動させることによって、複数の上記グリーンチップの各々の上記切断側面を揃って開放面とする工程をさらに備え、上記開放面とされた上記切断側面の金属成分を除去することが好ましい。この場合、切断側面の金属成分の除去、及び、セラミック保護層の形成を効率的に行うことができる。 In the first aspect of the method for manufacturing a multilayer ceramic electronic component according to the present invention, the plurality of green chips arranged in the row and column directions are spaced apart from each other before the step of removing the metal component. The method further comprises the step of rolling the plurality of green chips to align the cut side surfaces of each of the plurality of green chips into an open surface, wherein the metal component of the cut side surface that is the open surface is provided. It is preferable to remove. In this case, removal of the metal component on the cut side surface and formation of the ceramic protective layer can be performed efficiently.

本発明の積層セラミック電子部品の製造方法は、第2の態様において、積層された複数のセラミックグリーンシートと、上記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、上記マザーブロックを第1方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ上記第1方向の切断線に沿う切断によって現れた切断側面に上記内部電極が露出した、複数の棒状のグリーンブロック体を得る工程と、上記切断側面の金属成分を除去する工程と、上記金属成分を除去した後の切断側面に生のセラミック保護層を形成する工程と、上記生のセラミック保護層が形成された上記棒状のグリーンブロック体を、上記第1方向に直交する第2方向の切断線に沿って切断することによって、複数の生の部品本体を得る工程と、上記生の部品本体を焼成する工程と、を備えることを特徴とする。 In the second aspect, the method for producing a multilayer ceramic electronic component of the present invention includes a plurality of laminated ceramic green sheets, and internal electrode patterns respectively disposed along a plurality of interfaces between the ceramic green sheets. And a step of producing a mother block and a laminated structure composed of a plurality of ceramic layers and a plurality of internal electrodes in a raw state by cutting the mother block along a cutting line in a first direction. And a step of obtaining a plurality of rod-shaped green block bodies in which the internal electrode is exposed on a cut side surface that appears by cutting along the cutting line in the first direction, a step of removing a metal component on the cut side surface, Forming the raw ceramic protective layer on the cut side surface after removing the metal component; and the rod having the raw ceramic protective layer formed thereon Cutting the green block body along a cutting line in a second direction orthogonal to the first direction to obtain a plurality of raw component bodies, and firing the raw component bodies. It is characterized by providing.

本発明の第2の態様では、内部電極が露出している棒状のグリーンブロック体の切断側面の金属成分を除去することにより、切断時に発生した内部電極の垂れを除去することができるため、短絡箇所の発生を防止することができる。その結果、良好な切断側面を得ることができる。 In the second aspect of the present invention, since the sagging of the internal electrode generated during cutting can be removed by removing the metal component on the cut side surface of the rod-shaped green block body from which the internal electrode is exposed, a short circuit is caused. Generation | occurrence | production of a location can be prevented. As a result, a good cut side surface can be obtained.

本発明の積層セラミック電子部品の製造方法は、第2の態様において、上記金属成分を除去する工程の前に、所定方向に配列された複数の上記棒状のグリーンブロック体の互いの間隔を広げた状態で、複数の上記棒状のグリーンブロック体を転動させることによって、複数の上記棒状のグリーンブロック体の各々の上記切断側面を揃って開放面とする工程をさらに備え、上記開放面とされた上記切断側面の金属成分を除去することが好ましい。この場合、切断側面の金属成分の除去、及び、セラミック保護層の形成を効率的に行うことができる。 In the second aspect of the method for manufacturing a multilayer ceramic electronic component according to the present invention, the interval between the plurality of rod-shaped green block bodies arranged in a predetermined direction is increased before the step of removing the metal component. In the state, the method further comprises a step of rolling the plurality of rod-shaped green block bodies to align the cut side surfaces of each of the plurality of rod-shaped green block bodies so as to form an open surface. It is preferable to remove the metal component on the cut side surface. In this case, removal of the metal component on the cut side surface and formation of the ceramic protective layer can be performed efficiently.

以下、本発明の第1の態様及び第2の態様を特に区別しない場合、単に「本発明の積層セラミック電子部品の製造方法」という。 Hereinafter, when the first aspect and the second aspect of the present invention are not particularly distinguished, they are simply referred to as “a method for producing a multilayer ceramic electronic component of the present invention”.

本発明の積層セラミック電子部品の製造方法において、上記金属成分を除去する工程では、エッチング処理が行われることが好ましい。金属成分を溶解させることによって、内部電極の垂れを除去することができる。 In the method for manufacturing a multilayer ceramic electronic component of the present invention, it is preferable that an etching process is performed in the step of removing the metal component. The internal electrode sagging can be removed by dissolving the metal component.

上記エッチング処理は、上記金属成分を溶解する酸又はアルカリの液に上記グリーンチップ又は上記棒状のグリーンブロック体を浸漬することにより行われることが好ましい。 The etching treatment is preferably performed by immersing the green chip or the rod-shaped green block body in an acid or alkali solution that dissolves the metal component.

本発明の積層セラミック電子部品の製造方法において、上記金属成分を除去する工程では、レーザー処理が行われることが好ましい。レーザーで金属成分を焼き飛ばすことによって、内部電極の垂れを除去することができる。 In the method for manufacturing a multilayer ceramic electronic component of the present invention, it is preferable that laser treatment is performed in the step of removing the metal component. The sagging of the internal electrode can be removed by burning off the metal component with a laser.

上記レーザー処理におけるレーザー光波長は、350nm以上であることが好ましい。レーザー光波長が350nm以上であると、切断側面から金属成分を選択的に除去することができる。 The laser light wavelength in the laser treatment is preferably 350 nm or more. When the laser beam wavelength is 350 nm or more, the metal component can be selectively removed from the cut side surface.

上記レーザー処理におけるレーザー照射エネルギーは、100mJ/cm以上、10000mJ/cm以下であることが好ましい。 Laser irradiation energy in the laser treatment, 100 mJ / cm 2 or more, preferably 10000 mJ / cm 2 or less.

本発明の積層セラミック電子部品の製造方法において、上記生のセラミック保護層は、セラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することにより形成され、上記セラミック保護層用グリーンシート又は上記セラミック保護層用ペーストには、Mgが実質的に含有されていないことが好ましい。これまでに、Mgを含有するセラミック保護層用グリーンシート又はセラミック保護層用ペーストを用いて生のセラミック保護層を形成することによって、内部電極の端部に異相を形成してショート不良率を低減させる方法が知られている。これに対し、本発明の積層セラミック電子部品の製造方法では、セラミック保護層用グリーンシート又はセラミック保護層用ペーストにMgが実質的に含有されていなくても、ショート不良率を低減させることができる。 In the method for manufacturing a multilayer ceramic electronic component of the present invention, the raw ceramic protective layer is formed by attaching a green sheet for a ceramic protective layer or by applying a ceramic protective layer paste, The green sheet for ceramic or the paste for ceramic protective layer preferably contains substantially no Mg. To date, by forming a raw ceramic protective layer using a ceramic protective layer green sheet or ceramic protective layer paste containing Mg, a different phase is formed at the end of the internal electrode to reduce the short-circuit defect rate. The method of making it known is known. On the other hand, in the method for manufacturing a multilayer ceramic electronic component of the present invention, even if Mg is not substantially contained in the ceramic protective layer green sheet or the ceramic protective layer paste, the short-circuit defect rate can be reduced. .

本発明の積層セラミック電子部品の製造方法において、上記生のセラミック保護層は、セラミック保護層用ペーストを塗布することにより形成されることが好ましい。セラミック保護層用グリーンシートを貼り付ける方法に比べて、セラミック保護層用ペーストを塗布する方法の方が、生のセラミック保護層を形成する際にグリーンチップ又は棒状のグリーンブロック体に与えるダメージが少ない。したがって、ショート不良率をさらに低減させることができる。 In the method for manufacturing a multilayer ceramic electronic component of the present invention, the raw ceramic protective layer is preferably formed by applying a ceramic protective layer paste. Compared to the method of applying the ceramic protective layer green sheet, the method of applying the ceramic protective layer paste causes less damage to the green chip or rod-shaped green block body when forming the raw ceramic protective layer. . Therefore, the short-circuit defect rate can be further reduced.

本発明の積層セラミック電子部品の製造方法において、上記マザーブロックを作製するためのセラミックグリーンシートの厚みは、1μm以下であることが好ましい。本発明の積層セラミック電子部品の製造方法においては、内部電極の垂れを除去しているため、セラミックグリーンシートが薄い、つまり内部電極間の距離が短い場合であっても、短絡箇所の発生を防止することができる。 In the method for producing a multilayer ceramic electronic component of the present invention, the thickness of the ceramic green sheet for producing the mother block is preferably 1 μm or less. In the manufacturing method of the multilayer ceramic electronic component of the present invention, since the sagging of the internal electrode is removed, even when the ceramic green sheet is thin, that is, when the distance between the internal electrodes is short, occurrence of a short-circuited portion is prevented. can do.

本発明によれば、良好な切断側面を有する積層セラミック電子部品の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the laminated ceramic electronic component which has a favorable cut | disconnected side surface can be provided.

図1は、本発明の積層セラミック電子部品の製造方法によって得られる積層セラミックコンデンサの一例を模式的に示す斜視図である。FIG. 1 is a perspective view schematically showing an example of a multilayer ceramic capacitor obtained by the method for manufacturing a multilayer ceramic electronic component of the present invention. 図2は、図1に示す積層セラミックコンデンサを構成する部品本体の一例を模式的に示す斜視図である。FIG. 2 is a perspective view schematically showing an example of a component main body constituting the multilayer ceramic capacitor shown in FIG. 図3は、図2に示す部品本体を作製するために準備されるグリーンチップの一例を模式的に示す斜視図である。FIG. 3 is a perspective view schematically showing an example of a green chip prepared for producing the component main body shown in FIG. 図4は、図3に示すグリーンチップを作製するために準備される内部電極パターンが形成されたセラミックグリーンシートの一例を模式的に示す平面図である。FIG. 4 is a plan view schematically showing an example of a ceramic green sheet on which an internal electrode pattern prepared for producing the green chip shown in FIG. 3 is formed. 図5(a)は、図4に示すセラミックグリーンシートを積層する工程を説明するための斜視図であり、図5(b)及び図5(c)は、図4に示すセラミックグリーンシートを積層する工程を説明するための平面図である。FIG. 5A is a perspective view for explaining a process of laminating the ceramic green sheets shown in FIG. 4, and FIGS. 5B and 5C are laminating the ceramic green sheets shown in FIG. It is a top view for demonstrating the process to do. 図6は、マザーブロックを切断する工程を説明するための斜視図である。FIG. 6 is a perspective view for explaining a process of cutting the mother block. 図7は、行及び列方向に配列された複数のグリーンチップの互いの間隔を広げた状態を示す斜視図である。FIG. 7 is a perspective view illustrating a state in which a plurality of green chips arranged in the row and column directions are spaced apart from each other. 図8(a)及び図8(b)は、グリーンチップを転動させる工程を説明するための斜視図である。FIGS. 8A and 8B are perspective views for explaining a process of rolling the green chip. 図9(a)及び図9(b)は、切断側面の金属成分を除去する工程を説明するための図である。FIG. 9A and FIG. 9B are diagrams for explaining the process of removing the metal component on the cut side surface. 図10は、生のセラミック保護層を形成する工程を説明するための図である。FIG. 10 is a diagram for explaining a process of forming a raw ceramic protective layer.

以下、本発明の積層セラミック電子部品の製造方法について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
Hereinafter, the manufacturing method of the multilayer ceramic electronic component of the present invention will be described.
However, the present invention is not limited to the following configurations, and can be applied with appropriate modifications without departing from the scope of the present invention. Note that the present invention also includes a combination of two or more desirable configurations of the present invention described below.

本発明の積層セラミック電子部品の製造方法の一実施形態として、積層セラミックコンデンサの製造方法を例にとって説明する。なお、本発明の製造方法は、積層セラミックコンデンサ以外の積層セラミック電子部品にも適用することができる。 As an embodiment of the method for manufacturing a multilayer ceramic electronic component of the present invention, a method for manufacturing a multilayer ceramic capacitor will be described as an example. In addition, the manufacturing method of this invention is applicable also to multilayer ceramic electronic components other than a multilayer ceramic capacitor.

まず、本発明の積層セラミック電子部品の製造方法によって得られる積層セラミックコンデンサについて説明する。
図1は、本発明の積層セラミック電子部品の製造方法によって得られる積層セラミックコンデンサの一例を模式的に示す斜視図である。図2は、図1に示す積層セラミックコンデンサを構成する部品本体の一例を模式的に示す斜視図である。
First, a multilayer ceramic capacitor obtained by the method for producing a multilayer ceramic electronic component of the present invention will be described.
FIG. 1 is a perspective view schematically showing an example of a multilayer ceramic capacitor obtained by the method for manufacturing a multilayer ceramic electronic component of the present invention. FIG. 2 is a perspective view schematically showing an example of a component main body constituting the multilayer ceramic capacitor shown in FIG.

図1に示す積層セラミックコンデンサ11は、部品本体12を備えている。図2に示すように、部品本体12は、直方体状又は略直方体状をなしており、互いに対向する1対の主面13及び14と、互いに対向する1対の側面15及び16と、互いに対向する1対の端面17及び18とを有している。 A multilayer ceramic capacitor 11 shown in FIG. 1 includes a component body 12. As shown in FIG. 2, the component main body 12 has a rectangular parallelepiped shape or a substantially rectangular parallelepiped shape, and is opposed to a pair of main surfaces 13 and 14 facing each other, a pair of side surfaces 15 and 16 facing each other, and the like. And a pair of end faces 17 and 18.

図3は、図2に示す部品本体を作製するために準備されるグリーンチップの一例を模式的に示す斜視図である。
後述するように、図2に示す部品本体12は、図3に示すグリーンチップ19の互いに対向する1対の側面(以下、切断側面という)20及び21上に、生のセラミック保護層22及び23をそれぞれ形成したものを焼成することにより得られる。以後の説明において、焼成後の部品本体12におけるグリーンチップ19に由来する部分を積層部24と呼ぶことにする。
FIG. 3 is a perspective view schematically showing an example of a green chip prepared for producing the component main body shown in FIG.
As will be described later, the component main body 12 shown in FIG. 2 has raw ceramic protective layers 22 and 23 on a pair of side surfaces 20 and 21 facing each other of the green chip 19 shown in FIG. It can be obtained by firing those formed respectively. In the following description, a part derived from the green chip 19 in the fired component main body 12 will be referred to as a laminated portion 24.

図2及び図3に示すように、部品本体12における積層部24は、主面13及び14の方向に延びかつ主面13及び14に直交する方向に積層された複数のセラミック層25と、セラミック層25間の界面に沿って形成された複数対の内部電極26及び27とをもって構成された積層構造を有している。部品本体12は、その側面15及び16をそれぞれ与えるように積層部24の切断側面20及び21上に配置される1対のセラミック保護層22及び23を有している。セラミック保護層22及び23の厚みは、互いに同じであることが好ましい。 As shown in FIGS. 2 and 3, the laminated portion 24 in the component main body 12 includes a plurality of ceramic layers 25 extending in the direction of the main surfaces 13 and 14 and stacked in a direction perpendicular to the main surfaces 13 and 14, and ceramics. It has a laminated structure composed of a plurality of pairs of internal electrodes 26 and 27 formed along the interface between the layers 25. The component body 12 has a pair of ceramic protective layers 22 and 23 disposed on the cut side surfaces 20 and 21 of the laminate 24 to provide the side surfaces 15 and 16 respectively. The ceramic protective layers 22 and 23 preferably have the same thickness.

なお、図1及び図2においては、説明の便宜のために、積層部24とセラミック保護層22及び23の各々との境界が明瞭に図示されているが、このような境界は明瞭に現れなくてもよい。 In FIGS. 1 and 2, for convenience of explanation, the boundary between the laminated portion 24 and each of the ceramic protective layers 22 and 23 is clearly shown, but such a boundary does not appear clearly. May be.

図2及び図3に示すように、内部電極26と内部電極27とは、セラミック層25を介して互いに対向する。内部電極26と内部電極27とが対向することによって、電気的特性が発現する。すなわち、図1に示す積層セラミックコンデンサ11においては、静電容量が形成される。 As shown in FIGS. 2 and 3, the internal electrode 26 and the internal electrode 27 oppose each other with the ceramic layer 25 interposed therebetween. When the internal electrode 26 and the internal electrode 27 face each other, electrical characteristics are developed. That is, a capacitance is formed in the multilayer ceramic capacitor 11 shown in FIG.

内部電極26は、部品本体12の端面17に露出する露出端を持ち、内部電極27は、部品本体12の端面18に露出する露出端を持っている。一方、上述したセラミック保護層22及び23が配置されているため、内部電極26及び27は、部品本体12の側面15及び16には露出しない。 The internal electrode 26 has an exposed end exposed at the end surface 17 of the component main body 12, and the internal electrode 27 has an exposed end exposed at the end surface 18 of the component main body 12. On the other hand, since the ceramic protective layers 22 and 23 described above are disposed, the internal electrodes 26 and 27 are not exposed to the side surfaces 15 and 16 of the component body 12.

図1に示すように、積層セラミックコンデンサ11は、さらに、内部電極26及び27の各々の露出端にそれぞれ電気的に接続されるように、部品本体12の少なくとも1対の端面17及び18上にそれぞれ形成された、外部電極28及び29を備えている。 As shown in FIG. 1, the multilayer ceramic capacitor 11 is further formed on at least one pair of end surfaces 17 and 18 of the component body 12 so as to be electrically connected to the exposed ends of the internal electrodes 26 and 27, respectively. External electrodes 28 and 29 are formed, respectively.

外部電極28及び29は、部品本体12の少なくとも1対の端面17及び18上にそれぞれ形成されており、図1では、主面13及び14並びに側面15及び16の各一部にまで回り込んだ部分を有している。 The external electrodes 28 and 29 are respectively formed on at least one pair of end surfaces 17 and 18 of the component body 12, and in FIG. 1, the external electrodes 28 and 29 wrap around the main surfaces 13 and 14 and parts of the side surfaces 15 and 16. Has a part.

内部電極を構成する導電材料としては、例えば、Ni、Cu、Ag、Pd、Ag−Pd合金、Au等を用いることができる。 For example, Ni, Cu, Ag, Pd, an Ag—Pd alloy, Au, or the like can be used as the conductive material constituting the internal electrode.

セラミック層及びセラミック保護層を構成するセラミック材料としては、例えば、BaTiO、CaTiO、SrTiO、CaZrO等を主成分とする誘電体セラミックを用いることができる。 As the ceramic material constituting the ceramic layer and the ceramic protective layer, for example, a dielectric ceramic mainly composed of BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3, or the like can be used.

セラミック保護層を構成するセラミック材料は、セラミック層を構成するセラミック材料と少なくとも主成分が同じであることが好ましい。この場合、同じ組成のセラミック材料がセラミック層とセラミック保護層との双方に用いられることが特に好ましい。 The ceramic material constituting the ceramic protective layer is preferably at least the same as the main component of the ceramic material constituting the ceramic layer. In this case, it is particularly preferred that ceramic materials having the same composition are used for both the ceramic layer and the ceramic protective layer.

上述のとおり、本発明の製造方法は、積層セラミックコンデンサ以外の積層セラミック電子部品にも適用することができる。例えば、積層セラミック電子部品が圧電部品の場合には、PZT系セラミック等の圧電体セラミック、サーミスタの場合には、スピネル系セラミック等の半導体セラミックが用いられる。 As described above, the manufacturing method of the present invention can be applied to multilayer ceramic electronic components other than multilayer ceramic capacitors. For example, when the multilayer ceramic electronic component is a piezoelectric component, a piezoelectric ceramic such as a PZT ceramic is used, and when the thermistor is a semiconductor ceramic such as a spinel ceramic.

外部電極は、下地層と下地層上に形成されるめっき層とで構成されることが好ましい。下地層を構成する導電材料としては、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等を用いることができる。下地層は、導電性ペーストを未焼成の部品本体上に塗布して部品本体と同時焼成するコファイア法を適用することによって形成されてもよく、導電性ペーストを焼成後の部品本体上に塗布して焼き付けるポストファイア法を適用することによって形成されてもよい。あるいは、下地層は、直接めっきにより形成されてもよく、熱硬化性樹脂を含む導電性樹脂を硬化させることにより形成されてもよい。 The external electrode is preferably composed of a base layer and a plating layer formed on the base layer. For example, Cu, Ni, Ag, Pd, an Ag—Pd alloy, Au, or the like can be used as the conductive material constituting the base layer. The underlayer may be formed by applying a co-fire method in which a conductive paste is applied onto an unfired component body and simultaneously fired with the component body, and the conductive paste is applied onto the fired component body. It may be formed by applying a post-fire method. Alternatively, the underlayer may be formed by direct plating, or may be formed by curing a conductive resin including a thermosetting resin.

下地層上に形成されるめっき層は、Niめっき、及び、その上のSnめっきの2層構造であることが好ましい。 The plating layer formed on the base layer preferably has a two-layer structure of Ni plating and Sn plating thereon.

次に、本発明の積層セラミック電子部品の製造方法の一例として、図1に示す積層セラミックコンデンサ11の製造方法について説明する。 Next, a method for manufacturing the multilayer ceramic capacitor 11 shown in FIG. 1 will be described as an example of the method for manufacturing the multilayer ceramic electronic component of the present invention.

まず、セラミック層となるべきセラミックグリーンシートが準備される。セラミックグリーンシートは、例えば、キャリアフィルム上で、ダイコータ、グラビアコータ、マイクログラビアコータ等を用いて成形される。 First, a ceramic green sheet to be a ceramic layer is prepared. For example, the ceramic green sheet is formed on a carrier film using a die coater, a gravure coater, a micro gravure coater, or the like.

セラミックグリーンシートの厚みは、通常3μm以下であり、1μm以下であることが好ましく、0.6μm以下であることがより好ましい。 The thickness of the ceramic green sheet is usually 3 μm or less, preferably 1 μm or less, and more preferably 0.6 μm or less.

次に、セラミックグリーンシート上に、所定のパターンをもって導電性ペーストが印刷される。 Next, a conductive paste is printed on the ceramic green sheet with a predetermined pattern.

図4は、図3に示すグリーンチップを作製するために準備される内部電極パターンが形成されたセラミックグリーンシートの一例を模式的に示す平面図である。
図4に示すように、セラミック層25となるべきセラミックグリーンシート31上に、所定のパターンをもって導電性ペーストが印刷されることによって、内部電極26及び27の各々となるべき内部電極パターン32が形成される。具体的には、セラミックグリーンシート31上に、帯状の内部電極パターン32が複数列形成される。
FIG. 4 is a plan view schematically showing an example of a ceramic green sheet on which an internal electrode pattern prepared for producing the green chip shown in FIG. 3 is formed.
As shown in FIG. 4, an internal electrode pattern 32 to be each of the internal electrodes 26 and 27 is formed by printing a conductive paste with a predetermined pattern on the ceramic green sheet 31 to be the ceramic layer 25. Is done. Specifically, a plurality of strip-like internal electrode patterns 32 are formed on the ceramic green sheet 31.

内部電極パターンの厚みは特に限定されないが、1.5μm以下であることが好ましい。 The thickness of the internal electrode pattern is not particularly limited, but is preferably 1.5 μm or less.

その後、内部電極パターンが形成されたセラミックグリーンシートをずらしながら所定枚数積層し、その上下に内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層する積層工程が行われる。 Thereafter, a stacking process is performed in which a predetermined number of ceramic green sheets on which internal electrode patterns are formed are stacked while being shifted, and a predetermined number of ceramic green sheets on which no internal electrode patterns are formed are stacked on the top and bottom.

図5(a)は、図4に示すセラミックグリーンシートを積層する工程を説明するための斜視図である。
図5(a)に示すように、内部電極パターン32が形成されたセラミックグリーンシート31を、幅方向に沿って所定間隔、すなわち内部電極パターン32の幅方向寸法の半分ずつずらしながら所定枚数積層する。さらに、その上下に内部電極パターンが印刷されていないセラミックグリーンシートを所定枚数積層する。
Fig.5 (a) is a perspective view for demonstrating the process of laminating | stacking the ceramic green sheet shown in FIG.
As shown in FIG. 5A, a predetermined number of ceramic green sheets 31 on which the internal electrode patterns 32 are formed are stacked while being shifted by a predetermined interval along the width direction, that is, half the width direction dimension of the internal electrode patterns 32. . Further, a predetermined number of ceramic green sheets on which no internal electrode pattern is printed are stacked above and below.

図5(b)及び図5(c)は、図4に示すセラミックグリーンシートを積層する工程を説明するための平面図である。図5(b)及び図5(c)は、それぞれ1層目及び2層目のセラミックグリーンシートが拡大して示されている。
図5(b)及び図5(c)には、帯状の内部電極パターン32が延びる方向と直交する幅方向(図5(b)及び図5(c)における上下方向)の切断線33、及び、これに対して直交する長手方向(図5(b)及び図5(c)における左右方向)の切断線34の各一部が示されている。帯状の内部電極パターン32は、2つ分の内部電極26及び27が各々の引出し部同士で連結されたものが、長手方向に沿って連なった形状を有している。図5(b)及び図5(c)では、切断線33及び34が共通して示されている。
FIGS. 5B and 5C are plan views for explaining a process of laminating the ceramic green sheets shown in FIG. FIGS. 5B and 5C are enlarged views of the first and second ceramic green sheets, respectively.
5B and 5C, a cutting line 33 in the width direction (vertical direction in FIGS. 5B and 5C) perpendicular to the direction in which the strip-shaped internal electrode pattern 32 extends, and Each part of the cutting line 34 in the longitudinal direction perpendicular to this (the left-right direction in FIGS. 5B and 5C) is shown. The strip-shaped internal electrode pattern 32 has a shape in which two internal electrodes 26 and 27 are connected to each other at respective lead portions and are continuous in the longitudinal direction. 5B and 5C, the cutting lines 33 and 34 are shown in common.

積層工程の結果、積層された複数のセラミックグリーンシートと、セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックが得られる。得られたマザーブロックは、静水圧プレス等の手段により積層方向にプレスされる。 As a result of the lamination step, a mother block including a plurality of laminated ceramic green sheets and internal electrode patterns respectively arranged along a plurality of interfaces between the ceramic green sheets is obtained. The obtained mother block is pressed in the stacking direction by means such as isostatic pressing.

プレスされたマザーブロックを互いに直交する第1方向の切断線及び第2方向の切断線に沿って切断することによって、複数のグリーンチップが得られる。この切断には、例えば、ダイシング、押切り、レーザカット等の方法が適用される。 A plurality of green chips is obtained by cutting the pressed mother block along a cutting line in a first direction and a cutting line in a second direction orthogonal to each other. For this cutting, for example, methods such as dicing, pressing, and laser cutting are applied.

図6は、マザーブロックを切断する工程を説明するための斜視図である。
図6において、マザーブロック35は、互いに直交する第1方向の切断線33及び第2方向の切断線34に沿って切断され、行及び列方向に配列された複数のグリーンチップ19が得られる。図6では、マザーブロック35の内部に位置する最上の内部電極パターン32が破線で示されている。なお、図6では、1個のマザーブロック35から6個のグリーンチップ19が取り出されているが、実際には、より多数のグリーンチップ19が取り出される。
FIG. 6 is a perspective view for explaining a process of cutting the mother block.
In FIG. 6, the mother block 35 is cut along a cutting line 33 in a first direction and a cutting line 34 in a second direction orthogonal to each other to obtain a plurality of green chips 19 arranged in the row and column directions. In FIG. 6, the uppermost internal electrode pattern 32 located inside the mother block 35 is indicated by a broken line. In FIG. 6, six green chips 19 are taken out from one mother block 35, but in reality, a larger number of green chips 19 are taken out.

図3に示したように、各グリーンチップ19は、生の状態にある複数のセラミック層25と複数の内部電極26及び27とをもって構成された積層構造を有している。グリーンチップ19の切断側面20及び21は、第1方向の切断線33に沿う切断によって現れた面であり、切断端面36及び37は第2方向の切断線34の切断によって現れた面である。切断側面20及び21には、内部電極26及び27のすべてが露出している。また、一方の切断端面36には、内部電極26のみが露出し、他方の切断端面37には、内部電極27のみが露出している。 As shown in FIG. 3, each green chip 19 has a laminated structure including a plurality of ceramic layers 25 in a raw state and a plurality of internal electrodes 26 and 27. The cut side surfaces 20 and 21 of the green chip 19 are surfaces that appear by cutting along the cutting line 33 in the first direction, and the cutting end surfaces 36 and 37 are surfaces that appear by cutting the cutting line 34 in the second direction. All of the internal electrodes 26 and 27 are exposed on the cut side surfaces 20 and 21. Further, only the internal electrode 26 is exposed on one cut end face 36, and only the internal electrode 27 is exposed on the other cut end face 37.

なお、図6に示すように、複数のグリーンチップ19が行及び列方向に配列されるように、マザーブロック35が拡張性のある粘着シート38上に貼り付けられた状態で切断されることが好ましい。この場合、図示しないエキスパンド装置によって、粘着シート38を拡張することができる。 In addition, as shown in FIG. 6, the mother block 35 may be cut in a state of being attached on the expandable adhesive sheet 38 so that the plurality of green chips 19 are arranged in the row and column directions. preferable. In this case, the adhesive sheet 38 can be expanded by an expanding device (not shown).

図7は、行及び列方向に配列された複数のグリーンチップの互いの間隔を広げた状態を示す斜視図である。
図6に示す粘着シート38を拡張することによって、図7に示すように、行及び列方向に配列された複数のグリーンチップ19は、互いの間隔を広げた状態とされる。
FIG. 7 is a perspective view illustrating a state in which a plurality of green chips arranged in the row and column directions are spaced apart from each other.
By extending the adhesive sheet 38 shown in FIG. 6, as shown in FIG. 7, the plurality of green chips 19 arranged in the row and column directions are in a state in which the interval between them is increased.

続いて、複数のグリーンチップを転動させることによって、複数のグリーンチップの各々の切断側面を揃って開放面とする転動工程が行われることが好ましい。 Subsequently, it is preferable that a rolling step is performed in which a plurality of green chips are rolled to align the cut side surfaces of the plurality of green chips to open surfaces.

図8(a)及び図8(b)は、グリーンチップを転動させる工程を説明するための斜視図である。
図8(a)に示すグリーンチップ19を90度回転させることによって、図8(b)に示すように、切断側面20が上方へ向いた開放面とすることができる。
FIGS. 8A and 8B are perspective views for explaining a process of rolling the green chip.
By rotating the green chip 19 shown in FIG. 8A by 90 degrees, as shown in FIG. 8B, the cut side surface 20 can be made an open surface facing upward.

切断側面の金属成分を除去する工程が行われる。この工程では、切断側面のセラミック成分が除去されてもよいが、金属成分のみが除去されることが好ましい。上述の転動工程を行う場合、転動工程により上方へ向いた切断側面の金属成分を除去する工程が行われることが好ましい。 A step of removing the metal component on the cut side surface is performed. In this step, the ceramic component on the cut side surface may be removed, but preferably only the metal component is removed. When performing the above-mentioned rolling process, it is preferable that the process of removing the metal component of the cut side surface which faced upward by the rolling process is performed.

切断側面の金属成分を除去する工程は、マザーブロックを切断した後、生のセラミック保護層を形成する前であれば、どの段階で行われてもよい。そのため、例えば、転動工程の前の切断側面の金属成分が除去されてもよいし、転動工程を行わず、切断により得られる切断側面の金属成分が除去されてもよい。 The step of removing the metal component on the cut side surface may be performed at any stage after the mother block is cut and before the raw ceramic protective layer is formed. Therefore, for example, the metal component on the cut side surface before the rolling step may be removed, or the metal component on the cut side surface obtained by cutting may be removed without performing the rolling step.

図9(a)及び図9(b)は、切断側面の金属成分を除去する工程を説明するための図である。図9(a)及び図9(b)は、グリーンチップの端面方向から示した切断側面付近の拡大図である。
図9(a)に示すように、切断側面20には、切断時の応力によって内部電極26の垂れ26Aが存在する。切断側面20の金属成分を除去することによって、図9(b)に示すように、内部電極26の垂れ26Aを除去することができる。
FIG. 9A and FIG. 9B are diagrams for explaining the process of removing the metal component on the cut side surface. FIG. 9A and FIG. 9B are enlarged views of the vicinity of the cut side surface shown from the end surface direction of the green chip.
As shown in FIG. 9A, a dripping 26A of the internal electrode 26 exists on the cut side surface 20 due to stress at the time of cutting. By removing the metal component of the cut side surface 20, the sagging 26A of the internal electrode 26 can be removed as shown in FIG. 9B.

金属成分を除去する方法としては、例えば、エッチング処理(化学エッチング、電解エッチング等)、レーザー処理、電子ビーム処理(CP法、FIB法等)、ブラスト処理(サンドブラスト処理等)、放電処理、超音波処理等が挙げられる。これらの処理を組み合わせてもよい。短絡箇所の発生を防止する観点からは、エッチング処理、又は、レーザー処理が好ましい。 Methods for removing metal components include, for example, etching treatment (chemical etching, electrolytic etching, etc.), laser treatment, electron beam treatment (CP method, FIB method, etc.), blast treatment (sand blast treatment, etc.), discharge treatment, ultrasonic wave Processing and the like. These processes may be combined. From the viewpoint of preventing the occurrence of a short-circuit portion, etching treatment or laser treatment is preferable.

エッチング処理は、金属成分を溶解する酸又はアルカリの液にグリーンチップを浸漬することにより行われることが好ましい。例えば、内部電極の導電材料がNiである場合、シアン系又はノーシアン系のエッチング液を用いることができる。なお、エッチング処理は、化学エッチングでもよいし、電解エッチングでもよい。 The etching treatment is preferably performed by immersing the green chip in an acid or alkali solution that dissolves the metal component. For example, when the conductive material of the internal electrode is Ni, a cyan or no cyan etchant can be used. The etching process may be chemical etching or electrolytic etching.

エッチング処理の温度は特に限定されず、例えば、50℃以上、100℃以下とされる。 The temperature of the etching process is not particularly limited, and is, for example, 50 ° C. or higher and 100 ° C. or lower.

エッチング処理の時間は特に限定されず、例えば、10秒間以上、30秒間以下とされる。 The time for the etching process is not particularly limited, and is, for example, not less than 10 seconds and not more than 30 seconds.

レーザー処理は、上方へ向いた切断側面にレーザーを照射することにより行われることが好ましい。 The laser treatment is preferably performed by irradiating a laser on the cut side surface facing upward.

レーザー処理におけるレーザー光波長は、350nm以上であることが好ましい。また、レーザー光波長は、1200nm以下であることが好ましく、1000nm以下であることがより好ましい。 The laser light wavelength in the laser treatment is preferably 350 nm or more. Moreover, it is preferable that a laser beam wavelength is 1200 nm or less, and it is more preferable that it is 1000 nm or less.

レーザー処理におけるレーザー照射エネルギーは、100mJ/cm以上であることが好ましく、500mJ/cm以上であることがより好ましい。また、レーザー照射エネルギーは、10000mJ/cm以下であることが好ましく、5000mJ/cm以下であることがより好ましい。 The laser irradiation energy in the laser treatment is preferably 100 mJ / cm 2 or more, and more preferably 500 mJ / cm 2 or more. Further, the laser irradiation energy is preferably 10000 mJ / cm 2 or less, more preferably 5000 mJ / cm 2 or less.

レーザー処理におけるビーム波形は、トップハットであることが好ましい。 The beam waveform in the laser processing is preferably a top hat.

レーザー処理におけるパルス幅は、マイクロ秒からピコ秒の範囲にあることが好ましい。 The pulse width in laser processing is preferably in the range of microseconds to picoseconds.

切断側面の金属成分を除去した後、切断側面に生のセラミック保護層が形成される。生のセラミック保護層は、例えば、セラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することにより形成される。 After removing the metal component on the cut side, a raw ceramic protective layer is formed on the cut side. The raw ceramic protective layer is formed by, for example, attaching a ceramic protective layer green sheet or applying a ceramic protective layer paste.

図10は、生のセラミック保護層を形成する工程を説明するための図である。
図10に示すように、金属成分を除去した後の切断側面20にセラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することによって、生のセラミック保護層22を形成することができる。
FIG. 10 is a diagram for explaining a process of forming a raw ceramic protective layer.
As shown in FIG. 10, a green ceramic protective layer 22 is formed by applying a ceramic protective layer green sheet to the cut side surface 20 after removing the metal component, or by applying a ceramic protective layer paste. can do.

セラミック保護層用グリーンシート又はセラミック保護層用ペーストには、マザーブロックを作製するためのセラミックグリーンシートと同じセラミック原料が主成分として含有されていることが好ましい。 The ceramic protective layer green sheet or the ceramic protective layer paste preferably contains the same ceramic raw material as the main component of the ceramic green sheet for producing the mother block.

また、セラミック保護層用グリーンシート又はセラミック保護層用ペーストには、Mgが実質的に含有されていないことが好ましい。 Moreover, it is preferable that Mg is not substantially contained in the ceramic protective layer green sheet or the ceramic protective layer paste.

生のセラミック保護層を形成した後、必要に応じて、乾燥工程が行われる。乾燥工程では、生のセラミック保護層22が形成されたグリーンチップ19が、例えば、120℃に設定されたオーブンに5分間入れられる。 After forming the raw ceramic protective layer, a drying step is performed as necessary. In the drying process, the green chip 19 on which the raw ceramic protective layer 22 is formed is placed in an oven set at 120 ° C. for 5 minutes, for example.

次に、図8を参照して説明した工程と同様の転動工程が行われることが好ましい。すなわち、複数のグリーンチップを転動させることによって、複数のグリーンチップの各々の切断側面を揃って開放面とする転動工程が行われることが好ましい。この場合、グリーンチップを180度回転させることによって、反対側の切断側面が上方へ向いた開放面とすることができる。 Next, it is preferable that a rolling process similar to the process described with reference to FIG. 8 is performed. That is, it is preferable that a rolling process is performed in which a plurality of green chips are rolled to align the cut side surfaces of the plurality of green chips to be open surfaces. In this case, by rotating the green chip by 180 degrees, the cut surface on the opposite side can be made an open surface facing upward.

反対側の切断側面に対しても、上記と同様に、切断側面の金属成分を除去し、生のセラミック保護層を形成すればよい。金属成分を除去する方法及び条件は同じでもよいし、異なっていてもよい。また、生のセラミック保護層を形成した後、必要に応じて、乾燥工程が行われる。以上により、生の部品本体が得られる。 Similarly to the above, the metal component on the cut side surface may be removed and the raw ceramic protective layer formed on the opposite cut side surface. The method and conditions for removing the metal component may be the same or different. Moreover, after forming a raw ceramic protective layer, a drying process is performed as needed. Thus, a raw component body is obtained.

得られた生の部品本体が焼成される。焼成温度は、生の部品本体に含まれるセラミック材料や金属材料にもよるが、例えば900℃以上、1300℃以下の範囲である。 The obtained raw component body is fired. The firing temperature is, for example, in the range of 900 ° C. or higher and 1300 ° C. or lower, although it depends on the ceramic material or metal material contained in the raw component body.

焼成後の部品本体の両端面17及び18に導電性ペーストを塗布し、焼き付け、さらに、必要に応じて、めっきが施されることによって、外部電極28及び29が形成される。なお、導電性ペーストの塗布は、生の部品本体に対して実施されてもよく、生の部品本体の焼成時に、導電性ペーストの焼付けを同時に行なうようにしてもよい。 External electrodes 28 and 29 are formed by applying a conductive paste to both end surfaces 17 and 18 of the component body after firing, baking, and then plating as necessary. The application of the conductive paste may be performed on the raw component body, or the conductive paste may be baked at the same time as the raw component body is fired.

このようにして、図1に示す積層セラミックコンデンサ11が製造される。 In this way, the multilayer ceramic capacitor 11 shown in FIG. 1 is manufactured.

上述した実施形態では、マザーブロックを第1方向の切断線及び第2方向の切断線に切断して複数のグリーンチップを得てから、切断側面の金属成分を除去し、生のセラミック保護層を形成していたが、以下のように変更することも可能である。 In the embodiment described above, the mother block is cut into a cutting line in the first direction and a cutting line in the second direction to obtain a plurality of green chips, and then the metal component on the cut side surface is removed, and the raw ceramic protective layer is formed. Although formed, it can be changed as follows.

すなわち、マザーブロックを第1方向の切断線のみに沿って切断することによって、第1方向の切断線に沿う切断によって現れた切断側面に内部電極が露出した、複数の棒状のグリーンブロック体を得てから、切断側面の金属成分を除去し、生のセラミック保護層を形成した後、第2方向の切断線に切断して複数の生の部品本体を得て、その後、生の部品本体を焼成してもよい。焼成後は、前述の実施形態と同様の工程を行うことによって、積層セラミック電子部品を製造することができる。 That is, by cutting the mother block along only the cutting line in the first direction, a plurality of rod-shaped green block bodies are obtained in which the internal electrodes are exposed on the cutting side surfaces that appear by cutting along the cutting line in the first direction. After removing the metal component on the cut side surface and forming a raw ceramic protective layer, it is cut into cutting lines in the second direction to obtain a plurality of raw component bodies, and then the raw component bodies are fired May be. After firing, a multilayer ceramic electronic component can be manufactured by performing the same process as in the above-described embodiment.

以下、本発明の積層セラミック電子部品の製造方法をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。 Examples in which the method for producing a multilayer ceramic electronic component of the present invention is disclosed more specifically below. In addition, this invention is not limited only to these Examples.

[積層セラミックコンデンサの作製]
(実施例1)
セラミック原料としてのBaTiOに、ポリビニルブチラール系バインダ、可塑剤及び有機溶剤としてのエタノールを加え、これらをボールミルにより湿式混合し、セラミックスラリーを作製した。次いで、このセラミックスラリーをリップ方式によりシート成形し、矩形のセラミックグリーンシートを得た。次に、上記セラミックグリーンシート上に、Niを含有する導電性ペーストをスクリーン印刷し、Niを主成分とする内部電極パターンを形成した。
[Production of multilayer ceramic capacitors]
Example 1
A polyvinyl butyral binder, a plasticizer and ethanol as an organic solvent were added to BaTiO 3 as a ceramic raw material, and these were wet mixed by a ball mill to prepare a ceramic slurry. Next, this ceramic slurry was formed into a sheet by a lip method to obtain a rectangular ceramic green sheet. Next, a conductive paste containing Ni was screen-printed on the ceramic green sheet to form an internal electrode pattern containing Ni as a main component.

内部電極パターンが形成されたセラミックグリーンシートを幅方向にずらしながら複数枚積層し、その上下に内部電極パターンが印刷されていないセラミックグリーンシートを積層することにより、マザーブロックを得た。得られたマザーブロックを、静水圧プレスにより積層方向にプレスした。 A plurality of ceramic green sheets on which internal electrode patterns were formed were stacked while shifting in the width direction, and ceramic green sheets on which no internal electrode patterns were printed were stacked on the top and bottom to obtain a mother block. The obtained mother block was pressed in the laminating direction by an isostatic press.

プレスされたマザーブロックをチップ形状に切断することにより、個々の内部電極が両端面及び両側面に露出したグリーンチップを得た。切断後、純水による超音波洗浄を行った。 The pressed mother block was cut into a chip shape to obtain a green chip in which individual internal electrodes were exposed on both end faces and both side faces. After cutting, ultrasonic cleaning with pure water was performed.

グリーンチップの一方の切断側面に対して、エッチング処理を行った。エンストリップNP−1液:エンストリップNP−2液:純水=1:1:3(体積比)であるノーシアン系めっき剥離剤をエッチング液として使用し、温度70℃で20秒間浸漬した。 An etching process was performed on one cut side surface of the green chip. Enstrip NP-1 solution: Enstrip NP-2 solution: pure water = 1: 1: 3 (volume ratio) was used as an etchant, and was immersed at a temperature of 70 ° C. for 20 seconds.

エッチング処理後、純水による超音波洗浄を行い、その後、水分を乾燥させた。続いて、エッチング処理後の切断側面にセラミック保護層用グリーンシートを貼り付けることにより、生のセラミック保護層を形成した。セラミック保護層用グリーンシートの組成は、セラミックグリーンシートの組成と同じである。 After the etching treatment, ultrasonic cleaning with pure water was performed, and then moisture was dried. Subsequently, a green ceramic protective layer was adhered to the cut side surface after the etching treatment to form a raw ceramic protective layer. The composition of the ceramic protective layer green sheet is the same as the composition of the ceramic green sheet.

グリーンチップの他方の切断側面に対しても、上記と同様に、エッチング処理を行った後、生のセラミック保護層を形成した。これにより、生の部品本体を得た。 A green ceramic protective layer was formed on the other cut side surface of the green chip in the same manner as described above after etching. As a result, a raw component body was obtained.

得られた生の部品本体を窒素雰囲気中にて脱脂した後、水素/窒素混合雰囲気中にて焼成した。焼成後、導電性ペーストの塗布及び焼付けによって、外部電極を形成し、実施例1の積層セラミックコンデンサを作製した。 The obtained raw component body was degreased in a nitrogen atmosphere and then fired in a hydrogen / nitrogen mixed atmosphere. After firing, an external electrode was formed by applying and baking a conductive paste, and a multilayer ceramic capacitor of Example 1 was produced.

(実施例2)
実施例1と同様の方法によりグリーンチップを作製した。グリーンチップの一方の切断側面に対して、レーザー処理を行った。レーザー照射の条件は、レーザー光波長:532nm、レーザー照射エネルギー:5700mJ/cm、ビーム波形:トップハット、パルス幅:20ナノ秒とした。
(Example 2)
A green chip was produced by the same method as in Example 1. Laser treatment was performed on one cut side of the green chip. The laser irradiation conditions were as follows: laser beam wavelength: 532 nm, laser irradiation energy: 5700 mJ / cm 2 , beam waveform: top hat, pulse width: 20 nanoseconds.

その後、実施例1と同様に、生のセラミック保護層を形成した。グリーンチップの他方の切断側面に対しても、上記と同様に、レーザー処理を行った後、生のセラミック保護層を形成した。その他、実施例1と同様の方法により、外部電極まで形成し、実施例2の積層セラミックコンデンサを作製した。 Thereafter, as in Example 1, a raw ceramic protective layer was formed. Also on the other cut side surface of the green chip, a raw ceramic protective layer was formed after laser treatment in the same manner as described above. In addition, the external electrodes were formed by the same method as in Example 1 to produce the multilayer ceramic capacitor of Example 2.

(比較例1)
グリーンチップの切断側面に対してエッチング処理を行わなかったこと以外は実施例1と同様に外部電極まで形成し、比較例1の積層セラミックコンデンサを作製した。
(Comparative Example 1)
Except that the etching process was not performed on the cut side surface of the green chip, the external electrodes were formed in the same manner as in Example 1 to produce a multilayer ceramic capacitor of Comparative Example 1.

[評価]
(完全短絡箇所)
走査型電子顕微鏡(SEM)を用いて、外部電極を形成する前の切断側面を倍率7000倍で撮影した。内部電極14〜16本中、Ni粒子同士が完全に層間をまたがって接触している箇所の数を測定した。結果を表1の「完全短絡箇所」に示す。完全短絡箇所の数が0である場合を◎(優)、1以上である場合を×(不可)と評価した。
[Evaluation]
(Completely shorted point)
Using a scanning electron microscope (SEM), the cut side surface before forming the external electrode was photographed at a magnification of 7000 times. In 14 to 16 internal electrodes, the number of locations where Ni particles completely contact each other across the layers was measured. The results are shown in “Completely short-circuited locations” in Table 1. A case where the number of completely short-circuited portions was 0 was evaluated as ◎ (excellent), and a case where it was 1 or more was evaluated as × (impossible).

(脱脂後ショート率)
それぞれ100個の積層セラミックコンデンサの静電容量をLCRメータにて測定し、ショート不良の発生率を算出した。結果を表1の「脱脂後ショート率」に示す。脱脂後ショート率が80%未満である場合を◎(優)、80%以上100%未満である場合を○(良)、100%である場合を×(不可)と評価した。
(Short rate after degreasing)
The capacitance of 100 multilayer ceramic capacitors was measured with an LCR meter, and the occurrence rate of short-circuit defects was calculated. The results are shown in “Short rate after degreasing” in Table 1. A case where the short-circuit rate after degreasing was less than 80% was evaluated as ◎ (excellent), a case where it was 80% or more and less than 100% was evaluated as ○ (good), and a case where it was 100% was evaluated as × (impossible).

Figure 2018098248
Figure 2018098248

表1に示すように、マザーブロックを切断した後、生のセラミック保護層を形成する前に、切断側面に対してエッチング処理又はレーザー処理を行っていない比較例1では、完全短絡箇所が発生していたのに対し、切断側面に対してエッチング処理を行った実施例1、及び、レーザー処理を行った実施例2では、完全短絡箇所が0であった。さらに、実施例1及び2では、比較例1よりも脱脂後ショート率が大きく低下していた。 As shown in Table 1, after the mother block was cut and before the raw ceramic protective layer was formed, in Comparative Example 1 where the cutting side surface was not subjected to etching treatment or laser treatment, a complete short circuit occurred. In contrast, in Example 1 where the etching process was performed on the cut side surface and in Example 2 where the laser process was performed, the number of complete short circuits was 0. Furthermore, in Examples 1 and 2, the short-circuit rate after degreasing was significantly lower than that in Comparative Example 1.

11 積層セラミックコンデンサ(積層セラミック電子部品)
12 部品本体
13,14 主面
15,16 側面
17,18 端面
19 グリーンチップ
20,21 切断側面
22,23 セラミック保護層
24 積層部
25 セラミック層
26,27 内部電極
26A 内部電極の垂れ
28,29 外部電極
31 セラミックグリーンシート
32 内部電極パターン
33 第1方向の切断線
34 第2方向の切断線
35 マザーブロック
36,37 切断端面
38 粘着シート
11 Multilayer ceramic capacitors (multilayer ceramic electronic components)
12 Parts main body 13 and 14 Main surface 15 and 16 Side surface 17 and 18 End surface 19 Green chip 20, 21 Cutting side surface 22 and 23 Ceramic protective layer 24 Laminate part 25 Ceramic layer 26 and 27 Internal electrode 26A Internal electrode droop 28 and 29 External Electrode 31 Ceramic green sheet 32 Internal electrode pattern 33 Cutting line 34 in the first direction Cutting line 35 in the second direction Mother block 36, 37 Cutting end face 38 Adhesive sheet

Claims (12)

積層された複数のセラミックグリーンシートと、前記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、
前記マザーブロックを互いに直交する第1方向の切断線及び第2方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ前記第1方向の切断線に沿う切断によって現れた切断側面に前記内部電極が露出した、複数のグリーンチップを得る工程と、
前記切断側面の金属成分を除去する工程と、
前記金属成分を除去した後の切断側面に生のセラミック保護層を形成することによって、生の部品本体を得る工程と、
前記生の部品本体を焼成する工程と、を備えることを特徴とする積層セラミック電子部品の製造方法。
A step of producing a mother block including a plurality of laminated ceramic green sheets and internal electrode patterns respectively disposed along a plurality of interfaces between the ceramic green sheets;
A laminated structure including a plurality of ceramic layers and a plurality of internal electrodes in a raw state by cutting the mother block along a cutting line in a first direction and a cutting line in a second direction orthogonal to each other. And obtaining a plurality of green chips, wherein the internal electrodes are exposed on a cut side surface that appears by cutting along the cutting line in the first direction;
Removing the metal component of the cut side surface;
Forming a raw ceramic protective layer on the cut side surface after removing the metal component to obtain a raw component body;
And a step of firing the raw component body. A method of manufacturing a multilayer ceramic electronic component, comprising:
前記金属成分を除去する工程の前に、行及び列方向に配列された複数の前記グリーンチップの互いの間隔を広げた状態で、複数の前記グリーンチップを転動させることによって、複数の前記グリーンチップの各々の前記切断側面を揃って開放面とする工程をさらに備え、
前記開放面とされた前記切断側面の金属成分を除去する請求項1に記載の積層セラミック電子部品の製造方法。
Before the step of removing the metal component, a plurality of the green chips are rolled by rolling a plurality of the green chips in a state where the plurality of green chips arranged in the row and column directions are widened. Further comprising the step of aligning the cut side surfaces of each of the chips to form an open surface;
The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein a metal component on the cut side surface that is the open surface is removed.
積層された複数のセラミックグリーンシートと、前記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、
前記マザーブロックを第1方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ前記第1方向の切断線に沿う切断によって現れた切断側面に前記内部電極が露出した、複数の棒状のグリーンブロック体を得る工程と、
前記切断側面の金属成分を除去する工程と、
前記金属成分を除去した後の切断側面に生のセラミック保護層を形成する工程と、
前記生のセラミック保護層が形成された前記棒状のグリーンブロック体を、前記第1方向に直交する第2方向の切断線に沿って切断することによって、複数の生の部品本体を得る工程と、
前記生の部品本体を焼成する工程と、を備えることを特徴とする積層セラミック電子部品の製造方法。
A step of producing a mother block including a plurality of laminated ceramic green sheets and internal electrode patterns respectively disposed along a plurality of interfaces between the ceramic green sheets;
By cutting the mother block along a cutting line in the first direction, the mother block has a laminated structure including a plurality of ceramic layers and a plurality of internal electrodes in a raw state, and cutting in the first direction A step of obtaining a plurality of rod-shaped green block bodies in which the internal electrode is exposed on a cut side surface that appears by cutting along a line;
Removing the metal component of the cut side surface;
Forming a raw ceramic protective layer on the cut side surface after removing the metal component;
Cutting the rod-shaped green block body on which the raw ceramic protective layer is formed along a cutting line in a second direction perpendicular to the first direction to obtain a plurality of raw component bodies;
And a step of firing the raw component body. A method of manufacturing a multilayer ceramic electronic component, comprising:
前記金属成分を除去する工程の前に、所定方向に配列された複数の前記棒状のグリーンブロック体の互いの間隔を広げた状態で、複数の前記棒状のグリーンブロック体を転動させることによって、複数の前記棒状のグリーンブロック体の各々の前記切断側面を揃って開放面とする工程をさらに備え、
前記開放面とされた前記切断側面の金属成分を除去する請求項3に記載の積層セラミック電子部品の製造方法。
Before the step of removing the metal component, by rolling the plurality of rod-shaped green block bodies in a state where the intervals between the plurality of rod-shaped green block bodies arranged in a predetermined direction are widened, Further comprising the step of aligning the cut side surfaces of each of the plurality of rod-shaped green block bodies into an open surface;
The method for producing a multilayer ceramic electronic component according to claim 3, wherein a metal component on the cut side surface that is the open surface is removed.
前記金属成分を除去する工程では、エッチング処理が行われる請求項1〜4のいずれか1項に記載の積層セラミック電子部品の製造方法。 The method for producing a multilayer ceramic electronic component according to claim 1, wherein an etching process is performed in the step of removing the metal component. 前記エッチング処理は、前記金属成分を溶解する酸又はアルカリの液に前記グリーンチップ又は前記棒状のグリーンブロック体を浸漬することにより行われる請求項5に記載の積層セラミック電子部品の製造方法。 The method for manufacturing a multilayer ceramic electronic component according to claim 5, wherein the etching treatment is performed by immersing the green chip or the rod-shaped green block body in an acid or alkali solution that dissolves the metal component. 前記金属成分を除去する工程では、レーザー処理が行われる請求項1〜4のいずれか1項に記載の積層セラミック電子部品の製造方法。 The method for producing a multilayer ceramic electronic component according to claim 1, wherein laser treatment is performed in the step of removing the metal component. 前記レーザー処理におけるレーザー光波長は、350nm以上である請求項7に記載の積層セラミック電子部品の製造方法。 The method of manufacturing a multilayer ceramic electronic component according to claim 7, wherein a laser beam wavelength in the laser treatment is 350 nm or more. 前記レーザー処理におけるレーザー照射エネルギーは、100mJ/cm以上、10000mJ/cm以下である請求項7又は8に記載の積層セラミック電子部品の製造方法。 The laser irradiation energy in the laser treatment, 100 mJ / cm 2 or more, 10000 mJ / cm 2 or less the method of production of a multilayer ceramic electronic component according to claim 7 or 8. 前記生のセラミック保護層は、セラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することにより形成され、
前記セラミック保護層用グリーンシート又は前記セラミック保護層用ペーストには、Mgが実質的に含有されていない請求項1〜9のいずれか1項に記載の積層セラミック電子部品の製造方法。
The raw ceramic protective layer is formed by attaching a ceramic protective layer green sheet or by applying a ceramic protective layer paste,
The method for manufacturing a multilayer ceramic electronic component according to any one of claims 1 to 9, wherein Mg is not substantially contained in the ceramic protective layer green sheet or the ceramic protective layer paste.
前記生のセラミック保護層は、セラミック保護層用ペーストを塗布することにより形成される請求項1〜10のいずれか1項に記載の積層セラミック電子部品の製造方法。 The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein the raw ceramic protective layer is formed by applying a ceramic protective layer paste. 前記マザーブロックを作製するためのセラミックグリーンシートの厚みは、1μm以下である請求項1〜11のいずれか1項に記載の積層セラミック電子部品の製造方法。 The method for manufacturing a multilayer ceramic electronic component according to claim 1, wherein a thickness of the ceramic green sheet for producing the mother block is 1 μm or less.
JP2016238524A 2016-12-08 2016-12-08 Manufacturing method of multilayer ceramic electronic component Pending JP2018098248A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016238524A JP2018098248A (en) 2016-12-08 2016-12-08 Manufacturing method of multilayer ceramic electronic component
KR1020170162705A KR20180065911A (en) 2016-12-08 2017-11-30 Method for manufacturing multilayer ceramic electronic component
CN201711271943.8A CN108183026A (en) 2016-12-08 2017-12-05 The manufacturing method of monolithic ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016238524A JP2018098248A (en) 2016-12-08 2016-12-08 Manufacturing method of multilayer ceramic electronic component

Publications (1)

Publication Number Publication Date
JP2018098248A true JP2018098248A (en) 2018-06-21

Family

ID=62545653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016238524A Pending JP2018098248A (en) 2016-12-08 2016-12-08 Manufacturing method of multilayer ceramic electronic component

Country Status (3)

Country Link
JP (1) JP2018098248A (en)
KR (1) KR20180065911A (en)
CN (1) CN108183026A (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03123011A (en) * 1989-10-04 1991-05-24 Murata Mfg Co Ltd Manufacture of laminated capacitor
JPH03124012A (en) * 1989-10-06 1991-05-27 Murata Mfg Co Ltd Manufacture of multilayer capacitor
JP2012209539A (en) * 2011-03-14 2012-10-25 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic component
JP2012209538A (en) * 2011-03-14 2012-10-25 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic component
US20160351335A1 (en) * 2015-05-29 2016-12-01 Taiyo Yuden Co., Ltd. Multi-Layer Ceramic Capacitor and Method of Producing the Same
JP2016225603A (en) * 2015-05-29 2016-12-28 太陽誘電株式会社 Multilayer ceramic capacitor and method of manufacturing the same
JP2017120880A (en) * 2015-12-25 2017-07-06 太陽誘電株式会社 Multi-layer ceramic electronic component and method of producing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5678905A (en) 1979-11-30 1981-06-29 Matsushita Electric Works Ltd Manufacture of openwork pattern board
JPH0654747B2 (en) * 1990-07-27 1994-07-20 松下電器産業株式会社 Method for manufacturing laminated film capacitor
JP2002025853A (en) * 2000-07-12 2002-01-25 Matsushita Electric Ind Co Ltd Method for manufacturing laminated film capacitor
JP3949941B2 (en) * 2001-11-26 2007-07-25 株式会社東芝 Semiconductor device manufacturing method and polishing apparatus
JP2005123288A (en) * 2003-10-15 2005-05-12 Tdk Corp Manufacturing method for laminated electronic component

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03123011A (en) * 1989-10-04 1991-05-24 Murata Mfg Co Ltd Manufacture of laminated capacitor
JPH03124012A (en) * 1989-10-06 1991-05-27 Murata Mfg Co Ltd Manufacture of multilayer capacitor
JP2012209539A (en) * 2011-03-14 2012-10-25 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic component
JP2012209538A (en) * 2011-03-14 2012-10-25 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic component
US20160351335A1 (en) * 2015-05-29 2016-12-01 Taiyo Yuden Co., Ltd. Multi-Layer Ceramic Capacitor and Method of Producing the Same
JP2016225603A (en) * 2015-05-29 2016-12-28 太陽誘電株式会社 Multilayer ceramic capacitor and method of manufacturing the same
JP2017120880A (en) * 2015-12-25 2017-07-06 太陽誘電株式会社 Multi-layer ceramic electronic component and method of producing the same

Also Published As

Publication number Publication date
KR20180065911A (en) 2018-06-18
CN108183026A (en) 2018-06-19

Similar Documents

Publication Publication Date Title
JP7196946B2 (en) Manufacturing method for multilayer ceramic electronic component
JP6346910B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
CN103247441B (en) The manufacture method of laminated ceramic capacitor and laminated ceramic capacitor
JP2012099786A (en) Multilayer ceramic capacitor and manufacturing method therefor
JP2013222958A (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2018137387A (en) Method for manufacturing multilayer ceramic electronic component
JP2012227197A (en) Multilayer ceramic capacitor
KR20130140562A (en) Capacitor, structure and method of forming capacitor
JP4644796B2 (en) Green chip manufacturing method using green sheet for multilayer electronic component
JP6984197B2 (en) Manufacturing method of laminated ceramic electronic components
JP6828405B2 (en) Manufacturing method of multilayer ceramic electronic components
JP7127720B2 (en) Manufacturing method for multilayer ceramic electronic component
JP2018098248A (en) Manufacturing method of multilayer ceramic electronic component
JP7380792B2 (en) Manufacturing method for laminated ceramic electronic components
JPH11317321A (en) Laminated ceramic capacitor and manufacture of the same
JP4150246B2 (en) Manufacturing method of ceramic laminate
JP6812722B2 (en) Evaluation method of internal electrode film of laminated ceramic electronic component and manufacturing method of laminated ceramic electronic component
WO2023089871A1 (en) Multilayer ceramic electronic component and method for manufacturing same
JP4450176B2 (en) Dielectric paste for level difference elimination constituting laminated electronic parts and margins
JP4150247B2 (en) Manufacturing method of ceramic laminate
JP2019016687A (en) Method for manufacturing multilayer ceramic electronic component
JP2005166759A (en) Method of manufacturing laminated electronic part
JP2006278779A (en) Method for manufacturing laminated body
JP2016207965A (en) Manufacturing method of laminated ceramic electronic component
JP2005072453A (en) Method for manufacturing ceramic laminate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210323