JP6828405B2 - Manufacturing method of multilayer ceramic electronic components - Google Patents

Manufacturing method of multilayer ceramic electronic components Download PDF

Info

Publication number
JP6828405B2
JP6828405B2 JP2016238522A JP2016238522A JP6828405B2 JP 6828405 B2 JP6828405 B2 JP 6828405B2 JP 2016238522 A JP2016238522 A JP 2016238522A JP 2016238522 A JP2016238522 A JP 2016238522A JP 6828405 B2 JP6828405 B2 JP 6828405B2
Authority
JP
Japan
Prior art keywords
ceramic
green
protective layer
manufacturing
raw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016238522A
Other languages
Japanese (ja)
Other versions
JP2018098246A (en
Inventor
彰 藤田
彰 藤田
勇也 高木
勇也 高木
透悟 松井
透悟 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016238522A priority Critical patent/JP6828405B2/en
Priority to KR1020170161496A priority patent/KR102166588B1/en
Priority to CN201711272820.6A priority patent/CN108183025B/en
Publication of JP2018098246A publication Critical patent/JP2018098246A/en
Application granted granted Critical
Publication of JP6828405B2 publication Critical patent/JP6828405B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、積層セラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a laminated ceramic electronic component.

積層セラミック電子部品の一例として、積層セラミックコンデンサが挙げられる。積層セラミックコンデンサを製造するためには、例えば、内部電極が形成されたセラミックグリーンシートを積層し、得られた生の部品本体を焼成した後、焼結した部品本体の相対向する端面に外部電極を形成する。これによって、両側の端面に引き出された内部電極が外部電極と電気的に接続された積層セラミックコンデンサが得られる。 A multilayer ceramic capacitor is an example of a multilayer ceramic electronic component. In order to manufacture a multilayer ceramic capacitor, for example, a ceramic green sheet on which an internal electrode is formed is laminated, the obtained raw component body is fired, and then an external electrode is attached to the opposite end faces of the sintered component body. To form. As a result, a monolithic ceramic capacitor is obtained in which the internal electrodes drawn out on the end faces on both sides are electrically connected to the external electrodes.

近年、電子部品の小型化及び高機能化に伴い、積層セラミックコンデンサには、小型化及び高容量化が求められている。積層セラミックコンデンサの小型化及び高容量化を実現するためには、セラミックグリーンシート上を占有する内部電極の有効面積、つまり、互いに対向する内部電極の面積を大きくすることが有効である。 In recent years, as electronic components have become smaller and more sophisticated, multilayer ceramic capacitors are required to be smaller and have higher capacities. In order to reduce the size and increase the capacity of the multilayer ceramic capacitor, it is effective to increase the effective area of the internal electrodes occupying the ceramic green sheet, that is, the area of the internal electrodes facing each other.

例えば、特許文献1には、積層された複数のセラミックグリーンシートと、上記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、上記マザーブロックを互いに直交する第1方向の切断線および第2方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ上記第1方向の切断線に沿う切断によって現れた切断側面に上記内部電極が露出した状態にある、複数のグリーンチップを得る工程と、上記切断側面にセラミックペーストを塗布して、生のセラミック保護層を形成することによって、生の部品本体を得る工程と、上記生の部品本体を焼成する工程とを備える積層セラミック電子部品の製造方法が開示されている。 For example, Patent Document 1 describes a step of producing a mother block, which includes a plurality of laminated ceramic green sheets and internal electrode patterns arranged along a plurality of interfaces between the ceramic green sheets. By cutting the mother block along a cutting line in the first direction and a cutting line in the second direction orthogonal to each other, it has a laminated structure composed of a plurality of ceramic layers in a raw state and a plurality of internal electrodes. In addition, a step of obtaining a plurality of green chips in which the internal electrodes are exposed on the cutting side surface that appears by cutting along the cutting line in the first direction, and a ceramic paste is applied to the cutting side surface to obtain raw materials. A method for manufacturing a laminated ceramic electronic component including a step of obtaining a raw component body by forming the ceramic protective layer of the above and a step of firing the raw component body is disclosed.

特許第5678905号公報Japanese Patent No. 5678905

特許文献1に記載の方法では、側面に内部電極が露出するようにマザーブロックを切断することによって、互いに対向する内部電極の面積を大きくしている。しかし、マザーブロックの切断にはダイシング等の方法が用いられており、切断時の応力によって内部電極が垂れてしまうため、内部電極間の距離が短くなるほど、内部電極が層間をまたがって接触する箇所(以下、短絡箇所ともいう)が切断側面に発生しやすくなる。さらに、切断時の応力によって、切断側面が粗くなりやすい。このような状態でチップ部品を作製すると、脱脂後の段階でのショート不良率が増加してしまう。以上より、高容量の積層セラミックコンデンサを製造する方法において、良好な切断側面を得ることは困難であった。 In the method described in Patent Document 1, the area of the internal electrodes facing each other is increased by cutting the mother block so that the internal electrodes are exposed on the side surface. However, a method such as dicing is used to cut the mother block, and the internal electrodes hang down due to the stress during cutting. Therefore, the shorter the distance between the internal electrodes, the more the internal electrodes come into contact with each other across the layers. (Hereinafter, also referred to as a short-circuited portion) is likely to occur on the cut side surface. Further, the cut side surface tends to be rough due to the stress at the time of cutting. If chip parts are manufactured in such a state, the short-circuit defect rate at the stage after degreasing increases. From the above, it has been difficult to obtain a good cut side surface in the method for manufacturing a high-capacity multilayer ceramic capacitor.

なお、上記の問題は、積層セラミックコンデンサを製造する場合に限らず、積層セラミックコンデンサ以外の積層セラミック電子部品を製造する場合に共通する問題である。 The above problem is not limited to the case of manufacturing a multilayer ceramic capacitor, but is a common problem in the case of manufacturing a multilayer ceramic electronic component other than a multilayer ceramic capacitor.

本発明は上記の問題を解決するためになされたものであり、良好な切断側面を有する積層セラミック電子部品の製造方法を提供することを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for manufacturing a laminated ceramic electronic component having a good cut side surface.

本発明の積層セラミック電子部品の製造方法は、第1の態様において、積層された複数のセラミックグリーンシートと、上記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、上記マザーブロックを互いに直交する第1方向の切断線及び第2方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ上記第1方向の切断線に沿う切断によって現れた切断側面に上記内部電極が露出した、複数のグリーンチップを得る工程と、上記切断側面に対して、砥粒を用いた研削処理を行う工程と、上記研削処理後の切断側面に生のセラミック保護層を形成することによって、生の部品本体を得る工程と、上記生の部品本体を焼成する工程と、を備えることを特徴とする。 In the first aspect, the method for manufacturing a laminated ceramic electronic component of the present invention includes a plurality of laminated ceramic green sheets and internal electrode patterns arranged along a plurality of interfaces between the ceramic green sheets. , A plurality of ceramic layers in a raw state and a plurality of interiors by cutting the mother block along a cutting line in a first direction and a cutting line in a second direction orthogonal to each other. A step of obtaining a plurality of green chips having a laminated structure composed of electrodes and having the internal electrodes exposed on the cutting side surface appeared by cutting along the cutting line in the first direction, and the cutting side surface. A step of performing a grinding process using abrasive grains, a step of obtaining a raw part body by forming a raw ceramic protective layer on the cut side surface after the grinding process, and a step of firing the raw part body. It is characterized by having a process.

本発明の第1の態様では、内部電極が露出しているグリーンチップの切断側面に対して、砥粒を用いた研削処理を行うことにより、切断時に発生した内部電極の垂れを除去することができるため、短絡箇所の発生を防止することができる。その結果、良好な切断側面を得ることができる。 In the first aspect of the present invention, it is possible to remove the sagging of the internal electrode generated during cutting by performing a grinding process using abrasive grains on the cut side surface of the green chip in which the internal electrode is exposed. Therefore, it is possible to prevent the occurrence of a short-circuited portion. As a result, a good cut side surface can be obtained.

本発明の積層セラミック電子部品の製造方法は、第1の態様において、上記研削処理を行う工程の前に、行及び列方向に配列された複数の上記グリーンチップの互いの間隔を広げた状態で、複数の上記グリーンチップを転動させることによって、複数の上記グリーンチップの各々の上記切断側面を揃って開放面とする工程をさらに備え、上記開放面とされた上記切断側面に対して上記研削処理を行うことが好ましい。この場合、切断側面に対する研削処理、及び、セラミック保護層の形成を効率的に行うことができる。 In the first aspect of the method for manufacturing a laminated ceramic electronic component of the present invention, a plurality of green chips arranged in row and column directions are spaced apart from each other before the step of performing the grinding process. Further, the step of aligning the cut side surfaces of the plurality of green chips to form an open surface by rolling the plurality of the green chips is further provided, and the above-mentioned grinding is performed on the cut side surface formed as the open surface. It is preferable to carry out the treatment. In this case, it is possible to efficiently perform the grinding process on the cut side surface and the formation of the ceramic protective layer.

本発明の積層セラミック電子部品の製造方法は、第2の態様において、積層された複数のセラミックグリーンシートと、上記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、上記マザーブロックを第1方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ上記第1方向の切断線に沿う切断によって現れた切断側面に上記内部電極が露出した、複数の棒状のグリーンブロック体を得る工程と、上記切断側面に対して、砥粒を用いた研削処理を行う工程と、上記研削処理後の切断側面に生のセラミック保護層を形成する工程と、上記生のセラミック保護層が形成された上記棒状のグリーンブロック体を、上記第1方向に直交する第2方向の切断線に沿って切断することによって、複数の生の部品本体を得る工程と、上記生の部品本体を焼成する工程と、を備えることを特徴とする。 In the second aspect, the method for manufacturing a laminated ceramic electronic component of the present invention includes a plurality of laminated ceramic green sheets and internal electrode patterns arranged along a plurality of interfaces between the ceramic green sheets. , A step of manufacturing a mother block and cutting the mother block along a cutting line in the first direction to have a laminated structure composed of a plurality of ceramic layers in a raw state and a plurality of internal electrodes. In addition, a step of obtaining a plurality of rod-shaped green blocks in which the internal electrodes were exposed on the cutting side surface appeared by cutting along the cutting line in the first direction, and abrasive grains were used for the cutting side surface. The step of performing the grinding process, the step of forming the raw ceramic protective layer on the cut side surface after the grinding process, and the rod-shaped green block body on which the raw ceramic protective layer is formed are orthogonal to the first direction. It is characterized by including a step of obtaining a plurality of raw component bodies by cutting along a cutting line in the second direction, and a step of firing the raw component body.

本発明の第2の態様では、内部電極が露出している棒状のグリーンブロック体の切断側面に対して、砥粒を用いた研削処理を行うことにより、切断時に発生した内部電極の垂れを除去することができるため、短絡箇所の発生を防止することができる。その結果、良好な切断側面を得ることができる。 In the second aspect of the present invention, the cut side surface of the rod-shaped green block body in which the internal electrode is exposed is subjected to a grinding process using abrasive grains to remove the sagging of the internal electrode generated during cutting. Therefore, it is possible to prevent the occurrence of a short-circuited portion. As a result, a good cut side surface can be obtained.

本発明の積層セラミック電子部品の製造方法は、第2の態様において、上記研削処理を行う工程の前に、所定方向に配列された複数の上記棒状のグリーンブロック体の互いの間隔を広げた状態で、複数の上記棒状のグリーンブロック体を転動させることによって、複数の上記棒状のグリーンブロック体の各々の上記切断側面を揃って開放面とする工程をさらに備え、上記開放面とされた上記切断側面に対して上記研削処理を行うことが好ましい。この場合、切断側面に対する研削処理、及び、セラミック保護層の形成を効率的に行うことができる。 In the second aspect of the method for manufacturing a laminated ceramic electronic component of the present invention, a state in which a plurality of rod-shaped green block bodies arranged in a predetermined direction are spaced apart from each other before the step of performing the grinding process. Then, by rolling the plurality of rod-shaped green block bodies, the step of aligning the cut side surfaces of the plurality of rod-shaped green block bodies to form an open surface is further provided, and the above-mentioned open surface is formed. It is preferable to perform the above-mentioned grinding process on the cut side surface. In this case, it is possible to efficiently perform the grinding process on the cut side surface and the formation of the ceramic protective layer.

以下、本発明の第1の態様及び第2の態様を特に区別しない場合、単に「本発明の積層セラミック電子部品の製造方法」という。 Hereinafter, when the first aspect and the second aspect of the present invention are not particularly distinguished, it is simply referred to as "the method for manufacturing a laminated ceramic electronic component of the present invention".

本発明の積層セラミック電子部品の製造方法において、上記研削処理は、遊離砥粒を用いた研磨処理であることが好ましい。遊離砥粒を用いた研磨処理では、研磨屑の排出性が良好であるため、内部電極の垂れを効率的に除去することができる。また、常温の遊離砥粒スラリーを定期的に供給することにより、処理時の発熱を抑えることができる。さらに、微細な砥粒を用いることにより、切断側面の表面を平滑にすることができる。 In the method for manufacturing a laminated ceramic electronic component of the present invention, the grinding process is preferably a polishing process using free abrasive grains. In the polishing treatment using the free abrasive grains, since the polishing debris is discharged well, the sagging of the internal electrode can be efficiently removed. Further, by periodically supplying the free abrasive grain slurry at room temperature, it is possible to suppress heat generation during processing. Further, by using fine abrasive grains, the surface of the cut side surface can be smoothed.

本発明の積層セラミック電子部品の製造方法において、上記研削処理は、固定砥粒を用いた研磨処理でもよい。固定砥粒を用いた研磨処理によっても、内部電極の垂れを除去することができる。 In the method for manufacturing a laminated ceramic electronic component of the present invention, the grinding process may be a polishing process using fixed abrasive grains. The sagging of the internal electrode can also be removed by the polishing treatment using the fixed abrasive grains.

本発明の積層セラミック電子部品の製造方法において、上記砥粒の平均粒子径は、10nm以上、1000nm以下であることが好ましい。微細な砥粒を用いることにより、研削時の抵抗を低くすることができるため、内部電極の垂れを効率的に除去することができる。 In the method for producing a laminated ceramic electronic component of the present invention, the average particle size of the abrasive grains is preferably 10 nm or more and 1000 nm or less. By using fine abrasive grains, the resistance at the time of grinding can be lowered, so that the sagging of the internal electrode can be efficiently removed.

本発明の積層セラミック電子部品の製造方法において、上記砥粒は、ダイヤモンド砥粒であることが好ましい。ダイヤモンド砥粒は洗浄性に優れ、焼成雰囲気に与える影響も少ないため、焼成時における過度な粒成長を抑制し、適切な品位の積層セラミック電子部品を製造することができる。 In the method for manufacturing a laminated ceramic electronic component of the present invention, the abrasive grains are preferably diamond abrasive grains. Since diamond abrasive grains are excellent in detergency and have little influence on the firing atmosphere, excessive grain growth during firing can be suppressed, and laminated ceramic electronic components of appropriate quality can be manufactured.

本発明の積層セラミック電子部品の製造方法では、上記研削処理を行う工程において、上記グリーンチップ又は上記棒状のグリーンブロック体にかかる圧力は、0.001MPa以上、0.010MPa未満であることが好ましい。研削処理を行う際の圧力を制御することにより、内部電極の垂れを効率的に除去することができる。 In the method for manufacturing a laminated ceramic electronic component of the present invention, the pressure applied to the green chip or the rod-shaped green block body is preferably 0.001 MPa or more and less than 0.010 MPa in the step of performing the grinding process. By controlling the pressure when performing the grinding process, the sagging of the internal electrodes can be efficiently removed.

本発明の積層セラミック電子部品の製造方法において、上記研削処理後の切断側面の表面粗さRaは、50nm以下であることが好ましい。切断側面の表面粗さを小さくすることにより、ショート不良率を低減させることができる。 In the method for manufacturing a laminated ceramic electronic component of the present invention, the surface roughness Ra of the cut side surface after the grinding treatment is preferably 50 nm or less. By reducing the surface roughness of the cut side surface, the short-circuit defect rate can be reduced.

本発明の積層セラミック電子部品の製造方法において、上記生のセラミック保護層は、セラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することにより形成され、上記セラミック保護層用グリーンシート又は上記セラミック保護層用ペーストには、Mgが実質的に含有されていないことが好ましい。これまでに、Mgを含有するセラミック保護層用グリーンシート又はセラミック保護層用ペーストを用いて生のセラミック保護層を形成することによって、内部電極の端部に異相を形成してショート不良率を低減させる方法が知られている。これに対し、本発明の積層セラミック電子部品の製造方法では、セラミック保護層用グリーンシート又はセラミック保護層用ペーストにMgが実質的に含有されていなくても、ショート不良率を低減させることができる。 In the method for manufacturing a laminated ceramic electronic component of the present invention, the raw ceramic protective layer is formed by attaching a green sheet for a ceramic protective layer or applying a paste for a ceramic protective layer, and the ceramic protective layer is formed. It is preferable that the green sheet for ceramics or the paste for the ceramic protective layer does not substantially contain Mg. So far, by forming a raw ceramic protective layer using a green sheet for a ceramic protective layer or a paste for a ceramic protective layer containing Mg, a heterogeneous phase is formed at the end of the internal electrode to reduce the short-circuit defect rate. There is a known way to make it. On the other hand, in the method for manufacturing a laminated ceramic electronic component of the present invention, the short-circuit defect rate can be reduced even if the green sheet for the ceramic protective layer or the paste for the ceramic protective layer does not substantially contain Mg. ..

本発明の積層セラミック電子部品の製造方法において、上記生のセラミック保護層は、セラミック保護層用ペーストを塗布することにより形成されることが好ましい。セラミック保護層用グリーンシートを貼り付ける方法に比べて、セラミック保護層用ペーストを塗布する方法の方が、生のセラミック保護層を形成する際にグリーンチップ又は棒状のグリーンブロック体に与えるダメージが少ない。したがって、ショート不良率をさらに低減させることができる。 In the method for manufacturing a laminated ceramic electronic component of the present invention, the raw ceramic protective layer is preferably formed by applying a paste for a ceramic protective layer. Compared to the method of attaching the ceramic protective layer green sheet, the method of applying the ceramic protective layer paste causes less damage to the green chip or the rod-shaped green block body when forming the raw ceramic protective layer. .. Therefore, the short defect rate can be further reduced.

本発明の積層セラミック電子部品の製造方法において、上記マザーブロックを作製するためのセラミックグリーンシートの厚みは、1μm以下であることが好ましい。本発明の積層セラミック電子部品の製造方法においては、内部電極の垂れを除去しているため、セラミックグリーンシートが薄い、つまり内部電極間の距離が短い場合であっても、短絡箇所の発生を防止することができる。 In the method for manufacturing a laminated ceramic electronic component of the present invention, the thickness of the ceramic green sheet for manufacturing the mother block is preferably 1 μm or less. In the method for manufacturing a laminated ceramic electronic component of the present invention, since the internal electrodes hang down, the occurrence of short-circuited portions is prevented even when the ceramic green sheet is thin, that is, the distance between the internal electrodes is short. can do.

本発明によれば、良好な切断側面を有する積層セラミック電子部品の製造方法を提供することができる。 According to the present invention, it is possible to provide a method for manufacturing a laminated ceramic electronic component having a good cut side surface.

図1は、本発明の積層セラミック電子部品の製造方法によって得られる積層セラミックコンデンサの一例を模式的に示す斜視図である。FIG. 1 is a perspective view schematically showing an example of a multilayer ceramic capacitor obtained by the method for manufacturing a multilayer ceramic electronic component of the present invention. 図2は、図1に示す積層セラミックコンデンサを構成する部品本体の一例を模式的に示す斜視図である。FIG. 2 is a perspective view schematically showing an example of a component main body constituting the multilayer ceramic capacitor shown in FIG. 1. 図3は、図2に示す部品本体を作製するために準備されるグリーンチップの一例を模式的に示す斜視図である。FIG. 3 is a perspective view schematically showing an example of a green chip prepared for manufacturing the component body shown in FIG. 2. 図4は、図3に示すグリーンチップを作製するために準備される内部電極パターンが形成されたセラミックグリーンシートの一例を模式的に示す平面図である。FIG. 4 is a plan view schematically showing an example of a ceramic green sheet on which an internal electrode pattern prepared for producing the green chip shown in FIG. 3 is formed. 図5(a)は、図4に示すセラミックグリーンシートを積層する工程を説明するための斜視図であり、図5(b)及び図5(c)は、図4に示すセラミックグリーンシートを積層する工程を説明するための平面図である。5 (a) is a perspective view for explaining a process of laminating the ceramic green sheet shown in FIG. 4, and FIGS. 5 (b) and 5 (c) are laminated with the ceramic green sheet shown in FIG. It is a top view for demonstrating the process to perform. 図6は、マザーブロックを切断する工程を説明するための斜視図である。FIG. 6 is a perspective view for explaining a process of cutting the mother block. 図7は、行及び列方向に配列された複数のグリーンチップの互いの間隔を広げた状態を示す斜視図である。FIG. 7 is a perspective view showing a state in which a plurality of green chips arranged in the row and column directions are spaced apart from each other. 図8(a)及び図8(b)は、グリーンチップを転動させる工程を説明するための斜視図である。8 (a) and 8 (b) are perspective views for explaining a process of rolling the green chip. 図9(a)及び図9(b)は、研削処理を行う工程を説明するための図である。9 (a) and 9 (b) are diagrams for explaining a process of performing a grinding process. 図10は、生のセラミック保護層を形成する工程を説明するための図である。FIG. 10 is a diagram for explaining a process of forming a raw ceramic protective layer. 図11(a)は、比較例1の積層セラミックコンデンサの切断側面におけるNi元素マッピング像であり、図11(b)は、実施例1の積層セラミックコンデンサの切断側面におけるNi元素マッピング像である。FIG. 11A is a Ni element mapping image on the cut side surface of the multilayer ceramic capacitor of Comparative Example 1, and FIG. 11B is a Ni element mapping image on the cut side surface of the multilayer ceramic capacitor of Example 1.

以下、本発明の積層セラミック電子部品の製造方法について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
Hereinafter, a method for manufacturing the laminated ceramic electronic component of the present invention will be described.
However, the present invention is not limited to the following configurations, and can be appropriately modified and applied without changing the gist of the present invention. It should be noted that a combination of two or more individual desirable configurations of the present invention described below is also the present invention.

本発明の積層セラミック電子部品の製造方法の一実施形態として、積層セラミックコンデンサの製造方法を例にとって説明する。なお、本発明の製造方法は、積層セラミックコンデンサ以外の積層セラミック電子部品にも適用することができる。 As an embodiment of the method for manufacturing a multilayer ceramic electronic component of the present invention, a method for manufacturing a multilayer ceramic capacitor will be described as an example. The manufacturing method of the present invention can also be applied to multilayer ceramic electronic components other than multilayer ceramic capacitors.

まず、本発明の積層セラミック電子部品の製造方法によって得られる積層セラミックコンデンサについて説明する。
図1は、本発明の積層セラミック電子部品の製造方法によって得られる積層セラミックコンデンサの一例を模式的に示す斜視図である。図2は、図1に示す積層セラミックコンデンサを構成する部品本体の一例を模式的に示す斜視図である。
First, a multilayer ceramic capacitor obtained by the method for manufacturing a multilayer ceramic electronic component of the present invention will be described.
FIG. 1 is a perspective view schematically showing an example of a multilayer ceramic capacitor obtained by the method for manufacturing a multilayer ceramic electronic component of the present invention. FIG. 2 is a perspective view schematically showing an example of a component main body constituting the multilayer ceramic capacitor shown in FIG. 1.

図1に示す積層セラミックコンデンサ11は、部品本体12を備えている。図2に示すように、部品本体12は、直方体状又は略直方体状をなしており、互いに対向する1対の主面13及び14と、互いに対向する1対の側面15及び16と、互いに対向する1対の端面17及び18とを有している。 The multilayer ceramic capacitor 11 shown in FIG. 1 includes a component body 12. As shown in FIG. 2, the component main body 12 has a rectangular parallelepiped shape or a substantially rectangular parallelepiped shape, and has a pair of main surfaces 13 and 14 facing each other and a pair of side surfaces 15 and 16 facing each other. It has a pair of end faces 17 and 18.

図3は、図2に示す部品本体を作製するために準備されるグリーンチップの一例を模式的に示す斜視図である。
後述するように、図2に示す部品本体12は、図3に示すグリーンチップ19の互いに対向する1対の側面(以下、切断側面という)20及び21上に、生のセラミック保護層22及び23をそれぞれ形成したものを焼成することにより得られる。以後の説明において、焼成後の部品本体12におけるグリーンチップ19に由来する部分を積層部24と呼ぶことにする。
FIG. 3 is a perspective view schematically showing an example of a green chip prepared for manufacturing the component body shown in FIG. 2.
As will be described later, the component body 12 shown in FIG. 2 has raw ceramic protective layers 22 and 23 on a pair of side surfaces (hereinafter referred to as cut side surfaces) 20 and 21 of the green chip 19 shown in FIG. 3 facing each other. It is obtained by firing each of the formed products. In the following description, the portion of the component body 12 after firing derived from the green chip 19 will be referred to as a laminated portion 24.

図2及び図3に示すように、部品本体12における積層部24は、主面13及び14の方向に延びかつ主面13及び14に直交する方向に積層された複数のセラミック層25と、セラミック層25間の界面に沿って形成された複数対の内部電極26及び27とをもって構成された積層構造を有している。部品本体12は、その側面15及び16をそれぞれ与えるように積層部24の切断側面20及び21上に配置される1対のセラミック保護層22及び23を有している。セラミック保護層22及び23の厚みは、互いに同じであることが好ましい。 As shown in FIGS. 2 and 3, the laminated portion 24 in the component main body 12 includes a plurality of ceramic layers 25 extending in the directions of the main surfaces 13 and 14 and laminated in a direction orthogonal to the main surfaces 13 and 14, and ceramics. It has a laminated structure composed of a plurality of pairs of internal electrodes 26 and 27 formed along the interface between the layers 25. The component body 12 has a pair of ceramic protective layers 22 and 23 arranged on the cut side surfaces 20 and 21 of the laminated portion 24 so as to provide the side surfaces 15 and 16, respectively. The thicknesses of the ceramic protective layers 22 and 23 are preferably the same as each other.

なお、図1及び図2においては、説明の便宜のために、積層部24とセラミック保護層22及び23の各々との境界が明瞭に図示されているが、このような境界は明瞭に現れなくてもよい。 In addition, in FIGS. 1 and 2, for convenience of explanation, the boundary between the laminated portion 24 and each of the ceramic protective layers 22 and 23 is clearly shown, but such a boundary does not appear clearly. You may.

図2及び図3に示すように、内部電極26と内部電極27とは、セラミック層25を介して互いに対向する。内部電極26と内部電極27とが対向することによって、電気的特性が発現する。すなわち、図1に示す積層セラミックコンデンサ11においては、静電容量が形成される。 As shown in FIGS. 2 and 3, the internal electrode 26 and the internal electrode 27 face each other via the ceramic layer 25. When the internal electrode 26 and the internal electrode 27 face each other, electrical characteristics are exhibited. That is, in the multilayer ceramic capacitor 11 shown in FIG. 1, a capacitance is formed.

内部電極26は、部品本体12の端面17に露出する露出端を持ち、内部電極27は、部品本体12の端面18に露出する露出端を持っている。一方、上述したセラミック保護層22及び23が配置されているため、内部電極26及び27は、部品本体12の側面15及び16には露出しない。 The internal electrode 26 has an exposed end exposed on the end surface 17 of the component body 12, and the internal electrode 27 has an exposed end exposed on the end surface 18 of the component body 12. On the other hand, since the ceramic protective layers 22 and 23 described above are arranged, the internal electrodes 26 and 27 are not exposed on the side surfaces 15 and 16 of the component body 12.

図1に示すように、積層セラミックコンデンサ11は、さらに、内部電極26及び27の各々の露出端にそれぞれ電気的に接続されるように、部品本体12の少なくとも1対の端面17及び18上にそれぞれ形成された、外部電極28及び29を備えている。 As shown in FIG. 1, the multilayer ceramic capacitor 11 is further placed on at least one pair of end faces 17 and 18 of the component body 12 so as to be electrically connected to the exposed ends of the internal electrodes 26 and 27, respectively. It includes external electrodes 28 and 29, respectively, which are formed.

外部電極28及び29は、部品本体12の少なくとも1対の端面17及び18上にそれぞれ形成されており、図1では、主面13及び14並びに側面15及び16の各一部にまで回り込んだ部分を有している。 The external electrodes 28 and 29 are formed on at least one pair of end faces 17 and 18 of the component body 12, respectively, and in FIG. 1, they wrap around to each part of the main faces 13 and 14 and the side surfaces 15 and 16. Has a part.

内部電極を構成する導電材料としては、例えば、Ni、Cu、Ag、Pd、Ag−Pd合金、Au等を用いることができる。 As the conductive material constituting the internal electrode, for example, Ni, Cu, Ag, Pd, Ag—Pd alloy, Au or the like can be used.

セラミック層及びセラミック保護層を構成するセラミック材料としては、例えば、BaTiO、CaTiO、SrTiO、CaZrO等を主成分とする誘電体セラミックを用いることができる。 As the ceramic material constituting the ceramic layers and a ceramic protective layer, for example, it can be used a dielectric ceramic composed mainly of BaTiO 3, CaTiO 3, SrTiO 3 , CaZrO 3 , or the like.

セラミック保護層を構成するセラミック材料は、セラミック層を構成するセラミック材料と少なくとも主成分が同じであることが好ましい。この場合、同じ組成のセラミック材料がセラミック層とセラミック保護層との双方に用いられることが特に好ましい。 The ceramic material constituting the ceramic protective layer preferably has at least the same main component as the ceramic material constituting the ceramic layer. In this case, it is particularly preferable that a ceramic material having the same composition is used for both the ceramic layer and the ceramic protective layer.

上述のとおり、本発明の製造方法は、積層セラミックコンデンサ以外の積層セラミック電子部品にも適用することができる。例えば、積層セラミック電子部品が圧電部品の場合には、PZT系セラミック等の圧電体セラミック、サーミスタの場合には、スピネル系セラミック等の半導体セラミックが用いられる。 As described above, the manufacturing method of the present invention can be applied to multilayer ceramic electronic components other than multilayer ceramic capacitors. For example, when the laminated ceramic electronic component is a piezoelectric component, a piezoelectric ceramic such as PZT-based ceramic is used, and in the case of a thermista, a semiconductor ceramic such as a spinel-based ceramic is used.

外部電極は、下地層と下地層上に形成されるめっき層とで構成されることが好ましい。下地層を構成する導電材料としては、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等を用いることができる。下地層は、導電性ペーストを未焼成の部品本体上に塗布して部品本体と同時焼成するコファイア法を適用することによって形成されてもよく、導電性ペーストを焼成後の部品本体上に塗布して焼き付けるポストファイア法を適用することによって形成されてもよい。あるいは、下地層は、直接めっきにより形成されてもよく、熱硬化性樹脂を含む導電性樹脂を硬化させることにより形成されてもよい。 The external electrode is preferably composed of a base layer and a plating layer formed on the base layer. As the conductive material constituting the base layer, for example, Cu, Ni, Ag, Pd, Ag—Pd alloy, Au or the like can be used. The base layer may be formed by applying a conductive paste on the unfired component body and applying a cofire method in which the part body is fired at the same time as the component body, or the conductive paste is applied on the fired component body. It may be formed by applying a post-fire method of baking. Alternatively, the base layer may be formed by direct plating, or may be formed by curing a conductive resin containing a thermosetting resin.

下地層上に形成されるめっき層は、Niめっき、及び、その上のSnめっきの2層構造であることが好ましい。 The plating layer formed on the base layer preferably has a two-layer structure of Ni plating and Sn plating on the Ni plating.

次に、本発明の積層セラミック電子部品の製造方法の一例として、図1に示す積層セラミックコンデンサ11の製造方法について説明する。 Next, as an example of the manufacturing method of the multilayer ceramic electronic component of the present invention, the manufacturing method of the multilayer ceramic capacitor 11 shown in FIG. 1 will be described.

まず、セラミック層となるべきセラミックグリーンシートが準備される。セラミックグリーンシートは、例えば、キャリアフィルム上で、ダイコータ、グラビアコータ、マイクログラビアコータ等を用いて成形される。 First, a ceramic green sheet to be a ceramic layer is prepared. The ceramic green sheet is formed on a carrier film, for example, by using a die coater, a gravure coater, a micro gravure coater, or the like.

セラミックグリーンシートの厚みは、通常3μm以下であり、1μm以下であることが好ましく、0.6μm以下であることがより好ましい。 The thickness of the ceramic green sheet is usually 3 μm or less, preferably 1 μm or less, and more preferably 0.6 μm or less.

次に、セラミックグリーンシート上に、所定のパターンをもって導電性ペーストが印刷される。 Next, the conductive paste is printed on the ceramic green sheet with a predetermined pattern.

図4は、図3に示すグリーンチップを作製するために準備される内部電極パターンが形成されたセラミックグリーンシートの一例を模式的に示す平面図である。
図4に示すように、セラミック層25となるべきセラミックグリーンシート31上に、所定のパターンをもって導電性ペーストが印刷されることによって、内部電極26及び27の各々となるべき内部電極パターン32が形成される。具体的には、セラミックグリーンシート31上に、帯状の内部電極パターン32が複数列形成される。
FIG. 4 is a plan view schematically showing an example of a ceramic green sheet on which an internal electrode pattern prepared for producing the green chip shown in FIG. 3 is formed.
As shown in FIG. 4, an internal electrode pattern 32 to be each of the internal electrodes 26 and 27 is formed by printing a conductive paste with a predetermined pattern on the ceramic green sheet 31 to be the ceramic layer 25. Will be done. Specifically, a plurality of rows of band-shaped internal electrode patterns 32 are formed on the ceramic green sheet 31.

内部電極パターンの厚みは特に限定されないが、1.5μm以下であることが好ましい。 The thickness of the internal electrode pattern is not particularly limited, but is preferably 1.5 μm or less.

その後、内部電極パターンが形成されたセラミックグリーンシートをずらしながら所定枚数積層し、その上下に内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層する積層工程が行われる。 After that, a predetermined number of ceramic green sheets on which the internal electrode pattern is formed are laminated while being shifted, and a predetermined number of ceramic green sheets on which the internal electrode pattern is not formed are laminated above and below the ceramic green sheets.

図5(a)は、図4に示すセラミックグリーンシートを積層する工程を説明するための斜視図である。
図5(a)に示すように、内部電極パターン32が形成されたセラミックグリーンシート31を、幅方向に沿って所定間隔、すなわち内部電極パターン32の幅方向寸法の半分ずつずらしながら所定枚数積層する。さらに、その上下に内部電極パターンが印刷されていないセラミックグリーンシートを所定枚数積層する。
FIG. 5A is a perspective view for explaining a process of laminating the ceramic green sheets shown in FIG.
As shown in FIG. 5A, a predetermined number of ceramic green sheets 31 on which the internal electrode pattern 32 is formed are laminated at predetermined intervals along the width direction, that is, while shifting by half the width direction dimension of the internal electrode pattern 32. .. Further, a predetermined number of ceramic green sheets on which the internal electrode pattern is not printed are laminated on the upper and lower surfaces thereof.

図5(b)及び図5(c)は、図4に示すセラミックグリーンシートを積層する工程を説明するための平面図である。図5(b)及び図5(c)は、それぞれ1層目及び2層目のセラミックグリーンシートが拡大して示されている。
図5(b)及び図5(c)には、帯状の内部電極パターン32が延びる方向と直交する幅方向(図5(b)及び図5(c)における上下方向)の切断線33、及び、これに対して直交する長手方向(図5(b)及び図5(c)における左右方向)の切断線34の各一部が示されている。帯状の内部電極パターン32は、2つ分の内部電極26及び27が各々の引出し部同士で連結されたものが、長手方向に沿って連なった形状を有している。図5(b)及び図5(c)では、切断線33及び34が共通して示されている。
5 (b) and 5 (c) are plan views for explaining a step of laminating the ceramic green sheets shown in FIG. 5 (b) and 5 (c) show enlarged ceramic green sheets of the first layer and the second layer, respectively.
5 (b) and 5 (c) show the cutting lines 33 in the width direction (vertical direction in FIGS. 5 (b) and 5 (c)) orthogonal to the direction in which the band-shaped internal electrode pattern 32 extends. , Each part of the cutting line 34 in the longitudinal direction (the left-right direction in FIGS. 5B and 5C) orthogonal to this is shown. The band-shaped internal electrode pattern 32 has a shape in which two internal electrodes 26 and 27 are connected to each other by the drawer portions, and are continuous along the longitudinal direction. In FIGS. 5 (b) and 5 (c), cutting lines 33 and 34 are shown in common.

積層工程の結果、積層された複数のセラミックグリーンシートと、セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックが得られる。得られたマザーブロックは、静水圧プレス等の手段により積層方向にプレスされる。 As a result of the laminating step, a mother block including a plurality of laminated ceramic green sheets and internal electrode patterns arranged along a plurality of interfaces between the ceramic green sheets is obtained. The obtained mother block is pressed in the stacking direction by means such as a hydrostatic pressure press.

プレスされたマザーブロックを互いに直交する第1方向の切断線及び第2方向の切断線に沿って切断することによって、複数のグリーンチップが得られる。この切断には、例えば、ダイシング、押切り、レーザカット等の方法が適用される。 A plurality of green chips are obtained by cutting the pressed mother blocks along a cutting line in the first direction and a cutting line in the second direction that are orthogonal to each other. For this cutting, for example, methods such as dicing, push-cutting, and laser cutting are applied.

図6は、マザーブロックを切断する工程を説明するための斜視図である。
図6において、マザーブロック35は、互いに直交する第1方向の切断線33及び第2方向の切断線34に沿って切断され、行及び列方向に配列された複数のグリーンチップ19が得られる。図6では、マザーブロック35の内部に位置する最上の内部電極パターン32が破線で示されている。なお、図6では、1個のマザーブロック35から6個のグリーンチップ19が取り出されているが、実際には、より多数のグリーンチップ19が取り出される。
FIG. 6 is a perspective view for explaining a process of cutting the mother block.
In FIG. 6, the mother block 35 is cut along a cutting line 33 in the first direction and a cutting line 34 in the second direction orthogonal to each other to obtain a plurality of green chips 19 arranged in the row and column directions. In FIG. 6, the uppermost internal electrode pattern 32 located inside the mother block 35 is shown by a broken line. In FIG. 6, six green chips 19 are taken out from one mother block 35, but in reality, a larger number of green chips 19 are taken out.

図3に示したように、各グリーンチップ19は、生の状態にある複数のセラミック層25と複数の内部電極26及び27とをもって構成された積層構造を有している。グリーンチップ19の切断側面20及び21は、第1方向の切断線33に沿う切断によって現れた面であり、切断端面36及び37は第2方向の切断線34の切断によって現れた面である。切断側面20及び21には、内部電極26及び27のすべてが露出している。また、一方の切断端面36には、内部電極26のみが露出し、他方の切断端面37には、内部電極27のみが露出している。 As shown in FIG. 3, each green chip 19 has a laminated structure composed of a plurality of ceramic layers 25 in a raw state and a plurality of internal electrodes 26 and 27. The cut side surfaces 20 and 21 of the green chip 19 are surfaces that are revealed by cutting along the cutting line 33 in the first direction, and the cut end faces 36 and 37 are surfaces that are revealed by cutting the cutting line 34 in the second direction. All of the internal electrodes 26 and 27 are exposed on the cut side surfaces 20 and 21. Further, only the internal electrode 26 is exposed on one cut end face 36, and only the internal electrode 27 is exposed on the other cut end face 37.

なお、図6に示すように、複数のグリーンチップ19が行及び列方向に配列されるように、マザーブロック35が拡張性のある粘着シート38上に貼り付けられた状態で切断されることが好ましい。この場合、図示しないエキスパンド装置によって、粘着シート38を拡張することができる。 As shown in FIG. 6, the mother block 35 may be cut while being attached to the expandable adhesive sheet 38 so that the plurality of green chips 19 are arranged in the row and column directions. preferable. In this case, the adhesive sheet 38 can be expanded by an expanding device (not shown).

図7は、行及び列方向に配列された複数のグリーンチップの互いの間隔を広げた状態を示す斜視図である。
図6に示す粘着シート38を拡張することによって、図7に示すように、行及び列方向に配列された複数のグリーンチップ19は、互いの間隔を広げた状態とされる。
FIG. 7 is a perspective view showing a state in which a plurality of green chips arranged in the row and column directions are spaced apart from each other.
By expanding the adhesive sheet 38 shown in FIG. 6, as shown in FIG. 7, the plurality of green chips 19 arranged in the row and column directions are brought into a state in which the distance between them is widened.

続いて、複数のグリーンチップを転動させることによって、複数のグリーンチップの各々の切断側面を揃って開放面とする転動工程が行われることが好ましい。 Subsequently, it is preferable to perform a rolling step in which the cut side surfaces of the plurality of green chips are aligned to form an open surface by rolling the plurality of green chips.

図8(a)及び図8(b)は、グリーンチップを転動させる工程を説明するための斜視図である。
図8(a)に示すグリーンチップ19を90度回転させることによって、図8(b)に示すように、切断側面20が上方へ向いた開放面とすることができる。
8 (a) and 8 (b) are perspective views for explaining a process of rolling the green chip.
By rotating the green tip 19 shown in FIG. 8 (a) by 90 degrees, as shown in FIG. 8 (b), the cut side surface 20 can be an open surface facing upward.

切断側面に対して、砥粒を用いた研削処理が行われる。上述の転動工程を行う場合、転動工程により上方へ向いた切断側面に対して研削処理が行われることが好ましい。 Grinding processing using abrasive grains is performed on the cut side surface. When the above-mentioned rolling step is performed, it is preferable that the grinding process is performed on the cut side surface facing upward by the rolling step.

研削処理は、マザーブロックを切断した後、生のセラミック保護層を形成する前であれば、どの段階で行われてもよい。そのため、例えば、転動工程の前の切断側面に対して研削処理が行われてもよいし、転動工程を行わず、切断により得られる切断側面に対して研削処理が行われてもよい。 The grinding process may be performed at any stage after cutting the mother block and before forming the raw ceramic protective layer. Therefore, for example, the cutting surface before the rolling process may be subjected to the grinding process, or the cutting surface obtained by cutting may be subjected to the grinding process without performing the rolling process.

図9(a)及び図9(b)は、研削処理を行う工程を説明するための図である。図9(a)及び図9(b)は、グリーンチップの端面方向から示した切断側面付近の拡大図である。
図9(a)に示すように、切断側面20には、切断時の応力によって内部電極26の垂れ26Aが存在する。切断側面20に対して、図9(a)に示す研削線X−Xの位置まで研削処理を行うことによって、図9(b)に示すように、内部電極26の垂れ26Aを除去することができる。
9 (a) and 9 (b) are diagrams for explaining a process of performing a grinding process. 9 (a) and 9 (b) are enlarged views of the vicinity of the cut side surface shown from the end face direction of the green chip.
As shown in FIG. 9A, a sagging 26A of the internal electrode 26 exists on the cutting side surface 20 due to the stress at the time of cutting. By performing a grinding process on the cut side surface 20 to the position of the grinding line XX shown in FIG. 9A, the sagging 26A of the internal electrode 26 can be removed as shown in FIG. 9B. it can.

研削処理としては、例えば、固定砥粒を用いた研削処理(ダイシング、グラインディング等)、固定砥粒を用いた研磨処理(ドライポリッシュ、テープ研磨等)、遊離砥粒を用いた研磨処理(ラッピング、ポリッシング等)等が挙げられる。これらの処理を組み合わせてもよい。なお、ダイシングによる研削処理は、マザーブロックに対して2回のダイシングを実施ことにより行うことができ、1回目のダイシングを切断処理、2回目のダイシングを研削処理として区別する。この場合、2回目のダイシングに使用する砥粒の平均粒子径を1回目のダイシングに使用する砥粒の平均粒子径よりも小さくすることが好ましい。 The grinding process includes, for example, a grinding process using fixed abrasive grains (dicing, grinding, etc.), a polishing process using fixed abrasive grains (dry polishing, tape polishing, etc.), and a polishing process using free abrasive grains (wrapping). , Polishing, etc.). These processes may be combined. The grinding process by dicing can be performed by performing two dicings on the mother block, and the first dicing is distinguished as the cutting process and the second dicing as the grinding process. In this case, it is preferable that the average particle size of the abrasive grains used for the second dicing is smaller than the average particle size of the abrasive grains used for the first dicing.

短絡箇所の発生を防止する観点からは、固定砥粒を用いた研磨処理、又は、遊離砥粒を用いた研磨処理が好ましく、切断側面の表面を平滑にする観点も考慮すると、遊離砥粒を用いた研磨処理がより好ましい。固定砥粒を用いた研磨処理としては、テープ研磨が好ましい。遊離砥粒を用いた研磨処理としては、ポリッシングが好ましい。この場合、ポリッシングのみを行ってもよいし、前処理としてラッピングを行った後にポリッシングを行ってもよい。なお、ラッピングとポリッシングとでは砥粒の大きさが異なり、ポリッシングよりも大きな砥粒を用いた研磨処理をラッピングと呼ぶことにする。 From the viewpoint of preventing the occurrence of short-circuited portions, polishing treatment using fixed abrasive grains or polishing treatment using free abrasive grains is preferable, and from the viewpoint of smoothing the surface of the cut side surface, the free abrasive grains are used. The polishing treatment used is more preferable. As the polishing treatment using the fixed abrasive grains, tape polishing is preferable. Polishing is preferable as the polishing treatment using free abrasive grains. In this case, only polishing may be performed, or polishing may be performed after wrapping as a pretreatment. The size of the abrasive grains differs between lapping and polishing, and the polishing process using abrasive grains larger than polishing is called lapping.

砥粒を用いた研削処理において、砥粒の平均粒子径は、10nm以上であることが好ましく、50nm以上であることがより好ましく、100nm以上であることがさらに好ましい。また、砥粒の平均粒子径は、1000nm以下であることが好ましい。特に、ポリッシング等の研磨処理を行う場合には、砥粒の平均粒子径は、800nm以下であることがより好ましく、500nm以下であることがさらに好ましい。微細な砥粒を用いることにより、研削時の抵抗を低くすることができるため、内部電極の垂れを効率的に除去することができる。 In the grinding process using abrasive grains, the average particle size of the abrasive grains is preferably 10 nm or more, more preferably 50 nm or more, and further preferably 100 nm or more. The average particle size of the abrasive grains is preferably 1000 nm or less. In particular, when polishing treatment such as polishing is performed, the average particle size of the abrasive grains is more preferably 800 nm or less, and further preferably 500 nm or less. By using fine abrasive grains, the resistance at the time of grinding can be lowered, so that the sagging of the internal electrode can be efficiently removed.

砥粒を用いた研削処理において、砥粒の材質は特に限定されないが、ダイヤモンド砥粒が好ましい。ダイヤモンド砥粒は洗浄性に優れ、焼成雰囲気に与える影響も少ないため、焼成時における過度な粒成長を抑制し、適切な品位の積層セラミック電子部品を製造することができる。 In the grinding process using abrasive grains, the material of the abrasive grains is not particularly limited, but diamond abrasive grains are preferable. Since diamond abrasive grains are excellent in detergency and have little influence on the firing atmosphere, excessive grain growth during firing can be suppressed, and laminated ceramic electronic components of appropriate quality can be manufactured.

砥粒を用いた研削処理において、グリーンチップにかかる圧力は、0.001MPa以上であることが好ましい。特に、ポリッシング等の研磨処理を行う場合には、グリーンチップにかかる圧力は、0.005MPa以上であることがより好ましい。また、グリーンチップにかかる圧力は、0.010MPa未満であることが好ましく、0.008MPa未満であることがより好ましい。研削処理を行う際の圧力を制御することにより、内部電極の垂れを効率的に除去することができる。 In the grinding process using abrasive grains, the pressure applied to the green tip is preferably 0.001 MPa or more. In particular, when polishing treatment such as polishing is performed, the pressure applied to the green chip is more preferably 0.005 MPa or more. The pressure applied to the green chip is preferably less than 0.010 MPa, more preferably less than 0.008 MPa. By controlling the pressure when performing the grinding process, the sagging of the internal electrodes can be efficiently removed.

研削処理後の切断側面の表面粗さRaは、50nm以下であることが好ましく、20nm以下であることがより好ましい。切断側面の表面粗さを小さくすることにより、ショート不良率を低減させることができる。
なお、表面粗さRaは、光干渉式表面粗さ計(ZYGO社製 NewView)を用いて測定することができる。
The surface roughness Ra of the cut side surface after the grinding treatment is preferably 50 nm or less, and more preferably 20 nm or less. By reducing the surface roughness of the cut side surface, the short-circuit defect rate can be reduced.
The surface roughness Ra can be measured using an optical interference type surface roughness meter (NewView manufactured by ZYGO).

研削処理後、切断側面に生のセラミック保護層が形成される。生のセラミック保護層は、例えば、セラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することにより形成される。 After the grinding process, a raw ceramic protective layer is formed on the cut side surface. The raw ceramic protective layer is formed, for example, by attaching a green sheet for the ceramic protective layer or applying a paste for the ceramic protective layer.

図10は、生のセラミック保護層を形成する工程を説明するための図である。
図10に示すように、研削処理後の切断側面20にセラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することによって、生のセラミック保護層22を形成することができる。
FIG. 10 is a diagram for explaining a process of forming a raw ceramic protective layer.
As shown in FIG. 10, the raw ceramic protective layer 22 can be formed by attaching the ceramic protective layer green sheet to the cut side surface 20 after the grinding treatment or by applying the ceramic protective layer paste. it can.

セラミック保護層用グリーンシート又はセラミック保護層用ペーストには、マザーブロックを作製するためのセラミックグリーンシートと同じセラミック原料が主成分として含有されていることが好ましい。 It is preferable that the green sheet for the ceramic protective layer or the paste for the ceramic protective layer contains the same ceramic raw material as the main component as the ceramic green sheet for producing the mother block.

また、セラミック保護層用グリーンシート又はセラミック保護層用ペーストには、Mgが実質的に含有されていないことが好ましい。 Further, it is preferable that the green sheet for the ceramic protective layer or the paste for the ceramic protective layer does not substantially contain Mg.

生のセラミック保護層を形成した後、必要に応じて、乾燥工程が行われる。乾燥工程では、生のセラミック保護層22が形成されたグリーンチップ19が、例えば、120℃に設定されたオーブンに5分間入れられる。 After forming the raw ceramic protective layer, a drying step is performed if necessary. In the drying step, the green chips 19 on which the raw ceramic protective layer 22 is formed are placed in, for example, an oven set at 120 ° C. for 5 minutes.

次に、図8を参照して説明した工程と同様の転動工程が行われることが好ましい。すなわち、複数のグリーンチップを転動させることによって、複数のグリーンチップの各々の切断側面を揃って開放面とする転動工程が行われることが好ましい。この場合、グリーンチップを180度回転させることによって、反対側の切断側面が上方へ向いた開放面とすることができる。 Next, it is preferable that a rolling step similar to the step described with reference to FIG. 8 is performed. That is, it is preferable that the rolling step is performed by rolling the plurality of green chips so that the cut side surfaces of the plurality of green chips are aligned to form an open surface. In this case, by rotating the green tip 180 degrees, the cut side surface on the opposite side can be made an open surface facing upward.

反対側の切断側面に対しても、上記と同様に、砥粒を用いた研削処理を行い、生のセラミック保護層を形成すればよい。研削処理の条件は同じでもよいし、異なっていてもよい。また、生のセラミック保護層を形成した後、必要に応じて、乾燥工程が行われる。以上により、生の部品本体が得られる。 The cut side surface on the opposite side may also be subjected to a grinding process using abrasive grains in the same manner as described above to form a raw ceramic protective layer. The conditions of the grinding process may be the same or different. In addition, after forming the raw ceramic protective layer, a drying step is performed if necessary. From the above, a raw component body is obtained.

得られた生の部品本体が焼成される。焼成温度は、生の部品本体に含まれるセラミック材料や金属材料にもよるが、例えば900℃以上、1300℃以下の範囲である。 The resulting raw part body is fired. The firing temperature is, for example, in the range of 900 ° C. or higher and 1300 ° C. or lower, although it depends on the ceramic material and the metal material contained in the raw component body.

焼成後の部品本体の両端面17及び18に導電性ペーストを塗布し、焼き付け、さらに、必要に応じて、めっきが施されることによって、外部電極28及び29が形成される。なお、導電性ペーストの塗布は、生の部品本体に対して実施されてもよく、生の部品本体の焼成時に、導電性ペーストの焼付けを同時に行なうようにしてもよい。 External electrodes 28 and 29 are formed by applying a conductive paste to both end faces 17 and 18 of the component body after firing, baking the paste, and plating if necessary. The conductive paste may be applied to the raw component body, or the conductive paste may be baked at the same time as the raw component body is fired.

このようにして、図1に示す積層セラミックコンデンサ11が製造される。 In this way, the monolithic ceramic capacitor 11 shown in FIG. 1 is manufactured.

上述した実施形態では、マザーブロックを第1方向の切断線及び第2方向の切断線に切断して複数のグリーンチップを得てから、切断側面に対して研削処理を行い、生のセラミック保護層を形成していたが、以下のように変更することも可能である。 In the above-described embodiment, the mother block is cut into a cutting line in the first direction and a cutting line in the second direction to obtain a plurality of green chips, and then the cut side surface is ground to obtain a raw ceramic protective layer. Was formed, but it can be changed as follows.

すなわち、マザーブロックを第1方向の切断線のみに沿って切断することによって、第1方向の切断線に沿う切断によって現れた切断側面に内部電極が露出した、複数の棒状のグリーンブロック体を得てから、切断側面に対して研削処理を行い、生のセラミック保護層を形成した後、第2方向の切断線に切断して複数の生の部品本体を得て、その後、生の部品本体を焼成してもよい。焼成後は、前述の実施形態と同様の工程を行うことによって、積層セラミック電子部品を製造することができる。 That is, by cutting the mother block only along the cutting line in the first direction, a plurality of rod-shaped green blocks in which the internal electrodes are exposed on the cutting side surface appeared by the cutting along the cutting line in the first direction are obtained. Then, the cut side surface is ground to form a raw ceramic protective layer, and then cut into a cutting line in the second direction to obtain a plurality of raw component bodies, and then the raw component body is formed. It may be fired. After firing, a laminated ceramic electronic component can be manufactured by performing the same steps as in the above-described embodiment.

以下、本発明の積層セラミック電子部品の製造方法をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。 Hereinafter, examples will be described in which the method for manufacturing the laminated ceramic electronic component of the present invention is disclosed more specifically. The present invention is not limited to these examples.

[積層セラミックコンデンサの作製]
(実施例1)
セラミック原料としてのBaTiOに、ポリビニルブチラール系バインダ、可塑剤及び有機溶剤としてのエタノールを加え、これらをボールミルにより湿式混合し、セラミックスラリーを作製した。次いで、このセラミックスラリーをリップ方式によりシート成形し、矩形のセラミックグリーンシートを得た。次に、上記セラミックグリーンシート上に、Niを含有する導電性ペーストをスクリーン印刷し、Niを主成分とする内部電極パターンを形成した。
[Manufacturing of multilayer ceramic capacitors]
(Example 1)
A polyvinyl butyral binder, a plasticizer, and ethanol as an organic solvent were added to BaTIO 3 as a ceramic raw material, and these were wet-mixed with a ball mill to prepare a ceramic slurry. Next, this ceramic slurry was sheet-molded by the lip method to obtain a rectangular ceramic green sheet. Next, a conductive paste containing Ni was screen-printed on the ceramic green sheet to form an internal electrode pattern containing Ni as a main component.

内部電極パターンが形成されたセラミックグリーンシートを幅方向にずらしながら複数枚積層し、その上下に内部電極パターンが印刷されていないセラミックグリーンシートを積層することにより、マザーブロックを得た。得られたマザーブロックを、静水圧プレスにより積層方向にプレスした。 A mother block was obtained by laminating a plurality of ceramic green sheets on which the internal electrode pattern was formed while shifting them in the width direction, and laminating ceramic green sheets on which the internal electrode pattern was not printed. The obtained mother block was pressed in the stacking direction by a hydrostatic pressure press.

プレスされたマザーブロックをチップ形状に切断することにより、個々の内部電極が両端面及び両側面に露出したグリーンチップを得た。切断後、純水による超音波洗浄を行った。 By cutting the pressed mother block into a chip shape, a green chip in which individual internal electrodes were exposed on both end surfaces and both side surfaces was obtained. After cutting, ultrasonic cleaning was performed with pure water.

グリーンチップの一方の切断側面に対して、研削処理として、遊離砥粒を用いた研磨処理を行った。実施例1では、平均粒子径0.5μmのダイヤモンドスラリー(研磨剤)、及び、綿布系の研磨パッドを用いたポリッシングを行った。ポリッシングの条件は、公転速度20rpm、印加圧力7kPa、時間10分間とした。 One cut side surface of the green chip was subjected to a polishing treatment using free abrasive grains as a grinding treatment. In Example 1, polishing was performed using a diamond slurry (abrasive) having an average particle diameter of 0.5 μm and a cotton cloth-based polishing pad. The polishing conditions were a revolution speed of 20 rpm, an applied pressure of 7 kPa, and a time of 10 minutes.

研磨処理後、純水による超音波洗浄を行い、その後、水分を乾燥させた。続いて、研磨処理後の切断側面にセラミック保護層用グリーンシートを貼り付けることにより、生のセラミック保護層を形成した。セラミック保護層用グリーンシートの組成は、セラミックグリーンシートの組成と同じである。 After the polishing treatment, ultrasonic cleaning was performed with pure water, and then the water content was dried. Subsequently, a green sheet for a ceramic protective layer was attached to the cut side surface after the polishing treatment to form a raw ceramic protective layer. The composition of the green sheet for the ceramic protective layer is the same as the composition of the ceramic green sheet.

グリーンチップの他方の切断側面に対しても、上記と同様に、遊離砥粒を用いた研磨処理を行った後、生のセラミック保護層を形成した。これにより、生の部品本体を得た。 The other cut side surface of the green chip was also subjected to a polishing treatment using free abrasive grains in the same manner as described above, and then a raw ceramic protective layer was formed. As a result, a raw component body was obtained.

得られた生の部品本体を窒素雰囲気中にて脱脂した後、水素/窒素混合雰囲気中にて焼成した。焼成後、導電性ペーストの塗布及び焼付けによって、外部電極を形成し、実施例1の積層セラミックコンデンサを作製した。 The obtained raw component body was degreased in a nitrogen atmosphere and then calcined in a hydrogen / nitrogen mixed atmosphere. After firing, an external electrode was formed by applying and baking a conductive paste to prepare a multilayer ceramic capacitor of Example 1.

(実施例2)
実施例1と同様の方法によりグリーンチップを作製した。グリーンチップの一方の切断側面に対して、研削処理として、固定砥粒を用いた研磨処理を行った。実施例2では、研磨処理として、平均粒子径0.5μmの研磨剤を備える研磨テープを用いたテープ研磨を行った。テープ研磨の条件は、速度50mm/sec、印加圧力10kPa、往復回数25回とした。
(Example 2)
A green chip was produced by the same method as in Example 1. One cut side surface of the green chip was subjected to a polishing treatment using fixed abrasive grains as a grinding treatment. In Example 2, as the polishing treatment, tape polishing using a polishing tape provided with an abrasive having an average particle diameter of 0.5 μm was performed. The conditions for tape polishing were a speed of 50 mm / sec, an applied pressure of 10 kPa, and a number of reciprocations of 25 times.

その後、実施例1と同様に、生のセラミック保護層を形成した。グリーンチップの他方の切断側面に対しても、上記と同様に、固定砥粒を用いた研磨処理を行った後、生のセラミック保護層を形成した。その他、実施例1と同様の方法により、外部電極まで形成し、実施例2の積層セラミックコンデンサを作製した。 Then, as in Example 1, a raw ceramic protective layer was formed. The other cut side surface of the green chip was also subjected to a polishing treatment using fixed abrasive grains in the same manner as described above, and then a raw ceramic protective layer was formed. In addition, the external electrodes were formed by the same method as in Example 1 to produce the multilayer ceramic capacitor of Example 2.

(比較例1)
グリーンチップの切断側面に対して研削処理を行わなかったこと以外は実施例1と同様に外部電極まで形成し、比較例1の積層セラミックコンデンサを作製した。
(Comparative Example 1)
The external electrodes were formed in the same manner as in Example 1 except that the cut side surface of the green chip was not ground, and the multilayer ceramic capacitor of Comparative Example 1 was produced.

[評価]
(完全短絡箇所)
走査型電子顕微鏡(SEM)を用いて、外部電極を形成する前の切断側面を倍率7000倍で撮影した。内部電極14〜16本中、Ni粒子同士が完全に層間をまたがって接触している箇所の数を測定した。結果を表1の「完全短絡箇所」に示す。完全短絡箇所の数が0である場合を◎(優)、1以上である場合を×(不可)と評価した。
[Evaluation]
(Complete short circuit)
Using a scanning electron microscope (SEM), the cut side surface before forming the external electrode was photographed at a magnification of 7000 times. Among the 14 to 16 internal electrodes, the number of points where the Ni particles were in contact with each other completely across the layers was measured. The results are shown in "Complete short circuit points" in Table 1. When the number of completely short-circuited points was 0, it was evaluated as ⊚ (excellent), and when it was 1 or more, it was evaluated as × (impossible).

(表面粗さ)
光干渉式表面粗さ計(ZYGO社製 NewView)を用いて、外部電極を形成する前の切断側面の表面粗さRaを測定した。結果を表1の「表面粗さ」に示す。表面粗さRaが20nm以下である場合を◎(優)、20nmより大きく50nm以下である場合を○(良)、50nmより大きい場合を×(不可)と評価した。
(Surface roughness)
Using a light interference type surface roughness meter (NewView manufactured by ZYGO), the surface roughness Ra of the cut side surface before forming the external electrode was measured. The results are shown in "Surface Roughness" in Table 1. When the surface roughness Ra was 20 nm or less, it was evaluated as ⊚ (excellent), when it was larger than 20 nm and 50 nm or less, it was evaluated as ◯ (good), and when it was larger than 50 nm, it was evaluated as × (impossible).

(脱脂後ショート率)
それぞれ100個の積層セラミックコンデンサの静電容量をLCRメータにて測定し、ショート不良の発生率を算出した。結果を表1の「脱脂後ショート率」に示す。脱脂後ショート率が80%未満である場合を◎(優)、80%以上100%未満である場合を○(良)、100%である場合を×(不可)と評価した。
(Short rate after degreasing)
The capacitance of each of 100 multilayer ceramic capacitors was measured with an LCR meter, and the occurrence rate of short-circuit defects was calculated. The results are shown in "Short rate after degreasing" in Table 1. When the short-circuit rate after degreasing was less than 80%, it was evaluated as ⊚ (excellent), when it was 80% or more and less than 100%, it was evaluated as ◯ (good), and when it was 100%, it was evaluated as × (impossible).

Figure 0006828405
Figure 0006828405

表1に示すように、マザーブロックを切断した後、生のセラミック保護層を形成する前に、切断側面に対して研削処理を行っていない比較例1では、完全短絡箇所が発生していたのに対し、切断側面に対して研削処理を行った実施例1及び2では、完全短絡箇所が0であった。特に、遊離砥粒を用いた研磨処理を行った実施例1では、研磨処理後の切断側面の表面粗さが小さく、比較例1よりも脱脂後ショート率が大きく低下していた。 As shown in Table 1, in Comparative Example 1 in which the cut side surface was not ground after cutting the mother block and before forming the raw ceramic protective layer, a completely short-circuited portion was generated. On the other hand, in Examples 1 and 2 in which the cut side surface was ground, the number of completely short-circuited portions was 0. In particular, in Example 1 in which the polishing treatment using free abrasive grains was performed, the surface roughness of the cut side surface after the polishing treatment was small, and the short-circuit rate after degreasing was significantly lower than in Comparative Example 1.

図11(a)は、比較例1の積層セラミックコンデンサの切断側面におけるNi元素マッピング像であり、図11(b)は、実施例1の積層セラミックコンデンサの切断側面におけるNi元素マッピング像である。
表1の結果と同様、切断側面に対して研削処理を行っていない比較例1では、図11(a)に示すように、完全短絡箇所(図11(a)中、○印で囲った部分)が確認されたのに対し、切断側面に対して研削処理を行った実施例1では、図11(b)に示すように、完全短絡箇所が確認されなかった。
FIG. 11A is a Ni element mapping image on the cut side surface of the multilayer ceramic capacitor of Comparative Example 1, and FIG. 11B is a Ni element mapping image on the cut side surface of the multilayer ceramic capacitor of Example 1.
Similar to the results in Table 1, in Comparative Example 1 in which the cut side surface was not ground, as shown in FIG. 11 (a), the completely short-circuited portion (the portion circled in FIG. 11 (a)). ) Was confirmed, whereas in Example 1 in which the cut side surface was ground, a completely short-circuited portion was not confirmed as shown in FIG. 11 (b).

11 積層セラミックコンデンサ(積層セラミック電子部品)
12 部品本体
13,14 主面
15,16 側面
17,18 端面
19 グリーンチップ
20,21 切断側面
22,23 セラミック保護層
24 積層部
25 セラミック層
26,27 内部電極
26A 内部電極の垂れ
28,29 外部電極
31 セラミックグリーンシート
32 内部電極パターン
33 第1方向の切断線
34 第2方向の切断線
35 マザーブロック
36,37 切断端面
38 粘着シート
11 Multilayer ceramic capacitors (multilayer ceramic electronic components)
12 Part body 13, 14 Main surface 15, 16 Side surface 17, 18 End surface 19 Green chip 20, 21 Cut side surface 22, 23 Ceramic protective layer 24 Laminated part 25 Ceramic layer 26, 27 Internal electrode 26A Internal electrode sag 28, 29 External Electrode 31 Ceramic green sheet 32 Internal electrode pattern 33 Cutting line in the first direction 34 Cutting line in the second direction 35 Mother block 36, 37 Cut end face 38 Adhesive sheet

Claims (11)

積層された複数のセラミックグリーンシートと、前記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、
前記マザーブロックを互いに直交する第1方向の切断線及び第2方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ前記第1方向の切断線に沿う切断によって現れた切断側面に前記内部電極が露出した、複数のグリーンチップを得る工程と、
前記切断側面に対して、砥粒を用いた研削処理を行う工程と、
前記研削処理後の切断側面に生のセラミック保護層を形成することによって、生の部品本体を得る工程と、
前記生の部品本体を焼成する工程と、を備え
前記研削処理を行う工程の前に、行及び列方向に配列された複数の前記グリーンチップの互いの間隔を広げた状態で、複数の前記グリーンチップを転動させることによって、複数の前記グリーンチップの各々の前記切断側面を揃って開放面とする工程をさらに備え、
前記開放面とされた前記切断側面に対して前記研削処理を行うことを特徴とする積層セラミック電子部品の製造方法。
A step of producing a mother block, which includes a plurality of laminated ceramic green sheets and internal electrode patterns arranged along a plurality of interfaces between the ceramic green sheets.
By cutting the mother block along a cutting line in the first direction and a cutting line in the second direction orthogonal to each other, a laminated structure composed of a plurality of ceramic layers in a raw state and a plurality of internal electrodes is formed. A step of obtaining a plurality of green chips having, and having the internal electrodes exposed on the cutting side surface that appears by cutting along the cutting line in the first direction.
A step of performing a grinding process using abrasive grains on the cut side surface, and
The process of obtaining a raw part body by forming a raw ceramic protective layer on the cut side surface after the grinding process, and
The process of firing the raw part body is provided .
Prior to the step of performing the grinding process, the plurality of green chips are rolled by rolling the plurality of green chips in a state where the plurality of green chips arranged in the row and column directions are widely spaced from each other. Further provided with a step of aligning the cut side surfaces of each of the above to make an open surface.
A method for manufacturing a laminated ceramic electronic component, which comprises performing the grinding process on the cut side surface formed as an open surface .
積層された複数のセラミックグリーンシートと、前記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、
前記マザーブロックを第1方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ前記第1方向の切断線に沿う切断によって現れた切断側面に前記内部電極が露出した、複数の棒状のグリーンブロック体を得る工程と、
前記切断側面に対して、砥粒を用いた研削処理を行う工程と、
前記研削処理後の切断側面に生のセラミック保護層を形成する工程と、
前記生のセラミック保護層が形成された前記棒状のグリーンブロック体を、前記第1方向に直交する第2方向の切断線に沿って切断することによって、複数の生の部品本体を得る工程と、
前記生の部品本体を焼成する工程と、を備え
前記研削処理を行う工程の前に、所定方向に配列された複数の前記棒状のグリーンブロック体の互いの間隔を広げた状態で、複数の前記棒状のグリーンブロック体を転動させることによって、複数の前記棒状のグリーンブロック体の各々の前記切断側面を揃って開放面とする工程をさらに備え、
前記開放面とされた前記切断側面に対して前記研削処理を行うことを特徴とする積層セラミック電子部品の製造方法。
A step of producing a mother block, which includes a plurality of laminated ceramic green sheets and internal electrode patterns arranged along a plurality of interfaces between the ceramic green sheets.
By cutting the mother block along the cutting line in the first direction, the mother block has a laminated structure composed of a plurality of ceramic layers in a raw state and a plurality of internal electrodes, and the cutting in the first direction. A step of obtaining a plurality of rod-shaped green blocks in which the internal electrodes are exposed on the cut side surface that appears by cutting along the line, and
A step of performing a grinding process using abrasive grains on the cut side surface, and
The step of forming a raw ceramic protective layer on the cut side surface after the grinding process, and
A step of obtaining a plurality of raw component bodies by cutting the rod-shaped green block body on which the raw ceramic protective layer is formed along a cutting line in a second direction orthogonal to the first direction.
The process of firing the raw part body is provided .
Prior to the step of performing the grinding process, a plurality of the rod-shaped green block bodies arranged in a predetermined direction are rolled in a state where the distance between the rod-shaped green block bodies is widened. Further provided with a step of aligning the cut side surfaces of each of the rod-shaped green block bodies to form an open surface.
A method for manufacturing a laminated ceramic electronic component, which comprises performing the grinding process on the cut side surface formed as an open surface .
前記研削処理は、遊離砥粒を用いた研磨処理である請求項1又は2に記載の積層セラミック電子部品の製造方法。 The method for manufacturing a laminated ceramic electronic component according to claim 1 or 2 , wherein the grinding process is a polishing process using free abrasive grains. 前記研削処理は、固定砥粒を用いた研磨処理である請求項1又は2に記載の積層セラミック電子部品の製造方法。 The method for manufacturing a laminated ceramic electronic component according to claim 1 or 2 , wherein the grinding process is a polishing process using fixed abrasive grains. 前記砥粒の平均粒子径は、10nm以上、1000nm以下である請求項1〜のいずれか1項に記載の積層セラミック電子部品の製造方法。 The method for manufacturing a laminated ceramic electronic component according to any one of claims 1 to 4 , wherein the average particle size of the abrasive grains is 10 nm or more and 1000 nm or less. 前記砥粒は、ダイヤモンド砥粒である請求項1〜のいずれか1項に記載の積層セラミック電子部品の製造方法。 The method for manufacturing a laminated ceramic electronic component according to any one of claims 1 to 5 , wherein the abrasive grains are diamond abrasive grains. 前記研削処理を行う工程において、前記グリーンチップ又は前記棒状のグリーンブロック体にかかる圧力は、0.001MPa以上、0.010MPa未満である請求項1〜のいずれか1項に記載の積層セラミック電子部品の製造方法。 The laminated ceramic electron according to any one of claims 1 to 6 , wherein the pressure applied to the green chip or the rod-shaped green block body in the step of performing the grinding process is 0.001 MPa or more and less than 0.010 MPa. How to manufacture parts. 前記研削処理後の切断側面の表面粗さRaは、50nm以下である請求項1〜のいずれか1項に記載の積層セラミック電子部品の製造方法。 The method for manufacturing a laminated ceramic electronic component according to any one of claims 1 to 7 , wherein the surface roughness Ra of the cut side surface after the grinding treatment is 50 nm or less. 前記生のセラミック保護層は、セラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することにより形成され、
前記セラミック保護層用グリーンシート又は前記セラミック保護層用ペーストには、Mgが実質的に含有されていない請求項1〜のいずれか1項に記載の積層セラミック電子部品の製造方法。
The raw ceramic protective layer is formed by attaching a green sheet for a ceramic protective layer or applying a paste for a ceramic protective layer.
The method for producing a laminated ceramic electronic component according to any one of claims 1 to 8 , wherein the green sheet for the ceramic protective layer or the paste for the ceramic protective layer does not substantially contain Mg.
前記生のセラミック保護層は、セラミック保護層用ペーストを塗布することにより形成される請求項1〜のいずれか1項に記載の積層セラミック電子部品の製造方法。 The method for manufacturing a laminated ceramic electronic component according to any one of claims 1 to 9 , wherein the raw ceramic protective layer is formed by applying a paste for a ceramic protective layer. 前記マザーブロックを作製するためのセラミックグリーンシートの厚みは、1μm以下である請求項1〜10のいずれか1項に記載の積層セラミック電子部品の製造方法。 The method for manufacturing a laminated ceramic electronic component according to any one of claims 1 to 10 , wherein the thickness of the ceramic green sheet for manufacturing the mother block is 1 μm or less.
JP2016238522A 2016-12-08 2016-12-08 Manufacturing method of multilayer ceramic electronic components Active JP6828405B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016238522A JP6828405B2 (en) 2016-12-08 2016-12-08 Manufacturing method of multilayer ceramic electronic components
KR1020170161496A KR102166588B1 (en) 2016-12-08 2017-11-29 Method for manufacturing multilayer ceramic electronic component
CN201711272820.6A CN108183025B (en) 2016-12-08 2017-12-05 Method for manufacturing laminated ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016238522A JP6828405B2 (en) 2016-12-08 2016-12-08 Manufacturing method of multilayer ceramic electronic components

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021007154A Division JP7143907B2 (en) 2021-01-20 2021-01-20 Manufacturing method for multilayer ceramic electronic component

Publications (2)

Publication Number Publication Date
JP2018098246A JP2018098246A (en) 2018-06-21
JP6828405B2 true JP6828405B2 (en) 2021-02-10

Family

ID=62545667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016238522A Active JP6828405B2 (en) 2016-12-08 2016-12-08 Manufacturing method of multilayer ceramic electronic components

Country Status (3)

Country Link
JP (1) JP6828405B2 (en)
KR (1) KR102166588B1 (en)
CN (1) CN108183025B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6888324B2 (en) * 2017-02-23 2021-06-16 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic components
CN109273258B (en) * 2018-09-13 2020-10-09 广东风华高新科技股份有限公司 Preparation method of multilayer ceramic capacitor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654747B2 (en) * 1990-07-27 1994-07-20 松下電器産業株式会社 Method for manufacturing laminated film capacitor
JP2871057B2 (en) * 1990-10-03 1999-03-17 松下電器産業株式会社 Method for manufacturing multilayer film capacitor and grindstone blade for multilayer film capacitor
JP3463610B2 (en) * 1999-06-21 2003-11-05 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
JP2002025853A (en) * 2000-07-12 2002-01-25 Matsushita Electric Ind Co Ltd Method for manufacturing laminated film capacitor
JP3949941B2 (en) * 2001-11-26 2007-07-25 株式会社東芝 Semiconductor device manufacturing method and polishing apparatus
JP2003318073A (en) * 2002-04-19 2003-11-07 Murata Mfg Co Ltd Method for manufacturing chip electronic part
JP2005123288A (en) * 2003-10-15 2005-05-12 Tdk Corp Manufacturing method for laminated electronic component
JP2008218871A (en) * 2007-03-07 2008-09-18 Matsushita Electric Ind Co Ltd Electronic component manufacturing method
JP5780169B2 (en) * 2011-03-14 2015-09-16 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
JP5678905B2 (en) * 2011-03-14 2015-03-04 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
KR101854519B1 (en) * 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 Multilayer ceramic capacitor and method for manufacturing the same
JP6449826B2 (en) * 2015-12-25 2019-01-09 太陽誘電株式会社 Multilayer ceramic electronic component and manufacturing method thereof

Also Published As

Publication number Publication date
JP2018098246A (en) 2018-06-21
KR20180065908A (en) 2018-06-18
CN108183025B (en) 2020-04-24
CN108183025A (en) 2018-06-19
KR102166588B1 (en) 2020-10-16

Similar Documents

Publication Publication Date Title
JP7196946B2 (en) Manufacturing method for multilayer ceramic electronic component
KR101571667B1 (en) Laminated ceramic capacitor
JP7226896B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
KR102060755B1 (en) Method for manufacturing monolithic ceramic electronic component
US20150136462A1 (en) Multilayer ceramic electronic component and board having the same mounted thereon
JP6869677B2 (en) Multilayer ceramic capacitors and their manufacturing methods
JP2017059820A (en) Laminated electronic component
JP2022116342A (en) Multilayer capacitor and method for manufacturing the same
JP6828405B2 (en) Manufacturing method of multilayer ceramic electronic components
JP6984197B2 (en) Manufacturing method of laminated ceramic electronic components
JP3644800B2 (en) Manufacturing method of multilayer ceramic electronic component
JP7127720B2 (en) Manufacturing method for multilayer ceramic electronic component
JP7380792B2 (en) Manufacturing method for laminated ceramic electronic components
JP2017174945A (en) Multilayer electronic component
JP2018098248A (en) Manufacturing method of multilayer ceramic electronic component
JP6972715B2 (en) Manufacturing method of laminated ceramic electronic components
KR101771734B1 (en) Laminated ceramic electronic parts and fabricating method thereof
TW202405837A (en) Layered ceramic electronic component
KR20150012075A (en) Multilayered ceramic electronic component and board for mounting the same
JP2007329262A (en) Ceramic-laminated manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210104

R150 Certificate of patent or registration of utility model

Ref document number: 6828405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150