JP4450176B2 - Dielectric paste for level difference elimination constituting laminated electronic parts and margins - Google Patents

Dielectric paste for level difference elimination constituting laminated electronic parts and margins Download PDF

Info

Publication number
JP4450176B2
JP4450176B2 JP2004053927A JP2004053927A JP4450176B2 JP 4450176 B2 JP4450176 B2 JP 4450176B2 JP 2004053927 A JP2004053927 A JP 2004053927A JP 2004053927 A JP2004053927 A JP 2004053927A JP 4450176 B2 JP4450176 B2 JP 4450176B2
Authority
JP
Japan
Prior art keywords
conductive particles
weight
blank
parts
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004053927A
Other languages
Japanese (ja)
Other versions
JP2005244044A (en
Inventor
達典 佐藤
雷太郎 政岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004053927A priority Critical patent/JP4450176B2/en
Publication of JP2005244044A publication Critical patent/JP2005244044A/en
Application granted granted Critical
Publication of JP4450176B2 publication Critical patent/JP4450176B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層電子部品及び余白部を構成する段差解消用誘電体ペーストに関するものである。   The present invention relates to a dielectric paste for level difference elimination that constitutes a laminated electronic component and a blank portion.

一般に、積層セラミックコンデンサなどの積層セラミック電子部品は、次のような工程によって製造されている。まず、PET(ポリエチレンテレフタレート)フィルムの上面にセラミックなどからなる誘電体ペーストを塗布したグリーンシートを作る。続いて、誘電体ペーストの上面に、導電性ペーストからなる内部電極をスクリーン印刷法によって複数個印刷する。そして、複数枚のグリーンシートを、内部電極と誘電体ペーストとが交互に重なるように積層する。   In general, a multilayer ceramic electronic component such as a multilayer ceramic capacitor is manufactured by the following process. First, a green sheet is produced by applying a dielectric paste made of ceramic or the like on the upper surface of a PET (polyethylene terephthalate) film. Subsequently, a plurality of internal electrodes made of a conductive paste are printed on the upper surface of the dielectric paste by a screen printing method. Then, a plurality of green sheets are laminated so that the internal electrodes and the dielectric paste are alternately overlapped.

次に、そのようにして形成された積層体をプレスした後、電子部品単位に対応する大きさに切断して、積層チップ体を得る。続いて、所定条件で焼成した後、積層チップ体の両端部に外部電極を形成して、積層セラミック電子部品が得られる(特許文献1参照)。   Next, after the laminated body thus formed is pressed, it is cut into a size corresponding to the electronic component unit to obtain a laminated chip body. Subsequently, after firing under predetermined conditions, external electrodes are formed on both end portions of the multilayer chip body to obtain a multilayer ceramic electronic component (see Patent Document 1).

しかしながら、100層を超えるような積層構成になると、内部電極の厚みによる段差が無視できなくなる。すなわち、完成した製品において、内部電極が印刷されていない余白部分だけの積層領域と、内部電極を含んだ積層領域との間で、内部電極の有無による段差が生じる。かかる段差は、焼成時のクラックやデラミネーションなどを誘発させ、製品の特性の劣化や歩留まりの低下を招く原因となった。   However, when the laminated structure exceeds 100 layers, a step due to the thickness of the internal electrode cannot be ignored. In other words, in the finished product, a step due to the presence / absence of the internal electrode occurs between the stacked region of the blank area where the internal electrode is not printed and the stacked region including the internal electrode. Such a level difference induces cracks and delamination during firing, causing deterioration of product characteristics and a decrease in yield.

また、積層構造体の一方の面が湾曲状に変形し、基板への実装時にマウンタでの吸着エラーが発生したり、半田付けの際にツームストン現象が発生したりする問題も生じた。   In addition, one surface of the laminated structure is deformed into a curved shape, which causes a problem that an adsorption error occurs in the mounter during mounting on the substrate, and a tombstone phenomenon occurs during soldering.

さらに、内部電極の周囲に誘電体ペーストを印刷する方法(余白印刷法)による上記段差の解消が知られているが、その場合にも、余白印刷部分を含めた誘電体のみからなる積層領域と、内部電極を含んだ積層領域との間で焼成縮率が異なることから、依然としてクラックやデラミネーションなどが発生する恐れがあった。
特開平7−37750号公報
Furthermore, it is known that the above step is eliminated by a method of printing a dielectric paste around the internal electrodes (margin printing method). In this case as well, a laminated region consisting only of a dielectric including a margin printing portion and Further, since the firing shrinkage ratio differs between the laminated region including the internal electrodes, there is still a possibility that cracks or delamination may occur.
Japanese Unexamined Patent Publication No. 7-37750

本発明の課題は、焼成工程におけるクラックやデラミネーションなどの発生を防止することが可能な高信頼性の積層セラミック電子部品及び余白部を構成する段差解消用誘電体ペーストを提供することである。   An object of the present invention is to provide a highly reliable multilayer ceramic electronic component capable of preventing the occurrence of cracks, delamination, and the like in a firing process, and a step-dissolving dielectric paste constituting a blank portion.

上述した課題を解決するため、本発明は、複数の絶縁層と複数の電極層とを交互に積層して構成される積層電子部品であって、前記電極層は各々、内部電極部と、その側方に配置された余白部とを有し、前記余白部には、前記内部電極部に含まれている電極用導電性粒子と同材料の余白用導電性粒子が含まれている。   In order to solve the above-described problems, the present invention provides a laminated electronic component configured by alternately laminating a plurality of insulating layers and a plurality of electrode layers, each of the electrode layers including an internal electrode portion and A blank portion disposed on a side, and the blank portion includes blank conductive particles of the same material as the electrode conductive particles included in the internal electrode portion.

これによれば、余白部にも、内部電極部に含まれている電極用導電性粒子と同材料の余白用導電性粒子が含まれるため、焼成時にクラックやデラミネーションが発生することを防止することができる。   According to this, since the conductive material for the blank of the same material as the conductive particle for an electrode contained in the internal electrode portion is also included in the blank portion, cracks and delamination are prevented from occurring during firing. be able to.

前記余白用導電性粒子は、前記電極用導電性粒子の平均粒径の2倍未満の平均粒径を有し、且つ、前記余白部を構成する無機材料100重量部に対して0.1〜2.0重量部添加されているか、あるいは、前記電極用導電性粒子の平均粒径の同等以下の平均粒径を有し、且つ、前記余白部を構成する無機材料100重量部に対して0.1〜3.0重量部添加されているようにしてもよい。なお、平均粒径は、結晶粒子のSEM像からランダムに20個の粒子径を測定し、それを平均化したものを用いる。   The conductive particles for blank have an average particle size less than twice the average particle size of the conductive particles for electrode, and 0.1 to 100 parts by weight of the inorganic material constituting the blank portion. 2.0 parts by weight is added, or the average particle diameter is equal to or less than the average particle diameter of the electrode conductive particles, and 0 parts by weight with respect to 100 parts by weight of the inorganic material constituting the blank part. .1 to 3.0 parts by weight may be added. The average particle size is obtained by measuring 20 particle sizes randomly from the SEM image of the crystal particles and averaging them.

これによれば、クラックやデラミネーションを防止すべく余白部に導電性粒子を添加しておりながらも、この導電性粒子の粒径や添加量を適正に選定することで、意図しないショートの発生も防止することができる。   According to this, while adding conductive particles to the blank space to prevent cracks and delamination, by selecting the appropriate particle size and amount of conductive particles, unintentional short-circuiting can occur. Can also be prevented.

前記電極用導電性粒子及び余白用導電性粒子は、Ni粒子を用いることができる。   Ni particles can be used as the conductive particles for electrodes and the conductive particles for blanks.

同課題を解決するための別の本発明は、積層電子部品の内部電極部側方において余白部を構成する段差解消用誘電体ペーストであって、当該段差解消用誘電体ペーストは、前記内部電極部に含まれている電極用導電性粒子と同材料の余白用導電性粒子を含んでいる。   Another aspect of the present invention for solving the problem is a step eliminating dielectric paste that forms a blank portion on the side of the internal electrode portion of the multilayer electronic component, and the step eliminating dielectric paste includes the internal electrode. The conductive particles for blanks of the same material as the conductive particles for electrodes contained in the part are included.

これによれば、段差解消用誘電体ペーストを用いて余白部を構成することで、焼成時にクラックやデラミネーションが発生することを防止することができる。   According to this, it is possible to prevent the occurrence of cracks and delamination during firing by forming the blank portion using the dielectric paste for level difference elimination.

前記余白用導電性粒子は、前記電極用導電性粒子の平均粒径の2倍未満の平均粒径を有し、且つ、前記余白部を構成する無機材料100重量部に対して0.1〜2.0重量部添加されているか、あるいは、前記電極用導電性粒子の平均粒径の同等以下の平均粒径を有し、且つ、前記余白部を構成する無機材料100重量部に対して0.1〜3.0重量部添加されているようにするとよい。   The conductive particles for blank have an average particle size less than twice the average particle size of the conductive particles for electrode, and 0.1 to 100 parts by weight of the inorganic material constituting the blank portion. 2.0 parts by weight is added, or the average particle diameter is equal to or less than the average particle diameter of the electrode conductive particles, and 0 parts by weight with respect to 100 parts by weight of the inorganic material constituting the blank part. 0.1 to 3.0 parts by weight should be added.

これによれば、クラックやデラミネーションを防止すべく余白部に導電性粒子を添加しておりながらも、該導電性粒子の粒径や添加量を適正に選定することで、意図しないショートの発生も防止することができる。   According to this, while adding conductive particles to the blank space to prevent cracks and delamination, by selecting the particle size and amount of the conductive particles appropriately, unintentional short-circuiting occurs. Can also be prevented.

本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施例によって更に詳しく説明する。   Other features of the present invention and the operational effects thereof will be described in more detail by way of examples with reference to the accompanying drawings.

以下、本発明に係る積層電子部品を、積層セラミックコンデンサに適用した場合の実施の形態として、添付図面に基づいて説明する。なお、図中、同一符号は同一又は対応部分を示すものとする。   Hereinafter, a multilayer electronic component according to the present invention will be described with reference to the accompanying drawings as an embodiment in which the multilayer electronic component is applied to a multilayer ceramic capacitor. In the drawings, the same reference numerals indicate the same or corresponding parts.

図1は、本発明の実施の形態1に係る積層セラミックコンデンサの一例を示す断面図である。図示の積層セラミックコンデンサ1は、誘電体基体3の内部に、複数の内部電極部5、7を、層状に埋設してある。隣り合う2つの内部電極部5、7は誘電体からなる層を介して向き合っている。本実施の形態では、内部電極部5、7は主にNiなどによって構成される。内部電極部5、7の層数は、要求される静電容量に応じて変化するもので、数十層〜数百層になる。   FIG. 1 is a cross-sectional view showing an example of a multilayer ceramic capacitor according to Embodiment 1 of the present invention. The illustrated multilayer ceramic capacitor 1 has a plurality of internal electrode portions 5 and 7 embedded in a dielectric substrate 3 in layers. Two adjacent internal electrode portions 5 and 7 face each other through a layer made of a dielectric. In the present embodiment, the internal electrode portions 5 and 7 are mainly composed of Ni or the like. The number of layers of the internal electrode portions 5 and 7 varies depending on the required capacitance, and is several tens to several hundreds.

内部電極部5は、誘電体基体3の対向する側面に付与された一対の外部電極部9、11のうち、外部電極部9に導通させてあり、内部電極部7は外部電極部11に導通させてある。   The internal electrode portion 5 is electrically connected to the external electrode portion 9 among the pair of external electrode portions 9 and 11 provided on the opposite side surfaces of the dielectric substrate 3, and the internal electrode portion 7 is electrically connected to the external electrode portion 11. It is allowed.

図2は、図1の誘電体基体3から三層分の内部電極部5、7を含む部分を模式的に取り出した積層構成を示す。誘電体基体3内においては、絶縁層としての複数の誘電体層と複数の電極層とが交互に積層されている。   FIG. 2 shows a laminated structure in which portions including three layers of internal electrode portions 5 and 7 are schematically extracted from the dielectric substrate 3 of FIG. In the dielectric substrate 3, a plurality of dielectric layers as insulating layers and a plurality of electrode layers are alternately stacked.

具体的に説明すると、図2に示されるように、一つの誘電体層21の上面に電極層23が印刷により形成されている。電極層23の上面には、別の誘電体層25が積層されている。誘電体層25の上面には、別の電極層27が印刷により形成されている。電極層27の上面には、さらに別の誘電体層29が積層されている。誘電体層29の上面には、さらに別の電極層31が印刷により形成されている。   Specifically, as shown in FIG. 2, an electrode layer 23 is formed on the upper surface of one dielectric layer 21 by printing. Another dielectric layer 25 is laminated on the upper surface of the electrode layer 23. Another electrode layer 27 is formed on the upper surface of the dielectric layer 25 by printing. On the upper surface of the electrode layer 27, another dielectric layer 29 is laminated. On the upper surface of the dielectric layer 29, another electrode layer 31 is formed by printing.

誘電体層21、25、29はそれぞれ、誘電体ペーストを焼成することによって形成される。誘電体ペーストを構成する成分の配合比は、本実施の形態においては、誘電体材料(無機材料)が100重量部、テルピネオールが28重量部、トルエンが14重量部、分散剤が0.2重量部、ラッカーが36.5重量部となっている。   The dielectric layers 21, 25, and 29 are each formed by firing a dielectric paste. In the present embodiment, the compounding ratio of the components constituting the dielectric paste is 100 parts by weight for the dielectric material (inorganic material), 28 parts by weight for terpineol, 14 parts by weight for toluene, and 0.2% by weight for the dispersant. Part and lacquer are 36.5 parts by weight.

電極層23、27、31は、内部電極部5、7と、その側方に配置された余白部33、35とを有している。内部電極部5、7はそれぞれ、導電体ペーストを印刷し、焼成することによって形成される。導電体ペーストを構成する成分の配合比は、本実施の形態においては、Niが44.6重量%、テルピネオールが52重量%、エチルセルロースが3重量%、ベンゾトリアゾール0.4重量%となっている。また、電極用導電性粒子として導電体ペーストに含まれるNiは、平均粒径は0.3μmのものを用いている。   The electrode layers 23, 27, 31 have internal electrode portions 5, 7 and blank portions 33, 35 arranged on the sides thereof. Each of the internal electrode portions 5 and 7 is formed by printing and baking a conductor paste. In the present embodiment, the compounding ratio of the components constituting the conductor paste is 44.6% by weight of Ni, 52% by weight of terpineol, 3% by weight of ethyl cellulose, and 0.4% by weight of benzotriazole. . In addition, Ni contained in the conductive paste as the conductive particles for electrodes has an average particle size of 0.3 μm.

一方、余白部33、35はそれぞれ、段差解消用誘電体ペーストで余白部分に印刷し、焼成することによって形成される。段差解消用誘電体ペーストには、導電体ペーストに含まれる電極用導電性粒子と同材料であるNiが、余白用導電性粒子として含まれている。段差解消用誘電体ペーストを構成する成分の配合比は、本実施の形態においては、誘電体材料(無機材料)が100重量部、テルピネオールが111重量部、分散剤が0.2重量部、エチルセルロース9重量部、さらにNiが0.1〜2.0重量部となっている。すなわち、段差解消用誘電体ペーストは、誘電体ペーストに、導電体ペーストに含まれる電極用導電性粒子と同材料の導電性粒子を添加したものである。また、段差解消用誘電体ペーストに含まれるNiは、導電体ペーストに含まれるNiの2倍未満(すなわち、0.6μm未満)の平均粒径を有している。   On the other hand, each of the blank portions 33 and 35 is formed by printing on the blank portion with a dielectric paste for level difference elimination and baking. The level difference eliminating dielectric paste includes Ni, which is the same material as the electrode conductive particles contained in the conductor paste, as blank conductive particles. In this embodiment, the compounding ratio of the components constituting the level difference eliminating dielectric paste is 100 parts by weight for the dielectric material (inorganic material), 111 parts by weight for terpineol, 0.2 part by weight for the dispersant, and ethyl cellulose. 9 parts by weight and further 0.1 to 2.0 parts by weight of Ni. That is, the step eliminating dielectric paste is obtained by adding conductive particles of the same material as the electrode conductive particles contained in the conductor paste to the dielectric paste. Moreover, Ni contained in the dielectric paste for level | step difference elimination has an average particle diameter of less than twice (namely, less than 0.6 micrometer) of Ni contained in a conductor paste.

次に、以上のような構成を有する積層セラミックコンデンサ1の製造工程について図3を参照しながら説明する。まず、可撓性のあるPETフィルム(支持体)41の上面に、無機材料の主成分としてチタン酸バリウム(BaTiO3)を用いた誘電体ペースト43を塗布する。これにより、PETフィルム41の上面に誘電体ペースト43が設けられた、いわゆるグリーンシート45が得られる。導電体ペースト43の塗布は、ドクターブレード又は押出ヘッド等を用い、塗布後の乾燥により2.5μmの層厚が得られるように行った。 Next, a manufacturing process of the multilayer ceramic capacitor 1 having the above configuration will be described with reference to FIG. First, a dielectric paste 43 using barium titanate (BaTiO 3 ) as a main component of an inorganic material is applied to the upper surface of a flexible PET film (support) 41. As a result, a so-called green sheet 45 in which the dielectric paste 43 is provided on the upper surface of the PET film 41 is obtained. The conductor paste 43 was applied using a doctor blade or an extrusion head so that a layer thickness of 2.5 μm was obtained by drying after application.

続いて、グリーンシート45を乾燥させた後、シート上面に導電体ペースト47を配置する。導電体ペースト47は、乾燥後の層厚が1.2μmとなるようにスクリーン印刷法やグラビア印刷法によって形成される。   Subsequently, after the green sheet 45 is dried, the conductor paste 47 is disposed on the upper surface of the sheet. The conductive paste 47 is formed by screen printing or gravure printing so that the layer thickness after drying is 1.2 μm.

導電体ペースト47が配置されると、それらの側方には、導電体ペースト47自体の厚みに起因した段差部49が生じる。したがって、それら段差部49を段差解消用誘電体ペースト51によって埋める余白印刷を行う。段差解消用誘電体ペースト51の印刷は、スクリーン印刷法によって行われ、導電体ペースト47の印刷パターンに対応する領域分を除いた印刷パターン面を有するスクリーン製版53を使用する。段差解消用誘電体ペースト51は、導電体ペースト47の50〜150%相当の厚さ分、印刷形成する。また、段差解消用誘電体ペースト51は、焼成などが行われて最終的には電極層23、27、31における余白部33、35を構成する。   When the conductive paste 47 is disposed, a stepped portion 49 due to the thickness of the conductive paste 47 itself is generated on the sides thereof. Accordingly, margin printing is performed to fill the stepped portions 49 with the step-dissolving dielectric paste 51. The level difference eliminating dielectric paste 51 is printed by a screen printing method, and a screen plate making 53 having a printing pattern surface excluding the area corresponding to the printing pattern of the conductive paste 47 is used. The level difference eliminating dielectric paste 51 is printed by a thickness corresponding to 50 to 150% of the conductive paste 47. Further, the step eliminating dielectric paste 51 is fired to finally form the margin portions 33 and 35 in the electrode layers 23, 27 and 31.

このようにして、誘電体ペースト43上に導電体ペースト47及び段差解消用誘電体ペースト51が配置されているシートを、本実施の形態では200層積層し、必要に応じて最上部及び最下部に保護層となる誘電体シートを付与し、積層構造体を得る。   In this way, 200 sheets of the sheet in which the conductor paste 47 and the step eliminating dielectric paste 51 are arranged on the dielectric paste 43 are laminated in this embodiment, and the uppermost and lowermost parts are laminated as necessary. A dielectric sheet serving as a protective layer is applied to obtain a laminated structure.

次に、かかる積層構造体をプレスした後、部品単位の大きさ(焼成後に、長さ1.6mm、幅及び高さ0.8mmとなるよう)に切断して、積層チップ素体を得る。   Next, after pressing the laminated structure, the laminated structure is cut to a size of a component unit (length of 1.6 mm, width, and height of 0.8 mm after firing) to obtain a laminated chip body.

さらに、積層チップ素体から、有機バインダ等をバーンアウトする脱バインダ工程が行われる。条件としては、保持温度:600℃、保持時間:2時間で、N2ガスとH2ガスの混合ガス雰囲気中で脱バインダ処理をした。 Further, a binder removal step of burning out an organic binder or the like from the multilayer chip body is performed. As the conditions, the binder removal treatment was performed in a mixed gas atmosphere of N 2 gas and H 2 gas at a holding temperature of 600 ° C. and a holding time of 2 hours.

次に、1000〜1400℃での焼成工程、熱処理工程が行われる。条件としては、保持温度:1300℃、保持時間:2時間で、N2ガスとH2ガスの混合ガス雰囲気中で焼成した。また、熱処理工程における条件としては、保持温度:1100℃、保持時間:3時間、N2ガス雰囲気中で行った。 Next, a baking process and a heat treatment process at 1000 to 1400 ° C. are performed. The conditions were a holding temperature of 1300 ° C. and a holding time of 2 hours, and firing was performed in a mixed gas atmosphere of N 2 gas and H 2 gas. Moreover, as conditions in the heat treatment step, a holding temperature: 1100 ° C., a holding time: 3 hours, and N 2 gas atmosphere were performed.

最後に、積層チップ素体の対向する側面に、Cu等からなる外部電極部9、11を焼付し、積層セラミックコンデンサ1を得る。Cu焼付電極上にはNi電気メッキ、さらにSn電気メッキを形成してもよい。   Finally, the external electrode portions 9 and 11 made of Cu or the like are baked on the opposing side surfaces of the multilayer chip body to obtain the multilayer ceramic capacitor 1. Ni electroplating or Sn electroplating may be formed on the Cu baking electrode.

以上に説明した本実施の形態に係る積層セラミックコンデンサ1においては、内部電極部5、7の側方に配置された余白部33、35に、内部電極部5、7に含まれている電極用導電性粒子Niと同材料である余白用導電性粒子Niが含まれているため、焼成時にクラックやデラミネーションが発生することを防止することができる。また、余白部33、35に導電性粒子Niを添加しておりながらも、該粒子Niの粒径や添加量を適正に選定することで、意図しないショートが発生することも防止することができる。   In the multilayer ceramic capacitor 1 according to the present embodiment described above, the marginal parts 33 and 35 arranged on the sides of the internal electrode parts 5 and 7 are used for the electrodes included in the internal electrode parts 5 and 7. Since the blank conductive particles Ni, which is the same material as the conductive particles Ni, are included, cracks and delamination can be prevented from occurring during firing. Further, while the conductive particles Ni are added to the blank portions 33 and 35, it is possible to prevent an unintended short circuit from occurring by appropriately selecting the particle size and the amount of the particles Ni. .

次に、本発明の実施の形態2に係る積層セラミックコンデンサについて説明する。本実施の形態2は、積層セラミックコンデンサの構造や製造態様は実施の形態1と同様である。本実施の形態2においては、余白部33、35を構成する段差解消用誘電体ペーストの成分の配合比が実施の形態1と異なる。すなわち、その配合比は、誘電体材料(無機材料)が100重量部、テルピネオールが111重量部、分散剤が0.2重量部、エチルセルロースが9重量部、さらにNiが0.1〜3.0重量部となっている。また、段差解消用誘電体ペーストに含まれるNiは、導電体ペーストに含まれるNiの同等以下(すなわち、0.3μm以下)の平均粒径を有している。   Next, a multilayer ceramic capacitor according to the second embodiment of the present invention will be described. In the second embodiment, the structure and manufacturing mode of the multilayer ceramic capacitor are the same as those of the first embodiment. In the second embodiment, the blending ratio of the components of the step eliminating dielectric paste constituting the blank portions 33 and 35 is different from that of the first embodiment. That is, the blending ratio is 100 parts by weight for dielectric material (inorganic material), 111 parts by weight for terpineol, 0.2 part by weight for dispersant, 9 parts by weight for ethyl cellulose, and 0.1 to 3.0 for Ni. It is part by weight. Moreover, Ni contained in the dielectric paste for level difference elimination has an average particle size equal to or less than that of Ni contained in the conductor paste (that is, 0.3 μm or less).

かかる本実施の形態においても、余白部33、35に、内部電極部5、7の導電性粒子Niと同材料である余白用導電性粒子Niを添加することで、実施の形態1と同様、焼成時にクラックやデラミネーションが発生することを防止することができる。また、余白部33、35の導電性粒子Niの粒径や添加量を適正に選定することで、意図しないショートが発生することも防止することができる。   Also in this embodiment, by adding margin conductive particles Ni, which is the same material as the conductive particles Ni of the internal electrode portions 5 and 7, to the margin portions 33 and 35, as in the first embodiment. It is possible to prevent cracks and delamination from occurring during firing. Moreover, it is possible to prevent an unintended short circuit from occurring by appropriately selecting the particle size and the addition amount of the conductive particles Ni in the blank portions 33 and 35.

次に、本出願人が行った実験結果をもとに、余白用導電性粒子の粒径及び添加量と、クラックやショートなどの不具合の発生との関係について説明する。電極用導電性粒子Niの平均粒径は0.3μm、余白用導電性粒子Niの平均粒径は0.2μm、0.3μm、0.4μm、0.5μm及び0.6μmとした。また、余白用導電性粒子の添加量は、段差解消用誘電体ペースト51の無機材料100重量部に対して0.1〜4.0重量部の範囲で選択した。   Next, the relationship between the particle size and added amount of the conductive particles for blank and the occurrence of defects such as cracks and shorts will be described based on the results of experiments conducted by the present applicant. The average particle diameter of the electrode conductive particles Ni was 0.3 μm, and the average particle diameter of the blank conductive particles Ni was 0.2 μm, 0.3 μm, 0.4 μm, 0.5 μm, and 0.6 μm. Moreover, the addition amount of the conductive particles for blanks was selected in the range of 0.1 to 4.0 parts by weight with respect to 100 parts by weight of the inorganic material of the step eliminating dielectric paste 51.

このような余白用導電性粒子の粒径及び添加量の組み合わせによるシートから積層した積層セラミックコンデンサを約1000個用意し、そのロッドからランダムに100個を抽出し、クラックやショートの発生を調査した。クラックの調査は、10倍程度の拡大鏡で外観を観察し、ショートの調査は、絶縁抵抗計(DC50V)で確認した。その結果、
表1に示されるような結果を得た。なお、積層セラミックコンデンサの製作における、脱バインダ工程、焼成工程及び熱処理工程の各工程条件については、実施の形態1の説明で述べた条件と同条件である。
About 1000 multilayer ceramic capacitors were prepared by laminating sheets with a combination of the size and amount of conductive particles for blanks, and 100 were randomly extracted from the rods to investigate the occurrence of cracks and shorts. . The appearance of the crack was observed with a magnifier of about 10 times, and the short was confirmed with an insulation resistance meter (DC 50 V). as a result,
Results as shown in Table 1 were obtained. Note that the process conditions of the binder removal process, the firing process, and the heat treatment process in the production of the multilayer ceramic capacitor are the same as the conditions described in the description of the first embodiment.

Figure 0004450176
表1の結果から分かるように、余白用導電性粒子Niの粒径が内部電極部に含まれている電極用導電性粒子Niの平均粒径の2倍(0.6μm)未満の場合には、余白用導電性粒子Niを、余白部(段差解消用誘電体ペースト)を構成する無機材料100重量部に対して0.1〜2.0重量部添加しても、クラック不良及びショート不良の何れも発生しなかった。
Figure 0004450176
As can be seen from the results in Table 1, when the particle size of the conductive particles Ni for blanks is less than twice the average particle size (0.6 μm) of the conductive particles Ni for electrodes contained in the internal electrode part, Even if 0.1 to 2.0 parts by weight of the conductive particles Ni for margin are added to 100 parts by weight of the inorganic material constituting the margin (dielectric paste for level difference elimination), crack failure and short circuit failure None occurred.

また、余白用導電性粒子Niの平均粒径が内部電極部に含まれている電極用導電性粒子Niの平均粒径の同等(0.3μm)以下の場合には、余白用導電性粒子Niを、余白部(段差解消用誘電体ペースト)を構成する無機材料100重量部に対して0.1〜3.0重量部添加しても、クラック不良及びショート不良の何れも発生しなかった。   Further, when the average particle size of the conductive particles Ni for blanks is equal to or less than the average particle size (0.3 μm) of the conductive particles Ni for electrodes included in the internal electrode portion, the conductive particles Ni for blanks When 0.1 to 3.0 parts by weight was added to 100 parts by weight of the inorganic material constituting the blank part (dielectric paste for level difference elimination), neither crack failure nor short-circuit failure occurred.

以上、好ましい実施の形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の改変態様を採り得ることは自明である。例えば、余白用導電性粒子の材料はNiに限定されるものではなく、電極用導電性粒子にCuが用いられている場合には、それと同じCuを余白用導電性粒子として用いることができる。また、本発明は、積層セラミックコンデンサに限定されるものではなく、その他の積層電子部品に適用することも可能である。   Although the contents of the present invention have been specifically described with reference to the preferred embodiments, various modifications can be made by those skilled in the art based on the basic technical idea and teachings of the present invention. It is self-explanatory. For example, the material of the conductive particles for blanks is not limited to Ni, and when Cu is used for the conductive particles for electrodes, the same Cu can be used as the conductive particles for blanks. Further, the present invention is not limited to the multilayer ceramic capacitor, but can be applied to other multilayer electronic components.

本発明の実施の形態に係る積層セラミックコンデンサの一例を示す断面図である。It is sectional drawing which shows an example of the multilayer ceramic capacitor which concerns on embodiment of this invention. 図1の積層セラミックコンデンサにおいて三層の内部電極部を含む部分を模式的に取り出した積層構成を示す図である。It is a figure which shows the laminated structure which took out typically the part containing the internal electrode part of three layers in the multilayer ceramic capacitor of FIG. 図1の積層セラミックコンデンサにおいてスクリーン印刷法によって余白部の形成を行う工程を示す図である。It is a figure which shows the process of forming a blank part by the screen printing method in the multilayer ceramic capacitor of FIG.

符号の説明Explanation of symbols

1 積層セラミックコンデンサ
5、7 内部電極部
9、11 外部電極部
21、25、29 誘電体層(絶縁層)
23、27、31 電極層
33、35 余白部

DESCRIPTION OF SYMBOLS 1 Multilayer ceramic capacitor 5, 7 Internal electrode part 9, 11 External electrode part 21, 25, 29 Dielectric layer (insulating layer)
23, 27, 31 Electrode layer 33, 35 Margin

Claims (5)

複数の絶縁層と複数の電極層とを交互に積層して構成される積層電子部品であって、
前記電極層は各々、内部電極部と、その側方に配置された余白部とを有し、
前記余白部には、前記内部電極部に含まれている電極用導電性粒子と同材料の余白用導電性粒子が含まれており、
前記余白用導電性粒子は、前記電極用導電性粒子の平均粒径の2倍未満の平均粒径を有し、且つ、前記余白部を構成する無機材料100重量部に対して0.1〜2.0重量部添加されている、
積層電子部品。
A laminated electronic component configured by alternately laminating a plurality of insulating layers and a plurality of electrode layers,
Each of the electrode layers has an internal electrode portion and a margin portion arranged on the side thereof,
The blank portion includes conductive particles for blanks of the same material as the conductive particles for electrodes contained in the internal electrode portion ,
The conductive particles for blank have an average particle size less than twice the average particle size of the conductive particles for electrode, and 0.1 to 100 parts by weight of the inorganic material constituting the blank portion. 2.0 parts by weight are added,
Laminated electronic components.
複数の絶縁層と複数の電極層とを交互に積層して構成される積層電子部品であって、
前記電極層は各々、内部電極部と、その側方に配置された余白部とを有し、
前記余白部には、前記内部電極部に含まれている電極用導電性粒子と同材料の余白用導電性粒子が含まれており、
前記余白用導電性粒子は、前記電極用導電性粒子の平均粒径の同等以下の平均粒径を有し、且つ、前記余白部を構成する無機材料100重量部に対して0.1〜3.0重量部添加されている、
積層電子部品。
A laminated electronic component configured by alternately laminating a plurality of insulating layers and a plurality of electrode layers,
Each of the electrode layers has an internal electrode portion and a margin portion arranged on the side thereof,
The blank portion includes conductive particles for blanks of the same material as the conductive particles for electrodes contained in the internal electrode portion,
The conductive particles for blank have an average particle size equal to or less than the average particle size of the conductive particles for electrode, and 0.1 to 3 parts by weight with respect to 100 parts by weight of the inorganic material constituting the blank portion. 0.0 part by weight is added,
Laminated electronic components.
請求項1又は2に記載の積層電子部品であって、
前記電極用導電性粒子及び余白用導電性粒子は、Ni粒子である、
積層電子部品。
The laminated electronic component according to claim 1 or 2,
The electrode conductive particles and blank conductive particles are Ni particles.
Laminated electronic components.
積層電子部品の内部電極部側方において余白部を構成する段差解消用誘電体ペーストであって、
前記内部電極部に含まれている電極用導電性粒子と同材料の余白用導電性粒子を含んでおり、
前記余白用導電性粒子は、前記電極用導電性粒子の平均粒径の2倍未満の平均粒径を有し、且つ、前記余白部を構成する無機材料100重量部に対して0.1〜2.0重量部添加されている、
段差解消用誘電体ペースト。
A dielectric paste for level difference elimination that forms a margin part on the side of the internal electrode part of the laminated electronic component,
It contains conductive particles for blanks of the same material as the conductive particles for electrodes contained in the internal electrode part,
The conductive particles for blank have an average particle size less than twice the average particle size of the conductive particles for electrode, and 0.1 to 100 parts by weight of the inorganic material constituting the blank portion. 2.0 parts by weight are added,
Dielectric paste for level difference elimination.
積層電子部品の内部電極部側方において余白部を構成する段差解消用誘電体ペーストであって、
前記内部電極部に含まれている電極用導電性粒子と同材料の余白用導電性粒子を含んでおり、
前記余白用導電性粒子は、前記電極用導電性粒子の平均粒径の同等以下の平均粒径を有し、且つ、前記余白部を構成する無機材料100重量部に対して0.1〜3.0重量部添加されている、
段差解消用誘電体ペースト。
A dielectric paste for level difference elimination that forms a margin part on the side of the internal electrode part of the laminated electronic component,
It contains conductive particles for blanks of the same material as the conductive particles for electrodes contained in the internal electrode part,
The conductive particles for blank have an average particle size equal to or less than the average particle size of the conductive particles for electrode, and 0.1 to 3 parts by weight with respect to 100 parts by weight of the inorganic material constituting the blank portion. 0.0 part by weight is added,
Dielectric paste for level difference elimination.
JP2004053927A 2004-02-27 2004-02-27 Dielectric paste for level difference elimination constituting laminated electronic parts and margins Expired - Fee Related JP4450176B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004053927A JP4450176B2 (en) 2004-02-27 2004-02-27 Dielectric paste for level difference elimination constituting laminated electronic parts and margins

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004053927A JP4450176B2 (en) 2004-02-27 2004-02-27 Dielectric paste for level difference elimination constituting laminated electronic parts and margins

Publications (2)

Publication Number Publication Date
JP2005244044A JP2005244044A (en) 2005-09-08
JP4450176B2 true JP4450176B2 (en) 2010-04-14

Family

ID=35025435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004053927A Expired - Fee Related JP4450176B2 (en) 2004-02-27 2004-02-27 Dielectric paste for level difference elimination constituting laminated electronic parts and margins

Country Status (1)

Country Link
JP (1) JP4450176B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803356B1 (en) 2006-06-02 2008-02-18 승우전자(주) Manufacturing method of condenser for high current and condenser for high current thereof
KR101771737B1 (en) * 2012-10-05 2017-08-25 삼성전기주식회사 Laminated ceramic electronic parts and fabricating method thereof

Also Published As

Publication number Publication date
JP2005244044A (en) 2005-09-08

Similar Documents

Publication Publication Date Title
US11004607B2 (en) Method for manufacturing multilayer ceramic capacitor
JP5313289B2 (en) Multilayer ceramic capacitor
TWI528392B (en) Laminated ceramic electronic parts
KR20160084614A (en) Multi-layered ceramic capacitor and board having the same mounted thereon
JP7301660B2 (en) capacitor parts
JP5777179B2 (en) Multilayer ceramic electronic component for built-in substrate and printed circuit board with built-in multilayer ceramic electronic component
KR20070092657A (en) Laminated ceramic electronic component
JP2006278566A (en) Multilayer electronic component and its manufacturing method
JP2007036003A (en) Laminated capacitor
US20130002388A1 (en) Multilayered ceramic electronic component and manufacturing method thereof
KR101642636B1 (en) Laminated ceramic electronic parts and and board having the same mounted thereon
KR20140118416A (en) Multi-layered ceramic capacitor and manufacturing method the same
JP5852321B2 (en) Multilayer ceramic capacitor
JP5423977B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2014216643A (en) Multilayer ceramic electronic component and board for mounting the same
JP4586831B2 (en) CERAMIC GREEN SHEET STRUCTURE AND METHOD FOR PRODUCING MULTILAYER CERAMIC ELECTRONIC COMPONENT
JP2014220478A (en) Multilayer ceramic electronic component and board for mounting the same
KR20140125111A (en) Multi-layered ceramic electronic part, manufacturing method thereof and board for mounting the same
WO2005036571A1 (en) Electrode paste, ceramic electronic component and method for producing same
JP2005159121A (en) Laminated ceramic electronic component
JP4450176B2 (en) Dielectric paste for level difference elimination constituting laminated electronic parts and margins
JP2005101317A (en) Ceramic electronic component and its manufacturing method
KR101496816B1 (en) Multi-layered ceramic electronic part and board for mounting the same
JP2006128283A (en) Laminated ceramic capacitor
JP6110927B2 (en) Multilayer ceramic capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060920

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees