JP2018093173A - プラズマ処理装置 - Google Patents

プラズマ処理装置 Download PDF

Info

Publication number
JP2018093173A
JP2018093173A JP2017174946A JP2017174946A JP2018093173A JP 2018093173 A JP2018093173 A JP 2018093173A JP 2017174946 A JP2017174946 A JP 2017174946A JP 2017174946 A JP2017174946 A JP 2017174946A JP 2018093173 A JP2018093173 A JP 2018093173A
Authority
JP
Japan
Prior art keywords
hole
pin
plasma processing
lifter pin
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017174946A
Other languages
English (en)
Other versions
JP7130359B2 (ja
Inventor
康晴 佐々木
Yasuharu Sasaki
康晴 佐々木
石川　聡
Satoshi Ishikawa
聡 石川
諒 千葉
Ryo Chiba
諒 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to TW110140367A priority Critical patent/TWI797802B/zh
Priority to TW106141800A priority patent/TWI748009B/zh
Priority to US15/829,096 priority patent/US10388558B2/en
Priority to KR1020170164830A priority patent/KR102414854B1/ko
Priority to CN202210089374.XA priority patent/CN114512391A/zh
Priority to CN201711270773.1A priority patent/CN108155094B/zh
Publication of JP2018093173A publication Critical patent/JP2018093173A/ja
Priority to US16/460,055 priority patent/US10910252B2/en
Application granted granted Critical
Publication of JP7130359B2 publication Critical patent/JP7130359B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00—Chucks or sockets
    • Y10T279/23—Chucks or sockets with magnetic or electrostatic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】貫通穴での異常放電の発生を抑制すること。【解決手段】プラズマ処理装置は、静電チャック６と、リフターピン６１とを有する。静電チャック６は、ウエハＷが載置される載置面２１及び載置面２１に対する裏面２２を有し、載置面２１と裏面２２を貫通するピン用貫通孔２００が形成されている。リフターピン６１は、少なくとも一部が絶縁性部材により形成され、先端がピン用貫通孔２００に収容され、載置面２１に対して上下方向に移動することでウエハＷを上下方向に搬送する。リフターピン６１は、ピン用貫通孔２００に対応する先端部分に導電膜６１ｃを有する。【選択図】図３

Description

本発明の種々の側面及び実施形態は、プラズマ処理装置に関するものである。
従来から、プラズマを用いてウエハなどの被処理体にプラズマ処理を行うプラズマ処理装置が知られている。このようなプラズマ処理装置は、例えば、真空空間を構成可能な処理容器内に、電極を兼ねた被処理体を保持する載置台を有する。プラズマ処理装置は、載置台に所定の高周波電力を印加することにより、載置台に配置された被処理体に対し、プラズマ処理を行う。載置台には、リフターピンが収容された貫通穴が形成されている。プラズマ処理装置では、被処理体を搬送する場合、貫通穴からリフターピンを突出させ、リフターピンで被処理体を裏面から支持して載置台から離脱させる。リフターピンは、プラズマにさらされることでの異常放電の発生を抑制するため、絶縁性部材より形成され、下部が導電材料より形成されている。
特開２０００−１９５９３５号公報
ところで、近年、プラズマ処理装置は、プラズマ処理を行うために載置台に印加される高周波電力が高電圧化されている。載置台に印加される高周波電力が高電圧化された場合、リフターピンが収容された貫通穴で異常放電が発生する場合がある。プラズマ処理装置では、貫通穴で異常放電が発生すると、被処理体の品質を悪化させ、歩留まり悪化の要因となるおそれがある。
開示するプラズマ処理装置は、１つの実施態様において、静電チャックと、リフターピンとを有する。静電チャックは、被処理体が載置される載置面及び載置面に対する裏面を有し、載置面と裏面を貫通する通孔が形成されている。リフターピンは、少なくとも一部が絶縁性部材により形成され、先端が通孔に収容され、載置面に対して上下方向に移動することで被処理体を上下方向に搬送する。プラズマ処理装置は、リフターピンの通孔に対応する先端部分、および、通孔のリフターピンと対向する壁面の少なくとも一方に導電性部材を有する。
開示するプラズマ処理装置の１つの態様によれば、貫通穴での異常放電の発生を抑制できるという効果を奏する。
図１は、本実施形態に係るプラズマ処理装置の構成を示す概略断面図である。 図２は、図１のプラズマ処理装置における載置台を示す概略断面図である。 図３は、図１のプラズマ処理装置における載置台を示す概略断面図である。 図４は、静電チャックのピン用貫通孔付近の電位の状態を模式的に示した図である。 図５は、ピン用貫通孔に収容されたリフターピンの先端部分を模式的に示した図である。 図６は、ピン用貫通孔に収容されたリフターピンの先端部分を模式的に示した図である。 図７は、表皮効果を算出した結果の一例を示す図である。 図８は、リフターピンの先端部分に導電膜を形成した一例を示す図である。 図９は、リフターピンの先端部分を導電性部材により形成した一例を示す図である。 図１０は、リフターピンの先端部分の内部に導電部を埋め込んだ一例を示す図である。 図１１は、リフターピンの先端部分の内部に導電部を埋め込んだ他の一例を示す図である。 図１２は、等価回路を用いてピン用貫通孔内の電位の変化をシミュレーションした図である。 図１３は、ピン用貫通孔のリフターピンと対向する壁面に導電性部材を有する一例を示す図である。 図１４は、静電チャックのピン用貫通孔付近を模式的に示した斜視図である。 図１５Ａは、載置台を示す概略断面図である。 図１５Ｂは、埋込部材の破損を説明する図である。 図１６Ａは、第３実施形態に係る埋込部材を説明する図である。 図１６Ｂは、第３実施形態に係る埋込部材を説明する図である。
以下、図面を参照して本願の開示するプラズマ処理装置の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付すこととする。また、本実施形態により開示する発明が限定されるものではない。各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。各図面において同一又は相当の部分に対しては同一の符号を附すこととする。また、「上」「下」の語は、図示する状態に基づくものであり、便宜的なものである。
（第１実施形態）
［プラズマ処理装置の構成］
図１は、本実施形態に係るプラズマ処理装置の構成を示す概略断面図である。プラズマ処理装置１００は、気密に構成され、電気的に接地電位とされた処理容器１を有している。この処理容器１は、円筒状とされ、例えばアルミニウム等から構成されている。処理容器１は、プラズマが生成される処理空間を画成する。処理容器１内には、被処理体（work-piece）である半導体ウエハ（以下、単に「ウエハ」という。）Ｗを水平に支持する載置台２が設けられている。載置台２は、基材（ベース）２ａ及び静電チャック（ＥＳＣ:Electrostatic chuck）６を含んで構成されている。基材２ａは、導電性の金属、例えばアルミニウム等で構成されており、下部電極としての機能を有する。静電チャック６は、ウエハＷを静電吸着するための機能を有する。載置台２は、支持台４に支持されている。支持台４は、例えば石英等からなる支持部材３に支持されている。また、載置台２の上方の外周には、例えば単結晶シリコンで形成されたフォーカスリング５が設けられている。さらに、処理容器１内には、載置台２及び支持台４の周囲を囲むように、例えば石英等からなる円筒状の内壁部材３ａが設けられている。
基材２ａには、第１の整合器１１ａを介して第１のＲＦ電源１０ａが接続され、また、第２の整合器１１ｂを介して第２のＲＦ電源１０ｂが接続されている。第１のＲＦ電源１０ａは、プラズマ発生用のものであり、この第１のＲＦ電源１０ａからは所定の周波数の高周波電力が載置台２の基材２ａに供給されるように構成されている。また、第２のＲＦ電源１０ｂは、イオン引き込み用（バイアス用）のものであり、この第２のＲＦ電源１０ｂからは第１のＲＦ電源１０ａより低い所定周波数の高周波電力が載置台２の基材２ａに供給されるように構成されている。このように、載置台２は電圧印加可能に構成されている。一方、載置台２の上方には、載置台２と平行に対向するように、上部電極としての機能を有するシャワーヘッド１６が設けられている。シャワーヘッド１６と載置台２は、一対の電極（上部電極と下部電極）として機能する。
静電チャック６は、該絶縁体６ｂの間に電極６ａを介在させて構成されており、電極６ａには直流電源１２が接続されている。そして電極６ａに直流電源１２から直流電圧が印加されることにより、クーロン力によってウエハＷが吸着されるよう構成されている。
載置台２の内部には、冷媒流路２ｄが形成されており、冷媒流路２ｄには、冷媒入口配管２ｂ、冷媒出口配管２ｃが接続されている。そして、冷媒流路２ｄの中に適宜の冷媒、例えば冷却水等を循環させることによって、載置台２を所定の温度に制御可能に構成されている。また、載置台２等を貫通するように、ウエハＷの裏面にヘリウムガス等の冷熱伝達用ガス（バックサイドガス）を供給するためのガス供給管３０が設けられており、ガス供給管３０は、図示しないガス供給源に接続されている。これらの構成によって、載置台２の上面に静電チャック６によって吸着保持されたウエハＷを、所定の温度に制御する。
載置台２には、複数、例えば３つのピン用貫通孔２００が設けられており（図１には１つのみ示す。）、これらのピン用貫通孔２００の内部には、夫々リフターピン６１が配設されている。リフターピン６１は、駆動機構６２に接続されており、駆動機構６２により上下動される。ピン用貫通孔２００及びリフターピン６１の構造については、後述する。
上記したシャワーヘッド１６は、処理容器１の天壁部分に設けられている。シャワーヘッド１６は、本体部１６ａと電極板をなす上部天板１６ｂとを備えており、絶縁性部材９５を介して処理容器１の上部に支持される。本体部１６ａは、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなり、その下部に上部天板１６ｂを着脱自在に支持できるように構成されている。
本体部１６ａは、内部にガス拡散室１６ｃが設けられている。また、本体部１６ａは、ガス拡散室１６ｃの下部に位置するように、底部に、多数のガス通流孔１６ｄが形成されている。また、上部天板１６ｂは、当該上部天板１６ｂを厚さ方向に貫通するようにガス導入孔１６ｅが、上記したガス通流孔１６ｄと重なるように設けられている。このような構成により、ガス拡散室１６ｃに供給された処理ガスは、ガス通流孔１６ｄ及びガス導入孔１６ｅを介して処理容器１内にシャワー状に分散されて供給される。
本体部１６ａには、ガス拡散室１６ｃへ処理ガスを導入するためのガス導入口１６ｇが形成されている。ガス導入口１６ｇには、ガス供給配管１５ａの一端が接続されている。このガス供給配管１５ａの他端には、処理ガスを供給する処理ガス供給源（ガス供給部）１５が接続される。ガス供給配管１５ａには、上流側から順にマスフローコントローラ（ＭＦＣ）１５ｂ、及び開閉弁Ｖ２が設けられている。ガス拡散室１６ｃには、ガス供給配管１５ａを介して、処理ガス供給源１５からプラズマエッチングのための処理ガスが供給される。処理容器１内には、ガス拡散室１６ｃからガス通流孔１６ｄ及びガス導入孔１６ｅを介して、シャワー状に分散されて処理ガスが供給される。
上記した上部電極としてのシャワーヘッド１６には、ローパスフィルタ（ＬＰＦ）７１を介して可変直流電源７２が電気的に接続されている。この可変直流電源７２は、オン・オフスイッチ７３により給電のオン・オフが可能に構成されている。可変直流電源７２の電流・電圧ならびにオン・オフスイッチ７３のオン・オフは、後述する制御部９０によって制御される。なお、後述のように、第１のＲＦ電源１０ａ、第２のＲＦ電源１０ｂから高周波が載置台２に印加されて処理空間にプラズマが発生する際には、必要に応じて制御部９０によりオン・オフスイッチ７３がオンとされ、上部電極としてのシャワーヘッド１６に所定の直流電圧が印加される。
処理容器１の側壁からシャワーヘッド１６の高さ位置よりも上方に延びるように円筒状の接地導体１ａが設けられている。この円筒状の接地導体１ａは、その上部に天壁を有している。
処理容器１の底部には、排気口８１が形成されている。排気口８１には、排気管８２を介して第１排気装置８３が接続されている。第１排気装置８３は、真空ポンプを有しており、この真空ポンプを作動させることにより処理容器１内を所定の真空度まで減圧することができるように構成されている。一方、処理容器１内の側壁には、ウエハＷの搬入出口８４が設けられており、この搬入出口８４には、当該搬入出口８４を開閉するゲートバルブ８５が設けられている。
処理容器１の側部内側には、内壁面に沿ってデポシールド８６が設けられている。デポシールド８６は、処理容器１にエッチング副生成物（デポ）が付着することを防止する。このデポシールド８６のウエハＷと略同じ高さ位置には、グランドに対する電位が制御可能に接続された導電性部材（ＧＮＤブロック）８９が設けられており、これにより異常放電が防止される。また、デポシールド８６の下端部には、内壁部材３ａに沿って延在するデポシールド８７が設けられている。デポシールド８６，８７は、着脱自在とされている。
上記構成のプラズマ処理装置１００は、制御部９０によって、その動作が統括的に制御される。この制御部９０には、ＣＰＵを備えプラズマ処理装置１００の各部を制御するプロセスコントローラ９１と、ユーザインターフェース９２と、記憶部９３とが設けられている。
ユーザインターフェース９２は、工程管理者がプラズマ処理装置１００を管理するためにコマンドの入力操作を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等から構成されている。
記憶部９３には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ９１の制御にて実現するための制御プログラム（ソフトウェア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース９２からの指示等にて任意のレシピを記憶部９３から呼び出してプロセスコントローラ９１に実行させることで、プロセスコントローラ９１の制御下で、プラズマ処理装置１００での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体（例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等）などに格納された状態のものを利用したり、又は、他の装置から、例えば専用回線を介して随時伝送させてオンラインで使用したりすることも可能である。
［載置台の要部構成］
次に、図２及び図３を参照して、載置台２の要部構成について説明する。図２及び図３は、図１のプラズマ処理装置における載置台を示す概略断面図である。図２は、リフターピン６１を上昇させてウエハＷを支持した場合を示し、図３は、リフターピン６１を下降させてウエハＷを静電チャック６上に支持した場合を示している。上述のとおり、載置台２は、基材２ａと、静電チャック６とにより構成されており、基材２ａの下方から静電チャック６の上方へリフターピン６１が挿通可能に構成されている。
静電チャック６は、円板状を呈し、ウエハＷを載置するための載置面２１と、当該載置面２１に対向する裏面２２とを有している。載置面２１は、円形を呈し、ウエハＷの裏面と接触して円板状のウエハＷを支持する。基材２ａは、静電チャック６の裏面２２に接合されている。
載置面２１には、ガス供給管３０の端部（ガス孔）が形成されている。ガス供給管３０は、冷却用のヘリウムガス等を供給している。ガス供給管３０の端部は、静電チャック６に形成された貫通孔３０ａ及び基材２ａに形成された貫通孔３０ｂによって形成されている。貫通孔３０ａは、静電チャック６の裏面２２から載置面２１までを貫通するように設けられている。すなわち、貫通孔３０ａの内壁は、静電チャック６によって形成されている。一方、貫通孔３０ｂは、基材２ａの裏面から静電チャック６との接合面までを貫通するように設けられている。すなわち、貫通孔３０ｂの内壁は、基材２ａによって形成されている。貫通孔３０ｂの孔径は、例えば貫通孔３０ａの孔径よりも大きい。そして、貫通孔３０ａ及び貫通孔３０ｂが連通するように、静電チャック６及び基材２ａが配置されている。ガス供給管３０には、ガス用スリーブ２０４及びガス用スペーサ２０２が配置されている。
また、載置面２１には、リフターピン６１を収容するピン用貫通孔２００が形成されている。ピン用貫通孔２００は、静電チャック６に形成された貫通孔２００ａ及び基材２ａに形成された貫通孔２００ｂによって形成されている。貫通孔２００ａは静電チャック６に形成され、貫通孔２００ｂは基材２ａに形成されている。ピン用貫通孔２００を形成する貫通孔２００ａは、リフターピン６１の外径に合わせた孔径、すなわち、リフターピン６１の外径より僅かに大きい（例えば、０．１〜０．５ｍｍ程度大きい）孔径とされ、内部にリフターピン６１を収容可能とされている。貫通孔２００ｂの孔径は、例えば貫通孔２００ａの孔径よりも大きい。そして、貫通孔２００ａの内壁及び貫通孔２００ｂの内壁と、リフターピン６１との間には、ピン用スリーブ２０３及びピン用スペーサ２０１が配置されている。本実施形態に係る静電チャック６では、ピン用スリーブ２０３及びピン用スペーサ２０１によりピン用貫通孔２００が形成される。
リフターピン６１は、少なくとも一部が絶縁性部材により形成されている。例えば、リフターピン６１は、絶縁性のセラミックス又は樹脂等からピン形状に形成されたピン本体部６１ａを有する。このピン本体部６１ａは、円筒形状を呈し、外径が例えば数ｍｍ程度を有している。ピン本体部６１ａのウエハＷと接触するピン上端部６１ｂは、ピン本体部６１ａが面取りされることにより形成され、球状の面を有している。この球状の面は、例えば曲率を非常に大きくし、リフターピン６１のピン上端部６１ｂ全体をウエハＷ裏面に近づけている。
また、リフターピン６１は、ピン用貫通孔２００に対応する先端部分に、導電性部材による導電膜６１ｃを有する。例えば、リフターピン６１は、ピン本体部６１ａのピン上端部６１ｂ側から、静電チャック６の厚さ分の範囲に導電膜６１ｃを有する。リフターピン６１のピン上端部６１ｂは、ウエハＷと接触するため、導電膜６１ｃで覆われないことが好ましい。なお、リフターピン６１のピン上端部６１ｂは、導電膜６１ｃで覆ってもよい。
リフターピン６１は、図１に示す駆動機構６２によりピン用貫通孔２００内を上下動し、載置台２の載置面２１から出没自在に動作する。なお、駆動機構６２は、リフターピン６１が収容された際に、リフターピン６１のピン上端部６１ｂがウエハＷ裏面直下に位置するように、リフターピン６１の停止位置の高さ調整を行う。
図２に示すように、リフターピン６１を上昇させた状態では、ピン本体部６１ａの一部及びピン上端部６１ｂが載置台２の載置面２１から突出した状態となり、載置台２の上部にウエハＷを支持した状態となる。一方、図３に示すように、リフターピン６１を下降させた状態では、ピン本体部６１ａがピン用貫通孔２００内に収容された状態となり、ウエハＷは載置面２１に載置される。このように、リフターピン６１はウエハＷを上下方向に搬送する。
ところで、プラズマ処理装置１００は、載置台２に印加される高周波電力が高電圧化されている。載置台２に印加される高周波電力が高電圧化された場合、ピン用貫通孔２００で異常放電が発生する場合がある。
図４は、静電チャックのピン用貫通孔付近の電位の状態を模式的に示した図である。図４に示すように、静電チャック６は、載置面２１および載置面２１に対向する裏面２２を有する。また、載置面２１には、ウエハＷが載置されている。また、静電チャック６には、ピン用貫通孔２００が形成されている。プラズマ処理装置１００では、載置台２に高周波電力が印加されると、静電チャック６の静電容量に起因して、ウエハＷと静電チャック６の裏面２２の間で電位差が発生する。図４には、載置台２に高周波電力が印加された際に生じるＲＦ電位の等電位線が破線で示されている。例えば、プラズマ処理装置１００は、載置台２に印加される高周波電力が高電圧化されて、ピン用貫通孔２００内に発生するＲＦ電位の電位差が、放電が発生する限界値を超えると、異常放電が発生する。
そこで、プラズマ処理装置１００では、図２及び図３に示したように、リフターピン６１のピン用貫通孔２００に対応する先端部分に導電性部材による導電膜６１ｃを形成している。
［導電膜による電気的な特性の変化の例］
図５及び図６を用いて、リフターピン６１の先端部分に導電膜６１ｃを形成したことによる載置台２の電気的な特性の変化を説明する。図５及び図６は、ピン用貫通孔に収容されたリフターピンの先端部分を模式的に示した図である。図５及び図６に示すように、載置台２の静電チャック６は、ピン用貫通孔２００が形成され、ウエハＷが載置されている。静電チャック６は、基材２ａに支持されている。基材２ａには、絶縁のための碍子２ｅが設けられている。また、図５は、リフターピン６１の先端部分に導電膜６１ｃが無い状態で示している。図６は、リフターピン６１の先端部分に導電膜６１ｃがある状態で示している。載置台２に高周波電力が印加された場合、碍子２ｅの部分は、電気的に、例えば、コンデンサＣ１、Ｃ２と見なすことができる。また、リフターピン６１及びピン用貫通孔２００のリフターピン６１の周囲の空間は、コンデンサＣ３と見なすことができる。図５及び図６の右側には、高周波電力が印加された際の電気的な状態を等価的に示した等価回路ＥＣ１，ＥＣ２が示されている。図５に示すように、載置台２に高周波電力が印加された場合、載置台２のピン用貫通孔２００付近は、高周波電力を供給する電源ＰＶに対してコンデンサＣ１、Ｃ２、Ｃ３が直列に接続した等価回路ＥＣ１と見なすことができる。電源ＰＶとしては、例えば、第１のＲＦ電源１０ａ、第２のＲＦ電源１０ｂが該当する。等価回路ＥＣ１の電源ＰＶとコンデンサＣ３との接続点をＰ１とする。コンデンサＣ３とコンデンサＣ２との接続点をＰ２とする。接続点Ｐ１と接続点をＰ２との電位差は、ピン用貫通孔２００内に発生するＲＦ電位差に相当する。電源ＰＶから供給される高周波電力が高電圧化されると、接続点Ｐ１と接続点をＰ２との電位差が大きくなり、異常放電が発生する。
一方、図６に示すように、リフターピン６１の先端部分に導電膜６１ｃがある場合、導電膜６１ｃは、等価回路ＥＣ２に示すように、コンデンサＣ３に並列接続された抵抗Ｒと見なすことができる。このようにコンデンサＣ３に抵抗Ｒが並列接続された場合、接続点Ｐ１と接続点をＰ２との電位差を小さくすることができる。すなわち、導電膜６１ｃは、ピン用貫通孔２００内に発生するＲＦ電位差を緩和させることができる。
導電膜６１ｃに用いる導電性部材としては、導電性を有する材料であればよく、例えば、シリコン、カーボン、シリコンカーバイド、シリコンナイトライド、チタニア、アルミニウムなどの導電性材料や金属が挙げられる。
導電膜６１ｃは、載置台２に印加される高周波電力によってピン用貫通孔２００内に発生するＲＦ電位差を、放電が発生する限界値未満に抑えられる抵抗値となるように形成されていればよい。一方、導電膜６１ｃの抵抗値が低すぎる場合、導電膜６１ｃに過剰に電流が発生する。そこで、導電膜６１ｃは、過剰に電流が流れない厚さとすることが好ましい。導電膜６１ｃは、高周波電力の周波数が高くなればなるほど、その表面に電流が集中する。この現象は、表皮効果(skin depth、Skin effect)と呼ばれ、以下の式（１）のように表される。
Figure 2018093173
ここで、δは、電流が流れる表面からの厚さ（深さ）である。ρは、導電膜６１ｃに用いる導電性部材の電気抵抗率である。μは、導電膜６１ｃに用いる導電性部材の透磁率である。μsは、導電膜６１ｃに用いる導電性部材の比透磁率である。ｆは、高周波電力の周波数である。
図７は、表皮効果を算出した結果の一例を示す図である。図７の例は、第１導電性部材、第２導電性部材、第３導電性部材の３種類の導電性部材について、周波数ｆが４０ＭＨｚ及び４００ｋＨｚの場合のδを算出した結果が示されている。例えば、第１導電性部材は、電気抵抗率ρが４．５ｅ２であり、比透磁率μsが１である。第１導電性部材は、周波数ｆが４０ＭＨｚの場合、厚さδが１．６９[ｍ]と算出される。また、第２導電性部材は、電気抵抗率ρが１．０ｅ６であり、比透磁率μsが１である。第２導電性部材は、周波数ｆが４０ＭＨｚの場合、厚さδは、７．９６ｅ１[ｍ]と算出される。
導電膜６１ｃは、導電膜６１ｃに用いる導電性部材の表皮効果の厚さδよりも薄い場合、電流の流れが制限され、電気的な抵抗が増加し、発生する電流が減少する。そこで、導電膜６１ｃは、導電膜６１ｃに用いる導電性部材の表皮効果の厚さδの１０％以下とすることが好ましく、望ましくは１％以下とすることがより好ましい。これにより、導電膜６１ｃに過剰に電流が発生することを抑制できる。
なお、導電膜６１ｃは、リフターピン６１の先端部分に、段差の無いフラットな状態で形成してもよい。図８は、リフターピンの先端部分に導電膜を形成した一例を示す図である。リフターピン６１は、ピン本体部６１ａの先端部分に、導電膜６１ｃの膜厚に対応する深さで凹部６１ｄを形成する。そして、リフターピン６１は、ピン本体部６１ａの凹部６１ｄに導電膜６１ｃを形成してもよい。
また、リフターピン６１は、ウエハＷとの接触部分を減らすため、先端部分が細く形成されている。本実施例に係るリフターピン６１は、先端部分が、円筒形状を呈し、外径が例えば数ｍｍ程度とされている。リフターピン６１の先端部分の外径は、導電膜６１ｃに用いる導電性部材の表皮効果の厚さδよりも小さい場合がある。このような場合、リフターピン６１は、先端部分が導電性部材により形成されてもよい。例えば、リフターピン６１の先端部分の外径が、導電性部材の表皮効果の厚さδの１０％以下、望ましくは１％以下の場合、リフターピン６１は、先端部分が導電性部材により形成されてもよい。例えば、第２導電性部材は、周波数ｆが４０ＭＨｚの場合、厚さδが７．９６ｅ１[ｍ]であり、リフターピン６１の先端部分の外径より１％以下である。この場合、リフターピン６１の先端部分を第２導電性部材で形成してもよい。図９は、リフターピンの先端部分を導電性部材により形成した一例を示す図である。リフターピン６１は、リフターピン６１のピン上端部６１ｂ側から、静電チャック６の厚さ分の範囲を導電性部材により形成された導電部６１ｅが設けられている。
なお、リフターピン６１は、ピン用貫通孔２００に対応する先端部分に、導電性部材を内包する構成としてもよい。すなわち、リフターピン６１は、ピン用貫通孔２００に対応する先端部分の内部に導電性部材による導電部が埋め込まれてもよい。図１０は、リフターピンの先端部分の内部に導電部を埋め込んだ一例を示す図である。図１０に示すリフターピン６１は、ピン用貫通孔２００に対応する先端部分の内部に導電性部材による導電部６１ｆが埋め込まれている。導電部６１ｆは、複数あってもよい。図１１は、リフターピンの先端部分の内部に導電部を埋め込んだ他の一例を示す図である。図１１に示すリフターピン６１は、ピン用貫通孔２００に対応する先端部分の内部に導電性部材による導電部６１ｆが２つ埋め込まれている。導電部６１ｆは、３つ以上埋め込まれてもよい。
［電位の変化のシミュレーション］
図１２は、等価回路を用いてピン用貫通孔内の電位の変化をシミュレーションした図である。図１２（Ａ）には、電位の変化を示した３つの波形Ｗ１〜Ｗ３が示されている。波形Ｗ１は、図５及び図６に示した等価回路ＥＣ１，ＥＣ２の接続点Ｐ１の電位を示している。波形Ｗ２は、図５に示した等価回路ＥＣ１の接続点Ｐ２の電位を示している。すなわち、波形Ｗ２は、リフターピン６１の先端部分に導電膜６１ｃが無い場合の電位の変化を示している。波形Ｗ３は、図６に示した等価回路ＥＣ２の接続点Ｐ２の電位を示している。すなわち、波形Ｗ３は、リフターピン６１の先端部分に導電膜６１ｃがある場合の電位の変化を示している。図１２（Ｂ）には、図１２（Ａ）の波形Ｗ１〜Ｗ３のピーク部分を拡大した波形が示されている。図１２（Ｂ）に示す電位差ｄ１は、波形Ｗ１と波形Ｗ２との差であり、リフターピン６１の先端部分に導電膜６１ｃが無い場合に発生する電位差を示している。電位差ｄ２は、波形Ｗ１と波形Ｗ３との差であり、リフターピン６１の先端部分に導電膜６１ｃがある場合に発生する電位差を示している。電位差ｄ２は、電位差ｄ１と比較して電位差が減少している。このように、リフターピン６１の先端部分に導電膜６１ｃがある場合、電位差が減少する。これにより、ピン用貫通孔２００での異常放電の発生を抑制できる。
このように、第１実施形態に係るプラズマ処理装置１００は、静電チャック６と、リフターピン６１とを有する。静電チャック６は、ウエハＷが載置される載置面２１及び載置面２１に対する裏面２２を有し、載置面２１と裏面２２を貫通するピン用貫通孔２００が形成されている。リフターピン６１は、少なくとも一部が絶縁性部材により形成され、先端がピン用貫通孔２００に収容され、載置面２１に対して上下方向に移動することでウエハＷを上下方向に搬送する。プラズマ処理装置１００は、リフターピン６１のピン用貫通孔２００に対応する先端部分に導電膜６１ｃ又は導電部６１ｅを有する。これにより、プラズマ処理装置１００は、ピン用貫通孔２００での異常放電の発生を抑制できる。
（第２実施形態）
上述した第１実施形態に係るプラズマ処理装置１００では、リフターピン６１のピン用貫通孔２００に対応する先端部分に導電性部材を有する場合を説明した。第２実施形態に係るプラズマ処理装置１００では、ピン用貫通孔２００のリフターピン６１と対向する壁面に導電性部材を有する場合を説明する。
図１３は、ピン用貫通孔のリフターピンと対向する壁面に導電性部材を有する一例を示す図である。静電チャック６には、ピン用貫通孔２００が形成され、ウエハＷが載置されている。ピン用貫通孔２００には、リフターピン６１の先端が収容されている。静電チャック６は、ピン用貫通孔２００のリフターピン６１と対向する壁面に、導電性部材による導電膜６ｃを有する。
なお、導電膜６ｃに代えて、ピン用貫通孔２００内に導電性の筒状部材を設けてもよい。図１４は、静電チャックのピン用貫通孔付近を模式的に示した斜視図である。静電チャック６には、ピン用貫通孔２００が形成されている。ピン用貫通孔２００に合わせて形成された導電性の筒状部材６ｄをピン用貫通孔２００に挿入することにより、ピン用貫通孔２００のリフターピン６１と対向する壁面に導電性部材を設けてもよい。なお、例えば、ピン用スペーサ２０１の静電チャック６に対応する一部分、又は、ピン用スペーサ２０１の全部を導電性部材で形成してもよい。
導電膜６ｃ、筒状部材６ｄに用いる導電性部材としては、導電性を有する材料であればよく、例えば、シリコン、カーボン、シリコンカーバイド、シリコンナイトライド、チタニア、アルミニウムなどの導電性材料や金属が挙げられる。
この導電膜６ｃ、筒状部材６ｄは、第１実施形態の導電膜６１ｃと同様に電気的に作用し、ピン用貫通孔２００内に発生するＲＦ電位差を緩和させることができる。
このように、第２実施形態に係るプラズマ処理装置１００は、ピン用貫通孔２００のリフターピン６１と対向する壁面に導電膜６ｃ又は筒状部材６ｄを有する。これにより、プラズマ処理装置１００は、ピン用貫通孔２００での異常放電の発生を抑制できる。
（第３実施形態）
次に、第３実施形態について説明する。第３実施形態に係るプラズマ処理装置の構成は、図１に示すプラズマ処理装置１０と略同様の構成であるため、説明を同一の部分については同一の符号を付して説明を省略し、主に異なる部分について説明する。
図１５Ａは、載置台を示す概略断面図である。載置台２には、上述のガス供給管３０が設けられており、先端部にはガス供給用貫通孔２１０が形成されている。ガス供給用貫通孔２１０は、貫通孔２１０ａ及び貫通孔２１０ｂによって形成されている。貫通孔２１０ａは静電チャック６に形成され、貫通孔２１０ｂは基材２ａに形成されている。貫通孔２１０ａおよび貫通孔２１０ｂは、例えば、常温において位置が一致するように形成される。ガス供給用貫通孔２１０内には、ガス供給用貫通孔２１０の内壁と間隔を設けて埋込部材２２０が配置されている。
ところで、ガス供給用貫通孔２１０での異常放電は、埋込部材２２０とガス供給用貫通孔２１０との間隔を小さくすることにより、抑制できる。そこで、例えば、埋込部材２２０の先端部分を太く形成して、埋込部材２２０とガス供給用貫通孔２１０との間隔を小さくすることが考えられる。また、ガス供給用貫通孔２１０での異常放電は、伝熱ガス経路の直線部分を短くすることで、抑制することもできる。伝熱ガス経路の直線部分を短くすることで、伝熱ガス中の電子はエネルギーを低下させられることになるためである。そこで、ガス供給用貫通孔２１０は、貫通孔２１０ｂが貫通孔２１０ａよりも径を大きく形成されている、また、埋込部材２２０は、貫通孔２１０ｂに対応する部分が埋込部材２２０の先端部分より太く形成されている。
しかし、埋込部材２２０とガス供給用貫通孔２１０との間隔を小さくした場合、埋込部材２２０が破損する場合がある。図１５Ｂは、埋込部材の破損を説明する図である。載置台２は、プラズマ処理を行われた場合、温度が、例えば、１００℃から２００℃と高温になる。静電チャック６および基材２ａは、温度が高温となると、それぞれ熱膨張が発生する。そして、静電チャック６と基材２ａとの熱膨張の差により、貫通孔２１０ａと貫通孔２１０ｂには、位置のずれが発生する。このため、例えば、埋込部材２２０の先端部分を太く形成して、埋込部材２２０とガス供給用貫通孔２１０との間隔を小さくすると、貫通孔２１０ａと貫通孔２１０ｂの位置のずれにより、埋込部材２２０が破損する場合がある。
そこで、埋込部材２２０の一部分を弾性部材により形成する。例えば、埋込部材２２０の、貫通孔２１０ａと貫通孔２１０ｂとが連通する部分に対応する部分を少なくとも弾性部材により形成する。
図１６Ａは、第３実施形態に係る埋込部材を説明する図である。例えば、埋込部材２２０は、ガス供給用貫通孔２１０に収容された状態で、上端部２２０ｂ側から、貫通孔２１０ａの上部半分に対応する先端部分に導電性部材による導電部２２０ｅが形成され、導電部２２０ｅより下部が弾性部材により形成される。弾性部材は、温度変化による貫通孔２１０ａと貫通孔２１０ｂとの位置のずれに対して破損しない程度の弾性を有すればよい。また、弾性部材は、さらにプラズマに対して耐性を有することが好ましい。弾性部材としては、例えば、フッ素系樹脂が挙げられる。フッ素系樹脂としては、例えば、ポリテトラフルオロエチレンが挙げられる。ポリテトラフルオロエチレンは、絶縁性部材として機能する。また、弾性部材はフッ素系樹脂に限られず、ヤング率が２０ＧＰａ以下の部材が挙げられる。特にヤング率が１０ＧＰａ以下の部材がより好ましい。
図１６Ｂは、第３実施形態に係る埋込部材を説明する図である。プラズマ処理を行われて静電チャック６および基材２ａが高温となり、静電チャック６および基材２ａの熱膨張の差により、貫通孔２１０ａと貫通孔２１０ｂに位置のずれが発生した場合でも、埋込部材２２０の貫通孔２１０ａと貫通孔２１０ｂとが連通する部分に対応する部分が変形することにより、埋込部材２２０の破損の発生を抑制できる。また、静電チャック６および基材２ａが常温に戻った場合、図１６Ａに示すように、貫通孔２１０ａと貫通孔２１０ｂの位置のずれが無くなり、埋込部材２２０は、形状が元に戻る。これにより、埋込部材２２０とガス供給用貫通孔２１０との間隔を小さくした場合でも、埋込部材２２０の破損を抑制できる。
このように、第３実施形態に係るプラズマ処理装置１００は、静電チャック６と、基材２ａとを有する。静電チャック６は、ウエハＷが載置される載置面２１及び載置面２１に対する裏面２２を有し、載置面２１と裏面２２を貫通する貫通孔２１０ａが形成されている。基材２ａは、静電チャック６を支持する支持面を有し、貫通孔２１０ａに連通する貫通孔２１０ｂが形成され、貫通孔２１０ａ及び貫通孔２１０ｂ内に埋込部材２２０を有する。埋込部材２２０は、静電チャック６の貫通孔２１０ａと基材２ａの貫通孔２１０ｂとが連通する部分に対応する部分が少なくとも弾性部材により形成されている。これにより、プラズマ処理装置１００は、ガス供給用貫通孔２１０での異常放電の発生を抑制するために、埋込部材２２０とガス供給用貫通孔２１０との間隔を小さく形成した場合でも、埋込部材２２０の破損の発生を抑制できる。
以上、一実施形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形又は変更が可能である。
例えば、第１実施形態から第３実施形態を組み合わせて実施してもよい。例えば、プラズマ処理装置１００は、リフターピン６１のピン用貫通孔２００に対応する先端部分に導電膜６１ｃが形成され、かつ、ピン用貫通孔２００のリフターピン６１と対向する壁面に導電膜６ｃが形成されていてもよい。また、プラズマ処理装置１００は、リフターピン６１が、埋込部材２２０のように形成されてもよい。埋込部材２２０は、リフターピン６１のように導電性部材が形成されてもよい。
また、第１実施形態の導電膜６１ｃ又は導電部６１ｅは、リフターピン６１のピン用貫通孔２００に対応する先端部分の周面全てに設けられていなくてもよい。例えば、導電膜６１ｃ又は導電部６１ｅは、先端部分の周方向に対して一部の周面に設けられてもよい。また、例えば、導電膜６１ｃ又は導電部６１ｅは、リフターピン６１の先端部分の周面に、静電チャック６の厚さ分の長さで、周方向に分離されて、複数設けられてもよい。第２実施形態の導電膜６ｃも、ピン用貫通孔２００のリフターピン６１と対向する壁面全てに設けられていなくてもよい。例えば、導電膜６ｃは、ピン用貫通孔２００の周方向に対して一部の壁面に設けられていればよい。また、例えば、導電膜６１ｃは、ピン用貫通孔２００の壁面に、ピン用貫通孔２００の長さで、周方向に分離されて、複数設けられてもよい。
また、第１実施形態及び第２実施形態において、プラズマ処理装置１００は、ラジアルラインスロットアンテナ（Radial line slotantenna）で発生させたプラズマを用いてもよい。
Ｗ ウエハ
６ 静電チャック
６ｃ 導電膜
６ｄ 筒状部材
２１ 載置面
２２ 裏面
６１ リフターピン
６１ａ ピン本体部
６１ｂ ピン上端部
６１ｃ 導電膜
６１ｄ 凹部
６１ｅ 導電部
１００ プラズマ処理装置
２００ ピン用貫通孔
２１０ ガス供給用貫通孔
２１０ａ 貫通孔
２１０ｂ 貫通孔
２２０ 埋込部材

Claims (14)

  1. 被処理体が載置される載置面及び前記載置面に対する裏面を有し、前記載置面と前記裏面を貫通する通孔が形成された静電チャックと、
    少なくとも一部が絶縁性部材により形成され、先端が前記通孔に収容され、前記載置面に対して上下方向に移動することで前記被処理体を上下方向に搬送するリフターピンと、
    を有し、
    前記リフターピンの前記通孔に対応する先端部分、および、前記通孔の前記リフターピンと対向する壁面の少なくとも一方に導電性部材を有する
    ことを特徴とするプラズマ処理装置。
  2. 前記リフターピンは、前記先端部分に、導電性部材による導電膜を有する
    ことを特徴とする請求項１に記載のプラズマ処理装置。
  3. 前記リフターピンは、前記先端部分が、導電性部材により形成される
    ことを特徴とする請求項１に記載のプラズマ処理装置。
  4. 前記リフターピンは、前記先端部分に、導電性部材を内包する
    ことを特徴とする請求項１に記載のプラズマ処理装置。
  5. 前記静電チャックは、前記通孔の前記リフターピンと対向する壁面に、導電性部材による導電膜を有する
    ことを特徴とする請求項１に記載のプラズマ処理装置。
  6. 前記静電チャックは、前記通孔内に、導電性の筒状部材を有する
    ことを特徴とする請求項１に記載のプラズマ処理装置。
  7. 被処理体が載置される載置面及び前記載置面に対する裏面を有し、前記載置面と前記裏面を貫通する第１の通孔が形成された静電チャックと、
    前記静電チャックを支持する支持面を有し、前記第１の通孔に連通する第２の通孔が形成され、当該第１の通孔及び第２の通孔内に埋込部材を有した基台と、
    を有し、
    前記埋込部材は、前記静電チャックの前記第１の通孔と前記基台の前記第２の通孔とが連通する部分に対応する部分が少なくとも弾性部材により形成されている
    ことを特徴とするプラズマ処理装置。
  8. 前記弾性部材は、ヤング率が２０ＧＰａ以下の部材から形成されている
    ことを特徴とする請求項７に記載のプラズマ処理装置。
  9. 前記埋込部材は、前記第１の通孔側の先端部分に、導電性部材による導電膜を有する
    ことを特徴とする請求項７または８に記載のプラズマ処理装置。
  10. 前記埋込部材は、前記第１の通孔側の先端部分が、導電性部材により形成される
    ことを特徴とする請求項７または８に記載のプラズマ処理装置。
  11. 前記埋込部材は、前記第１の通孔側の先端部分に、導電性部材を内包する
    ことを特徴とする請求項７または８に記載のプラズマ処理装置。
  12. 前記第１の通孔および第２の通孔の少なくともの一方は、前記埋込部材と対向する壁面に、導電性部材による導電膜を有する
    ことを特徴とする請求項７または８に記載のプラズマ処理装置。
  13. 前記第１の通孔および前記第２の通孔内に、導電性の筒状部材を有する
    ことを特徴とする請求項７または８に記載のプラズマ処理装置。
  14. 被処理体が載置される載置面及び前記載置面に対する裏面を有し、前記載置面と前記裏面を貫通する第１の通孔および第２の通孔が形成された静電チャックと、
    少なくとも一部が絶縁性部材により形成され、先端が前記第１の通孔に収容され、前記載置面に対して上下方向に移動することで前記被処理体を上下方向に搬送するリフターピンと、
    前記静電チャックを支持する支持面を有し、前記第２の通孔に連通する第３の通孔が形成され、当該第２の通孔及び第３の通孔内に埋込部材を有した基台と、
    を有し、
    前記リフターピンの前記第１の通孔に対応する先端部分、および、前記第１の通孔の前記リフターピンと対向する壁面の少なくとも一方に導電性部材を有し、
    前記埋込部材は、前記静電チャックの前記第２の通孔と前記基台の前記第３の通孔とが連通する部分に対応する部分が少なくとも弾性部材により形成されている
    ことを特徴とするプラズマ処理装置。
JP2017174946A 2016-12-05 2017-09-12 プラズマ処理装置 Active JP7130359B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
TW110140367A TWI797802B (zh) 2016-12-05 2017-11-30 電漿處理裝置
TW106141800A TWI748009B (zh) 2016-12-05 2017-11-30 電漿處理裝置
US15/829,096 US10388558B2 (en) 2016-12-05 2017-12-01 Plasma processing apparatus
KR1020170164830A KR102414854B1 (ko) 2016-12-05 2017-12-04 플라즈마 처리 장치
CN202210089374.XA CN114512391A (zh) 2016-12-05 2017-12-05 等离子体处理装置
CN201711270773.1A CN108155094B (zh) 2016-12-05 2017-12-05 等离子体处理装置
US16/460,055 US10910252B2 (en) 2016-12-05 2019-07-02 Plasma processing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016235595 2016-12-05
JP2016235595 2016-12-05

Publications (2)

Publication Number Publication Date
JP2018093173A true JP2018093173A (ja) 2018-06-14
JP7130359B2 JP7130359B2 (ja) 2022-09-05

Family

ID=62565718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017174946A Active JP7130359B2 (ja) 2016-12-05 2017-09-12 プラズマ処理装置

Country Status (4)

Country Link
JP (1) JP7130359B2 (ja)
KR (1) KR102414854B1 (ja)
CN (2) CN114512391A (ja)
TW (2) TWI797802B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111095500A (zh) * 2018-06-19 2020-05-01 东京毅力科创株式会社 载置台和基板处理装置
CN111326470A (zh) * 2018-12-17 2020-06-23 夏泰鑫半导体(青岛)有限公司 静电夹盘及半导体设备
WO2022192187A1 (en) * 2021-03-12 2022-09-15 Applied Materials, Inc. Lift pin assembly
WO2023074475A1 (ja) * 2021-10-28 2023-05-04 東京エレクトロン株式会社 プラズマ処理装置及び静電チャック
WO2023153021A1 (ja) * 2022-02-09 2023-08-17 日本碍子株式会社 半導体製造装置用部材

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610840B (zh) * 2018-06-14 2022-05-27 北京北方华创微电子装备有限公司 承载台和等离子体设备
JP7134104B2 (ja) * 2019-01-09 2022-09-09 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置の載置台
CN113035682B (zh) * 2019-12-25 2023-03-31 中微半导体设备(上海)股份有限公司 一种下电极组件及其等离子体处理装置
US11764094B2 (en) 2022-02-18 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor processing tool and methods of operation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340309A (ja) * 1998-05-29 1999-12-10 Kyocera Corp 導電体内蔵型セラミック製リフトピンとそれを用いた静電チャック
JP2008028253A (ja) * 2006-07-24 2008-02-07 Tokyo Seimitsu Co Ltd ウエハ載置台
KR20080061109A (ko) * 2006-12-28 2008-07-02 세메스 주식회사 정전척 어셈블리 및 이를 갖는 막 형성 장치
JP2009054746A (ja) * 2007-08-27 2009-03-12 Nikon Corp 静電チャック及び静電チャック方法
US20100271744A1 (en) * 2009-04-24 2010-10-28 Advanced Micro-Fabrication Equipment, Inc. Asia System and method of sensing and removing residual charge from a processed wafer
JP2015023160A (ja) * 2013-07-19 2015-02-02 Ｓｐｐテクノロジーズ株式会社 プラズマ処理装置
JP2016090204A (ja) * 2014-11-11 2016-05-23 富士通株式会社 ループ型ヒートパイプ及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175318A (ja) * 1991-12-20 1993-07-13 Fujitsu Ltd 静電チャックの基板脱着方法
JP2000077507A (ja) * 1998-09-02 2000-03-14 Tokyo Electron Ltd 基板の支持装置
KR100765539B1 (ko) * 2001-05-18 2007-10-10 엘지.필립스 엘시디 주식회사 화학기상 증착장비
KR20040026427A (ko) * 2002-09-24 2004-03-31 삼성전자주식회사 리프트 핀 및 이를 이용한 기판 리프팅 방법
CN100423224C (zh) * 2005-12-09 2008-10-01 北京圆合电子技术有限责任公司 晶片举升装置及举升方法
JP2007329304A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 静電チャック装置
US20160153091A1 (en) * 2014-03-31 2016-06-02 Spp Technologies Co., Ltd. Heating Device and Plasma Processing Apparatus Provided Therewith

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340309A (ja) * 1998-05-29 1999-12-10 Kyocera Corp 導電体内蔵型セラミック製リフトピンとそれを用いた静電チャック
JP2008028253A (ja) * 2006-07-24 2008-02-07 Tokyo Seimitsu Co Ltd ウエハ載置台
KR20080061109A (ko) * 2006-12-28 2008-07-02 세메스 주식회사 정전척 어셈블리 및 이를 갖는 막 형성 장치
JP2009054746A (ja) * 2007-08-27 2009-03-12 Nikon Corp 静電チャック及び静電チャック方法
US20100271744A1 (en) * 2009-04-24 2010-10-28 Advanced Micro-Fabrication Equipment, Inc. Asia System and method of sensing and removing residual charge from a processed wafer
JP2015023160A (ja) * 2013-07-19 2015-02-02 Ｓｐｐテクノロジーズ株式会社 プラズマ処理装置
JP2016090204A (ja) * 2014-11-11 2016-05-23 富士通株式会社 ループ型ヒートパイプ及び電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111095500A (zh) * 2018-06-19 2020-05-01 东京毅力科创株式会社 载置台和基板处理装置
CN111095500B (zh) * 2018-06-19 2024-01-09 东京毅力科创株式会社 载置台和基板处理装置
CN111326470A (zh) * 2018-12-17 2020-06-23 夏泰鑫半导体(青岛)有限公司 静电夹盘及半导体设备
WO2022192187A1 (en) * 2021-03-12 2022-09-15 Applied Materials, Inc. Lift pin assembly
WO2023074475A1 (ja) * 2021-10-28 2023-05-04 東京エレクトロン株式会社 プラズマ処理装置及び静電チャック
WO2023153021A1 (ja) * 2022-02-09 2023-08-17 日本碍子株式会社 半導体製造装置用部材

Also Published As

Publication number Publication date
JP7130359B2 (ja) 2022-09-05
CN114512391A (zh) 2022-05-17
TWI797802B (zh) 2023-04-01
CN108155094A (zh) 2018-06-12
KR102414854B1 (ko) 2022-06-29
TWI748009B (zh) 2021-12-01
TW202207306A (zh) 2022-02-16
CN108155094B (zh) 2022-02-15
TW201826389A (zh) 2018-07-16
KR20180064302A (ko) 2018-06-14

Similar Documents

Publication Publication Date Title
KR102414854B1 (ko) 플라즈마 처리 장치
KR102434559B1 (ko) 탑재대 및 플라즈마 처리 장치
JP6017328B2 (ja) 載置台及びプラズマ処理装置
JP5496568B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP2016027601A (ja) 載置台及びプラズマ処理装置
US20190267277A1 (en) Plasma processing apparatus and method for manufacturing mounting stage
JP6383389B2 (ja) 載置台
US10910252B2 (en) Plasma processing apparatus
JP2019176030A (ja) プラズマ処理装置
WO2019244631A1 (ja) 載置台及び基板処理装置
JP2023033282A (ja) 基板支持体及び基板処理装置
JP2021141277A (ja) 載置台及びプラズマ処理装置
US20220189748A1 (en) Plasma processing apparatus
WO2020059596A1 (ja) 載置台及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220824

R150 Certificate of patent or registration of utility model

Ref document number: 7130359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150