JP2018085381A - 光電変換膜、光電変換膜の製造方法、光電変換素子 - Google Patents

光電変換膜、光電変換膜の製造方法、光電変換素子 Download PDF

Info

Publication number
JP2018085381A
JP2018085381A JP2016226169A JP2016226169A JP2018085381A JP 2018085381 A JP2018085381 A JP 2018085381A JP 2016226169 A JP2016226169 A JP 2016226169A JP 2016226169 A JP2016226169 A JP 2016226169A JP 2018085381 A JP2018085381 A JP 2018085381A
Authority
JP
Japan
Prior art keywords
film
photoelectric conversion
bonding
thickness
bonding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016226169A
Other languages
English (en)
Other versions
JP6789082B2 (ja
Inventor
成亨 為村
Shigeaki Tamemura
成亨 為村
圭忠 峰尾
Keitada Mineo
圭忠 峰尾
悠葵 本田
Yuki Honda
悠葵 本田
萩原 啓
Hiroshi Hagiwara
啓 萩原
渡部 俊久
Toshihisa Watabe
俊久 渡部
和典 宮川
Kazunori Miyakawa
和典 宮川
難波 正和
Masakazu Nanba
正和 難波
大竹 浩
Hiroshi Otake
浩 大竹
節 久保田
Setsu Kubota
節 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP2016226169A priority Critical patent/JP6789082B2/ja
Publication of JP2018085381A publication Critical patent/JP2018085381A/ja
Application granted granted Critical
Publication of JP6789082B2 publication Critical patent/JP6789082B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】膜厚の十分に薄い接合膜を有し、かつ結晶粒径の均一な結晶セレン膜を有する光電変換膜、およびその製造方法を提供する。【解決手段】厚みが0.01〜1.0nmである接合膜4と、接合膜4上に形成され、全ての結晶の円相当径dが下記式(1)を満たす結晶セレン膜5とを有する光電変換膜7とする。0.1〜0.5nm/minの成膜速度で、厚みが0.01〜1.0nmの接合膜4を形成する接合膜形成工程と、接合膜4上にアモルファスセレン膜を形成し、熱処理することにより、全ての結晶の円相当径dが下記式(1)を満たす結晶セレン膜5を形成する結晶セレン膜形成工程とを有する光電変換膜7の製造方法とする。d=m±3σ (1)(式(1)中のmは結晶の円相当径の平均値であり、σは標準偏差である。)【選択図】図1

Description

本発明は、結晶セレン膜を含む光電変換膜およびその製造方法、光電変換膜を備える光電変換素子に関する。
結晶セレン膜を含む光電変換膜を光電変換層として用いた光電変換素子は、整流器や太陽電池などに広く利用されている。このような光電変換素子は、可視光全域における高い光吸収係数と視感度に近い分光感度特性とを有する。また、光電変換層の材料が安価である。
結晶セレン膜を含む光電変換膜を用いた光電変換素子としては、結晶セレン膜と導電性金属酸化物であるITO膜とのショットキー接合を用いたものや、結晶セレン膜と半絶縁性金属酸化物とのPN接合を用いたものが報告されている(例えば、非特許文献1、非特許文献2、特許文献1参照)。
従来、結晶セレン膜を含む光電変換膜を形成する方法として、テルル膜からなる接合膜上にアモルファスセレン膜を形成して熱処理することにより、結晶セレン膜を形成する方法がある。接合膜上に結晶セレン膜を形成することで、結晶セレン膜の膜剥がれを防止できる。
特開昭61−67279号公報
Japanese Journal of Applied Physics,Vol.23,No.8,pp.L587-L589(1984) Applied Physics Letters,Vol.104,No.24,pp.242101-242101-4(2014)
しかし、接合膜上に形成された結晶セレン膜を有する光電変換膜では、結晶セレン膜の直下に設けられた接合膜が、結晶セレン膜内のキャリア発生源となる。したがって、接合膜上に形成された結晶セレン膜を有する光電変換膜を備える光電変換素子では、結晶セレン膜の直下に設けられた接合膜が、逆バイアス電圧印加時の暗電流を増加させる要因となる。
このため、光電変換素子中の接合膜の膜厚を薄くすることが要求されている。
しかし、接合膜の膜厚を薄くすると、接合膜の面内での膜厚ムラが大きくなり、接合膜上に形成される結晶セレン膜の結晶粒径が不均一になる。その結果、結晶セレン膜を含む光電変換膜を備える光電変換素子において、逆バイアス電圧印加時の暗電流が増加するなどの不都合が生じ、歩留まりが低下する。
したがって、従来の技術では、結晶セレン膜の直下に設けられた接合膜の膜厚を薄くして、結晶セレン膜を含む光電変換膜を備える光電変換素子における逆バイアス電圧印加時の暗電流を低減することは困難であった。
本発明は、上記事情を鑑みてなされたものであり、膜厚の十分に薄い接合膜を有し、かつ結晶粒径の均一な結晶セレン膜を有する光電変換膜、およびその製造方法を提供することを課題とする。
また、本発明は、上記の光電変換膜を備え、逆バイアス電圧印加時の暗電流を低減できる光電変換素子を提供することを課題とする。
本発明者は、上記課題を解決するために、接合膜の厚みおよび成膜条件と、接合膜上に形成した結晶セレン膜における結晶粒径の均一性との関係に着目し、鋭意検討を重ねた。
その結果、十分に遅い成膜速度で形成した接合膜上に結晶セレン膜を形成した場合、接合膜の厚みが薄くても結晶粒径の均一な結晶セレン膜が得られることを見出した。これは、接合膜の成膜速度を十分に遅くすると、成膜時の被形成面に接合膜の原料が極めて少量ずつ均一に供給されるため、膜厚が薄くても膜厚ムラの少ない接合膜が得られることによるものと推定される。
さらに、本発明者は鋭意検討を重ね、0.1〜0.5nm/minの成膜速度で、厚みが0.01〜1.0nmの接合膜を形成することで、接合膜上に、全ての結晶の円相当径が円相当径の平均値±3σの範囲内である結晶粒径の均一な結晶セレン膜を形成できることを確認し、本発明を想到した。
すなわち、本発明は、以下の発明に関わる。
[1]厚みが0.01〜1.0nmである接合膜と、
前記接合膜上に形成され、全ての結晶の円相当径dが下記式(1)を満たす結晶セレン膜とを有することを特徴とする光電変換膜。
d=m±3σ (1)
(式(1)中のmは結晶の円相当径の平均値であり、σは標準偏差である。)
[2]前記接合膜がテルル膜であることを特徴とする[1]に記載の光電変換膜。
[3]0.1〜0.5nm/minの成膜速度で、厚みが0.01〜1.0nmの接合膜を形成する接合膜形成工程と、
前記接合膜上にアモルファスセレン膜を形成し、熱処理することにより、全ての結晶の円相当径dが下記式(1)を満たす結晶セレン膜を形成する結晶セレン膜形成工程とを有することを特徴とする光電変換膜の製造方法。
d=m±3σ (1)
(式(1)中のmは結晶の円相当径の平均値であり、σは標準偏差である。)
[4]前記接合膜形成工程が、抵抗加熱蒸着法を用いて前記接合膜を形成する工程であり、蒸着マスクの開口部の大きさによって前記成膜速度を制御することを特徴とする[3]に記載の光電変換膜の製造方法。
[5][1]または[2]に記載の光電変換膜を備えることを特徴とする光電変換素子。
本発明の光電変換膜は、厚みが0.01〜1.0nmである接合膜と、接合膜上に形成され、全ての結晶の円相当径dが式(1)を満たす結晶セレン膜とを有する。本発明の光電変換膜は、接合膜の厚みが十分に薄いため、接合膜が設けられていることによる結晶セレン膜内のキャリア濃度の増加を抑制できる。また、本発明の光電変換膜は、結晶セレン膜の結晶粒径が均一であるので、光電変換膜面内の位置による特性のばらつきが発生しにくく、光電変換膜を備える光電変換素子における逆バイアス電圧印加時の暗電流を低減できる。
本発明の光電変換膜の製造方法では、0.1〜0.5nm/minの成膜速度で、厚みが0.01〜1.0nmの接合膜を形成する。このため、接合膜上にアモルファスセレン膜を形成し、熱処理することにより、結晶粒径の均一な結晶セレン膜を含む光電変換膜が得られる。
本発明の光電変換膜を備える光電変換素子の一例を説明するための断面模式図である。 実施例で作成した試料を説明するための断面模式図である。 実施例で使用した蒸着装置を説明するための断面模式図である。 試料1の走査型電子顕微鏡(SEM)写真である。 試料2の走査型電子顕微鏡(SEM)写真である。 試料1の結晶セレン膜における結晶の円相当径と度数との関係を示したヒストグラムである。 試料2の結晶セレン膜における結晶の円相当径と度数との関係を示したヒストグラムである。 試料3および試料4の電圧と暗電流密度との関係を示したグラフである。
以下、例を挙げて本発明を詳細に説明する。
「光電変換膜、光電変換素子」
図1は、本発明の光電変換膜を備える光電変換素子の一例を説明するための断面模式図である。図1に示す光電変換素子10は、透明基板1上に、透明導電膜2(電極)と、半絶縁性金属酸化物膜3と、光電変換膜7と、電極6とがこの順に積層されているものである。図1に示す光電変換素子10は、透明基板1側(図1における下側)から光入射を行うものである。
透明基板1としては、例えば、ガラス基板などを用いることができる。
透明導電膜2としては、例えば、ITO(酸化インジウムスズ)、IZO(酸化亜鉛スズ)、AZO(アルミニウム添加酸化亜鉛)などからなるものを用いることができる。
半絶縁性金属酸化物膜3は、n型半導体として機能するものである。半絶縁性金属酸化物膜3としては、例えば、酸化亜鉛(ZnO)、酸化ガリウム(Ga)、酸化セリウム(CeO)、酸化イットリウム(Y)、酸化インジウム(In)からなる群から選択される1種または2種以上のものを用いることができる。
半絶縁性金属酸化物膜3の膜厚は、2〜100nmであることが好ましい。半絶縁性金属酸化物膜3の膜厚が2nm以上であると、電極6からの正孔注入電荷を効率良く阻止することができ、好ましい。また、半絶縁性金属酸化物膜3の膜厚が100nm以下、より好ましくは50nm以下であると、外部印加電圧が効率良く光電変換膜7に加わる。
本実施形態では、光電変換膜7として、図1に示すように、接合膜4と、接合膜4上に形成された結晶セレン膜5とからなるものを備える。
接合膜4は、図1に示すように、半絶縁性金属酸化物膜3の一方の面(図1においては上面)に接して配置されている。接合膜4は、接合膜4の下層(本実施形態においては半絶縁性金属酸化物膜3)と結晶セレン膜5との接着力を向上させる機能を有する。
接合膜4は、テルル(Te)、ビスマス(Bi)、アンチモン(Sb)から選ばれるいずれか1種または2種以上からなるものであることが好ましい。接合膜4としては、上記の中でもテルル膜を用いることが好ましい。
接合膜4の膜厚は0.01〜1.0nmである。接合膜4の膜厚が0.01nm以上であると、半絶縁性金属酸化物膜3と結晶セレン膜5との接着力が十分に得られる。接合膜4の膜厚は、膜厚のばらつきを抑制するために0.1nm以上であることが好ましい。また、接合膜4の膜厚が1.0nm以下であると、接合膜4が設けられていることによる結晶セレン膜5内のキャリア濃度の増加を十分に抑制できる。接合膜4の膜厚は、接合膜4が結晶セレン膜5中の結晶欠陥となって暗電流増加の要因となることを防止するために、半絶縁性金属酸化物膜3と結晶セレン膜5との接着力が十分に得られる範囲で、薄いほど好ましい。
接合膜4の膜厚は、例えば以下に示す方法により測定できる。
接合膜4の膜厚を測定できる膜厚計としては、例えば商品名:DEPOSITION CONTROLLER XTC/2(インフィコン(INFICON)株式会社製)などが挙げられる。この膜厚計は、接合膜4の膜厚が0.1nm以上である場合に測定可能である。また、この膜厚計は、接合膜4の膜厚を20μm程度まで厚くしても測定可能である。
本実施形態では、測定したい接合膜4の膜厚が0.1nm未満である場合には、以下に示す方法により算出する。
まず、測定したい接合膜4を製造した時と同じ成膜速度(蒸着レート)で、成膜時間を膜厚が0.1nm以上となるように所定の時間分長くして、基準となる試験体を作製する。次いで、基準となる試験体の膜厚を測定する。その後、以下に示す式を用いて、測定したい接合膜4の膜厚Dを算出する。
D=基準となる試験体の膜厚×(測定したい接合膜の成膜時間/基準となる試験体の成膜時間)
図1に示す光電変換素子10では、接合膜4の半絶縁性金属酸化物膜3と反対側の面(図1においては上面)に結晶セレン膜5が配置されている。
結晶セレン膜5の膜厚は0.1〜5μmであることが好ましい。結晶セレン膜5の膜厚が0.1μm以上であると、可視光全域で十分な感度を得ることができ、光電変換層として良好に機能する。結晶セレン膜5の膜厚は、長波長領域の感度を高めるために、0.5μm以上であることがより好ましい。また、結晶セレン膜5の膜厚が5μm以下であると、効率よく形成でき、生産性に優れた光電変換素子10となる。結晶セレン膜5の膜厚は、2μm以下であることが好ましい。
結晶セレン膜5における全ての結晶の円相当径dは、下記式(1)を満たす。
d=m±3σ (1)
(式(1)中のmは結晶の円相当径の平均値であり、σは標準偏差である。)
したがって、結晶セレン膜5は、結晶粒径が均一であり、光電変換膜7の面内の位置による特性のばらつきが発生しにくい。結晶セレン膜5の結晶のうち一部の円相当径が、式(1)を満たさないと、結晶セレン膜5を含む光電変換膜7を備える光電変換素子10において、逆バイアス電圧印加時の暗電流が増加する。
電極6は、ITO、IZO、AZO、Al(アルミ)、W(タングステン)、Mo(モリブデン)、Ti(チタン)、Au(金)など導電性を有する材料からなる。電極6は、透光性を有するものであってもよいし、透光性を有していなくてもよい。
「製造方法」
次に、図1に示す光電変換素子10の製造方法を説明する。
図1に示す光電変換素子100を製造するには、まず、透明基板1の一方の面(図1においては上面)に、例えば、真空蒸着法やスパッタリング法などにより透明導電膜2を形成する。
次いで、透明導電膜2上に、スパッタリング法、パルスレーザー蒸着法、真空蒸着法などにより、半絶縁性金属酸化物膜3を形成する。
次に、図1に示す半絶縁性金属酸化物膜3の上面(結晶セレン膜5の被形成面上)に、0.1〜0.5nm/minの成膜速度で、厚みが0.01〜1.0nmの接合膜4を形成する(接合膜形成工程)。
接合膜4の成膜速度が0.1nm/min以上であると、効率よく接合膜4が得られる。また、接合膜4の成膜速度が0.5nm/min以下であると、接合膜4の厚みを1.0nm以下にしても、接合膜4上に形成した結晶セレン膜5が、均一な結晶粒径を有するものとなる。接合膜4上により一層均一な結晶粒径を有する結晶セレン膜5を形成するために、接合膜4の成膜速度は、0.3nm/min以下であることが好ましい。
接合膜4は、後述する熱処理の際に半絶縁性金属酸化物膜3と結晶セレン膜5との接着力を向上させ、結晶セレン膜5の膜剥がれを防止する機能を有する。
接合膜形成工程では、接合膜4を、例えば、抵抗加熱蒸着法やスパッタリング法などを用いて形成でき、抵抗加熱蒸着法を用いて形成することが好ましい。
接合膜形成工程は、抵抗加熱蒸着法を用いて接合膜4を形成する工程であり、蒸着マスクの開口部の大きさによって、成膜速度を制御する工程であることが好ましい。さらに、抵抗加熱蒸着法としては、モリブデンなどからなる蒸着用ボートに接合膜4となる材料を入れ、蒸着用ボートに電流を流すことにより材料を加熱して蒸着する方法を用いることが好ましい。抵抗加熱蒸着法を用いて接合膜4を形成する場合、安定した成膜速度で成膜できるように、一般的な電流値の範囲内で成膜することが好ましい。
本実施形態では、接合膜4の成膜速度を制御するために、成膜時の電流値を変化させて蒸着量を調整してもよい。しかし、成膜時の電流値を過度に低下させると、成膜速度が不安定となる。その結果、接合膜4の成膜速度を上記範囲にしても膜厚ムラの少ない接合膜4が得られにくくなり、接合膜4上に形成した結晶セレン膜5が、均一な結晶粒径を有するものとなりにくくなる。
したがって、本実施形態では、電流値の範囲を一般的な範囲内とし、蒸着マスクの開口部の大きさによって蒸着量を調整することにより、成膜速度を制御することが好ましい。
続いて、接合膜4上に、例えば真空蒸着法やスパッタリング法などにより、好ましくは厚み0.1〜5μmのアモルファスセレン膜を形成する。その後、例えば、100℃〜220℃の温度で30秒〜1時間の熱処理を行う。このことにより、アモルファスセレン膜が結晶化され、全ての結晶の円相当径dが式(1)を満たす結晶セレン膜5が形成される(結晶セレン膜形成工程)。
熱処理温度および熱処理時間が上記範囲内であると、結晶性の良好な結晶セレン膜5が得られる。
その後、光電変換膜7上に、真空蒸着法、スパッタリング法などにより、ITOなどからなる電極6を形成する。
以上の工程を行うことにより、図1に示す光電変換素子10が得られる。
図1に示す光電変換素子10は、厚みが0.01〜1.0nmである接合膜4と、接合膜4上に形成され、全ての結晶の円相当径dが式(1)を満たす結晶セレン膜5とを有する。図1に示す光電変換膜10は、接合膜4の厚みが十分に薄いため、接合膜4が設けられていることによる結晶セレン膜5内のキャリア濃度の増加を抑制できる。また、図1に示す光電変換膜10は、結晶セレン膜5の結晶粒径が均一であるので、光電変換膜7の面内の位置による特性のばらつきが発生しにくく、光電変換膜7を備える光電変換素子10における逆バイアス電圧印加時の暗電流を低減できる。
本実施形態の光電変換膜7の製造方法では、0.1〜0.5nm/minの成膜速度で、厚みが0.01〜1.0nmの接合膜4を形成する。このため、接合膜4上にアモルファスセレン膜を形成し、熱処理することにより、結晶粒径の均一な結晶セレン膜5を含む光電変換膜7が得られる。
なお、本発明の光電変換素子は、上述した実施形態の光電変換素子に限定されない。
例えば、上述した実施形態では、図1に示すように、透明基板1側(図1における下側)から光入射を行う光電変換素子10を例に挙げて説明したが、本発明の光電変換素子は、電極6側(図1における上側)から光入射を行うものであってもよい。この場合、基板として、透光性を有しない材料からなるものを用いてもよい。具体的には、基板として、例えば、シリコン基板などを用いることができる。
以下、本発明の実施例および比較例について説明する。なお、本発明は以下に示す実施例に限定されるものではない。
「試料1」
以下に示す方法により、図2に示す試料を作成し、評価した。
ガラス基板13上に、抵抗加熱蒸着法により膜厚1.0nmのテルルからなる接合膜4を、0.2nm/minの成膜速度で成膜した。
接合膜4の成膜は、図3に示す蒸着装置を使用して行った。図3において、符号13はガラス基板を示し、符号14は蒸着マスクを示し、符号16は蒸着用ボートを示す。ガラス基板13は、図示しない回転可能なホルダーに取り付けられている。蒸着用ボード16は、モリブデンからなるものであり、接合膜4となるテルルが入れられている。蒸着マスク14は、蒸着ボート16側から見てガラス基板13を覆う形状を有し、気化したテルルが通過する隙間からなる開口部15(スリット)が設けられている。開口部15は、ガラス基板13の回転軸と同軸の位置から蒸着マスク14の縁部に向かって、所定の幅で略直線状に連続して形成されている。
接合膜4の成膜は、図3に示す蒸着用ボート16に電流値20Aで電流を流すことにより、真空中でテルルを加熱して気化させ、回転しているガラス基板13上に蒸着する抵抗加熱蒸着法を用いて行った。成膜速度は、蒸着マスク14の開口部15の幅を調整することにより、0.2nm/minとなるようにした。
得られた接合膜4の膜厚を膜厚計(商品名:DEPOSITION CONTROLLER XTC/2(インフィコン(INFICON)株式会社製)を用いて測定した。その結果、接合膜4の膜厚は1.0nmであった。
続いて、接合膜4上に、真空蒸着法により、膜厚0.5μmのアモルファスセレン膜を形成した。その後、接合膜4とアモルファスセレン膜の形成されたガラス基板13を、200℃で1分間熱処理し、膜厚0.5μmの結晶セレン膜5を形成した。
「試料2」
図3に示す蒸着マスク14の開口部15の幅を調整することにより、テルルからなる接合膜4の成膜速度を、6.0nm/minとなるようにしたこと以外は、試料1と同様にして、試料2を得た。
接合膜4の成膜後、試料1と同様にして、接合膜4の膜厚を測定した。その結果、試料2の接合膜4の膜厚は1.0nmであった。
次に、このようにして得られた試料1および試料2の結晶セレン膜5について調べた。
図4は、試料1の走査型電子顕微鏡(SEM)写真であり、図4(a)は図4(b)の一部を拡大した拡大写真である。図5は、試料2の走査型電子顕微鏡(SEM)写真であり、図5(a)は図5(b)の一部を拡大した拡大写真である。
また、試料1の結晶セレン膜5について、図4(a)に示す視野のSEM像観察を画像解析し、各結晶粒子が円であると仮定して各結晶粒子の面積を用いて、全ての結晶の円相当径dをそれぞれ算出し、その度数分布を調べた。その結果を表1および表2に示す。また、図6は、試料1の結晶セレン膜における結晶の円相当径と度数との関係を示したヒストグラムである。
次に、試料1と同様にして、試料2の結晶セレン膜5について、図5(a)に示す視野のSEM像観察を画像解析し、全ての結晶の円相当径dを算出し、その度数分布を調べた。その結果を表3および表4に示す。また、図7は、試料2の結晶セレン膜における結晶の円相当径と度数との関係を示したヒストグラムである。
図4に示すように、試料1の結晶セレン膜は、結晶粒が等方的に成長しており、結晶粒径が均一であった。また、表1および表2に示すように、試料1の結晶セレン膜は、結晶の円相当径(直径)の平均値(m)は189、標準偏差(σ)は141であり、(m+3σ)の値は612であった。したがって、試料1の結晶セレン膜は、全ての結晶の円相当径dが(m±3σ)の範囲内であり、円相当径が平均値を大きく外れた粒子は含まれていなかった。
これに対し、図5に示すように、試料2の結晶セレン膜は、試料1の結晶セレン膜と比較して、結晶粒径にムラがあった。また、表3および表4に示すように、試料2の結晶セレン膜は、結晶の円相当径(直径)の平均値(m)は97、標準偏差(σ)は62であり、(m+3σ)の値は283であった。したがって、試料2の結晶セレン膜には、円相当径が平均値を大きく外れ、結晶の円相当径が(m±3σ)の範囲内から外れた粒子が存在していた。
「試料3」
以下に示す方法により、図1に示す光電変換素子からなる試料を作製し、評価した。
ガラス基板からなる透明基板1上に、スパッタリング法により膜厚10nmのITO膜からなる透明導電膜2を形成した。次に、スパッタリング法により膜厚20nmの酸化ガリウム膜からなる半絶縁性金属酸化物膜3を形成した。半絶縁性金属酸化物膜3は、成膜時に酸素分圧を1.5×10−2Paとし、RFパワー200Wで成膜した。
次に、半絶縁性金属酸化物膜3上に、試料1と同様にして、接合膜4と結晶セレン膜5とを、この順に形成した。
その後、結晶セレン膜5上にスパッタリング法により膜厚30nmのITO膜からなる電極6を形成した。
「試料4」
図3に示す蒸着マスク14の開口部15の幅を調整することにより、テルルからなる接合膜4の成膜速度を、6.0nm/minとなるようにしたこと以外は、試料3と同様にして、試料4の光電変換素子を得た。
このようにして得られた試料3および試料4の光電変換素子について、逆バイアス電圧を印加した時の電圧−暗電流特性を調べた。その結果を図8に示す。図8は、試料3および試料4の電圧と暗電流密度との関係を示したグラフである。
図8に示すように、試料3の光電変換素子では、逆バイアス印加時に暗電流が十分に抑制されている。これに対し、試料4の光電変換素子では、逆バイアス印加時の暗電流が抑制されず、増加している。これは、試料3の光電変換膜は、試料4の光電変換素子と比較して、結晶セレン膜の結晶粒径が均一であるためであると推定される。
1…透明基板、2…透明導電膜、3…半絶縁性金属酸化物膜、4…接合膜、5…結晶セレン膜、6…電極、7…光電変換膜、10…光電変換素子、13…ガラス基板、14…蒸着マスク、15…開口部、16…蒸着用ボート。

Claims (5)

  1. 厚みが0.01〜1.0nmである接合膜と、
    前記接合膜上に形成され、全ての結晶の円相当径dが下記式(1)を満たす結晶セレン膜とを有することを特徴とする光電変換膜。
    d=m±3σ (1)
    (式(1)中のmは結晶の円相当径の平均値であり、σは標準偏差である。)
  2. 前記接合膜がテルル膜であることを特徴とする請求項1に記載の光電変換膜。
  3. 0.1〜0.5nm/minの成膜速度で、厚みが0.01〜1.0nmの接合膜を形成する接合膜形成工程と、
    前記接合膜上にアモルファスセレン膜を形成し、熱処理することにより、全ての結晶の円相当径dが下記式(1)を満たす結晶セレン膜を形成する結晶セレン膜形成工程とを有することを特徴とする光電変換膜の製造方法。
    d=m±3σ (1)
    (式(1)中のmは結晶の円相当径の平均値であり、σは標準偏差である。)
  4. 前記接合膜形成工程が、抵抗加熱蒸着法を用いて前記接合膜を形成する工程であり、蒸着マスクの開口部の大きさによって前記成膜速度を制御することを特徴とする請求項3に記載の光電変換膜の製造方法。
  5. 請求項1または請求項2に記載の光電変換膜を備えることを特徴とする光電変換素子。
JP2016226169A 2016-11-21 2016-11-21 光電変換膜、光電変換膜の製造方法、光電変換素子 Active JP6789082B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016226169A JP6789082B2 (ja) 2016-11-21 2016-11-21 光電変換膜、光電変換膜の製造方法、光電変換素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016226169A JP6789082B2 (ja) 2016-11-21 2016-11-21 光電変換膜、光電変換膜の製造方法、光電変換素子

Publications (2)

Publication Number Publication Date
JP2018085381A true JP2018085381A (ja) 2018-05-31
JP6789082B2 JP6789082B2 (ja) 2020-11-25

Family

ID=62237390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016226169A Active JP6789082B2 (ja) 2016-11-21 2016-11-21 光電変換膜、光電変換膜の製造方法、光電変換素子

Country Status (1)

Country Link
JP (1) JP6789082B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4298671A (en) * 1978-03-01 1981-11-03 Licentia Patent-Verwaltung-G.M.B.H. Tellurium layer allows vapor deposition of crystalline selenium thereon in making double layer electrophotographic record material
JPS6115964A (ja) * 1984-06-29 1986-01-24 Fujitsu Ltd 真空蒸着装置
JPS6167279A (ja) * 1984-09-10 1986-04-07 Tokio Nakada セレン太陽電池
JPS6370938A (ja) * 1986-09-12 1988-03-31 Fujitsu Ltd 光記録媒体
JP2004151493A (ja) * 2002-10-31 2004-05-27 Ulvac Japan Ltd 誘電体多層膜の製造装置
JP2015216271A (ja) * 2014-05-12 2015-12-03 日本放送協会 固体撮像素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4298671A (en) * 1978-03-01 1981-11-03 Licentia Patent-Verwaltung-G.M.B.H. Tellurium layer allows vapor deposition of crystalline selenium thereon in making double layer electrophotographic record material
JPS6115964A (ja) * 1984-06-29 1986-01-24 Fujitsu Ltd 真空蒸着装置
JPS6167279A (ja) * 1984-09-10 1986-04-07 Tokio Nakada セレン太陽電池
JPS6370938A (ja) * 1986-09-12 1988-03-31 Fujitsu Ltd 光記録媒体
JP2004151493A (ja) * 2002-10-31 2004-05-27 Ulvac Japan Ltd 誘電体多層膜の製造装置
JP2015216271A (ja) * 2014-05-12 2015-12-03 日本放送協会 固体撮像素子

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IMURA S. ET AL.: "Low-voltage-operation avalanche photodiode based on n-gallium oxide/p-crystalline selenium heterojun", APPLIED PHYSICS LETTERS, vol. 104, no. 242101, JPN7020002731, 16 June 2014 (2014-06-16), pages 1 - 4, ISSN: 0004358414 *
IMURA S. ET AL.: "Stacked Image Sensor Using Chlorine-doped Crystalline Selenium Photoconversion Layer Composed of Siz", 2015 IEEE INTERNATIONAL ELECTRON DEVICES MEETING, JPN6020033473, 18 February 2016 (2016-02-18), ISSN: 0004341637 *
IMURA SHIGEYUKI ET AL.: "High-Sensitivity Image Sensors Overlaid With Thin-Film Gallium Oxide/Crystalline Selenium Heterojunc", IEEE TRANSCATIONS ON ELECTRON DEVICES, vol. 63, no. 1, JPN6020033477, 24 December 2015 (2015-12-24), pages 86 - 91, XP011594926, ISSN: 0004358415, DOI: 10.1109/TED.2015.2441774 *
NAKADA TOKIO ET AL.: "Efficient ITO/Se Heterojunction Solar Cells", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. Vol.23, Part2, No.8, JPN6020033479, 21 July 1984 (1984-07-21), pages 587 - 589, ISSN: 0004358417 *

Also Published As

Publication number Publication date
JP6789082B2 (ja) 2020-11-25

Similar Documents

Publication Publication Date Title
Moholkar et al. Development of CZTS thin films solar cells by pulsed laser deposition: influence of pulse repetition rate
TWI538235B (zh) 薄膜光伏打裝置及製造方法
US7288332B2 (en) Conductive layer for biaxially oriented semiconductor film growth
CN107074662B (zh) 金属氧化物薄膜,沉积金属氧化物薄膜的方法及包含金属氧化物薄膜的装置
US20120192948A1 (en) High efficiency cadmium telluride solar cell and method of fabrication
TWI392774B (zh) 維持材料表面平整度的製作方法
Kumarakuru et al. The growth and conductivity of nanostructured ZnO films grown on Al-doped ZnO precursor layers by pulsed laser deposition
JP6575997B2 (ja) 光電変換素子、光電変換素子の製造方法、固体撮像素子
Arulanantham et al. Effect of carrier gas pressure on structural, optical and photovoltaic properties of tin sulphide thin films prepared by nebulizer spray pyrolysis method
JPH09246577A (ja) 太陽電池の金属電極形成方法
CN113594360A (zh) 一种基于无机分子晶体的忆阻器件、制备方法及其应用
US9159865B2 (en) Method of forming zinc oxide prominence and depression structure and method of manufacturing solar cell using thereof
JP6789082B2 (ja) 光電変換膜、光電変換膜の製造方法、光電変換素子
Singh et al. Zinc oxide nanostructures as transparent window layer for photovoltaic application
Chen et al. Influence of Al content and annealing atmosphere on optoelectronic characteristics of Al: ZnO thin films
Martı́nez et al. Comparison between large area dc-magnetron sputtered and e-beam evaporated molybdenum as thin film electrical contacts
JP2015216241A (ja) 機能性素子、二酸化バナジウム薄膜製造方法
JP6570173B2 (ja) 光電変換素子、光電変換素子の製造方法、固体撮像素子
JP6126395B2 (ja) 透明電極付き基板の製造方法
JP5243459B2 (ja) 透明導電膜の形成方法
JP2018505311A (ja) カルコゲナイド半導体を製作するために有用なアルカリ金属含有前駆体膜の高速スパッタ堆積
JP7479231B2 (ja) 光電変換膜、光電変換膜の製造方法、光電変換素子
Boroomand Nasab et al. Effect of Oxygen Flow Rate in Zinc Oxide Radio Frequency Magnetron Sputtering on the Structural and Optical Properties of ZnO| PEDOT: PSS Inorganic| Organic Hetero-Junction
KR102154899B1 (ko) 몰리브덴 박막 표면의 미세구조 제어방법
JP6820163B2 (ja) 光電変換素子、光電変換素子の製造方法および固体撮像素子

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200923

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201102

R150 Certificate of patent or registration of utility model

Ref document number: 6789082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250