以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図(「平面図」ともいう。)や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、本明細書などにおいて、第1、第2等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第1の」を「第2の」又は「第3の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
XとYとが直接的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であり、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに、XとYとが、接続されている場合である。
XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、XとYとが直接的に接続されている場合を含むものとする。
XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとYとが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとYとが電気的に接続されている場合とを含むものとする。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域またはドレイン電極)とソース(ソース端子、ソース領域またはソース電極)の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅(以下、「実効的なチャネル幅」ともいう。)と、トランジスタの上面図において示されるチャネル幅(以下、「見かけ上のチャネル幅」ともいう。)と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel Width)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面TEM像などを解析することなどによって、値を決定することができる。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のDOS(Density of States)が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第13族元素、第14族元素、第15族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第15族元素などがある。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものである。例えば、好ましくは酸素が55原子%以上65原子%以下、窒素が1原子%以上20原子%以下、シリコンが25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものでる。例えば、好ましくは窒素が55原子%以上65原子%以下、酸素が1原子%以上20原子%以下、シリコンが25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の濃度範囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
また、本明細書等に示すトランジスタは、明示されている場合を除き、電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、nチャネル型のトランジスタとする。よって、そのしきい値電圧(「Vth」ともいう。)は、明示されている場合を除き、0Vよりも大きいものとする。
また、本明細書等において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
本明細書等において、金属酸化物(metal oxide)とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductorまたは単にOSともいう)などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、OS FETと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
(実施の形態1)
<半導体装置の構成例>
以下では、本発明の一態様に係るトランジスタ1000およびトランジスタ2000を有する半導体装置の一例について説明する。
図1(A)(B)は、トランジスタ1000およびトランジスタ2000を有する半導体装置の断面図であり、図2は該半導体装置の上面図である。ここで、図1(A)は、図2にA1−A2の一点鎖線で示す部位の断面図であり、トランジスタ1000のチャネル長方向の断面図でもある。また、図1(B)は、図2にA3−A4の一点鎖線で示す部位の断面図であり、トランジスタ1000のチャネル幅方向の断面図でもある。図2の上面図では、図の明瞭化のために一部の要素を省いて図示している。
基板(図示せず)の上に形成されたトランジスタ1000およびトランジスタ2000は、異なる構成を有する。例えば、トランジスタ2000は、トランジスタ1000と比較して、バックゲート電圧及びトップゲート電圧が0Vのときのドレイン電流(以下、Icutと呼ぶ。)が小さい構成とすればよい。本明細書等で、Icutとは、バックゲート電圧が0V以下、かつトップゲート電圧が0Vのときのドレイン電流のことを指す。トランジスタ2000をスイッチング素子として、トランジスタ1000のバックゲートの電位を制御できる構成とする。これにより、トランジスタ1000のバックゲートと接続するノードを所望の電位にした後、トランジスタ2000をオフ状態にすることで、トランジスタ1000のバックゲートと接続するノードの電荷が消失することを抑制することができる。
以下、トランジスタ1000とトランジスタ2000の構成についてそれぞれ図1から図4を用いて説明する。なお、トランジスタ1000とトランジスタ2000の構成材料の詳細については<構成材料について>で詳細に説明する。
[トランジスタ1000]
図1(A)(B)に示すように、トランジスタ1000は、基板(図示せず)の上に配置された絶縁体401および絶縁体301と、絶縁体401および絶縁体301に埋め込まれるように配置された導電体410と、絶縁体301と導電体410の上に配置された絶縁体302と、絶縁体302の上に配置された絶縁体303と、絶縁体303の上に配置された絶縁体402と、絶縁体402の上に配置された酸化物406aと、酸化物406aの上面の少なくとも一部に接して配置された酸化物406bと、酸化物406b上に配置された絶縁体412と、絶縁体412の上に配置された導電体404aと、導電体404aの上に配置された導電体404bと、導電体404bの上に配置された絶縁体419と、絶縁体412、導電体404a、および導電体404b、および絶縁体419の側面に接して配置された絶縁体418と、酸化物406bの上面に接し、かつ絶縁体418の側面に接して配置された絶縁体409と、を有する。ここで、図1(A)に示すように、絶縁体418の上面は、絶縁体419の上面と略一致することが好ましい。また、絶縁体409は、絶縁体419、導電体404、絶縁体418、および酸化物406を覆って設けられることが好ましい。
以下において、酸化物406a、および酸化物406bをまとめて酸化物406という場合がある。なお、トランジスタ1000では、酸化物406a、および酸化物406b、を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物406bのみを設ける構成にしてもよい。また、導電体404aと導電体404bをまとめて導電体404という場合がある。なお、トランジスタ1000では、導電体404aおよび導電体404bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体404bのみを設ける構成にしてもよい。
また、トランジスタ1000は、基板の上に絶縁体400を配置する構成にしてもよい。また、絶縁体400の上に絶縁体432を配置する構成にしてもよい。また、絶縁体432の上に配置された絶縁体430と、絶縁体430に埋め込まれるように配置された導電体440と、を有する構成にしてもよい。また、絶縁体430の上に絶縁体401を配置し、絶縁体401の上に絶縁体301を配置する構成にしてもよい。
導電体440は、絶縁体430の開口の内壁に接して導電体440aが形成され、さらに内側に導電体440bが形成されている。ここで、導電体440aおよび導電体440bの上面の高さと、絶縁体430の上面の高さは同程度にできる。なお、トランジスタ1000では、導電体440aおよび導電体440bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体440bのみを設ける構成にしてもよい。
導電体410は、導電体440の上に接して設けられ、酸化物406および導電体404と重なるように配置されることが好ましい。導電体410は、絶縁体401および絶縁体301の開口の内壁に接して導電体410aが形成され、さらに内側に導電体410bが形成されている。よって、導電体410aは導電体440bに接する構成が好ましい。ここで、導電体410aおよび導電体410bの上面の高さと、絶縁体301の上面の高さは同程度にできる。なお、トランジスタ1000では、導電体410aおよび導電体410bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体410bのみを設ける構成にしてもよい。
導電体404は、トップゲートとして機能でき、導電体410は、バックゲートとして機能できる。バックゲートの電位をトップゲートと連動させず独立して変化させることで、トランジスタ1000のしきい値電圧を変化させることができる。特に、バックゲートに負の電位を印加することにより、トランジスタ1000のしきい値電圧を0Vより大きくし、オフ電流を低減し、Icutを非常に小さくすることができる。
導電体440は、導電体404と同様にチャネル幅方向に延伸されており、導電体410、すなわちバックゲートに電位を印加する配線として機能する。ここで、バックゲートの配線として機能する導電体440の上に積層して、絶縁体401および絶縁体301に埋め込まれた導電体410を設けることにより、導電体440と導電体404の間に絶縁体401および絶縁体301などが設けられ、導電体440と導電体404の間の寄生容量を低減し、絶縁耐圧を高めることができる。導電体440と導電体404の間の寄生容量を低減することで、トランジスタのスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体440と導電体404の間の絶縁耐圧を高めることで、トランジスタ1000の信頼性を向上させることができる。よって、絶縁体401および絶縁体301の膜厚を大きくすることが好ましい。なお、導電体440の延伸方向はこれに限られず、例えば、トランジスタ1000のチャネル長方向に延伸されてもよい。
ここで、導電体410aおよび導電体440aは、水または水素などの不純物の透過を抑制する機能を有する(透過しにくい)導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、絶縁体432より下層から水素、水などの不純物が導電体440および導電体410を通じて上層に拡散するのを抑制することができる。なお、導電体410aおよび導電体440aは、水素原子、水素分子、水分子、酸素原子、酸素分子、窒素原子、窒素分子、酸化窒素分子(N2O、NO、NO2など)、銅原子などの不純物または、酸素(例えば、酸素原子、酸素分子など)の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する導電性材料について記載する場合も同様である。導電体410aおよび導電体440aが酸素の透過を抑制する機能を持つことにより、導電体410bおよび導電体440bが酸化して導電率が低下することを防ぐことができる。
また、導電体410bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体410bは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、導電体440bは、配線として機能するため、導電体410bより導電性が高い導電体を用いることが好ましく、例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、図示しないが、導電体440bは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、導電体440と同じように導電体441を設けてもよい。導電体441は、絶縁体400、絶縁体432、および絶縁体430に形成された開口の中に設けられている。導電体441の絶縁体430と同じ層に形成される部分が配線として機能し、導電体441の絶縁体400、および絶縁体432と同じ層に形成される部分がプラグとして機能する。導電体441は、上記開口の内壁に接して導電体441aが形成され、さらに内側に導電体441bが形成される。導電体441aは、導電体440aと同様の導電体を用いることができる。また、導電体441bは、導電体440bと同様の導電体を用いることができる。また、導電体441aおよび導電体441bの上面の高さと、絶縁体430の上面の高さは同程度にできる。
このような導電体441を設けることで、絶縁体400より下層に位置する配線、回路素子、半導体素子などと接続することができる。また、導電体441より上層に同様の配線とプラグを設けることにより、上層に位置する配線、回路素子、半導体素子などと接続することができる。
絶縁体432および絶縁体401は、下層から水または水素などの不純物がトランジスタに混入するのを防ぐバリア絶縁膜として機能できる。絶縁体432および絶縁体401は、水または水素などの不純物の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体432として酸化アルミニウムなどを用い、絶縁体401として窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体432および絶縁体401より上層に拡散するのを抑制することができる。なお、絶縁体432および絶縁体401は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N2O、NO、NO2など)、銅原子などの不純物の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する絶縁性材料について記載する場合も同様である。
また、絶縁体432および絶縁体401は、酸素(例えば、酸素原子または酸素分子など)の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。これにより、絶縁体402などに含まれる酸素が下方拡散するのを抑制することができる。
また、導電体440の上に導電体410を積層して設ける構成にすることにより、導電体440と導電体410の間に絶縁体401を設けることができる。ここで、導電体440bに銅など拡散しやすい金属を用いても、絶縁体401として窒化シリコンなどを設けることにより、当該金属が絶縁体401より上の層に拡散するのを防ぐことができる。
また、絶縁体303は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体303より下層から水素、水などの不純物が絶縁体303より上層に拡散するのを抑制することができる。さらに、絶縁体402などに含まれる酸素が下方拡散するのを抑制することができる。
また、絶縁体402中の水、水素または窒素酸化物などの不純物濃度が低減されていることが好ましい。例えば、絶縁体402の水素の脱離量は、昇温脱離ガス分析法(TDS(Thermal Desorption Spectroscopy))において、50℃から500℃の範囲において、水素分子に換算した脱離量が、絶縁体402の面積当たりに換算して、2×1015molecules/cm2以下、好ましくは1×1015molecules/cm2以下、より好ましくは5×1014molecules/cm2以下であればよい。また、絶縁体402は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
絶縁体412は、第1のゲート絶縁膜として機能でき、絶縁体302、絶縁体303、および絶縁体402は、第2のゲート絶縁膜として機能できる。なお、トランジスタ1000では、絶縁体302、絶縁体303、および絶縁体402を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体302、絶縁体303、および絶縁体402のうちいずれか2層を積層した構造にしてもよいし、いずれか1層を用いる構造にしてもよい。
酸化物406は、酸化物406aおよび酸化物406bの順に積層されている。酸化物406aの側面と酸化物406bの側面は略一致していることが好ましい。また、酸化物406bの側面は、酸化物406aの側面を含む面に含まれていることが好ましい。
酸化物406は、酸化物半導体として機能する金属酸化物(以下、酸化物半導体ともいう)を用いることが好ましい。金属酸化物としては、エネルギーギャップが2eV以上、好ましくは2.5eV以上のものを用いることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Mおよび亜鉛を有するIn−M−Zn酸化物である場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
ここで、酸化物406aに用いる金属酸化物において、構成元素中の元素Mの原子数比が、酸化物406bに用いる金属酸化物における、構成元素中の元素Mの原子数比より大きいことが好ましい。また、酸化物406aに用いる金属酸化物において、Inに対する元素Mの原子数比が、酸化物406bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物406bに用いる金属酸化物において、元素Mに対するInの原子数比が、酸化物406aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。
以上のような金属酸化物を酸化物406aとして用いて、酸化物406aの伝導帯下端のエネルギーが、酸化物406bの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物406aの電子親和力が、酸化物406bの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。
ここで、酸化物406aおよび酸化物406bにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物406aと酸化物406bとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物406aと酸化物406bとが、酸素以外に共通の元素を有する(主成分とする)ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物406bがIn−Ga−Zn酸化物の場合、酸化物406aとして、In−Ga−Zn酸化物、Ga−Zn酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物406bに形成されるナローギャップ部分となる。酸化物406aと酸化物406bとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
ここで、図1(A)に示す酸化物406近傍の拡大図を、図3(A)(B)に示す。図3(A)(B)に示すように、酸化物406は、領域426a、領域426b、および領域426cを有する。領域426aは、図2(A)、(B)に示すように、領域426bと領域426cに挟まれる。領域426bおよび領域426cは、絶縁体409の成膜により低抵抗化された領域であり、領域426aより導電性が高い領域となる。領域426bおよび領域426cは、絶縁体409の成膜雰囲気に含まれる、水素または窒素などの不純物元素が添加される。これにより、酸化物406bの絶縁体409と接する領域を中心に、添加された不純物元素により酸素欠損が形成され、さらに当該不純物元素が酸素欠損に入り込むことで、キャリア密度が高くなり、低抵抗化される。
よって、領域426bおよび領域426cは、領域426aより、水素および窒素の少なくとも一方の濃度が大きくなることが好ましい。水素または窒素の濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)などを用いて測定すればよい。ここで、領域426aの水素または窒素の濃度としては、酸化物406bの絶縁体412と重なる領域の中央近傍(例えば、酸化物406bの絶縁体412のチャネル長方向の両側面からの距離が概略等しい部分)の水素または窒素の濃度を測定すればよい。
なお、領域426bおよび領域426cは、酸素欠損を形成する元素、または酸素欠損に捕獲される元素を添加されることで低抵抗化される。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。よって、領域426bおよび領域426cは、上記元素の一つまたは複数を含む構成にすればよい。
また、酸化物406aは、領域426bおよび領域426cにおいて、元素Mに対するInの原子数比が、酸化物406bの元素Mに対するInの原子数比と同程度になることが好ましい。言い換えると、酸化物406aは、領域426bおよび領域426cにおける元素Mに対するInの原子数比が、領域426aにおける元素Mに対するInの原子数比より大きいことが好ましい。これにより、酸化物406は、インジウムの含有率を高くすることで、電子移動度を高くし、低抵抗化を図ることができる。トランジスタ1000の作製工程において、酸化物406bの膜厚が薄くなり、酸化物406の電気抵抗が大きくなった場合でも、領域426bおよび領域426cにおいて、酸化物406が十分低抵抗化されており、領域426bおよび領域426cはソース領域およびドレイン領域として機能させることができる。例えば、トランジスタ1000の作製工程において、酸化物406bの膜厚が薄くなり、酸化物406bの電気抵抗が大きくなった場合でも、領域426bおよび領域426cにおいて、酸化物406aが十分低抵抗化されており、酸化物406の領域426bおよび領域426cはソース領域およびドレイン領域として機能させることができる。
図3(A)(B)に示すように、領域426bおよび領域426cは、酸化物406の少なくとも絶縁体409と接する領域に形成される。ここで、酸化物406bの領域426bはソース領域およびドレイン領域の一方として機能でき、酸化物406bの領域426cは、ソース領域およびドレイン領域の他方として機能できる。また、酸化物406bの領域426aはチャネル形成領域として機能できる。
なお、図1(A)および図3(A)(B)などでは、領域426a、領域426b、および領域426cが、酸化物406a、および酸化物406bに形成されているが、これに限られることなく、例えばこれらの領域は少なくとも酸化物406bに形成されていればよい。また、図1(A)および図3(A)(B)などでは、領域426aと領域426bの境界、および領域426aと領域426cの境界を酸化物406の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域426bおよび領域426cが酸化物406bの表面近傍では導電体404側に張り出し、酸化物406aの下面近傍では、導電体451a側または導電体451b側に後退する形状になる場合がある。
トランジスタ1000では、図3(A)に示すように、領域426bおよび領域426cが、酸化物406の絶縁体409と接する領域と、絶縁体418、および絶縁体412の両端部近傍と重なる領域に形成されることが好ましい。このとき、領域426bおよび領域426cの導電体404と重なる部分は、所謂オーバーラップ領域(Lov領域ともいう)として機能する。Lov領域を有する構造とすることで、酸化物406のチャネル形成領域と、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため、トランジスタのオン電流および移動度を大きくすることができる。
ただし、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図3(B)に示すように、領域426bおよび領域426cが、酸化物406の絶縁体409および絶縁体418と重なる領域に形成される構成にしてもよい。なお、図3(B)に示す構成を別言すると、導電体404のチャネル長方向の幅と、領域426aとの幅と、が略一致している構成である。図3(B)に示す構成とすることで、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため、トランジスタのオン電流を大きくすることができる。また、図3(B)に示す構成とすることで、チャネル長方向において、ソース領域およびドレイン領域と、ゲートとが重ならないため、不要な容量が形成されるのを抑制することができる。
このように、領域426bおよび領域426cの範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
絶縁体412は、酸化物406bの上面に接して配置されることが好ましい。絶縁体412は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。このような絶縁体412を酸化物406bの上面に接して設けることにより、酸化物406bの領域426aに効果的に酸素を供給することができる。また、絶縁体402と同様に、絶縁体412中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体412の膜厚は、1nm以上20nm以下とするのが好ましく、例えば、1nm程度の膜厚にすればよい。
絶縁体412は酸素を含むことが好ましい。例えば、昇温脱離ガス分光法分析(TDS分析)にて、100℃以上700℃以下または100℃以上500℃以下の表面温度の範囲で、酸素分子の脱離量を絶縁体412の面積当たりに換算して、1×1014molecules/cm2以上、好ましくは2×1014molecules/cm2以上、より好ましくは4×1014molecules/cm2以上であればよい。
絶縁体412、導電体404、および絶縁体419は、酸化物406bと重なる領域を有する。また、絶縁体412、導電体404a、導電体404b、および絶縁体419の側面は略一致することが好ましい。
導電体404aとして、導電性酸化物を用いることが好ましい。例えば、酸化物406aまたは酸化物406bとして用いることができる金属酸化物を用いることができる。特に、In−Ga−Zn系酸化物のうち、導電性が高い、金属の原子数比が[In]:[Ga]:[Zn]=4:2:3から4.1、およびその近傍値のものを用いることが好ましい。このような導電体404aを設けることで、導電体404bへの酸素の透過を抑制し、酸化によって導電体404bの電気抵抗値が増加することを防ぐことができる。
また、このような導電性酸化物を、スパッタリング法を用いて成膜することで、絶縁体412に酸素を添加し、酸化物406bに酸素を供給することが可能となる。これにより、酸化物406の領域426aの酸素欠損を低減することができる。
導電体404bは、例えばタングステンなどの金属を用いることができる。また、導電体404bとして、導電体404aに窒素などの不純物を添加して導電体404aの導電性を向上できる導電体を用いてもよい。例えば導電体404bは、窒化チタンなどを用いることが好ましい。また、導電体404bを、窒化チタンなどの金属窒化物と、その上にタングステンなどの金属を積層した構造にしてもよい。
ここで、ゲート電極の機能を有する導電体404が、絶縁体412を介して、酸化物406bの領域426a近傍の上面及びチャネル幅方向の側面を覆うように設けられる。従って、ゲート電極としての機能を有する導電体404の電界によって、酸化物406bの領域426a近傍の上面及びチャネル幅方向の側面を電気的に取り囲むことができる。導電体404の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、surrounded channel(s−channel)構造とよぶ。そのため、酸化物406bの領域426a近傍の上面及びチャネル幅方向の側面にチャネルを形成することができるので、ソース−ドレイン間に大電流を流すことができ、導通時の電流(オン電流)を大きくすることができる。また、酸化物406bの領域426a近傍の上面及びチャネル幅方向の側面が、導電体404の電界によって取り囲まれていることから、非導通時のリーク電流(オフ電流)を小さくすることができる。
導電体404bの上に絶縁体419が配置されることが好ましい。また、上面から、基板に対して垂直に見た際の絶縁体412の側面の位置は、絶縁体419、導電体404a、及び導電体404bの側面の位置と、略一致することが好ましい。絶縁体419、導電体404a、導電体404b、および絶縁体412の側面は略一致することが好ましい。絶縁体419は、原子層堆積(ALD:Atomic Layer Deposition)法を用いて成膜することが好ましい。これにより、絶縁体419の膜厚を1nm以上20nm以下程度、好ましくは5nm以上510nm以下程度で成膜することができる。ここで、絶縁体419は、絶縁体418と同様に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。
絶縁体418は、絶縁体412、導電体404、および絶縁体419の側面に接して設けられる。また、絶縁体418の上面は、絶縁体419の上面に略一致することが好ましい。絶縁体418は、ALD法を用いて成膜することが好ましい。これにより、絶縁体418の膜厚を1nm以上20nm以下程度、好ましくは1nm以上3nm以下程度、例えば1nmで成膜することができる。
ここで、絶縁体418は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体412中の酸素が外部に拡散することを防ぐことができる。また、絶縁体412の端部などから酸化物406に水素、水などの不純物が浸入するのを抑制することができる。
このように、絶縁体418および絶縁体419を設けることにより、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁体で導電体404の上面と側面および絶縁体412の側面を覆うことができる。これにより、導電体404および絶縁体412を介して、水または水素などの不純物が酸化物406に混入することを防ぐことができる。このように、絶縁体418は、ゲート電極およびゲート絶縁膜の側面を保護するサイドバリアとして、絶縁体419は、ゲート電極の上面を保護するトップバリアとして、機能する。
上記の通り、酸化物406の領域426bおよび領域426cは、絶縁体409の成膜で添加された不純物元素によって形成される。トランジスタが微細化され、チャネル長が10nm以上30nm以下程度に形成されている場合、ソース領域またはドレイン領域に含まれる不純物元素が拡散し、ソース領域とドレイン領域が電気的に導通する恐れがある。これに対して、本実施の形態に示すように、絶縁体418および絶縁体419を形成することにより、絶縁体412および導電体404に水素、水などの不純物が混入するのを抑制し、かつ絶縁体412中の酸素が外部に拡散することを防ぐことができるので、ゲート電圧が0Vの時にソース領域とドレイン領域が電気的に導通することを防ぐことができる。
また、本実施の形態に示すように、絶縁体418を形成することにより、酸化物406の絶縁体409と接する領域どうしの間の距離を大きくすることができるので、ソース領域とドレイン領域が電気的に導通することを防ぐことができる。さらに、ALD法を用いて、絶縁体418を形成することで、微細化されたチャネル長と同程度以下の膜厚にし、必要以上にソース領域とドレイン領域の距離が広がって、抵抗が増大することをふせぐことができる。
絶縁体418は、ALD法を用いて絶縁膜を成膜してから、異方性エッチングを行って、当該絶縁膜のうち、絶縁体412、導電体404、および絶縁体419の側面に接する部分を残存させて形成することが好ましい。これにより、上記のように膜厚の薄い絶縁体418を容易に形成することができる。また、このとき、導電体404の上に、絶縁体419を設けておくことで、当該異方性エッチングで絶縁体419が一部除去されても、絶縁体418の絶縁体412および導電体404に接する部分を十分残存させることができる。
なお、ALD法で用いるプリカーサには炭素などの不純物を含むものがある。このため、絶縁体418および/または絶縁体419は、炭素などの不純物を含む場合がある。例えば、絶縁体432がスパッタリング法で形成され、絶縁体418および/または絶縁体419がALD法で形成される場合、絶縁体418および/または絶縁体419と絶縁体432を酸化アルミニウムで成膜しても、絶縁体418および/または絶縁体419に含まれる炭素などの不純物が絶縁体432より多い場合がある。なお、不純物の定量は、X線光電子分光法(XPS:X−ray Photoelectron Spectroscopy)を用いて行うことができる。
絶縁体409は、絶縁体419、絶縁体418、酸化物406および絶縁体402を覆って設けられる。ここで、絶縁体409は、絶縁体419および絶縁体418の上面に接し、かつ絶縁体418の側面に接して設けられる。絶縁体409は、上述の通り、水素または窒素などの不純物を酸化物406に添加して、領域426bおよび領域426cを形成する。このため、絶縁体409は、水素および窒素の少なくとも一方を有することが好ましい。
また、絶縁体409は、酸化物406bの上面に加えて、酸化物406bの側面および酸化物406aの側面に接して設けられることが好ましい。これにより、領域426bおよび領域426cにおいて、酸化物406aの側面、および酸化物406bの側面まで低抵抗化することができる。
また、絶縁体409は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体409として、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどを用いることが好ましい。このような絶縁体409を形成することで、絶縁体409を透過して酸素が浸入し、領域426bおよび領域426cの酸素欠損に酸素を供給して、キャリア密度が低下するのを防ぐことができる。また、絶縁体409を透過して水または水素などの不純物が浸入し、領域426bおよび領域426cが過剰に領域426a側に拡張するのを防ぐことができる。
絶縁体409の上に絶縁体415を設けることが好ましい。絶縁体415は、絶縁体402などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。なお、絶縁体415の上に絶縁体432と同様の絶縁体を設けてもよい。
絶縁体415および絶縁体409に形成された開口に導電体451aおよび導電体451bが配置される。導電体451aおよび導電体451bは、導電体404を挟んで対向して設けられることが好ましい。なお、導電体451aおよび導電体451bの上面の高さは同程度にできる。
ここで、絶縁体415および絶縁体409の開口の内壁に接して導電体451aが形成されている。当該開口の底部の少なくとも一部には酸化物406の領域426bが位置しており、導電体451aが領域426bと接する。同様に、絶縁体415および絶縁体409の開口の内壁に接して導電体451bが形成されている。当該開口の底部の少なくとも一部には酸化物406の領域426cが位置しており、導電体451bが領域426cと接する。
導電体451aおよび導電体451bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体451aおよび導電体451bは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
導電体451aはトランジスタ1000のソース領域およびドレイン領域の一方として機能する領域426bと接しており、導電体451bはトランジスタ1000のソース領域およびドレイン領域の他方として機能する領域426cと接している。よって、導電体451aはソース電極およびドレイン電極の一方として機能でき、導電体451bはソース電極およびドレイン電極の他方として機能できる。領域426bおよび領域426cは低抵抗化されているので、導電体451aと領域426bの接触抵抗、および導電体451bと領域426cの接触抵抗を低減し、トランジスタ1000のオン電流を大きくすることができる。
ここで、図2にA5−A6の一点鎖線で示す部位の断面図を図4(A)に示す。なお、図4(A)では、導電体451aの断面図を示すが、導電体451bの構造も同様である。
図1(A)および図4(A)に示すように、導電体451a(導電体451b)は、少なくとも酸化物406の上面と接し、さらに酸化物406の側面と接することが好ましい。特に、図4(A)に示すように、導電体451a(導電体451b)は、酸化物406のチャネル幅方向のA5側の側面およびA6側の側面の双方または一方と接することが好ましい。また、図1(A)に示すように、導電体451a(導電体451b)が、酸化物406のチャネル長方向のA1側(A2側)の側面と接する構成にしてもよい。このように、導電体451a(導電体451b)が酸化物406の上面に加えて、酸化物406の側面と接する構成にすることにより、導電体451a(導電体451b)と酸化物406のコンタクト部の上面積を増やすことなく、コンタクト部の接触面積を増加させ、導電体451a(導電体451b)と酸化物406の接触抵抗を低減することができる。これにより、トランジスタのソース電極およびドレイン電極の微細化を図りつつ、オン電流を大きくすることができる。
ここで、酸化物406は、酸化物406aと酸化物406bと、の積層構造を有するので、導電体451a(導電体451b)は、酸化物406aの側面および酸化物406bの側面および上面と接する。
また、図4(A)では、開口に設けられる導電体を導電体451a(導電体451b)のみにしたが、本実施の形態はこれに限られるものではない。図4(B)に示すように、絶縁体415および絶縁体409の開口の内壁に接して導電体450が形成され、さらに内側に導電体451a(導電体451b)が形成される構成にしてもよい。よって、導電体451a(導電体451b)は、導電体450を介して、領域426b(領域426c)と電気的に接続される。
ここで、導電体450は、導電体410aなどと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、絶縁体415より上層から水素、水などの不純物が、導電体451aおよび導電体451bを通じて酸化物406に混入するのを抑制することができる。
導電体451aの上面に接して導電体452aが配置され、導電体451bの上面に接して導電体452bが配置されることが好ましい。導電体452aおよび導電体452bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体452aおよび導電体452bは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、導電体452aおよび導電体452bは、導電体440などと同様に、絶縁体に設けられた開口に埋め込むように形成してもよい。
[トランジスタ2000]
次に、トランジスタ1000とは異なる電気特性を有するトランジスタ2000について説明する。トランジスタ2000は、上記のトランジスタ1000と並行して作製することができるトランジスタであり、トランジスタ1000と同じ層に形成することが好ましい。トランジスタ1000と並行して作製することで、余計な工程を増やすことなく、トランジスタ2000を作製することができる。
図1(A)に示すように、トランジスタ2000は、基板(図示せず)の上に配置された絶縁体401および絶縁体301と、絶縁体401および絶縁体301に埋め込まれるように配置された導電体510と、絶縁体301と導電体410の上に配置された絶縁体302と、絶縁体302の上に配置された絶縁体303と、絶縁体303の上に配置された絶縁体402と、絶縁体402の上に互いに離間して配置された酸化物506a1および酸化物506a2と、酸化物506a1の上面に接して配置された酸化物506b1と、酸化物506a2の上面に接して配置された酸化物506b2と、酸化物506b1の上面に接して配置された導電体566aと、酸化物506b2上に配置された導電体566bと、絶縁体402の上面、酸化物506a1および酸化物506a2の側面、酸化物506b1および酸化物506b2の側面並びに導電体566aおよび導電体566の側面と上面に接して配置された酸化物506cと、酸化物506cの上に配置された絶縁体512と、絶縁体512の上に配置された導電体504aと、導電体504aの上に配置された導電体504bと、導電体504bの上に配置された絶縁体519と、絶縁体512、導電体504a、および導電体504b、および絶縁体519の側面に接して配置された絶縁体518と、酸化物506cの上面に接し、かつ絶縁体518の側面に接して配置された絶縁体409と、を有する。ここで、図1(A)に示すように、絶縁体518の上面は、絶縁体519の上面と略一致することが好ましい。また、絶縁体509は、絶縁体519、導電体504、絶縁体518、および酸化物506を覆って設けられることが好ましい。また、上面から、基板に対して垂直に見た際の絶縁体512の側面の位置は、絶縁体519、導電体504a、及び導電体504bの側面の位置と、略一致することが好ましい。
以下において、酸化物506a1、酸化物506a2、酸化物506b1、酸化物506b2、および酸化物506cをまとめて酸化物506という場合がある。なお、トランジスタ2000では、導電体504aおよび導電体504bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体504bのみを設ける構成にしてもよい。
ここで、トランジスタ2000を構成する導電体、絶縁体、および酸化物は、同じ層のトランジスタ1000を構成する導電体、絶縁体、および酸化物と、同じ工程で形成することができる。よって、導電体540(導電体540aおよび導電体540b)は導電体440(導電体440aおよび導電体440b)と、酸化物506(酸化物506a1、酸化物506a2、酸化物506b1、酸化物506b2、および酸化物506c)は酸化物406(酸化物406a、酸化物406b)と、絶縁体512は絶縁体412と、導電体504(導電体504aおよび導電体504b)は導電体404(導電体404aおよび導電体404b)と、絶縁体519は絶縁体419と、絶縁体518は絶縁体418と、対応している。そのため、これらのトランジスタ2000を構成する導電体、絶縁体、および酸化物は、トランジスタ1000と同様の材料を用いて形成することができ、トランジスタ1000の構成を参酌することができる。
また、絶縁体432の上に配置された絶縁体430と、絶縁体430に埋め込まれるように配置された導電体540と、を有する構成にしてもよい。ここで、導電体540は、絶縁体430の開口の内壁に接して導電体540aが形成され、さらに内側に導電体540bが形成されている。導電体540(導電体540aおよび導電体540b)は、導電体440(導電体440aおよび導電体440b)と対応しており、同様の材料を用いて形成することができ、導電体440の構成を参酌することができる。
また、絶縁体415および絶縁体409に形成された開口に導電体551aおよび導電体551bが配置される。導電体551aおよび導電体551bは、導電体504を挟んで対向して設けられることが好ましい。導電体551aおよび導電体551bは、導電体451aおよび導電体451bと対応しており、同様の材料を用いて形成することができ、導電体451aおよび導電体451bの構成を参酌することができる。
また、導電体551aの上面に接して導電体552aが配置され、導電体551bの上面に接して導電体552bが配置されることが好ましい。導電体552aおよび導電体552bは、導電体452aおよび導電体452bと対応しており、同様の材料を用いて形成することができ、導電体452aおよび導電体452bの構成を参酌することができる。
酸化物506cは酸化物506a1および酸化物506b1、酸化物506a2および酸化物506b2、ならびに導電体566aおよび導電体566bを覆って形成されることが好ましい。また、酸化物506a1の側面、酸化物506b1および導電体566aの側面が略一致していることが好ましく、酸化物506a2の側面、酸化物506b2および導電体566bの側面が略一致していることが好ましい。例えば、酸化物506cは、酸化物506a1、酸化物506a2、酸化物506b1および酸化物506b2の側面、導電体566aおよび導電体566bの上面および側面、ならびに絶縁体402の上面の一部に接して形成される。ここで、酸化物506cを上面から見ると、酸化物506cの側面は、酸化物506a1の側面および酸化物506b1の側面、酸化物506a2の側面および酸化物506b2の側面、ならびに導電体566aおよび導電体566bの外側に位置する。
酸化物506a1、酸化物506b1および導電体566aと、酸化物506a2、酸化物506b2および導電体566bと、は、導電体510、酸化物506c、絶縁体512、および導電体504を挟んで対向して形成される。
酸化物506は、絶縁体409と接する領域を有し、該領域およびその近傍は、トランジスタ1000の領域426bおよび領域426cと同様に、低抵抗化されている。よって、酸化物506a1、酸化物506b1および酸化物506cの一部または酸化物506a2および酸化物506b2および酸化物506cの一部は、トランジスタ2000のソース領域またはドレイン領域のいずれかとして機能できる。
酸化物506cの、酸化物506a1および酸化物506a2と、酸化物506b1および酸化物506b2に挟まれる領域は、チャネル形成領域として機能する。ここで、酸化物506a1および酸化物506a2と、酸化物506b1および酸化物506b2との距離を大きくすることが好ましく、例えば、トランジスタ1000の導電体404のチャネル長方向の長さより大きくすることが好ましい。これにより、トランジスタ2000のオフ電流を低減することができる。
トランジスタ2000の酸化物506cは、トランジスタ1000の酸化物406aと同様の材料を用いて形成することができる。つまり、酸化物506cは、酸化物406aまたは酸化物406bに用いることができる金属酸化物を用いることができる。例えば、酸化物506cとして、In−Ga−Zn酸化物を用いる場合、含まれるIn、Ga、Znの原子数比をIn:Ga:Zn=1:3:2、In:Ga:Zn=4:2:3、In:Ga:Zn=1:1:1、またはIn:Ga:Zn=1:3:4などにすることができる。
また、酸化物506cは、トランジスタに用いたとき、酸化物406bと異なる電気特性を有せしめるものが好ましい。このため、例えば、酸化物506cと酸化物406bにおいて、酸化物の材料、酸化物に含まれる元素の含有比率、酸化物の膜厚、または、酸化物に形成されるチャネル形成領域の幅や長さ、などのいずれかが異なることが好ましい。
以下では、酸化物506cに酸化物406aに用いることができる金属酸化物を用いた場合について説明する。例えば、酸化物506cとして、絶縁性が比較的高い、図12(C)の領域Cで示される原子数比の金属酸化物を用いることが好ましい。酸化物506cとして、このような金属酸化物を用いた場合、酸化物506cにおいて、構成元素中の元素Mの原子数比を、酸化物406bにおける、構成元素中の元素Mの原子数比より大きくすることができる。また、酸化物506cにおいて、Inに対する元素Mの原子数比を、酸化物406bにおける、Inに対する元素Mの原子数比より大きくすることができる。これにより、トランジスタ2000のしきい値電圧を0Vより大きくし、オフ電流を低減し、Icutを非常に小さくすることができる。
また、トランジスタ2000のチャネル形成領域として機能する酸化物506cは、酸素欠損が低減され、水素または水などの不純物が低減されていることが好ましい。これにより、トランジスタ2000のしきい値電圧を0Vより大きくし、オフ電流を低減し、Icutを非常に小さくすることができる。
また、酸化物506cを用いたトランジスタ2000のしきい値電圧が、バックゲートに負電位を印加していないトランジスタ1000よりしきい値電圧が大きいことが好ましい。トランジスタ2000のしきい値電圧をトランジスタ1000のしきい値電圧より大きくするには、例えば、トランジスタ1000の酸化物406bとして図12(A)の領域Aで示される原子数比の金属酸化物を用い、トランジスタ2000の酸化物506cとして図12(C)の領域Cで示される原子数比の金属酸化物を用いることが好ましい。
また、トランジスタ2000の導電体504のA1−A2方向の長さを、トランジスタ1000の導電体404のA1−A2方向の長さより長くすることが好ましい。これにより、トランジスタ2000のチャネル長をトランジスタ1000のチャネル長より長くできるので、トランジスタ2000のしきい値電圧を、バックゲートに負電位を印加していないトランジスタ1000のしきい値電圧より大きくすることができる。
また、トランジスタ2000では、チャネル形成領域が酸化物506cに形成されるのに対して、トランジスタ1000では、チャネル形成領域が酸化物406a、酸化物406b、および酸化物406cに形成される。このため、トランジスタ2000のチャネル形成領域における酸化物506の膜厚は、トランジスタ1000のチャネル形成領域における酸化物406の膜厚より薄くできる。よって、トランジスタ2000のしきい値電圧を、バックゲートに負電位を印加していないトランジスタ1000のしきい値電圧より大きくすることができる。
また、トランジスタ1000およびトランジスタ2000の上に容量素子1500を設ける構成にしてもよい。本実施の形態では、トランジスタ1000に電気的に接続された導電体452bを用いて、容量素子1500を形成する例について示す。
導電体452a、導電体452b、導電体552a、および導電体552bの上に絶縁体411を配置することが好ましい。絶縁体411は、例えば、酸化アルミニウムまたは酸化窒化シリコンを単層または積層で用いればよい。
さらに、絶縁体411の上に、少なくとも一部が導電体452bと重なるように、導電体454が配置されることが好ましい。導電体454は、導電体452bなどと同様に、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体454は積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、導電体454は、導電体440などと同様に、絶縁体に設けられた開口に埋め込むように形成してもよい。
導電体452bは容量素子1500の電極の一方として機能し、導電体454は容量素子1500の電極の他方として機能する。絶縁体411は容量素子1500の誘電体として機能する。
また、絶縁体411および導電体454の上に絶縁体420を配置するのが好ましい。絶縁体420は、絶縁体415に用いることができる絶縁体を用いればよい。
ここで、本実施の形態に示す半導体装置における、トランジスタ1000、トランジスタ2000、および容量素子1500の接続関係の一例を示した、等価回路図を図13(A)に示す。また、図13(A)に示す配線1601から配線1604などを図1(A)に対応させた断面図を図13(B)に示す。
図13(A)(B)に示すように、トランジスタ1000は、ゲートが配線1601と、ソースおよびドレインの一方が配線1602と、ソース及びドレインの他方が容量素子1500の電極の一方と電気的に接続される。また、容量素子1500の電極の他方が配線1603と電気的に接続される。また、トランジスタ2000のドレインが配線1604と電気的に接続される。また、図13(B)に示すように、トランジスタ1000のバックゲートと、トランジスタ2000のソース、トップゲート、およびバックゲートが、配線1605、配線1606、配線1607、および配線1608を介して電気的に接続される。
ここで、配線1601に電位を印加することで、トランジスタ1000のオン状態、オフ状態を制御することができる。トランジスタ1000をオン状態として、配線1602に電位を印加することで、トランジスタ1000を介して、容量素子1500に電荷を供給することができる。このとき、トランジスタ1000をオフ状態にすることで、容量素子1500に供給された電荷を保持することができる。また、配線1603は、任意の電位を与えることで、容量結合によって、トランジスタ1000と容量素子1500の接続部分の電位を制御することができる。例えば、配線1603に接地電位を与えると、上記電荷を保持しやすくなる。また、配線1604に負の電位を印加することで、トランジスタ2000を介して、トランジスタ1000のバックゲートに負の電位を与え、トランジスタ1000のしきい値電圧を0Vより大きくし、オフ電流を低減し、Icutを非常に小さくすることができる。
トランジスタ2000のトップゲート及びバックゲートをソースとダイオード接続し、トランジスタ2000のソースとトランジスタ1000のバックゲートを接続する構成にすることで、配線1604によって、トランジスタ1000のバックゲート電圧を制御することができる。トランジスタ1000のバックゲートの負電位を保持するとき、トランジスタ2000のトップゲート−ソース間の電圧、およびバックゲート−ソース間の電圧は、0Vになる。トランジスタ2000のIcutが非常に小さく、しきい値電圧がトランジスタ1000より大きいので、この構成とすることにより、トランジスタ2000に電源供給をしなくてもトランジスタ1000のバックゲートの負電位を長時間維持することができる。
さらに、トランジスタ1000のバックゲートの負電位を保持することで、トランジスタ1000に電源供給をしなくてもトランジスタ1000のIcutを非常に小さくすることができる。つまり、トランジスタ1000およびトランジスタ2000に電源供給をしなくても、容量素子1500に電荷を長時間保持することができる。例えば、このような半導体装置を記憶素子として用いることにより、電源供給無しで長時間の記憶保持を行うことができる。よって、リフレッシュ動作の頻度が少ない、またはリフレッシュ動作を必要としない記憶装置を提供することができる。
なお、トランジスタ1000、トランジスタ2000および容量素子1500の接続関係は、図13(A)(B)に示すものに限定されない。必要な回路構成に応じて適宜接続関係を変更することができる。
次に、トランジスタ1000およびトランジスタ2000の構成材料について説明する。
<基板>
トランジスタ1000およびトランジスタ2000を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばSOI(Silicon On Insulator)基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、5μm以上700μm以下、好ましくは10μm以上500μm以下、さらに好ましくは15μm以上300μm以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板としては、例えば、線膨張率が1×10−3/K以下、5×10−5/K以下、または1×10−5/K以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板として好適である。
<絶縁体>
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁体303、絶縁体401、および絶縁体432として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
また、例えば、絶縁体303、絶縁体401、および絶縁体432としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体303、絶縁体401、および絶縁体432は、酸化アルミニウムまたは酸化ハフニウムなどを有することが好ましい。
絶縁体400、絶縁体430、絶縁体301、絶縁体302、絶縁体402、絶縁体412、絶縁体512、および絶縁体411としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体400、絶縁体430、絶縁体301、絶縁体302、絶縁体402、絶縁体412、絶縁体512、および絶縁体411としては、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
絶縁体302、絶縁体303、絶縁体402、絶縁体412、絶縁体512、および/または絶縁体411は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体302、絶縁体303、絶縁体402、絶縁体412、絶縁体512、および/または絶縁体411は、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などを有することが好ましい。または、絶縁体302、絶縁体303、絶縁体402、絶縁体412、絶縁体512、および/または絶縁体411は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、絶縁体402および絶縁体412において、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを酸化物406と接する構造とすることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物406に混入することを抑制することができる。また、例えば、絶縁体402および絶縁体412において、酸化シリコンまたは酸化窒化シリコンを酸化物406と接する構造とすることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
絶縁体400、絶縁体430、絶縁体301、絶縁体415、および絶縁体420は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体400、絶縁体430、絶縁体301、絶縁体415、および絶縁体420は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体400、絶縁体430、絶縁体301、絶縁体415、および絶縁体420は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネートまたはアクリルなどがある。
絶縁体418、絶縁体518、絶縁体419および絶縁体519としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体418、絶縁体518、絶縁体419および絶縁体519としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
<導電体>
導電体404a、導電体404b、導電体504a、導電体504b、導電体410a、導電体410b、導電体510a、導電体510b、導電体440a、導電体440b、導電体540a、導電体540b、導電体441a、導電体441b、導電体451a、導電体451b、導電体551a、導電体551b、導電体452a、導電体452b、導電体552a、導電体552b、導電体566a、導電体566bおよび導電体454としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記導電体、特に導電体404a、504a、導電体410a、導電体510a、導電体440a、導電体540a、導電体566a、導電体566bとして、酸化物406に適用可能な金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、酸化物406に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
<酸化物406および酸化物506に適用可能な金属酸化物>
以下に、本発明に係る酸化物406および酸化物506について説明する。酸化物406および酸化物506として、酸化物半導体として機能する金属酸化物(以下、酸化物半導体ともいう)を用いることが好ましい。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Mおよび亜鉛を有するInMZnOである場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
ここで、金属酸化物が、インジウム、元素M及び亜鉛を有する場合を考える。なお、金属酸化物が有するインジウム、元素M、及び亜鉛の原子数比のそれぞれの項を[In]、[M]、および[Zn]とする。
以下に、図12(A)、図12(B)、および図12(C)を用いて、酸化物406aおよび酸化物406bに用いることができる金属酸化物が有するインジウム、元素Mおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図12(A)、図12(B)、および図12(C)には、酸素の原子数比については記載しない。また、金属酸化物が有するインジウム、元素M、および亜鉛の原子数比のそれぞれの項を[In]、[M]、および[Zn]とする。
図12(A)、図12(B)、および図12(C)において、破線は、[In]:[M]:[Zn]=(1+α):(1−α):1の原子数比(−1≦α≦1)となるライン、[In]:[M]:[Zn]=(1+α):(1−α):2の原子数比となるライン、[In]:[M]:[Zn]=(1+α):(1−α):3の原子数比となるライン、[In]:[M]:[Zn]=(1+α):(1−α):4の原子数比となるライン、および[In]:[M]:[Zn]=(1+α):(1−α):5の原子数比となるラインを表す。
また、一点鎖線は、[In]:[M]:[Zn]=5:1:βの原子数比(β≧0)となるライン、[In]:[M]:[Zn]=2:1:βの原子数比となるライン、[In]:[M]:[Zn]=1:1:βの原子数比となるライン、[In]:[M]:[Zn]=1:2:βの原子数比となるライン、[In]:[M]:[Zn]=1:3:βの原子数比となるライン、および[In]:[M]:[Zn]=1:4:βの原子数比となるラインを表す。
また、図12(A)、図12(B)、および図12(C)に示す、[In]:[M]:[Zn]=0:2:1の原子数比、およびその近傍値の金属酸化物は、スピネル型の結晶構造をとりやすい。
また、金属酸化物中に複数の相が共存する場合がある(二相共存、三相共存など)。例えば、原子数比が[In]:[M]:[Zn]=0:2:1の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が[In]:[M]:[Zn]=1:0:0の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
図12(A)に示す領域Aは、金属酸化物が有する、インジウム、元素M、および亜鉛の原子数比の好ましい範囲の一例について示している。
金属酸化物は、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度(電子移動度)を高くすることができる。従って、インジウムの含有率が高い金属酸化物はインジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなる。
一方、金属酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が[In]:[M]:[Zn]=0:1:0、およびその近傍値である場合(例えば図12(C)に示す領域C)は、絶縁性が高くなる。
例えば、酸化物406b、酸化物506b1、および酸化物506b2に用いる金属酸化物は、キャリア移動度が高い、図12(A)の領域Aで示される原子数比を有することが好ましい。酸化物406b、酸化物506b1、および酸化物506b2に用いる金属酸化物は、例えばIn:Ga:Zn=4:2:3から4.1、およびその近傍値程度になるようにすればよい。一方、酸化物406a、酸化物506a1、および酸化物506a2に用いる金属酸化物は、絶縁性が比較的高い、図12(C)の領域Cで示される原子数比を有することが好ましい。酸化物406a、酸化物506a1、および酸化物506a2に用いる金属酸化物は、例えばIn:Ga:Zn=1:3:4程度になるようにすればよい。なお、酸化物506cに用いる金属酸化物は、酸化物406a、酸化物506a1、および酸化物506a2に用いることができる金属酸化物としてもよいし、酸化物406b、酸化物506b1、および酸化物506b2に用いることができる金属酸化物としてもよい。
特に、図12(B)に示す領域Bでは、領域Aの中でも、キャリア移動度が高く、信頼性が高い優れた金属酸化物が得られる。
なお、領域Bは、[In]:[M]:[Zn]=4:2:3から4.1、およびその近傍値を含む。近傍値には、例えば、[In]:[M]:[Zn]=5:3:4が含まれる。また、領域Bは、[In]:[M]:[Zn]=5:1:6、およびその近傍値、および[In]:[M]:[Zn]=5:1:7、およびその近傍値を含む。
また、金属酸化物として、In−M−Zn酸化物を用いる場合、スパッタリングターゲットとしては、多結晶のIn−M−Zn酸化物を含むターゲットを用いると好ましい。なお、成膜される金属酸化物の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。例えば、金属酸化物に用いるスパッタリングターゲットの組成がIn:Ga:Zn=4:2:4.1[原子数比]の場合、成膜される金属酸化物の組成は、In:Ga:Zn=4:2:3[原子数比]の近傍となる場合がある。また、金属酸化物に用いるスパッタリングターゲットの組成がIn:Ga:Zn=5:1:7[原子数比]の場合、成膜される金属酸化物の組成は、In:Ga:Zn=5:1:6[原子数比]の近傍となる場合がある。
なお、金属酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、金属酸化物の性質が異なる場合がある。例えば、金属酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの[Zn]よりも、膜の[Zn]が小さくなる場合がある。従って、図示する領域は、金属酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域A乃至領域Cの境界は厳密ではない。
<金属酸化物の構成>
以下では、本発明の一態様で開示されるトランジスタに用いることができるCAC(Cloud−Aligned Composite)−OSの構成について説明する。
なお、本明細書等において、CAAC(c−axis aligned crystal)、及びCAC(Cloud−Aligned Composite)と記載する場合がある。なお、CAACは結晶構造の一例を表し、CACは機能、または材料の構成の一例を表す。
CAC−OSまたはCAC−metal oxideとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、CAC−OSまたはCAC−metal oxideを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子(またはホール)を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Offさせる機能)をCAC−OSまたはCAC−metal oxideに付与することができる。CAC−OSまたはCAC−metal oxideにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、CAC−OSまたはCAC−metal oxideは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、CAC−OSまたはCAC−metal oxideにおいて、導電性領域と、絶縁性領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm以下のサイズで材料中に分散している場合がある。
また、CAC−OSまたはCAC−metal oxideは、異なるバンドギャップを有する成分により構成される。例えば、CAC−OSまたはCAC−metal oxideは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記CAC−OSまたはCAC−metal oxideをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、CAC−OSまたはCAC−metal oxideは、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)と呼称することもできる。
<金属酸化物の構造>
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC−OS(c−axis aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc−OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)および非晶質酸化物半導体などがある。
CAAC−OSは、c軸配向性を有し、かつa−b面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、CAAC−OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリーともいう)を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC−OSが、a−b面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、CAAC−OSは、インジウム、および酸素を有する層(以下、In層)と、元素M、亜鉛、および酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能であり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M)層と表すこともできる。
CAAC−OSは結晶性の高い酸化物半導体である。一方、CAAC−OSは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC−OSは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。従って、CAAC−OSを有する酸化物半導体は、物理的性質が安定する。そのため、CAAC−OSを有する酸化物半導体は熱に強く、信頼性が高い。
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体と区別が付かない場合がある。
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。a−like OSは、鬆または低密度領域を有する。即ち、a−like OSは、nc−OSおよびCAAC−OSと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a−like OS、nc−OS、CAAC−OSのうち、二種以上を有していてもよい。
<酸化物半導体を有するトランジスタ>
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタは、酸化物406bの領域426aにおけるキャリア密度の低いことが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物406bの領域426aにおけるキャリア密度が8×1011/cm3未満、好ましくは1×1011/cm3未満、さらに好ましくは1×1010/cm3未満であり、1×10−9/cm3以上とすればよい。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物406bの領域426a中の不純物濃度を低減することが有効である。また、酸化物406bの領域426a中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
<不純物>
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物406bの領域426aにおけるシリコンや炭素の濃度(SIMSにより得られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物406bの領域426aにおいて、アルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、SIMSにより得られる酸化物406bの領域426a中のアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、酸化物406bの領域426aに窒素が含まれているトランジスタはノーマリーオン特性となりやすい。従って、酸化物406bの領域426aにおいて、窒素はできる限り低減されていることが好ましい、例えば、酸化物406bの領域426a中の窒素濃度は、SIMSにおいて、5×1019atoms/cm3未満、好ましくは5×1018atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、酸化物406bの領域426aに水素が多く含まれているトランジスタはノーマリーオン特性となりやすい。このため、酸化物406bの領域426a中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、SIMSにより得られる水素濃度を、1×1020atoms/cm3未満、好ましくは1×1019atoms/cm3未満、より好ましくは5×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3未満とする。
酸化物406bの領域426a中の不純物を十分に低減することで、トランジスタに安定した電気特性を付与することができる。
<半導体装置の作製方法>
次に、本発明に係るトランジスタ1000およびトランジスタ2000を有する半導体装置について、トランジスタ1000とトランジスタ2000を並行して形成する作製方法を図5から図11を用いて説明する。また、図5から図11において、各図の(A)および(C)は、図2にA1−A2の一点鎖線で示す部位に対応する断面図である。また、各図の(B)および(D)は、図2にA3−A4の一点鎖線で示す部位に対応する断面図である。
まず、基板(図示しない)を準備し、当該基板上に絶縁体400を成膜する。絶縁体400および絶縁体432の成膜は、スパッタリング法、化学気相成長(CVD:Chemical Vapor Deposition)法、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法、パルスレーザ堆積(PLD:Pulsed Laser Deposition)法またはALD法などを用いて行うことができる。
なお、CVD法は、プラズマを利用するプラズマCVD(PECVD:Plasma Enhanced CVD)法、熱を利用する熱CVD(TCVD:Thermal CVD)法、光を利用する光CVD(Photo CVD)法などに分類できる。さらに用いる原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(MOCVD:Metal Organic CVD)法に分けることができる。
プラズマCVD法は、比較的低温で高品質の膜が得られる。また、熱CVD法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子(トランジスタ、容量素子など)などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱CVD法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱CVD法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ALD法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ALD法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
CVD法およびALD法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ALD法は、比較的成膜速度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
CVD法およびALD法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、CVD法およびALD法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、CVD法およびALD法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
本実施の形態では、絶縁体400として、CVD法によって酸化窒化シリコンを成膜する。
次に絶縁体400上に絶縁体432を成膜する。本実施の形態では、絶縁体432として、スパッタリング法によって酸化アルミニウムを成膜する。また、絶縁体432は、多層構造としてもよい。例えばスパッタリング法によって酸化アルミニウムを成膜し、該酸化アルミニウム上にALD法によって酸化アルミニウムを成膜する構造としてもよい。または、ALD法によって酸化アルミニウムを成膜し、該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
次に絶縁体432上に絶縁体430を成膜する。絶縁体430の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。本実施の形態では、絶縁体430として、CVD法によって酸化シリコンを成膜する。
次に、絶縁体430に絶縁体432に達する溝を形成する。溝とは、たとえば穴や開口部なども含まれる。溝の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体432は、絶縁体430をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体430に酸化シリコン膜を用いた場合は、絶縁体432は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
溝の形成後に、導電体440a、導電体540a、および導電体441aとなる導電膜を成膜する。該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体440となる導電体の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
本実施の形態では、導電体440a、導電体540a、および導電体441aとなる導電膜として、スパッタリング法によって窒化タンタルまたは、窒化タンタルの上に窒化チタンを積層した膜を成膜する。導電体440a、導電体540a、および導電体441aとしてこのような金属窒化物を用いることにより、後述する導電体440b、導電体540b、および導電体441bで銅など拡散しやすい金属を用いても、当該金属が導電体440a、導電体540a、および導電体441aから外に拡散するのを防ぐことができる。
次に、導電体440a、導電体540a、および導電体441aとなる導電膜上に、導電体440b、導電体540b、および導電体441bとなる導電膜を成膜する。該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。本実施の形態では、導電体440b、導電体540b、および導電体441bとなる導電膜として、銅などの低抵抗導電性材料を成膜する。
次に、CMP処理を行うことで、導電体440a、導電体540a、および導電体441aとなる導電膜、ならびに導電体440b、導電体540b、および導電体441bとなる導電膜の絶縁体430より上の部分を除去する。その結果、溝のみに、導電体440a、導電体540a、および導電体441aとなる導電膜、ならびに導電体440b、導電体540b、および導電体441bとなる導電膜が残存する。これにより、上面が平坦な、導電体440aおよび導電体440bを含む導電体440、導電体540aおよび導電体540bを含む導電体540、ならびに導電体441aおよび導電体441bを含む導電体441を形成することができる(図5(A)および(B)参照。)。
例えば、デュアルダマシン法を用いて、導電体441と、導電体440および導電体540と、を並行して作製することができる。この場合、導電体440と導電体540を埋め込む溝を絶縁体430に形成する際に、導電体441を埋め込む溝を絶縁体400、絶縁体432、および絶縁体430に並行して形成することができる。
次に、導電体440、導電体540、導電体441、および絶縁体430上に絶縁体401を成膜する。絶縁体401の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。本実施の形態では、絶縁体401として、CVD法によって窒化シリコンを成膜する。このように、絶縁体401として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、導電体440bおよび導電体441bなどに銅など拡散しやすい金属を用いても、当該金属が絶縁体401より上の層に拡散するのを防ぐことができる。
次に絶縁体401上に絶縁体301を成膜する。絶縁体301の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。本実施の形態では、絶縁体301として、CVD法によって酸化シリコンを成膜する。
次に、絶縁体401および絶縁体301に、導電体440および導電体540に達する溝を形成する。溝とは、たとえば穴や開口部なども含まれる。溝の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。
溝の形成後に、導電体410aおよび導電体510aとなる導電膜を成膜する。導電体410aおよび導電体510aとなる導電膜は、酸素の透過を抑制する機能を有する導電性材料を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体410aとなる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
本実施の形態では、導電体410aおよび導電体510aとなる導電膜として、スパッタリング法によって窒化タンタルを成膜する。
次に、導電体410aおよび導電体510aとなる導電膜上に、導電体410bおよび導電体510bとなる導電膜を成膜する。該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
本実施の形態では、導電体410bおよび導電体510bとなる導電膜として、CVD法によって窒化チタンを成膜し、該窒化チタン上にCVD法によってタングステンを成膜する。
次に、CMP処理を行うことで、導電体410aおよび導電体510aとなる導電膜、ならびに導電体410bおよび導電体510bとなる導電膜の絶縁体301より上の部分を除去する。その結果、溝のみに、導電体410aおよび導電体510aとなる導電膜、ならびに導電体410bおよび導電体510bとなる導電膜が残存する。これにより、上面が平坦な、導電体410aおよび導電体410bを含む導電体410、ならびに導電体510aおよび導電体510bを含む導電体510を形成することができる(図5(A)および(B)参照。)。
次に、絶縁体301、導電体410、および導電体510上に絶縁体302を成膜する。絶縁体302の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
次に、絶縁体302上に絶縁体303を成膜する。絶縁体303の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
次に、絶縁体303上に絶縁体402を成膜する。絶縁体402の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる(図5(A)および(B)参照。)。
次に、第1の加熱処理を行うと好ましい。第1の加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下、さらに好ましくは320℃以上450℃以下で行えばよい。第1の加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気で行う。第1の加熱処理は減圧状態で行ってもよい。または、第1の加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。第1の加熱処理によって、絶縁体402に含まれる水素や水などの不純物を除去することなどができる。または、第1の加熱処理において、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にRF(Radio Frequency)を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にRFを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体402内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。尚、第1の加熱処理は行わなくても良い場合がある。
また、該加熱処理は、絶縁体302成膜後、絶縁体303の成膜後および絶縁体402の成膜後それぞれに行うこともできる。該加熱処理は、第1の加熱処理条件を用いることができるが、絶縁体302成膜後の加熱処理は、窒素を含む雰囲気中で行うことが好ましい。
本実施の形態では、第1の加熱処理として、絶縁体402成膜後に窒素雰囲気にて400℃の温度で1時間の処理を行なう。
次に、絶縁体402上に、酸化物406a、酸化物506a1、および酸化物506a2となる酸化膜と、酸化物406b、酸化物506b1、および酸化物506b2となる酸化膜と、を順に成膜する。なお、上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。この様に成膜することで、酸化物406a、酸化物506a1、および酸化物506a2となる酸化膜上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化物406a、酸化物506a1、および酸化物506a2となる酸化膜と、酸化物406b、酸化物506b1、および酸化物506b2となる酸化膜との界面近傍を清浄に保つことができる。
酸化物406a、酸化物506a1、および酸化物506a2となる酸化膜と、酸化物406b、酸化物506b1、および酸化物506b2となる酸化膜の成膜はスパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
例えば、酸化物406a、酸化物506a1、および酸化物506a2となる酸化膜と、酸化物406b、酸化物506b1、および酸化物506b2となる酸化膜の成膜をスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜の成膜をスパッタリング法によって成膜する場合は、上記のIn−M−Zn酸化物ターゲットを用いることができる。
特に、酸化物406a、酸化物506a1、および酸化物506a2となる酸化膜の成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体402に供給される場合がある。
なお、酸化物406a、酸化物506a1、および酸化物506a2となる酸化膜のスパッタリングガスに含まれる酸素の割合は70%以上、好ましくは80%以上、より好ましくは100%とすればよい。
また、酸化物406b、酸化物506b1、および酸化物506b2となる酸化膜をスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を1%以上30%以下、好ましくは5%以上20%以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られる。
酸化物406b、酸化物506b1、および酸化物506b2となる酸化膜に酸素欠乏型の酸化物半導体を用いる場合は、酸化物406a、酸化物506a1、および酸化物506a2となる酸化膜に過剰酸素を含む酸化膜を用いることが好ましい。また、酸化物406b、酸化物506b1、および酸化物506b2となる酸化膜の成膜後に酸素ドープ処理を行ってもよい。
本実施の形態では、酸化物406a、酸化物506a1、および酸化物506a2となる酸化膜として、スパッタリング法によって、In:Ga:Zn=1:3:4[原子数比]のターゲットを用いて成膜し、酸化物406b、酸化物506b1、および酸化物506b2となる酸化膜として、スパッタリング法によって、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて成膜する。
次に、第2の加熱処理を行ってもよい。第2の加熱処理は、第1の加熱処理条件を用いることができる。第2の加熱処理によって、酸化物406a、酸化物506a1、および酸化物506a2となる酸化膜、ならびに酸化物406b、酸化物506b1、および酸化物506b2となる酸化膜中の水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて400℃の温度で1時間の処理を行なった後に、連続して酸素雰囲気にて400℃の温度で1時間の処理を行う。
次に、酸化物406b、酸化物506b1、および酸化物506b2となる酸化膜上に導電体466、導電体566aおよび導電体566bとなる導電体を成膜する。導電体466、導電体566aおよび導電体566bとなる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
次に、酸化物406a、酸化物506a1、および酸化物506a2となる酸化膜、酸化物406b、酸化物506b1、および酸化物506b2となる酸化膜、ならびに導電体466、導電体566aおよび導電体566bとなる導電体を島状に加工して、酸化物406a、酸化物506a1、酸化物506a2、酸化物406b、酸化物506b1、酸化物506b2、導電体466、導電体566aおよび導電体566bを形成する(図5(C)および(D)参照。)。
ここで、酸化物406a、酸化物406bおよび導電体466は、少なくとも一部が導電体410と重なるように形成する。また、酸化物506a1、酸化物506b1および導電体566aと、酸化物506a2、酸化物506b2および導電体566bとの間の領域に、導電体510の少なくとも一部が重なるように、これらの酸化物および導電体を形成する。上記酸化膜および導電体を一括して加工することで、導電体466の側面および酸化物406bの側面は、酸化物406aの側面を含む面に含まれていることが好ましい。また、導電体566aの側面および酸化物506b1の側面は、酸化物506a1の側面を含む面に含まれていることが好ましい。また、導電体566bの側面および酸化物506b2の側面は、酸化物506a2の側面を含む面に含まれていることが好ましい。上記酸化膜および導電体の加工はリソグラフィー法を用いて行えばよい。また、該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、KrFエキシマレーザ光、ArFエキシマレーザ光、EUV(Extreme Ultraviolet)光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体(例えば水)を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、酸化物406b、酸化物506b1、および酸化物506b2となる酸化膜上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。酸化物406a、酸化物506a1、および酸化物506a2となる酸化膜、ならびに酸化物406b、酸化物506b1、および酸化物506b2となる酸化膜のエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。上記酸化膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
本実施例では、導電体466、導電体566aおよび導電体566bとなる導電体を上述のハードマスクとして用いる。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ(CCP:Capacitively Coupled Plasma)エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ(ICP:Inductively Coupled Plasma)エッチング装置などを用いることができる。
なお、上記酸化膜の加工において、酸化物406a、酸化物406bおよび導電体466と、酸化物506a1、酸化物506b1および導電体566a1と、酸化物506a2酸化物506b2および導電体566bと、の断面形状をテーパー形状にしてもよい。該テーパー角度は、基板底面と平行な面に対して、30度以上75度未満程度にする。このようなテーパー角度を有することによって、以降の成膜工程における膜の被覆性が向上する。ドライエッチング法による加工はテーパー形状の加工に適している。
これまでのドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物406a、酸化物506a1、酸化物506a、酸化物406b、酸化物506b1、酸化物506b2、導電体466、導電体466aおよび導電体566bなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理または、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
ウェット洗浄としては、シュウ酸、リン酸またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、純水または炭酸水を用いた超音波洗浄を行う。
次に、第3の加熱処理を行っても良い。加熱処理の条件は、上述の第1の加熱処理の条件を用いることができる。なお、第3の加熱処理は行わなくてもよい場合がある。本実施の形態では、第3の加熱処理は行わない。
次に、絶縁体402、酸化物406a、酸化物506a1、酸化物506a、酸化物406b、酸化物506b1、酸化物506b2、導電体466、導電体466aおよび導電体566b上に、酸化膜406Cを成膜する(図6(A)および(B)参照。)。酸化膜406Cの成膜はスパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
酸化膜406Cは、酸化物506cとなる酸化膜である。よって、酸化物506cに求める特性に合わせて、酸化物406a、酸化物506a1、および酸化物506a2となる酸化膜と同様の成膜方法、または酸化物406b、酸化物506b1、および酸化物506b2となる酸化膜と同様の成膜方法を用いて、酸化膜406Cを成膜すればよい。本実施の形態では、酸化膜406Cとして、スパッタリング法によって、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて成膜する。
次に、酸化膜406Cの一部および導電体446を除去して、酸化物406cを形成する。ここで、酸化物506cは、酸化物506a1、酸化物506b1、酸化物506a2、および酸化物506b2を覆って形成することが好ましい。酸化膜406Cの加工はリソグラフィー法を用いて行えばよい。また、該加工はドライエッチング法やウェットエッチング法を用いることができる(図6(A)および(B)参照。)。
次に、絶縁体402、酸化物406および酸化物506cの上に、絶縁体412および絶縁体512となる絶縁膜、導電体404aおよび導電体504aとなる導電膜、導電体404bおよび導電体504bとなる導電膜、ならびに絶縁体419および絶縁体519となる絶縁膜、を順に成膜する。
絶縁体412および絶縁体512となる絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
なお、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させ、該酸素プラズマに絶縁体412および絶縁体512となる絶縁膜を曝すことで、絶縁体412および絶縁体512並びに酸化物406及び酸化物506へ酸素を導入することができる。また、のちの工程において、絶縁体418および絶縁体518が形成されたのち、加熱処理を行うことで、絶縁体412および絶縁体512に含まれる酸素を選択的に酸化物406及び酸化物506へ拡散させ、酸化物406及び酸化物506の酸素欠損を低減することができる。
ここで、第4の加熱処理を行うことができる。加熱処理は、第1の加熱処理条件を用いることができる。該加熱処理によって、絶縁体412および絶縁体512となる絶縁膜中の水分濃度および水素濃度を低減させることができる。なお、第4の加熱処理は行わなくてもよい場合がある。
導電体404aおよび導電体504aとなる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。該導電膜として上記の導電体404aなどとして用いることができる導電性酸化物を、スパッタリング法を用いて酸素を含む雰囲気で成膜することで、絶縁体412および絶縁体512に酸素を添加し、酸化物406bおよび酸化物506cに酸素を供給することが可能となる。
導電体404bおよび導電体504bとなる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。該導電膜の成膜をスパッタリング法で行うことで、導電体404aおよび導電体504aとなる導電膜の電気抵抗値を低下させて導電体とすることができる。これをOC(Oxide Conductor)電極と呼ぶことができる。該OC電極上の導電体上に、さらに導電体をスパッタリング法などによって成膜してもよい。
ここで、第5の加熱処理を行うことができる。加熱処理は、第1の加熱処理条件を用いることができる。なお、第5の加熱処理は行わなくてもよい場合がある。本実施の形態では、窒素雰囲気にて400℃の温度で1時間の処理を行う。
絶縁体419および絶縁体519となる絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができ、特にALD法を用いて成膜することが好ましい。絶縁体419および絶縁体519となる絶縁膜を、ALD法を用いて成膜することで、膜厚を1nm以上20nm以下程度、好ましくは5nm以上10nm以下程度にすることができる。ここで、上記絶縁膜の膜厚は、絶縁体418および絶縁体518となる絶縁膜の膜厚より厚くすることが好ましい。これにより、後の工程で絶縁体418および絶縁体518を形成する際、導電体404の上に絶縁体419を、導電体504の上に絶縁体519を、残存させやすくなる。
次に、絶縁体412および絶縁体512となる絶縁膜、導電体404aおよび導電体504aとなる導電膜、導電体404bおよび導電体504bとなる導電膜、ならびに絶縁体419および絶縁体519となる絶縁膜を、エッチングして、絶縁体412、絶縁体512、導電体404a、導電体504a、導電体404b、導電体504b、絶縁体419、および絶縁体519を形成する(図7(A)および(B)参照。)。
絶縁体412、導電体404a、導電体404b、および絶縁体419は、少なくとも一部が、導電体410および酸化物406と重なるように形成する。また、絶縁体512、導電体504a、導電体504b、および絶縁体519は、少なくとも一部が、導電体510および酸化物506と重なるように形成する。上記絶縁膜の加工はリソグラフィー法を用いて行えばよい。
ここで、上面から、基板に対して垂直に見た際の絶縁体412の側面の位置は、絶縁体419、導電体404a、及び導電体404bの側面の位置と、略一致することが好ましい。また、上面から、基板に対して垂直に見た際の絶縁体512の側面の位置は、絶縁体519、導電体504a、及び導電体504bの側面の位置と、略一致することが好ましい。
ここで、絶縁体412、導電体404a、導電体404b、および絶縁体419の断面形状、ならびに絶縁体512、導電体504a、導電体504b、および絶縁体519の断面形状が、可能な限りテーパー形状を有しないことが好ましい。これにより、後の工程で絶縁体418および絶縁体518を形成する際、絶縁体418および絶縁体518を残存させやすくなる。
また、該エッチングにより、酸化物406bの絶縁体412と重ならない領域の上部がエッチングされる場合がある。この場合、酸化物406bの絶縁体412と重なる領域の膜厚が、絶縁体412と重ならない領域の膜厚より厚くなる。また、酸化物506cの絶縁体512と重ならない領域についても同様である。
次に、絶縁体402、酸化物406、絶縁体412、導電体404、絶縁体419、酸化物506、絶縁体512、導電体504、および絶縁体519を覆って、ALD法を用いて、絶縁体418および絶縁体518となる絶縁膜を成膜する。該絶縁膜を、ALD法を用いて成膜することで、膜厚を1nm以上20nm以下程度、好ましくは1nm以上3nm以下程度、例えば1nm程度にすることができる。さらに、該絶縁膜を、ALD法を用いて成膜することで、絶縁体412、導電体404、および絶縁体419からなる構造体のアスペクト比が非常に大きくても、該構造体の上面および側面に、ピンホールが少なく、かつ膜厚が均一な絶縁膜を成膜することができる。本実施の形態では、該絶縁膜として、ALD法によって酸化アルミニウムを成膜する。
次に、絶縁体418および絶縁体518となる絶縁膜に異方性のエッチング処理を行って、絶縁体412、導電体404、および絶縁体419の側面に接して、絶縁体418を形成し、絶縁体512、導電体504、および絶縁体519の側面に接して、絶縁体518を形成する(図7(C)および(D)参照。)。異方性のエッチング処理としては、ドライエッチング処理を行うことが好ましい。これにより、基板面に略平行な面に成膜された該絶縁膜を除去して、絶縁体418および絶縁体518を自己整合的に形成することができる。
ここで、絶縁体419および絶縁体519の膜厚を絶縁体418および絶縁体518となる絶縁膜の膜厚より厚くしておくことで、絶縁体419および絶縁体418の上部、ならびに絶縁体519および絶縁体518の上部が除去されても、絶縁体419、絶縁体418、絶縁体519、および絶縁体518を残存させることができる。また、酸化物406および酸化物506の端部をテーパー形状にしておくと、酸化物406の側面および酸化物506の側面に接して成膜された絶縁体418および絶縁体518となる絶縁膜を除去するための時間が短縮され、より容易に絶縁体418および絶縁体518を形成することができる。
また、酸化物406および/または酸化物506の側面に接して絶縁体が残存する場合もある。当該絶縁体を酸化物406および/または酸化物506の側面に接して設けることで酸化物406および/または酸化物506に混入する水または水素などの不純物を低減し、酸化物406および/または酸化物506から酸素が外方拡散するのを防ぐことができる場合がある。
次に、絶縁体412、導電体404、絶縁体418、絶縁体419、絶縁体512、導電体504、絶縁体518、および絶縁体519をマスクとして、酸化物406および酸化物506にプラズマ422による処理を行う(図8(A)および(B)参照)。プラズマ処理は、上述の酸素欠損を形成する元素、または酸素欠損に捕獲される元素を含む雰囲気などで行えばよい。例えば、アルゴンガスと窒素ガスを用いてプラズマ処理を行えばよい。
また、上記プラズマ処理の代わりにドーパントを添加してもよい。ドーパントの添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加することができる。また、原子または分子のクラスターを生成してイオン化するイオンドーピング法を用いてもよい。なお、ドーパントを、イオン、ドナー、アクセプター、不純物または元素などと言い換えてもよい。
ドーパントとしては、上述の酸素欠損を形成する元素、または酸素欠損に捕獲される元素などを用いればよい。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
また、上記の通り、酸化物406および酸化物506は、インジウムの含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。よって、ドーパントとして酸化物406のキャリア密度を向上させるインジウムなどの金属元素を用いることができる。ここで、インジウムが、酸化物406a、酸化物506a1、および酸化物506a2に濃度のピークを持つように、ドーパントを添加することが好ましい。
このようにしてインジウムを添加し、酸化物406aの領域426bおよび領域426cにおける、元素Mに対するインジウムの原子数比が、酸化物406bの元素Mに対するインジウムの原子数比と同程度になることが好ましい。言い換えると、酸化物406aは、領域426bおよび領域426cにおける元素Mに対するインジウムの原子数比が、領域426aにおける元素Mに対するインジウムの原子数比より大きくなることが好ましい。
このようにインジウムを添加することにより、トランジスタ1000の作製工程において、酸化物406bの膜厚が薄くなり、酸化物406bの電気抵抗が大きくなった場合でも、領域426bおよび領域426cにおいて、酸化物406aが十分低抵抗化されており、酸化物406の領域426bおよび領域426cはソース領域およびドレイン領域として機能させることができる。
次に、絶縁体402、酸化物406、絶縁体418、絶縁体419、絶縁体502、酸化物506、絶縁体518、および絶縁体519を覆って、絶縁体409を成膜する(図8(C)および(D)参照。)。絶縁体409の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
絶縁体409の成膜は、窒素または水素の少なくとも一方を含む雰囲気で行うことが好ましい。このような雰囲気で成膜を行うことで、酸化物406bおよび酸化物406cの絶縁体412と重ならない領域を中心に、酸素欠損を形成し、当該酸素欠損と窒素または水素などの不純物元素を結合させて、キャリア密度を高くすることができる。このようにして、低抵抗化された、領域426b及び領域426cを形成することができる。また、酸化物506bおよび酸化物506cの絶縁体512と重ならない領域近傍も同様に、キャリア密度を高くし、低抵抗化することができる。絶縁体409として、例えばCVD法を用いて、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンを用いることができる。本実施の形態では、絶縁体409として、窒化酸化シリコンを用いる。
このように、本実施の形態に示す半導体装置の作製方法では、チャネル長が10nmから30nm程度に微細化されたトランジスタでも、絶縁体409の成膜により、ソース領域およびドレイン領域を自己整合的に形成することができる。よって、微細化または高集積化された半導体装置も、歩留まり良く製造することができる。
ここで、導電体404および絶縁体412の上面および側面を、絶縁体419および絶縁体418で覆っておくことで、窒素または水素などの不純物元素が導電体404および絶縁体412に混入することを防ぐことができる。これにより、窒素または水素などの不純物元素が、導電体404および絶縁体412を通って、トランジスタ1000のチャネル形成領域として機能する領域426aに混入することを防ぐことができる。また、同様に、導電体504および絶縁体512の上面および側面を、絶縁体519および絶縁体518で覆っておくことで、トランジスタ2000のチャネル形成領域として機能する部分に混入することを防ぐことができる。以上により、良好な電気特性を有するトランジスタ1000およびトランジスタ2000を提供することができる。
また、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を絶縁体409として用いることが好ましい。領域426bおよび領域426cの上にこのような絶縁体を設けることにより、水または水素などの不純物、または酸素が領域426bおよび領域426cに混入して、キャリア密度が変化することを防ぐことができる。
なお、上記において、プラズマ422による処理と、絶縁体419の成膜と、を用いて、領域426bおよび領域426cなどを形成したが、本実施の形態はこれに限られるものではない。例えば、いずれか一方のみを用いて、領域426bおよび領域426cなどを形成してもよい。
次に、絶縁体409の上に、絶縁膜415Aを成膜する(図9(A)および(B)参照。)。絶縁膜415Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法(インクジェット法など)、印刷法(スクリーン印刷、オフセット印刷など)、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。本実施の形態では、絶縁膜415Aとして、酸化窒化シリコンを用いる。
次に、絶縁膜415Aの一部を除去して、絶縁体415を形成する(図9(C)および(D)参照。)。絶縁体415は、上面が平坦性を有するように形成することが好ましい。例えば、絶縁体415は、絶縁膜415Aとして成膜した直後に上面が平坦性を有していてもよい。または、例えば、絶縁体415は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、CMP処理、ドライエッチング処理などがある。本実施の形態では、平坦化処理として、CMP処理を用いる。ただし、絶縁体415の上面は必ずしも平坦性を有さなくてもよい。
次に、絶縁体415および絶縁体409に、酸化物406の領域426bに達する開口と、酸化物406の領域426cに達する開口と、酸化物506cの酸化物506b1と重なる部分に達する開口と、酸化物506cの酸化物506b2と重なる部分に達する開口と、を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。ここで、導電体451a、導電体451bが酸化物406の側面に接して設けられるように、酸化物406に達する開口において、酸化物406の側面が露出するように、当該開口を形成する。また、導電体551a、導電体551bが酸化物506の側面に接して設けられるように、酸化物506に達する開口において、酸化物506の側面が露出するように、当該開口を形成する。
次に、導電体451a、導電体451b、導電体551a、および導電体551bとなる導電膜を成膜する。該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
次に、CMP処理を行うことで、導電体451a、導電体451b、導電体551a、および導電体551bとなる導電膜の絶縁体415より上の部分を除去する。その結果、上記開口のみに、該導電膜が残存することで上面が平坦な導電体451a、導電体451b、導電体551a、および導電体551bを形成することができる。
次に、導電膜を成膜して、当該導電膜をフォトリソグラフィー法を用いて加工して、導電体452a、導電体452b、導電体552aおよび導電体552bを形成する(図10(C)および(D)参照。)。該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。また、導電体452a、導電体452b、導電体552aおよび導電体552bは、導電体440などと同様に、絶縁体に埋め込むように形成してもよい。
次に、絶縁体415、導電体452a、導電体452b、導電体552aおよび導電体552bの上に絶縁体411を成膜する(図11(A)および(B)参照。)。絶縁膜411の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。本実施の形態では、絶縁体411として、ALD法で成膜した酸化アルミニウムとCVD法で成膜した酸化窒化シリコンの積層膜を用いる。
次に、絶縁体411の上に、導電膜を成膜して、当該導電膜をフォトリソグラフィー法を用いて加工して、導電体454を形成する。該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。また、導電体454は、導電体440などと同様に、絶縁体に埋め込むように形成してもよい。
次に、絶縁体411および導電体454の上に、絶縁体420を成膜する(図11(C)および(D)参照。)。絶縁体420の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法(インクジェット法など)、印刷法(スクリーン印刷、オフセット印刷など)、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。なお、絶縁体420の上面は、CMP処理などを用いて平坦化されることが好ましい。
以上により、トランジスタ1000、トランジスタ2000および容量素子1500を有する半導体装置を作製することができる(図1参照。)。図5乃至図11に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ1000とトランジスタ2000を並行して作製することができるので、該半導体装置の生産性の向上を図ることができる。
以上のように、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きいトランジスタを提供することができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、半導体装置の一形態を、図14および図15を用いて説明する。
[記憶装置]
図14に示す半導体装置は、トランジスタ300と、トランジスタ200、トランジスタ345および容量素子100を有している。
トランジスタ200は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタであり、上記実施の形態に示すトランジスタを用いることができる。上記実施の形態に示すトランジスタは、微細化しても歩留まり良く形成できるので、トランジスタ200の微細化を図ることができる。このようなトランジスタを記憶装置に用いることで、記憶装置の微細化または高集積化を図ることができる。上記実施の形態に示すトランジスタは、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
図14において、配線3001はトランジスタ300のソースと電気的に接続され、配線3002はトランジスタ300のドレインと電気的に接続されている。また、配線3003はトランジスタ200のソースおよびドレインの一方と電気的に接続され、配線3004はトランジスタ200の第1のゲートと電気的に接続され、配線3006はトランジスタ200の第2のゲートと電気的に接続されている。そして、トランジスタ300のゲート、およびトランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電気的に接続され、配線3005は容量素子100の電極の他方と電気的に接続されている。
図14において、配線3001はトランジスタ300のソースと電気的に接続され、配線3002はトランジスタ300のドレインと電気的に接続されている。また、配線3003はトランジスタ200のソースおよびドレインの一方と電気的に接続され、配線3004はトランジスタ200のゲートと電気的に接続され、配線3006はトランジスタ200のバックゲートと電気的に接続されている。そして、トランジスタ300のゲート、およびトランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電気的に接続され、配線3005は容量素子100の電極の他方と電気的に接続されている。配線3007はトランジスタ345のソースと電気的に接続され、配線3008はトランジスタ345のゲートと電気的に接続され、配線3009はトランジスタ345のバックゲートと電気的に接続され、配線3010はトランジスタ345のドレインと電気的に接続されている。ここで、配線3006、配線3007、配線3008、及び配線3009が電気的に接続されている。
先の実施の形態の図13におけるトランジスタ1000、トランジスタ2000および容量素子1500は、それぞれ、トランジスタ200、トランジスタ345および容量素子100に相当する。また、図13における配線1605、配線1606、配線1607、及び配線1608は、それぞれ、配線3006、配線3007、配線3008、及び配線3009に相当する。
図14に示す半導体装置は、トランジスタ300のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
また、図14に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。なお、1個のトランジスタ345は、複数のトランジスタ200のバックゲート電圧を制御することができる。そのため、トランジスタ345は、トランジスタ200よりも、少ない個数を設けるとよい。
情報の書き込みおよび保持について説明する。まず、第4の配線3004の電位を、トランジスタ200が導通状態となる電位にして、トランジスタ200を導通状態とする。これにより、第3の配線3003の電位が、トランジスタ300のゲート、および容量素子100の電極の一方と電気的に接続するノードFGに与えられる。即ち、トランジスタ300のゲートには、所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル電荷という。)のどちらかが与えられるものとする。その後、第4の配線3004の電位を、トランジスタ200が非導通状態となる電位にして、トランジスタ200を非導通状態とすることにより、ノードFGに電荷が保持される(保持)。
トランジスタ200のオフ電流が小さい場合、ノードFGの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。第1の配線3001に所定の電位(定電位)を与えた状態で、第5の配線3005に適切な電位(読み出し電位)を与えると、第2の配線3002は、ノードFGに保持された電荷量に応じた電位をとる。これは、トランジスタ300をnチャネル型とすると、トランジスタ300のゲートにHighレベル電荷が与えられている場合の見かけ上のしきい値電圧Vth_Hは、トランジスタ300のゲートにLowレベル電荷が与えられている場合の見かけ上のしきい値電圧Vth_Lより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ300を「導通状態」とするために必要な第5の配線3005の電位をいうものとする。したがって、第5の配線3005の電位をVth_HとVth_Lの間の電位V0とすることにより、ノードFGに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードFGにHighレベル電荷が与えられていた場合には、第5の配線3005の電位がV0(>Vth_H)となれば、トランジスタ300は「導通状態」となる。一方、ノードFGにLowレベル電荷が与えられていた場合には、第5の配線3005の電位がV0(<Vth_L)となっても、トランジスタ300は「非導通状態」のままである。このため、第2の配線3002の電位を判別することで、ノードFGに保持されている情報を読み出すことができる。
<記憶装置の構造>
本発明の一態様の記憶装置は、図14に示すようにトランジスタ300、トランジスタ200、トランジスタ345および容量素子100を有する。トランジスタ200およびトランジスタ345はトランジスタ300の上方に設けられ、容量素子100はトランジスタ300、トランジスタ200およびトランジスタ345の上方に設けられている。
トランジスタ300は、基板311上に設けられ、導電体316、絶縁体315、基板311の一部からなる半導体領域313、およびソース領域またはドレイン領域として機能する低抵抗領域314a、および低抵抗領域314bを有する。
トランジスタ300は、pチャネル型、あるいはnチャネル型のいずれでもよい。
半導体領域313のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域314a、および低抵抗領域314bなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ge(ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAs(ガリウムヒ素)、GaAlAs(ガリウムアルミニウムヒ素)などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはGaAsとGaAlAs等を用いることで、トランジスタ300をHEMT(High Electron Mobility Transistor)としてもよい。
低抵抗領域314a、および低抵抗領域314bは、半導体領域313に適用される半導体材料に加え、ヒ素、リンなどのn型の導電性を付与する元素、またはホウ素などのp型の導電性を付与する元素を含む。
ゲート電極として機能する導電体316は、ヒ素、リンなどのn型の導電性を付与する元素、もしくはホウ素などのp型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図14に示すトランジスタ300は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ300を覆って、絶縁体320、絶縁体322、絶縁体324、および絶縁体326が順に積層して設けられている。
絶縁体320、絶縁体322、絶縁体324、および絶縁体326として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体322は、その下方に設けられるトランジスタ300などによって生じる段差を平坦化する平坦化膜として機能を有していてもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨(CMP)法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体324には、基板311、またはトランジスタ300などから、トランジスタ200が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ200等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ200と、トランジスタ300およびトランジスタ345との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法(TDS)などを用いて分析することができる。例えば、絶縁体324の水素の脱離量は、TDS分析において、50℃から500℃の範囲において、水素原子に換算した脱離量が、絶縁体324の面積当たりに換算して、10×1015atoms/cm2以下、好ましくは5×1015atoms/cm2以下であればよい。
なお、絶縁体326は、絶縁体324よりも誘電率が低いことが好ましい。例えば、絶縁体326の比誘電率は4未満が好ましく、3未満がより好ましい。また例えば、絶縁体324の比誘電率は、絶縁体326の比誘電率の0.7倍以下が好ましく、0.6倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体320、絶縁体322、絶縁体324、および絶縁体326には容量素子100、またはトランジスタ200と電気的に接続する導電体328、および導電体330等が埋め込まれている。なお、導電体328、および導電体330はプラグ、または配線として機能を有する。また、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線(導電体328、および導電体330等)の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体326、および導電体330上に、配線層を設けてもよい。例えば、図14において、絶縁体350、絶縁体352、及び絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、及び絶縁体354には、導電体356が形成されている。導電体356は、プラグ、または配線として機能を有する。なお導電体356は、導電体328、および導電体330と同様の材料を用いて設けることができる。
なお、例えば、絶縁体350は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体356は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体350が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300と、トランジスタ200およびトランジスタ345と、は、バリア層により分離することができ、トランジスタ300からトランジスタ200およびトランジスタ345への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ300からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体350と接する構造であることが好ましい。
絶縁体354、および導電体356上に、配線層を設けてもよい。例えば、図14において、絶縁体354上には、絶縁体210、絶縁体212、絶縁体214、および絶縁体216が、順に積層して設けられている。絶縁体210、絶縁体212、絶縁体214、および絶縁体216のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体210、および絶縁体214には、例えば、基板311、またはトランジスタ300を設ける領域などから、トランジスタ200またはトランジスタ345を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体324と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ200等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ200と、トランジスタ300およびトランジスタ345との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体210、および絶縁体214には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ200およびトランジスタ345への混入を防止することができる。また、トランジスタ200およびトランジスタ345を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ200およびトランジスタ345に対する保護膜として用いることに適している。
また、例えば、絶縁体212、および絶縁体216には、絶縁体320と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体212、および絶縁体216として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体210、絶縁体212、絶縁体214、および絶縁体216には、導電体218、及びトランジスタ200を構成する導電体およびトランジスタ345を構成する導電体等が埋め込まれている。なお、導電体218は、容量素子100、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。導電体218は、導電体328、および導電体330と同様の材料を用いて設けることができる。
特に、絶縁体210、および絶縁体214と接する領域の導電体218は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ300と、トランジスタ200およびトランジスタ345と、は、酸素、水素、および水に対するバリア性を有する層で、完全により分離することができ、トランジスタ300からトランジスタ200およびトランジスタ345への水素の拡散を抑制することができる。
絶縁体216の上方には、トランジスタ200およびトランジスタ345が設けられている。なお、トランジスタ200およびトランジスタ345としては、先の実施の形態で説明した半導体装置が有するトランジスタを用いればよい。例えば、トランジスタ200としては、トランジスタ1000、トランジスタ345としては、トランジスタ2000を用いることができる。図14では、トランジスタ200としてトランジスタ1000を用い、トランジスタ345としてトランジスタ2000を用いる例を示している。また、図14に示すトランジスタ200およびトランジスタ345は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
また、絶縁体216上および導電体218上には、絶縁体230および絶縁体232が順に積層して設けられている。絶縁体230、および絶縁体232のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体230、および絶縁体232には、例えば、基板311、またはトランジスタ300を設ける領域などから、トランジスタ200またはトランジスタ345を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体324と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ200等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ200と、トランジスタ300およびトランジスタ345との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、絶縁体230、および絶縁体232には、導電体219が埋め込まれている。なお、導電体219は、トランジスタ200のバックゲート電極およびトランジスタ345のバックゲート電極と電気的に接続するプラグとしての機能を有し、容量素子100、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。導電体219は、導電体328、および導電体330と同様の材料を用いて設けることができる。
トランジスタ200のバックゲート電極およびトランジスタ345のバックゲート電極と、トランジスタ200のトップゲート電極およびトランジスタ345のトップゲート電極と、の間に絶縁体230および絶縁体232を設けることで、トランジスタ200のトップゲート電極およびトランジスタ345のトップゲート電極と、の寄生容量を低減することができる。
トランジスタ200およびトランジスタ345の上方には、絶縁体280を設ける。絶縁体280には、過剰酸素領域が形成されていることが好ましい。特に、トランジスタ200およびトランジスタ345に酸化物半導体を用いる場合、トランジスタ200およびトランジスタ345近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ200およびトランジスタ345が有する酸化物の酸素欠損を低減することで、信頼性を向上させることができる。また、トランジスタ200およびトランジスタ345を覆う絶縁体280は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm3以上、好ましくは3.0×1020atoms/cm3以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
絶縁体280上には、絶縁体282が設けられている。絶縁体282は、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体282には、絶縁体214と同様の材料を用いることができる。例えば、絶縁体282には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ200およびトランジスタ345への混入を防止することができる。また、トランジスタ200およびトランジスタ345を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ200およびトランジスタ345に対する保護膜として用いることに適している。
なお、トランジスタ200としてトランジスタ1000を設ける場合およびトランジスタ345としてトランジスタ2000を設ける場合、絶縁体214は絶縁体432に、導電体218は導電体440に、絶縁体216は絶縁体430に、絶縁体230は絶縁体401に、絶縁体232は絶縁体301に、絶縁体220は絶縁体302に、絶縁体222は絶縁体303に、絶縁体224は絶縁体402に、絶縁体225は絶縁体409に、絶縁体280は絶縁体415に対応する。よって、先の実施の形態に示す対応する構成の記載を参酌することができる。
また、絶縁体282上には、絶縁体286が設けられている。絶縁体286は、絶縁体320と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体286として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体220、絶縁体222、絶縁体224、絶縁体280絶縁体282、および絶縁体286には、導電体246、および導電体248等が埋め込まれている。
導電体246、および導電体248は、容量素子100、トランジスタ200、トランジスタ345、またはトランジスタ300と電気的に接続するプラグ、または配線として機能を有する。導電体246、および導電体248は、導電体328、および導電体330と同様の材料を用いて設けることができる。
続いて、トランジスタ200の上方およびトランジスタ345の上方には、容量素子100が設けられている。容量素子100は、導電体110と、導電体120、および絶縁体130とを有する。
また、導電体246、および導電体248上に、導電体112を設けてもよい。導電体112は、容量素子100、トランジスタ200、トランジスタ345またはトランジスタ300と電気的に接続するプラグ、または配線として機能を有する。導電体110は、容量素子100の電極として機能を有する。なお、導電体112、および導電体110は、同時に形成することができる。
導電体112、および導電体110には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化タンタル、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図14では、導電体112、および導電体110は単層構造を示したが、当該構成に限定されず、2層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
また、導電体112、および導電体110上に、容量素子100の誘電体として、絶縁体130を設ける。絶縁体130は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
例えば、絶縁体130には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。当該構成により、容量素子100は、絶縁体130を有することで、絶縁耐力が向上し、容量素子100の静電破壊を抑制することができる。
絶縁体130上に、導電体110と重畳するように、導電体120を設ける。なお、導電体120は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるCu(銅)やAl(アルミニウム)等を用いればよい。
導電体120、および絶縁体130上には、絶縁体150が設けられている。絶縁体150は、絶縁体320と同様の材料を用いて設けることができる。また、絶縁体150は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
また、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン(スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある)について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝(ダイシングライン)を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断(分割)する場合がある。例えば、図14に示す構造500は、ダイシングライン近傍の断面図を示している。
例えば、構造500に示すように、トランジスタ200、またはトランジスタ345を有するメモリセルの外縁に設けられるダイシングラインと重なる領域近傍において、絶縁体280、絶縁体225、絶縁体224、絶縁体222、絶縁体220、絶縁体232、絶縁体230及び絶縁体216に開口を設ける。また、絶縁体280、絶縁体225、絶縁体224、絶縁体222、絶縁体220、絶縁体232、絶縁体230及び絶縁体216の側面を覆うように、絶縁体282を設ける。
つまり、該開口部において絶縁体214と、絶縁体282とが接する。このとき、絶縁体214と、絶縁体282と、を同材料及び同方法を用いて形成することで、密着性を高めることができる。例えば、酸化アルミニウムを用いることができる。
当該構造により、絶縁体214と、絶縁体282で、絶縁体280、トランジスタ200、およびトランジスタ345を包み込むことができる。絶縁体210、絶縁体222、絶縁体282は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された基板を複数有する回路領域ごとに、分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ200、またはトランジスタ345に拡散することを防ぐことができる。
また、当該構造により、絶縁体280の過剰酸素が絶縁体282、および絶縁体222の外部に拡散することを防ぐことができる。従って、絶縁体280の過剰酸素は、効率的にトランジスタ200、またはトランジスタ345におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ200、またはトランジスタ345におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ200、またはトランジスタ345におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ200、またはトランジスタ345の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、消費電力を低減することができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。または、微細化または高集積化された半導体装置を生産性良く提供することができる。
<メモリセルアレイの構造>
次に、本実施の形態のメモリセルアレイの一例を、図15に示す。図14に示す記憶装置をメモリセルとして、マトリクス状に配置することで、メモリセルアレイを構成することができる。なお、図15には、図14に示すトランジスタ345は省略する。図15は、図14に示す記憶装置を、マトリクス状に配置した場合における、行の一部を抜き出した断面図である。
また、図15は図14と、トランジスタ300の構成が異なる。図15に示すトランジスタ300はチャネルが形成される半導体領域313(基板311の一部)が凸形状を有する。また、半導体領域313の側面および上面を、絶縁体315を介して、導電体316が覆うように設けられている。なお、導電体316は仕事関数を調整する材料を用いてもよい。このようなトランジスタ300は半導体基板の凸部を利用していることからFIN型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、SOI基板を加工して凸形状を有する半導体膜を形成してもよい。
図15に示す記憶装置では、メモリセル600aとメモリセル600bが隣接して配置されている。メモリセル600aおよびメモリセル600bは、トランジスタ300、トランジスタ200、および容量素子100を有し、配線3001、配線3002、配線3003、配線3004、配線3005、および配線3006と電気的に接続される。また、メモリセル600aおよびメモリセル600bにおいても、同様にトランジスタ300のゲートと、容量素子100の電極の一方と、が電気的に接続するノードを、ノードFGとする。なお、配線3002は隣接するメモリセル600aとメモリセル600bで共通の配線である。
メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、メモリセルアレイがNOR型の構成の場合、情報を読み出さないメモリセルのトランジスタ300を非導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードFGに与えられた電荷によらずトランジスタ300が「非導通状態」となるような電位、つまり、Vth_Hより低い電位を、情報を読み出さないメモリセルと接続される第5の配線3005に与えればよい。または、例えば、メモリセルアレイがNAND型の構成の場合、情報を読み出さないメモリセルのトランジスタ300を導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードFGに与えられた電荷によらずトランジスタ300が「導通状態」となるような電位、つまり、Vth_Lより高い電位を、情報を読み出さないメモリセルと接続される第5の配線3005に与えればよい。
本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、消費電力を低減することができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。または、微細化または高集積化された半導体装置を生産性良く提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、表示コントローラIC、およびソースドライバICなどに用いることができる、本発明の一態様に係る半導体装置を含むフレームメモリについて説明する。
フレームメモリには、例えば、1T(トランジスタ)1C(容量)型のメモリセルを備えたDRAM(ダイナミックランダムアクセスメモリ)を適用することができる。また、メモリセルにOSトランジスタが用いられるメモリ装置(以下、「OSメモリ」と呼ぶ。)を用いることができる。ここでは、OSメモリの一例として、1T1C型のメモリセルを有するRAMについて説明する。ここでは、このようなRAMを、「DOSRAM(Dynamic Oxide Semiconductor RAM、ドスラム)」と呼ぶこととする。図16に、DOSRAMの構成例を示す。
<<DOSRAM1400>>
DOSRAM1400は、コントローラ1405、行回路1410、列回路1415、メモリセルおよびセンスアンプアレイ1420(以下、「MC−SAアレイ1420」と呼ぶ。)を有する。
行回路1410はデコーダ1411、ワード線ドライバ回路1412、列セレクタ1413、センスアンプドライバ回路1414を有する。列回路1415はグローバルセンスアンプアレイ1416、入出力回路1417を有する。グローバルセンスアンプアレイ1416は複数のグローバルセンスアンプ1447を有する。MC−SAアレイ1420はメモリセルアレイ1422、センスアンプアレイ1423、グローバルビット線GBLL、GBLRを有する。
(MC−SAアレイ1420)
MC−SAアレイ1420は、メモリセルアレイ1422をセンスアンプアレイ1423上に積層した積層構造をもつ。グローバルビット線GBLL、GBLRはメモリセルアレイ1422上に積層されている。DOSRAM1400では、ビット線の構造に、ローカルビット線とグローバルビット線とで階層化された階層ビット線構造が採用されている。
メモリセルアレイ1422は、N個(Nは2以上の整数)のローカルメモリセルアレイ1425<0>―425<N−1>を有する。図17(A)にローカルメモリセルアレイ1425の構成例を示す。ローカルメモリセルアレイ1425は、複数のメモリセル1445、複数のワード線WL、複数のビット線BLL、BLRを有する。図17(A)の例では、ローカルメモリセルアレイ1425の構造はオープンビット線型であるが、フォールデッドビット線型であってもよい。
図17(B)にメモリセル1445の回路構成例を示す。メモリセル1445はトランジスタMW1、容量素子CS1、端子B1、B2を有する。トランジスタMW1は容量素子CS1の充放電を制御する機能をもつ。トランジスタMW1のゲートはワード線に電気的に接続され、第1端子はビット線に電気的に接続され、第2端子は容量素子の第1端子に電気的に接続されている。容量素子CS1の第2端子は端子B1に電気的に接続されている。端子B1には、定電圧(例えば、低電源電圧)が入力される。
トランジスタMW1はバックゲートを備えており、バックゲートは端子B2に電気的に接続されている。そのため、端子B2の電圧によって、トランジスタMW1の閾値電圧を変更することができる。例えば、端子B2の電圧は固定電圧(例えば、負の定電圧)であってもよいし、DOSRAM1400の動作に応じて、端子B2の電圧を変化させてもよい。
トランジスタMW1のバックゲートをトランジスタMW1のゲート、ソース、またはドレインに電気的に接続してもよい。あるいは、トランジスタMW1にバックゲートを設けなくてもよい。
センスアンプアレイ1423は、N個のローカルセンスアンプアレイ1426<0>―426<N−1>を有する。ローカルセンスアンプアレイ1426は、1のスイッチアレイ1444、複数のセンスアンプ1446を有する。センスアンプ1446には、ビット線対が電気的に接続されている。センスアンプ1446は、ビット線対をプリチャージする機能、ビット線対の電圧差を増幅する機能、この電圧差を保持する機能を有する。スイッチアレイ1444は、ビット線対を選択し、選択したビット線対とグローバルビット線対と間を導通状態にする機能を有する。
ここで、ビット線対とは、センスアンプによって、同時に比較される2本のビット線のことをいう。グローバルビット線対とは、グローバルセンスアンプによって、同時に比較される2本のグローバルビット線のことをいう。ビット線対を一対のビット線と呼ぶことができ、グローバルビット線対を一対のグローバルビット線と呼ぶことができる。ここでは、ビット線BLLとビット線BLRが1組のビット線対を成す。グローバルビット線GBLLとグローバルビット線GBLRとが1組のグローバルビット線対をなす。以下、ビット線対(BLL,BLR)、グローバルビット線対(BLL,BLR)とも表す。
(コントローラ1405)
コントローラ1405は、DOSRAM1400の動作全般を制御する機能を有する。コントローラ1405は、外部からの入力されるコマンド信号を論理演算して、動作モードを決定する機能、決定した動作モードが実行されるように、行回路1410、列回路1415の制御信号を生成する機能、外部から入力されるアドレス信号を保持する機能、内部アドレス信号を生成する機能を有する。
(行回路1410)
行回路1410は、MC−SAアレイ1420を駆動する機能を有する。デコーダ1411はアドレス信号をデコードする機能を有する。ワード線ドライバ回路1412は、アクセス対象行のワード線WLを選択する選択信号を生成する。
列セレクタ1413、センスアンプドライバ回路1414はセンスアンプアレイ1423を駆動するための回路である。列セレクタ1413は、アクセス対象列のビット線を選択するための選択信号を生成する機能をもつ。列セレクタ1413の選択信号によって、各ローカルセンスアンプアレイ1426のスイッチアレイ1444が制御される。センスアンプドライバ回路1414の制御信号によって、複数のローカルセンスアンプアレイ1426は独立して駆動される。
(列回路1415)
列回路1415は、データ信号WDA[31:0]の入力を制御する機能、データ信号RDA[31:0]の出力を制御する機能を有する。データ信号WDA[31:0]は書き込みデータ信号であり、データ信号RDA[31:0]は読み出しデータ信号である。
グローバルセンスアンプ1447はグローバルビット線対(GBLL,GBLR)に電気的に接続されている。グローバルセンスアンプ1447はグローバルビット線対(GBLL,GBLR)間の電圧差を増幅する機能、この電圧差を保持する機能を有する。グローバルビット線対(GBLL,GBLR)へのデータの書き込み、および読み出しは、入出力回路1417によって行われる。
DOSRAM1400の書き込み動作の概要を説明する。入出力回路1417によって、データがグローバルビット線対に書き込まれる。グローバルビット線対のデータは、グローバルセンスアンプアレイ1416によって保持される。アドレスが指定するローカルセンスアンプアレイ1426のスイッチアレイ1444によって、グローバルビット線対のデータが、対象列のビット線対に書き込まれる。ローカルセンスアンプアレイ1426は、書き込まれたデータを増幅し、保持する。指定されたローカルメモリセルアレイ1425において、行回路1410によって、対象行のワード線WLが選択され、選択行のメモリセル1445にローカルセンスアンプアレイ1426の保持データが書き込まれる。
DOSRAM1400の読み出し動作の概要を説明する。アドレス信号によって、ローカルメモリセルアレイ1425の1行が指定される。指定されたローカルメモリセルアレイ1425において、対象行のワード線WLが選択状態となり、メモリセル1445のデータがビット線に書き込まれる。ローカルセンスアンプアレイ1426によって、各列のビット線対の電圧差がデータとして検出され、かつ保持される。スイッチアレイ1444によって、ローカルセンスアンプアレイ1426の保持データの内、アドレスが指定する列のデータが、グローバルビット線対に書き込まれる。グローバルセンスアンプアレイ1416は、グローバルビット線対のデータを検出し、保持する。グローバルセンスアンプアレイ1416の保持データは入出力回路1417に出力される。以上で、読み出し動作が完了する。
容量素子CS1の充放電によってデータを書き換えるため、DOSRAM1400には原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、メモリセル1445の回路構成が単純であるため、大容量化が容易である。
トランジスタMW1はOSトランジスタである。OSトランジスタはオフ電流が極めて小さいため、容量素子CS1から電荷がリークすることを抑えることができる。したがって、DOSRAM1400の保持時間はDRAMに比べて非常に長い。したがってリフレッシュの頻度を低減できるため、リフレッシュ動作に要する電力を削減できる。そのため、DOSRAM1400をフレームメモリとして用いることで、表示コントローラIC、およびソースドライバICの消費電力を削減することができる。
MC−SAアレイ1420が積層構造であることよって、ローカルセンスアンプアレイ1426の長さと同程度の長さにビット線を短くすることができる。ビット線を短くすることで、ビット線容量が小さくなり、メモリセル1445の保持容量を低減することができる。また、ローカルセンスアンプアレイ1426にスイッチアレイ1444を設けることで、長いビット線の本数を減らすことができる。以上の理由から、DOSRAM1400のアクセス時に駆動する負荷が低減されるので、表示コントローラIC、およびソースドライバICの消費エネルギーを低減できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、本発明の一態様に係る酸化物を半導体に用いたトランジスタ(OSトランジスタ)が適用されている半導体装置装置の一例として、FPGA(フィールドブログラマブルブゲートアレイ)について説明する。本実施の形態のFPGAは、コンフィギュレーションメモリ、およびレジスタにOSメモリが適用されている。ここでは、このようなFPGAを「OS−FPGA」と呼ぶ。
OSメモリは、少なくとも容量素子と、容量素子の充放電を制御するOSトランジスタを有するメモリである。OSトランジスタが極小オフ電流のトランジスタであるので、OSメモリは優れた保持特性をもち、不揮発性メモリとして機能させることができる。
図18(A)にOS−FPGAの構成例を示す。図18(A)に示すOS−FPGA3110は、マルチコンテキスト構造によるコンテキスト切り替え、細粒度パワーゲーティング、NOFF(ノーマリオフ)コンピューティングが可能である。OS−FPGA3110は、コントローラ3111、ワードドライバ3112、データドライバ3113、プログラマブルエリア3115を有する。
プログラマブルエリア3115は、2個の入出力ブロック(IOB)3117、コア3119を有する。IOB3117は複数のプログラマブル入出力回路を有する。コア3119は、複数のロジックアレイブロック(LAB)3120、複数のスイッチアレイブロック(SAB)3130を有する。LAB3120は複数のPLE3121を有する。図18(B)には、LAB3120を5個のPLE3121で構成する例を示す。図18(C)に示すようにSAB3130はアレイ状に配列された複数のスイッチブロック(SB)3131を有する。LAB3120は自身の入力端子と、SAB3130を介して4(上下左右)方向のLAB3120に接続される。
図19(A)乃至図19(C)を参照して、SB3131について説明する。図19(A)に示すSB3131には、data、datab、信号context[1:0]、word[1:0]が入力される。data、databはコンフィギュレーションデータであり、dataとdatabは論理が相補的な関係にある。OS−FPGA3110のコンテキスト数は2であり、信号context[1:0]はコンテキスト選択信号である。信号word[1:0]はワード線選択信号であり、信号word[1:0]が入力される配線がそれぞれワード線である。
SB3131は、PRS(プログラマブルルーティングスイッチ)3133[0]、3133[1]を有する。PRS3133[0]、3133[1]は、相補データを格納できるコンフィギュレーションメモリ(CM)を有する。なお、PRS3133[0]とPRS3133[1]とを区別しない場合、PRS3133と呼ぶ。他の要素についても同様である。
図19(B)にPRS3133[0]の回路構成例を示す。PRS3133[0]とPRS3133[1]とは同じ回路構成を有する。PRS3133[0]とPRS3133[1]とは入力されるコンテキスト選択信号、ワード線選択信号が異なる。信号context[0]、word[0]はPRS3133[0]に入力され、信号context[1]、word[1]はPRS3133[1]に入力される。例えば、SB3131において、信号context[0]が“H”になることで、PRS3133[0]がアクティブになる。
PRS3133[0]は、CM3135、SiトランジスタM31を有する。SiトランジスタM31は、CM3135により制御されるパストランジスタである。CM3135は、メモリ回路3137、3137Bを有する。メモリ回路3137、3137Bは同じ回路構成である。メモリ回路3137は、容量素子C31、OSトランジスタMO31、MO32を有する。メモリ回路3137Bは、容量素子CB31、OSトランジスタMOB31、MOB32を有する。
OSトランジスタMO31、MO32、MOB31、MOB32はバックゲートを有し、これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。
SiトランジスタM31のゲートがノードN31であり、OSトランジスタMO32のゲートがノードN32であり、OSトランジスタMOB32のゲートがノードNB32である。ノードN32、NB32はCM3135の電荷保持ノードである。OSトランジスタMO32はノードN31と信号context[0]用の信号線との間の導通状態を制御する。OSトランジスタMOB32はノードN31と低電位電源線VSSとの間の導通状態を制御する。
メモリ回路3137、3137Bが保持するデータは相補的な関係にある。したがって、OSトランジスタMO32またはMOB32の何れか一方が導通する。
図19(C)を参照して、PRS3133[0]の動作例を説明する。PRS3133[0]にコンフィギュレーションデータが既に書き込まれており、PRS3133[0]のノードN32は“H”であり、ノードNB32は“L”である。
信号contex[0]が“L”である間はPRS3133[0]は非アクティブである。この期間に、PRS3133[0]の入力端子が“H”に遷移しても、SiトランジスタM31のゲートは“L”が維持され、PRS3133[0]の出力端子も“L”が維持される。
信号contex[0]が“H”である間はPRS3133[0]はアクティブである。信号contex[0]が“H”に遷移すると、CM3135が記憶するコンフィギュレーションデータによって、SiトランジスタM31のゲートは“H”に遷移する。
PRS3133[0]がアクティブである期間に、入力端子が“H”に遷移すると、メモリ回路3137のOSトランジスタMO32がソースフォロアであるために、ブースティングによってSiトランジスタM31のゲート電圧は上昇する。その結果、メモリ回路3137のOSトランジスタMO32は駆動能力を失い、SiトランジスタM31のゲートは浮遊状態となる。
マルチコンテキスト機能を備えるPRS3133において、CM3135はマルチプレサの機能を併せ持つ。
図20にPLE3121の構成例を示す。PLE3121はLUT(ルックアップテーブル)ブロック3123、レジスタブロック3124、セレクタ3125、CM3126を有する。LUTブロック3123は、入力inA−inDに従って内部の16ビットCM対の出力をマルチプレクスする構成である。セレクタ3125は、CM3126が格納するコンフィギュレーションに従って、LUTブロック3123の出力またはレジスタブロック3124の出力を選択する。
PLE3121は、パワースイッチ3127を介して電圧VDD用の電源線に電気的に接続されている。パワースイッチ3127のオンオフは、CM3128が格納するコンフィギュレーションデータによって設定される。各PLE3121にパワースイッチ3127を設けることで、細粒度パワーゲーティングが可能である。細粒度パワーゲーティング機能により、コンテキストの切り替え後に使用されないPLE3121をパワーゲーティングすることができるので、待機電力を効果的に低減できる。
NOFFコンピューティングを実現するため、レジスタブロック3124は、不揮発性レジスタで構成される。PLE3121内の不揮発性レジスタはOSメモリを備えるフリップフロップ(以下[OS−FF]と呼ぶ)である。
レジスタブロック3124は、OS−FF3140[1]3140[2]を有する。信号user_res、load、storeがOS−FF3140[1]、3140[2]に入力される。クロック信号CLK1はOS−FF3140[1]に入力され、クロック信号CLK2はOS−FF3140[2]に入力される。図21(A)にOS−FF3140の構成例を示す。
OS−FF3140は、FF3141、シャドウレジスタ3142を有する。FF3141は、ノードCK、R、D、Q、QBを有する。ノードCKにはクロック信号が入力される。ノードRには信号user_resが入力される。信号user_resはリセット信号である。ノードDはデータ入力ノードであり、ノードQはデータ出力ノードである。ノードQとノードQBとは論理が相補関係にある。
シャドウレジスタ3142は、FF3141のバックアップ回路として機能する。シャドウレジスタ3142は、信号storeに従いノードQ、QBのデータをそれぞれバックアップし、また、信号loadに従い、バックアップしたデータをノードQ、QBに書き戻す。
シャドウレジスタ3142は、インバータ回路3188、3189、SiトランジスタM37、MB37、メモリ回路3143、3143Bを有する。メモリ回路3143、3143Bは、PRS3133のメモリ回路3137と同じ回路構成である。メモリ回路3143は容量素子C36、OSトランジスタMO35、MO36を有する。メモリ回路3143Bは容量素子CB36、OSトランジスタMOB35、OSトランジスタMOB36を有する。ノードN36、NB36はOSトランジスタMO36、OSトランジスタMOB36のゲートであり、それぞれ電荷保持ノードである。ノードN37、NB37は、SiトランジスタM37、MB37のゲートである。
OSトランジスタMO35、MO36、MOB35、MOB36はバックゲートを有し、これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。
図21(B)を参照して、OS−FF3140の動作方法例を説明する。
(バックアップ)
“H”の信号storeがOS−FF3140に入力されると、シャドウレジスタ3142はFF3141のデータをバックアップする。ノードN36は、ノードQのデータが書き込まれることで、“L”となり、ノードNB36は、ノードQBのデータが書き込まれることで、“H”となる。しかる後、パワーゲーティングが実行され、パワースイッチ3127をオフにする。FF3141のノードQ、QBのデータは消失するが、電源オフであっても、シャドウレジスタ3142はバックアップしたデータを保持する。
(リカバリ)
パワースイッチ3127をオンにし、PLE3121に電源を供給する。しかる後、“H”の信号loadがOS−FF3140に入力されると、シャドウレジスタ3142はバックアップしているデータをFF3141に書き戻す。ノードN36は“L”であるので、ノードN37は“L”が維持され、ノードNB36は“H”であるので、ノードNB37は“H”となる。よって、ノードQは“H”になり、ノードQBは“L”になる。つまり、OS−FF3140はバックアップ動作時の状態に復帰する。
細粒度パワーゲーティングと、OS−FF3140のバックアップ/リカバリ動作とを組み合わせることで、OS−FPGA3110の消費電力を効果的に低減できる。
メモリ回路において発生しうるエラーとして放射線の入射によるソフトエラーが挙げられる。ソフトエラーは、メモリやパッケージを構成する材料などから放出されるα線や、宇宙から大気に入射した一次宇宙線が大気中に存在する原子の原子核と核反応を起こすことにより発生する二次宇宙線中性子などがトランジスタに照射され、電子正孔対が生成されることにより、メモリに保持されたデータが反転するなどの誤作動が生じる現象である。OSトランジスタを用いたOSメモリはソフトエラー耐性が高い。そのたため、OSメモリを搭載することで、信頼性の高いOS−FPGA3110を提供することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態においては、上述した記憶装置など、本発明の一態様に係る半導体装置を含むCPUの一例について説明する。
<CPUの構成>
図22に示す半導体装置5400は、CPUコア5401、パワーマネージメントユニット5421および周辺回路5422を有する。パワーマネージメントユニット5421は、パワーコントローラ5402、およびパワースイッチ5403を有する。周辺回路5422は、キャッシュメモリを有するキャッシュ5404、バスインターフェース(BUS I/F)405、及びデバッグインターフェース(Debug I/F)406を有する。CPUコア5401は、データバス5423、制御装置5407、PC(プログラムカウンタ)408、パイプラインレジスタ5409、パイプラインレジスタ5410、ALU(Arithmetic logic unit)411、及びレジスタファイル5412を有する。CPUコア5401と、キャッシュ5404等の周辺回路5422とのデータのやり取りは、データバス5423を介して行われる。
半導体装置(セル)は、パワーコントローラ5402、制御装置5407をはじめ、多くの論理回路に適用することができる。特に、スタンダードセルを用いて構成することができる全ての論理回路に適用することができる。その結果、小型の半導体装置5400を提供できる。また、消費電力低減することが可能な半導体装置5400を提供できる。また、動作速度を向上することが可能な半導体装置5400を提供できる。また、電源電圧の変動を低減することが可能な半導体装置5400を提供できる。
半導体装置(セル)に、pチャネル型Siトランジスタと、先の実施の形態に記載の酸化物半導体(好ましくはIn、Ga、及びZnを含む酸化物)をチャネル形成領域に含むトランジスタとを用い、該半導体装置(セル)を半導体装置5400に適用することで、小型の半導体装置5400を提供できる。また、消費電力低減することが可能な半導体装置5400を提供できる。また、動作速度を向上することが可能な半導体装置5400を提供できる。特に、Siトランジスタはpチャネル型のみとすることで、製造コストを低く抑えることができる。
制御装置5407は、PC5408、パイプラインレジスタ5409、パイプラインレジスタ5410、ALU5411、レジスタファイル5412、キャッシュ5404、バスインターフェース5405、デバッグインターフェース5406、及びパワーコントローラ5402の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。
ALU5411は、四則演算、論理演算などの各種演算処理を行う機能を有する。
キャッシュ5404は、使用頻度の高いデータを一時的に記憶しておく機能を有する。PC5408は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお、図22では図示していないが、キャッシュ5404には、キャッシュメモリの動作を制御するキャッシュコントローラが設けられている。
パイプラインレジスタ5409は、命令データを一時的に記憶する機能を有するレジスタである。
レジスタファイル5412は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはALU5411の演算処理の結果得られたデータ、などを記憶することができる。
パイプラインレジスタ5410は、ALU5411の演算処理に利用するデータ、またはALU5411の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレジスタである。
バスインターフェース5405は、半導体装置5400と半導体装置5400の外部にある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース5406は、デバッグの制御を行うための命令を半導体装置5400に入力するための信号の経路としての機能を有する。
パワースイッチ5403は、半導体装置5400が有する、パワーコントローラ5402以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つかのパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワースイッチ5403によって電源電圧の供給の有無が制御される。また、パワーコントローラ5402はパワースイッチ5403の動作を制御する機能を有する。
上記構成を有する半導体装置5400は、パワーゲーティングを行うことが可能である。パワーゲーティングの動作の流れについて、一例を挙げて説明する。
まず、CPUコア5401が、電源電圧の供給を停止するタイミングを、パワーコントローラ5402のレジスタに設定する。次いで、CPUコア5401からパワーコントローラ5402へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置5400内に含まれる各種レジスタとキャッシュ5404が、データの退避を開始する。次いで、半導体装置5400が有するパワーコントローラ5402以外の各種回路への電源電圧の供給が、パワースイッチ5403により停止される。次いで、割込み信号がパワーコントローラ5402に入力されることで、半導体装置5400が有する各種回路への電源電圧の供給が開始される。なお、パワーコントローラ5402にカウンタを設けておき、電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタを用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ5404が、データの復帰を開始する。次いで、制御装置5407における命令の実行が再開される。
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の削減を行うことができる。
パワーゲーティングを行う場合、CPUコア5401や周辺回路5422が保持する情報を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能となり、省電力の効果が大きくなる。
CPUコア5401や周辺回路5422が保持する情報を短期間に退避するためには、フリップフロップ回路がその回路内でデータ退避できることが好ましい(バックアップ可能なフリップフロップ回路と呼ぶ)。また、SRAMセルがセル内でデータ退避できることが好ましい(バックアップ可能なSRAMセルと呼ぶ)。バックアップ可能なフリップフロップ回路やSRAMセルは、酸化物半導体(好ましくはIn、Ga、及びZnを含む酸化物)をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トランジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やSRAMセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やSRAMセルは短期間のデータ退避および復帰が可能となる場合がある。
バックアップ可能なフリップフロップ回路の例について、図23を用いて説明する。
図23に示す半導体装置5500は、バックアップ可能なフリップフロップ回路の一例である。半導体装置5500は、第1の記憶回路5501と、第2の記憶回路5502と、第3の記憶回路5503と、読み出し回路5504と、を有する。半導体装置5500には、電位V1と電位V2の電位差が、電源電圧として供給される。電位V1と電位V2は一方がハイレベルであり、他方がローレベルである。以下、電位V1がローレベル、電位V2がハイレベルの場合を例に挙げて、半導体装置5500の構成例について説明するものとする。
第1の記憶回路5501は、半導体装置5500に電源電圧が供給されている期間において、データを含む信号Dが入力されると、当該データを保持する機能を有する。そして、半導体装置5500に電源電圧が供給されている期間において、第1の記憶回路5501からは、保持されているデータを含む信号Qが出力される。一方、第1の記憶回路5501は、半導体装置5500に電源電圧が供給されていない期間においては、データを保持することができない。すなわち、第1の記憶回路5501は、揮発性の記憶回路と呼ぶことができる。
第2の記憶回路5502は、第1の記憶回路5501に保持されているデータを読み込んで記憶する(あるいは退避する)機能を有する。第3の記憶回路5503は、第2の記憶回路5502に保持されているデータを読み込記憶する(あるいは退避する)機能を有する。読み出し回路5504は、第2の記憶回路5502または第3の記憶回路5503に保持されたデータを読み出して第1の記憶回路5501に記憶する(あるいは復帰する)機能を有する。
特に、第3の記憶回路5503は、半導体装置5500に電源電圧が供給されてない期間においても、第2の記憶回路5502に保持されているデータを読み込記憶する(あるいは退避する)機能を有する。
図23に示すように、第2の記憶回路5502はトランジスタ5512と容量素子5519とを有する。第3の記憶回路5503はトランジスタ5513と、トランジスタ5515と、容量素子5520とを有する。読み出し回路5504はトランジスタ5510と、トランジスタ5518と、トランジスタ5509と、トランジスタ5517と、を有する。
トランジスタ5512は、第1の記憶回路5501に保持されているデータに応じた電荷を、容量素子5519に充放電する機能を有する。トランジスタ5512は、第1の記憶回路5501に保持されているデータに応じた電荷を容量素子5519に対して高速に充放電できることが望ましい。具体的には、トランジスタ5512が、結晶性を有するシリコン(好ましくは多結晶シリコン、更に好ましくは単結晶シリコン)をチャネル形成領域に含むことが望ましい。
トランジスタ5513は、容量素子5519に保持されている電荷に従って導通状態または非導通状態が選択される。トランジスタ5515は、トランジスタ5513が導通状態であるときに、配線5544の電位に応じた電荷を容量素子5520に充放電する機能を有する。トランジスタ5515は、オフ電流が著しく小さいことが望ましい。具体的には、トランジスタ5515が、酸化物半導体(好ましくはIn、Ga、及びZnを含む酸化物)をチャネル形成領域に含むことが望ましい。
各素子の接続関係を具体的に説明すると、トランジスタ5512のソース及びドレインの一方は、第1の記憶回路5501に接続されている。トランジスタ5512のソース及びドレインの他方は、容量素子5519の一方の電極、トランジスタ5513のゲート、及びトランジスタ5518のゲートに接続されている。容量素子5519の他方の電極は、配線5542に接続されている。トランジスタ5513のソース及びドレインの一方は、配線5544に接続されている。トランジスタ5513のソース及びドレインの他方は、トランジスタ5515のソース及びドレインの一方に接続されている。トランジスタ5515のソース及びドレインの他方は、容量素子5520の一方の電極、及びトランジスタ5510のゲートに接続されている。容量素子5520の他方の電極は、配線5543に接続されている。トランジスタ5510のソース及びドレインの一方は、配線5541に接続されている。トランジスタ5510のソース及びドレインの他方は、トランジスタ5518のソース及びドレインの一方に接続されている。トランジスタ5518のソース及びドレインの他方は、トランジスタ5509のソース及びドレインの一方に接続されている。トランジスタ5509のソース及びドレインの他方は、トランジスタ5517のソース及びドレインの一方、及び第1の記憶回路5501に接続されている。トランジスタ5517のソース及びドレインの他方は、配線5540に接続されている。また、図23においては、トランジスタ5509のゲートは、トランジスタ5517のゲートと接続されているが、トランジスタ5509のゲートは、必ずしもトランジスタ5517のゲートと接続されていなくてもよい。
トランジスタ5515に先の実施の形態で例示したトランジスタを適用することができる。トランジスタ5515のオフ電流が小さいために、半導体装置5500は、長期間電源供給なしに情報を保持することができる。トランジスタ5515のスイッチング特性が良好であるために、半導体装置5500は、高速のバックアップとリカバリを行うことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態6)
本実施の形態では、本発明の一態様に係る半導体装置の一形態を、図24、および図25を用いて説明する。
<半導体ウエハ、チップ>
図24(A)は、ダイシング処理が行なわれる前の基板711の上面図を示している。基板711としては、例えば、半導体基板(「半導体ウエハ」ともいう。)を用いることができる。基板711上には、複数の回路領域712が設けられている。回路領域712には、本発明の一態様に係る半導体装置などを設けることができる。
複数の回路領域712は、それぞれが分離領域713に囲まれている。分離領域713と重なる位置に分離線(「ダイシングライン」ともいう。)714が設定される。分離線714に沿って基板711を切断することで、回路領域712を含むチップ715を基板711から切り出すことができる。図24(B)にチップ715の拡大図を示す。
また、分離領域713に導電層、半導体層などを設けてもよい。分離領域713に導電層、半導体層などを設けることで、ダイシング工程時に生じうるESDを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域713に導電層、半導体層などを設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
<電子部品>
チップ715を用いた電子部品の一例について、図25(A)および図25(B)を用いて説明する。なお、電子部品は、半導体パッケージ、またはIC用パッケージともいう。電子部品は、端子取り出し方向、端子の形状などに応じて、複数の規格、名称などが存在する。
電子部品は、組み立て工程(後工程)において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
図25(A)に示すフローチャートを用いて、後工程について説明する。前工程において基板711に本発明の一態様に係る半導体装置などを形成した後、基板711の裏面(半導体装置などが形成されていない面)を研削する「裏面研削工程」を行なう(ステップS721)。研削により基板711を薄くすることで、電子部品の小型化を図ることができる。
次に、基板711を複数のチップ715に分離する「ダイシング工程」を行う(ステップS722)。そして、分離したチップ715を個々のリードフレーム上に接合する「ダイボンディング工程」を行う(ステップS723)。ダイボンディング工程におけるチップ715とリードフレームとの接合は、樹脂による接合、またはテープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップ715を接合してもよい。
次いで、リードフレームのリードとチップ715上の電極とを、金属の細線(ワイヤー)で電気的に接続する「ワイヤーボンディング工程」を行う(ステップS724)。金属の細線には、銀線、金線などを用いることができる。また、ワイヤーボンディングは、例えば、ボールボンディング、またはウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップ715は、エポキシ樹脂などで封止される「封止工程(モールド工程)」が施される(ステップS725)。封止工程を行うことで電子部品の内部が樹脂で充填され、チップ715とリードを接続するワイヤーを機械的な外力から保護することができ、また水分、埃などによる特性の劣化(信頼性の低下)を低減することができる。
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう(ステップS726)。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう(ステップS727)。
次いで、パッケージの表面に印字処理(マーキング)を施す「マーキング工程」を行なう(ステップS728)。そして外観形状の良否、動作不良の有無などを調べる「検査工程」(ステップS729)を経て、電子部品が完成する。
また、完成した電子部品の斜視模式図を図25(B)に示す。図25(B)では、電子部品の一例として、QFP(Quad Flat Package)の斜視模式図を示している。図25(B)に示す電子部品750は、リード755およびチップ715を有する。電子部品750は、チップ715を複数有していてもよい。
図25(B)に示す電子部品750は、例えばプリント基板752に実装される。このような電子部品750が複数組み合わされて、それぞれがプリント基板752上で電気的に接続されることで電子部品が実装された基板(実装基板754)が完成する。完成した実装基板754は、電子機器などに用いられる。
(実施の形態7)
<電子機器>
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図26に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
図26(A)は、自動車の一例を示す外観図である。自動車2980は、車体2981、車輪2982、ダッシュボード2983、およびライト2984等を有する。また、自動車2980は、アンテナ、バッテリなどを備える。
図26(B)に示す情報端末2910は、筐体2911に、表示部2912、マイク2917、スピーカ部2914、カメラ2913、外部接続部2916、および操作スイッチ2915等を有する。表示部2912には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末2910は、筐体2911の内側にアンテナ、バッテリなどを備える。情報端末2910は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図26(C)に示すノート型パーソナルコンピュータ2920は、筐体2921、表示部2922、キーボード2923、およびポインティングデバイス2924等を有する。また、ノート型パーソナルコンピュータ2920は、筐体2921の内側にアンテナ、バッテリなどを備える。
図26(D)に示すビデオカメラ2940は、筐体2941、筐体2942、表示部2943、操作スイッチ2944、レンズ2945、および接続部2946等を有する。操作スイッチ2944およびレンズ2945は筐体2941に設けられており、表示部2943は筐体2942に設けられている。また、ビデオカメラ2940は、筐体2941の内側にアンテナ、バッテリなどを備える。そして、筐体2941と筐体2942は、接続部2946により接続されており、筐体2941と筐体2942の間の角度は、接続部2946により変えることが可能な構造となっている。筐体2941に対する筐体2942の角度によって、表示部2943に表示される画像の向きの変更や、画像の表示/非表示の切り換えを行うことができる。
図26(E)にバングル型の情報端末の一例を示す。情報端末2950は、筐体2951、および表示部2952等を有する。また、情報端末2950、筐体2951の内側にアンテナ、バッテリなどを備える。表示部2952は、曲面を有する筐体2951に支持されている。表示部2952には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末2950を提供することができる。
図26(F)に腕時計型の情報端末の一例を示す。情報端末2960は、筐体2961、表示部2962、バンド2963、バックル2964、操作スイッチ2965、入出力端子2966などを備える。また、情報端末2960、筐体2961の内側にアンテナ、バッテリなどを備える。情報端末2960は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部2962の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部2962はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部2962に表示されたアイコン2967に触れることで、アプリケーションを起動することができる。操作スイッチ2965は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末2960に組み込まれたオペレーティングシステムにより、操作スイッチ2965の機能を設定することもできる。
また、情報端末2960は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末2960は入出力端子2966を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子2966を介して充電を行うこともできる。なお、充電動作は入出力端子2966を介さずに無線給電により行ってもよい。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。