以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図(「平面図」ともいう。)や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、本明細書等において、第1、第2等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、XとYとが直接的に接続されている場合と、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅(以下、「実効的なチャネル幅」ともいう。)と、トランジスタの上面図において示されるチャネル幅(以下、「見かけ上のチャネル幅」ともいう。)と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面TEM像などを解析することなどによって、値を決定することができる。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のDOS(Density of States)が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第13族元素、第14族元素、第15族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第15族元素などがある。
なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
また、本明細書等において、「平行」とは、二つの直線が−10度以上10度以下の角度で配置されている状態をいう。したがって、−5度以上5度以下の場合も含まれる。また、「略平行」とは、二つの直線が−30度以上30度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80度以上100度以下の角度で配置されている状態をいう。したがって、85度以上95度以下の場合も含まれる。また、「略垂直」とは、二つの直線が60度以上120度以下の角度で配置されている状態をいう。
なお、本明細書において、バリア膜とは、水、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
本明細書等において、金属酸化物(metal oxide)とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む。)、酸化物半導体(Oxide Semiconductorまたは単にOSともいう。)などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、OS FETあるいはOSトランジスタと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅1μmあたりの電流が、室温において1×10−20A以下、85℃において1×10−18A以下、または125℃において1×10−16A以下であることをいう。
(実施の形態1)
本実施の形態では、半導体装置の一形態を、図1乃至図10を用いて説明する。
<トランジスタの構造1>
以下では、本発明の一態様に係るトランジスタ200を有する半導体装置の一例について説明する。図1(A)、図1(B)、および図1(C)は、本発明の一態様に係るトランジスタ200、およびトランジスタ200周辺の上面図および断面図である。図1(A)は上面図であり、図1(B)は、図1(A)に示す一点鎖線A1−A2、図1(C)は、一点鎖線A3−A4に対応する断面図である。なお、図1(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、トランジスタ200と、層間膜として機能する絶縁体212、絶縁体214、絶縁体216、絶縁体280、絶縁体282、絶縁体284、および絶縁体284と、を有する。
[トランジスタ200]
図1に示すように、トランジスタ200は、基板(図示せず。)の上に配置され、絶縁体216に埋め込まれるように配置された導電体205と、絶縁体216の上および導電体205の上に配置された絶縁体222と、絶縁体222の上に配置された絶縁体224と、絶縁体224の上に配置された酸化物230(酸化物230a、酸化物230b、および酸化物230c)と、酸化物230の上に配置された絶縁体250と、絶縁体250上に配置された絶縁体252と、絶縁体252上に配置された導電体260(導電体260a、および導電体260b)と、酸化物230bの上面の一部と接する導電体240aおよび導電体240bと、絶縁体224の上面の一部、酸化物230aの側面、酸化物230bの側面、導電体240aの側面、導電体240aの上面、導電体240bの側面、および導電体240bの上面に接して配置された絶縁体274と、を有する。
トランジスタ200において、酸化物230は、半導体として機能する金属酸化物(以下、酸化物半導体ともいう)を用いることが好ましい。チャネル形成領域に酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流(オフ電流)が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法、ALD(Atomic Layer Deposition)法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ200に用いることができる。
例えば、酸化物230に用いることができる酸化物半導体として、In−M−Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種)等がある。特に、元素Mは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物230に用いることができる酸化物半導体として、In−M酸化物、In−Zn酸化物、またはM−Zn酸化物を用いてもよい。
一方で、酸化物半導体を用いたトランジスタは、酸化物半導体中の水素、窒素、金属元素などの不純物、および酸素欠損によって、その電気特性が変動しやすく、信頼性が悪くなる場合がある。
例えば、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。従って、酸素欠損が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の酸素欠損はできる限り低減されていることが好ましい。
また、酸化物半導体中の酸素欠損は、例えば、酸化物半導体に近接して設けられる構造体に金属を用いる場合に、該金属に酸化物半導体の酸素原子が吸収されることで、生じる場合がある。また、酸素原子を吸収した金属が、酸化し、高抵抗化する場合がある。また、酸化物半導体に近接して設けられる構造体中の水素が、酸化物半導体中に拡散することで、酸素欠損を生じる場合がある。
酸化物半導体中の酸素欠損を低減するためには、酸化物半導体の近傍に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を配置するとよい。例えば、絶縁体250、および絶縁体280には、化学量論的組成よりも酸素が過剰に存在する領域(以下、過剰酸素領域ともいう)が形成されていることが好ましい。当該過剰酸素が、酸化物半導体へと拡散することで、酸素欠損を補償することができる。
例えば、図1に示すトランジスタ200において、ソース電極、およびドレイン電極として機能する導電体240と、酸化物230bが接する。例えば、導電体240に用いた導電性材料が、酸化物230の酸素を吸収する性質を有する場合、または酸化物230に水素、窒素、金属元素などの不純物を供給する性質を有する場合、酸化物230の導電体240と接する領域、または当該領域の近傍において、酸素が欠乏する、または不純物が拡散することにより、部分的に低抵抗化される。従って、酸化物230と導電体240とのコンタクト抵抗を低減することができる。
一方で、図1に示すトランジスタ200において、ゲート電極として機能する導電体260は、ゲート絶縁体として機能する絶縁体250、および絶縁体252を介して、酸化物230と重畳する。例えば、導電体260が、酸化物230の酸素を吸収する性質を有する場合、または酸化物230に水素、窒素、金属元素などの不純物を供給する性質を有する場合、ゲート絶縁体を介して、酸化物230の酸素を奪う、または不純物が拡散する蓋然性が高い。
酸化物230の導電体260と重畳する領域は、チャネルが形成される領域を有するため、低抵抗化することで、トランジスタのノーマリーオン化、リーク電流の増大、またはストレス印加によるしきい値電圧のシフト等、トランジスタの電気特性の不良が生じる場合がある。特に、トランジスタ200が微細化した場合、ソースとドレインとの間が短絡する蓋然性が高くなる。
つまり、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。従って、酸化物230のチャネルが形成される領域中の不純物、および酸素欠損はできる限り低減されていることが好ましい。
そこで、ゲート絶縁体は、酸素、水素、または不純物に対してバリア性を有する膜を含むことが好ましい。具体的には、図1に示すトランジスタ200は、少なくともゲート絶縁体として機能する絶縁体250、および絶縁体252を有する。ここで、導電体260と接する絶縁体252は、酸素、水素、または不純物に対しバリア性を有する膜を用いるとよい。
なお、本明細書において、不純物の拡散を抑制する機能を有する膜を、不純物が透過しにくい膜、不純物の透過性が低い膜、不純物に対してバリア性を有する膜、不純物に対するバリア膜などと呼ぶ場合がある。同様に、水素または酸素の拡散を抑制する機能を有する膜を、水素または酸素が透過しにくい膜、水素または酸素の透過性が低い膜、水素または酸素に対してバリア性を有する膜、水素または酸素に対するバリア膜などと呼ぶ場合がある。
特に、酸化物230としてIn−Ga−Zn酸化物を用いる場合、絶縁体252としてガリウム酸化物、酸化物230bよりもガリウムの含有量が多い、またはIn−Ga−Zn酸化物の中で酸化物230bよりも絶縁性が高い材料を用いることが好ましい。絶縁体252を構成する元素と、酸化物230を構成する元素が共通であるため、例えば、絶縁体252を構成する元素が、酸化物230へと拡散したとしても、酸化物230の低抵抗化の要因とならない。
具体的には、酸化物230bとして、In:Ga:Zn=4:2:3[原子数比]のIn−Ga−Zn酸化物を用いた場合、絶縁体252は、In:Ga:Zn=1:3:4[原子数比]、またはIn:Ga:Zn=1:3:4[原子数比]近傍のIn−Ga−Zn酸化物を用いることができる。なお、上記In:Ga:Zn=1:3:4[原子数比]近傍のIn−Ga−Zn酸化物としては、例えば、In:Ga:Zn=1:2.97:2.61[原子数比]のIn−Ga−Zn酸化物などが挙げられる。
特に、酸化ガリウムは、窒化シリコンよりも誘電率が高い高誘電率絶縁材料であり、いわゆるhigh−k材料である。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にhigh−k材料を用いることで、物理膜厚を保持したまま、ゲート絶縁体の等価酸化膜厚(EOT)の薄膜化が可能となる。従って、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体252は、酸化物230のチャネルが形成される領域上に形成される。後述するが、チャネル形成領域は、結晶性を有することが好ましい。そこで、絶縁体252の形成では、酸化物230への成膜ダメージが生じにくい成膜方法を用いることが好ましい。例えば、ALD法は、被成膜面へのダメージが生じにくい成膜方法である。よって、絶縁体252をALD法によって成膜することで、被成膜面である酸化物230への成膜ダメージを低減し、酸化物230の結晶性を保持することができる。
また、絶縁体252は、絶縁体280などに形成された開口の底部および側面に形成される。また、ゲート絶縁体として機能する絶縁体252の膜厚は、当該開口の底部で均一であることが好ましい。ALD法は、段差や凹凸を有する構造体に対して被覆性に優れた成膜方法である。よって、絶縁体252をALD法によって成膜することで、当該開口の底部で絶縁体252の膜厚を均一にすることができる。
なお、酸化物230と絶縁体252との間に、絶縁体250を有していてもよい。酸化物230と近接する絶縁体250は、加熱により脱離する酸素(過剰酸素ともいう。)を含むことが好ましい。または、絶縁体250は、水素濃度が低く、化学量論的組成よりも酸素が過剰に存在する領域(以下、過剰酸素領域ともいう。)を有することが好ましい。絶縁体250が有する過剰酸素は、生産工程における加熱処理、または加熱を伴う処理により、酸化物230へと拡散し、酸化物230の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
例えば、水素濃度が低く、過剰酸素領域を有する絶縁体として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対して安定であるため好ましい。具体的に、水素濃度が低く、過剰酸素領域または過剰酸素を有する絶縁体は、SIMSにより得られる水素濃度が、5×1020atoms/cm3未満、好ましくは1×1020atoms/cm3未満、より好ましくは5×1019atoms/cm3未満とする。また、TDS(Thermal Desorption Spectroscopy)分析にて、酸素分子に換算しての酸素の脱離量が2.0×1014molecules/cm2以上、好ましくは1.0×1015molecules/cm2以上である。なお、当該TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。
ゲート絶縁体として機能する絶縁体を、high−k材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
上記構造と同様に、酸化物230と、ゲート電極として機能する導電体205との間に配置された、ゲート絶縁体として機能する絶縁体は、酸素、水素、または不純物に対してバリア性を有する膜を含むことが好ましい。具体的には、図1に示すトランジスタ200は、少なくともゲート絶縁体として機能する絶縁体222、および絶縁体224を有する。
従って、導電体205と接する絶縁体222は、酸素、水素、または不純物に対しバリア性を有する膜を用いるとよい。一方、酸化物230と接する絶縁体224は、加熱により脱離する酸素(過剰酸素ともいう。)を含むことが好ましい。または、絶縁体250は、水素濃度が低く、化学量論的組成よりも酸素が過剰に存在する領域(以下、過剰酸素領域ともいう。)を有することが好ましい。また、熱的に安定している材料を用いるとよい。
ゲート絶縁体として機能する絶縁体を、high−k材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
以上より、安定した電気特性を有する半導体装置を提供することができる。また、信頼性が高い半導体装置を提供することができる。また、消費電力が小さい半導体装置を提供することができる。
以下では、本発明の一態様に係るトランジスタ200を有する半導体装置の詳細な構成について説明する。
まず、チャネル形成領域として機能する領域を有する酸化物230は、酸化物230a、酸化物230b、および酸化物230cを有することが好ましい。具体的には、酸化物230bと絶縁体224との間には、酸化物230aを配置する。また、酸化物230bと絶縁体250との間には、酸化物230cを配置する。
酸化物230b下に酸化物230aを有することで、酸化物230aよりも下方に形成された構造物から、酸化物230bへの不純物の拡散を抑制することができる。また、酸化物230b上に酸化物230cを有することで、酸化物230cよりも上方に形成された構造物から、酸化物230bへの不純物の拡散を抑制することができる。
酸化物230は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、チャネルが形成される領域の金属酸化物としては、バンドギャップが2eV以上、好ましくは2.5eV以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
なお、図では酸化物230a、酸化物230b、および酸化物230cを単層で示したが、本発明はこれに限られるものではない。例えば、酸化物230a、酸化物230b、および酸化物230cを2層以上の積層構造として設ける構成にしてもよい。特に、酸化物230cは、酸化物230bと接する第1の層と、絶縁体250と接する第2の層を有することが好ましい。
例えば、酸化物230cの第1の層に、酸化物230bと同じ組成の酸化物を用いる。一方、酸化物230cの第2の層には、第1の層よりも、不純物に対してバリア性が高い組成の酸化物を用いることが好ましい。酸化物230の第1の層に、酸化物230bと同じ組成の酸化物を用いることで、生産工程により、酸化物230bの表面に生じた欠損を補償することができる。また、第2の層に不純物に対してバリア性を有する膜を用いることで、酸化物230bに不純物が拡散することを抑制することができる。
さらに、酸化物230cを上記積層構造とすることで、詳細は後述するが、絶縁体280が有する過剰酸素領域の酸素が、酸化物230cの第1の層を介し、酸化物230のチャネルが形成される領域に生じた酸素欠損を低減することができる。一方で、酸化物230cの第2の層により、絶縁体280が有する過剰酸素領域の酸素が、導電体260へ拡散することを抑制することができる。
なお、トランジスタ200では、チャネル形成領域およびその近傍において、酸化物230が、酸化物230a、酸化物230b、および酸化物230cの3層の積層構造を有する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物230は、酸化物230bの単層、酸化物230aと酸化物230bの2層構造、酸化物230bと酸化物230cの2層構造、または4層以上の積層構造を設ける構成としてもよい。
次に、導電体260は、第1のゲート(トップゲートともいう。)電極として機能する場合がある。また、導電体205は、第2のゲート(ボトムゲートともいう。)電極として機能する場合がある。
また、導電体205に印加する電位は、導電体260に印加する電位と、連動させず、独立して変化させてもよい。具体的には、導電体205に印加する電位により、トランジスタ200の閾値電圧を制御することができる。特に、導電体205に負の電位を印加することにより、トランジスタ200の閾値電圧を0Vより大きくし、オフ電流を低減することが可能となる。したがって、導電体205に負の電位を印加したほうが、印加しない場合よりも、導電体260に印加する電位が0Vのときのドレイン電流を小さくすることができる。
また、例えば、図1(A)、および図1(C)に示すように、導電体205と、導電体260とを重畳して設けることで、導電体260、および導電体205に電位を印加した場合、導電体260から生じる電界と、導電体205から生じる電界と、がつながり、酸化物230に形成されるチャネル形成領域を覆うことができる。
つまり、第1のゲート電極としての機能を有する導電体260の電界と、第2のゲート電極としての機能を有する導電体205の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第1のゲート電極、および第2のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、surrounded channel(S−channel)構造とよぶ。
なお、図1では、導電体205の第1の導電体および導電体205の第2の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体205を単層、または3層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
一例として、図1では、第2のゲートとして機能する導電体205は、絶縁体214および絶縁体216の開口の内壁に接して第1の導電体が形成され、さらに内側に第2の導電体が形成されている。ここで、第1の導電体および第2の導電体の上面の高さと、絶縁体216の上面の高さは同程度にすることが好ましい。
また、導電体205の第1の導電体は、水、酸素、または金属元素などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素の少なくとも一の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体205の第1の導電体が酸素の拡散を抑制する機能を持つことにより、導電体205の第2の導電体が酸化して導電率が低下することを抑制することができる。
また、導電体205が配線の機能を兼ねる場合、導電体205の第2の導電体は、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。なお、導電体205の第2の導電体を単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、第1のゲート電極として機能する導電体260は、導電体260a、および導電体260a上の導電体260bを有する。導電体260aは、導電体205の第1の導電体と同様に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N2O、NO、NO2など)、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子など)の少なくとも一の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体260aが酸素の拡散を抑制する機能を持つことにより、酸化物230、および絶縁体250から導電体260bへの過剰酸素の拡散が抑制される。従って、絶縁体250が有する過剰酸素による導電体260bの酸化が抑制され、導電率が低下することを防止することができる。また、酸化物230へ供給する過剰酸素量の減少を抑制することができる。
酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電体260aとして、酸化物230として用いることができる酸化物半導体を用いることができる。その場合、導電体260bをスパッタリング法で成膜することで、導電体260aの電気抵抗値を低下させて導電体とすることができる。これをOC(Oxide Conductor)電極と呼ぶことができる。
導電体260bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体260は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体260bは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
続いて、絶縁体250、および絶縁体252は、第1のゲート絶縁体として機能する。また、絶縁体222、および絶縁体224は、第2のゲート絶縁体としての機能を有する。詳細は前述の記載を参照することができる。
次に、導電体240(導電体240a、および導電体240b)は、一方がソース電極として機能し、他方がドレイン電極として機能する場合がある。
導電体240aと、導電体240bとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
また、図では単層構造を示したが、2層以上の積層構造としてもよい。例えば、窒化タンタルとタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、導電体240上に、バリア性を有する絶縁体274を設けてもよい。絶縁体274は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、詳細は後述するが、絶縁体280が有する過剰酸素領域の酸素が、導電体240と反応し、酸化することを防止することができる。
絶縁体274には、例えば、窒化シリコンや金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、CVD法で形成した窒化シリコンを用いてもよい。
絶縁体274を有することで、導電体240の材料選択の幅を広げることができる。例えば、導電体240に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
また、導電体240の酸化を抑制し、絶縁体224、および絶縁体280から、脱離した酸素を効率的に酸化物230へと供給することができる。また、導電体240に導電性が高い導電体を用いることで、消費電力が小さいトランジスタ200を提供することができる。
続いて、絶縁体212、絶縁体214、絶縁体216、絶縁体280、絶縁体282、絶縁体283、および絶縁体284は、層間膜として機能する。
層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
例えば、絶縁体216は、比誘電率が低い、いわゆるLow−k材料を用いることが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体280、および絶縁体284は、絶縁体216と同様に、比誘電率が低い、いわゆるLow−k材料であること好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
特に、絶縁体280には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。絶縁体280は、トランジスタ200の酸化物230cと接するため、酸化物230cを介して、酸化物230においてチャネルが形成される領域に生じた酸素欠損を低減することができる。つまり、トランジスタ200近傍の層間膜に、過剰酸素領域を有する絶縁体を設けることで、トランジスタ200が有する酸化物230の酸素欠損を低減することで、信頼性を向上させることができる。
絶縁体282は、酸素、水素、および水に対するバリア性を有することが好ましい。絶縁体282が、酸素に対するバリア性を有することで、過剰酸素領域の酸素は、絶縁体284側へ拡散することなく、効率よく酸化物230へ供給することができる。
また、絶縁体212、絶縁体214、絶縁体282、および絶縁体283は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用い、トランジスタ200と、過剰酸素領域を有する絶縁体280とを、封止する(取り囲む)構造を有する。
例えば、図10(A)、および図10(B)に示す。図10(A)は、本発明の一態様に係る基板10上に設けられたトランジスタ200、およびトランジスタ200周辺の上面図である。また、図10(B)は、図10(A)に示す一点鎖線A1−A2に対応する断面図である。なお、図10では、図の明瞭化のために一部の要素を省いて図示している。
図10(A)、および図10(B)に示す半導体装置は、基板10上に設けられたトランジスタ200、およびトランジスタ200を包む構造を有する絶縁体12、絶縁体12のさらに外側に絶縁体14を有する。
トランジスタ200が有する酸化物230は、水素、水、または金属酸化物などの不純物により電気特性が変動する蓋然性が高くなるため、外部から不純物の侵入を遮断することが好ましい。そこで、バリア性を有する絶縁体を用いて、絶縁体12、および絶縁体14で示す積層構造により、トランジスタ200を封止することが好ましい。
絶縁体12、および絶縁体14として、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることができる。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
なお、絶縁体12、および絶縁体14は、異なる膜種を用いることが好ましい。異なる膜種を積層することで、外部から侵入する不純物に対し、より多くの種類の不純物の拡散を抑制することができる。具体的には、絶縁体12には、酸化アルミニウムを用い、絶縁体14には、窒化シリコンを用いるとよい。
また、絶縁体12、および絶縁体14は、同じ膜種を異なる成膜方法を用いて形成してもよい。例えば、絶縁体12をスパッタリング法で成膜し、絶縁体14をALD法により成膜してもよい。本構造とすることで、絶縁体14よりも厚く成膜した絶縁体12を、緻密な膜である絶縁体14で被膜することで、歩留まりよく封止することが可能となる。
また、図10(C)、および図10(D)に示すように、複数のトランジスタ200を一括して包囲してもよい。また、トランジスタ200の密度が異なる領域ごとに、包囲してもよい。
具体的には、図10(C)、および図10(D)に示す半導体装置は、基板10上にトランジスタ200の密度が高い領域20と、密度が低い領域30を有する。トランジスタ密度が高い領域20において、絶縁体22、および絶縁体24は、複数のトランジスタ200の四方を取り囲む。また、トランジスタ密度が低い領域30においては、絶縁体32、および絶縁体34が、トランジスタ200の四方を取り囲む。ここで、絶縁体22、および絶縁体24が、取り囲むトランジスタ200の個数は、絶縁体32、および絶縁体34が、取り囲むトランジスタ200の個数よりも、多い。
従って、基板10上のトランジスタ密度が異なる領域ごとに、バリア性を有する絶縁体により封止することで、トランジスタ200への不純物の拡散を抑制することができる。また、トランジスタ200へ拡散する過剰酸素量のばらつきを低減することができる。従って、複数のトランジスタ200間において、電気特性のバラツキを低減することができる。
ここで、図10に示す絶縁体12、絶縁体14、絶縁体22、絶縁体24、絶縁体32、および絶縁体34に対応する絶縁体として、絶縁体212、絶縁体214、絶縁体282、および絶縁体283を用いることができる。
例えば、絶縁体12、絶縁体22、および絶縁体32として、絶縁体212、絶縁体283を配置することができる。また、絶縁体14、絶縁体24、および絶縁体34として、絶縁体214、絶縁体282を配置することができる。また、絶縁体214と絶縁体216の積層構造は、絶縁体282と絶縁体283の積層構造帯と、基板上で接する領域を有する。
従って、絶縁体212、絶縁体214、絶縁体282、および絶縁体283は、水または水素などの不純物が、基板側からトランジスタ200に混入するのを抑制するバリア膜として機能する。具体的には、絶縁体212、絶縁体214、絶縁体282、および絶縁体283は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N2O、NO、NO2など)、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい。)絶縁性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子など)の少なくとも一の拡散を抑制する機能を有する(上記酸素が透過しにくい。)絶縁性材料を用いることが好ましい。また、例えば、絶縁体212、絶縁体214、絶縁体282、および絶縁体283として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が、基板、基板端、または絶縁体284よりも上方からトランジスタ200側に拡散するのを抑制することができる。
また、トランジスタ200を覆う絶縁体280は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。本構造とすることで、絶縁体280よりも上方に配置する膜の被膜性が向上する。従って、絶縁体282が、断膜することなく、トランジスタ200と絶縁体280とを封止することができる。
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
<トランジスタの構造2>
図2には、トランジスタ200を有する半導体装置の一例を示す。図2(A)は半導体装置の上面を示す。なお、図の明瞭化のため、図2(A)において一部の膜は省略されている。また、図2(B)は、図2(A)に示す一点鎖線A1−A2に対応する断面図であり、図2(C)はA3−A4に対応する断面図である。
なお、図2に示す半導体装置において、図1に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
図2に示すトランジスタ200は、導電体260と絶縁体252との間に、絶縁体254を設けた構造である。また、絶縁体250は、必ずしも設ける必要はない。同様に、導電体205と絶縁体224との間に、絶縁体220を設けた構造である。また、絶縁体250、および絶縁体222は、必ずしも設ける必要はない。
絶縁体254は、例えば、水素濃度が低く、熱に強い絶縁体であることが好ましい。絶縁体254として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対して安定であるため好ましい。具体的に、水素濃度が低く、過剰酸素領域または過剰酸素を有する絶縁体は、SIMSにより得られる水素濃度が、5×1020atoms/cm3未満、好ましくは1×1020atoms/cm3未満、より好ましくは5×1019atoms/cm3未満とする。
ゲート絶縁体として機能する絶縁体を、high−k材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
また、酸化物230としてIn−Ga−Zn酸化物を用い、絶縁体252としてガリウム酸化物など、酸化物230よりもガリウムの含有量が多い絶縁材料を用いる場合、酸化物230と絶縁体252とが接する構造とすることで、酸化物230と絶縁体252との界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ200は高いオン電流、および高い周波数特性を得ることができる。
また、絶縁体274上に、絶縁体275を配置してもよい。絶縁体275は、バリア性を有することが好ましい。絶縁体275を設ける場合、絶縁体274は、異なる膜種を用いるとよい。異なる膜種を積層することで、外部から侵入する不純物に対し、より多くの種類の不純物の拡散を抑制することができる。
また、絶縁体275は、絶縁体274と、同じ膜種を異なる成膜方法を用いて形成してもよい。例えば、絶縁体274をスパッタリング法で成膜し、絶縁体275をALD法により成膜してもよい。本構造とすることで、絶縁体275よりも厚く成膜した絶縁体274を、緻密な膜である絶縁体275で被膜することで、歩留まりよく封止することが可能となる。
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
<トランジスタの構造3>
図3には、トランジスタ200を有する半導体装置の一例を示す。図3(A)は半導体装置の上面を示す。なお、図の明瞭化のため、図3(A)において一部の膜は省略されている。また、図3(B)は、図3(A)に示す一点鎖線A1−A2に対応する断面図であり、図3(C)はA3−A4に対応する断面図である。
なお、図3に示す半導体装置において、図1、または図2に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
図3に示すトランジスタ200は、第1のゲート絶縁体と、第2のゲート絶縁体の積層構造が異なる。特に、第1のゲート電極として機能する導電体260と、第2のゲート電極として機能する導電体205に異なる電位が印加される場合、第1のゲート絶縁体の構造、および第2のゲート絶縁体の構造は、各電位に対し適宜選択すればよい。
例えば、図3に示すように、第1のゲート絶縁体は、絶縁体250、絶縁体252、および絶縁体254の積層構造を用いることができる。一方、第2のゲート絶縁体は、絶縁体221、絶縁体223、絶縁体225の積層構造を用いることができる。
例えば、絶縁体221、および絶縁体225は、酸素、水素、または不純物に対してバリア性を有する膜を用いることが好ましい。
特に、酸化物230としてIn−Ga−Zn酸化物を用いる場合、絶縁体221、および絶縁体225としてガリウム酸化物など、酸化物230よりもガリウムの含有量が多い絶縁材料を用いることが好ましい。絶縁体221、および絶縁体225を構成する元素と、酸化物230を構成する元素が共通であるため、例えば、絶縁体221、および絶縁体225を構成する元素が、酸化物230へと拡散したとしても、酸化物230の低抵抗化の要因とならない。
また、酸化ガリウムは、窒化シリコンよりも誘電率が高い高誘電率絶縁材料であり、いわゆるhigh−k材料である。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にhigh−k材料を用いることで、物理膜厚を保持したまま、ゲート絶縁体の等価酸化膜厚(EOT)の薄膜化が可能となる。従って、トランジスタ動作時のゲート電位の低減が可能となる。
一方で、酸化ガリウムなどいわゆるhigh−k材料は、結晶化しやすい傾向がある。また、ゲート絶縁体の結晶性が高いと、リーク電流が生じる蓋然性が高くなる。そこで、絶縁体221と絶縁体225との間に、非晶質である絶縁体223を配置することが好ましい。絶縁体223を有することで、絶縁体221と絶縁体225の結晶率が高い場合でも、リーク電流の発生を抑制することができる。
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
<半導体装置の構成材料>
以下では、半導体装置に用いることができる構成材料について説明する。
<<基板>>
トランジスタ200を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、SOI(Silicon On Insulator)基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
<<絶縁体>>
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、high−k材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体(絶縁体214、絶縁体222、絶縁体82、および絶縁体283など)で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコン、窒化シリコンなどの金属窒化物を用いることができる。
また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物230と接する構造とすることで、酸化物230が有する酸素欠損を補償することができる。
<<導電体>>
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
<半導体装置の作製方法>
次に、図1に示す、本発明の一態様に係るトランジスタ200を有する半導体装置の作製方法を、図4乃至図9を用いて説明する。
図4乃至図9において、各図の(A)は上面図を示す。また、各図の(B)は、(A)に示すA1−A2の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル長方向の断面図でもある。また、各図の(C)は、(A)にA3−A4の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル幅方向の断面図でもある。なお、各図の(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
まず、基板(図示しない。)を準備し、当該基板上に絶縁体212、および絶縁体214を成膜する。絶縁体212、および絶縁体214の成膜は、スパッタリング法、化学気相成長(CVD:Chemical Vapor Deposition)法、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法、パルスレーザ堆積(PLD:Pulsed Laser Deposition)法、ALD法などを用いて行うことができる。
なお、CVD法は、プラズマを利用するプラズマCVD(PECVD:Plasma Enhanced CVD)法、熱を利用する熱CVD(TCVD:Thermal CVD)法、光を利用する光CVD(Photo CVD)法などに分類できる。さらに用いる原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(MOCVD:Metal Organic CVD)法に分けることができる。
プラズマCVD法は、比較的低温で高品質の膜が得られる。また、熱CVD法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子(トランジスタ、容量素子など)などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱CVD法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱CVD法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
CVD法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。
CVD法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、CVD法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、CVD法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
本実施の形態では、絶縁体212として、スパッタリング法、またはCVD法を用いて、窒化シリコンを成膜する。また、絶縁体214は、スパッタリング法、またはCVD法を用いて、酸化アルミニウムを成膜する。また、例えば、絶縁体212として、スパッタリング法によって酸化アルミニウムを成膜し、絶縁体214として、ALD法によって酸化アルミニウムを成膜する構造としてもよい。または、絶縁体212として、ALD法によって酸化アルミニウムを成膜し、絶縁体214として、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
次に、絶縁体214上に絶縁体216を成膜する。絶縁体216の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。本実施の形態では、絶縁体216となる絶縁膜として、CVD法によって酸化シリコンを成膜する。
次に、絶縁体216に絶縁体214に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体214は、絶縁体216をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体216に酸化シリコン膜を用いた場合は、絶縁体214は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ(CCP:Capacitively Coupled Plasma)エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電圧を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電圧を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ(ICP:Inductively Coupled Plasma)エッチング装置などを用いることができる。
開口の形成後に、導電体205の第1の導電体となる導電膜を成膜する。該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。または、酸素の透過を抑制する機能を有する導電体と、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体205の第1の導電体となる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。
本実施の形態では、導電体205の第1の導電体となる導電膜として、スパッタリング法によって窒化タンタル膜、または、窒化タンタルの上に窒化チタンを積層した膜を成膜する。導電体205の第1の導電体として金属窒化物を用いることにより、後述する導電体205の第2の導電体として銅などの拡散しやすい金属を用いても、当該金属が導電体205の第1の導電体から外に拡散するのを防ぐことができる。
次に、導電体205の第1の導電体となる導電膜上に、導電体205の第2の導電体となる導電膜を成膜する。該導電膜の成膜は、メッキ法、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。本実施の形態では、導電体205の第2の導電体となる導電膜として、タングステンを成膜する。
次に、CMP(Chemical Mechanical Polishing)処理を行うことで、導電体205の第1の導電体となる導電膜、および導電体205の第2の導電体となる導電膜の一部を除去し、絶縁体216を露出する。その結果、開口部のみに、導電体205の第1の導電体となる導電膜、および導電体205の第2の導電体となる導電膜が残存する。これにより、上面が平坦な、導電体205の第1の導電体および導電体205の第2の導電体を含む導電体205を形成することができる(図4参照。)。なお、当該CMP処理により、絶縁体216の一部が除去される場合がある。
なお、導電体205を形成した後に、導電体205の第2の導電体の一部を除去し、導電体205および絶縁体216上に導電膜を成膜し、CMP処理を行う工程を行ってもよい。当該CMP処理により、当該導電膜の一部を除去し、絶縁体216を露出する。なお、導電体205の第2の導電体の一部は、ドライエッチング法などを用いて除去するとよい。また、当該導電膜には、導電体205の第1の導電体または導電体205の第2の導電体と同様の材料を用いるとよい。
上記工程により、上面が平坦な、上記導電膜を含む導電体205を形成することができる。絶縁体216と導電体205の上面の平坦性を向上させることにより、酸化物230b、酸化物230cを形成するCAAC−OSの結晶性を向上させることができる。
ここからは、上記と異なる導電体205の形成方法について以下に説明する。
絶縁体214上に、導電体205となる導電膜を成膜する。該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。また、該導電膜は、多層膜とすることができる。本実施の形態では、該導電膜としてタングステンを成膜する。
次に、リソグラフィー法を用いて、上記導電膜を加工し、導電体205を形成する。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体、絶縁体などを所望の形状に加工することができる。例えば、KrFエキシマレーザ光、ArFエキシマレーザ光、EUV(Extreme Ultraviolet)光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体(例えば水)を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことで、除去することができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電体205となる導電膜上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電体205となる導電膜のエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。導電体205となる導電膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
次に、絶縁体214、および導電体205上に絶縁体216となる絶縁膜を成膜する。当該絶縁膜は、導電体205の上面、および側面と接するように形成する。当該絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。
ここで、絶縁体216となる絶縁膜の膜厚は、導電体205の膜厚以上とすることが好ましい。例えば、導電体205の膜厚を1とすると、絶縁体216となる絶縁膜の膜厚は、1以上3以下とする。
次に、絶縁体216となる絶縁膜にCMP処理を行うことで、絶縁体216となる絶縁膜の一部を除去し、導電体205の表面を露出させる。これにより、上面が平坦な、導電体205と、導電体205の側面と接する絶縁体216と、を形成することができる。以上が、導電体205の異なる形成方法である。
次に、絶縁体216、および導電体205上に絶縁体222を成膜する。絶縁体222は、水素および水に対してバリア性を有する。絶縁体222が、水素および水に対してバリア性を有することで、トランジスタ200の周辺に設けられた構造体に含まれる水素および水が、絶縁体222を通じてトランジスタ200の内側へ拡散することが抑制され、酸化物230中の酸素欠損の生成を抑制することができる。
また、絶縁体222として、酸化物230に含まれる元素と共通の金属元素を有する酸化物を含む絶縁体を成膜するとよい。
特に、酸化物230としてIn−Ga−Zn酸化物を用いる場合、絶縁体222としてガリウム酸化物など、酸化物230よりもガリウムの含有量が多い絶縁材料を用いることが好ましい。絶縁体222を構成する元素と、酸化物230を構成する元素が共通であるため、例えば、絶縁体222を構成する元素が、酸化物230へと拡散したとしても、酸化物230の低抵抗化の要因とならない。
絶縁体222の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。
なお、絶縁体222は、後述するALD法によって成膜することが好ましい。
例えば、絶縁体222として、ALD法によって、酸化ガリウム膜を成膜する場合、ガリウムのプリカーサとして、トリメチルガリウム、トリエチルガリウム、三塩化ガリウム、トリス(ジメチルアミド)ガリウム、ガリウム(III)アセチルアセトナート、トリス(2、2、6、6−テトラメチル−3、5−ヘプタンジオン酸)ガリウム、ジメチルクロロガリウム、ジエチルクロロガリウムなどを用いることができる。
なお、上記プリカーサには、金属元素の他に、炭素および塩素の一方または両方を含むものがある。炭素を含むプリカーサを用いて形成された酸化膜には炭素が含まれる場合がある。また、塩素を含むプリカーサを用いて形成された酸化膜には塩素が含まれる場合がある。
続いて、加熱処理を行ってもよい。加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下、さらに好ましくは320℃以上450℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で加熱処理を行ってもよい。
本実施の形態では、加熱処理として、絶縁体222の成膜後に窒素雰囲気にて400℃の温度で1時間の処理を行った後に、連続して酸素雰囲気にて400℃の温度で1時間の処理を行う。当該加熱処理によって、絶縁体222に含まれる水、水素などの不純物を除去することなどができる。また、加熱処理は、絶縁体224の成膜後などのタイミングで行うこともできる。
次に、絶縁体222上に絶縁体224を成膜する。絶縁体224の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。本実施の形態では、絶縁体224として、CVD法によって酸化シリコンを成膜する。
ここで、絶縁体224に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にRF(Radio Frequency)を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にRFを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体224内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体224に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
ここで、絶縁体224上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜し、該酸化アルミニウムを絶縁体224に達するまで、CMP処理を行ってもよい。当該CMP処理を行うことで絶縁体224表面の平坦化および平滑化を行うことができる。当該酸化アルミニウムを絶縁体224上に配置してCMP処理を行うことで、CMP処理の終点検出が容易となる。また、CMP処理によって、絶縁体224の一部が研磨されて、絶縁体224の膜厚が薄くなることがあるが、絶縁体224の成膜時に膜厚を調整すればよい。絶縁体224表面の平坦化および平滑化を行うことで、後に成膜する酸化物の被覆率の悪化を防止し、半導体装置の歩留りの低下を防ぐことができる場合がある。また、絶縁体224上に、スパッタリング法によって、酸化アルミニウムを成膜することにより、絶縁体224に酸素を添加することができるので好ましい。
次に、絶縁体224上に、酸化膜230A、酸化膜230Bを順に成膜する(図4参照。)。なお、酸化膜230Aおよび酸化膜230Bは、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜230A、および酸化膜230B上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜230Aと酸化膜230Bとの界面近傍を清浄に保つことができる。
酸化膜230A、および酸化膜230Bの成膜はスパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。なお、酸化膜230A、および酸化膜230BをALD法によって成膜する場合、先の実施の形態で説明した内容を参酌することができる。
例えば、酸化膜230A、および酸化膜230Bとして、ALD法によって、In−Ga−Zn酸化膜を成膜する場合、インジウムのプリカーサとして、トリメチルインジウム、トリス(2、2、6、6−テトラメチル−3、5−ヘプタンジオン酸)インジウム、シクロペンタジエニルインジウムなどを用いる。また、ガリウムのプリカーサとして、トリメチルガリウム、トリエチルガリウム、三塩化ガリウム、トリス(ジメチルアミド)ガリウム、ガリウム(III)アセチルアセトナート、トリス(2、2、6、6−テトラメチル−3、5−ヘプタンジオン酸)ガリウム、ジメチルクロロガリウム、ジエチルクロロガリウムなどを用いる。また、亜鉛のプリカーサとして、ジメチル亜鉛、ジエチル亜鉛、ビス(2、2、6、6−テトラメチル−3、5−ヘプタンジオン酸)亜鉛などを用いる。酸化物230aおよび酸化物230bに求める特性に合わせて、In−Ga−Zn酸化膜の成膜に用いるプリカーサの種類、導入量などを適宜組み合わせるとよい。
なお、上記プリカーサには、金属元素の他に、炭素および塩素の一方または両方を含むものがある。炭素を含むプリカーサを用いて形成された酸化膜には炭素が含まれる場合がある。また、塩素を含むプリカーサを用いて形成された酸化膜には塩素が含まれる場合がある。
また、例えば、酸化膜230A、および酸化膜230Bをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のIn−M−Zn酸化物ターゲットなどを用いることができる。また、ターゲットには、直流(DC)電源または、高周波(RF)電源などの交流(AC)電源が接続され、ターゲットの電気伝導度に応じて、必要な電力を印加することができる。
特に、酸化膜230Aの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体224に供給される場合がある。したがって、当該スパッタリングガスに含まれる酸素の割合は70%以上、好ましくは80%以上、より好ましくは100%とすればよい。
また、酸化膜230Bをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、30%を超えて100%以下、好ましくは70%以上100%以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。ただし、本発明の一態様はこれに限定されない。酸化膜230Bをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を1%以上30%以下、好ましくは5%以上20%以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。
本実施の形態では、酸化膜230Aとして、スパッタリング法によって、In:Ga:Zn=1:3:4[原子数比]のIn−Ga−Zn酸化物ターゲットを用いて成膜する。また、酸化膜230Bとして、スパッタリング法によって、In:Ga:Zn=4:2:4.1[原子数比]のIn−Ga−Zn酸化物ターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物230に求める特性に合わせて形成するとよい。
ここで、絶縁体222、絶縁体224、酸化膜230A、および酸化膜230Bを、大気に暴露することなく成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。
次に、加熱処理を行ってもよい。当該加熱処理は、上述した加熱処理条件を用いることができる。当該加熱処理によって、酸化膜230A、および酸化膜230B中の水、水素などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて400℃の温度で1時間の処理を行った後に、連続して酸素雰囲気にて400℃の温度で1時間の処理を行う。
次に、酸化膜230B上に導電膜240Aを成膜する。導電膜240Aの成膜はスパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる(図4参照。)。なお、導電膜240Aの成膜前に、加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、連続して導電膜240Aを成膜してもよい。このような処理を行うことによって、酸化膜230Bの表面などに表面に吸着している水分および水素を除去し、さらに酸化膜230Aおよび酸化膜230B中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、100℃以上400℃以下が好ましい。本実施の形態では、加熱処理の温度を200℃とする。
次に、酸化膜230A、酸化膜230B、および導電膜240Aを島状に加工して、酸化物230a、酸化物230b、および導電層240Bを形成する(図5参照。)。なお、当該工程において、絶縁体224の酸化物230aと重ならない領域の膜厚が薄くなることがある。
ここで、酸化物230a、酸化物230b、および導電層240Bは、少なくとも一部が導電体205と重なるように形成する。また、酸化物230a、酸化物230b、および導電層240Bの側面は、絶縁体224の上面に対し、概略垂直であることが好ましい。酸化物230a、酸化物230b、および導電層240Bの側面が、絶縁体224の上面に対し、概略垂直であることで、複数のトランジスタ200を設ける際に、小面積化、高密度化が可能となる。または、酸化物230a、酸化物230b、および導電層240Bの側面と、絶縁体224の上面とのなす角が低い角度になる構成にしてもよい。その場合、酸化物230a、酸化物230b、および導電層240Bの側面と、絶縁体224の上面とのなす角は60°以上70°未満が好ましい。この様な形状とすることで、これより後の工程において、絶縁体274などの被覆性が向上し、鬆などの欠陥を低減することができる。
なお、導電層240Bの側面と導電層240Bの上面との間に、湾曲面を有することが好ましい。つまり、当該側面の端部と当該上面の端部は、湾曲していることが好ましい。湾曲面は、例えば、導電層240Bの端部において、曲率半径が、3nm以上10nm以下、好ましくは、5nm以上6nm以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
なお、酸化膜230A、酸化膜230B、および導電膜240Aの加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、酸化膜230A、酸化膜230B、および導電膜240Aの加工は、それぞれ異なる条件で加工してもよい。
次に、絶縁体224、酸化物230a、酸化物230b、および導電層240Bの上に、絶縁体274となる絶縁膜274Aを成膜する(図6参照)。
絶縁膜274Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。絶縁膜274Aは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、スパッタリング法によって、窒化シリコン、酸化シリコン、または酸化アルミニウムを成膜する。また、絶縁体274として、酸化物230a、および酸化物230cに用いることができる材料を用いることができる。例えば、絶縁体274として、In:Ga:Zn=1:3:4[原子数比]の金属酸化物を用いてもよい。
また、絶縁膜274Aは、2層の積層構造としてもよい。絶縁膜274Aの下層、および絶縁膜274Aの上層の成膜には、上記方法を用いて行うことができ、絶縁膜274Aの下層、および絶縁膜274Aの上層の成膜は、同じ方法を用いてもよいし、それぞれ異なる方法を用いてもよい。また、絶縁膜274Aの下層、および絶縁膜274Aの上層には上記材料を用いることができ、絶縁膜274Aの下層、および絶縁膜274Aの上層は同じ材料としてもよいし、それぞれ異なる材料としてもよい。例えば、絶縁膜274Aの下層として、スパッタリング法によって、酸化アルミニウム膜を成膜し、絶縁膜274Aの上層として、ALD法によって、酸化アルミニウム膜を成膜してもよい。または、絶縁膜274Aの下層として、スパッタリング法によって、酸化アルミニウム膜を成膜し、絶縁膜274Aの上層として、ALD法によって、窒化シリコン膜を成膜してもよい。
次に、絶縁膜274A上に、絶縁膜280Aを成膜する。絶縁膜280Aは同種の層を異なる成膜方法により、設けてもよい。具体的には、まず絶縁膜280Aの第1の膜として、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。本実施の形態では、絶縁膜280Aの第1の膜として、スパッタリング法によって酸化シリコン膜を成膜し、絶縁膜280Aの第2の膜として、CVD法によって酸化シリコン膜を成膜する。なお、絶縁膜280Aの成膜前に、加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、連続して当該絶縁膜を成膜してもよい。このような処理を行うことによって、絶縁膜274Aの表面などに吸着している水分および水素を除去し、さらに酸化物230a、酸化物230b、および絶縁膜274A中の水分濃度および水素濃度を低減させることができる。上述した加熱処理条件を用いることができる。
次に、絶縁膜280AにCMP処理を行い、絶縁膜280Aの上面を平坦化する(図6参照。)。
次に、絶縁膜280Aの一部、絶縁膜274Aの一部、および導電層240Bの一部を加工して、酸化物230bに達する開口を形成する。当該開口は、導電体205と重なるように形成することが好ましい。当該開口によって、導電体240a、導電体240b、絶縁体274、絶縁体280を形成する(図7参照。)。
また、絶縁膜280Aの一部、絶縁膜274Aの一部、および導電層240Bの一部の加工は、それぞれ異なる条件で加工してもよい。例えば、絶縁体280の一部をドライエッチング法で加工し、絶縁膜274Aの一部をウェットエッチング法で加工し、導電層240Bの一部をドライエッチング法で加工してもよい。
ここで、酸化物230a、酸化物230bなどの表面に付着または内部に拡散した不純物を除去することが好ましい。当該不純物としては、絶縁体280、絶縁膜274A、および導電層240Bに含まれる成分、上記開口を形成する際に用いられる装置に使われている部材に含まれる成分、エッチングに使用するガスまたは液体に含まれる成分などに起因したものが挙げられる。当該不純物としては、例えば、アルミニウム、シリコン、タンタル、フッ素、塩素などがある。
上記の不純物などを除去するために、洗浄処理を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
ウェット洗浄としては、アンモニア水、シュウ酸、リン酸、フッ化水素酸などを炭酸水または純水で希釈した水溶液、純水、炭酸水などを用いて洗浄処理を行ってもよい。または、これらの水溶液、純水、または炭酸水を用いた超音波洗浄を行ってもよい。または、これらの洗浄を適宜組み合わせて行ってもよい。なお、超音波洗浄には、200kHz以上、好ましくは900kHz以上の周波数を用いることが好ましい。当該周波数を用いることで、酸化物230bなどへのダメージを低減することができる。
上記洗浄処理として、本実施の形態では、希釈フッ化水素酸または希釈アンモニア水を用いてウェット洗浄を行い、続いて純水、または炭酸水を用いてウェット洗浄を行う。当該洗浄処理を行うことで、酸化物230a、酸化物230bなどの表面に付着または内部に拡散した不純物を除去することができる。または、酸化物230b上の酸化物230cの結晶性を高めることができる。
次に加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、連続して酸化膜230Cの第1の膜、および酸化膜230Cの第2の膜を成膜してもよい。本工程により、酸化物230bの表面などに吸着している水分および水素を除去し、さらに酸化物230aおよび酸化物230b中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、100℃以上400℃以下が好ましい。本実施の形態では、加熱処理の温度を200℃とする。
酸化膜230Cの第1の膜および酸化膜230Cの第2の膜の成膜はスパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。酸化膜230Cの第1の膜および酸化膜230Cの第2の膜の成膜は、酸化膜230A、または酸化膜230Bと同様の成膜方法を用いて行ってもよいし、異なる成膜方法を用いて行ってもよい。なお、酸化膜230Cの第1の膜、および酸化膜230Cの第1の膜をALD法によって成膜する場合、先の実施の形態で説明した内容を参酌することができる。本実施の形態では、酸化膜230Cの第1の膜として、ALD法によって、In:Ga:Zn=4:2:3[原子数比]のIn−Ga−Zn酸化膜を成膜し、酸化膜230Cの第2の膜として、ALD法によって、In:Ga:Zn=1:3:4[原子数比]のIn−Ga−Zn酸化膜を成膜する。
酸化膜230Cの第1の膜および酸化膜230Cの第2の膜を、ALD法を用いて形成することで、開口の底面、および側面で膜厚がほぼ等しい酸化膜を形成することができる。例えば、当該開口の底部における酸化膜230Cの第1の膜の膜厚に対する、当該開口の側面における酸化膜230Cの第1の膜の膜厚の比を0.5以上1以下、好ましくは0.7以上1以下、より好ましくは、0.9以上1以下とすることができる。また、当該開口の底部における酸化膜230Cの第2の膜の膜厚に対する、当該開口の側面における酸化膜230Cの第2の膜の膜厚の比を0.5以上1以下、好ましくは0.7以上1以下、より好ましくは、0.9以上1以下とすることができる。また、酸化物230bの上面における酸化膜230Cの第1の膜の膜厚に対する、酸化物230bの側面における酸化膜230Cの第1の膜の膜厚の比を0.5以上1以下、好ましくは0.7以上1以下、より好ましくは、0.9以上1以下とすることができる。また、酸化物230bの上面における酸化膜230Cの第2の膜の膜厚に対する、酸化物230bの側面における酸化膜230Cの第2の膜の膜厚の比を0.5以上1以下、好ましくは0.7以上1以下、より好ましくは、0.9以上1以下とすることができる。また、ALD法を用いて形成された酸化膜が結晶構造を有する場合、そのc軸は、被成膜面の法線方向と概略平行とすることができる。
酸化膜230Cの第1の膜および酸化膜230Cの第2の膜をスパッタリング法によって成膜する場合、酸化膜230Cの第1の膜および酸化膜230Cの第2の膜の成膜時に、スパッタリングガスに含まれる酸素の一部が酸化物230aおよび酸化物230bに供給される場合がある。したがって、酸化膜230Cの第1の膜および酸化膜230Cの第2の膜のスパッタリングガスに含まれる酸素の割合は70%以上、好ましくは80%以上、より好ましくは100%とすればよい。
次に加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁膜250Aを成膜してもよい。このような処理を行うことによって、酸化膜230Cの表面などに表面に吸着している水分および水素を除去し、さらに酸化物230a、酸化物230b、および酸化膜230C中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、100℃以上400℃以下が好ましい。
絶縁膜250Aは、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて成膜することができる。本実施の形態では、絶縁膜250Aとして、CVD法により、酸化窒化シリコンを成膜する。なお、絶縁膜250Aを成膜する際の成膜温度は、350℃以上450℃未満、特に400℃前後とすることが好ましい。絶縁膜250Aを、400℃で成膜することで、不純物が少ない絶縁膜を成膜することができる。
次に、絶縁膜250A上に絶縁膜252Aを成膜する。絶縁膜252Aは、水素および水に対してバリア性を有する。絶縁膜252Aが、水素および水に対してバリア性を有することで、トランジスタ200の周辺に設けられた構造体に含まれる水素および水が、絶縁膜252Aを通じてトランジスタ200の内側へ拡散することが抑制され、酸化物230中の酸素欠損の生成を抑制することができる。
また、絶縁膜252Aとして、酸化物230に含まれる元素と共通の金属元素を有する酸化物を含む絶縁体を成膜するとよい。特に、酸化物230としてIn−Ga−Zn酸化物を用いる場合、絶縁膜252Aとしてガリウム酸化物など、酸化物230よりもガリウムの含有量が多い絶縁材料を用いることが好ましい。絶縁膜252Aを構成する元素と、酸化物230を構成する元素が共通であるため、例えば、絶縁膜252Aを構成する元素が、酸化物230へと拡散したとしても、酸化物230の低抵抗化の要因とならない。
絶縁膜252Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。なお、絶縁膜252Aは、絶縁体222と同様、ALD法によって成膜することが好ましい。
例えば、絶縁膜252Aとして、ALD法によって、酸化ガリウム膜を成膜する場合、ガリウムのプリカーサとして、トリメチルガリウム、トリエチルガリウム、三塩化ガリウム、トリス(ジメチルアミド)ガリウム、ガリウム(III)アセチルアセトナート、トリス(2、2、6、6−テトラメチル−3、5−ヘプタンジオン酸)ガリウム、ジメチルクロロガリウム、ジエチルクロロガリウムなどを用いることができる。
なお、上記プリカーサには、金属元素の他に、炭素および塩素の一方または両方を含むものがある。炭素を含むプリカーサを用いて形成された酸化膜には炭素が含まれる場合がある。また、塩素を含むプリカーサを用いて形成された酸化膜には塩素が含まれる場合がある。
次に、導電膜260A、導電膜260Bを順に成膜する。導電膜260Aおよび導電膜260Bの成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。例えば、CVD法を用いることが好ましい。本実施の形態では、ALD法を用いて、導電膜260Aを成膜し、CVD法を用いて導電膜260Bを成膜する(図8参照。)。
次に、CMP処理によって、酸化膜230Cの第1の膜および酸化膜230Cの第2の膜、絶縁膜250A、絶縁膜252A、導電膜260A、および導電膜260Bを絶縁体280が露出するまで研磨することによって、酸化物230c、絶縁体250、絶縁体252、および導電体260(導電体260a、および導電体260b)を形成する(図9参照。)。これにより、酸化物230cは、酸化物230bに達する開口の内壁(側壁、および底面)を覆うように配置される。また、絶縁体250、および絶縁体252は、酸化物230cを介して、上記開口の内壁を覆うように配置される。また、導電体260は、酸化物230c、絶縁体250、および絶縁体252を介して、上記開口を埋め込むように配置される。
次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて400℃の温度で1時間の処理を行う。該加熱処理によって、絶縁体250、絶縁体252、および絶縁体280中の水分濃度および水素濃度を低減させることができる。
次に、酸化物230c、絶縁体250、絶縁体252、導電体260、および絶縁体280上に、絶縁体282、および絶縁体283を成膜する。絶縁体282、および絶縁体283の成膜は、絶縁体212、および絶縁体214と同様に、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる。絶縁体282、および絶縁体283としては、例えば、スパッタリング法によって、酸化アルミニウム膜、または窒化シリコン膜を成膜することが好ましい。スパッタリング法によって、酸化アルミニウム膜、または窒化シリコン膜を成膜することによって、絶縁体282、および絶縁体283が有する水素を酸化物230へ拡散することを抑制することができる。また、導電体260と接するように絶縁体282を形成することで、導電体260の酸化を抑制することができ、好ましい。
また、絶縁体282として、スパッタリング法によって、酸化アルミニウム膜を形成することで、絶縁体280に酸素を供給することができる。絶縁体280に供給された酸素は、酸化物230cを介して、酸化物230bが有するチャネル形成領域に供給される場合がある。また、絶縁体280に酸素が供給されることで、絶縁体282の形成前に絶縁体280に含まれていた酸素が、酸化物230cを介して、酸化物230bが有するチャネル形成領域に供給される場合がある。
また、絶縁体282として、スパッタリング法によって酸化アルミニウム膜を成膜し、絶縁体283として、当該酸化アルミニウム膜上に、スパッタリング法によって窒化シリコンを成膜する構造としてもよい。
次に、加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができる。当該加熱処理によって、絶縁体280の水分濃度および水素濃度を低減させることができる。また、絶縁体282が有する酸素を絶縁体280に注入することができる。
なお、絶縁体282、および絶縁体283を成膜する方法として、はじめに、酸化物230c、絶縁体250、絶縁体252、導電体260、および絶縁体280上に、スパッタリング法によって酸化アルミニウム膜を成膜し、次に、上述した加熱処理条件を用いて加熱処理を行い、次に、CMP処理によって、当該酸化アルミニウム膜を除去し、次に、絶縁体282、および絶縁体283を成膜してもよい。当該方法により、絶縁体280に過剰酸素領域をより多く形成することができる。なお、当該酸化アルミニウム膜を除去する工程において、絶縁体280の一部、導電体260の一部、絶縁体250の一部、絶縁体252の一部、および酸化物230cの一部が除去される場合がある。
また、絶縁体280と絶縁体282との間に、絶縁体を設けてもよい。当該絶縁体として、例えば、スパッタリング法を用いて成膜した酸化シリコンを用いればよい。当該絶縁体を設けることで、絶縁体280に過剰酸素領域を形成することができる。
次に絶縁体282上に、絶縁体284を成膜してもよい。絶縁体284の成膜は、スパッタリング法、CVD法、MBE法、PLD法、ALD法などを用いて行うことができる(図1参照。)。
本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態2)
本発明の一態様は、先の実施の形態で説明した半導体装置の作製方法に用いることができる作成方法、およびその作製装置に関する。
<酸化物半導体、およびゲート絶縁体に適用可能な金属酸化物>
以下に、本発明に係る金属酸化物について説明する。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Mおよび亜鉛を有するInMZnOである場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
一方、ゲート絶縁体は、少なくとも元素Iを含む酸化物であることが好ましい。元素Iとしては、ガリウム、アルミニウム、ハフニウム、ホウ素、チタン、シリコン、ゲルマニウム、ジルコニウム、イットリウム、セリウム、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。なお、酸化物半導体がInMZnOである場合、元素Iは、元素Mと同種であることが好ましい。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
ここで、金属酸化物が、インジウム、元素M及び亜鉛を有する場合を考える。なお、金属酸化物が有するインジウム、元素M、及び亜鉛の原子数比のそれぞれの項を[In]、[M]、および[Zn]とする。
以下に、図17(A)、図17(B)、および図17(C)を用いて、本発明の一態様に示す酸化物に用いることができる金属酸化物が有するインジウム、元素Mおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図17(A)、図17(B)、および図17(C)には、酸素の原子数比については記載しない。また、金属酸化物が有するインジウム、元素M、および亜鉛の原子数比のそれぞれの項を[In]、[M]、および[Zn]とする。
図17(A)、図17(B)、および図17(C)において、破線は、[In]:[M]:[Zn]=(1+α):(1−α):1の原子数比(−1≦α≦1)となるライン、[In]:[M]:[Zn]=(1+α):(1−α):2の原子数比となるライン、[In]:[M]:[Zn]=(1+α):(1−α):3の原子数比となるライン、[In]:[M]:[Zn]=(1+α):(1−α):4の原子数比となるライン、および[In]:[M]:[Zn]=(1+α):(1−α):5の原子数比となるラインを表す。
また、一点鎖線は、[In]:[M]:[Zn]=5:1:βの原子数比(β≧0)となるライン、[In]:[M]:[Zn]=2:1:βの原子数比となるライン、[In]:[M]:[Zn]=1:1:βの原子数比となるライン、[In]:[M]:[Zn]=1:2:βの原子数比となるライン、[In]:[M]:[Zn]=1:3:βの原子数比となるライン、および[In]:[M]:[Zn]=1:4:βの原子数比となるラインを表す。
また、図17(A)、図17(B)、および図17(C)に示す、[In]:[M]:[Zn]=0:2:1の原子数比、およびその近傍値の金属酸化物は、スピネル型の結晶構造をとりやすい。
また、金属酸化物中に複数の相が共存する場合がある(二相共存、三相共存など)。例えば、原子数比が[In]:[M]:[Zn]=0:2:1の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が[In]:[M]:[Zn]=1:0:0の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
図17(A)に示す領域Aは、金属酸化物が有する、インジウム、元素M、および亜鉛の原子数比の好ましい範囲の一例について示している。
金属酸化物は、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度(電子移動度)を高くすることができる。従って、インジウムの含有率が高い金属酸化物はインジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなる。
一方、金属酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が[In]:[M]:[Zn]=0:1:0、およびその近傍値である場合(例えば図17(C)に示す領域C)は、絶縁性が高くなる。
例えば、チャネル形成領域や、低抵抗領域に用いる金属酸化物は、キャリア移動度が高い、図17(A)の領域Aで示される原子数比を有することが好ましい。チャネル形成領域や、低抵抗領域に用いる金属酸化物は、例えばIn:Ga:Zn=4:2:3から4.1、およびその近傍値程度になるようにすればよい。一方、チャネル形成領域や、低抵抗領域を取り囲むように金属酸化物を設ける場合、絶縁性が比較的高い、図17(C)の領域Cで示される原子数比を有することが好ましい。チャネル形成領域や、低抵抗領域を取り囲むように設けられる金属酸化物は、例えばIn:Ga:Zn=1:3:4程度、あるいはIn:Ga:Zn=1:3:2程度になるようにすればよい。または、チャネル形成領域や、低抵抗領域を取り囲むように設けられる金属酸化物は、チャネル形成領域や、低抵抗領域に用いる金属酸化物と同等の金属酸化物を用いてもよい。
特に、図17(B)に示す領域Bでは、領域Aの中でも、キャリア移動度が高く、信頼性が高い優れた金属酸化物が得られる。
なお、領域Bは、[In]:[M]:[Zn]=4:2:3から4.1、およびその近傍値を含む。近傍値には、例えば、[In]:[M]:[Zn]=5:3:4が含まれる。また、領域Bは、[In]:[M]:[Zn]=5:1:6、およびその近傍値、および[In]:[M]:[Zn]=5:1:7、およびその近傍値を含む。
また、金属酸化物の原子数比は、金属酸化物中の酸素の拡散のしやすさ、あるいは透過のしやすさにも影響を与える。
インジウム含有率の高い領域A、特に領域Bの金属酸化物(第1の金属酸化物とする)において、酸素は拡散しやすく、第1の金属酸化物に隣接する材料に含まれる酸素の吸収や、第1の金属酸化物に隣接する材料への酸素の放出が容易に行われる。すなわち、酸素を含む第1の材料と、第1の材料よりも酸素の含有量が少ない第2の材料の間に、第1の金属酸化物を設けた場合、第1の材料に含まれる酸素が、第1の金属酸化物を透過して、第2の材料に供給される場合がある。一方、領域Cの金属酸化物(第2の金属酸化物とする)では、酸素の拡散は起こりにくいため、第2の金属酸化物は、酸素の透過を抑制し、酸素に対するブロック層として機能する場合がある。すなわち、酸素を含む第3の材料と、第3の材料よりも酸素の含有量が少ない第4の材料の間に、第2の金属酸化物を設けることで、第3の材料に含まれる酸素は、第2の金属酸化物により拡散が抑制され、第4の材料への供給が抑制される場合がある。
以上のように、金属酸化物における原子数比は、電気伝導特性の観点、および酸素拡散特性の観点から重要であり、金属酸化物に求められる特性に応じて制御されるべきである。
金属酸化物をスパッタリング法により形成する場合、スパッタリングターゲットの原子数比が膜の原子数比に依存する。金属酸化物として、In−M−Zn酸化物を用いる場合、スパッタリングターゲットとしては、多結晶のIn−M−Zn酸化物を含むターゲットを用いると好ましい。なお、成膜される金属酸化物の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。例えば、金属酸化物に用いるスパッタリングターゲットの組成がIn:Ga:Zn=4:2:4.1[原子数比]の場合、成膜される金属酸化物の組成は、In:Ga:Zn=4:2:3[原子数比]の近傍となる場合がある。また、金属酸化物に用いるスパッタリングターゲットの組成がIn:Ga:Zn=5:1:7[原子数比]の場合、成膜される金属酸化物の組成は、In:Ga:Zn=5:1:6[原子数比]の近傍となる場合がある。
なお、金属酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、金属酸化物の性質が異なる場合がある。例えば、金属酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの[Zn]よりも、膜の[Zn]が小さくなる場合がある。従って、図示する領域は、金属酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域A乃至領域Cの境界は厳密ではない。
ここで、原子数比が異なる金属酸化物を複数積層する場合、それぞれの原子数比に対応する複数のスパッタリングターゲット、およびこれらを設置する複数のチャンバーが必要となる。
また、スパッタリング法を用いた成膜では、成膜中の粒子が、被成膜面に入射するため、被成膜面に別途膜が形成されている場合、該膜に成膜ダメージを与える恐れがある。ここで、成膜ダメージとは、成膜中の粒子の該膜内への入射による、混合層の形成や、該膜が結晶を有する場合、該膜の結晶化率の低下などを含む。
スパッタリング法を用いた成膜における上記課題を鑑みると、金属酸化物の原子数比は、金属酸化物の成膜条件で調整できることが好ましい。また、金属酸化物の形成には、成膜ダメージが低減された成膜方法を用いることが好ましい。
上記課題に対し、金属酸化物の形成方法として、ALD法を用いることができる。
ALD法は、プリカーサ分子、あるいはプリカーサに含まれる原子の自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、および低温での成膜が可能、などの効果がある。また、ALD法には、プラズマを利用した成膜方法プラズマALD(PEALD:Plasma Enhanced ALD)法も含まれる。プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ALD法で用いるプリカーサには炭素や塩素などの元素を含むものがある。このため、ALD法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素や塩素などの元素を多く含む場合がある。なお、これらの元素の定量は、X線光電子分光法(XPS:X−ray Photoelectron Spectroscopy)を用いて行うことができる。
ALD法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ALD法は、比較的成膜速度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ALD法は、原料ガスの導入量によって、得られる膜の組成を制御することができる。例えば、ALD法では、原料ガスの導入量や導入回数(パルス回数ともいう)によって、任意の組成の膜を成膜することができる。また、例えば、ALD法では、成膜しながら原料ガスを変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスを変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
<ALD装置およびALD法を用いた成膜方法>
ここで、本発明の一態様の金属酸化物の形成に用いることができるALD装置、およびALD法を用いた成膜方法について説明する。
ALD法を利用した成膜装置は、反応のための第1の原料ガス(前駆体、プリカーサ、金属プリカーサとも呼ぶ)と第2の原料ガス(反応剤、リアクタント、非金属プリカーサとも呼ぶ)を交互にチャンバーに導入し、これらの原料ガスの導入を繰り返すことで成膜を行う。なお、原料ガスの導入の切り替えは、例えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて行うことができる。また、原料ガス導入の際、窒素(N2)やアルゴン(Ar)などの不活性ガスをキャリアガスとして原料ガスと一緒にチャンバーに導入してもよい。キャリアガスを用いることで、原料ガスの揮発性が低い、あるいは蒸気圧が低い場合でも、原料ガスが配管内部やバルブ内部に吸着することを抑制し、原料ガスをチャンバーに導入することが可能になる。また、形成される膜の均一性も向上し、好ましい。
ALD法を用いた成膜方法の一例を、図11を用いて説明する。まず、第1の原料ガスをチャンバーに導入し(図11(A)参照)、基板表面にプリカーサ601を吸着させる(第1ステップ)。ここで、プリカーサ601が基板表面に吸着することにより、表面化学反応の自己停止機構が作用し、基板上のプリカーサの層の上にさらにプリカーサが吸着することはない(図11(B)参照)。なお、表面化学反応の自己停止機構が作用する基板温度の適正範囲をALD Windowとも呼ぶ。ALD Windowは、プリカーサの温度特性、蒸気圧、分解温度などによって決まるが、100℃以上500℃以下、好ましくは、200℃以上400℃以下とする。次に、真空排気によって、余剰なプリカーサや反応生成物などをチャンバーから排出する(第2ステップ)。また、真空排気を行う代わりに不活性ガス(アルゴン、或いは窒素など)などをチャンバーに導入し、余剰なプリカーサや反応生成物などをチャンバーから排出してもよい。このステップは、パージとも呼ばれる。次に、第2の原料ガスとして、リアクタント602(例えば、酸化剤(オゾン(O3)、酸素(O2)、水(H2O)、およびこれらのプラズマ、ラジカル、イオンなど))をチャンバーに導入し(図11(C)参照)、基板表面に吸着したプリカーサ601と反応させて、膜の構成分子を基板に吸着させたままプリカーサ601に含まれる成分の一部を離脱させる(第3ステップ)(図11(D)参照)。次に、真空排気または不活性ガスの導入によって、余剰なリアクタント602や反応生成物などをチャンバーから排出する(第4ステップ)。
なお、以降の本明細書の記載において、特段の記載がない限り、リアクタント、または酸化剤としてオゾン、酸素、水を用いる場合、これらは、ガスや分子の状態に限らず、プラズマ状態、ラジカル状態、およびイオン状態のものも含むものとする。プラズマ状態、ラジカル状態、あるいはイオン状態の酸化剤を用いて成膜する場合、後述するラジカルALD装置や、プラズマALD装置を用いれば良い。
酸化剤として、プリカーサに含まれる炭素を除去するには水を用いることが好ましい。水に含まれる水素が、プリカーサに含まれる炭素と反応して、炭素を効率よくプリカーサから離脱させることができる。一方、形成される膜中に含まれる水素を極力減らしたい場合は、酸化剤として、水素を含まないオゾンや酸素を用いることが好ましい。また、第1の酸化剤として、水をチャンバーに導入することで、プリカーサに含まれる炭素を除去した後、真空排気を行い、第2の酸化剤として水素を含まないオゾンや酸素をチャンバーに導入して水素を除去し、真空排気を行ってもよい。その後、所望の膜厚が得られるまで第1ステップから第4ステップを繰り返し行う。
なお、上記の説明では、第1の原料ガスをチャンバーに導入してから、第2の原料ガスをチャンバーに導入する例を示したが、本発明はこれに限らない。第2の原料ガスをチャンバーに導入してから、第1の原料ガスをチャンバーに導入してもよい。つまり、初めに上記第3ステップ、および第4ステップの後に、第1ステップ、第2ステップ、第3ステップ、および第4ステップを行い、以降第1ステップ乃至第4ステップを繰り返し行うことで成膜を行ってもよい。さらに、上記第3ステップ、および第4ステップを複数回繰り返してから、第1ステップ乃至第4ステップを繰り返し行うことで成膜を行ってもよい。
このように、第1のステップの前に、第3のステップ、および第4のステップを1回ずつ、あるいは複数回行うことは、チャンバー内の成膜雰囲気を制御できるため好ましい。例えば、第3のステップとして、酸化剤を導入することで、チャンバー内は酸素雰囲気とすることができる。酸素雰囲気で成膜を開始すると、形成される膜中の酸素濃度を高くでき、好ましい。さらに、当該膜の下地となる絶縁体や酸化物にも酸素を供給できる。このような方法を用いて形成された半導体装置は、良好な特性を有し、高い信頼性を得ることができる。
また、第1ステップ、および第2ステップの後に、第3ステップにおける第2の原料ガスの導入と、第4ステップにおける真空排気または不活性ガスの導入を複数回繰り返し行ってもよい。つまり、第1ステップ、第2ステップ、第3ステップ、第4ステップ、第3ステップ、第4ステップ、と第3ステップと第4ステップを繰り返し行った後に、第1ステップ、および第2ステップを行ってもよい。
例えば、第3ステップで酸化剤としてO3、およびO2を導入し、第4ステップで真空排気を行い、この工程を複数回繰り返してもよい。
また、第3ステップと第4ステップを繰り返す場合、必ずしも同じ種類の原料ガスの導入を繰り返す必要はない。例えば、1回目の第3ステップで酸化剤としてH2Oを用い、2回目以降の第3ステップで酸化剤としてO3を用いてもよい。
このようにして、チャンバー内で酸化剤の導入と真空排気(または不活性ガスの導入)を短時間で複数回繰り返すことで、基板表面に吸着したプリカーサから、余分な水素原子、炭素原子、塩素原子などをより確実に取り除き、チャンバーの外に排除することができる。また、酸化剤の種類を2種類に増やすことにより、基板表面に吸着したプリカーサから、余分な水素原子などをより多く取り除くことができる。このように、成膜中に水素原子が膜中に取り込まれないようにすることにより形成した膜に含まれる水、水素などを低減することができる。
このような方法を用いることにより、TDS分析にて100℃以上700℃以下または100℃以上500℃以下の表面温度の範囲で、水分子の脱離量が1.0×1013molecule/cm2以上1.0×1016molecule/cm2以下、さらに好ましくは1.0×1013molecule/cm2以上3.0×1015molecule/cm2以下となる膜を形成することができる。
このようにして、基板表面に第1の単一層を成膜することができ、第1ステップ乃至第4ステップを再び行うことで、第1の単一層の上に第2の単一層を積層することができる。第1ステップ乃至第4ステップを、ガス導入を制御しつつ、膜が所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。
また、上記方法で形成された膜は層状の構造を有する場合がある。さらに、上記方法で形成された膜が結晶構造を有する場合、該膜のc軸は、被成膜面の法線方向と概略平行な方向に配向する。すなわち、該膜のc軸は、被成膜面に対して垂直に配向する。詳細は後述するが、本明細書では、このような結晶構造をCAAC構造と称し、CAAC構造を有する酸化物半導体(金属酸化物)を、CAAC−OSと称する場合がある。ALD法を用いることで、CAAC構造を有する金属酸化物を形成することが可能である。
ALD法は、熱エネルギーを用いてプリカーサ、およびリアクタントを反応させて行う成膜方法である。プリカーサ、およびリアクタントの反応に必要な温度は、それらの温度特性、蒸気圧、分解温度などによって決まるが、100℃以上500℃以下、好ましくは、200℃以上400℃以下とする。さらに、上記のプリカーサ、およびリアクタントの反応に加え、第3の原料ガスとして、プラズマ励起されたリアクタントもチャンバーに導入することで処理を行うALD法をプラズマALD法と呼ぶことがある。この場合、第3の原料ガスの導入部には、プラズマ生成装置が設けられる。プラズマの生成には、誘導結合プラズマ(Inductively Coupled Plasma: ICP)を用いることができる。またこれに対して、プリカーサ及びリアクタントの反応を熱エネルギーで行うALD法を熱ALD法と呼ぶことがある。
プラズマALD法では、第3ステップにおいてプラズマ励起されたリアクタントを導入して成膜を行う。あるいは、上記第1ステップ乃至第4ステップを繰り返し行うと同時に、プラズマ励起されたリアクタント(第2のリアクタント)を導入することで、成膜が行われる。この場合、第3ステップで導入されるリアクタントを第1のリアクタントと呼ぶ。プラズマALD法において、第3の原料ガスに用いる第2のリアクタントは、上記酸化剤と同様の材料を用いることができる。すなわち、第2のリアクタントとして、プラズマ励起されたオゾン、酸素、および水を用いることができる。また、第2のリアクタントとして、酸化剤の他に、窒化剤を用いてもよい。窒化剤としては、窒素(N2)やアンモニア(NH3)を用いることができる。また、窒素(N2)と水素(H2)の混合ガスを窒化剤として用いることができる。例えば、窒素(N2)5%、水素(H2)95%の混合ガスを窒化剤として用いることができる。プラズマ励起された窒素やアンモニアを導入しながら成膜を行うことで、金属窒化膜などの窒化膜を形成することができる。
また、第2のリアクタントのキャリアガスとして、アルゴン(Ar)や窒素(N2)を用いてもよい。アルゴンや窒素などのキャリアガスを用いることで、プラズマの放電が容易になり、プラズマ励起された第2のリアクタントが容易に生成されるため、好ましい。なお、プラズマALD法を用いて金属酸化膜などの酸化膜を形成する場合、キャリアガスに窒素を用いると、膜中に窒素が混入し、所望の膜質が得られない場合がある。この場合キャリアガスとして、アルゴンを用いることが好ましい。
ALD法は、極めて薄い膜を均一な膜厚で成膜することができる。また、凹凸を有する面に対しても、表面被覆率が高い。
また、プラズマALD法により成膜することで、熱ALD法に比べてさらに低温での成膜が可能となる。プラズマALD法は、例えば、100℃以下でも成膜速度を低下させずに成膜することができる。また、プラズマALD法では、酸化剤だけでなく、窒化剤など多くのリアクタントを用いることができるので、酸化物だけでなく、窒化物、フッ化物、金属など多くの種類の膜を成膜することができる。
また、プラズマALD法を行う場合には、ICP(Inductively Coupled Plasma)などのように基板から離れた状態でプラズマを発生させることもできる。このようにプラズマを発生させることにより、プラズマダメージを抑えることができる。
以上の方法により、第1の原料ガスに含まれる原子を一成分とする膜、酸化膜、または窒化膜を形成することができる。
一方、金属酸化物として、複数の金属を含む膜を形成する場合、金属毎に複数のプリカーサを用意し、チャンバーに順次導入すればよい。
金属酸化物として、In−M−Zn酸化物を形成する場合、インジウムを含む第1のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気(パージ)する。次に、リアクタントとして、酸化剤をチャンバーに導入し、余分なリアクタントを排気する。次に、元素Mを含む第2のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気(パージ)する。次に、リアクタントとして、酸化剤をチャンバーに導入し、余分なリアクタントを排気する。次に、亜鉛を含む第3のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気(パージ)する。次に、リアクタントとして、酸化剤をチャンバーに導入し、余分なリアクタントを排気する。以上の工程を繰り返すことで、インジウムを含む単一層と、元素Mを含む単一層と、亜鉛を含む単一層を含む金属酸化物を形成することができる。なお、原料ガスの導入順序は、上記に限定されない。第1のプリカーサを含む原料ガスの導入後に、第3のプリカーサを含む原料ガスを導入し、その後第2のプリカーサを含む原料ガスを導入してもよく、求められる膜の性質に応じて実施者が適宜決めることができる。また、各原料ガスの導入後に、余分な原料ガスの排気、リアクタントの導入、および排気を適宜行うことができる。なお、金属酸化物は、In−M−Zn酸化物に限らない。上述した通り、金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましく、特にインジウムおよび亜鉛を含むことが好ましい。また、金属酸化物に含まれる金属の種類は2種類でもよいし、4種類以上でもよい。
また、金属酸化物に含まれる金属の原子数比は、所望の金属を含むプリカーサを含む原料ガスのチャンバーへの導入回数や、成膜温度の調整により制御できる。例えば、インジウムや亜鉛に対して、元素Mの原子数比を大きくしたい場合は、元素Mを含む第2のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気し、リアクタントとして、酸化剤をチャンバーに導入し、余分なリアクタントを排気した後、再度元素Mを含む第2のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気し、リアクタントとして、酸化剤をチャンバーに導入し、余分なリアクタントを排気すればよい。
また、複数のプリカーサをチャンバーに導入してもよく、例えば、第1のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気し、リアクタントをチャンバーに導入し、余分なリアクタントを排気し、第2のプリカーサ、および第3のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気し、リアクタントをチャンバーに導入し、余分なリアクタントを排気することで、In−M−Zn酸化物を含む金属酸化物を形成してもよい。なお、チャンバーに導入するプリカーサの組み合わせは上記に限定されない。第1のプリカーサ、および第2のプリカーサを含む原料ガスをチャンバーに導入してもよいし、第1のプリカーサ、および第3のプリカーサを含む原料ガスをチャンバーに導入してもよいし、第1のプリカーサ、第2のプリカーサ、および第3のプリカーサを含む原料ガスをチャンバーに導入してもよい。求められる膜の性質に応じて実施者が適宜決めることができる。
また、異なるプリカーサを含む原料ガスを連続してチャンバーに導入してもよい。例えば、第1のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気し、リアクタントをチャンバーに導入し、余分なリアクタントを排気し、第2のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気した後、チャンバーへリアクタントの導入を行わず、続けて第3のプリカーサを含む原料ガスをチャンバーに導入し、余分な原料ガスを排気し、リアクタントをチャンバーに導入し、余分なリアクタントを排気することで、In−M−Zn酸化物を含む金属酸化物を形成してもよい。なお、チャンバーに連続して導入するプリカーサの順序、および組み合わせは上記に限定されない。第3のプリカーサを含む原料ガスをチャンバーに導入した後、第2のプリカーサを含む原料ガスをチャンバーに導入してもよいし、第1のプリカーサを含む原料ガスをチャンバーに導入した後、リアクタントの導入を行わずに、第2のプリカーサを含む原料ガスをチャンバーに導入してもよい。求められる膜の性質に応じて実施者が適宜決めることができる。
また、複数の金属を含むプリカーサを用いて金属酸化物を形成してもよい。例えば、1分子中にインジウムと元素Mを含むプリカーサ、1分子中にインジウムと亜鉛を含むプリカーサ、1分子中に元素Mと亜鉛を含むプリカーサなどを用いて金属酸化物を形成してもよい。
<金属酸化物の構成>
以下では、本発明の一態様で開示されるトランジスタに用いることができるCAC(Cloud−Aligned Composite)−OSの構成について説明する。
なお、本明細書等において、CAAC(c−axis aligned crystal)、及びCAC(Cloud−Aligned Composite)と記載する場合がある。なお、CAACは結晶構造の一例を表し、CACは機能、または材料の構成の一例を表す。
CAC−OSまたはCAC−metal oxideとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、CAC−OSまたはCAC−metal oxideを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子(またはホール)を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Offさせる機能)をCAC−OSまたはCAC−metal oxideに付与することができる。CAC−OSまたはCAC−metal oxideにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、CAC−OSまたはCAC−metal oxideは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、CAC−OSまたはCAC−metal oxideにおいて、導電性領域と、絶縁性領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm以下のサイズで材料中に分散している場合がある。
また、CAC−OSまたはCAC−metal oxideは、異なるバンドギャップを有する成分により構成される。例えば、CAC−OSまたはCAC−metal oxideは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記CAC−OSまたはCAC−metal oxideをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、CAC−OSまたはCAC−metal oxideは、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)と呼称することもできる。
[金属酸化物の構造]
酸化物半導体(金属酸化物)は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC−OS、多結晶酸化物半導体、nc−OS、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)、および非晶質酸化物半導体などがある。
CAAC−OSは、c軸配向性を有し、かつa−b面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、CAAC−OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリーともいう。)を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC−OSが、a−b面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、CAAC−OSは、インジウム、および酸素を有する層(以下、In層)と、元素M、亜鉛、および酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能であり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M)層と表すこともできる。
CAAC−OSは結晶性の高い金属酸化物である。一方、CAAC−OSは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC−OSは不純物や欠陥(酸素欠損(VO:oxygen vacancyともいう。)など)の少ない金属酸化物ともいえる。したがって、CAAC−OSを有する金属酸化物は、物理的性質が安定する。そのため、CAAC−OSを有する金属酸化物は熱に強く、信頼性が高い。
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体と区別が付かない場合がある。
なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物(以下、IGZO)は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、IGZOは、大気中では結晶成長がし難い傾向があるため、大きな結晶(ここでは、数mmの結晶、または数cmの結晶)よりも小さな結晶(例えば、上述のナノ結晶)とする方が、構造的に安定となる場合がある。
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する金属酸化物である。a−like OSは、鬆または低密度領域を有する。すなわち、a−like OSは、nc−OSおよびCAAC−OSと比べて、結晶性が低い。
酸化物半導体(金属酸化物)は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a−like OS、nc−OS、CAAC−OSのうち、二種以上を有していてもよい。
なお、本発明の一態様の半導体装置においては、酸化物半導体(金属酸化物)の構造に特に限定はないが、好ましくは結晶性を有すると好ましい。例えば、酸化物230をCAAC−OS構造とし、酸化物243を六方晶の結晶構造とすることが出来る。酸化物230、及び酸化物243を上記の結晶構造とすることで、高い信頼性を有する半導体装置とすることができる。
[不純物]
ここで、金属酸化物中における各不純物の影響について説明する。
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、SIMSにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度(二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる濃度)を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、SIMSにより得られる水素濃度を、1×1020atoms/cm3未満、好ましくは1×1019atoms/cm3未満、より好ましくは5×1018atoms/cm3未満、さらに好ましくは1×1018atoms/cm3未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
トランジスタの半導体に用いる金属酸化物として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜が挙げられる。しかしながら、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
2009年に、CAAC構造を有するIn−Ga−Zn酸化物(CAAC−IGZOと呼ぶ。)が発見されたことが、非特許文献1および非特許文献2で報告されている。ここでは、CAAC−IGZOは、c軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、CAAC−IGZOを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
また、2013年には、nc構造を有するIn−Ga−Zn酸化物(nc−IGZOと呼ぶ。)が発見された(非特許文献3参照。)。ここでは、nc−IGZOは、微小な領域(例えば、1nm以上3nm以下の領域)において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
非特許文献4および非特許文献5では、上記のCAAC−IGZO、nc−IGZO、および結晶性の低いIGZOのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いIGZOの薄膜において、電子線が照射される前でさえ、1nm程度の結晶性IGZOが観察されている。よって、ここでは、IGZOにおいて、完全な非晶質構造(completely amorphous structure)の存在を確認できなかった、と報告されている。さらに、結晶性の低いIGZOの薄膜と比べて、CAAC−IGZOの薄膜およびnc−IGZOの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、CAAC−IGZOの薄膜またはnc−IGZOの薄膜を用いることが好ましい。
金属酸化物を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅1μmあたりのオフ電流がyA/μm(10−24A/μm)オーダである、ことが非特許文献6に示されている。例えば、金属酸化物を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のCPUなどが開示されている(非特許文献7参照。)。
また、金属酸化物を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている(非特許文献8参照。)。表示装置では、表示される画像が1秒間に数十回切り換っている。1秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ(IDS)駆動と呼ぶ。
CAAC構造およびnc構造の発見は、CAAC構造またはnc構造を有する金属酸化物を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置およびLSIへの応用研究が進められている。
前述したとおり、ALD法では、アスペクト比の高い構造への成膜が可能であり、構造体の側面に対しても被覆性に優れた成膜が可能である。ALD法を用いることで、被成膜面の向きによらず、容易にCAAC構造の金属酸化物を形成することができる。例えば、構造体が凸型形状や、凹型形状を有しているとしても、構造体の上面、底面、側面、および傾斜を有する面に対して被覆性よく金属酸化物を形成することができる。すなわち、それぞれの被成膜面において、法線方向に概略一定の膜厚を有する金属酸化物を形成することができる。構造体の上面、底面、側面、および傾斜を有する面それぞれに形成された金属酸化物において、最大膜厚に対する最小膜厚の比を0.5以上1以下、好ましくは0.7以上1以下、より好ましくは、0.9以上1以下とすることができる。このとき、金属酸化物が結晶構造を有する場合、そのc軸は、それぞれの被成膜面の法線方向と概略平行な方向に配向する。すなわち、c軸は、それぞれの被成膜面に対して垂直に配向する。
図12は、構造体50に形成されたIn−M−Zn酸化物を有する金属酸化物51を示す図である。ここで、構造体とは、トランジスタなどの半導体装置を構成する要素を指す。構造体50として、基板、ゲート電極、ソース電極、およびドレイン電極などの導電体、ゲート絶縁膜、層間絶縁膜、下地絶縁膜等の絶縁体、金属酸化物やシリコンなどの半導体、などが含まれる。図12(A)では、構造体50の被成膜面が基板(あるいは基体、図示しない。)に対して平行に配置される場合を示している。図12(B)は、図12(A)における金属酸化物51の一部である領域53の拡大図である。図12(B)では、構造体50の上面、あるいは底面にインジウムを含む層と、元素Mおよび亜鉛を含む層が積層されている様子を示している。Inを含む層は、構造体50の被成膜面に平行に配置され、その上に元素Mおよび亜鉛を含む層が、構造体50の被成膜面に平行に配置されている。すなわち、金属酸化物51のa−b面は、構造体50の被成膜面に対して概略平行であり、金属酸化物51のc軸は、構造体50の被成膜面の法線方向と概略平行である。
図12(C)では、構造体50の被成膜面が基板(あるいは基体、図示しない。)に対して垂直に配置される場合を示している。図12(D)は、図12(C)における金属酸化物51の一部である領域54の拡大図である。図12(D)では、構造体50の側面にインジウムを含む層と、元素Mおよび亜鉛を含む層が積層されている様子を示している。Inを含む層は、構造体50の被成膜面に平行に配置され、その上に元素Mおよび亜鉛を含む層が、構造体50の被成膜面に平行に配置されている。すなわち、金属酸化物51のa−b面は、構造体50の被成膜面に対して概略平行であり、金属酸化物51のc軸は、構造体50の被成膜面の法線方向と概略平行である。
ここで図13を用いて、In−M−Zn酸化物を有する金属酸化物51の形成方法の詳細を示す。なお、図13では、インジウムを含む層としてInO層を形成し、その上に元素Mおよび亜鉛を含む層として(M,Zn)O層を形成する例を示すが、本実施の形態はこれに限らない。まず、(M,Zn)O層を形成し、その上にInO層を形成してもよい。また、InO層の上に、元素Mを含む層と亜鉛を含む層の一方を形成し、その上に元素Mを含む層と亜鉛を含む層の他方を形成してもよい。
まず、インジウムを含むプリカーサを含む原料ガスをチャンバーに導入し、構造体50の表面にプリカーサを吸着させる(図13(A)参照。)。ここで、原料ガスには、プリカーサの他に、アルゴンや窒素などのキャリアガスが含まれる。インジウムを含むプリカーサとして、トリエチルインジウム、トリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオン酸)インジウム、シクロペンタジエニルインジウムなどを用いることができる。次に、チャンバー内をパージして、余剰なプリカーサや反応生成物などをチャンバーから排出する。次に、リアクタントとして、酸化剤をチャンバーに導入し、吸着したプリカーサと反応させて、インジウムを基板に吸着させたままインジウム以外の成分を離脱させることで、インジウムと酸素が結合したInO層を形成する(図13(B)参照。)。酸化剤として、オゾン、酸素、水などを用いることができる。次に、チャンバー内をパージして、余分なリアクタントや反応生成物などをチャンバーから排出する。
次に、元素Mを含むプリカーサ、および亜鉛を含むプリカーサを含む原料ガスをチャンバーに導入し、InO層上にプリカーサを吸着させる(図13(C)参照。)。原料ガスには、プリカーサの他に、アルゴンや窒素などのキャリアガスが含まれる。元素Mとしてガリウムを用いる場合、ガリウムを含むプリカーサとして、トリメチルガリウム、トリエチルガリウム、三塩化ガリウム、トリス(ジメチルアミド)ガリウム、ガリウム(III)アセチルアセトナート、トリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオン酸)ガリウム、ジメチルクロロガリウム、ジエチルクロロガリウムなどを用いることができる。また、亜鉛を含むプリカーサとして、ジメチル亜鉛、ジエチル亜鉛、ビス(2,2,6,6−テトラメチル−3,5−ヘプタンジオン酸)亜鉛などを用いることができる。次に、チャンバー内をパージして、余剰なプリカーサや反応生成物などをチャンバーから排出する。次に、リアクタントとして、酸化剤をチャンバーに導入し、吸着したプリカーサと反応させて、元素Mや亜鉛を基板に吸着させたまま元素Mおよび亜鉛以外の成分を離脱させることで、元素Mと酸素が結合した層、および亜鉛と酸素が結合した層(M,Zn)O層を形成する。次に、チャンバー内をパージして、余分なリアクタントや反応生成物などをチャンバーから排出する。(M,Zn)O層の形成を複数回繰り返すことで、所望の原子数、層数、および厚さを有する(M,Zn)O層を形成してもよい(図13(D)参照。)。
次に、(M,Zn)O層上に再度、上述した方法でInO層を形成する(図13(E)参照。)。以上の方法を繰り返すことで、基板、あるいは構造体上に金属酸化物51を形成することができる。
なお、上記プリカーサには、金属元素の他に、炭素および塩素の一方または両方を含むものがある。炭素を含むプリカーサを用いて形成された膜には炭素が含まれる場合がある。また、塩素を含むプリカーサを用いて形成された膜には塩素が含まれる場合がある。
以上のように、ALD法を用いて金属酸化物51を形成することで、被成膜面の法線方向と概略平行にc軸が配向したCAAC構造の金属酸化物を形成することができる。
ここで、ALD法を用いて成膜することが可能な装置の一例として、成膜装置4000の構成について、図14(A)及び図14(B)を用いて説明する。図14(A)は、マルチチャンバー型の成膜装置4000の模式図であり、図14(B)は、成膜装置4000に用いることができるALD装置の断面図である。
<成膜装置の構成例>
成膜装置4000は、搬入搬出室4002と、搬入搬出室4004と、搬送室4006と、成膜室4008と、成膜室4009と、成膜室4010と、搬送アーム4014と、を有する。ここで、搬入搬出室4002、搬入搬出室4004、及び成膜室4008乃至4010は、搬送室4006とそれぞれ独立に接続されている。これにより、成膜室4008乃至4010において大気に曝すことなく、連続成膜を行うことができ、膜中に不純物が混入するのを防ぐことができる。また、基板と膜の界面、および各膜の界面の汚染は低減され、清浄な界面が得られる。
なお、搬入搬出室4002、搬入搬出室4004、搬送室4006、及び成膜室4008乃至4010は、水分の付着などを防ぐため、露点が管理された不活性ガス(窒素ガス等)を充填させておくことが好ましく、減圧を維持させることが望ましい。
また、成膜室4008乃至4010には、ALD装置を用いることができる。また、成膜室4008乃至4010のいずれかにALD装置以外の成膜装置を用いる構成としてもよい。成膜室4008乃至4010に用いることができる成膜装置としては、例えば、スパッタリング装置、プラズマCVD(PECVD:Plasma Enhanced CVD)装置、熱CVD(TCVD:Thermal CVD)装置、光CVD(Photo CVD)装置、金属CVD(MCVD:Metal CVD)装置、有機金属CVD(MOCVD:Metal Organic CVD)装置などがある。また、成膜室4008乃至4010のいずれか1つまたは複数に、成膜装置以外の機能を有する装置を設けても構わない。当該装置としては、例えば、加熱装置(代表的には、真空加熱装置)、プラズマ発生装置(代表的には、μ波プラズマ発生装置)などが挙げられる。
例えば、成膜室4008をALD装置とし、成膜室4009をPECVD装置とし、成膜室4010を金属CVD装置とした場合、成膜室4008で金属酸化物、成膜室4009でゲート絶縁膜として機能する絶縁膜、成膜室4010でゲート電極として機能する導電膜を形成することができる。このとき、金属酸化物と、その上の絶縁膜と、その上の導電膜を、大気に曝すことなく、連続で形成することができる。
また、成膜装置4000は、搬入搬出室4002、搬入搬出室4004、成膜室4008乃至4010を有する構成としているが、本発明はこれに限られるものではない。成膜装置4000の成膜室を4個以上にする構成としてもよい。また、成膜装置4000は枚葉式としてもよいし、複数の基板を一括で成膜するバッチ式にしてもよい。
<ALD装置>
次に、成膜装置4000に用いることができるALD装置の構成について、図14(B)を用いて説明する。ALD装置は、成膜室(チャンバー4020)と、原料供給部4021(原料供給部4021a、および4021b)、原料供給部4031と、導入量制御器である高速バルブ4022a、4022bと、原料導入口4023(原料導入口4023a、および4023b)、原料導入口4033と、原料排出口4024と、排気装置4025を有する。チャンバー4020内に設置される原料導入口4023a、4023b、および4033は供給管やバルブを介して原料供給部4021a、4021b、および4031とそれぞれ接続されており、原料排出口4024は、排出管やバルブや圧力調整器を介して排気装置4025と接続されている。
また、図14(B)に示すようにチャンバー4020にプラズマ発生装置4028を接続することにより、熱ALD法に加えて、プラズマALD法で成膜を行うことができる。プラズマ発生装置4028は、高周波電源に接続されたコイル4029を用いるICP型のプラズマ発生装置とするのが好ましい。高周波電源は、10kHz以上100MHz以下、好ましくは1MHz以上60MHz以下、より好ましくは10MHz以上60MHz以下の周波数を持った電力を出力することができる。例えば、13.56MHz、60MHzの周波数を持った電力を出力することができる。プラズマALD法では、低温でも成膜レートを落とさず成膜ができるので、成膜効率の低い枚葉式の成膜装置で用いるとよい。
チャンバー内部には基板ホルダ4026があり、その基板ホルダ4026上に基板4030を配置する。基板ホルダ4026には、一定の電位、または高周波が印加される機構が設けられていてもよい。あるいは、基板ホルダ4026は、フローティングでもよいし、接地されていてもよい。また、チャンバー外壁には、ヒータ4027が設けられており、チャンバー4020内部、基板ホルダ4026、および基板4030表面などの温度を制御することができる。ヒータ4027は、基板4030表面の温度を100℃以上500℃以下、好ましくは、200℃以上400℃以下に制御できることが好ましく、ヒータ4027自体の温度は100℃以上500℃以下に設定できることが好ましい。
原料供給部4021a、4021b、および4031では、気化器や加熱手段などによって固体の原料や液体の原料から原料ガスを形成する。または、原料供給部4021a、4021b、および4031は、気体の原料ガスを供給する構成としてもよい。
また、図14(B)では、原料供給部4021を2つ、原料供給部4031を1つ設けている例を示しているが本実施の形態はこれに限定されない。原料供給部4021を1つ、または3つ以上設けてもよい。また原料供給部4031を2つ以上設けてもよい。また、高速バルブ4022a、4022bは時間で精密に制御することができ、原料供給部4021aから供給される原料ガスと原料供給部4021bから供給される原料ガスの供給を制御する構成となっている。
図14(B)に示す成膜装置では、基板4030を基板ホルダ4026上に搬入し、チャンバー4020を密閉状態とした後、ヒータ4027により基板4030を所望の温度(例えば、100℃以上500℃以下、好ましくは200℃以上400℃以下)とし、原料供給部4021aから供給される原料ガスの供給と、排気装置4025による排気と、原料供給部4031から供給される原料ガスの供給と、排気装置4025による排気とを繰り返すことで薄膜を基板表面に形成する。また、該薄膜の形成において、さらに原料供給部4021bから供給される原料ガスの供給と、排気装置4025による排気を行ってもよい。ヒータ4027の温度は、形成される膜種、原料ガス、所望の膜質、基板や、そこの設けられている膜や素子の耐熱性に応じて適宜決定すればよい。例えば、ヒータ4027の温度を200℃以上300℃以下に設定して成膜してもよいし、300℃以上500℃以下に設定して成膜してもよい。
ヒータ4027を用いて基板4030を加熱しながら成膜することで、後工程で必要な基板4030の加熱処理を省略することができる。すなわち、ヒータ4027が設けられたチャンバー4020、または成膜装置4000を用いることで、基板4030上の膜の形成と、基板4030の加熱処理を兼ねることができる。
図14(B)に示す成膜装置では、原料供給部4021、および原料供給部4031で用いる原料(揮発性有機金属化合物など)を適宜選択することにより、金属酸化物を形成することができる。金属酸化物として、インジウム、ガリウム、亜鉛を含むIn−Ga−Zn酸化物を形成する場合、少なくとも3つの原料供給部4021と、少なくとも1つの原料供給部4031が設けられた成膜装置を用いることが好ましい。第1の原料供給部4021からインジウムを含むプリカーサが供給され、第2の原料供給部4021からガリウムを含むプリカーサが供給され、第3の原料供給部4021から亜鉛を含むプリカーサが供給されることが好ましい。金属酸化物の形成に、ガリウムおよび亜鉛を含むプリカーサを用いる場合、原料供給部4021は、少なくとも2つ設けられればよい。インジウムを含むプリカーサ、ガリウムを含むプリカーサ、および亜鉛を含むプリカーサとして、それぞれ前述したプリカーサを用いることができる。
また、原料供給部4031からは、リアクタントが供給される。リアクタントとして、オゾン、酸素、水の少なくとも1つを含む酸化剤を用いることができる。
また、原料供給部4021a、4021b、および4031で用いる原料(揮発性有機金属化合物など)を適宜選択することにより、ハフニウム、アルミニウム、タンタル、ジルコニウム等から選択された一種以上の元素を含む酸化物(複合酸化物も含む)を含んで構成される絶縁層を成膜することができる。具体的には、酸化ハフニウムを含んで構成される絶縁層、酸化アルミニウムを含んで構成される絶縁層、ハフニウムシリケートを含んで構成される絶縁層、またはアルミニウムシリケートを含んで構成される絶縁層などを成膜することができる。また、原料供給部4021a、4021b、および4031で用いる原料(揮発性有機金属化合物など)を適宜選択することにより、タングステン層、チタン層などの金属層や、窒化チタン層などの窒化物層などの薄膜を成膜することもできる。
例えば、ALD装置により酸化ハフニウム層を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体(ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム(TDMAHf)などのハフニウムアミド)を気化させた第1の原料ガスと、酸化剤としてオゾン(O3)および酸素(O2)の第2の原料ガスを用いる。この場合、原料供給部4021aから供給する第1の原料ガスがTDMAHfであり、原料供給部4031から供給する第2の原料ガスがオゾンおよび酸素となる。なお、テトラキスジメチルアミドハフニウムの化学式はHf[N(CH3)2]4である。また、他の材料液としては、テトラキス(エチルメチルアミド)ハフニウムなどがある。また、第2の原料ガスとして、水を用いることができる。
ALD装置により酸化アルミニウム層を形成する場合には、溶媒とアルミニウム前駆体化合物(TMA:トリメチルアルミニウムなど)を含む液体を気化させた第1の原料ガスと、酸化剤としてオゾン(O3)および酸素(O2)を含む第2の原料ガスを用いる。この場合、原料供給部4021aから供給する第1の原料ガスがTMAであり、原料供給部4031から供給する第2の原料ガスがオゾンおよび酸素となる。なお、トリメチルアルミニウムの化学式はAl(CH3)3である。また、他の材料液としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。また、第2の原料ガスとして、水を用いることができる。
図15は、成膜装置4000に用いることができるALD装置の異なる構成について説明する。なお、図14(B)に示したALD装置と同様の構成や、その機能については詳細な説明を省略する場合がある。
図15(A)はプラズマALD装置の一態様を示す模式図である。プラズマALD装置4100は、反応室4120と反応室4120上部に、プラズマ生成室4111が設けられている。反応室4120は、チャンバーと呼ぶことができる。または、反応室4120とプラズマ生成室4111を合わせてチャンバーと呼ぶことができる。反応室4120は、原料導入口4123と、原料排出口4124を有し、プラズマ生成室4111は、原料導入口4133を有する。また、プラズマ生成装置4128によりRF等の高周波や、マイクロ波をプラズマ生成室4111に導入されたガスに印加し、プラズマ生成室4111内にプラズマ4131を生成することができる。マイクロ波を用いてプラズマ4131を生成する場合、代表的には周波数2.45GHzのマイクロ波が用いられる。このようなマイクロ波を用いて生成されたプラズマをECR(Electron Cyclotron Resonance)プラズマと呼ぶ場合がある。また、反応室4120は、基板ホルダ4126を有し、その上に基板4130が配置される。原料導入口4123から導入された原料ガスは、反応室4120に設けられたヒータからの熱により分解され、基板4130上に堆積する。また、原料導入口4133から導入された原料ガスは、プラズマ生成装置4128によりプラズマ状態となる。プラズマ状態となった原料ガスは、基板4130表面に到達するまでに電子や他の分子と再結合し、ラジカル状態となり基板4130に到達する。このように、ラジカルを利用して成膜を行うALD装置を、ラジカルALD(Radical−Enhanced ALD)装置と呼ぶ場合もある。また、プラズマALD装置4100では、プラズマ生成室4111を反応室4120の上部に設ける構成を示しているが、本実施の形態はこれに限定されない。プラズマ生成室4111を反応室4120の側面に隣接して設けてもよい。
図15(B)はプラズマALD装置の一態様を示す模式図である。プラズマALD装置4200は、チャンバー4220を有している。チャンバー4220は、電極4213、原料排出口4224、基板ホルダ4226を有し、その上に基板4230が配置される。電極4213は、原料導入口4223と、導入された原料ガスをチャンバー4220内に供給するシャワーヘッド4214を有している。また、電極4213には、コンデンサ4217を介して高周波を印加できる電源4215が接続されている。基板ホルダ4226には、一定の電位、または高周波が印加される機構が設けられていてもよい。あるいは、基板ホルダ4226は、フローティングでもよいし、接地されていてもよい。電極4213、および基板ホルダ4226は、それぞれプラズマ4231を生成するための上部電極、および下部電極として機能する。原料導入口4223から導入された原料ガスは、チャンバー4220に設けられたヒータからの熱により分解され、基板4230上に堆積する。または、原料導入口4223から導入された原料ガスは、電極4213、および基板ホルダ4226の間でプラズマ状態となる。プラズマ状態となった原料ガスは、プラズマ4231と基板4230の間に生じる電位差(イオンシースともいう)により基板4230に入射する。
図15(C)は、図15(B)とは異なるプラズマALD装置の一態様を示す模式図である。プラズマALD装置4300は、チャンバー4320を有している。チャンバー4320は、電極4313、原料排出口4324、基板ホルダ4326を有し、その上に基板4330が配置される。電極4313は、原料導入口4323と、導入された原料ガスをチャンバー4320内に供給するシャワーヘッド4314を有している。また、電極4313には、コンデンサ4317を介して高周波を印加できる電源4315が接続されている。基板ホルダ4326には、一定の電位、または高周波が印加される機構が設けられていてもよい。あるいは、基板ホルダ4326は、フローティングでもよいし、接地されていてもよい。電極4313、および基板ホルダ4326は、それぞれプラズマ4331を生成するための上部電極、および下部電極として機能する。プラズマALD装置4300は、電極4313と基板ホルダ4326の間に、コンデンサ4322を介して高周波を印加できる電源4321が接続されたメッシュ4319を有している点で、プラズマALD装置4200と異なる。メッシュ4319を設けることで、基板4130からプラズマ4231を離すことができる。原料導入口4323から導入された原料ガスは、チャンバー4320に設けられたヒータからの熱により分解され、基板4330上に堆積する。または、原料導入口4323から導入された原料ガスは、電極4313、および基板ホルダ4326の間でプラズマ状態となる。プラズマ状態となった原料ガスは、メッシュ4319により電荷が除去され、ラジカルなどの電気的に中性な状態で基板4130に到達する。このため、イオンの入射やプラズマによる損傷が抑制された成膜を行うことができる。
<成膜シーケンス>
図16(A)に、図14(B)に示すALD装置を用いた成膜シーケンスを示す。まず、チャンバー4020内の基板ホルダ4026に基板4030をセットする(S101)。次に、ヒータ4027の温度調節を行う(S102)。次に、基板4030の温度が基板面内で一様になるように基板4030を基板ホルダ4026上で保持する(S103)。次に、前述の第1ステップ乃至第4ステップにより、成膜を行う。すなわち、チャンバー4020に第1の原料ガス、および第2の原料ガスを交互に導入し、基板4030上に成膜を行う(S104)。また、S103とS104の間に、チャンバー4020内部を酸素雰囲気にする処理を行ってもよい。基板4030のセット、および保持後に、チャンバー4020内部を酸素雰囲気とすることで、基板4030および基板4030上に設けられた膜に酸素を添加できる場合がある。また、成膜前の基板4030および基板4030上に設けられた膜から水素を脱離できる場合がある。基板4030中、または膜中の水素が、基板4030中、または膜中に添加された酸素と反応し、水(H2O)となって基板4030、または膜から離脱する場合がある。
図16(B)は、上記成膜シーケンスの具体例を示している。上記S101乃至S103に従って、基板4030を基板ホルダ4026にセットし、ヒータ4027の温度調整、および基板4030の保持を行う。
次に、第1の原料ガス、および第2の原料ガスを交互に導入し、基板4030上に成膜を行う(S104)。第1の原料ガス、および第2の原料ガスの導入は、それぞれパルス状に行われる。図16(B)では、第1の原料ガス、および第2の原料ガスの導入をそれぞれONで示し、原料ガスが導入されていない期間をOFFで示している。第1の原料ガス、および第2の原料ガスが、いずれも導入されていない期間では、チャンバー4020内を排気する。チャンバー4020に第1の原料ガスを導入するパルス時間は、0.1秒以上1秒以下、好ましくは、0.1秒以上0.5秒以下とするのが好ましい。また、第1の原料ガスが導入されていない期間、すなわちチャンバー4020内を排気する時間は、1秒以上15秒以下、好ましくは、1秒以上5秒以下とする。チャンバー4020に第2の原料ガスを導入するパルス時間は、0.1秒以上30秒以下、好ましくは、0.3秒以上15秒以下とするのが好ましい。また、第2の原料ガスが導入されていない期間、すなわちチャンバー4020内を排気する時間は、1秒以上15秒以下、好ましくは、1秒以上5秒以下とする。
成膜は、第1の原料ガスの導入(上記第1ステップ)、第1の原料ガスの排気(上記第2ステップ)、第2の原料ガスの導入(上記第3ステップ)、第2の原料ガスの排気(上記第4ステップ)を1サイクルとし、これを繰り返すことで、所望の膜厚を有する膜が形成される。
また、S103とS104の間に、チャンバー4020内部を酸素雰囲気にする処理を行う場合、チャンバー4020に第2の原料ガスを導入してもよい。第2の原料ガスとして、酸化剤として機能する、オゾン(O3)、酸素(O2)、および水(H2O)から選ばれた一、または複数を導入するのが好ましい。本実施の形態では、第2の原料ガスとして、オゾン(O3)、および酸素(O2)を用いる。このとき、第2の原料ガスは、S104に示す方法と同様にパルス状に導入されることが好ましいが、本発明はこれに限らない。第2の原料ガスは、連続的に導入されてもよい。第2の原料ガスが導入されていない期間では、チャンバー4020内を排気する。チャンバー4020に第2の原料ガスを導入するパルス時間は、0.1秒以上30秒以下、好ましくは、0.3秒以上15秒以下とするのが好ましい。また、第2の原料ガスが導入されていない期間、すなわちチャンバー4020内を排気する時間は、1秒以上15秒以下、好ましくは、1秒以上5秒以下とする。チャンバー4020に酸化剤などの第2の原料ガスを導入することで、基板4030、または基板4030上に設けられた膜は、酸化剤などの第2の原料ガスに曝される。
なお、基板4030のセット(S101)後に、ヒータ4027の温度調節が不要な場合は省略してもよい。また、基板4030の保持(S103)後に、チャンバー4020内部を酸素雰囲気にする必要が無い場合は、省略してもよい。
図16(C)は、プリカーサを含む原料ガスを複数種類用いて成膜する場合のシーケンスの例を示す。図16(C)では、プリカーサを含む原料ガスを、第1の原料ガス、第3の原料ガス、および第4の原料ガスとし、酸化剤を含む原料ガスを第2の原料ガスとしている。上記S101乃至S103に従って、基板4030を基板ホルダ4026にセットし、ヒータ4027の温度調整、および基板4030の保持を行う。
次に、第1の原料ガス、第2の原料ガス、第3の原料ガス、第2の原料ガス、第4の原料ガス、および第2の原料ガスを順次導入して、基板4030上に成膜を行う(S104)。第1の原料ガス乃至第4の原料ガスの導入は、それぞれパルス状に行われる。図16(C)では、第1の原料ガス乃至第4の原料ガスの導入をそれぞれONで示し、原料ガスが導入されていない期間をOFFで示している。第1の原料ガス乃至第4の原料ガスが、いずれも導入されていない期間では、チャンバー4020内を排気する。チャンバー4020に第1の原料ガス、第3の原料ガス、および第4の原料ガスを導入するパルス時間は、0.1秒以上1秒以下、好ましくは、0.1秒以上0.5秒以下とするのが好ましい。また、第1の原料ガス、第3の原料ガス、および第4の原料ガスが導入されていない期間、すなわちチャンバー4020内を排気する時間は、1秒以上15秒以下、好ましくは、1秒以上5秒以下とする。チャンバー4020に第2の原料ガスを導入するパルス時間は、0.1秒以上30秒以下、好ましくは、0.3秒以上15秒以下とするのが好ましい。また、第2の原料ガスが導入されていない期間、すなわちチャンバー4020内を排気する時間は、1秒以上15秒以下、好ましくは、1秒以上5秒以下とする。
成膜は、第1の原料ガスの導入、第1の原料ガスの排気、第2の原料ガスの導入、第2の原料ガスの排気、第3の原料ガスの導入、第3の原料ガスの排気、第2の原料ガスの導入、第2の原料ガスの排気、第4の原料ガスの導入、第4の原料ガスの排気、第2の原料ガスの導入、第2の原料ガスの排気を1サイクルとし、これを繰り返すことで、所望の膜厚を有する膜が形成される。
例えば、第1の原料ガスがインジウムを含むプリカーサを含み、第3の原料ガスがガリウムを含むプリカーサを含み、第4の原料ガスが亜鉛を含むプリカーサを含む場合、図16(C)に示すシーケンスによりIn−Ga−Zn酸化物を形成することができる。
なお、図16(C)に示すシーケンスにおいて、第1の原料ガス、第3の原料ガス、および第4の原料ガスの導入順序は、これに限定されない。また、1サイクル中の第1の原料ガス、第3の原料ガス、および第4の原料ガスの導入回数は1回とは限らない。ある原料ガスを、1サイクル中に複数回導入することで、その原料ガスに含まれる金属元素の濃度が高い膜を形成することができる。すなわち、それぞれのガスの導入回数を変えることで、形成される膜の原子数比を制御することができる。また、第1の原料ガス、第3の原料ガス、および第4の原料ガス、あるいはこれら原料ガスから選ばれた2種類の原料ガスを同時にチャンバー4020に導入してもよい。
本実施の形態は、他の実施の形態および実施例などに記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態3)
本実施の形態では、半導体装置の一形態を、図18乃至図23を用いて説明する。
[記憶装置1]
本発明の一態様である容量素子を使用した、半導体装置(記憶装置)の一例を図18に示す。本発明の一態様の半導体装置は、トランジスタ200はトランジスタ300の上方に設けられ、容量素子100はトランジスタ200の上方に設けられている。容量素子100、またはトランジスタ300は、少なくとも一部がトランジスタ200と重畳することが好ましい。これにより、容量素子100、トランジスタ200、およびトランジスタ300の上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を微細化または高集積化させることができる。なお、本実施の形態に係る半導体装置は、例えば、CPU(Central Processing Unit)またはGPU(Graphics Processing Unit)に代表されるロジック回路、あるいはDRAM(Dynamic Random Access Memory)またはNVM(Non−Volatile Memory)に代表されるメモリ回路に適用することができる。
なお、トランジスタ200として、先の実施の形態で説明したトランジスタ200を用いることができる。よって、トランジスタ200、およびトランジスタ200を含む層については、先の実施の形態の記載を参酌することができる。
トランジスタ200は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ200は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。また、半導体層にシリコンを用いるトランジスタと比較して、トランジスタ200は、高温における電気特性が良好である。例えば、トランジスタ200は、125℃乃至150℃の温度範囲においても良好な電気特性を示す。また、125℃乃至150℃の温度範囲において、トランジスタ200は、トランジスタのオン/オフ比が10桁以上を有する。別言すると、半導体層にシリコンを用いるトランジスタと比較して、トランジスタ200は、トランジスタ特性の一例であるオン電流、周波数特性などが高温になるほど優れた特性を有する。
図18に示す半導体装置において、配線1001はトランジスタ300のソースと電気的に接続され、配線1002はトランジスタ300のドレインと電気的に接続され、配線1007はトランジスタ300のゲートと電気的に接続されている。また、配線1003はトランジスタ200のソースおよびドレインの一方と電気的に接続され、配線1004はトランジスタ200の第1のゲートと電気的に接続され、配線1006はトランジスタ200の第2のゲートと電気的に接続されている。そして、トランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電気的に接続され、配線1005は容量素子100の電極の他方と電気的に接続されている。
図18に示す半導体装置は、トランジスタ200のスイッチングによって、容量素子100の電極の一方に充電された電荷が保持可能という特性を有することで、情報の書き込み、保持、読み出しが可能である。また、トランジスタ200は、ソース、第1のゲート、ドレインに加え、第2のゲートが設けられた素子である。すなわち、4端子素子であるため、MTJ(Magnetic Tunnel Junction)特性を利用したMRAM(Magnetoresistive Random Access Memory)、ReRAM(Resistive Random Access Memory)、相変化メモリ(Phase−change memory)などに代表される2端子素子と比較して、入出力の独立制御が簡便に行うことができるといった特徴を有する。また、MRAM、ReRAM、相変化メモリは、情報の書き換えの際に、原子レベルで構造変化が生じる場合がある。一方で図18に示す半導体装置は、情報の書き換えの際にトランジスタ及び容量素子を利用した電子のチャージ、またはディスチャージにより動作するため、繰り返し書き換え耐性に優れ、構造変化も少ないといった特徴を有する。
また、図18に示す半導体装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。この場合、トランジスタ300は、当該メモリセルアレイに接続される読み出し回路、または駆動回路などとして用いることができる。また、図18に示す半導体装置は、上述のようにメモリセルアレイを構成している。図18に示す半導体装置をメモリ素子として用いた場合、例えば、駆動電圧が2.5V、評価環境温度が−40℃乃至85℃の範囲において、200MHz以上の動作周波数を実現することができる。
<トランジスタ300>
トランジスタ300は、基板311上に設けられ、ゲート電極として機能する導電体316、ゲート絶縁体として機能する絶縁体315、基板311の一部からなる半導体領域313、ならびにソース領域またはドレイン領域として機能する低抵抗領域314a、および低抵抗領域314bを有する。
ここで、半導体領域313の上に絶縁体315が配置され、絶縁体315の上に導電体316が配置される。また、同じ層に形成されるトランジスタ300は、素子分離絶縁層として機能する絶縁体312によって、電気的に分離されている。絶縁体312は、後述する絶縁体326などと同様の絶縁体を用いることができる。トランジスタ300は、pチャネル型、あるいはnチャネル型のいずれでもよい。
基板311は、半導体領域313のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域314a、および低抵抗領域314bなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ge(ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAs(ガリウムヒ素)、GaAlAs(ガリウムアルミニウムヒ素)などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはGaAsとGaAlAs等を用いることで、トランジスタ300をHEMT(High Electron Mobility Transistor)としてもよい。
低抵抗領域314a、および低抵抗領域314bは、半導体領域313に適用される半導体材料に加え、ヒ素、リンなどのn型の導電性を付与する元素、またはホウ素などのp型の導電性を付与する元素を含む。
ゲート電極として機能する導電体316は、ヒ素、リンなどのn型の導電性を付与する元素、もしくはホウ素などのp型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
ここで、図18に示すトランジスタ300はチャネルが形成される半導体領域313(基板311の一部)が凸形状を有する。また、半導体領域313の側面および上面を、絶縁体315を介して、導電体316が覆うように設けられている。このようなトランジスタ300は半導体基板の凸部を利用していることからFIN型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、SOI基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図18に示すトランジスタ300は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
また、図18に示すように半導体装置は、トランジスタ300と、トランジスタ200とを、積層して設けている。例えば、トランジスタ300をシリコン系半導体材料で形成し、トランジスタ200を酸化物半導体で形成することができる。このように、図18に示す半導体装置は、シリコン系半導体材料と、酸化物半導体とを、異なるレイヤーに混載して形成することが可能である。また、図18に示す半導体装置は、シリコン系半導体材料で用いる製造装置と同様のプロセスで作製することが可能であり、高集積化することも可能である。
<容量素子>
容量素子100は、絶縁体160上の絶縁体114と、絶縁体114上の絶縁体140と、絶縁体114および絶縁体140に形成された開口の中に配置された導電体110と、導電体110および絶縁体140上の絶縁体130と、絶縁体130上の導電体120と、導電体120および絶縁体130上の絶縁体150と、を有する。ここで、絶縁体114および絶縁体140に形成された開口の中に導電体110、絶縁体130、および導電体120の少なくとも一部が配置される。
導電体110は容量素子100の下部電極として機能し、導電体120は容量素子100の上部電極として機能し、絶縁体130は、容量素子100の誘電体として機能する。容量素子100は、絶縁体114および絶縁体140の開口において、底面だけでなく、側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位面積当たりの静電容量を大きくすることができる。よって、当該開口の深さを深くするほど、容量素子100の静電容量を大きくすることができる。このように容量素子100の単位面積当たりの静電容量を大きくすることにより、半導体装置の微細化または高集積化を推し進めることができる。
絶縁体114、および絶縁体150は、絶縁体280に用いることができる絶縁体を用いればよい。また、絶縁体140は、絶縁体114の開口を形成するときのエッチングストッパとして機能することが好ましく、絶縁体212に用いることができる絶縁体を用いればよい。
絶縁体114および絶縁体140に形成された開口を上面から見た形状は、四角形としてもよいし、四角形以外の多角形状としてもよいし、多角形状において角部を湾曲させた形状としてもよいし、楕円を含む円形状としてもよい。ここで、上面視において、当該開口とトランジスタ200の重なる面積が多い方が好ましい。このような構成にすることにより、容量素子100とトランジスタ200を有する半導体装置の占有面積を低減することができる。
導電体110は、絶縁体140、および絶縁体114に形成された開口に接して配置される。導電体110の上面は、絶縁体140の上面と略一致することが好ましい。また、導電体110の下面には、絶縁体160上に設けられた導電体152が接する。導電体110は、ALD法またはCVD法などを用いて成膜することが好ましく、例えば、導電体205に用いることができる導電体を用いればよい。
絶縁体130は、導電体110および絶縁体140を覆うように配置される。例えば、ALD法またはCVD法などを用いて絶縁体130を成膜することが好ましい。絶縁体130は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ジルコニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。例えば、絶縁体130として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。
また、絶縁体130には、酸化窒化シリコンなどの絶縁耐力が大きい材料、または高誘電率(high−k)材料を用いることが好ましい。または、絶縁耐力が大きい材料と高誘電率(high−k)材料の積層構造を用いてもよい。
なお、高誘電率(high−k)材料(高い比誘電率の材料)の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する窒化物などがある。このようなhigh−k材料を用いることで、絶縁体130を厚くしても容量素子100の静電容量を十分確保することができる。絶縁体130を厚くすることにより、導電体110と導電体120の間に生じるリーク電流を抑制することができる。
一方、絶縁耐力が大きい材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などがある。例えば、ALD法を用いて成膜した窒化シリコン(SiNx)、プラズマALD法を用いて成膜した酸化シリコン(SiOx)、ALD法を用いて成膜した窒化シリコン(SiNx)の順番で積層された絶縁膜を用いることができる。このような、絶縁耐力が大きい絶縁体を用いることで、絶縁耐力が向上し、容量素子100の静電破壊を抑制することができる。
また、絶縁体130に、先の実施の形態で説明した第1のゲート絶縁体、または第2のゲート絶縁体と同様の構造を用いてもよい。
具体的には、酸化物230としてIn−Ga−Zn酸化物を用いる場合、絶縁体130としてガリウム酸化物、またはIn−Ga−Zn酸化物の中で酸化物230bよりも絶縁性が高い材料を含むことが好ましい。絶縁体130を構成する元素と、酸化物230を構成する元素が共通であるため、万が一、絶縁体130を構成する元素が、酸化物230へと拡散したとしても、酸化物230の低抵抗化の要因とならない。
特に、酸化ガリウムは、窒化シリコンよりも誘電率が高い高誘電率絶縁材料であり、いわゆるhigh−k材料である。半導体装置の微細化、および高集積化が進むと、誘電体の薄膜化により、リーク電流などの問題が生じる場合がある。誘電体として機能する絶縁体にhigh−k材料を用いることで、物理膜厚を保持したまま、誘電体の等価酸化膜厚(EOT)の薄膜化が可能となる。
また、絶縁体130は、絶縁体114などに形成された開口の底部および側面に形成される。また、誘電体として機能する絶縁体130の膜厚は、当該開口の底部、および属面で均一であることが好ましい。ALD法は、段差や凹凸を有する構造体に対して被覆性に優れた成膜方法である。よって、絶縁体130をALD法によって成膜することで、当該開口の底部、および側面で絶縁体130の膜厚を均一にすることができる。
導電体120は、絶縁体140および絶縁体114に形成された開口を埋めるように配置される。また、導電体120は、導電体112、および導電体153を介して配線1005と電気的に接続している。導電体120は、ALD法またはCVD法などを用いて成膜することが好ましく、例えば、導電体205に用いることができる導電体を用いればよい。
また、トランジスタ200は、酸化物半導体を用いる構成であるため、容量素子100との相性が優れている。具体的には、酸化物半導体を用いるトランジスタ200は、オフ電流が小さいため、容量素子100と組み合わせて用いることで長期にわたり記憶内容を保持することが可能である。
<配線層>
各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線として機能する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
例えば、トランジスタ300上には、層間膜として、絶縁体320、絶縁体322、絶縁体324、および絶縁体326が順に積層して設けられている。また、絶縁体320、絶縁体322、絶縁体324、および絶縁体326には、端子として機能する導電体153と電気的に接続する導電体328、および導電体330等が埋め込まれている。なお、導電体328、および導電体330はプラグ、または配線として機能する。
また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨(CMP)法等を用いた平坦化処理により平坦化されていてもよい。
絶縁体326、および導電体330上に、配線層を設けてもよい。例えば、図18において、絶縁体350、絶縁体352、および絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、および絶縁体354には、導電体356が形成されている。導電体356は、プラグ、または配線として機能する。
絶縁体354、および導電体356上には、絶縁体360、絶縁体362、絶縁体212、および絶縁体216が順に積層して設けられている。また、絶縁体360、絶縁体362、絶縁体212、および絶縁体216には、導電体366、及びトランジスタ200を構成する導電体(導電体205)等が埋め込まれている。なお、導電体366は、トランジスタ300と電気的に接続するプラグ、または配線として機能する。
また、絶縁体114、絶縁体140、絶縁体130、絶縁体150、および絶縁体154には、導電体112、および容量素子100を構成する導電体(導電体120、導電体110)等が埋め込まれている。なお、導電体112は、容量素子100、トランジスタ200、またはトランジスタ300と、端子として機能する導電体153と、を電気的に接続するプラグ、または配線として機能する。
また、絶縁体154上に導電体153が設けられ、導電体153は、絶縁体156に覆われている。ここで、導電体153は導電体112の上面に接しており、容量素子100、トランジスタ200、またはトランジスタ300の端子として機能する。
なお、層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。例えば、層間膜として機能する絶縁体は、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
例えば、絶縁体320、絶縁体322、絶縁体326、絶縁体352、絶縁体354、絶縁体362、絶縁体114、絶縁体150、絶縁体156等は、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート、アクリルなどがある。
また、導電体152または導電体153の上または下に設けられる絶縁体の抵抗率が1.0×1012Ωcm以上1.0×1015Ωcm以下、好ましくは5.0×1012Ωcm以上1.0×1014Ωcm以下、より好ましくは1.0×1013Ωcm以上5.0×1013Ωcm以下であることが好ましい。導電体152または導電体153の上または下に設けられる絶縁体の抵抗率を上記の範囲にすることで、当該絶縁体は、絶縁性を維持しつつ、トランジスタ200、トランジスタ300、容量素子100、および導電体152等の配線間に蓄積される電荷を分散し、該電荷によるトランジスタ、該トランジスタを有する半導体装置の特性不良や静電破壊を抑制することができ、好ましい。このような絶縁体として、窒化シリコン、または窒化酸化シリコンを用いることができる。例えば、絶縁体160または絶縁体154の抵抗率を上記の範囲にすればよい。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体324、絶縁体350、絶縁体360等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
例えば、導電体328、導電体330、導電体356、導電体366、導電体112、導電体152、導電体153等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
<酸化物半導体が設けられた層の配線、またはプラグ>
なお、トランジスタ200に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体が設けられることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体近傍に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
例えば、図18では、過剰酸素を有する絶縁体280(絶縁体280aおよび絶縁体280b)と、導電体246との間に、絶縁体278を設けるとよい。また、絶縁体278と、絶縁体274とが接して設けるとよい。導電体246、およびトランジスタ200が、バリア性を有する絶縁体278よび絶縁体274によって、封止される構造とすることができる。
つまり、絶縁体278を設けることで、絶縁体280が有する過剰酸素が、導電体246に吸収されることを抑制することができる。また、絶縁体278を有することで、不純物である水素が、導電体246を介して、トランジスタ200へ拡散することを抑制することができる。
ここで、導電体246は、トランジスタ200、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置を微細化または高集積化させることができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
なお、図18において、容量素子100をトランジスタ200の上に設ける例について示しが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図19に示すように、隣接するメモリセルにおいて、容量素子100aがトランジスタ200aの上に配置され、容量素子100bがトランジスタ200bの下に配置される構成にしてもよい。
図19に示す記憶装置において、配線1001はトランジスタ300のソースと電気的に接続され、配線1002はトランジスタ300のドレインと電気的に接続されている。また、配線1003aはトランジスタ200aのソースおよびドレインの一方と電気的に接続されている。また、トランジスタ200aのソースおよびドレインの他方は、容量素子100aの電極の一方と電気的に接続され、配線1005aは容量素子100aの電極の他方と電気的に接続されている。また、配線1003bはトランジスタ200bのソースおよびドレインの一方と電気的に接続されている。また、トランジスタ200bのソースおよびドレインの他方は、容量素子100bの電極の一方と電気的に接続され、配線1005bは容量素子100bの電極の他方と電気的に接続されている。
図19では、互いに隣接するメモリセルに含まれる、トランジスタ200aおよび容量素子100aと、トランジスタ200bおよび容量素子100bと、を示す。トランジスタ200aおよびトランジスタ200bは、トランジスタ200と同様の構成を有する。なお、トランジスタ200bは、導電体240cが、開口248を介して、導電体247の上面の少なくとも一部と接する点が、トランジスタ200と異なる。以下では、トランジスタ200と異なる点について説明する。
トランジスタ200bは、導電体240dと、開口248と、開口248の内部に配置された導電体240cを有する。また、導電体240cは、開口248を介して、導電体247の上面の少なくとも一部と接している。導電体240cと導電体247が接続することで、トランジスタ200bのソースおよびドレインの他方と導電体247との間の電気抵抗を低減することができる。
導電体247は、絶縁体150、絶縁体362、絶縁体212、絶縁体214および絶縁体216に形成された開口の中に配置されている。導電体247の上面の少なくとも一部は、絶縁体216から露出しており、導電体247の上面と絶縁体216の上面がほぼ一致することが好ましい。
ここで、導電体247は、絶縁体362より下層に設けられた容量素子100bの電極の一方と電気的に接続するためのプラグとして機能する。なお、導電体247は、絶縁体362より下層に設けられたトランジスタのゲートと電気的に接続する構成にしてもよいし、絶縁体362より下層に設けられた配線と電気的に接続する構成にしてもよい。なお、導電体247は延伸させて、配線としても機能してもよい。
また、絶縁体222、絶縁体224、酸化物230a、および酸化物230bには、導電体247の少なくとも一部を露出する開口248が形成されている。
また、図19においては、導電体240cの下に導電体247を設ける構成にしたが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、導電体240dの下に導電体247を設ける構成にしてもよいし、導電体240cと導電体240dの両方の下に導電体247を設ける構成にしてもよい。
また、容量素子100aおよび容量素子100bは、容量素子100と同様の構成を有する。つまり、容量素子100aは、導電体110a、絶縁体130a、および導電体120aを有し、容量素子100bは、導電体110b、絶縁体130b、および導電体120bを有する。導電体110aおよび導電体110bは、導電体110と同様の構成を有する。絶縁体130aおよび絶縁体130bは、絶縁体130と同様の構成を有する。導電体120aおよび導電体120bは、導電体120と同様の構成を有する。
ここで、容量素子100aは、トランジスタ200aおよびトランジスタ200bと重畳することが好ましく、例えば、容量素子100aは、トランジスタ200aのチャネル形成領域、およびトランジスタ200bのチャネル形成領域と重なることが好ましい。また、容量素子100bは、トランジスタ200aおよびトランジスタ200bと重畳することが好ましく、例えば、容量素子100bは、トランジスタ200aのチャネル形成領域、およびトランジスタ200bのチャネル形成領域と重なることが好ましい。
このように、容量素子100aおよび容量素子100bを配置することで、容量素子100a、容量素子100b、トランジスタ200a、およびトランジスタ200bの上面視における占有面積を増加させずに、容量素子100aおよび容量素子100bの静電容量を大きくすることができる。よって、本実施の形態に係る半導体装置を微細化または高集積化させることができる。
また、図20に示すように、容量素子100aおよび容量素子100bを設ける開口を複数設けてもよい。ここで、導電体110aは、各開口で分離して設けてもよい。同様に、導電体110bは、各開口で分離して設けてもよい。これにより、各開口の側面において、容量素子100aおよび容量素子100bを形成することができる。よって、図20に示す容量素子100aおよび容量素子100bは、図19に示す容量素子100aおよび容量素子100bと同程度の占有面積で、より静電容量を大きくすることができる。
なお、図19および図20において、容量素子100aおよび容量素子100bを、それぞれトランジスタ200aおよびトランジスタ200bの上下に設ける例について示したが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、容量素子100aおよびトランジスタ200aを設けず、容量素子100bおよびトランジスタ200bを設ける構成にしてもよい。なお、容量素子100b、またはトランジスタ300は、少なくとも一部がトランジスタ200bと重畳することが好ましい。これにより、容量素子100b、トランジスタ200b、およびトランジスタ300の上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を微細化または高集積化させることができる。
なお、上記の容量素子100bは作製工程において、700℃を超える高温の熱処理が必要となる場合がある。このような高温の熱処理を、トランジスタ200bの形成後に行うと、水素または水等の不純物、あるいは酸素の拡散によって、酸化物230が影響を受け、トランジスタ200bの電気特性が劣化する恐れがある。
しかしながら、本変形例に示すように、容量素子100bの上にトランジスタ200bを形成することにより、容量素子100bの作製工程における熱履歴はトランジスタ200bに影響しない。これにより、トランジスタ200bの電気特性の劣化を防ぎ、安定した電気特性を有する半導体装置を提供することができる。
[記憶装置2]
本発明の一態様である半導体装置を使用した、半導体装置(記憶装置)の一例を図21に示す。図21に示す半導体装置は、図18で示した半導体装置と同様に、トランジスタ200、トランジスタ300、および容量素子100を有する。ただし、図21に示す半導体装置は、容量素子100がプレーナ型である点、およびトランジスタ200とトランジスタ300が電気的に接続されている点において、図18に示す半導体装置と異なる。
本発明の一態様の半導体装置は、トランジスタ200はトランジスタ300の上方に設けられ、容量素子100はトランジスタ300、およびトランジスタ200の上方に設けられている。容量素子100、またはトランジスタ300は、少なくとも一部がトランジスタ200と重畳することが好ましい。これにより、容量素子100、トランジスタ200、およびトランジスタ300の上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を微細化または高集積化させることができる。
なお、トランジスタ200およびトランジスタ300として、上記のトランジスタ200およびトランジスタ300を用いることができる。よって、トランジスタ200、トランジスタ300、およびこれらを含む層については、上記の記載を参酌することができる。
図21に示す半導体装置において、配線2001はトランジスタ300のソースと電気的に接続され、配線2002はトランジスタ300のドレインと電気的に接続されている。また、配線2003はトランジスタ200のソースおよびドレインの一方と電気的に接続され、配線2004はトランジスタ200の第1のゲートと電気的に接続され、配線2006はトランジスタ200の第2のゲートと電気的に接続されている。そして、トランジスタ300のゲート、およびトランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電気的に接続され、配線2005は容量素子100の電極の他方と電気的に接続されている。なお、以下において、トランジスタ300のゲートと、トランジスタ200のソースおよびドレインの他方と、容量素子100の電極の一方と、が接続されたノードをノードFGと呼ぶ場合がある。
図21に示す半導体装置は、トランジスタ200のスイッチングによって、トランジスタ300のゲート(ノードFG)の電位が保持可能という特性を有することで、情報の書き込み、保持、読み出しが可能である。
また、図21に示す半導体装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
トランジスタ300を含む層は、図18に示す半導体装置と同様の構造を有するので、絶縁体354より下の構造は、上記の記載を参酌することができる。
絶縁体354の上に、絶縁体360、絶縁体362、絶縁体212、絶縁体214および絶縁体216が配置される。ここで、絶縁体360は、絶縁体350などと同様に、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
絶縁体360、絶縁体362、絶縁体212、絶縁体214および絶縁体216には、導電体366が埋め込まれている。導電体366は、容量素子100、トランジスタ200、またはトランジスタ300と電気的に接続するプラグ、または配線として機能する。例えば、導電体366は、トランジスタ300のゲート電極として機能する導電体316と電気的に接続されている。
また、導電体246は、トランジスタ200、またはトランジスタ300と電気的に接続するプラグ、または配線として機能する。例えば、導電体246は、トランジスタ200のソースおよびドレインの他方として機能する導電体246bと、容量素子100の電極の一方として機能する導電体110を、導電体246を介して電気的に接続している。
また、プレーナ型の容量素子100は、トランジスタ200の上方に設けられる。容量素子100は、第1の電極として機能する導電体110、第2の電極として機能する導電体120、および誘電体として機能する絶縁体130を有する。なお、導電体110、導電体120、および絶縁体130は、上述の記憶装置1で記載したものを用いることができる。
導電体246の上面に接して導電体153および導電体110が設けられる。導電体153は、導電体246の上面に接しており、トランジスタ200またはトランジスタ300の端子として機能する。
導電体153および導電体110は絶縁体130に覆われており、絶縁体130を介して導電体110と重なるように導電体120が配置される。さらに、導電体120、および絶縁体130上には、絶縁体114が配置されている。
また、図21において、容量素子100として、プレーナ型の容量素子を用いる例について示したが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図22に示すように、容量素子100として、図18に示すようなシリンダ型の容量素子100を用いてもよい。
ここで、容量素子100の詳細については、図18に係る記載を参酌することができる。ただし、図22に示すように、導電体246の上に導電体152を配置し、導電体152の上に導電体112を配置する構成が好ましい。このような構成にすることで、導電体246と導電体112の電気的な接続をより確実にすることができる。
また、絶縁体150の上に絶縁体154を配置することが好ましい。絶縁体154は、絶縁体160に用いることができる絶縁体を用いればよい。また、導電体112の上面に接して導電体153が設けられる。導電体153は、導電体112の上面に接しており、容量素子100、トランジスタ200またはトランジスタ300の端子として機能する。さらに、導電体153、および絶縁体154上には、絶縁体156が配置されている。
また、図22において、トランジスタ300のゲートが、容量素子100の電極の一方を介して、トランジスタ200のソースおよびドレインの他方と電気的に接続されている例について示したが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図23に示すように、トランジスタ300のゲートが、トランジスタ200のソースおよびドレインの他方を介して、容量素子100の電極の一方と電気的に接続してもよい。これにより、容量素子100、トランジスタ200、およびトランジスタ300の上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を微細化または高集積化させることができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態4)
本実施の形態では、図24および図25を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ(以下、OSトランジスタと呼ぶ場合がある。)、および容量素子が適用されている記憶装置(以下、OSメモリ装置と呼ぶ場合がある。)について説明する。OSメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するOSトランジスタを有する記憶装置である。OSトランジスタのオフ電流は極めて小さいので、OSメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
<記憶装置の構成例>
図24(A)にOSメモリ装置の構成の一例を示す。記憶装置1400は、周辺回路1411、およびメモリセルアレイ1470を有する。周辺回路1411は、行回路1420、列回路1430、出力回路1440、およびコントロールロジック回路1460を有する。
列回路1430は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ1470が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路1440を介して、データ信号RDATAとして記憶装置1400の外部に出力される。また、行回路1420は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
記憶装置1400には、外部から電源電圧として低電源電圧(VSS)、周辺回路1411用の高電源電圧(VDD)、メモリセルアレイ1470用の高電源電圧(VIL)が供給される。また、記憶装置1400には、制御信号(CE、WE、RE)、アドレス信号ADDR、データ信号WDATAが外部から入力される。アドレス信号ADDRは、行デコーダおよび列デコーダに入力され、WDATAは書き込み回路に入力される。
コントロールロジック回路1460は、外部からの入力信号(CE、WE、RE)を処理して、行デコーダ、列デコーダの制御信号を生成する。CEは、チップイネーブル信号であり、WEは、書き込みイネーブル信号であり、REは、読み出しイネーブル信号である。コントロールロジック回路1460が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
メモリセルアレイ1470は、行列状に配置された、複数個のメモリセルMCと、複数の配線を有する。なお、メモリセルアレイ1470と行回路1420とを接続している配線の数は、メモリセルMCの構成、一列に有するメモリセルMCの数などによって決まる。また、メモリセルアレイ1470と列回路1430とを接続している配線の数は、メモリセルMCの構成、一行に有するメモリセルMCの数などによって決まる。
なお、図24(A)において、周辺回路1411とメモリセルアレイ1470を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図24(B)に示すように、周辺回路1411の一部の上に、メモリセルアレイ1470が重なるように設けられてもよい。例えば、メモリセルアレイ1470の下に重なるように、センスアンプを設ける構成にしてもよい。
図25に上述のメモリセルMCに適用できるメモリセルの構成例について説明する。
[DOSRAM]
図25(A)乃至(C)に、DRAMのメモリセルの回路構成例を示す。本明細書等において、1OSトランジスタ1容量素子型のメモリセルを用いたDRAMを、DOSRAM(Dynamic Oxide Semiconductor Random Access Memory)と呼ぶ場合がある。図25(A)に示す、メモリセル1471は、トランジスタM1と、容量素子CAと、を有する。なお、トランジスタM1は、ゲート(トップゲートと呼ぶ場合がある。)、及びバックゲートを有する。
トランジスタM1の第1端子は、容量素子CAの第1端子と接続され、トランジスタM1の第2端子は、配線BILと接続され、トランジスタM1のゲートは、配線WOLと接続され、トランジスタM1のバックゲートは、配線BGLと接続されている。容量素子CAの第2端子は、配線CALと接続されている。
配線BILは、ビット線として機能し、配線WOLは、ワード線として機能する。配線CALは、容量素子CAの第2端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線CALには、低レベル電位を印加するのが好ましい。配線BGLは、トランジスタM1のバックゲートに電位を印加するための配線として機能する。配線BGLに任意の電位を印加することによって、トランジスタM1のしきい値電圧を増減することができる。
ここで、図25(A)に示すメモリセル1471は、図18に示す記憶装置に対応している。つまり、トランジスタM1はトランジスタ200に、容量素子CAは容量素子100に、配線BILは配線1003に、配線WOLは配線1004に、配線BGLは配線1006に、配線CALは配線1005に対応している。なお、図18に記載のトランジスタ300は、図24(B)に示す記憶装置1400の周辺回路1411に設けられるトランジスタに対応する。
また、メモリセルMCは、メモリセル1471に限定されず、回路構成の変更を行うことができる。例えば、メモリセルMCは、図25(B)に示すメモリセル1472のように、トランジスタM1のバックゲートが、配線BGLでなく、配線WOLと接続される構成にしてもよい。また、例えば、メモリセルMCは、図25(C)に示すメモリセル1473ように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタM1で構成されたメモリセルとしてもよい。
上記実施の形態に示す半導体装置をメモリセル1471等に用いる場合、トランジスタM1としてトランジスタ200を用い、容量素子CAとして容量素子100を用いることができる。トランジスタM1としてOSトランジスタを用いることによって、トランジスタM1のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタM1によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル1471、メモリセル1472、メモリセル1473に対して多値データ、又はアナログデータを保持することができる。
また、DOSRAMにおいて、上記のように、メモリセルアレイ1470の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
[NOSRAM]
図25(D)乃至(G)に、2トランジスタ1容量素子のゲインセル型のメモリセルの回路構成例を示す。図25(D)に示す、メモリセル1474は、トランジスタM2と、トランジスタM3と、容量素子CBと、を有する。なお、トランジスタM2は、トップゲート(単にゲートと呼ぶ場合がある。)、及びバックゲートを有する。本明細書等において、トランジスタM2にOSトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、NOSRAM(Nonvolatile Oxide Semiconductor RAM)と呼ぶ場合がある。
トランジスタM2の第1端子は、容量素子CBの第1端子と接続され、トランジスタM2の第2端子は、配線WBLと接続され、トランジスタM2のゲートは、配線WOLと接続され、トランジスタM2のバックゲートは、配線BGLと接続されている。容量素子CBの第2端子は、配線CALと接続されている。トランジスタM3の第1端子は、配線RBLと接続され、トランジスタM3の第2端子は、配線SLと接続され、トランジスタM3のゲートは、容量素子CBの第1端子と接続されている。
配線WBLは、書き込みビット線として機能し、配線RBLは、読み出しビット線として機能し、配線WOLは、ワード線として機能する。配線CALは、容量素子CBの第2端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線CALには、低レベル電位を印加するのが好ましい。配線BGLは、トランジスタM2のバックゲートに電位を印加するための配線として機能する。配線BGLに任意の電位を印加することによって、トランジスタM2のしきい値電圧を増減することができる。
ここで、図25(D)に示すメモリセル1474は、図21に示す記憶装置に対応している。つまり、トランジスタM2はトランジスタ200に、容量素子CBは容量素子100に、トランジスタM3はトランジスタ300に、配線WBLは配線2003に、配線WOLは配線2004に、配線BGLは配線2006に、配線CALは配線2005に、配線RBLは配線2002に、配線SLは配線2001に対応している。
また、メモリセルMCは、メモリセル1474に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルMCは、図25(E)に示すメモリセル1475のように、トランジスタM2のバックゲートが、配線BGLでなく、配線WOLと接続される構成にしてもよい。また、例えば、メモリセルMCは、図25(F)に示すメモリセル1476のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタM2で構成されたメモリセルとしてもよい。また、例えば、メモリセルMCは、図25(G)に示すメモリセル1477のように、配線WBLと配線RBLを一本の配線BILとしてまとめた構成であってもよい。
上記実施の形態に示す半導体装置をメモリセル1474等に用いる場合、トランジスタM2としてトランジスタ200を用い、トランジスタM3としてトランジスタ300を用い、容量素子CBとして容量素子100を用いることができる。トランジスタM2としてOSトランジスタを用いることによって、トランジスタM2のリーク電流を非常に低くすることができる。これにより、書き込んだデータをトランジスタM2によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル1474に多値データ、又はアナログデータを保持することができる。メモリセル1475乃至メモリセル1477も同様である。
なお、トランジスタM3は、チャネル形成領域にシリコンを有するトランジスタ(以下、Siトランジスタと呼ぶ場合がある)であってもよい。Siトランジスタの導電型は、nチャネル型としてもよいし、pチャネル型としてもよい。Siトランジスタは、OSトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタM3として、Siトランジスタを用いてもよい。また、トランジスタM3にSiトランジスタを用いることで、トランジスタM3の上に積層してトランジスタM2を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
また、トランジスタM3はOSトランジスタであってもよい。トランジスタM2およびトランジスタM3にOSトランジスタを用いた場合、メモリセルアレイ1470をn型トランジスタのみを用いて回路を構成することができる。
また、図25(H)に3トランジスタ1容量素子のゲインセル型のメモリセルの一例を示す。図25(H)に示すメモリセル1478は、トランジスタM4乃至トランジスタM6、および容量素子CCを有する。容量素子CCは適宜設けられる。メモリセル1478は、配線BIL、配線RWL、配線WWL、配線BGL、および配線GNDLに電気的に接続されている。配線GNDLは低レベル電位を与える配線である。なお、メモリセル1478を、配線BILに代えて、配線RBL、配線WBLに電気的に接続してもよい。
トランジスタM4は、バックゲートを有するOSトランジスタであり、バックゲートは配線BGLに電気的に接続されている。なお、トランジスタM4のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタM4はバックゲートを有さなくてもよい。
なお、トランジスタM5、トランジスタM6はそれぞれ、nチャネル型Siトランジスタまたはpチャネル型Siトランジスタでもよい。或いは、トランジスタM4乃至トランジスタM6がOSトランジスタでもよい、この場合、メモリセルアレイ1470をn型トランジスタのみを用いて回路を構成することができる。
上記実施の形態に示す半導体装置をメモリセル1478に用いる場合、トランジスタM4としてトランジスタ200を用い、トランジスタM5、トランジスタM6としてトランジスタ300を用い、容量素子CCとして容量素子100を用いることができる。トランジスタM4としてOSトランジスタを用いることによって、トランジスタM4のリーク電流を非常に低くすることができる。
なお、本実施の形態に示す、周辺回路1411、メモリセルアレイ1470等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
本実施の形態に示す構成は、他の実施の形態などに示す構成と適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態では、図26を用いて、本発明の半導体装置が実装されたチップ1200の一例を示す。チップ1200には、複数の回路(システム)が実装されている。このように、複数の回路(システム)を一つのチップに集積する技術を、システムオンチップ(System on Chip:SoC)と呼ぶ場合がある。
図26(A)に示すように、チップ1200は、CPU1211、GPU1212、一または複数のアナログ演算部1213、一または複数のメモリコントローラ1214、一または複数のインターフェース1215、一または複数のネットワーク回路1216等を有する。
チップ1200には、バンプ(図示しない)が設けられ、図26(B)に示すように、プリント基板(Printed Circuit Board:PCB)1201の第1の面と接続する。また、PCB1201の第1の面の裏面には、複数のバンプ1202が設けられており、マザーボード1203と接続する。
マザーボード1203には、DRAM1221、フラッシュメモリ1222等の記憶装置が設けられていてもよい。例えば、DRAM1221に先の実施の形態に示すDOSRAMを用いることができる。また、例えば、フラッシュメモリ1222に先の実施の形態に示すNOSRAMを用いることができる。
CPU1211は、複数のCPUコアを有することが好ましい。また、GPU1212は、複数のGPUコアを有することが好ましい。また、CPU1211、およびGPU1212は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、CPU1211、およびGPU1212に共通のメモリが、チップ1200に設けられていてもよい。該メモリには、前述したNOSRAMや、DOSRAMを用いることができる。また、GPU1212は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。GPU1212に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
また、CPU1211、およびGPU1212が同一チップに設けられていることで、CPU1211およびGPU1212間の配線を短くすることができ、CPU1211からGPU1212へのデータ転送、CPU1211、およびGPU1212が有するメモリ間のデータ転送、およびGPU1212での演算後に、GPU1212からCPU1211への演算結果の転送を高速に行うことができる。
アナログ演算部1213はA/D(アナログ/デジタル)変換回路、およびD/A(デジタル/アナログ)変換回路の一、または両方を有する。また、アナログ演算部1213に上記積和演算回路を設けてもよい。
メモリコントローラ1214は、DRAM1221のコントローラとして機能する回路、およびフラッシュメモリ1222のインターフェースとして機能する回路を有する。
インターフェース1215は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、USB(Universal Serial Bus)、HDMI(登録商標)(High−Definition Multimedia Interface)などを用いることができる。
ネットワーク回路1216は、LAN(Local Area Network)などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
チップ1200には、上記回路(システム)を同一の製造プロセスで形成することが可能である。そのため、チップ1200に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ1200を低コストで作製することができる。
GPU1212を有するチップ1200が設けられたPCB1201、DRAM1221、およびフラッシュメモリ1222が設けられたマザーボード1203は、GPUモジュール1204と呼ぶことができる。
GPUモジュール1204は、SoC技術を用いたチップ1200を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップPC、携帯型(持ち出し可能な)ゲーム機などの携帯型電子機器に用いることが好適である。また、GPU1212を用いた積和演算回路により、ディープニューラルネットワーク(DNN)、畳み込みニューラルネットワーク(CNN)、再帰型ニューラルネットワーク(RNN)、自己符号化器、深層ボルツマンマシン(DBM)、深層信念ネットワーク(DBN)などの手法を実行することができるため、チップ1200をAIチップ、またはGPUモジュール1204をAIシステムモジュールとして用いることができる。
本実施の形態に示す構成は、他の実施の形態などに示す構成と適宜組み合わせて用いることができる。
(実施の形態6)
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器(例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ(ビデオカメラも含む)、録画再生装置、ナビゲーションシステムなど)の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード(例えば、SDカード)、USBメモリ、SSD(ソリッド・ステート・ドライブ)等の各種のリムーバブル記憶装置に適用される。図27にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
図27(A)はUSBメモリの模式図である。USBメモリ1100は、筐体1101、キャップ1102、USBコネクタ1103および基板1104を有する。基板1104は、筐体1101に収納されている。例えば、基板1104には、メモリチップ1105、コントローラチップ1106が取り付けられている。基板1104のメモリチップ1105などに先の実施の形態に示す半導体装置を組み込むことができる。
図27(B)はSDカードの外観の模式図であり、図27(C)は、SDカードの内部構造の模式図である。SDカード1110は、筐体1111、コネクタ1112および基板1113を有する。基板1113は筐体1111に収納されている。例えば、基板1113には、メモリチップ1114、コントローラチップ1115が取り付けられている。基板1113の裏面側にもメモリチップ1114を設けることで、SDカード1110の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板1113に設けてもよい。これによって、ホスト装置とSDカード1110間の無線通信によって、メモリチップ1114のデータの読み出し、書き込みが可能となる。基板1113のメモリチップ1114などに先の実施の形態に示す半導体装置を組み込むことができる。
図27(D)はSSDの外観の模式図であり、図27(E)は、SSDの内部構造の模式図である。SSD1150は、筐体1151、コネクタ1152および基板1153を有する。基板1153は筐体1151に収納されている。例えば、基板1153には、メモリチップ1154、メモリチップ1155、コントローラチップ1156が取り付けられている。メモリチップ1155はコントローラチップ1156のワークメモリであり、例えばDOSRAMチップを用いればよい。基板1153の裏面側にもメモリチップ1154を設けることで、SSD1150の容量を増やすことができる。基板1153のメモリチップ1154などに先の実施の形態に示す半導体装置を組み込むことができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態7)
本発明の一態様に係る半導体装置は、CPUやGPUなどのプロセッサ、またはチップに用いることができる。図28に、本発明の一態様に係るCPUやGPUなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
<電子機器・システム>
本発明の一態様に係るGPUまたはチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニタ、デジタルサイネージ(Digital Signage:電子看板)、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子ブックリーダー、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係るGPUまたはチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの)を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図28に、電子機器の例を示す。
[情報端末]
図28(A)には、情報端末の一種である携帯電話(スマートフォン)が図示されている。情報端末5100は、筐体5101と、表示部5102と、を有しており、入力用インターフェースとして、タッチパネルが表示部5102に備えられ、ボタンが筐体5101に備えられている。
情報端末5100は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部5102に表示するアプリケーション、表示部5102に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部5102に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
図28(B)には、ノート型情報端末5200が図示されている。ノート型情報端末5200は、情報端末の本体5201と、表示部5202と、キーボード5203と、を有する。
ノート型情報端末5200は、先述した情報端末5100と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端末5200を用いることで、新規の人工知能の開発を行うことができる。
なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図28(A)、図28(B)に図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、PDA(Personal Digital Assistant)、デスクトップ型情報端末、ワークステーションなどが挙げられる。
[ゲーム機]
図28(C)は、ゲーム機の一例である携帯ゲーム機5300を示している。携帯ゲーム機5300は、筐体5301、筐体5302、筐体5303、表示部5304、接続部5305、操作キー5306等を有する。筐体5302、および筐体5303は、筐体5301から取り外すことが可能である。筐体5301に設けられている接続部5305を別の筐体(図示せず)に取り付けることで、表示部5304に出力される映像を、別の映像機器(図示せず)に出力することができる。このとき、筐体5302、および筐体5303は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体5301、筐体5302、および筐体5303の基板に設けられているチップなどに先の実施の形態に示すチップを組み込むことができる。
また、図28(D)は、ゲーム機の一例である据え置き型ゲーム機5400を示している。据え置き型ゲーム機5400には、無線または有線でコントローラ5402が接続されている。
携帯ゲーム機5300、据え置き型ゲーム機5400などのゲーム機に本発明の一態様のGPUまたはチップを適用することによって、低消費電力のゲーム機を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
更に、携帯ゲーム機5300に本発明の一態様のGPUまたはチップを適用することによって、人工知能を有する携帯ゲーム機5300を実現することができる。
本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機5300に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
また、携帯ゲーム機5300で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、1人でもゲームを行うことができる。
図28(C)、図28(D)では、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様のGPUまたはチップを適用するゲーム機はこれに限定されない。本発明の一態様のGPUまたはチップを適用するゲーム機としては、例えば、娯楽施設(ゲームセンター、遊園地など)に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
[大型コンピュータ]
本発明の一態様のGPUまたはチップは、大型コンピュータに適用することができる。
図28(E)は、大型コンピュータの一例である、スーパーコンピュータ5500を示す図である。図28(F)は、スーパーコンピュータ5500が有するラックマウント型の計算機5502を示す図である。
スーパーコンピュータ5500は、ラック5501と、複数のラックマウント型の計算機5502と、を有する。なお、複数の計算機5502は、ラック5501に格納されている。また、計算機5502には、複数の基板5504が設けられ、当該基板上に上記実施の形態で説明したGPUまたはチップを搭載することができる。
スーパーコンピュータ5500は、主に科学技術計算に利用される大型コンピュータである。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く、チップの発熱が大きい。スーパーコンピュータ5500に本発明の一態様のGPUまたはチップを適用することによって、低消費電力のスーパーコンピュータを実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
図28(E)、図28(F)では、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様のGPUまたはチップを適用する大型コンピュータはこれに限定されない。本発明の一態様のGPUまたはチップを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ(サーバー)、大型汎用コンピュータ(メインフレーム)などが挙げられる。
[移動体]
本発明の一態様のGPUまたはチップは、移動体である自動車、および自動車の運転席周辺に適用することができる。
図28(G)は、移動体の一例である自動車の室内におけるフロントガラス周辺を示す図である。図28(G)では、ダッシュボードに取り付けられた表示パネル5701、表示パネル5702、表示パネル5703の他、ピラーに取り付けられた表示パネル5704を図示している。
表示パネル5701乃至表示パネル5703は、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル5701乃至表示パネル5703は、照明装置として用いることも可能である。
表示パネル5704には、自動車に設けられた撮像装置(図示しない。)からの映像を映し出すことによって、ピラーで遮られた視界(死角)を補完することができる。すなわち、自動車の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル5704は、照明装置として用いることもできる。
本発明の一態様のGPUまたはチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル5701乃至表示パネル5704には、道路案内、危険予測などの情報を表示する構成としてもよい。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体(ヘリコプター、無人航空機(ドローン)、飛行機、ロケット)なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
[電化製品]
図28(H)は、電化製品の一例である電気冷凍冷蔵庫5800を示している。電気冷凍冷蔵庫5800は、筐体5801、冷蔵室用扉5802、冷凍室用扉5803等を有する。
電気冷凍冷蔵庫5800に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫5800を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫5800は、電気冷凍冷蔵庫5800に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫5800に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、IH調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。