JP2018074066A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2018074066A JP2018074066A JP2016214614A JP2016214614A JP2018074066A JP 2018074066 A JP2018074066 A JP 2018074066A JP 2016214614 A JP2016214614 A JP 2016214614A JP 2016214614 A JP2016214614 A JP 2016214614A JP 2018074066 A JP2018074066 A JP 2018074066A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor device
- lead terminals
- sealing body
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
この発明は半導体装置に関する。 The present invention relates to a semiconductor device.
近年、電子機器の小型化に伴い、電子部品の小型・薄型化が進展している。その中で、センサなどの半導体装置では、SON(Small Outline Non-leaded Package)やQFN(Quad flat no lead package )と称されるノンリードタイプのパッケージが採用されている。
SONやQFNによるパッケージの製造方法(特許文献1などを参照)では、先ず、リードフレーム上の複数位置に複数の素子を搭載した後、合成樹脂で複数の素子を含むリードフレーム全体を一括して封止する。次に、ダイシングブレードにより、合成樹脂からなる封止体とリードフレームを一体に切断して個片化することで、一つの素子と複数のリード端子とを含む半導体装置を、複数個得る。
In recent years, with the miniaturization of electronic devices, electronic components have become smaller and thinner. Among them, semiconductor devices such as sensors employ non-lead type packages called SON (Small Outline Non-leaded Package) and QFN (Quad flat no lead package).
In a package manufacturing method using SON or QFN (see
しかしながら、上述の方法で製造された半導体装置では、ダイシングブレードによる個片化工程でリードフレームの切断面(リード端子の封止体側面からの露出面)に半導体装置の厚さ方向に延びるバリが生じるため、パッケージの厚さが設計値より厚くなるなどの問題が生じる。特に、薄型化が求められているセンサでは、例えば200μm以下の厚さのセンサの場合、厚さ方向に延びるバリの許容値は例えば数10μm以下となる。
この発明の課題は、ダイシングブレードにより合成樹脂からなる封止体とリードフレームを一体に切断して個片化する工程を含む方法で製造される半導体装置において、個片化工程でリードフレームの切断面に生じるバリの発生量を抑制することである。
However, in the semiconductor device manufactured by the above-described method, burrs extending in the thickness direction of the semiconductor device are formed on the cut surface of the lead frame (exposed surface from the side surface of the sealing body of the lead terminal) in the singulation process by the dicing blade. As a result, there arises a problem that the thickness of the package becomes thicker than the design value. In particular, in a sensor that is required to be thin, for example, in the case of a sensor having a thickness of 200 μm or less, the allowable value of a burr extending in the thickness direction is, for example, several tens of μm or less.
An object of the present invention is to cut a lead frame in a singulation process in a semiconductor device manufactured by a method including a process of cutting a sealing body made of a synthetic resin and a lead frame together with a dicing blade into a piece. This is to suppress the amount of burrs generated on the surface.
上記課題を解決するために、この発明の一態様の半導体装置は、下記の構成要件(1) 〜(5) を有する。
(1) 磁電変換機能または光電変換機能を有し複数の電極を備えた素子を備えている。
(2) 平面視で素子の周囲に配置された複数のリード端子を備えている。
(3) 素子の複数の電極と複数のリード端子とを、それぞれ電気的に接続する複数の金属細線を備えている。
In order to solve the above problems, a semiconductor device according to one embodiment of the present invention has the following structural requirements (1) to (5).
(1) An element having a plurality of electrodes having a magnetoelectric conversion function or a photoelectric conversion function is provided.
(2) It has a plurality of lead terminals arranged around the element in plan view.
(3) A plurality of fine metal wires are provided to electrically connect the plurality of electrodes of the element and the plurality of lead terminals, respectively.
(4) 合成樹脂を主成分とする材料(合成樹脂以外に、必要に応じて添加されるフィラーや不可避的に混在する不純物などを含む場合がある)からなる封止体を備えている。この封止体は、底面と、底面とは反対側の面と、底面から立ち上がって反対側の面に至る側面と、を有する。この封止体は、素子とリード端子と複数の金属細線とを封止する。
(5) 複数のリード端子は、それぞれ、封止体の底面から露出する端子底面と、封止体の側面から露出する端子側面と、を有する。端子側面は、封止体の底面に沿った直線を第一辺とする仮想四角形のいずれかの角部が除去された形状を有する。
(4) It is provided with a sealing body made of a material mainly composed of a synthetic resin (in addition to the synthetic resin, it may contain a filler added as necessary or an inevitably mixed impurity). The sealing body has a bottom surface, a surface opposite to the bottom surface, and a side surface that rises from the bottom surface and reaches the surface on the opposite side. This sealing body seals an element, a lead terminal, and a plurality of fine metal wires.
(5) Each of the plurality of lead terminals has a terminal bottom surface exposed from the bottom surface of the sealing body and a terminal side surface exposed from the side surface of the sealing body. The terminal side surface has a shape in which any corner of a virtual quadrangle having a straight line along the bottom surface of the sealing body as a first side is removed.
この発明の一態様の半導体装置によれば、リード端子の形状を特定することにより、ダイシングブレードにより合成樹脂からなる封止体とリードフレームを一体に切断して個片化する工程を含む方法で製造される際に、個片化工程でリードフレームの切断面に生じるバリの発生量を抑制できる。 According to the semiconductor device of one aspect of the present invention, by specifying the shape of the lead terminal, the sealing body made of synthetic resin and the lead frame are integrally cut by a dicing blade and separated into individual pieces. When manufactured, the amount of burrs generated on the cut surface of the lead frame in the singulation process can be suppressed.
以下、この発明の実施形態について説明するが、この発明は以下に示す実施形態に限定されない。以下に示す実施形態では、この発明を実施するために技術的に好ましい限定がなされているが、この限定はこの発明の必須要件ではない。
なお、以下の説明で使用する図において、図示されている各部の寸法関係は、実際の寸法関係と異なる場合がある。
Hereinafter, although embodiment of this invention is described, this invention is not limited to embodiment shown below. In the embodiment described below, a technically preferable limitation is made for carrying out the present invention, but this limitation is not an essential requirement of the present invention.
Note that in the drawings used in the following description, the dimensional relationships of the respective parts illustrated may be different from the actual dimensional relationships.
〔第一実施形態〕
第一実施形態として、磁電変換機能を有する素子としてホール素子を用いた磁気センサ(半導体装置)について説明する。
[磁気センサの構成]
図1(a)〜(c)および図2(a)〜(c)に示すように、この実施形態の磁気センサ100は、ホール素子10と、四個(複数)のリード端子21〜24と、四本(複数)の金属細線31〜34と、絶縁層(保護層)40と、合成樹脂製の封止体50と、外装メッキ層60とを有する。磁気センサ100は、ホール素子10を載置するためのアイランド部を有さない。つまり、磁気センサ100はアイランドレス構造を有する。なお、図1(a)と図2(b)では外装メッキ層60が省略されている。
[First embodiment]
As a first embodiment, a magnetic sensor (semiconductor device) using a Hall element as an element having a magnetoelectric conversion function will be described.
[Configuration of magnetic sensor]
As shown in FIGS. 1A to 1C and FIGS. 2A to 2C, the
図1(a)に示すように、磁気センサ100は直方体の外観形状を有する。この直方体の内部に、ホール素子10と、リード端子21〜24と、金属細線31〜34と、絶縁層40が配置されている。封止体50をなす合成樹脂は、これらの部品と直方体をなす六個の面との間を埋めるとともに、六個の面を形成している。つまり、封止体50は、第一面(ホール素子10の基板側を下側とした時に最上面となる面、底面とは反対側の面)51と、第二面(底面、ホール素子10の基板側を下側とした時に最下面となる面)52と、一対の第一側面53と、一対の第二側面54を有する。図1(b)では、封止体50の第一面51と内部を埋めている部分が省略されている。
As shown in FIG. 1A, the
<ホール素子>
図1(b)に示すように、ホール素子10は、基板上に形成された半導体薄膜からなる活性層(磁気感受部)12と、活性層12と電気的に接続された四個(複数)の電極13a〜13dとを有する。
図1(c)および図2(b)に示すように、ホール素子10の基板の平面形状は正方形である。基板は、例えば、半絶縁性のガリウムヒ素(GaAs)からなる。また、基板としては、シリコン(Si)などからなる半導体基板や、フェライト基板などの磁気を収束する効果のある基板を用いることもできる。
活性層12は、例えば、インジウムアンチモン(InSb)やガリウムヒ素などの化合物半導体からなる薄膜である。
ホール素子10の厚さは、例えば100μm以下である。
<Hall element>
As shown in FIG. 1B, the
As shown in FIGS. 1C and 2B, the planar shape of the substrate of the
The
The thickness of the
<リード端子>
リード端子21〜24は、磁気センサ100と外部との電気的接続を得るための端子である。図1(b)に示すように、リード端子21〜24は、平面視でホール素子10の周囲に配置されている。
図1および図2に示すように、リード端子21〜24は、封止体50の第一面(底面とは反対側の面)51側の面である上面21a〜24aと、ホール素子10側の面であって封止体50の第一側面53に近い位置に存在する面21b〜24bを有する。また、リード端子21〜24は、封止体50の第一側面53と平行で隣のリード端子との対向面21g〜24gと、第一側面53と同一面となる外側面21c〜24cと、ホール素子10とは反面側の面であって、第一側面53から離れる位置に存在する面21d1〜24d1および第一側面53に近い位置に存在する面21d2〜24d2と、封止体50の第二面(底面)52と同一面となる下面21e〜24eを有する。
<Lead terminal>
The
As shown in FIG. 1 and FIG. 2, the
つまり、リード端子21〜24は、封止体50の底面52から露出する端子底面(下面)21e〜24eと、第一側面53から露出する端子側面(外側面)21c〜24cを有する。
また、リード端子21〜24は、上面21a〜24aから徐々に高さが低くなる凹状の円弧面21f〜24fと、下面21e〜24eから徐々に高さが高くなる凹状の曲面21h〜24hを有する。円弧面21f〜24fは上面21a〜24a側のハーフエッチング部であり、曲面21h〜24hは下面21e〜24e側のハーフエッチング部である。また、リード端子21〜24は、ホール素子10の角部と対向する凹状の円弧面21i〜24iを有する。これらの円弧面21i〜24iは同一円上にあり、その円の中心はホール素子10の平面形状の中心である。
That is, the
The
また、図2(b)に示すように、封止体50の第二面52において隣り合う二つのリード端子21,23間の距離と二つのリード端子22,24間の距離は同じであり、その距離Tは200μm以下である。封止体50の第二面52において隣り合う二つのリード端子21,24間の距離と二つのリード端子間22,23間の距離は同じであり、その距離はTより大きい。
2B, the distance between the two
ここで、端子側面21c〜24cの形状について、図3に示す仮想四角形200を用いて説明する。
図3に示すように、端子側面21c〜24cの仮想四角形200は、封止体の底面52に沿った直線である第一辺201と、端子反面(上面)21a〜24aに沿った第二辺202と、素子側で第一辺201から第二辺202に至る第三辺203と、素子とは反対側で第一辺201から第二辺202に至る第四辺204aと、からなる長方形である。
Here, the shape of the terminal side surfaces 21c to 24c will be described using a
As shown in FIG. 3, the
また、第一辺201は、端子底面(下面)21e〜24eに沿った直線である。第三辺203は、ホール素子10側の面21b〜24bに沿った直線である。第四辺204aは、ホール素子10とは反面側の面21d2〜24d2に沿った直線である。
そして、磁気センサ100を構成する端子側面21c〜24cは、仮想四角形200の四つの仮想角部210〜240のうち、第二辺202と第三辺203とで形成される仮想角部210が除去された形状を有する。つまり、仮想角部210の除去により凹状の円弧面21f〜24fが形成されている。
The
The terminal side surfaces 21c to 24c constituting the
また、リード端子21〜24は、図4に示すように、平面視で仮想角部250が除去された形状を有する。仮想角部250は、平面視で、端子側面21c〜24cに沿った直線205と、ホール素子10とは反対側で端子底面21e〜24eから立ち上がる外側立ち上がり面21d1〜24d1に沿った直線204bと、で形成される角部である。仮想角部250の除去により外側立ち上がり面21d1〜24d1から長方形の切欠き部が形成され、その結果として側面53に近い位置に面21d2〜24d2が形成される。
Further, as shown in FIG. 4, the
リード端子21〜24は、例えば、銅(Cu)または銅合金、鉄(Fe)または鉄を含む合金等の金属材料からなり、特に銅製であることが好ましい。また、リード端子21〜24の上面21a〜24aに、銀(Ag)めっき、またはニッケル(Ni)−パラジウム(Pd)−金(Au)めっきが施されていてもよい。また、リード端子21〜24の下面21e〜24eに、ニッケル(Ni)−パラジウム(Pd)−金(Au)めっきが施されていてもよい。
The
<金属細線>
図1(b)に示すように、金属細線31〜34は、ホール素子10が有する電極13a〜13dと、リード端子21〜24とを、それぞれ電気的に接続している。具体的には、金属細線31がリード端子21と電極13aとを接続し、金属細線32がリード端子22と電極13bとを接続し、金属細線33がリード端子23と電極13cとを接続し、金属細線34がリード端子24と電極13dとを接続している。
金属細線31〜34は、例えば、金、銀、または銅からなる。
<Metallic wire>
As shown in FIG.1 (b), the metal fine wires 31-34 electrically connect the
The
<絶縁層>
絶縁層40は、ホール素子10の裏面に接触状態で配置されている。
絶縁層40をなす材料としては、合成樹脂や金属酸化物が挙げられる。絶縁層40は、合成樹脂からなる層と金属酸化物からなる層のいずれか一層で構成されていてもよいし、これらの層の二層構造であってもよい。
<Insulating layer>
The insulating
Examples of the material forming the insulating
合成樹脂の例としては、フォトレジスト材(ネガ型でもポジ型でも可)や、エポキシ樹脂などの熱硬化型樹脂にフィラーを含む材料が挙げられる。フィラーの材質としては、シリ力(SiO2)、アルミナ(Al2O3)、チタニア(TiO2)などのセラミックスや金属酸化物が好ましい。
金属酸化物としては、酸化チタン(TiO2)などが使用できる。
Examples of the synthetic resin include a photoresist material (which can be negative or positive) and a material containing a filler in a thermosetting resin such as an epoxy resin. As the material of the filler, ceramics and metal oxides such as silli force (SiO 2 ), alumina (Al 2 O 3 ), and titania (TiO 2 ) are preferable.
As the metal oxide, titanium oxide (TiO 2 ) or the like can be used.
絶縁層40がフィラー入りの合成樹脂からなる場合、絶縁層40の厚さはフィラーの寸法で決まる。この厚さは例えば2μm以上とするが、ホール素子10の保護の観点から10μm以上30μm以下とすることが好ましい。絶縁層40が金属酸化物の場合は、製法上、膜厚を厚くすると生産コスト高くなるため、例えば、100nm以上500nm以下にすることが好ましい。
なお、「フィラーの寸法」とは、球状のフィラーの場合は球の直径であり、球体が破砕された形状を有するフィラーの場合は、元の球体の径方向で最も大きい部分の寸法であり、繊維状のフィラーの場合は繊維断面の長径である。
When the insulating
The “filler dimension” is the diameter of a sphere in the case of a spherical filler, and the dimension of the largest part in the radial direction of the original sphere in the case of a filler having a crushed shape. In the case of a fibrous filler, the major axis is the fiber cross section.
<封止体>
図1(c)に示すように、封止体50は、ホール素子10と電極13a〜13dとリード端子21〜24と金属細線31〜34とを封止する。図1(a)および図2(a)に示すように、リード端子21〜24の外側面21c〜24cは、封止体50の第一側面53と同一面にある。図1(c)および図2(b)に示すように、リード端子21〜24の下面21e〜24eおよび絶縁層40の下面は、封止体50の第二面52と同一面にある。
<Sealing body>
As shown in FIG. 1C, the sealing
封止体50の厚さ(つまり、磁気センサ100の厚さ)は、例えば200μm以下である。
封止体50をなす合成樹脂には、絶縁性、線膨張係数がリード端子と近い値であること、耐衝撃性、耐熱性(磁気センサ100をリフローハンダ付けする時の高熱に耐えられること)、および耐吸湿性が求められる。
The thickness of the sealing body 50 (that is, the thickness of the magnetic sensor 100) is, for example, 200 μm or less.
The synthetic resin that forms the sealing
封止体50をなす合成樹脂の線膨張係数がリード端子の線膨張係数に近い値であると、熱ストレスで磁気センサ100のパッケージに生じる応力が抑制されるため、パッケージに割れが生じにくくなる。そのため、例えば、リード端子が銅製である場合、封止体50の材料として、銅の線膨張係数(16.8×108/℃)に近い線膨張係数を有する合成樹脂を用いることが好ましい。
When the linear expansion coefficient of the synthetic resin forming the sealing
耐衝撃性に関しては、封止体50の材料として、弾性率の高い合成樹脂を用いることが好ましい。
封止体50をなす合成樹脂としては、例えば、エポキシ樹脂などの熱硬化性樹脂、テフロン(登録商標)が挙げられる。封止体50は、1種類の合成樹脂で形成されていてもよいし、2種類以上の合成樹脂で形成されていてもよい。また、後述のシートを用いた成形法を採用して封止体50を形成する場合は、封止体50の第一面51側の部分に、このシートを構成する合成樹脂が存在していてもよい。
Regarding impact resistance, it is preferable to use a synthetic resin having a high elastic modulus as the material of the sealing
As a synthetic resin which makes the sealing
<外装メッキ層>
外装メッキ層60は、封止体50の第二面52と同一面にあるリード端子21〜24の下面21e〜24eに形成されている。図2(b)では外装メッキ層60が省略されている。外装めっき層60は、例えば、スズ(Sn)からなる。なお、リード端子21〜24の下面21e〜24eに、予めニッケル(Ni)−パラジウム(Pd)−金(Au)めっきが施されている場合には、外装メッキ層60を設ける必要はない。
<Exterior plating layer>
The
[動作]
この実施形態の磁気センサ100を用いて磁気(磁界)を検出する場合には、例えば、リード端子21を電源電位(+)に接続すると共に、リード端子22を接地電位(GND)に接続して、リード端子21からリード端子22に電流を流す。そして、リード端子23,24間の電位差V1−V2(=ホール出力電圧VH)を測定する。また、測定されたホール出力電圧VHの大きさから磁界の大きさを検出し、ホール出力電圧VHの正負から磁界の向きを検出する。
[Operation]
In the case of detecting magnetism (magnetic field) using the
[製法]
図5および図6を用いて、実施形態の磁気センサ100の製造方法を説明する。
先ず、表面に複数のホール素子10のパターンが形成されたウエハの裏面の各ホール素子10の位置に、平面形状がホール素子10より小さい絶縁層40を形成する。次に、ウエハをダイシングラインに沿って切断することで個片化する。これにより、裏面に絶縁層40が形成されたホール素子10が得られる。
[Production method]
A method for manufacturing the
First, the insulating
次に、図5(a)に示すリードフレーム120を用意する。リードフレーム120は、リード部121〜124を有する。リード部121〜123は、平面視で隣り合う磁気センサ100の二個または四個のリード端子を含む形状を有する。リード部124は、磁気センサ100の一つのリード端子を含む形状を有する。リード端子21〜24の円弧面21f〜24fは、リードフレーム120の作製時に、金属板の上面(端子反面22a〜24a)側からエッチングを行うことで形成する。
Next, the
なお、リード部122とリード部124をリードフレーム120の外縁に沿って接続する接続部と、各リード部121〜124をダイシングラインL1,L2に沿って接続する接続部は図示されていない。
次に、リードフレーム120の裏面に、例えばポリイミド製の耐熱性フィルム80を貼り付けて、リードフレーム120のリード部121〜124がない部分(貫通領域)を裏面側から耐熱性フィルム80で塞ぐ。耐熱性フィルム80として、一方の面に絶縁性の粘着層を有するものを使用し、この粘着層で耐熱性フィルム80とリードフレーム120を接合する。つまり、耐熱性フィルム80とリードフレーム120との接合体81を得る。図5(b)はこの工程後の状態を示す。
Note that a connection part that connects the
Next, a heat
次に、裏面に絶縁層40が形成されたホール素子10を、接合体81の上面(耐熱性フィルム80の粘着層)のホール素子配置領域(リード端子21〜24で囲まれた領域)に配置する(即ち、ダイボンディングを行う)。図5(c)はこの工程後の状態を示す。
なお、ホール素子配置領域に絶縁ペーストを塗布し、その上に絶縁層40が形成されていないホール素子10を配置して絶縁ペーストを硬化させることで、絶縁層40を形成してもよい。その場合は、完成後の磁気センサ100において、ホール素子10の裏面の一部が封止部50から露出することがないように、絶縁ペーストの塗布条件(例えば、塗布する範囲、塗布する厚さ等)を調整する。
Next, the
The insulating
そして、ダイボンディングを行った後に熱処理(即ち、キュア)を行い、耐熱性フィルム80と絶縁層40の密着性を向上させる。
次に、金属細線31〜34の一端を各リード端子21〜24にそれぞれ接続し、金属細線31〜34の他端を電極13a〜13dにそれぞれ接続する(即ち、ワイヤーボンディングを行う)。図5(d)は、この工程後の状態を示す。
Then, after performing die bonding, heat treatment (that is, curing) is performed to improve the adhesion between the heat
Next, one end of the
次に、図5(d)の状態の接合体81を金型内に入れて、接合体81の上面側に封止体50を形成する。具体的には、先ず、図6(a)に示すように、下型91と上型92を備えた金型90およびシート94を用意し、シート94を、上型92の下面(下型91と対向する面)の全面を覆うように配置する。シート94は、例えばテフロン(登録商標)製である。
Next, the bonded
次に、金型90内に図5(d)の状態の接合体81を配置する。具体的には、金属細線31〜34側を上に向けて、接合体81を下型91の上に載せ、金属細線31〜34の上側に所定の間隔を開けて上型92を配置し、シート94を上型92の下面に吸着させる。図6(a)はこの状態を示す。
次に、図6(a)の状態の上型92と下型91との空間に溶融樹脂を流し込んだ後に、上型92を下降させて溶融樹脂に圧縮力を加えることにより、シート94の下面と下型91の上面との間隔を設定値に合わせた後、冷却する。これにより、封止体50が形成される。図6(b)はこの状態を示す。
Next, the joined
Next, after pouring the molten resin into the space between the
次に、封止体50が形成された接合体81を金型90から取り出した後、接合体81から耐熱性フィルム80を剥離する。これにより、複数のセンサ前躯体(外装メッキ層60を形成する前の磁気センサ100)が結合された結合体1000が得られる。図6(c)および図5(e)はこの状態を示す。
次に、封止体50の第二面52と同一面にあるリードフレーム120の面に、外装めっきを施す。これにより、リード端子21〜24の下面21e〜24eに外装めっき層60が形成され、複数の磁気センサ100が結合された結合体1001が得られる。図6(d)はこの状態を示す。
Next, after taking out the joined
Next, exterior plating is performed on the surface of the
次に、封止体50の第一面51にダイシングテープ93を貼り付けた後、ダイシングテープ93を下側にして結合体1001をダイシング装置に設置し、図5(e)に示すダイシングラインL1,L2に沿って、結合体1001をダイシングブレードを用いて切断する。ダイシングラインL1に沿った切断により第一側面53が生じ、ダイシングラインL2に沿った切断により第二側面54が生じる。図6(e)はこの状態を示す。最後にダイシングテープ93を除去することにより、複数の磁気センサ100が得られる。
Next, after the dicing
なお、図6(b)〜図6(d)の状態で封止体50は切断されていないが、封止体50の部分にハッチングを施している。また、図6(e)の状態で、リード端子21〜24の端子側面および封止体50の第一側面53は切断面であるが、図6(e)ではハッチングを省略している。
In addition, although the sealing
[作用、効果]
上述のように、この実施形態の磁気センサ100を構成するリード端子21〜24は、封止体50の第一側面53から露出する端子側面21c〜24cの形状が、図3に示す仮想角部210が除去された形状であるとともに、平面視で図4に示す仮想角部250が除去された形状を有する。そして、リード端子21〜24がこのような形状を有することで、ダイシングブレードによる図5(e)に示すダイシングラインL1に沿った切断の際に、仮想角部210,250が除去されていない形状を有する場合と比較して、リードフレーム120の切断面積が小さくなる。
[Action, effect]
As described above, the
なお、仮想角部250の除去に関しては、仮想角部250が除去された形状とすることで、仮想角部250が除去されていない場合よりも、端子側面21c〜24cの幅が小さくなる分だけ、端子側面21c〜24cの面積を小さくできる。
そして、封止体50の第一側面53から露出する端子側面21c〜24cの面積が従来品よりも小さくなる分だけ、リードフレーム120の切断面積が小さくなることで、端子側面(リード端子21〜24の封止体50の第一側面53からの露出面)21c〜24cに発生するバリの量が少なくなる。これに伴い、端子側面21c〜24cから封止体50の第二面52側に延びるバリの発生量が少なくなるため、磁気センサ100の厚さを設計値に近い状態とすることができる。
In addition, regarding the removal of the
Then, the cutting area of the
また、磁気センサ100の端子側面21c〜24cに、封止体50の第二面52側に延びるバリが生じると、実装面である端子底面22e(外装メッキ層60)に付着するなどの問題が生じるが、バリの発生が抑制されることでこの問題も改善できる。
さらに、封止体50の第二面52において隣り合う二つのリード端子間の距離が200μm以下であるため、バリが落下した場合に端子間が短絡する可能性が高くなるが、バリの発生が抑制されることでこの問題も改善できる。
In addition, if a burr extending toward the
Furthermore, since the distance between two lead terminals adjacent to each other on the
〔第二実施形態〕
第二実施形態として、磁電変換機能を有する素子としてホール素子を用いた磁気センサ(半導体装置)について説明する。
第二実施形態の磁気センサ101の構成は、リード端子21〜24の形状を除いて第一実施形態の磁気センサ100と同じである。
[Second Embodiment]
As a second embodiment, a magnetic sensor (semiconductor device) using a Hall element as an element having a magnetoelectric conversion function will be described.
The configuration of the
図7(a)に示すように、第二実施形態の磁気センサ101のリード端子21〜24の平面視での形状は、第一実施形態の磁気センサ100のリード端子21〜24と同じである。
図7(b)に示すように、第二実施形態の磁気センサ101のリード端子21〜24の側面形状は、第一実施形態の磁気センサ100のリード端子21〜24と異なる。図7(c)に示すように、第二実施形態の磁気センサ101のリード端子21〜24の底面形状は、第一実施形態の磁気センサ100のリード端子21〜24と異なる。
As shown to Fig.7 (a), the shape in the planar view of the lead terminals 21-24 of the
As shown in FIG. 7B, the side shapes of the
第二実施形態の磁気センサ101を構成するリード端子21〜24は、端子側面(外側面)21c〜24cに、下面21e〜24eから徐々に高さが高くなる凹状の曲面21j〜24jをさらに有する。これ以外の点は第一実施形態の磁気センサ100のリード端子21〜24と同じである。
図8に示すように、磁気センサ101を構成する端子側面21c〜24cは、図3と同じ仮想四角形200の四つの仮想角部210〜240のうち、第二辺202と第三辺203とで形成される仮想角部210と、第一辺201と第四辺204aとで形成される仮想角部230が除去された形状を有する。つまり、仮想角部230の除去により凹状の曲面21j〜24jが形成されている。
The
As shown in FIG. 8, the terminal side surfaces 21 c to 24 c constituting the
第二実施形態の磁気センサ101は、リード端子21〜24の形状が異なることに起因して、用意するリードフレームの形状が異なることを除いて、第一実施形態の磁気センサ100と同じ方法で製造することができる。リード端子21〜24の曲面21j〜24jは、リードフレームの作製時に、金属板の下面(端子底面22e〜24e)側からエッチングを行うことで形成する。
第二実施形態の磁気センサ101によれば、封止体50の第一側面53から露出する端子側面21c〜24cの面積が第一実施形態の磁気センサ100よりも小さくなるため、バリ発生の抑制効果が第一実施形態の磁気センサ100よりも高くなる。
The
According to the
〔第三実施形態〕
第三実施形態として、磁電変換機能を有する素子としてホール素子を用いた磁気センサ(半導体装置)について説明する。
第三実施形態の磁気センサ102の構成は、リード端子21〜24の形状を除いて第一実施形態の磁気センサ100と同じである。
図9(a)に示すように、第三実施形態の磁気センサ101のリード端子21〜24の平面視での形状は、第一実施形態の磁気センサ100のリード端子21〜24と異なる。磁気センサ100で面21d2〜24d2が形成されている位置に、磁気センサ101では凹状の曲面21k〜24kが形成されている。
[Third embodiment]
As a third embodiment, a magnetic sensor (semiconductor device) using a Hall element as an element having a magnetoelectric conversion function will be described.
The configuration of the
As shown to Fig.9 (a), the shape in the planar view of the lead terminals 21-24 of the
図9(b)に示すように、第三実施形態の磁気センサ101のリード端子21〜24の側面形状は、第一実施形態の磁気センサ100のリード端子21〜24と異なる。磁気センサ100の面21d2をなす線よりホール素子10側に、第四辺204cが存在する。また、面21d1〜24d1の底面側に凹状の曲面21m〜24mが形成されている。
図9(c)に示すように、第三実施形態の磁気センサ102のリード端子21〜24の底面形状は、第一実施形態の磁気センサ100のリード端子21〜24と異なり、凹状の曲面21k〜24kが存在する。
As shown in FIG. 9B, the side shapes of the
As shown in FIG. 9C, the bottom surface shape of the
つまり、第三実施形態の磁気センサ101を構成するリード端子21〜24は、平面視における凹状の曲面21k〜24kと、面21d1〜24d1の底面側に形成された凹状の曲面21m〜24mをさらに有する。これ以外の点は第一実施形態の磁気センサ100のリード端子21〜24と同じである。
磁気センサ102のリード端子21〜24は、図10に示すように、平面視で仮想角部250が除去された形状を有する。仮想角部250は、平面視で、端子側面21c〜24cに沿った直線205と、ホール素子10とは反対側で端子底面21e〜24eから立ち上がる外側立ち上がり面21d1〜24d1に沿った直線204bと、で形成される角部である。
That is, the
As shown in FIG. 10, the
また、磁気センサ102を構成する端子側面21c〜24cは、図8の第四辺204aの代わりに図9(b)に示す第四辺204cを有する仮想四角形の四つの仮想角部のうち、第二辺202と第三辺203とで形成される仮想角部210のみが除去された形状を有する。つまり、第三実施形態の磁気センサ102の仮想四角形は、第二実施形態の磁気センサ100の仮想四角形200よりも小さい。また、仮想角部210の除去により、第二実施形態の磁気センサ101と同じ凹状の円弧面21f〜24fが形成されている。よって、端子側面21c〜24cの面積は第二実施形態の磁気センサ101よりも小さい。
Further, the terminal side surfaces 21c to 24c constituting the
第三実施形態の磁気センサ102は、リード端子21〜24の形状が異なることに起因して、用意するリードフレームの形状が異なる点を除いて、第一実施形態の磁気センサ100と同じ方法で製造することができる。リード端子21〜24の曲面21m〜24mは、リードフレームの作製時に、金属板の下面(端子底面22e〜24e)側からエッチングを行うことで形成する。
第三実施形態の磁気センサ102によれば、封止体50の第一側面53から露出する端子側面21c〜24cの面積が第二実施形態の磁気センサ101よりも小さいため、バリ発生の抑制効果が第二実施形態の磁気センサ101よりも高くなる。
The
According to the
〔変形例〕
上述の磁気センサ100〜102のホール素子10に代えて、光電変換機能を有する素子である赤外線検出素子を用いることで、赤外線センサ(半導体装置)を得ることができる。赤外線検出素子が有する光電変換機能は、光信号を電気信号に変換する機能である。赤外線検出素子の厚さは250μm以下であることが好ましい。このような赤外線センサでは、磁気センサ100〜102と同様のバリ低減効果を得ることができる。
[Modification]
An infrared sensor (semiconductor device) can be obtained by using an infrared detection element which is an element having a photoelectric conversion function instead of the
上述の磁気センサ100〜102のホール素子10に代えて、光電変換機能を有する素子である赤外線発光素子を用いることで、赤外線発光ダイオード(半導体装置)を得ることができる。赤外線発光素子が有する光電変換機能は、電気信号を光信号に変換する機能である。赤外線発光素子の厚さは250μm以下であることが好ましい。このような赤外線発光ダイオードでは、磁気センサ100〜102と同様のバリ低減効果を得ることができる。
An infrared light emitting diode (semiconductor device) can be obtained by using an infrared light emitting element which is an element having a photoelectric conversion function instead of the
〔備考〕
上記各実施形態の磁気センサ100〜102では、端子側面21c〜24cが、仮想四角形の一つの仮想角部210または二つの仮想角部210,230が除去された形状を有しているが、これに加えて、仮想角部220および仮想角部240のいずれかまたは両方が除去された形状を有していてもよい。つまり、仮想角部210〜240のいずれか一つ以上が除去された形状を有していればよい。
[Remarks]
In the
仮想角部210が除去された形状を有することで、端子底面21e〜24e側で隣り合うリード端子間距離を短くしながら、端子反面21a〜24a側でホール素子10と各リード端子との間に比較的大きな空間を確保することができる。
第一実施形態で説明した封止体50の形成方法では、上型92の下面をシート94で覆うとともに、金型90内に溶融樹脂を流し込んだ後で上型92を下降させる圧縮成形を行っているが、これに代えてトランスファー成形を行ってもよいし、シート94を用いなくてもよい。
By having the shape in which the
In the method of forming the sealing
100 磁気センサ
101 磁気センサ
102 磁気センサ
10 ホール素子
12 活性層
13a〜13d 電極
21〜24 リード端子
21a〜24a リード端子の上面(端子反面)
21b〜24b リード端子の素子側の面
21c〜24c リード端子の外側面(端子側面)
21d1〜24d1 リード端子の素子とは反面側の面(外側立ち上がり面)
21d2〜24d2 リード端子の素子とは反面側の面(第四辺に含まれる面)
21e〜24e リード端子の下面(端子底面)
21f〜24f リード端子の凹状の円弧面(仮想角部の除去で生じた面)
21j〜24j リード端子の凹状の曲面(仮想角部の除去で生じた面)
21k〜24k リード端子の凹状の曲面(仮想角部の除去で生じた面)
200 端子側面の仮想四角形
201 仮想四角形の第一辺
202 仮想四角形の第二辺
203 仮想四角形の第三辺
204a 仮想四角形の第四辺
204b 外側立ち上がり面に沿った直線
204c 仮想四角形の第四辺
205 端子側面に沿った直線
210〜240 仮想四角形の四つの仮想角部
250 平面視での仮想角部
31〜34 金属細線
40 絶縁層(保護層)
50 封止体
51 封止体の第一面(底面とは反対側の面)
52 封止体の第二面(底面)
53 封止体の第一側面
54 封止体の第二側面
60 外装メッキ層
T リード端子間の距離
DESCRIPTION OF
21b-24b Element side surface of lead terminal 21c-24c Outer surface (terminal side surface) of lead terminal
21d1 to 24d1 Lead terminal element is opposite surface (outer rising surface)
21d2 to 24d2 Lead terminal element is opposite to the surface (surface included in the fourth side)
21e to 24e Lead terminal bottom surface (terminal bottom surface)
21f-24f Concave arc surface of lead terminal (surface generated by removal of virtual corner)
21j-24j Concave curved surface of lead terminal (surface generated by removal of virtual corner)
21k-24k Concave curved surface of lead terminal (surface generated by removing virtual corners)
200 Virtual rectangle on
50
52 Second surface (bottom surface) of sealing body
53 First side surface of sealing
Claims (8)
平面視で前記素子の周囲に配置された複数のリード端子と、
前記素子の前記複数の電極と前記複数のリード端子とを、それぞれ電気的に接続する複数の金属細線と、
合成樹脂を主成分とする材料からなり、底面と、前記底面とは反対側の面と、前記底面から立ち上がって前記反対側の面に至る側面と、を有する封止体であって、前記素子と前記リード端子と前記複数の金属細線とを封止する封止体と、
を備え、
前記複数のリード端子は、それぞれ、前記底面から露出する端子底面と、前記側面から露出する端子側面と、を有し、
前記端子側面は、前記封止体の前記底面に沿った直線を第一辺とする仮想四角形のいずれかの角部が除去された形状を有する半導体装置。 An element having a magnetoelectric conversion function or a photoelectric conversion function and having a plurality of electrodes;
A plurality of lead terminals arranged around the element in plan view;
A plurality of fine metal wires that electrically connect the plurality of electrodes of the element and the plurality of lead terminals, respectively;
A sealing body made of a material mainly composed of a synthetic resin, having a bottom surface, a surface opposite to the bottom surface, and a side surface rising from the bottom surface and reaching the surface on the opposite side, And a sealing body that seals the lead terminal and the plurality of fine metal wires,
With
Each of the plurality of lead terminals has a terminal bottom surface exposed from the bottom surface and a terminal side surface exposed from the side surface,
The terminal side surface is a semiconductor device having a shape in which any corner of a virtual quadrangle having a straight line along the bottom surface of the sealing body as a first side is removed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016214614A JP6837314B2 (en) | 2016-11-01 | 2016-11-01 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016214614A JP6837314B2 (en) | 2016-11-01 | 2016-11-01 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018074066A true JP2018074066A (en) | 2018-05-10 |
JP6837314B2 JP6837314B2 (en) | 2021-03-03 |
Family
ID=62114280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016214614A Active JP6837314B2 (en) | 2016-11-01 | 2016-11-01 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6837314B2 (en) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855948A (en) * | 1994-08-11 | 1996-02-27 | Shinko Electric Ind Co Ltd | Lead frame and manufacture thereof |
JP2001028420A (en) * | 1999-07-14 | 2001-01-30 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JP2003023134A (en) * | 2001-07-09 | 2003-01-24 | Hitachi Ltd | Semiconductor device and its manufacturing method |
JP2008218646A (en) * | 2007-03-02 | 2008-09-18 | Rohm Co Ltd | Semiconductor module, and manufacturing method thereof |
JP2010062272A (en) * | 2008-09-03 | 2010-03-18 | Nichia Corp | Light-emitting device, resin package, resin molding and method of manufacturing them |
JP2010238833A (en) * | 2009-03-31 | 2010-10-21 | Panasonic Corp | Package for optical semiconductor device, and optical semiconductor device |
JP2012119352A (en) * | 2010-11-29 | 2012-06-21 | Kyocera Corp | Infrared element mounting structure and substrate for mounting infrared element |
JP2012134295A (en) * | 2010-12-21 | 2012-07-12 | Toshiba Corp | Semiconductor light-emitting device and method of manufacturing the same |
JP2014225643A (en) * | 2013-04-16 | 2014-12-04 | ローム株式会社 | Semiconductor device |
JP2015220394A (en) * | 2014-05-20 | 2015-12-07 | 日亜化学工業株式会社 | Light-emitting device |
JP2016004918A (en) * | 2014-06-17 | 2016-01-12 | 旭化成エレクトロニクス株式会社 | Hall sensor |
-
2016
- 2016-11-01 JP JP2016214614A patent/JP6837314B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855948A (en) * | 1994-08-11 | 1996-02-27 | Shinko Electric Ind Co Ltd | Lead frame and manufacture thereof |
JP2001028420A (en) * | 1999-07-14 | 2001-01-30 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JP2003023134A (en) * | 2001-07-09 | 2003-01-24 | Hitachi Ltd | Semiconductor device and its manufacturing method |
JP2008218646A (en) * | 2007-03-02 | 2008-09-18 | Rohm Co Ltd | Semiconductor module, and manufacturing method thereof |
JP2010062272A (en) * | 2008-09-03 | 2010-03-18 | Nichia Corp | Light-emitting device, resin package, resin molding and method of manufacturing them |
JP2010238833A (en) * | 2009-03-31 | 2010-10-21 | Panasonic Corp | Package for optical semiconductor device, and optical semiconductor device |
JP2012119352A (en) * | 2010-11-29 | 2012-06-21 | Kyocera Corp | Infrared element mounting structure and substrate for mounting infrared element |
JP2012134295A (en) * | 2010-12-21 | 2012-07-12 | Toshiba Corp | Semiconductor light-emitting device and method of manufacturing the same |
JP2014225643A (en) * | 2013-04-16 | 2014-12-04 | ローム株式会社 | Semiconductor device |
JP2015220394A (en) * | 2014-05-20 | 2015-12-07 | 日亜化学工業株式会社 | Light-emitting device |
JP2016004918A (en) * | 2014-06-17 | 2016-01-12 | 旭化成エレクトロニクス株式会社 | Hall sensor |
Also Published As
Publication number | Publication date |
---|---|
JP6837314B2 (en) | 2021-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8058720B2 (en) | Semiconductor package | |
US8853841B2 (en) | Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same | |
US20150155240A1 (en) | Method for fabricating emi shielding package structure | |
TWI692069B (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2015179737A (en) | Semiconductor device and manufacturing method thereof | |
JP7067886B2 (en) | Magnetic sensor | |
TW201434121A (en) | Package substrate, semiconductor package and methods of manufacturing the same | |
JP6986385B2 (en) | Semiconductor device, mounting structure of semiconductor device | |
KR101868760B1 (en) | Hall sensor manufacturing method, hall sensor, and lens module | |
JP6392882B2 (en) | Hall sensor and lens module | |
JP2003174131A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
US9209115B2 (en) | Quad flat no-lead (QFN) packaging structure and method for manufacturing the same | |
US20230090848A1 (en) | Lead frame for a package for a semiconductor device, semiconductor device and process for manufacturing a semiconductor device | |
JP6433769B2 (en) | Hall sensor and method of manufacturing hall sensor | |
JP6837314B2 (en) | Semiconductor device | |
US20150084171A1 (en) | No-lead semiconductor package and method of manufacturing the same | |
JP2018074067A (en) | Semiconductor device | |
JP2016162964A (en) | Semiconductor device manufacturing method and semiconductor device | |
JP7063718B2 (en) | Premolded substrate and its manufacturing method and hollow semiconductor device and its manufacturing method | |
JP2017223452A (en) | Magnetic sensor | |
JP2018163908A (en) | Semiconductor device | |
JP2018066722A (en) | Semiconductor device | |
JP6893104B2 (en) | Hall element | |
JP2018064062A (en) | Lead frame and semiconductor device | |
TW201017846A (en) | Leadframe and package structure having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6837314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |