JP2018073924A - Manufacturing method of semiconductor laser element, chip-on sub-mount element, and semiconductor laser device - Google Patents

Manufacturing method of semiconductor laser element, chip-on sub-mount element, and semiconductor laser device Download PDF

Info

Publication number
JP2018073924A
JP2018073924A JP2016210197A JP2016210197A JP2018073924A JP 2018073924 A JP2018073924 A JP 2018073924A JP 2016210197 A JP2016210197 A JP 2016210197A JP 2016210197 A JP2016210197 A JP 2016210197A JP 2018073924 A JP2018073924 A JP 2018073924A
Authority
JP
Japan
Prior art keywords
chip
submount
electrodes
laser chip
submount substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016210197A
Other languages
Japanese (ja)
Other versions
JP6980996B2 (en
Inventor
将人 萩元
Masahito Hagimoto
将人 萩元
晋太郎 宮本
Shintaro Miyamoto
晋太郎 宮本
敏 川中
Satoshi Kawanaka
敏 川中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Opto Semiconductors Inc
Original Assignee
Ushio Opto Semiconductors Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Opto Semiconductors Inc filed Critical Ushio Opto Semiconductors Inc
Priority to JP2016210197A priority Critical patent/JP6980996B2/en
Publication of JP2018073924A publication Critical patent/JP2018073924A/en
Application granted granted Critical
Publication of JP6980996B2 publication Critical patent/JP6980996B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress destruction and short life of a laser chip due to pressing load of conduction test, or the like, in the laser chip stage.SOLUTION: A manufacturing method of semiconductor laser element goes through a chip fixing process for fixing a laser chip onto a submount substrate where multiple electrodes, electrically separated from each other, are arranged on the surface, a connection process for electrically connecting both electrodes of the laser chip independently, a pressing process for bringing an energizing pin into contact with each electrode after the connection process, and pressing the submount substrate against a heat slinger by these energizing pins, and an energization process for energizing the laser chip via the energizing pin and each electrode.SELECTED DRAWING: Figure 4

Description

本発明は、半導体レーザ素子の製造方法、チップオンサブマウント素子、および半導体レーザ装置に関する。   The present invention relates to a method for manufacturing a semiconductor laser element, a chip-on-submount element, and a semiconductor laser device.

従来、サブマウント基板上に半導体チップ(レーザチップ)が載置されたサブマウント素子(チップオンサブマウント素子)が、例えばステムに搭載されたキャンタイプの半導体レーザ装置が知られている。一方、さらなる高出力化のために、半導体チップが載置されたチップオンサブマウント素子が同一パッケージに複数搭載された半導体レーザ装置も検討されている(例えば特許文献1参照。)。   2. Description of the Related Art Conventionally, a can type semiconductor laser device in which a submount element (chip-on-submount element) in which a semiconductor chip (laser chip) is mounted on a submount substrate is mounted on a stem, for example, is known. On the other hand, in order to further increase the output, a semiconductor laser device in which a plurality of chip-on-submount elements on which a semiconductor chip is mounted is mounted in the same package has been studied (for example, see Patent Document 1).

特開2013−191787号公報JP2013-191787A

ところが、半導体レーザチップの導通試験等は、通常、パッケージに組み上げられた後に実行されており、その時点でチップの不具合が確認されると、材料等が無駄になる。特に、複数のチップオンサブマウント素子が同一パッケージに組み込まれた場合、1つの素子でも初期不良を生じていると、導通試験でパッケージ全体が不良品となって材料等の無駄が大きい。
一方、レーザチップ段階で(即ちレーザチップが個々独立の状態で)導通試験等を行って不良を確認する方式が考えられるが、不良確認のためにレーザチップにピン押圧が行われると、押圧時の荷重によりレーザチップが破壊されたり、または、ダメージが加わり短寿命になったり、といった問題があった。
そこで、本発明は、レーザチップ段階での導通試験等の押圧荷重によるレーザチップの破壊や短寿命化を抑制することを課題とする。
However, a semiconductor laser chip continuity test or the like is usually performed after being assembled into a package, and if a chip failure is confirmed at that time, materials and the like are wasted. In particular, when a plurality of chip-on-submount elements are incorporated in the same package, if even one element has an initial failure, the entire package becomes a defective product in the continuity test, resulting in a large waste of materials.
On the other hand, a method of confirming a defect by conducting a continuity test or the like at the laser chip stage (that is, in a state where the laser chips are individually independent) can be considered, but when a pin is pressed on the laser chip for defect confirmation, There is a problem that the laser chip is broken by the load of the above, or damage is applied to shorten the life.
Therefore, an object of the present invention is to suppress laser chip breakage and shortening of service life due to a pressing load such as a continuity test at the laser chip stage.

上記課題を解決するために、本発明に係る半導体レーザ素子の製造方法の一態様は、互いに電気的に分離された複数の電極が表面に配置されたサブマウント基板上にレーザチップを固定するチップ固定工程と、上記レーザチップの両極を互いに電気的に独立に上記サブマウント基板上の各電極と接続する接続工程と、上記接続工程後に上記各電極に通電ピンを接触させ、それら通電ピンによって上記サブマウント基板を放熱板に押圧する押圧工程と、上記通電ピンと上記各電極を介して上記レーザチップに通電する通電工程と、を経る。
このような半導体レーザ素子の製造方法によれば、レーザチップが個々独立の状態での導通試験等が可能であるため材料の無駄が抑制されるとともに、導通試験等に際し通電ピンがサブマウント基板上の電極に押圧されるので、レーザチップの破壊や短寿命化が抑制される。
In order to solve the above problems, one aspect of a method for manufacturing a semiconductor laser device according to the present invention is a chip for fixing a laser chip on a submount substrate on which a plurality of electrodes electrically separated from each other are arranged. A fixing step, a connecting step in which both electrodes of the laser chip are electrically connected to each electrode on the submount substrate independently of each other, an energizing pin is brought into contact with each electrode after the connecting step, and the energizing pins are used to A pressing process of pressing the submount substrate against the heat sink and an energization process of energizing the laser chip through the energization pins and the electrodes are performed.
According to such a method of manufacturing a semiconductor laser device, the continuity test or the like can be performed in a state where the laser chips are individually independent, so that waste of material is suppressed and the energization pin is connected to the submount substrate during the continuity test or the like. Therefore, the laser chip is prevented from being broken or shortened in life.

上記半導体レーザ素子の製造方法において、上記サブマウント基板と上記レーザチップとを有して上記通電工程を経たチップオンサブマウント素子を、そのレーザチップが発光に伴って発する熱を吸収する1つのヒートシンクに対して複数固定する素子固定工程を更に経てもよい。
このような素子固定工程を経ることで、導通試験等が済んだチップオンサブマウント素子を複数備えた高出力の半導体レーザ装置などを製造することができる。ヒートシンクに固定されるチップオンサブマウント素子は通電工程を経て動作が確認済みであるので、材料の無駄も少ない。
In the method of manufacturing a semiconductor laser element, a chip-on submount element having the submount substrate and the laser chip and having undergone the energization step is used as one heat sink that absorbs heat generated by light emission of the laser chip. Further, an element fixing step of fixing a plurality may be further performed.
Through such an element fixing step, a high-power semiconductor laser device or the like having a plurality of chip-on-submount elements that have undergone a continuity test or the like can be manufactured. Since the operation of the chip-on-submount element fixed to the heat sink has been confirmed through the energization process, there is little waste of material.

また、上記半導体レーザ素子の製造方法において、上記サブマウント基板と上記レーザチップとを有したチップオンサブマウント素子の単体について上記レーザチップの特性を検査する検査工程を更に経ることが好ましい。高い精度での不良品確認や、製品として保証される特性の確認などが検査工程で可能となる。
また、上記半導体レーザ素子の製造方法において、上記通電工程は、上記レーザチップに対するバーンインのために通電する工程であってもよい。バーンインによって初期不良品は確実に排除されて良品のみが選別される。
より具体的には、上記通電工程は、上記レーザチップに対する特性検査のための通電よりも長時間に亘って通電する工程であってもよい。このような通電はレーザチップに負荷を掛けるので、不良品は特性が劣化して排除され、良品は特性が安定化する。
In the method of manufacturing a semiconductor laser element, it is preferable that an inspection step of inspecting characteristics of the laser chip for a single chip-on submount element having the submount substrate and the laser chip is further performed. It is possible to check defective products with high accuracy and to check the characteristics guaranteed as products in the inspection process.
In the method for manufacturing a semiconductor laser device, the energization step may be a step of energizing for burn-in to the laser chip. By burn-in, initial defective products are surely eliminated and only good products are selected.
More specifically, the energization step may be a step of energizing for a longer time than energization for characteristic inspection of the laser chip. Since such energization places a load on the laser chip, defective products are eliminated due to their characteristics being deteriorated, and non-defective products are stabilized.

また、上記課題を解決するために、本発明に係るチップオンサブマウント素子の一態様は、互いに電気的に分離された複数の電極が表面に配置されたサブマウント基板と、上記サブマウント基板上に固定され、両極が互いに電気的に独立にそのサブマウント基板上の各電極と接続されたレーザチップと、を備える。
このようなチップオンサブマウント素子によれば、サブマウント基板に配置された電極を介した導通試験等が個々のレーザチップに対して可能となるため材料の無駄が抑制されるとともに、導通試験等に際した通電ピンの押圧はサブマウント基板上の電極で行うことができるので、レーザチップの破壊や短寿命化が抑制される。
In order to solve the above problems, an aspect of the chip-on-submount element according to the present invention includes a submount substrate on which a plurality of electrodes electrically separated from each other are arranged on the surface, and the submount substrate. And a laser chip in which both poles are electrically connected to each electrode on the submount substrate independently of each other.
According to such a chip-on-submount element, a continuity test or the like via an electrode arranged on the submount substrate can be performed for each laser chip, so that waste of material is suppressed and a continuity test or the like is performed. Since the pressing of the energizing pin at this time can be performed by the electrode on the submount substrate, the laser chip can be prevented from being broken or shortened.

上記チップオンサブマウント素子において、上記複数の電極は、上記レーザチップに対するバーンインに用いられる電極であってもよい。バーンインによって初期不良品は確実に排除されて良品のみが選別される。
より具体的には、上記複数の電極は、上記レーザチップに対する特性検査のための通電よりも長時間に亘った通電に用いられる電極であってもよい。
また、上記複数の電極は、上記サブマウント基板の長手方向に並んで配置されたものであってもよい。このような電極配置は、サブマウント基板上の面積を有効に活用した電極配置であるので装置の小型化に寄与する。
また、上記複数の電極は、上記レーザチップの共振器の長さ方向に並んで配置されたものであってもよい。このような電極配置は、レーザチップの幅方向におけるチップオンサブマウント素子のサイズを抑制する配置であるので装置の小型化に寄与する。
In the chip-on-submount element, the plurality of electrodes may be electrodes used for burn-in to the laser chip. By burn-in, initial defective products are surely eliminated and only good products are selected.
More specifically, the plurality of electrodes may be electrodes used for energization over a longer period of time than energization for characteristic inspection on the laser chip.
The plurality of electrodes may be arranged side by side in the longitudinal direction of the submount substrate. Since such an electrode arrangement is an electrode arrangement that effectively uses the area on the submount substrate, it contributes to miniaturization of the apparatus.
The plurality of electrodes may be arranged side by side in the length direction of the resonator of the laser chip. Such an electrode arrangement is an arrangement that suppresses the size of the chip-on-submount element in the width direction of the laser chip, and thus contributes to miniaturization of the apparatus.

また、上記チップオンサブマウント素子において、上記レーザチップが、上記サブマウント基板の中心から偏った位置に固定されたものであり、上記複数の電極が、上記レーザチップを挟んだ上記サブマウント基板の両側のうち、広い方の側に配置されたものであってもよい。このようなレーザチップと電極との配置も、レーザチップの幅方向におけるチップオンサブマウント素子のサイズを抑制する配置であるので装置の小型化に寄与する。   In the chip-on-submount element, the laser chip is fixed at a position deviated from the center of the submount substrate, and the plurality of electrodes are arranged on the submount substrate with the laser chip sandwiched therebetween. It may be arranged on the wider side of both sides. Such an arrangement of the laser chip and the electrode is also an arrangement for suppressing the size of the chip-on-submount element in the width direction of the laser chip, which contributes to the miniaturization of the apparatus.

さらに、上記課題を解決するために、本発明に係る半導体レーザ装置の一態様は、互いに電気的に分離された複数の電極が表面に配置されたサブマウント基板と、上記サブマウント基板上に固定され、両極が互いに電気的に独立にそのサブマウント基板上の各電極と接続されたレーザチップと、上記サブマウント基板が固定され、レーザチップが発光に伴って発する熱を吸収するヒートシンクと、上記ヒートシンクによって吸収された熱を放熱する放熱体と、を備える。
このような半導体レーザ装置によれば、サブマウント基板に配置された電極を介した導通試験等が個々のレーザチップに対して可能となるため材料の無駄が抑制されるとともに、導通試験等に際した通電ピンの押圧はサブマウント基板上の電極で行うことができるので、レーザチップの破壊や短寿命化が抑制される。
Furthermore, in order to solve the above-described problem, one embodiment of a semiconductor laser device according to the present invention includes a submount substrate on which a plurality of electrodes electrically separated from each other are arranged on a surface, and fixed on the submount substrate. A laser chip in which both electrodes are electrically connected to each electrode on the submount substrate independently of each other, a heat sink that fixes the submount substrate and absorbs heat generated by light emission from the laser chip, and And a heat radiator that dissipates heat absorbed by the heat sink.
According to such a semiconductor laser device, the continuity test and the like through the electrodes arranged on the submount substrate can be performed for each laser chip, so that waste of material is suppressed and the continuity test and the like are performed. Since the current pin can be pressed by the electrode on the submount substrate, the laser chip can be prevented from being broken or shortened.

本発明によれば、レーザチップ段階での導通試験等の押圧荷重によるレーザチップの破壊や短寿命化が抑制される。   According to the present invention, destruction of the laser chip and shortening of the service life due to a pressing load such as a continuity test at the laser chip stage are suppressed.

本発明の半導体レーザ装置の一実施形態を示す図である。It is a figure which shows one Embodiment of the semiconductor laser apparatus of this invention. モジュールを示す図である。It is a figure which shows a module. チップオンサブマウント素子の構造を示す図である。It is a figure which shows the structure of a chip on submount element. 本発明の半導体レーザ素子の製造方法の一実施形態における前段部分を示す図である。It is a figure which shows the front | former stage part in one Embodiment of the manufacturing method of the semiconductor laser element of this invention. 本発明の半導体レーザ素子の製造方法の一実施形態における後段部分を示す図である。It is a figure which shows the back | latter stage part in one Embodiment of the manufacturing method of the semiconductor laser element of this invention. 第1の変形例で用いられるチップオンサブマウント素子を示す図である。It is a figure which shows the chip on submount element used in the 1st modification. 第2の変形例で用いられるチップオンサブマウント素子を示す図である。It is a figure which shows the chip on submount element used by the 2nd modification.

以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明の半導体レーザ装置の一実施形態を示す図である。
本実施形態の半導体レーザ装置1は、金属ケース2内に例えば4個のモジュール3が組み込まれたマルチダイパッケージとなっている。金属ケース2の上面は、図示が省略されたガラス窓によって覆われているものとする。
各モジュール3は、後述するようにレーザダイオード(LD)チップを複数個備えており金属ケース2の上面へとレーザ光を射出(発光)する。このように、1つの半導体レーザ装置1内に複数のLDチップが組み込まれることによって高出力の装置が実現されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing an embodiment of a semiconductor laser device of the present invention.
The semiconductor laser device 1 of the present embodiment is a multi-die package in which, for example, four modules 3 are incorporated in a metal case 2. It is assumed that the upper surface of the metal case 2 is covered with a glass window not shown.
Each module 3 includes a plurality of laser diode (LD) chips as described later, and emits (emits) laser light onto the upper surface of the metal case 2. Thus, a high output device is realized by incorporating a plurality of LD chips in one semiconductor laser device 1.

金属ケース2は各モジュール3が発光に伴って発する熱を放熱する役割を有し、本発明にいう放熱体の一例に相当する。なお、本発明にいう放熱体としては、金属ケース2とは別の放熱ブロックが備えられてもよく、あるいは放熱フィンが備えられてもよい。
金属ケース2にはリードピン4も備えられており、このリードピン4を介して各モジュール3に電力が供給される。
図1に示す半導体レーザ装置1は、本発明の半導体レーザ素子の製造方法で製造対象となる半導体レーザ素子の一例に相当する。また、図1に示す各モジュール3も、本発明の半導体レーザ素子の製造方法で製造対象となる半導体レーザ素子の一例に相当する。
The metal case 2 has a role of radiating heat generated by each module 3 as it emits light, and corresponds to an example of a radiator according to the present invention. In addition, as a heat radiator as used in the field of this invention, the heat radiating block different from the metal case 2 may be provided, or a heat radiating fin may be provided.
The metal case 2 is also provided with lead pins 4, and power is supplied to each module 3 via the lead pins 4.
A semiconductor laser device 1 shown in FIG. 1 corresponds to an example of a semiconductor laser element to be manufactured by the semiconductor laser element manufacturing method of the present invention. Each module 3 shown in FIG. 1 also corresponds to an example of a semiconductor laser element to be manufactured by the semiconductor laser element manufacturing method of the present invention.

図2は、モジュール3を示す図である。但し、モジュール3の向きは図1とは異なっている。
モジュール3は、例えば銅製の1つのヒートシンク5に例えば6個のチップオンサブマウント素子6が固定された構造を有している。各チップオンサブマウント素子6は、後述するようにLDチップを1つずつ備えていて、図2の右方向へとレーザ光を射出(発光)する。また、1つのモジュール3に備えられた複数のチップオンサブマウント素子6は、直列回路を形成しているので、いずれか1つのチップオンサブマウント素子6が不良品であるとモジュール3全体が不良品となる。
FIG. 2 is a diagram showing the module 3. However, the orientation of the module 3 is different from that in FIG.
The module 3 has a structure in which, for example, six chip-on submount elements 6 are fixed to one heat sink 5 made of copper, for example. Each chip-on-submount element 6 includes one LD chip as will be described later, and emits (emits) laser light in the right direction in FIG. In addition, since the plurality of chip-on submount elements 6 provided in one module 3 form a series circuit, if any one chip-on submount element 6 is defective, the entire module 3 is defective. It becomes a good product.

モジュール3に備えられた各チップオンサブマウント素子6は、発光に伴う熱をヒートシンク5に逃がす。ヒートシンク5が吸収した熱は、図1に示す金属ケース2を介して放熱される。
装置の小型化を目的として、チップオンサブマウント素子6の相互間隔は、ヒートシンク5による熱吸収に必要な間隔が残る程度に狭められている。
図3は、チップオンサブマウント素子6の構造を示す図である。
図3(A)には上面図が示され、図3(B)には断面図が示されている。
Each chip-on-submount element 6 provided in the module 3 releases heat accompanying light emission to the heat sink 5. The heat absorbed by the heat sink 5 is dissipated through the metal case 2 shown in FIG.
For the purpose of reducing the size of the device, the distance between the chip-on-submount elements 6 is narrowed to such an extent that an interval necessary for heat absorption by the heat sink 5 remains.
FIG. 3 is a diagram showing the structure of the chip-on submount element 6.
FIG. 3A shows a top view, and FIG. 3B shows a cross-sectional view.

チップオンサブマウント素子6は、いわゆるCOS(Chip on Submount)であり、サブマウント基板20上にLDチップ10が例えばハンダ30で固定された構造を有する。LDチップ10が、本発明にいうレーザチップの一例に相当し、サブマウント基板20が、本発明にいうサブマウント基板の一例に相当する。
図3に示す例では、LDチップ10の発光層11が、サブマウント基板20に近い側に位置しているので、レーザ光の光束の一部がサブマウント基板20によって遮られること(いわゆるケラレ)の回避を目的として、LDチップ10の発光端12がサブマウント基板20の端から突き出されている。
The chip-on submount element 6 is a so-called COS (Chip on Submount), and has a structure in which the LD chip 10 is fixed on the submount substrate 20 with, for example, solder 30. The LD chip 10 corresponds to an example of a laser chip according to the present invention, and the submount substrate 20 corresponds to an example of a submount substrate according to the present invention.
In the example shown in FIG. 3, since the light emitting layer 11 of the LD chip 10 is located on the side close to the submount substrate 20, a part of the laser beam is blocked by the submount substrate 20 (so-called vignetting). For the purpose of avoiding this, the light emitting end 12 of the LD chip 10 protrudes from the end of the submount substrate 20.

サブマウント基板20は、絶縁性基板23上に、相互間が絶縁された複数(ここの例では2つ)の電極21,22が配置された構造を有する。ここで絶縁性基板23は、例えば、窒化アルミニウム(AlN)、炭化ケイ素(SiC)、ダイヤモンドなどの絶縁性材料のほか、絶縁性材料と導電性材料とを組み合わせた絶縁性を有する複層構造により構成されていてもよい。LDチップ10のP側とN側との両極は、ここに示す例ではLDチップ10の上面と下面に位置しており、LDチップ10の下面側はハンダ30を介してサブマウント基板20上の一方の電極22に接続されている。そして、LDチップ10の上面側は、金線40によるいわゆるワイヤボンディングで、サブマウント基板20上の他方の電極21に接続されている。   The submount substrate 20 has a structure in which a plurality (two in this example) of electrodes 21 and 22 insulated from each other are disposed on an insulating substrate 23. Here, the insulating substrate 23 has, for example, an insulating material such as aluminum nitride (AlN), silicon carbide (SiC), diamond, etc., or a multi-layer structure having an insulating property in which an insulating material and a conductive material are combined. It may be configured. In the example shown here, both poles of the P side and the N side of the LD chip 10 are located on the upper surface and the lower surface of the LD chip 10, and the lower surface side of the LD chip 10 is on the submount substrate 20 via the solder 30. Connected to one electrode 22. The upper surface side of the LD chip 10 is connected to the other electrode 21 on the submount substrate 20 by so-called wire bonding using a gold wire 40.

サブマウント基板20上の各電極21,22は、ハンダ30や金線40などから十分に離れた箇所に、φ0.3mmのピン領域21a,22aを包含して広がった通電スペースを有している。
また、図3に示す例では、サブマウント基板20上の複数の電極21,22は、サブマウント基板20の長手方向(図3(A)の上下方向)に並んだ配置となっている。この電極配置により、サブマウント基板20の面積が有効に活用されるので、充分な通電スペースが確保されつつチップオンサブマウント素子6の幅方向のサイズが抑制されている。近年、半導体レーザ装置1の高出力化に伴って、LDチップ10の共振器長が長くなり、LDチップ10を載置したチップオンサブマウント素子6の面積も大きくなってきているため、幅方向のサイズ抑制は半導体レーザ装置1の小型化に大きく寄与する。
Each of the electrodes 21 and 22 on the submount substrate 20 has a current-carrying space that is wide enough to include the pin regions 21a and 22a having a diameter of 0.3 mm at locations sufficiently away from the solder 30, the gold wire 40, and the like. .
In the example shown in FIG. 3, the plurality of electrodes 21 and 22 on the submount substrate 20 are arranged in the longitudinal direction of the submount substrate 20 (vertical direction in FIG. 3A). Since the area of the submount substrate 20 is effectively utilized by this electrode arrangement, the size in the width direction of the chip-on submount element 6 is suppressed while ensuring a sufficient energization space. In recent years, as the output of the semiconductor laser device 1 is increased, the resonator length of the LD chip 10 is increased, and the area of the chip-on-submount element 6 on which the LD chip 10 is mounted is increased. This size reduction greatly contributes to the miniaturization of the semiconductor laser device 1.

また、図3に示す例では、サブマウント基板20上の複数の電極21,22は、LDチップ10の共振器の長さ方向に並んだ配置にもなっている。この電極配置により、LDチップ10の幅方向におけるチップオンサブマウント素子6のサイズが抑制され、この意味でも装置の小型化に寄与している。
また、図3に示す例では、LDチップ10がサブマウント基板20の中心から偏った位置に配備されており、複数の電極21,22は、LDチップ10を挟んだサブマウント基板20の両側のうち、広い方の側に配置されている。この電極配置によってもLDチップ10の幅方向におけるチップオンサブマウント素子6のサイズが抑制され、この意味でも装置の小型化に寄与している。
In the example shown in FIG. 3, the plurality of electrodes 21 and 22 on the submount substrate 20 are also arranged in the length direction of the resonator of the LD chip 10. By this electrode arrangement, the size of the chip-on-submount element 6 in the width direction of the LD chip 10 is suppressed, which also contributes to the miniaturization of the device.
In the example shown in FIG. 3, the LD chip 10 is arranged at a position deviated from the center of the submount substrate 20, and the plurality of electrodes 21 and 22 are arranged on both sides of the submount substrate 20 with the LD chip 10 interposed therebetween. Of these, they are arranged on the wider side. This electrode arrangement also suppresses the size of the chip-on-submount element 6 in the width direction of the LD chip 10, which also contributes to the miniaturization of the device.

LDチップ10の幅方向におけるチップオンサブマウント素子6のサイズ抑制は、特に、1つのケース内に複数のチップオンサブマウント素子6が組み込まれる場合(例えば図1に示すような場合)に、装置の小型化に大きく寄与する。
この図3に示すチップオンサブマウント素子6も、本発明の半導体レーザ素子の製造方法で製造対象となる半導体レーザ素子の一例に相当する。
Limiting the size of the chip-on submount element 6 in the width direction of the LD chip 10 is particularly effective when a plurality of chip-on submount elements 6 are incorporated in one case (for example, as shown in FIG. 1). Greatly contributes to the downsizing of products.
The chip-on-submount element 6 shown in FIG. 3 also corresponds to an example of a semiconductor laser element to be manufactured by the method for manufacturing a semiconductor laser element of the present invention.

次に、本発明の半導体レーザ素子の製造方法の実施形態について説明する。
図4および図5は、本発明の半導体レーザ素子の製造方法の一実施形態を示す図である。図4には、製造方法の一実施形態における前段部分である工程Aから工程Dまでが示され、図5には、製造方法の一実施形態における後段部分である工程Eから工程Gまでが示されている。
本実施形態では、先ず、図4に示す工程Aで、サブマウント基板20上にLDチップ10がハンダ30によって固定される。この工程Aが、本発明にいうチップ固定工程の一例に相当する。また、この工程Aでは、ハンダ30によってLDチップ10の両極のうち下面側の極がサブマウント基板20上の電極22に接続される。従って、この工程Aは、本発明にいう接続工程の一部にも相当している。
次に、図4に示す工程Bでは、LDチップ10の両極のうち上面側の極が金線40によってサブマウント基板20上の電極21に接続される。この工程Bが、本発明にいう接続工程の他の一部に相当している。この工程Bにより、図3に示すチップオンサブマウント素子6が得られる。
Next, an embodiment of a method for manufacturing a semiconductor laser device of the present invention will be described.
4 and 5 are diagrams showing an embodiment of a method for manufacturing a semiconductor laser device of the present invention. FIG. 4 shows steps A to D, which are the former part in one embodiment of the manufacturing method, and FIG. 5 shows steps E to G, which are the latter part in one embodiment of the manufacturing method. Has been.
In the present embodiment, first, in step A shown in FIG. 4, the LD chip 10 is fixed on the submount substrate 20 by the solder 30. This step A corresponds to an example of a chip fixing step according to the present invention. Further, in this step A, the lower electrode of the two poles of the LD chip 10 is connected to the electrode 22 on the submount substrate 20 by the solder 30. Therefore, this step A corresponds to a part of the connecting step referred to in the present invention.
Next, in step B shown in FIG. 4, the upper electrode of the two poles of the LD chip 10 is connected to the electrode 21 on the submount substrate 20 by the gold wire 40. This step B corresponds to another part of the connecting step referred to in the present invention. By this step B, the chip-on submount element 6 shown in FIG. 3 is obtained.

次に、図4に示す工程Cでは、通電ピン50がサブマウント基板20上のピン領域21a,22aに押し当てられ、その通電ピン50によってサブマウント基板20(チップオンサブマウント素子6)が放熱板60に押圧される。ここで通電ピン50は、例えばバネが内蔵された伸縮するプローブピンであり、押圧の力を一定に保持しながら通電することができる。また、放熱板60は、例えばアルミニウムからなる放熱板であり、高い放熱性を有する。この工程Cが、本発明にいう押圧工程の一例に相当する。
次に、図4に示す工程Dでは、通電ピン50に電力が付与されることでサブマウント基板20上の電極を介してLDチップ10に対して通電が行われる。この工程Dが、本発明にいう通電工程の一例に相当する。
Next, in step C shown in FIG. 4, the energization pins 50 are pressed against the pin regions 21 a and 22 a on the submount substrate 20, and the energization pins 50 radiate heat from the submount substrate 20 (chip-on submount element 6). Pressed by the plate 60. Here, the energizing pin 50 is, for example, a probe pin that expands and contracts with a built-in spring, and can be energized while maintaining a constant pressing force. Moreover, the heat sink 60 is a heat sink which consists of aluminum, for example, and has high heat dissipation. This process C corresponds to an example of the pressing process referred to in the present invention.
Next, in step D shown in FIG. 4, power is applied to the LD chip 10 through the electrodes on the submount substrate 20 by applying power to the energization pins 50. This process D corresponds to an example of an energization process according to the present invention.

本実施形態における工程Dでは、LDチップ10に対する通電として、バーンインと称される、LDチップ10に負荷を与える通電が行われる。
具体的には、放熱板60に対して恒温槽が接続された状態でLDチップ10に対して例えば最大定格電流に近い高い電流が流され、例えば最大定格温度に近い高い温度でレーザ光Lの連続発光が行われる。
このように工程Dでは高い電流が流されるため、工程Cにおける押圧は十分に強い押圧であることが必要であるが、通電ピン50はサブマウント基板20上のピン領域21a,22aに押し当てられるのでLDチップ10には力が加わらず、LDチップ10の破壊や短寿命化が抑制される。また、ピン領域21a,22aとして例えばφ0.3mmといった十分な面積の領域が用意されているため高電流の通電が可能となっている。
このバーンインにおける通電は、例えば約1日に亘る長時間の通電であり、このような長時間で高電流の通電の結果、LDチップ10におけるキャリアが活性化してLDチップ10の特性が向上するとともに安定化する。
In step D in the present embodiment, energization for applying a load to the LD chip 10, which is referred to as burn-in, is performed as energization to the LD chip 10.
Specifically, for example, a high current close to the maximum rated current is supplied to the LD chip 10 in a state where the thermostatic chamber is connected to the heat radiating plate 60, and the laser light L is emitted at a high temperature close to the maximum rated temperature, for example. Continuous light emission is performed.
As described above, since a high current flows in the process D, the pressing in the process C needs to be sufficiently strong, but the energizing pin 50 is pressed against the pin regions 21 a and 22 a on the submount substrate 20. Therefore, no force is applied to the LD chip 10 and the destruction and shortening of the life of the LD chip 10 are suppressed. Further, since a sufficient area such as φ0.3 mm is prepared as the pin areas 21a and 22a, a high current can be supplied.
The energization in the burn-in is, for example, a long-time energization for about one day. As a result of such a long-time energization, carriers in the LD chip 10 are activated and the characteristics of the LD chip 10 are improved. Stabilize.

また、逆に、LDチップ10に結晶欠陥が生じていた場合(即ち不良品である場合)には、長時間で高電流の通電による負荷で結晶が劣化して明確な特性劣化が生じるので容易に不良品が選別されて排除される。このため、良品のチップオンサブマウント素子6のみが半導体レーザ装置1に組み込まれることになるので、製品の信頼性が向上するとともに、部材のロスが少なくなってコスト面でも優れる。   Conversely, when a crystal defect has occurred in the LD chip 10 (that is, a defective product), the crystal deteriorates due to a load caused by energization with a high current over a long period of time, resulting in a clear characteristic deterioration. Defective products are sorted out and eliminated. For this reason, since only the good chip-on-submount element 6 is incorporated in the semiconductor laser device 1, the reliability of the product is improved and the loss of members is reduced, which is excellent in terms of cost.

本実施形態の製造方法では、図4に示す工程Dの後、図5に示す工程Eに進み、特性検査用の通電ピン70が改めてピン領域21a,22aに押し当てられ、チップオンサブマウント素子6は特性検査用の放熱板80に取り付けられる。この特性検査用の放熱板80は、図1に示す半導体レーザ装置1の金属ケース2における放熱能力と同程度の放熱能力を有しており、恒温槽などは接続されていないので、周囲に特性検査用のスペースが十分に確保されている。   In the manufacturing method of the present embodiment, after the process D shown in FIG. 4, the process proceeds to the process E shown in FIG. 5, and the current-carrying pins 70 for characteristic inspection are again pressed against the pin regions 21 a and 22 a. 6 is attached to a heat radiating plate 80 for characteristic inspection. The heat radiating plate 80 for characteristic inspection has a heat radiating capability comparable to that of the metal case 2 of the semiconductor laser device 1 shown in FIG. 1 and is not connected to a thermostatic chamber or the like. There is enough space for inspection.

図5に示す工程Fでは、チップオンサブマウント素子6(LDチップ10)の特性を検査するための通電が、通電ピン70を介して行われる。この工程Fが、本発明にいう検査工程の一例に相当する。ここで検査される特性は、例えば、レーザ光Lの発振閾値や、発振波長や、特定の入力電力に対する光出力値や、入力電力変化に対する光出力値の変化量や、入力電流値と入力電圧値との対応カーブなどである。これらの特性が検査される場合には、測定中に特性が変化しない程度に低い電流で短時間の通電が行われるものとする。例えば、パルス動作による通電である。逆に言えば、上述したバーンインでは、特性検査のための通電よりも長時間の通電が行われるとも言えるし、特性検査のための通電よりも高電流の通電が行われるとも言える。例えば、連続動作(CW動作)による通電である。このような特性検査により、製品としての保証値が得られるとともに、図4に示す工程Dで排除されなかったような特性劣化の少ない不良品も確実に選別されて排除されるので、製品の信頼性が更に向上する。   In step F shown in FIG. 5, energization for inspecting the characteristics of the chip-on-submount element 6 (LD chip 10) is performed via the energization pins 70. This process F corresponds to an example of an inspection process according to the present invention. The characteristics to be inspected here include, for example, the oscillation threshold of the laser beam L, the oscillation wavelength, the optical output value for a specific input power, the amount of change in the optical output value with respect to the input power change, the input current value and the input voltage. For example, the curve corresponding to the value. When these characteristics are inspected, it is assumed that energization is performed for a short time with a current low enough that the characteristics do not change during measurement. For example, energization by pulse operation. In other words, in the burn-in described above, it can be said that energization is performed for a longer time than the energization for the characteristic inspection, and it can be said that energization with a higher current is performed than the energization for the characteristic inspection. For example, energization by continuous operation (CW operation). Such characteristic inspection provides a guaranteed value as a product, and also reliably rejects defective products with little characteristic deterioration that were not excluded in step D shown in FIG. The property is further improved.

なお、本実施形態ではスペースなどの関係で、工程Fが工程Dの後で実行されるが、本発明にいう検査工程は、本発明にいう通電工程と同時に実行される工程であってもよい。
図5に示す工程Gでは、1つのヒートシンク5に対して複数(例えば6つ)のチップオンサブマウント素子6が固定されて図2に示すモジュール3が形成される。この工程Gが、本発明にいう素子固定工程の一例に相当する。工程Dなどを経た後の工程Gによって、不良品のチップオンサブマウント素子6を含まない、高い信頼性を有するモジュール3が得られる。
本実施形態では、図5に示す工程Gの後に、図1に示す金属ケース2にモジュール3が組み込まれ、配線やガラス窓も組み込まれて半導体レーザ装置1が完成される工程が実行されるが図示は省略されている。
In the present embodiment, the process F is executed after the process D due to space or the like, but the inspection process referred to in the present invention may be a process executed simultaneously with the energization process referred to in the present invention. .
In step G shown in FIG. 5, a plurality of (for example, six) chip-on submount elements 6 are fixed to one heat sink 5 to form the module 3 shown in FIG. This process G corresponds to an example of an element fixing process according to the present invention. By the process G after the process D and the like, the highly reliable module 3 that does not include the defective chip-on-submount element 6 is obtained.
In the present embodiment, after the process G shown in FIG. 5, the module 3 is assembled in the metal case 2 shown in FIG. 1, and the process of completing the semiconductor laser device 1 by executing the wiring and the glass window is executed. The illustration is omitted.

次に、上記説明した実施形態に対する変形例について説明する。
第1の変形例は、図3に示すチップオンサブマウント素子6に換えて、以下説明するチップオンサブマウント素子100が用いられる点を除いて、上述した実施形態と同様であるものとする。
図6は、第1の変形例で用いられるチップオンサブマウント素子100を示す図である。
図6(A)には上面図が示され、図6(B)には断面図が示されている。
第1の変形例におけるチップオンサブマウント素子100は、図3に示すチップオンサブマウント素子6と同様に、サブマウント基板110上にLDチップ10が固定された構造を有するが、サブマウント基板110上の電極111,112は、絶縁性基板23の縁から後退した状態で配置されている。このように電極111,112が絶縁性基板23の縁から後退していることにより、図4の工程Dや図5の工程Fなどに際して電極111,112が放熱板60,80に対して確実に絶縁される。
Next, a modification of the above-described embodiment will be described.
The first modification example is the same as the above-described embodiment except that a chip-on submount element 100 described below is used instead of the chip-on submount element 6 shown in FIG.
FIG. 6 is a diagram showing a chip-on-submount element 100 used in the first modification.
6A shows a top view, and FIG. 6B shows a cross-sectional view.
The chip-on submount element 100 in the first modified example has a structure in which the LD chip 10 is fixed on the submount substrate 110, similarly to the chip-on submount element 6 shown in FIG. The upper electrodes 111 and 112 are arranged in a state of being retracted from the edge of the insulating substrate 23. As described above, the electrodes 111 and 112 are retracted from the edge of the insulating substrate 23, so that the electrodes 111 and 112 are surely connected to the heat sinks 60 and 80 in the process D of FIG. 4 and the process F of FIG. Insulated.

次に第2の変形例について説明する。
図7は、第2の変形例で用いられるチップオンサブマウント素子200を示す図である。
図7(A)には上面図が示され、図7(B)には断面図が示されている。
第2の変形例におけるチップオンサブマウント素子200は、低出力のLDチップ210を備えており、LDチップ210の共振器長が短い。このチップオンサブマウント素子200も、サブマウント基板220上にLDチップ210が固定された構造を有する。
Next, a second modification will be described.
FIG. 7 is a diagram showing a chip-on-submount element 200 used in the second modification.
FIG. 7A shows a top view and FIG. 7B shows a cross-sectional view.
The chip-on-submount element 200 in the second modification includes a low-power LD chip 210, and the resonator length of the LD chip 210 is short. The chip-on submount element 200 also has a structure in which an LD chip 210 is fixed on a submount substrate 220.

また、サブマウント基板220上には、相互間が絶縁された複数の電極221,222が備えられているが、それらの電極221,222は、サブマウント基板220の長手方向に並んだ配置となっているが、LDチップ210の共振器の長さ方向ではなく幅方向に並んだ配置となっている。LDチップ210の共振器の長さが短い場合には、このような電極配置によってサブマウント基板220上の面積が有効活用され、装置の小型化に寄与する。なお、この第2の変形例の場合にも、高電流によるバーンインに対応したφ0.3mmのピン領域221a,222aが各電極221,222に確保されているものとする。   The submount substrate 220 includes a plurality of electrodes 221 and 222 that are insulated from each other. The electrodes 221 and 222 are arranged in the longitudinal direction of the submount substrate 220. However, it is arranged in the width direction rather than the length direction of the resonator of the LD chip 210. When the resonator length of the LD chip 210 is short, the area on the submount substrate 220 is effectively utilized by such an electrode arrangement, which contributes to downsizing of the device. Also in the case of the second modification, it is assumed that pin regions 221a and 222a of φ0.3 mm corresponding to burn-in due to a high current are secured to the electrodes 221 and 222, respectively.

また、第2の変形例では、装置の高出力化は意図されておらず、図7に示すチップオンサブマウント素子200が1つだけ組み込まれたいわゆるキャンタイプの半導体レーザ素子が形成されるものとする。
この図7に示すチップオンサブマウント素子200も、図4および図5に示す製造方法によって(但し工程Gを除く。)製造される。このため、バーンインにおける通電ピンの押圧によるLDチップ210の破壊や短寿命化は抑制される。
Further, in the second modification, it is not intended to increase the output of the apparatus, and a so-called can-type semiconductor laser element in which only one chip-on submount element 200 shown in FIG. 7 is incorporated is formed. And
The chip-on-submount element 200 shown in FIG. 7 is also manufactured by the manufacturing method shown in FIGS. 4 and 5 (except for step G). For this reason, the destruction and shortening of the life of the LD chip 210 due to the pressing of the energizing pins during burn-in are suppressed.

1…半導体レーザ装置、3…モジュール、5…ヒートシンク、6,100,200…チップオンサブマウント素子、10,210…LDチップ、20,110,220…サブマウント基板、21,22,111,112,221,222…電極、50,70…通電ピン、60,80…放熱板   DESCRIPTION OF SYMBOLS 1 ... Semiconductor laser apparatus, 3 ... Module, 5 ... Heat sink, 6, 100, 200 ... Chip on submount element 10, 210 ... LD chip, 20, 110, 220 ... Submount substrate, 21, 22, 111, 112 , 221, 222 ... electrode, 50, 70 ... energizing pin, 60, 80 ... heat sink

Claims (12)

互いに電気的に分離された複数の電極が表面に配置されたサブマウント基板上にレーザチップを固定するチップ固定工程と、
前記レーザチップの両極を互いに電気的に独立に前記サブマウント基板上の各電極と接続する接続工程と、
前記接続工程後に前記各電極に通電ピンを接触させ、該通電ピンによって前記サブマウント基板を放熱板に押圧する押圧工程と、
前記通電ピンと前記各電極を介して前記レーザチップに通電する通電工程と、
を経ることを特徴とする半導体レーザ素子の製造方法。
A chip fixing step of fixing a laser chip on a submount substrate on which a plurality of electrodes electrically separated from each other are arranged;
A connecting step of connecting both electrodes of the laser chip to each electrode on the submount substrate electrically independently from each other;
After the connecting step, an energizing pin is brought into contact with each of the electrodes, and a pressing step of pressing the submount substrate against the heat sink by the energizing pin;
An energization step of energizing the laser chip via the energization pins and the electrodes;
A method for manufacturing a semiconductor laser device, wherein:
前記サブマウント基板と前記レーザチップとを有して前記通電工程を経たチップオンサブマウント素子を、該レーザチップが発光に伴って発する熱を吸収する1つのヒートシンクに対して複数固定する素子固定工程を更に経ることを特徴とする請求項1記載の半導体レーザ素子の製造方法。   An element fixing step of fixing a plurality of chip-on-submount elements having the submount substrate and the laser chip to the heat sink that absorbs the heat generated by the laser chip when the laser chip emits light. The method of manufacturing a semiconductor laser device according to claim 1, further comprising: 前記サブマウント基板と前記レーザチップとを有したチップオンサブマウント素子の単体について前記レーザチップの特性を検査する検査工程を更に経ることを特徴とする請求項1または2記載の半導体レーザ素子の製造方法。   3. The semiconductor laser device manufacturing method according to claim 1, further comprising an inspection step of inspecting characteristics of the laser chip for a single chip-on-submount device having the submount substrate and the laser chip. Method. 前記通電工程が、前記レーザチップに対するバーンインのために通電する工程であることを特徴とする請求項1から3のいずれか1項に記載の半導体レーザ素子の製造方法。   4. The method of manufacturing a semiconductor laser device according to claim 1, wherein the energizing step is a step of energizing for burn-in to the laser chip. 前記通電工程が、前記レーザチップに対する特性検査のための通電よりも長時間に亘って通電する工程であることを特徴とする請求項1から4のいずれか1項に記載の半導体レーザ素子の製造方法。   5. The semiconductor laser device manufacturing according to claim 1, wherein the energization step is a step of energizing for a longer time than energization for characteristic inspection of the laser chip. Method. 互いに電気的に分離された複数の電極が表面に配置されたサブマウント基板と、
前記サブマウント基板上に固定され、両極が互いに電気的に独立に該サブマウント基板上の各電極と接続されたレーザチップと、
を備えたことを特徴とするチップオンサブマウント素子。
A submount substrate having a plurality of electrodes electrically separated from each other disposed on the surface;
A laser chip fixed on the submount substrate and having both electrodes electrically and independently connected to each electrode on the submount substrate;
A chip-on-submount element comprising:
前記複数の電極が、前記レーザチップに対するバーンインに用いられる電極であることを特徴とする請求項6記載のチップオンサブマウント素子。   7. The chip-on-submount element according to claim 6, wherein the plurality of electrodes are electrodes used for burn-in with respect to the laser chip. 前記複数の電極が、前記レーザチップに対する特性検査のための通電よりも長時間に亘った通電に用いられる電極であることを特徴とする請求項6または7記載のチップオンサブマウント素子。   8. The chip-on-submount element according to claim 6, wherein the plurality of electrodes are electrodes that are used for energization for a longer time than for energization for characteristic inspection of the laser chip. 前記複数の電極が、前記サブマウント基板の長手方向に並んで配置されたものであることを特徴とする請求項6から8のいずれか1項に記載のチップオンサブマウント素子。   9. The chip-on-submount element according to claim 6, wherein the plurality of electrodes are arranged side by side in the longitudinal direction of the submount substrate. 前記複数の電極が、前記レーザチップの共振器の長さ方向に並んで配置されたものであることを特徴とする請求項6から9のいずれか1項に記載のチップオンサブマウント素子。   10. The chip-on-submount element according to claim 6, wherein the plurality of electrodes are arranged side by side in a length direction of a resonator of the laser chip. 11. 前記レーザチップが、前記サブマウント基板の中心から偏った位置に固定されたものであり、
前記複数の電極が、前記レーザチップを挟んだ前記サブマウント基板の両側のうち、広い方の側に配置されたものであることを特徴とする請求項6から10のいずれか1項に記載のチップオンサブマウント素子。
The laser chip is fixed at a position offset from the center of the submount substrate,
11. The device according to claim 6, wherein the plurality of electrodes are arranged on a wider side of both sides of the submount substrate sandwiching the laser chip. 11. Chip-on-submount element.
互いに電気的に分離された複数の電極が表面に配置されたサブマウント基板と、
前記サブマウント基板上に固定され、両極が互いに電気的に独立に該サブマウント基板上の各電極と接続されたレーザチップと、
前記サブマウント基板が固定され、レーザチップが発光に伴って発する熱を吸収するヒートシンクと、
前記ヒートシンクによって吸収された熱を放熱する放熱体と、
を備えたことを特徴とする半導体レーザ装置。
A submount substrate having a plurality of electrodes electrically separated from each other disposed on the surface;
A laser chip fixed on the submount substrate and having both electrodes electrically and independently connected to each electrode on the submount substrate;
A heat sink that fixes the submount substrate and absorbs heat generated by the laser chip as it emits light;
A radiator that dissipates heat absorbed by the heat sink;
A semiconductor laser device comprising:
JP2016210197A 2016-10-27 2016-10-27 Manufacturing method of semiconductor laser element, chip-on-submount element, and semiconductor laser element Active JP6980996B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016210197A JP6980996B2 (en) 2016-10-27 2016-10-27 Manufacturing method of semiconductor laser element, chip-on-submount element, and semiconductor laser element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016210197A JP6980996B2 (en) 2016-10-27 2016-10-27 Manufacturing method of semiconductor laser element, chip-on-submount element, and semiconductor laser element

Publications (2)

Publication Number Publication Date
JP2018073924A true JP2018073924A (en) 2018-05-10
JP6980996B2 JP6980996B2 (en) 2021-12-15

Family

ID=62112854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016210197A Active JP6980996B2 (en) 2016-10-27 2016-10-27 Manufacturing method of semiconductor laser element, chip-on-submount element, and semiconductor laser element

Country Status (1)

Country Link
JP (1) JP6980996B2 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6352494A (en) * 1986-08-22 1988-03-05 Hitachi Ltd Manufacture and module of photoelectric device
US5293516A (en) * 1992-01-28 1994-03-08 International Business Machines Corporation Multiprobe apparatus
US5942906A (en) * 1994-11-18 1999-08-24 Virginia Panel Corporation Interface system utilizing engagement mechanism
JPH11251383A (en) * 1997-12-29 1999-09-17 Internatl Business Mach Corp <Ibm> Test head
JP2002107378A (en) * 2000-10-03 2002-04-10 Hitachi Ltd Substrate for semiconductor inspection
JP2003347644A (en) * 2002-05-23 2003-12-05 Opnext Japan Inc Light transmission module
JP2005150513A (en) * 2003-11-18 2005-06-09 Sharp Corp Inspection tool and manufacturing method of semiconductor device
US20080084905A1 (en) * 2006-03-03 2008-04-10 Falk Doerfel High power diode laser having multiple emitters and method for its production
JP2013191787A (en) * 2012-03-15 2013-09-26 Sony Corp Semiconductor laser array and semiconductor laser device
JP2016518726A (en) * 2013-05-13 2016-06-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Laser component and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6352494A (en) * 1986-08-22 1988-03-05 Hitachi Ltd Manufacture and module of photoelectric device
US5293516A (en) * 1992-01-28 1994-03-08 International Business Machines Corporation Multiprobe apparatus
US5942906A (en) * 1994-11-18 1999-08-24 Virginia Panel Corporation Interface system utilizing engagement mechanism
JPH11251383A (en) * 1997-12-29 1999-09-17 Internatl Business Mach Corp <Ibm> Test head
JP2002107378A (en) * 2000-10-03 2002-04-10 Hitachi Ltd Substrate for semiconductor inspection
JP2003347644A (en) * 2002-05-23 2003-12-05 Opnext Japan Inc Light transmission module
JP2005150513A (en) * 2003-11-18 2005-06-09 Sharp Corp Inspection tool and manufacturing method of semiconductor device
US20080084905A1 (en) * 2006-03-03 2008-04-10 Falk Doerfel High power diode laser having multiple emitters and method for its production
JP2013191787A (en) * 2012-03-15 2013-09-26 Sony Corp Semiconductor laser array and semiconductor laser device
JP2016518726A (en) * 2013-05-13 2016-06-23 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Laser component and manufacturing method thereof

Also Published As

Publication number Publication date
JP6980996B2 (en) 2021-12-15

Similar Documents

Publication Publication Date Title
CA2708392C (en) Laser light source module
US8031751B2 (en) Nitride semiconductor laser device
US8897328B2 (en) Semiconductor laser apparatus and method for manufacturing same
JP2007027716A (en) Package for laser diode device, laser diode device and method for manufacturing laser diode device
US20070217467A1 (en) Laser diode package utilizing a laser diode stack
KR20120087989A (en) Laser module
US10522969B2 (en) Light-emitting device and lid body used in light-emitting device
US20070217468A1 (en) Laser diode package utilizing a laser diode stack
JP6984801B1 (en) Semiconductor laser light source device
JP2019047117A (en) Method for manufacturing light-emitting device and light-emitting device
US10707643B2 (en) Laser light source module
WO2017163593A1 (en) Semiconductor module and method for manufacturing same
US10036942B2 (en) Joined body, electronic device, projector, and manufacturing method of joined body
KR100764461B1 (en) Semiconductor Package Having a Buffer Layer
JP2015185667A (en) Semiconductor laser module and semiconductor laser module manufacturing method
JP6980996B2 (en) Manufacturing method of semiconductor laser element, chip-on-submount element, and semiconductor laser element
JP7014645B2 (en) Semiconductor light emitting device
JP2006351847A (en) Semiconductor light-emitting device
JP5659876B2 (en) Manufacturing method of semiconductor laser driving device
US20160079501A1 (en) Semiconductor light-emitting device
CN111541144A (en) Semiconductor laser light source device
JP5179795B2 (en) Method for manufacturing light emitting device
JP2021048234A (en) Semiconductor laser light source device
JP2019075460A (en) Semiconductor light emitting element and semiconductor light emitting device
KR101259876B1 (en) Led package having a thermoelectric element and method for manufacturin thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210916

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210916

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211005

TRDD Decision of grant or rejection written
C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211101

R151 Written notification of patent or utility model registration

Ref document number: 6980996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151