KR100764461B1 - Semiconductor Package Having a Buffer Layer - Google Patents

Semiconductor Package Having a Buffer Layer Download PDF

Info

Publication number
KR100764461B1
KR100764461B1 KR1020060027630A KR20060027630A KR100764461B1 KR 100764461 B1 KR100764461 B1 KR 100764461B1 KR 1020060027630 A KR1020060027630 A KR 1020060027630A KR 20060027630 A KR20060027630 A KR 20060027630A KR 100764461 B1 KR100764461 B1 KR 100764461B1
Authority
KR
South Korea
Prior art keywords
buffer layer
heat sink
semiconductor
package
package body
Prior art date
Application number
KR1020060027630A
Other languages
Korean (ko)
Other versions
KR20070096693A (en
Inventor
박성열
홍기표
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060027630A priority Critical patent/KR100764461B1/en
Publication of KR20070096693A publication Critical patent/KR20070096693A/en
Application granted granted Critical
Publication of KR100764461B1 publication Critical patent/KR100764461B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B26HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26DCUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D3/00Cutting work characterised by the nature of the cut made; Apparatus therefor
    • B26D3/24Cutting work characterised by the nature of the cut made; Apparatus therefor to obtain segments other than slices, e.g. cutting pies
    • B26D3/26Cutting work characterised by the nature of the cut made; Apparatus therefor to obtain segments other than slices, e.g. cutting pies specially adapted for cutting fruit or vegetables, e.g. for onions
    • AHUMAN NECESSITIES
    • A23FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23NMACHINES OR APPARATUS FOR TREATING HARVESTED FRUIT, VEGETABLES OR FLOWER BULBS IN BULK, NOT OTHERWISE PROVIDED FOR; PEELING VEGETABLES OR FRUIT IN BULK; APPARATUS FOR PREPARING ANIMAL FEEDING- STUFFS
    • A23N15/00Machines or apparatus for other treatment of fruits or vegetables for human purposes; Machines or apparatus for topping or skinning flower bulbs
    • A23N15/04Devices for topping fruit or vegetables
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47JKITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J43/00Implements for preparing or holding food, not provided for in other groups of this subclass
    • A47J43/04Machines for domestic use not covered elsewhere, e.g. for grinding, mixing, stirring, kneading, emulsifying, whipping or beating foodstuffs, e.g. power-driven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

버퍼층을 갖는 반도체 패키지를 제공한다. A semiconductor package having a buffer layer is provided.

본 발명은, 적어도 하나의 반도체 칩소자 ; 상기 반도체 칩소자가 상부면에 탑재되는 방열체 ; 상기 방열체가 배치되는 조립공을 형성한 패키지 본체 ; 상기 반도체 칩소자와 전기적으로 연결되도록 상기 패키지 본체에 구비되는 전극부; 및 상기 패키지 본체의 열팽창계수와 상기 방열체의 열팽창계수사이에 해당하는 크기를 갖는 열팽창계수를 갖추어 상기 조립공의 내부면과 대응하는 상기 방열체의 외부면에 일체로 코팅되는 적어도 하나의 코팅층으로 구비되는 버퍼층; 을 포함한다.The present invention, at least one semiconductor chip element; A heat radiator on which the semiconductor chip element is mounted; A package body having an assembly hole in which the heat sink is disposed; An electrode part provided in the package body to be electrically connected to the semiconductor chip device; And a thermal expansion coefficient having a size corresponding to a thermal expansion coefficient of the package body and a thermal expansion coefficient of the heat sink, and having at least one coating layer integrally coated on an outer surface of the heat sink corresponding to an inner surface of the assembly hole. A buffer layer; It includes.

본 발명에 의하면, 급격한 온도변화시 방열체와 패키지 본체간의 열팽창차이로 인한 경계면에서의 박리, 크랙결함을 방지하고, 방열효율이 우수하며, 제조비용 및 제조시간을 절감할 수 있다.According to the present invention, it is possible to prevent peeling and crack defects at the interface due to thermal expansion difference between the heat sink and the package body during a sudden temperature change, and excellent heat dissipation efficiency, and reduce manufacturing cost and manufacturing time.

버퍼층, 반도체 패키지, 발광칩, IC칩, 방열층 Buffer layer, semiconductor package, light emitting chip, IC chip, heat dissipation layer

Description

버퍼층을 갖는 반도체 패키지{Semiconductor Package Having a Buffer Layer}Semiconductor Package Having a Buffer Layer

도 1은 일반적인 반도체 패키지를 도시한 것으로서, 1 illustrates a general semiconductor package,

a)는 반도체 소자가 발광칩인 경우의 종단면 사시도이고, a) is a longitudinal sectional perspective view when the semiconductor element is a light emitting chip;

b)는 반도체 소자가 집적회로인 경우 종단면도이다. b) is a longitudinal sectional view when the semiconductor element is an integrated circuit.

도 2는 본 발명에 따른 버퍼층을 갖는 반도체 패키지의 제1 실시예를 도시한 단면 사시도이다. 2 is a cross-sectional perspective view showing a first embodiment of a semiconductor package having a buffer layer according to the present invention.

도 3은 본 발명에 따른 버퍼층을 갖는 반도체 패키지의 제2 실시예를 도시한 단면 사시도이다.3 is a cross-sectional perspective view showing a second embodiment of a semiconductor package having a buffer layer according to the present invention.

도 4는 본 발명에 따른 버퍼층을 갖는 반도체 패키지의 제3 실시예를 도시한 단면 사시도이다. 4 is a cross-sectional perspective view showing a third embodiment of a semiconductor package having a buffer layer according to the present invention.

도 5(a)(b)(c)는 본 발명에 따른 버퍼층을 갖는 반도체 패키지의 횡단면한 단면도이다. 5A, 5B, and 5C are cross-sectional cross-sectional views of a semiconductor package having a buffer layer according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

110,210 : 반도체 칩소자 111 : 발광칩110,210: semiconductor chip element 111: light emitting chip

211 : IC칩 1 120,220 : 방열체211: IC chip 1 120,220: heat sink

130,230 : 패키지 본체 140,240 : 전극부130,230: package body 140,240: electrode

150,250 : 버퍼층 190,290 : 기판150,250: buffer layer 190,290: substrate

본 발명은 반도체 패키지에 관한 것으로, 보다 상세히는 급격한 온도변화에 따른 수축 및 팽창시 패키지 본체의 경계면에서 발생되는 응력을 흡수하여 박리현상 및 크랙현상을 방지할 수 있는 방열체를 갖는 반도체 패키지에 관한 것이다. The present invention relates to a semiconductor package, and more particularly, to a semiconductor package having a heat sink capable of absorbing stress generated at the interface of the package body during shrinkage and expansion due to rapid temperature change to prevent peeling and cracking. will be.

일반적으로 발광 다이오드(LED: Light Emitting Diode)는 전류가 흐를 때 빛을 내는 반도체 발광소자이며, GaAs, GaN 광반도체로 이루어진 PN 접합 다이오드(junction diode)로 전기에너지를 빛에너지로 바꾸어 주는 것이다. In general, a light emitting diode (LED) is a semiconductor light emitting device that emits light when a current flows, and converts electrical energy into light energy using a PN junction diode made of GaAs and GaN optical semiconductors.

이러한 LED로부터 나오는 빛의 영역은 레드(630nm~700nm)로부터 블루-Violet(400nm)까지로 블루, 그린 및 화이트까지도 포함하고 있으며, 상기 LED는 백열전구와 형광등과 같은 기존의 광원에 비해 저전력소비, 고효율, 장시간 동작 수명등의 장점을 가지고 있어 그 수요가 지속적으로 증가하고 있는 실정이다. The range of light from these LEDs ranges from red (630 nm to 700 nm) to blue-violet (400 nm), including blue, green and white, and the LEDs consume less power and higher efficiency than conventional light sources such as incandescent bulbs and fluorescent lamps. It has advantages such as long operating life and its demand is continuously increasing.

최근에 LED는 모바일 단말기의 소형조명에서 실내외의 일반조명, 자동차 조명, 대형 LCD(Liquid Crystal Display)용 백라이트(Backlight)로 그 적용범위가 점차 확대되고 있다. Recently, the application range of LEDs is gradually expanding from small lighting of mobile terminals to indoor lighting, automotive lighting, and backlight for large liquid crystal display (LCD).

한편, 전류인가시 발생되는 빛의 세기에 비레하여 발광원인 반도체 소자에 인가되는 전력은 증가되는데, 이에 따라 전력소모가 많은 고출력 LED에는 발광시 발생되는 열에 의해 반도체 소자인 발광칩 및 패키지 자체가 열화되어 손상되는 것을 방지할 수 있도록 별도의 방열구조를 채용하게 된다. On the other hand, the power applied to the semiconductor device which is the light emitting source increases in proportion to the light intensity generated when the current is applied. Accordingly, the light emitting chip and the package itself, which are semiconductor devices, are deteriorated due to heat generated during light emission in high power LEDs that consume a lot of power. In order to prevent damage is to adopt a separate heat dissipation structure.

또한, 무선통신기기에서 송신신호를 증폭시키는 파워 앰프 모듈(Power Amplifier Module : 이하, PAM이라함.)과 같은 반도체 패키지의 경우, 구동특성상 작동시에 반도체 패키지내부에 조립된 IC칩에서 약 100 내지 200℃의 고열이 지속적으로 발생되며, 이러한 열에 의해서 반도체 소자인 IC칩 및 및 패키지 자체가 열화되어 손상되는 것을 방지할 수 있도록 별도의 방열구조를 채용하게 된다. Also, in the case of a semiconductor package such as a power amplifier module (hereinafter referred to as a PAM) that amplifies a transmission signal in a wireless communication device, about 100 to about 100 to about an IC chip assembled inside the semiconductor package at the time of operation due to its driving characteristics. High heat of 200 ° C is continuously generated, and a separate heat dissipation structure is adopted to prevent the IC chip and the package itself from being degraded and damaged by the heat.

도 1은 일반적인 반도체 패키지를 도시한 것으로서, a)는 반도체 소자가 발광칩인 경우의 종단면 사시도이고, b)는 반도체 소자가 집적회로인 경우 종단면도이다. 1 illustrates a general semiconductor package, a) is a longitudinal sectional perspective view when a semiconductor device is a light emitting chip, and b) is a longitudinal sectional view when a semiconductor device is an integrated circuit.

도 1(a)에 도시한 바와 같이, 반도체 소자가 발광칩인 발광 다이오드와 같은 반도체 패키지(10)는 발광원인 발광칩(11)과, 이를 상부면 중앙에 탑재하는 방열체(12), 상기 방열체(12)에 탑재된 발광칩(11)과 금속 와이어(13)를 매개로 전기적으로 연결되는 리드 프레임(14) 및 상기 방열체(12)가 배치되는 삽입공(15a)을 몸체중앙에 관통형성하고 상기 리드 프레임(14)과 일체로 성형되는 패키지 본체(15)를 포함하여 구성된다. As shown in FIG. 1A, the semiconductor package 10, such as a light emitting diode in which the semiconductor device is a light emitting chip, includes a light emitting chip 11 as a light emitting source, a heat sink 12 mounted at the center of an upper surface thereof, and The lead frame 14 electrically connected to the light emitting chip 11 mounted on the heat sink 12 and the metal wire 13 and the insertion hole 15a in which the heat sink 12 are disposed are placed in the center of the body. And a package body 15 formed through and formed integrally with the lead frame 14.

여기서, 상기 방열체(12)는 상기 발광칩(11)의 발광시 발생되는 열을 외부로 방출하여 냉각하는 수단이며, 열전도성이 우수한 소재로 이루어진 접착수단(12a)을 매개로 하여 기판(19)상에 장착된다.Here, the radiator 12 is a means for cooling by dissipating heat generated when the light emitting chip 11 emits light to the outside, and the substrate 19 via the bonding means 12a made of a material having excellent thermal conductivity. Mounted on the

상기 몰드부(15)의 상부면에는 상기 반도체소자(11)의 발광시 발생된 빛을 외부로 넓게 발산시키는 렌즈(16)를 별도로 구비하게 되며, 상기 몰드부(15)와 렌즈(16)사이의 공간에는 상기 반도체 소자(11)와 금속 와이어(13)를 보호하면서 발광된 빛을 그대로 투사시키도록 투명한 수지로 이루어진 충진제가 채워지게 된다.The upper surface of the mold unit 15 is provided with a separate lens 16 for dissipating light generated when the semiconductor device 11 emits light to the outside, between the mold unit 15 and the lens 16. A space made of a transparent resin is filled in the space of the semiconductor element 11 and the metal wire 13 to project the emitted light as it is.

상기 리드 프레임(14)의 타단은 납땜재(14a)를 매개로 하여 기판(19)상에 인쇄된 패턴회로(19a)와 전기적으로 연결된다.The other end of the lead frame 14 is electrically connected to the pattern circuit 19a printed on the substrate 19 via the solder material 14a.

미국 특허출원공개 제2004/0075100호(공개일 : 2004.04.22)에는 발광원인 반도체 소자가 탑재되는 방열체와, 이에 전기적으로 연결되는 리드 프레임 및 상기 방열체와 리드 프레임을 일체로 고정하도록 사출성형되는 몰드부를 포함하고, 상기 반도체 소자에서 발생된 빛을 반사시키는 반사부를 하부로 오목한 컵형으로 구비하는 반도체 패키지의 구조가 개시되어 있다. U.S. Patent Application Publication No. 2004/0075100 (published on Apr. 22, 2004) discloses a heat sink on which a semiconductor element as a light emitting source is mounted, a lead frame electrically connected thereto, and injection molding to integrally fix the heat sink and the lead frame. Disclosed is a structure of a semiconductor package including a mold portion, and having a cup-shaped recessed portion reflecting light generated from the semiconductor element.

그러나, 이러한 구조를 갖는 반도체 패키지(10)를 사용하게 되는 환경에서 급격한 온도변화가 발생되는 경우, 금속소재로 이루어진 방열체(12)와 수지물로 이루어진 패키지 본체(15)간의 열팽창계수차이로 인하여 상기 패키지 본체(15)와 방열체(12)사이인 물리적 경계면에서 박리, 크랙과 같은 결함이 발생된다. However, when a sudden temperature change occurs in an environment in which the semiconductor package 10 having such a structure is used, the thermal expansion coefficient difference between the heat sink 12 made of a metal material and the package body 15 made of a resin material is caused. Defects such as peeling and cracking occur at the physical interface between the package body 15 and the heat sink 12.

또한, 도 1(b)에 도시한 바와 같이, 반도체 소자가 IC칩인 다른 형태의 반도체 패키지(20)는 작동시 고온의 열이 발생되는 IC칩(21)과, 이를 상부면 중앙에 탑재하는 복수개의 방열용 비아홀(22), 상기 비아홀(22)에 탑재된 IC칩(21)과 금속 와이어(23)를 매개로 전기적으로 연결되는 전극부(24) 및 열전도성 페이스트(22a) 가 충진된 방열용 비아홀(22)을 몸체중앙에 구비하고 상기 전극부(24)가 구비되는 패키지 본체(25)를 포함하여 구성된다. In addition, as shown in FIG. 1B, another type of semiconductor package 20 in which the semiconductor element is an IC chip includes an IC chip 21 for generating high temperature heat during operation, and a plurality of semiconductor packages 20 mounted thereon. Heat dissipation filled with two heat dissipating via holes 22, an electrode portion 24 electrically connected to the IC chip 21 mounted on the via holes 22, and a metal wire 23 via the metal wire 23. It is configured to include a package main body 25 having a via hole 22 in the center of the body and the electrode portion 24 is provided.

상기 IC칩(21)은 열전도성 접착제(28)를 매개로 하여 방열용 비아홀(22)상에 다이본딩되고, 상기 방열용 비아홀(22)의 하부단은 기판(29)의 상부면에 탑재된다. 이에 따라, 상기 반도체 패키지(20)의 작동시 IC칩(21)에서 발생된 열은 Ag와 같은 열전도성이 우수한 금속페이스트로 채워진 비아홀(22)과 기판(29)을 통하여 방열되는 것이다. The IC chip 21 is die-bonded on the heat dissipation via hole 22 through the heat conductive adhesive 28, and the lower end of the heat dissipation via hole 22 is mounted on the upper surface of the substrate 29. . Accordingly, the heat generated from the IC chip 21 during the operation of the semiconductor package 20 is radiated through the via hole 22 and the substrate 29 filled with metal paste having excellent thermal conductivity such as Ag.

그러나, 이러한 반도체 패키지(20)의 패키지 본체(25)의 몸체 중앙에 관통형성되는 방열용 비아홀(22)의 크기 및 설치갯수에 한계가 있고, 방열효율이 저하되는 문제점이 있었다.However, there is a limit in the size and number of installation of the heat dissipation via hole 22 formed in the center of the body of the package body 25 of the semiconductor package 20, and there is a problem in that the heat dissipation efficiency is lowered.

또한, 상기 방열용 비아홀(22)내에 별도의 공정으로서 금속 페이스트를 충진하는데 제조비용 및 제조시간이 과다하게 소요되고, 불량요소로 작용하게 된다.In addition, as a separate process in the heat dissipation via hole 22, an excessive manufacturing cost and a manufacturing time are required to fill the metal paste, which acts as a defective element.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로써, 그 목적은 급격한 온도변화시 방열체와 패키지 본체간의 열팽창차이로 인한 경계면에서의 박리, 크랙결함을 방지하고, 방열효율이 우수하며, 제조비용 및 제조시간을 절감할 수 있는 버퍼층을 갖는 반도체 패키지를 제공하고자 한다. Accordingly, the present invention is to solve the conventional problems as described above, the purpose is to prevent peeling, crack defects at the interface due to the thermal expansion difference between the heat sink and the package body during a sudden temperature change, and excellent heat dissipation efficiency In addition, to provide a semiconductor package having a buffer layer that can reduce the manufacturing cost and manufacturing time.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 적어도 하나의 반도체 칩소자 ; 상기 반도체 칩소자가 상부면에 탑재되는 방열체 ; 상기 방열체가 배치되는 조립공을 형성한 패키지 본체 ; 상기 반도체 칩소자와 전기적으로 연결되도록 상기 패키지 본체에 구비되는 전극부; 및 상기 패키지 본체의 열팽창계수와 상기 방열체의 열팽창계수사이에 해당하는 크기를 갖는 열팽창계수를 갖추어 상기 조립공의 내부면과 대응하는 상기 방열체의 외부면에 일체로 코팅되는 적어도 하나의 코팅층으로 구비되는 버퍼층; 을 포함하는 버퍼층을 갖는 반도체 패키지를 제공한다. In order to achieve the above object, the present invention, at least one semiconductor chip element; A heat radiator on which the semiconductor chip element is mounted; A package body having an assembly hole in which the heat sink is disposed; An electrode part provided in the package body to be electrically connected to the semiconductor chip device; And a thermal expansion coefficient having a size corresponding to a thermal expansion coefficient of the package body and a thermal expansion coefficient of the heat sink, and having at least one coating layer integrally coated on an outer surface of the heat sink corresponding to an inner surface of the assembly hole. A buffer layer; It provides a semiconductor package having a buffer layer comprising a.

바람직하게, 상기 버퍼층은 상기 방열체의 외부면에 일정두께로 코팅되는 적어도 하나의 금속코팅층으로 구비된다. Preferably, the buffer layer is provided with at least one metal coating layer that is coated with a predetermined thickness on the outer surface of the heat sink.

바람직하게, 상기 버퍼층은 상기 방열체의 외부면에 일정두께로 코팅되는 적어도 하나의 세라믹 코팅층으로 구비된다.Preferably, the buffer layer is provided with at least one ceramic coating layer which is coated with a predetermined thickness on the outer surface of the heat sink.

바람직하게, 상기 버퍼층은 상기 방열체의 외부면에 일정두께로 코팅되는 적어도 하나의 수지 코팅층으로 구비된다Preferably, the buffer layer is provided with at least one resin coating layer coated on the outer surface of the heat sink to a predetermined thickness.

바람직하게, 상기 버퍼층은 상기 방열체의 외부면에 일정두께로 코팅되는 금속 또는 수지 또는 세라믹이 혼합된 적어도 하나의 혼합코팅층으로 구비된다. Preferably, the buffer layer is provided with at least one mixed coating layer mixed with a metal, a resin, or a ceramic coated with a predetermined thickness on the outer surface of the heat sink.

삭제delete

삭제delete

바람직하게, 상기 버퍼층의 내부면에는 상기 방열체의 외부면에 형성된 외부요홈과 면접하는 내부요홈을 구비한다. Preferably, the inner surface of the buffer layer is provided with an inner groove in contact with the outer groove formed on the outer surface of the heat sink.

바람직하게, 상기 버퍼층의 외부면에는 상기 조립공의 내부면에 형성된 내부요홈과 면접하는 외부요홈을 구비한다. Preferably, the outer surface of the buffer layer is provided with an outer groove in contact with the inner groove formed on the inner surface of the assembly hole.

바람직하게, 상기 반도체 칩소자는 전원인가시 빛을 발생시키는 발광칩으로 구비되고, 상기 전극부는 상기 발광칩과 금속와이어를 매개로 와이어 본딩되는 리드프레임이며, 상기 패키지 몸체는 상기 리드 프레임을 일체로 구비하는 수지 몰드물로 이루어진다.Preferably, the semiconductor chip device is provided with a light emitting chip that generates light when the power is applied, the electrode portion is a lead frame wire-bonded via the light emitting chip and the metal wire, the package body integrally the lead frame It consists of a resin mold material provided.

바람직하게, 상기 반도체 칩소자는 IC칩이며, 상기 전극부는 상기 IC칩과 금속 와이어를 매개로 와이어 본딩되는 전극패턴이며, 상기 패키지 몸체는 상기 전극패턴이 구비되고, 복수개의 유전체 시트가 적층된 세라믹 구조물로 이루어진다. Preferably, the semiconductor chip device is an IC chip, the electrode portion is an electrode pattern to be wire bonded via the IC chip and a metal wire, the package body is provided with the electrode pattern, a plurality of dielectric sheets are laminated ceramic Consists of structures.

이하, 본 발명에 대하여 첨부된 도면에 따라 보다 상세히 설명한다. Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 버퍼층을 갖는 반도체 패키지의 제1 실시예를 도시한 단면 사시도이다. 2 is a cross-sectional perspective view showing a first embodiment of a semiconductor package having a buffer layer according to the present invention.

본 발명의 반도체 패기지(100)는 도 2에 도시한 바와 같이, 외부환경의 급격한 온도변화시 발생되는 팽창계수 차이로 인하여 계면에서의 크랙 및 박리를 방지할 수 있는 것으로, 이는 반도체 칩소자(110), 방열체(120), 패키지 본체(130), 전극부(140) 및 버퍼층(150)을 포함하여 구성된다. As shown in FIG. 2, the semiconductor package 100 of the present invention can prevent cracking and peeling at an interface due to a difference in expansion coefficient generated when a sudden temperature change of an external environment occurs. 110, a heat sink 120, a package body 130, an electrode unit 140, and a buffer layer 150.

상기 반도체 칩소자(110)는 전원인가시 일정세기의 빛을 발생시킴과 동시에 인가되는 전류세기에 비례하여 열을 발생시키는 적어도 하나의 발광칩으로 구비된다. The semiconductor chip device 110 includes at least one light emitting chip that generates light of a predetermined intensity when power is applied and simultaneously generates heat in proportion to the applied current strength.

이러한 발광칩은 활성층과 이를 감싸는 클래드층으로 이루어지는 GaAlAs계, 고밀도 광디스크의 적색반도체 레이저소자에 사용되는 AlGain계, AlGainP계, AlGainPAs계와, 트랜지스터등의 전자디바이스에 사용되는 GaN계등과 같은 재료를 이용하여 구성되는 반도체 소자로 구비되지만 이에 한정되는 것은 아니며, 다른 반도체 재료로 다양하게 구성될 수 있다. Such light emitting chips are made of materials such as GaAlAs based on active layer and cladding layer, AlGain based on red semiconductor laser device of high density optical disk, AlGainP based on AlGainPAs, and GaN based used on electronic devices such as transistors. Although not limited thereto, the semiconductor device may be configured in various ways.

여기서, 상기 발광칩은 상기 방열체(120)의 상부면에 열전도성이 우수한 Au-Sn, Pb-Sn등과 같은 납땜재나 Ag페이스트와 같은 접착수단을 매개로 하여 탑재된다. Here, the light emitting chip is mounted on the upper surface of the heat dissipator 120 through a soldering material such as Au-Sn, Pb-Sn, or the like, or an adhesive means such as Ag paste.

상기 방열체(120)는 상기 반도체 칩소자(110)인 발광칩(111)이 상부면에 탑재되는 원통형의 금속 구조물이며, 이는 상기 패키지 본체(130)의 몸체중앙에 관통형성된 공간인 조립공(131)내에 배치된다. The heat sink 120 is a cylindrical metal structure in which the light emitting chip 111, which is the semiconductor chip device 110, is mounted on an upper surface thereof, which is an assembly hole 131 which is a space formed in the center of the body of the package body 130. )

이러한 방열체(120)는 상기 발광칩(111)의 발광시 발생되는 열을 기판(190)측으로 용이하게 전달하여 과열을 방지하는 방열수단이며, 이는 히트 싱크 슬러그(heat sink slug)라고 불리워지기도 한다.The heat dissipator 120 is a heat dissipation means for easily transferring heat generated when the light emitting chip 111 emits light to the substrate 190 to prevent overheating, which may be called a heat sink slug. .

이는 열전도성이 우수한 금속소재로 구비되는 것이 바람직하며, 보다 구체적으로는 구리, 은, 알루미늄, 철, 니켈 및 텅스텐중 어느 하나의 금속소재 또는 이들을 적어도 하나 이상 포함하는 합금재로 구성될 수도 있다. It is preferably provided with a metal material having excellent thermal conductivity, and more specifically, may be composed of any one metal material of copper, silver, aluminum, iron, nickel and tungsten or an alloy material including at least one thereof.

상기 방열체(120)의 상부면에는 상기 발광칩(110)에서 발생된 빛을 반사하여 광추출방향으로 조사할 수 있도록 일정각도로 경사진 반사부(125)를 구비한다. The upper surface of the heat sink 120 is provided with a reflecting portion 125 inclined at a predetermined angle so that the light generated from the light emitting chip 110 can be reflected and irradiated in the light extraction direction.

상기 패키지 본체(130)는 상기 발광칩(111)이 탑재되는 방열체(120)가 배치되는 공간인 조립공(131)을 관통형성하고, 상기 발광칩(111)과 전기적으로 연결되는 전극부(140)인 리드 프레임을 일체로 고정하도록 사출성형되는 수지재이다. The package body 130 penetrates through the assembly hole 131, which is a space in which the heat sink 120 on which the light emitting chip 111 is mounted is disposed, and is electrically connected to the light emitting chip 111. Is a resin material that is injection molded to integrally fix the lead frame.

이러한 패키지 본체(130)는 사출공정이 용이한 폴리머(Polymer)계 수지를 이용하여 사출성형되는 것이 바람직하지만 이에 한정되는 것은 아니며 다양한 수지재가 소재로 이용될 수 있다.The package body 130 is preferably injection molded using a polymer resin that is easy to inject, but is not limited thereto. Various resin materials may be used as materials.

상기 전극부(140)는 상기 반도체 칩소자(110)와 전기적으로 연결되도록 사출성형되는 패키지 본체(130)에 일체로 구비되는 한쌍의 리드 프레임(141)으로 구비된다. The electrode unit 140 is provided as a pair of lead frames 141 integrally provided on the package body 130 that is injection molded to be electrically connected to the semiconductor chip device 110.

상기 리드 프레임(141)의 일단은 상기 발광칩(111)과 금속 와이어(113)를 매개로 하여 전기적으로 연결되도록 상기 패키지 본체(130)의 상부면을 통하여 노출되고, 상기 리드 프레임(141)의 타단은 기판(190)의 상부면에 형성된 패턴회로(190a)와 납땜재(140a)를 매개로 하여 전기적으로 연결되도록 상기 패키지본체(130)의 외부면으로 노출된다. One end of the lead frame 141 is exposed through an upper surface of the package body 130 to be electrically connected to the light emitting chip 111 via the metal wire 113, and the lead frame 141 may be exposed. The other end is exposed to the outer surface of the package body 130 to be electrically connected through the pattern circuit 190a formed on the upper surface of the substrate 190 and the solder material 140a.

한편, 상기 버퍼층(150)은 수지물로 이루어진 패키지 본체(130)의 열팽창계수와 상기 방열체(120)의 열평창계수사이에 해당하는 크기를 갖는 열팽창계수를 갖추어 열팽창차이로 인한 응력을 흡수할 수 있도록 상기 방열체(120)의 외부면에 구비된다. On the other hand, the buffer layer 150 has a thermal expansion coefficient having a size corresponding to the thermal expansion coefficient of the package body 130 made of a resin material and the thermal flatness coefficient of the heat sink 120 to absorb the stress due to thermal expansion difference It is provided on the outer surface of the heat sink 120 to be.

이러한 경우, 외부환경의 급격한 온도변화에 의하여 금속소재로 이루어진 방 열체(120)의 부피가 팽창하거나 수축하더라도 상기 방열체(120)의 외부면과 상기 패키지 본체(130)의 조립공(131)내부면사이인 경계면에서의 박리및 크랙을 방지할 수 있는 것이다. In this case, even if the volume of the heat dissipating body 120 made of a metal material expands or contracts due to a rapid temperature change in the external environment, the outer surface of the heat dissipating body 120 and the inner surface of the assembly hole 131 of the package body 130 are used. It is possible to prevent peeling and cracking at the interface between them.

여기서, 상기 버퍼층(150)은 상기 방열체(120)의 외측면에 일정두께로 코팅되는 적어도 하나의 금속코팅층으로 구비될 수 있지만 이에 한정되는 것은 아니며, 상기 방열체(120)의 외측면에 일정두께로 코팅되는 적어도 하나의 세라믹 코팅층으로 구비되거나 상기 방열체(120)의 외측면에 일정두께로 코팅되는 금속 또는 수지 또는 세라믹이 혼합된 적어도 하나의 혼합코팅층으로 구비될 수도 있다.Here, the buffer layer 150 may be provided with at least one metal coating layer coated on the outer surface of the heat sink 120 with a predetermined thickness, but is not limited thereto. It may be provided with at least one ceramic coating layer coated with a thickness or at least one mixed coating layer mixed with a metal, a resin or a ceramic coated with a predetermined thickness on the outer surface of the radiator 120.

도 3는 본 발명에 따른 버퍼층을 갖는 반도체 패키지의 제2 실시예를 도시한 단면 사시도이다. 3 is a sectional perspective view showing a second embodiment of a semiconductor package having a buffer layer according to the present invention.

본 발명의 반도체 패기지(200)는 도 3에 도시한 바와 같이, 외부환경의 급격한 온도변화시 발생되는 팽창계수 차이로 인하여 계면에서의 크랙 및 박리를 방지할 수 있는 것으로, 이는 반도체 칩소자(210), 방열체(220), 패키지 본체(230), 전극부(240) 및 버퍼층(250)을 포함하여 구성된다. As shown in FIG. 3, the semiconductor package 200 of the present invention can prevent cracking and peeling at an interface due to a difference in expansion coefficient generated when a sudden temperature change of an external environment occurs. 210, a heat sink 220, a package body 230, an electrode unit 240, and a buffer layer 250 are configured.

상기 반도체 칩소자(210)는 전원인가시 전기신호를 발생시킴과 동시에 열을 발생시키는 적어도 하나의 IC칩(211)으로 구비된다. The semiconductor chip device 210 includes at least one IC chip 211 that generates heat and at the same time generates an electric signal when power is applied.

여기서, 상기 IC칩(211)은 상기 방열체(220)의 상부면에 열전도성이 우수한 접착수단(215)을 매개로 하여 다이 어태칭된다. Here, the IC chip 211 is die-attached to the upper surface of the heat dissipator 220 through an adhesive means 215 having excellent thermal conductivity.

상기 방열체(220)는 상기 IC칩(211)이 상부면에 다이 어태칭되는 원통형의 금속 구조물이며, 이는 상기 패키지 본체(230)의 몸체중앙에 관통형성된 조립공 (231)내에 배치된다. The heat dissipator 220 is a cylindrical metal structure in which the IC chip 211 is die-attached to the upper surface, which is disposed in the assembly hole 231 formed through the center of the body of the package body 230.

이러한 방열체(220)는 상기와 마찬가지로 IC칩(211)에서 발생되는 열을 기판(290)측으로 용이하게 전달하여 과열을 방지하는 방열수단이며, 이는 열전도성이 우수한 금속소재로 구비되는 것이 바람직하며, 보다 구체적으로는 구리, 은, 알루미늄, 철, 니켈 및 텅스텐중 어느 하나의 금속소재 또는 이들을 적어도 하나 이상 포함하는 합금재로 구성될 수도 있다. The heat dissipator 220 is a heat dissipation means for easily transferring heat generated from the IC chip 211 to the side of the substrate 290 as described above to prevent overheating, which is preferably provided with a metal material having excellent thermal conductivity. More specifically, it may be composed of a metal material of any one of copper, silver, aluminum, iron, nickel and tungsten or an alloy material containing at least one thereof.

상기 패키지 본체(230)는 상기 IC칩(211)이 탑재되는 방열체(220)가 배치되는 조립공(231)을 관통형성하고, 상기 IC칩(211)과 전기적으로 연결되는 전극부(240)인 전극패턴(241)을 단차부(235)의 바닥면에 형성한 세라믹 구조물이다. The package body 230 is an electrode part 240 formed through the assembly hole 231 in which the heat sink 220 on which the IC chip 211 is mounted is disposed, and electrically connected to the IC chip 211. The electrode pattern 241 is a ceramic structure formed on the bottom surface of the stepped portion 235.

이러한 패키지 본체(230)는 상기 조립공(231)을 형성하도록 복수개의 유전체 시트가 적층된 세라믹 구조물로 이루어진다. The package body 230 is formed of a ceramic structure in which a plurality of dielectric sheets are stacked to form the assembly hole 231.

상기 전극부(240)는 상기 IC칩(211)과 전기적으로 연결되도록 복수의 유전체 시트가 다층으로 적층되는 패키지 본체(230)의 단차부(235)에 구비되는 한쌍의 전극패턴(241)으로 구비되며, 상극 전극패턴(241)은 상기 IC칩(211)의 상부면에 일단이 와이어 본딩된 금속 와이어(213)의 타단과 전기적으로 연결되도록 와이어 본딩된다. The electrode unit 240 includes a pair of electrode patterns 241 provided on the stepped portion 235 of the package body 230 in which a plurality of dielectric sheets are stacked in multiple layers so as to be electrically connected to the IC chip 211. The upper electrode pattern 241 is wire-bonded to the other end of the metal wire 213 having one end wire-bonded to the upper surface of the IC chip 211.

한편, 상기 버퍼층(250)은 유전체 시트가 적층된 세라믹 소재로 이루어진 패키지 본체(230)의 열팽창계수와 상기 방열체(220)의 열평창계수사이에 해당하는 크기를 갖는 열팽창계수를 갖추어 열팽창차이로 인한 응력을 흡수할 수 있도록 상기 방열체(220)의 외부면에 구비된다. On the other hand, the buffer layer 250 has a thermal expansion coefficient having a size corresponding to the thermal expansion coefficient of the package body 230 made of a ceramic material in which the dielectric sheet is laminated and the thermal flatness coefficient of the heat dissipator 220, the thermal expansion difference It is provided on the outer surface of the radiator 220 to absorb the stress caused.

이러한 경우, 상기한 제1 실시예와 마찬가지로 외부환경의 급격한 온도변화에 의하여 금속소재로 이루어진 방열체(220)의 부피가 팽창하거나 수축하더라도 상기 방열체(220)의 외부면과 상기 패키지 본체(230)의 조립공(231)내부면사이인 경계면에서의 박리및 크랙을 방지할 수 있는 것이다. In this case, as in the first embodiment described above, even if the volume of the heat dissipator 220 made of a metal material expands or contracts due to a rapid temperature change of the external environment, the outer surface of the heat dissipator 220 and the package body 230 It is possible to prevent peeling and cracking at the interface between the inner surface of the assembling hole 231).

여기서, 상기 버퍼층(250)은 상기 방열체(220)의 외측면에 일정두께로 코팅되는 적어도 하나의 금속코팅층으로 구비될 수 있지만 이에 한정되는 것은 아니며, 상기 방열체(220)의 외측면에 일정두께로 코팅되는 적어도 하나의 세라믹 코팅층으로 구비되거나 상기 방열체(220)의 외측면에 일정두께로 코팅되는 금속또는 수지 또는 세라믹이 혼합된 적어도 하나의 혼합코팅층으로 구비될 수도 있다.Here, the buffer layer 250 may be provided with at least one metal coating layer coated on the outer surface of the heat sink 220 with a predetermined thickness, but is not limited thereto. The buffer layer 250 may be fixed to the outer surface of the heat sink 220. It may be provided with at least one ceramic coating layer coated with a thickness or at least one mixed coating layer mixed with a metal, a resin or a ceramic coated with a predetermined thickness on the outer surface of the radiator 220.

도 4는 본 발명에 따른 버퍼층을 갖는 반도체 패키지의 제3 실시예를 도시한 단면 사시도로서, 상기 반도체 패키지(200a)에 구비되는 버퍼층(250)은 상기 방열체(220)의 외측면 전체에 고르게 코팅되는 적어도 하나의 코팅층으로 구비될 수 있지만, 이에 한정되는 것은 아니며, 상기 조립공(231)의 상부단과 대응하는 방열체(220)의 상부단 테두리에 코팅되는 적어도 하나의 상부 코팅층(250a)과, 상기 조립공(231)의 하부단과 대응하는 방열체(220)의 하부단 테두리에 코팅되는 적어도 하나의 하부 코팅층(250b)으로 구비된다.4 is a sectional perspective view showing a third embodiment of a semiconductor package having a buffer layer according to the present invention, wherein the buffer layer 250 provided in the semiconductor package 200a is evenly distributed over the entire outer surface of the heat sink 220. It may be provided with at least one coating layer to be coated, but is not limited thereto, and at least one upper coating layer 250a coated on the upper edge of the upper end of the heat dissipating member 220 corresponding to the upper end of the assembly hole 231, At least one lower coating layer 250b coated on the lower edge of the heat dissipating element 220 corresponding to the lower end of the assembly hole 231 is provided.

이러한 경우, 상기 방열체(120)와 패키지 본체(130)간의 열팽창차이로 인한 응력발생시 강도가 취약한 상기 조립공(231)의 상하부단 테두리를 보강함으로서 패키지 본체(130)의 물리적인 손상을 방지하고, 기계적 강도를 강화시킬 수 있는 것이다. In this case, by preventing the physical damage of the package body 130 by reinforcing the upper and lower edges of the assembly hole 231 having a weak strength when the stress caused by the thermal expansion difference between the heat sink 120 and the package body 130, It can strengthen the mechanical strength.

도 5(a)(b)(c)는 본 발명에 따른 버퍼층을 갖는 반도체 패키지의 횡단면한 단면도로서, 상기 방열체(120)(220)의 외부면에 구비되는 버퍼층(150)(250)은 도 5(a)에 도시한 바와 같이, 상기 방열체(120)(220)의 외측면에 고르게 코팅되는 적어도 하나의 코팅층으로 구비된다. 5A, 5B, and 5C are cross-sectional cross-sectional views of a semiconductor package having a buffer layer according to the present invention, and the buffer layers 150 and 250 provided on the outer surface of the heat sinks 120 and 220 are shown in FIG. As shown in Figure 5 (a), it is provided with at least one coating layer evenly coated on the outer surface of the heat dissipator (120, 220).

또한, 도 5(b)에 도시한 바와 같이, 상기 버퍼층(150)(250)의 내부면에는 상기 방열체(120)(220)의 외부면에 형성된 외부요홈(124)(224)과 면접하는 내부요홈(154)(254)을 구비하거나, 도 5(c)에 도시한 바와 같이, 상기 버퍼층(150)(250)의 외부면에는 상기 조립공(131)(231)의 내부면에 형성된 내부요홈(131a)(231a)과 면접하는 외부요홈(154a)(254a)을 구비한다. In addition, as shown in FIG. 5 (b), the inner surfaces of the buffer layers 150 and 250 are interviewed with the outer grooves 124 and 224 formed on the outer surfaces of the heat sinks 120 and 220. Inner grooves 154 and 254 are provided, or as shown in FIG. 5 (c), the inner grooves formed on the inner surfaces of the assembly holes 131 and 231 are formed on the outer surfaces of the buffer layers 150 and 250. And outer recesses 154a and 254a which are in contact with the 131a and 231a.

이러한 경우, 상기 버퍼층(150)(250)의 내부요홈(154)(254)과 상기 방열체(120)(220)의 외부요홈(124)(224)간의 접촉면적 또는 상기 버퍼층(150)(250)의 외부요홈(154a)(254a)과 상기 조립공(131)(231)의 내부요홈(131a)(231a)간의 면접촉면적을 증대시킬 수 있기 때문에 상기 방열체(120)(220)및 기판(190)(290)을 통하여 열을 외부로 방열하는 열방출효율을 높일 수 있는 것이다. In this case, the contact area between the inner grooves 154 and 254 of the buffer layers 150 and 250 and the outer grooves 124 and 224 of the heat sinks 120 and 220 or the buffer layers 150 and 250. Since the surface contact area between the outer grooves 154a and 254a of the grooves and the inner grooves 131a and 231a of the assembly holes 131 and 231 can be increased, the radiators 120 and 220 and the substrate ( It is possible to increase the heat dissipation efficiency of heat dissipation to the outside through the 190) (290).

본 발명은 특정한 실시예와 관련하여 도시되고 설명되었지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알 수 있음을 밝혀두고자 한다. While the invention has been shown and described in connection with specific embodiments, it is to be understood that various changes and modifications can be made in the art without departing from the spirit or the scope of the invention as set forth in the claims below. It will be appreciated that those skilled in the art can easily know.

상술한 바와 같은 본 발명에 따르면, 동작시 열을 발생시키는 발광칩 또는 IC칩과 같은 반도체 칩소자가 올려지는 방열체의 외부면에 외부환경의 급격한 온도변화에 따른 수축/팽창을 수용할 수 있는 버퍼층을 구비함으로서, 방열체의 열팽창계수와 패키지 본체의 열팽창차이로 인하여 방열체와 패키지 본체간의 경계면에서 열팽창차이로 인한 경계면에서의 박리, 크랙결함을 방지할 수 있기 때문에, 반도체 패키지의 품질을 향상시키고, 사용수명을 연장할 수 있는 효과가 얻어진다. According to the present invention as described above, it is possible to accommodate the contraction / expansion according to the rapid temperature change of the external environment on the outer surface of the heat sink in which the semiconductor chip element, such as a light emitting chip or IC chip that generates heat during operation is mounted By providing the buffer layer, it is possible to prevent peeling and crack defects at the interface due to the thermal expansion difference at the interface between the heat sink and the package body due to the thermal expansion coefficient of the heat sink and the thermal expansion difference of the package body, thereby improving the quality of the semiconductor package. And the effect of extending the service life is obtained.

Claims (10)

적어도 하나의 반도체 칩소자 ; At least one semiconductor chip element; 상기 반도체 칩소자가 상부면에 탑재되는 방열체 ; A heat radiator on which the semiconductor chip element is mounted; 상기 방열체가 배치되는 조립공을 형성한 패키지 본체 ; A package body having an assembly hole in which the heat sink is disposed; 상기 반도체 칩소자와 전기적으로 연결되도록 상기 패키지 본체에 구비되는 전극부; 및 An electrode part provided in the package body to be electrically connected to the semiconductor chip device; And 상기 패키지 본체의 열팽창계수와 상기 방열체의 열팽창계수사이에 해당하는 크기를 갖는 열팽창계수를 갖추어 상기 조립공의 내부면과 대응하는 상기 방열체의 외부면에 일체로 코팅되는 적어도 하나의 코팅층으로 구비되는 버퍼층; 을 포함하는 버퍼층을 갖는 반도체 패키지. At least one coating layer having a thermal expansion coefficient having a size corresponding to the thermal expansion coefficient of the package body and the thermal expansion coefficient of the heat sink to be integrally coated on the outer surface of the heat sink corresponding to the inner surface of the assembly hole Buffer layer; A semiconductor package having a buffer layer comprising a. 제1항에 있어서,The method of claim 1, 상기 버퍼층은 상기 방열체의 외부면에 일정두께로 코팅되는 적어도 하나의 금속코팅층으로 구비됨을 특징으로 하는 버퍼층을 갖는 반도체 패키지. The buffer layer is a semiconductor package having a buffer layer, characterized in that provided with at least one metal coating layer coated with a predetermined thickness on the outer surface of the heat sink. 제1항에 있어서,The method of claim 1, 상기 버퍼층은 상기 방열체의 외부면에 일정두께로 코팅되는 적어도 하나의 세라믹 코팅층으로 구비됨을 특징으로 하는 버퍼층을 갖는 반도체 패키지. The buffer layer is a semiconductor package having a buffer layer, characterized in that provided with at least one ceramic coating layer which is coated with a predetermined thickness on the outer surface of the heat sink. 제1항에 있어서,The method of claim 1, 상기 버퍼층은 상기 방열체의 외부면에 일정두께로 코팅되는 금속 또는 수지 또는 세라믹이 혼합된 적어도 하나의 혼합코팅층으로 구비됨을 특징으로 하는 버퍼층을 갖는 반도체 패키지. The buffer layer is a semiconductor package having a buffer layer, characterized in that provided with at least one mixed coating layer of a metal, a resin or a ceramic is coated with a predetermined thickness on the outer surface of the heat sink. 삭제delete 삭제delete 제1항에 있어서, The method of claim 1, 상기 버퍼층의 내부면에는 상기 방열체의 외부면에 형성된 외부요홈과 면접하는 내부요홈을 구비함을 특징으로 하는 버퍼층을 갖는 반도체 패키지.The inner surface of the buffer layer is a semiconductor package having a buffer layer, characterized in that it has an inner groove in contact with the outer groove formed on the outer surface of the heat sink. 제1항에 있어서,The method of claim 1, 상기 버퍼층의 외부면에는 상기 조립공의 내부면에 형성된 내부요홈과 면접하는 외부요홈을 구비함됨을 특징으로 하는 버퍼층을 갖는 반도체 패키지. The outer surface of the buffer layer is a semiconductor package having a buffer layer, characterized in that provided with an outer groove in contact with the inner groove formed on the inner surface of the assembly hole. 제1항에 있어서,The method of claim 1, 상기 반도체 칩소자는 전원인가시 빛을 발생시키는 발광칩으로 구비되고, 상기 전극부는 상기 발광칩과 금속와이어를 매개로 와이어 본딩되는 리드프레임이며, 상기 패키지 몸체는 상기 리드 프레임을 일체로 구비하는 수지 몰드물로 이루어짐을 특징으로 하는 버퍼층을 갖는 반도체 패키지. The semiconductor chip device may include a light emitting chip that generates light when power is applied, and the electrode part may be a lead frame wire-bonded through the light emitting chip and a metal wire, and the package body may include the lead frame in one piece. A semiconductor package having a buffer layer comprising a mold. 제1항에 있어서,The method of claim 1, 상기 반도체 칩소자는 IC칩이며, 상기 전극부는 상기 IC칩과 금속 와이어를 매개로 와이어 본딩되는 전극패턴이며, 상기 패키지 몸체는 상기 전극패턴이 구비되고, 복수개의 유전체 시트가 적층된 세라믹 구조물로 이루어짐을 특징으로 하는 버퍼층을 갖는 반도체 패키지.The semiconductor chip device is an IC chip, and the electrode part is an electrode pattern wire-bonded through the IC chip and a metal wire, and the package body is formed of a ceramic structure in which the electrode pattern is provided and a plurality of dielectric sheets are stacked. A semiconductor package having a buffer layer, characterized in that.
KR1020060027630A 2006-03-27 2006-03-27 Semiconductor Package Having a Buffer Layer KR100764461B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060027630A KR100764461B1 (en) 2006-03-27 2006-03-27 Semiconductor Package Having a Buffer Layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060027630A KR100764461B1 (en) 2006-03-27 2006-03-27 Semiconductor Package Having a Buffer Layer

Publications (2)

Publication Number Publication Date
KR20070096693A KR20070096693A (en) 2007-10-02
KR100764461B1 true KR100764461B1 (en) 2007-10-05

Family

ID=38803501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060027630A KR100764461B1 (en) 2006-03-27 2006-03-27 Semiconductor Package Having a Buffer Layer

Country Status (1)

Country Link
KR (1) KR100764461B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101195062B1 (en) * 2010-12-21 2012-10-29 한국광기술원 Light emitting diode package

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5665479B2 (en) * 2010-10-28 2015-02-04 京セラ株式会社 Circuit board and electronic device
KR102080664B1 (en) * 2013-10-11 2020-02-24 삼성전기주식회사 Printed circuit board
US9343385B2 (en) 2014-07-30 2016-05-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device comprising a chip substrate, a mold, and a buffer layer
KR101870153B1 (en) * 2016-11-28 2018-06-25 주식회사 네패스 Semiconductor Package of using Insulating Frame and Method of fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529509A (en) * 1991-07-23 1993-02-05 Toshiba Corp Board for semiconductor
JPH08125076A (en) * 1994-10-21 1996-05-17 Toshiba Corp Semiconductor package
JPH10107190A (en) * 1996-10-01 1998-04-24 Tonen Corp Semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529509A (en) * 1991-07-23 1993-02-05 Toshiba Corp Board for semiconductor
JPH08125076A (en) * 1994-10-21 1996-05-17 Toshiba Corp Semiconductor package
JPH10107190A (en) * 1996-10-01 1998-04-24 Tonen Corp Semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101195062B1 (en) * 2010-12-21 2012-10-29 한국광기술원 Light emitting diode package

Also Published As

Publication number Publication date
KR20070096693A (en) 2007-10-02

Similar Documents

Publication Publication Date Title
US6835960B2 (en) Light emitting diode package structure
JP4303550B2 (en) Light emitting device
JP4950999B2 (en) LED with translucent heat sink
US7161190B2 (en) Semiconductor light-emitting device and method of manufacturing the same
JP5379465B2 (en) Light emitting device
JP4451859B2 (en) High power LED package
TWI538255B (en) Power surface mount light emitting die package
KR101360732B1 (en) Led package
JP4254669B2 (en) Light emitting device
US20110175512A1 (en) Light emitting diode and light source module having same
KR20080030584A (en) Package structure of semiconductor light-emitting device
JP2016019000A (en) Light emitting element package
JP2007116095A (en) Light-emitting apparatus
JP2004207367A (en) Light emitting diode and light emitting diode arrangement plate
US20110175511A1 (en) Light emitting diode and light source module having same
KR100764461B1 (en) Semiconductor Package Having a Buffer Layer
KR100665182B1 (en) High power led package and fabrication method thereof
JP2016019001A (en) Light emitting element package
JP5126127B2 (en) Method for manufacturing light emitting device
JP2009094213A (en) Light emitting device
JP2010003946A (en) Package of light emitting element, and manufacturing method of light emitting element
US9093281B2 (en) Luminescence device
KR100645657B1 (en) Flip-chip printed circuit board and white light-emitting diode module having the flip-chip printed circuit board
KR101004929B1 (en) Light emitting diode package and Light emitting diode package module having the same
JP5155539B2 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee