JP2018060484A - 演算装置および制御装置 - Google Patents

Abstract

【課題】特性が異なる複数種類のデータを共通の通信線で送受信するための新たな構成が提供される。【解決手段】制御装置を構成する演算装置は、通信線を介して１または複数の機能ユニットとデータを遣り取りするための通信回路と、通信線を介してデータを送信または受信するための第１要求を予め定められた周期毎に発行するための第１処理と、予め定められた条件が満たされたときに通信線を介してデータを送信するための第２要求を発行する第２処理とを実行するプロセッサと、プロセッサにより発行される第１要求および第２要求に応答して、通信回路を起動する制御回路とを含む。制御回路は、第１処理の実行周期に対応付けて、第２要求を無効化する禁止期間を設定する手段を含む。【選択図】図５

Description

本発明は、１または複数の機能ユニットを含む制御装置を構成する演算装置およびその制御装置に関する。

様々なＦＡ（Factory Automation）を実現するための主たるコンポーネントとして、ＰＬＣ（プログラマブルコントローラ）などの制御装置が普及している。このような制御装置は、１または複数の機能ユニットとの間で通信線を介してデータを遣り取りする。この遣り取りされるデータは、データの種類や特性などに応じて、優先度が設定される場合がある。例えば、特開２０１５−０９０５４８号公報（特許文献１）は、通信ラインを介したデータ伝送を優先度に応じてより効率的に行うことのできる制御装置を開示する。

特開２０１４−１３８２０６号公報

特許文献１に開示される制御装置では、優先度判断部が入力されたフレームのヘッダ部に含まれるヘッダ情報に基づいて、入力されたフレームに含まれるデータの優先度を判断し、その判断結果に応じてフレームを優先度毎に用意されたＱｕｅに格納する。

本発明は、特性が異なる複数種類のデータを共通の通信線で送受信するための新たな構成を提供することを目的とする。

本発明のある局面に従う制御装置を構成する演算装置は、通信線を介して１または複数の機能ユニットとデータを遣り取りするための通信回路と、通信線を介してデータを送信または受信するための第１要求を予め定められた周期毎に発行するための第１処理と、予め定められた条件が満たされたときに通信線を介してデータを送信するための第２要求を発行する第２処理とを実行するプロセッサと、プロセッサにより発行される第１要求および第２要求に応答して、通信回路を起動する制御回路とを含む。制御回路は、第１処理の実行周期に対応付けて、第２要求を無効化する禁止期間を設定する手段を含む。

好ましくは、制御回路は、禁止期間内に第２要求を受信すると、当該受信した第２要求に応じた通信回路の起動を、当該禁止期間の終了後まで延期する。

好ましくは、制御回路は、第１処理の実行タイミングより予め定められた時間だけ前もって禁止期間を開始する。

好ましくは、制御回路は、プロセッサでの第１処理および第２処理の実行を管理するスケジューラから、第１処理の実行タイミングを取得して、禁止期間を設定する。

好ましくは、第１要求は、１または複数の機能ユニットへデータを送信するための要求、および、１または複数の機能ユニットが保持しているデータを取得するための要求、のうち少なくとも一方を含む。

好ましくは、第１要求は、１または複数の機能ユニットのうち、特定の機能ユニットへメッセージを送信するための要求を含む。

好ましくは、制御回路は、ＦＰＧＡまたはＡＳＩＣを用いて実装される。
本発明の別の局面に従う制御装置は、演算装置と、１または複数の機能ユニットとを含む。演算装置は、通信線を介して１または複数の機能ユニットとデータを遣り取りするための通信回路と、通信線を介してデータを送信または受信するための第１要求を予め定められた周期毎に発行するための第１処理と、予め定められた条件が満たされたときに通信線を介してデータを送信するための第２要求を発行する第２処理とを実行するプロセッサと、プロセッサにより発行される第１要求および第２要求に応答して、通信回路を起動する制御回路とを含む。制御回路は、第１処理の実行周期に対応付けて、第２要求を無効化する禁止期間を設定する手段を含む。

本発明に従えば、特性が異なる複数種類のデータを共通の通信線で送受信するための新たな構成を提供できる。

本実施の形態に係るＰＬＣの要部構成を示す模式図である。 本実施の形態に係るＰＬＣのローカルネットワーク上を転送される通信フレームのデータ構造の一例を示す模式図である。 本実施の形態に係るＰＬＣにおいて通信フレームの送信処理を実現するための装置構成を示す模式図である。 本実施の形態に係るＰＬＣにおける通信フレームの送信に係る関連技術を説明するためのタイムチャートである。 本実施の形態に係るＰＬＣにおける通信フレームの送信に係る処理を説明するためのタイムチャートである。 本実施の形態に係るＰＬＣにおける通信フレームの送信に係る別の処理を説明するためのタイムチャートである。 本実施の形態に係るＰＬＣにおける禁止期間の設定方法を説明するための模式図である。 本実施の形態の第１変形例に係るＰＬＣの要部構成を示す模式図である。 本実施の形態の第２変形例に係るＰＬＣの要部構成を示す模式図である。

本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。

以下の説明においては、「制御装置」の典型例として、ＰＬＣ（プラグラマブルコントローラ）を具体例として説明するが、ＰＬＣとの名称に限定されることなく、本明細書に開示された技術的思想は、任意の制御装置に対して適用可能である。

＜Ａ．装置構成＞
まず、本実施の形態に係るＰＬＣの装置構成について説明する。図１は、本実施の形態に係るＰＬＣの要部構成を示す模式図である。

図１を参照して、本実施の形態に係るＰＬＣ１は、典型的には、ＣＰＵユニット１００と、１または複数の機能ユニット１５０とから構成される。ＣＰＵユニット１００は、ＰＬＣ１を構成する一要素であり、ＰＬＣ１全体の処理を制御する演算装置に相当する。機能ユニット１５０は、ＰＬＣ１による様々な機械や設備の制御を実現するための各種機能を提供する。ＣＰＵユニット１００と１または複数の機能ユニット１５０との間は、通信線の一例であるローカルネットワーク１２６を介して接続されている。

ＣＰＵユニット１００は、演算処理部１０１と、制御回路１１０と、通信回路１２０とを含む。

演算処理部１０１は、プロセッサ１０２およびメモリ１０４を含む。説明の便宜上、図１には、１つのプロセッサ１０２のみを描くが、複数のプロセッサを実装してもよい。なお、各プロセッサは、複数のコアを有していてもよい。

メモリ１０４は、プロセッサ１０２でのプログラムの実行に必要なワーク領域を提供する部位（典型的には、揮発性メモリ）と、プロセッサ１０２で実行されるプログラム自体を格納する部位（典型的には、不揮発性メモリ）とを含む。揮発性メモリとしては、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）などを用いることができ、不揮発性メモリとしては、フラッシュメモリやハードディスクなどを用いることができる。

メモリ１０４は、システムプログラム１０６およびユーザプログラム１０７ならびにコンフィギュレーション１０８などを格納する。システムプログラム１０６は、プロセッサ１０２においてユーザプログラム１０７を実行するためのＯＳ（Operating System）およびライブラリなどを含む。ユーザプログラム１０７は、典型的には、１または複数の機能ユニット１５０が収集したデータ（以下、「入力データ」とも称す。）の取得処理や、１または複数の機能ユニット１５０へ送信するデータ（以下、「出力データ」とも称す。）の生成処理を実行するための指令を含み、制御対象の機械や設備に応じて任意に作成される。コンフィギュレーション１０８は、ＣＰＵユニット１００でのプログラム実行に必要な各種設定値やネットワーク構成を定義する各種設定値を含む。

制御回路１１０は、演算処理部１０１と通信回路１２０との間で要求を仲介する機能を有しており、例えば、プロセッサ１０２からの通信要求に応答して、通信回路１２０に対して指令を与えてデータの送信または受信を行う。制御回路１１０における処理および機能については、後に詳述する。

制御回路１１０の少なくとも主要部については、ハードワイヤードな構成を有することで、プロセッサ１０２より高速な処理を実現する。すなわち、制御回路１１０は、ハードウェアロジックを用いて実現される。例えば、制御回路１１０は、ＰＬＤ（Programmable Logic Device）の一例であるＦＰＧＡ（Field-Programmable Gate Array）や、ＩＣ（Integrated Circuit）の一例であるＡＳＩＣ（Application Specific Integrated Circuit）などを用いて実装されてもよい。

通信回路１２０は、通信線であるローカルネットワーク１２６を介して、１または複数の機能ユニット１５０とデータを遣り取りする。より具体的には、通信回路１２０は、１または複数の機能ユニット１５０が収集または生成したデータ（入力データ）を受信し、ＣＰＵユニット１００により取得または生成されたデータ（出力データ）を１または複数の機能ユニット１５０へ送信する。出力データは、各機能ユニット１５０から制御対象の機械や設備などへ与えられる指令値に相当する。また、通信回路１２０は、ローカルネットワーク１２６を介して、イベント的に発生するメッセージを送信または受信することもできる。

より具体的には、通信回路１２０は、ローカルネットワーク１２６と物理的に接続され、制御回路１１０からの指令に従って電気信号を生成して、ローカルネットワーク１２６上に送信するとともに、ローカルネットワーク１２６上に生じる電気信号を、制御回路１１０を介して演算処理部１０１へ出力する。通信回路１２０は、ローカルネットワーク１２６を介したデータの遣り取りに加えて、ローカルネットワーク１２６上を転送されるデータの到着時間を保証するための時間管理および送受信タイミング管理などを行う機能を有している。

本実施の形態に係るＰＬＣ１において、ローカルネットワーク１２６上では、予め定められたデータ構造を有する通信フレームが所定周期で順次転送されてもよく、ＣＰＵユニット１００および各機能ユニット１５０は、順次転送される通信フレームに対して、指定されたデータを指定された領域に書込み、および、必要なデータを対応する領域から読出す。

このように、ローカルネットワーク１２６は、一種の定周期ネットワークが採用されてもよく、ＣＰＵユニット１００の通信回路１２０の制御下において、１または複数の機能ユニット１５０の各々は、入力データのＣＰＵユニット１００への送信、および、ＣＰＵユニット１００からの出力データの受信を所定周期毎に繰返す。

このような定周期ネットワークとしては、ＥｔｈｅｒＣＡＴ（登録商標）、ＥｔｈｅｒＮｅｔ／ＩＰ（登録商標）、ＤｅｖｉｃｅＮｅｔ（登録商標）、ＣｏｍｐｏＮｅｔ（登録商標）などの公知のプロトコルに係るネットワークを採用してもよい。

図１に示す構成においては、説明の便宜上、演算処理部１０１と、制御回路１１０と、通信回路１２０との３つに区別して構成を描いているが、これに限られることなく任意の実装形態を採用できる。例えば、演算処理部１０１の全部または一部と制御回路１１０とを同一のチップ上に実装したＳｏＣ（System on Chip）で構成してもよい。あるいは、演算処理部１０１の全体を単一のチップ上に実装するとともに、制御回路１１０および通信回路１２０を別の単一のチップ上に実装してもよい。このような実装形態については、要求される性能やコストなどを考慮して適宜選択される。

機能ユニット１５０は、典型的には、Ｉ／Ｏユニット、通信ユニット、温度調整ユニット、ＩＤ（Identifier）センサユニットなどを包含し得る。

Ｉ／Ｏユニットとしては、例えば、デジタル入力（ＤＩ）ユニット、デジタル出力（ＤＯ）ユニット、アナログ出力（ＡＩ）ユニット、アナログ出力（ＡＯ）ユニット、パルスキャッチ入力ユニット、および、複数の種類を混合させた複合ユニットなどが挙げられる。

通信ユニットは、他のＰＬＣ、リモートＩ／Ｏ装置、機能ユニットなどとデータの遣り取りを仲介するものであり、例えば、ＥｔｈｅｒＣＡＴ（登録商標）、ＥｔｈｅｒＮｅｔ／ＩＰ（登録商標）、ＤｅｖｉｃｅＮｅｔ（登録商標）、ＣｏｍｐｏＮｅｔ（登録商標）などのプロトコルに係る通信装置などを包含し得る。

温度調整ユニットは、温度計測値などを取得するアナログ入力機能と、制御指令などを出力するアナログ出力機能と、ＰＩＤ（Proportional Integral Differential）制御機能とを含む制御装置である。ＩＤセンサユニットは、ＲＦＩＤ（Radio Frequency IDentifier）などから非接触でデータを読出す装置である。

より具体的には、機能ユニット１５０の各々は、機能モジュール１５６と、Ｉ／Ｏインターフェイス１５８と、通信回路１６０とを含む。

機能モジュール１５６は、各機能ユニット１５０の主たる処理を実行する部分であり、制御対象の機械や設備などからのフィールド情報の収集や、制御対象の機械や設備などへの指令信号の出力などを司る。

Ｉ／Ｏインターフェイス１５８は、制御対象の機械や設備などとの間の信号の遣り取りを仲介する回路である。

通信回路１６０は、ローカルネットワーク１２６を順次転送される通信フレームを処理する。すなわち、通信回路１６０は、ローカルネットワーク１２６を介して何らかの通信フレームを受信すると、当該受信した通信フレームに対するデータ書込みおよび／またはデータ読出しを行った後に、ローカルネットワーク１２６上において次に位置する機能ユニット１５０へ当該通信フレームを送信する。通信回路１６０は、このようなフレームリレーの機能を提供する。

より具体的には、通信回路１６０は、送受信コントローラ１６６と、送受信ポート１６２，１６４とを含む。

送受信ポート１６２，１６４は、ローカルネットワーク１２６と物理的に接続される部位であり、送受信コントローラ１６６からの指令に従って電気信号を生成して、ローカルネットワーク１２６上に送信するとともに、ローカルネットワーク１２６上に生じる電気信号をデジタル信号に変換して送受信コントローラ１６６へ出力する。

送受信コントローラ１６６は、ローカルネットワーク１２６上を転送される通信フレームに対するデータ書込みおよび／またはデータ読出しを行う。

＜Ｂ．通信フレーム＞
次に、ローカルネットワーク１２６上を転送されるいくつかの通信フレームについて説明する。

図２は、本実施の形態に係るＰＬＣ１のローカルネットワーク１２６上を転送される通信フレームのデータ構造の一例を示す模式図である。図２（Ａ）には、Ｉ／Ｏリフレッシュフレーム１８０のデータ構造の一例を示し、図２（Ｂ）には、イベントフレーム１９０のデータ構造の一例を示す。

図２（Ａ）に示すＩ／Ｏリフレッシュフレーム１８０は、１または複数の機能ユニット１５０から入力データを取得するとともに、１または複数の機能ユニット１５０に対して出力データを与える。すなわち、Ｉ／Ｏリフレッシュフレーム１８０は、ＣＰＵユニット１００が保持する入力データをリフレッシュするとともに、各機能ユニット１５０が保持する出力データをリフレッシュするために用いられる。

より具体的には、Ｉ／Ｏリフレッシュフレーム１８０は、フレーム種別および宛先を格納するヘッダ部と、データを格納する本体部とからなる。

フレーム種別としては、通信フレームの種類を特定するための識別情報が用いられ、例えば、ユニキャスト、マルチキャスト、ブロードキャストのいずれであるかを示す識別情報が用いられる。Ｉ／Ｏリフレッシュフレーム１８０は、ＣＰＵユニット１００から送信されて、ローカルネットワーク１２６を一巡した後にＣＰＵユニット１００に戻るので、典型的には、マルチキャストを示す識別情報が格納される。このとき、マルチキャストでの送信においては、特定の宛先が存在しないので、特殊値が格納される。

本体部には、入力データの領域および出力データの領域が規定されており、それぞれの領域は、ローカルネットワーク１２６に接続されている全部または一部の機能ユニット１５０のそれぞれ対応付けられている。各機能ユニット１５０は、Ｉ／Ｏリフレッシュフレーム１８０を受信すると、自ユニットに割当てられている領域に格納されている出力データを読出すとともに、自ユニットが収集または生成した入力データを自ユニットに割当てられている領域に書込む。このような出力データの読出しおよび入力データの書込みが各機能ユニット１５０において実行されることで、ローカルネットワーク１２６に接続されている各機能ユニット１５０からの入力データの取得および出力データの送信を実現できる。

なお、図２（Ａ）には、１または複数の機能ユニット１５０からの入力データ、および、１または複数の機能ユニット１５０への出力データを単一の通信フレームに格納したデータ構造の例を示したが、いずれか一方のデータのみを格納する通信フレームを採用してもよい。この場合、例えば、入力データ用の通信フレームと、出力データ用の通信フレームとをそれぞれ用意してもよい。また、Ｉ／Ｏリフレッシュの対象となる入力データおよび出力データは、予めコンフィグレーションされており、機能ユニット１５０が収集したデータの全部がＣＰＵユニット１００へ送信されない場合もある。

このように、Ｉ／Ｏリフレッシュフレーム１８０を送信するための要求（第１要求）は、１または複数の機能ユニット１５０へ出力データを送信するための要求、および、１または複数の機能ユニット１５０が保持している入力データを取得するための要求、のうち少なくとも一方を含むことになる。

図２（Ｂ）に示すイベントフレーム１９０は、Ｉ／Ｏリフレッシュフレーム１８０と同様に、フレーム種別および宛先を格納するヘッダ部と、データを格納する本体部とからなる。

イベントフレーム１９０は、例えば、各機能ユニット１５０に対するステータスや設定値の変更を指示するコマンドや、各機能ユニット１５０に格納されているログや状態値などをＣＰＵユニット１００へ送信させるためのコマンドなどを含んでいてもよい。

フレーム種別としては、典型的には、ユニキャストまたはブロードキャストを示す識別情報が用いられる。ユニキャストが指定される場合には、特定の宛先を示す識別情報が格納される。また、ブロードキャストが指定される場合には、特定の宛先が存在しないので、特殊値が格納される。本体部には、送信または通知されるメッセージや実行すべき処理を示すコマンドなどが格納される。イベントフレーム１９０の本体部に格納される内容は任意に設定できる。

このように、イベントフレーム１９０を送信するための要求（第２要求）は、１または複数の機能ユニット１５０のうち、特定の機能ユニット１５０へメッセージを送信するための要求を含み得る。

＜Ｃ．通信フレームの送信処理＞
次に、図２に示すような通信フレームの送信に係る構成を説明する。図３は、本実施の形態に係るＰＬＣ１において通信フレームの送信処理を実現するための装置構成を示す模式図である。

図２（Ａ）に示すＩ／Ｏリフレッシュフレーム１８０、および、図２（Ｂ）に示すイベントフレーム１９０の送信および受信に係る処理は、プロセッサ１０２において実行される。図３を参照して、Ｉ／Ｏリフレッシュフレーム１８０（図２（Ａ））により入力データの取得および出力データの送信を行うためのＩ／Ｏリフレッシュ処理２１０、および、イベントフレーム１９０（図２（Ｂ））により１または複数の機能ユニット１５０に対して何らかのイベントフレームを送信する処理を行うためのイベントフレーム送信処理２２０が、プロセッサ１０２において実行される。Ｉ／Ｏリフレッシュ処理２１０およびイベントフレーム送信処理２２０は、システムプログラム１０６またはユーザプログラム１０７に含まれるプログラムをプロセッサ１０２が実行することにより実現される。

プロセッサ１０２においては複数のプログラム（「タスク」とも称される。）が実行される。各プログラムの実行時間を管理するために、各プログラムの優先度に応じて、プロセッサ１０２のプロセッサ時間が割当てられる。図３に示す例においては、Ｉ／Ｏリフレッシュ処理２１０は、予め定められた一定周期で繰返し実行（定周期実行）されるタスクであり、イベントフレーム送信処理２２０は、プロセッサ１０２の空きプロセッサ時間において実行されるタスクである。このような特性を考慮して、Ｉ／Ｏリフレッシュ処理２１０には、イベントフレーム送信処理２２０に比較して高い優先度が設定されているとする。説明の便宜上、Ｉ／Ｏリフレッシュ処理２１０などのより高い優先度が設定されている処理を「高優先処理」と称し、イベントフレーム送信処理２２０などのより低い優先度が設定されている処理を「低優先処理」とも称す。

高優先処理であるＩ／Ｏリフレッシュ処理２１０は、典型的には、予め定められた一定周期毎に発生する割込指令によって実行されることになる。

本実施の形態に係るＣＰＵユニット１００においては、制御回路１１０が通信回路１２０によるローカルネットワーク１２６を介したデータの遣り取りを制御する。具体的には、制御回路１１０は、プロセッサ１０２からのフレーム送信要求に応答して、通信回路１２０を起動するとともに、通信回路１２０から指示されたフレームを送信させる。また、制御回路１１０は、通信回路１２０で受信された、戻りフレーム（すなわち、ローカルネットワーク１２６を一巡後のＩ／Ｏリフレッシュフレーム１８０）、または、送信先からの受信応答（例えば、ＡＣＫ（Acknowledgement）などの通信フレーム）を、プロセッサ１０２へ出力する。

制御回路１１０は、フレーム送信要求などをバッファリングするための要求キュー１１２と、時刻を測定するためのタイマ１１４とを含む。

要求キュー１１２は、プロセッサ１０２から複数のフレーム送信要求が与えられたときに、これらフレーム送信要求を一次的に格納する。

タイマ１１４は、タイマ１１４としては、リアルタイムクロックを採用することもできるが、本実施の形態においては、所定周期でカウントアップ（インクリメント）するフリーランカウンタ（Free Run Counter）が用いられる。フリーランカウンタが出力するカウンタ値をある時点からの経過時間として扱うことで、現在時刻を計算でき、これによってタイマとして機能させることができる。タイマ１１４は、後述する禁止期間の設定などに用いられる。

図３に示す例においては、プロセッサ１０２は、Ｉ／Ｏリフレッシュ処理２１０を周期的に実行することで、Ｉ／Ｏリフレッシュフレーム送信要求を周期的に制御回路１１０へ送信し、制御回路１１０から出力される通信回路１２０で受信された一巡後のＩ／Ｏリフレッシュフレーム１８０を取得する。つまり、プロセッサ１０２は、通信線であるローカルネットワーク１２６を介して、データを送信または受信するためのＩ／Ｏリフレッシュフレーム送信要求（第１要求）を予め定められた周期毎に発行するためのＩ／Ｏリフレッシュ処理２１０（第１処理）を実行する。

また、プロセッサ１０２は、イベントフレーム送信処理２２０をイベント実行することで、イベントフレーム送信要求をイベント的に制御回路１１０へ送信し、制御回路１１０から出力される通信回路１２０で受信された受信応答（ＡＣＫ）を取得する。イベントフレーム送信処理２２０は、予め定められた条件が満たされた場合に実行されるイベント的に処理である。例えば、何らかの内部フラグがオンにセットされた場合などに実行される。このように、プロセッサ１０２は、予め定められた条件が満たされたときに、通信線であるローカルネットワーク１２６を介してデータを送信するためのイベントフレーム送信要求（第２要求）を発行するイベントフレーム送信処理２２０（第２処理）を実行する。

制御回路１１０は、プロセッサ１０２により発行される、Ｉ／Ｏリフレッシュフレーム送信要求（第１要求）およびイベントフレーム送信要求（第２要求）に応答して、通信回路１２０を起動する。

図３に示すような、プロセッサ１０２と通信回路１２０とを仲介する制御回路１１０を採用することで、プロセッサ１０２において実行される各処理から見れば、通信フレームの送信要求を制御回路１１０へ出力するだけで、それ以降の通信処理を管理する必要がないので、処理を簡素化できるという利点がある。

＜Ｄ．関連技術＞
次に、プロセッサ１０２と通信回路１２０とを仲介する制御回路１１０に関する関連技術について説明する。

図４は、本実施の形態に係るＰＬＣ１における通信フレームの送信に係る関連技術を説明するためのタイムチャートである。図４を参照して、プロセッサ１０２においては、高優先処理としてＩ／Ｏリフレッシュ処理２１０が一定周期で繰返し実行されており、低優先処理としてイベントフレーム送信処理２２０が順次実行されているとする。優先度を異ならせることで、Ｉ／Ｏリフレッシュ処理２１０によるＩ／Ｏリフレッシュフレーム１８０の一定周期毎の送信を維持しつつ、この一定周期毎の送信に影響を与えないように、必要に応じたイベントフレーム１９０の送信を実現する。

Ｉ／Ｏリフレッシュ処理２１０は、典型的には、Ｉ／Ｏリフレッシュフレーム１８０の生成に必要なデータの収集や加工などを行う送信処理と、受信したＩ／Ｏリフレッシュフレーム１８０に含まれるデータの抽出や加工などを行う受信処理とを含む。Ｉ／Ｏリフレッシュ処理２１０において送信処理が完了すると、プロセッサ１０２は、Ｉ／Ｏリフレッシュフレーム１８０の送信要求を制御回路１１０へ発行する（シーケンスＳＱ２）。制御回路１１０は、この送信要求に応答して、起動指令を通信回路１２０へ与えることで、通信回路１２０からＩ／Ｏリフレッシュフレーム１８０を送信する（シーケンスＳＱ４）。その後、通信回路１２０は、ローカルネットワーク１２６を一巡後のＩ／Ｏリフレッシュフレーム１８０を受信すると、制御回路１１０を介して、完了通知をプロセッサ１０２へ出力する（シーケンスＳＱ６）。完了通知に応答して、プロセッサ１０２は、Ｉ／Ｏリフレッシュ処理２１０の受信処理を実行する。受信処理の実行完了により、Ｉ／Ｏリフレッシュ処理２１０の実行は終了する。このようなＩ／Ｏリフレッシュ処理２１０が一定周期毎に繰返される。なお、Ｉ／Ｏリフレッシュ処理２１０に要する時間を考慮して、Ｉ／Ｏリフレッシュ処理２１０を繰返し実行する一定周期の長さが決定される。

図４に示す例では、先のＩ／Ｏリフレッシュ処理２１０の実行後、後続のＩ／Ｏリフレッシュ処理２１０の実行開始前に、イベントフレーム送信処理２２０が実行された場合を示している。なお、図４には、高優先処理および低優先処理が並列実行可能な、マルチコアまたはマルチプロセッサからなるプロセッサ１０２を採用した場合の処理例を示す。

イベントフレーム送信処理２２０において、イベントフレーム１９０に含まれるデータの収集や加工などを行う処理が実行され、その処理が完了すると、プロセッサ１０２は、イベントフレーム１９０の送信要求を制御回路１１０へ発行する（シーケンスＳＱ８）。制御回路１１０は、この送信要求に応答して、起動指令を通信回路１２０へ与えることで、通信回路１２０からイベントフレーム１９０を送信する（シーケンスＳＱ１０）。

このとき、図４に示すように、イベントフレーム送信処理２２０の完了タイミングが、後続のＩ／Ｏリフレッシュ処理２１０の実行開始より後にずれ込んでしまうと、Ｉ／Ｏリフレッシュフレーム１８０の送信タイミングがずれてしまう。すなわち、後続のＩ／Ｏリフレッシュ処理２１０において送信処理が完了すると、プロセッサ１０２は、Ｉ／Ｏリフレッシュフレーム１８０の送信要求を制御回路１１０へ発行する（シーケンスＳＱ１２）。このとき、通信回路１２０はイベントフレーム１９０の送信処理中であるため、制御回路１１０は、即座には、通信回路１２０へ起動指令を与えることができない。そのため、制御回路１１０は、通信回路１２０でのイベントフレーム１９０の送信処理の完了まで待機した後に、起動指令を通信回路１２０へ与えることで、通信回路１２０からＩ／Ｏリフレッシュフレーム１８０を送信する（シーケンスＳＱ１４）。その後、通信回路１２０は、ローカルネットワーク１２６を一巡後のＩ／Ｏリフレッシュフレーム１８０を受信すると、制御回路１１０を介して、完了通知をプロセッサ１０２へ出力する（シーケンスＳＱ１６）。

このように、プロセッサ１０２においては、異なる優先度を設定することで、Ｉ／Ｏリフレッシュフレーム１８０が一定周期で送信されるように（すなわち、通信周期に時間ゆらぎが生じないように）しているが、低優先処理であっても、イベントフレーム送信処理２２０が並列的に実行されることで、Ｉ／Ｏリフレッシュフレーム１８０の送信タイミングが影響を受ける可能性がある。

特に、プロセッサ１０２でのプログラム実行には、時間ゆらぎがあるので、イベントフレーム送信処理２２０の実行タイミングなどを正確に管理することは容易でははい。

そこで、本実施の形態に係るＰＬＣ１においては、制御回路１１０に以下のような機能を搭載することで、Ｉ／Ｏリフレッシュフレーム１８０が一定周期で送信されることを保証する。

＜Ｅ．禁止期間の採用＞
本実施の形態に係るＰＬＣ１においては、Ｉ／Ｏリフレッシュフレーム１８０の送信周期（すなわち、Ｉ／Ｏリフレッシュ処理２１０の実行周期）に対応付けて、イベントフレーム送信要求（第２要求）を無効化する禁止期間を設定する。このような禁止期間は、プロセッサ１０２とは独立した制御回路１１０によって設定される。これにより、プロセッサ１０２でのプログラム実行において生じる時間ゆらぎの影響を受けることなく、Ｉ／Ｏリフレッシュフレーム１８０の送信周期を保証できる。

図５は、本実施の形態に係るＰＬＣ１における通信フレームの送信に係る処理を説明するためのタイムチャートである。図５には、図４と同様に、Ｉ／Ｏリフレッシュ処理２１０およびイベントフレーム送信処理２２０がプロセッサ１０２で実行される状態を示す。

本実施の形態においては、制御回路１１０は、Ｉ／Ｏリフレッシュフレーム１８０の送信周期（すなわち、Ｉ／Ｏリフレッシュ処理２１０の実行周期）に対応付けて、Ｉ／Ｏリフレッシュフレーム１８０以外の通信フレームの送信を禁止する期間（禁止期間２００）を設定する。この禁止期間２００の設定によって、イベントフレーム送信要求を含む、Ｉ／Ｏリフレッシュフレーム１８０以外の通信フレームの送信要求が無効化される。

但し、状況によっては、禁止期間２００において、イベントフレーム送信要求を無効化する一方で、Ｉ／Ｏリフレッシュフレーム１８０以外の優先度の高い通信フレームについては、その送信要求を有効化してもよい。

禁止期間２００において、イベントフレーム送信処理２２０の完了後にプロセッサ１０２がイベントフレーム１９０の送信要求を制御回路１１０へ発行した（シーケンスＳＱ８）としても、制御回路１１０は、起動指令を通信回路１２０へ与えることはない。そして、禁止期間２００から外れると、制御回路１１０は、先に受信していたイベントフレーム１９０の送信要求に応答して、起動指令を通信回路１２０へ与えることで、通信回路１２０からイベントフレーム１９０を送信する（シーケンスＳＱ１０）。

つまり、制御回路１１０は、禁止期間２００内にイベントフレーム送信要求（第２要求）を受信すると、当該受信したイベントフレーム送信要求に応じた通信回路１２０の起動を、禁止期間２００の終了後まで延期する。このような延期処理によって、Ｉ／Ｏリフレッシュフレーム１８０の送信処理が待たされるようなことがない。

一方、後続のＩ／Ｏリフレッシュ処理２１０において送信処理が完了すると、プロセッサ１０２は、Ｉ／Ｏリフレッシュフレーム１８０の送信要求を制御回路１１０へ発行する（シーケンスＳＱ１２）。Ｉ／Ｏリフレッシュフレーム１８０の送信要求に対しては、禁止期間２００が設定されているか否かについては影響を与えないので、制御回路１１０は、その送信要求に応答して、起動指令を通信回路１２０へ与えることで、通信回路１２０からＩ／Ｏリフレッシュフレーム１８０を送信する（シーケンスＳＱ１４）。その後、通信回路１２０は、ローカルネットワーク１２６を一巡後のＩ／Ｏリフレッシュフレーム１８０を受信すると、制御回路１１０を介して、完了通知をプロセッサ１０２へ出力する（シーケンスＳＱ１６）。完了通知に応答して、プロセッサ１０２は、Ｉ／Ｏリフレッシュ処理２１０の受信処理を実行する。

このように、Ｉ／Ｏリフレッシュフレーム１８０の送信処理の前後を含む一定期間を禁止期間２００として設定し、Ｉ／Ｏリフレッシュフレーム１８０の送信要求以外の送信要求（この例では、イベントフレーム１９０の送信要求）を実質的に無効化することで、Ｉ／Ｏリフレッシュフレーム１８０を一定周期で繰返し送信することができる。なお、禁止期間２００中に、イベントフレーム１９０の送信要求が発行された場合には、その禁止期間２００が終了後すぐに、イベントフレーム１９０を送信するための起動指令が通信回路１２０へ与えられる。

禁止期間２００は、Ｉ／Ｏリフレッシュ処理２１０の実行開始タイミングより前のタイミング（ΔＴだけ前）から設定される。つまり、制御回路１１０は、Ｉ／Ｏリフレッシュ処理２１０（第１処理）の実行タイミングより予め定められた時間ΔＴだけ前もって禁止期間２００を開始する。このΔＴの長さは、先行して実行され得るイベントフレーム送信処理２２０によって発行されるイベントフレーム１９０の処理に要する時間の長さを考慮して決定される。

図６は、本実施の形態に係るＰＬＣ１における通信フレームの送信に係る別の処理を説明するためのタイムチャートである。図６には、高優先処理および低優先処理のうちいずれか一方のみを実行可能なプロセッサ１０２（すなわち、シングルコアまたは単一のプロセッサ）を採用した場合の処理例を示す。この例においても、周期的に実行される高優先処理の間に低優先処理が実行される。この合間に実行される低優先処理からのイベントフレーム１９０の送信要求（シーケンスＳＱ８）によっても、後続の高優先処理の送信処理が影響を受ける場合がある。そのため、高優先処理であるＩ／Ｏリフレッシュ処理２１０の実行開始タイミングより前のタイミング（ΔＴだけ前）を含む禁止期間２００が設定されることで、Ｉ／Ｏリフレッシュフレーム１８０の送信処理に生じ得る時間ゆらぎを低減できる。

図５および図６に示すように、プロセッサ１０２での処理実行とは独立して、制御回路１１０を用いて、Ｉ／Ｏリフレッシュフレーム１８０およびイベントフレーム１９０の送信タイミングなどを管理することで、送信タイミングに生じる時間ゆらぎを低減できる。これによって、同一のローカルネットワーク１２６上でイベントフレーム１９０が送信される場合であっても、Ｉ／Ｏリフレッシュフレーム１８０の送信周期を安定して一定に維持できる。

＜Ｆ．禁止期間の設定方法＞
次に、図５に示す禁止期間２００を設定する方法の一例について説明する。図７は、本実施の形態に係るＰＬＣ１における禁止期間の設定方法を説明するための模式図である。

図７（Ａ）を参照して、制御回路１１０は、プロセッサ１０２でのプログラムの実行タイミングを管理するスケジューラから、Ｉ／Ｏリフレッシュ処理２１０の実行開始タイミングｔ１および実行終了タイミングｔ２を取得する。また、制御回路１１０は、メモリ１０４に格納されているコンフィギュレーション１０８を参照して、Ｉ／Ｏリフレッシュ処理２１０が繰返し実行される周期の長さを取得する。禁止期間２００を開始するΔＴの長さは、任意の方法で予め設定される。

このような時間に関するパラメータが取得または設定されることで、図７（Ｂ）に示すように、Ｉ／Ｏリフレッシュ処理２１０の実行タイミングに関連付けて、禁止期間２００が設定される。この禁止期間２００の期間長さは、制御回路１１０に含まれるタイマ１１４に期間長さおよびタイミング（位相）などが設定されることで規定される。

このように、制御回路１１０は、プロセッサ１０２でのＩ／Ｏリフレッシュ処理２１０（第１処理）およびイベントフレーム送信処理２２０（第２処理）の実行を管理するスケジューラから、Ｉ／Ｏリフレッシュ処理２１０（第１処理）の実行タイミングを取得することで、禁止期間２００を設定してもよい。

禁止期間２００の期間長さ、開始タイミング、終了タイミングなどについては、予め計算された上で事前設定されてもよいし、プロセッサ１０２においてＩ／Ｏリフレッシュ処理２１０が１回〜数回実行された結果に基づいて、動的に設定されてもよい。また、事前設定される場合であっても、Ｉ／Ｏリフレッシュ処理２１０の実行結果に応じて、そのタイミングの変動（ゆらぎ）などを考慮して、パラメータなどを適宜変更するようにしてもよい。

禁止期間２００の期間長さ、開始タイミング、終了タイミングなどを事前設定する場合には、ＰＬＣ１で実行されるプログラムの開発やモニタなどを行うサポート装置上で事前に計算してもよいし、制御回路１１０に事前設定を行うためのロジックを含む演算回路を実装しておいてもよい。あるいは、プロセッサ１０２で実行されるシステムプログラム１０６によって、禁止期間２００の期間長さ、開始タイミング、終了タイミングなどを事前計算するようにしてもよい。

＜Ｇ．禁止期間の通知＞
次に、プロセッサ１０２において実行される処理に対して、制御回路１１０が設定する禁止期間２００の通知について説明する。

図５を参照して説明したように、基本的には、プロセッサ１０２において実行されるＩ／Ｏリフレッシュ処理２１０およびイベントフレーム送信処理２２０に対して、制御回路１１０が設定する禁止期間２００を通知する必要はない。すなわち、Ｉ／Ｏリフレッシュ処理２１０およびイベントフレーム送信処理２２０は、それぞれの処理の実行結果に従って、Ｉ／Ｏリフレッシュフレーム送信要求およびイベントフレーム送信要求を発行すればよい。これらのフレーム送信要求を受信した制御回路１１０は、その受信したタイミングが禁止期間２００内であるか否かに応じて、受信したフレーム送信要求を処理する。つまり、禁止期間２００内に、Ｉ／Ｏリフレッシュフレーム送信要求ではないイベントフレーム送信要求を受信すると、禁止期間２００が終了するまで、イベントフレーム送信要求に基づく起動指令を通信回路１２０へ与えることを延期する。

このように、本実施の形態に係るＰＬＣ１においては、設定される禁止期間２００をプロセッサ１０２において実行される処理（プログラム）に対して明示的に通知する必要はなく、これによって、プロセッサ１０２において実行される各プログラムについても、禁止期間２００を考慮して作成する必要がないため、実装を容易化できる。

但し、制御回路１１０が設定する禁止期間２００をプロセッサ１０２において実行される各プログラムに対して明示的に通知するようにしてもよい。この場合には、例えば、制御回路１１０およびプロセッサ１０２がともにアクセス可能なバッファ領域などに、禁止期間２００が設定中であるか否か（すなわち、禁止期間２００の期間内であるか否か）を示すフラグなどを予め用意しておき、制御回路１１０がそのフラグの値を都度更新するとともに、プロセッサ１０２で実行される各プログラムがそのフラグの値に基づいてフレーム送信要求を発行するか否かを判断するような処理を実装すればよい。もちろん、このようなフラグを用いる構成に限定されず、任意の通知方法を採用できる。

＜Ｈ．第１変形例＞
上述の実施の形態においては、プロセッサ１０２と制御回路１１０との組合せによって、通信回路１２０による通信フレームの送信処理を制御する構成について例示したが、プロセッサ１０２および制御回路１１０を２つのプロセッサまたはコアで実現してもよい。

図８は、本実施の形態の第１変形例に係るＰＬＣ１Ａの要部構成を示す模式図である。図８を参照して、ＣＰＵユニット１００Ａは、プロセッサ１０３と、メモリ１０４と、通信回路１２０とを含む。ＣＰＵユニット１００Ａは、第１コア１０３Ａおよび第２コア１０３Ｂを含む。

第１コア１０３Ａは、図１に示すプロセッサ１０２に相当する機能、すなわち、Ｉ／Ｏリフレッシュ処理２１０およびイベントフレーム送信処理２２０を実行する。一方、第２コア１０３Ｂは、図１に示す制御回路１１０に相当する機能、すなわち、第１コア１０３Ａで実行されるＩ／Ｏリフレッシュ処理２１０およびイベントフレーム送信処理２２０からのフレーム送信要求を受けて、通信回路１２０を起動する処理を実行する。このとき、第２コア１０３Ｂは、上述したような禁止期間２００を設定する。

このように、第１コア１０３Ａおよび第２コア１０３Ｂがそれぞれ異なる機能を提供することで、上述したような本実施の形態に係る禁止期間２００の設定を含む、通信フレームの送信処理を実現する。

なお、図８には、単一のプロセッサ１０３に含まれる第１コア１０３Ａおよび第２コア１０３Ｂを用いて、本実施の形態に係る禁止期間の設定処理を実現する構成について例示したが、これに限らず、第１および第２プロセッサを含む複数のプロセッサを実装するとともに、第１プロセッサが第１コア１０３Ａの処理を担当し、第２プロセッサが第２コア１０３Ｂの処理を担当するようにしてもよい。

図８に示すような構成は、例えば、汎用コンピュータに通信ボードなどを装着して、ＣＰＵユニット１００に相当する構成を実現するような場合に好適である。

＜Ｉ．第２変形例＞
上述においては、ＣＰＵユニット１００とローカルネットワーク１２６を介して接続された１または複数の機能ユニット１５０に対して、通信フレーム（Ｉ／Ｏリフレッシュフレーム１８０およびイベントフレーム１９０）を送信する構成について主として説明した。しかしながら、フィールドネットワークを介して接続される１または複数の機能ユニット１５０に対しても、同様のスキームを適用可能である。

図９は、本実施の形態の第２変形例に係るＰＬＣ１Ｂの要部構成を示す模式図である。図９を参照して、ＰＬＣ１ＢのＣＰＵユニット１００Ｂは、１または複数の機能ユニット１５０に接続されるローカルネットワーク１２６を制御する通信回路１２０Ａと、リモートＩ／Ｏ装置（通信カプラユニット１７０および１または複数の機能ユニット１５０）に接続されるフィールドネットワーク１２８を制御する通信回路１２０Ｂとを含む。通信回路１２０Ａおよび通信回路１２０Ｂに対して、制御回路１１０Ｂが起動指令を与える。

このような構成においても、ＣＰＵユニット１００Ｂのプロセッサ１０２は、Ｉ／Ｏリフレッシュ処理２１０およびイベントフレーム送信処理２２０を実行することで、Ｉ／Ｏリフレッシュフレーム送信要求およびイベントフレーム送信要求をそれぞれ発行する。制御回路１１０Ｂは、ローカルネットワーク１２６およびフィールドネットワーク１２８の別に、上述の禁止期間を設定するとともに、何らかのフレーム送信要求を受信すると、禁止期間の期間内であるか否かに応じて、受信したフレーム送信要求を処理する。基本的な処理は、上述の実施の形態と同様であるので、詳細な説明は繰返さない。

このように、本実施の形態に係る禁止期間の設定処理は、ＣＰＵユニット１００とローカルネットワーク１２６を介して接続されている機能ユニット１５０に対する通信フレームの送信処理だけではなく、フィールドネットワーク１２８を介して接続されている機能ユニット１５０に対する通信フレームの送信処理に対しても適用可能である。

説明の便宜上、図９には、ローカルネットワーク１２６およびフィールドネットワーク１２８の両方を備えるＣＰＵユニット１００を例示するが、フィールドネットワーク１２８のみを備えるＣＰＵユニット１００に対しても、同様に適用可能である。

＜Ｊ．利点＞
本実施の形態に係るＰＬＣ１においては、Ｉ／Ｏリフレッシュフレームの送信周期（すなわち、Ｉ／Ｏリフレッシュ処理の実行周期）に対応付けて、Ｉ／Ｏリフレッシュフレーム以外の通信フレームの送信を禁止する禁止期間を設定する。このような禁止期間は、プロセッサ１０２とは独立した制御回路１１０によって設定される。これにより、プロセッサ１０２でのプログラム実行において生じる時間ゆらぎの影響を受けることなく、Ｉ／Ｏリフレッシュフレームの送信周期を保証できる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１Ａ，１Ｂ ＰＬＣ、１００，１００Ａ，１００Ｂ ＣＰＵユニット、１０１ 演算処理部、１０２，１０３ プロセッサ、１０３Ａ 第１コア、１０３Ｂ 第２コア、１０４ メモリ、１０６ システムプログラム、１０７ ユーザプログラム、１０８ コンフィギュレーション、１１０，１１０Ｂ 制御回路、１１２ 要求キュー、１１４ タイマ、１２０，１２０Ａ，１２０Ｂ，１６０ 通信回路、１２６ ローカルネットワーク、１２８ フィールドネットワーク、１５０ 機能ユニット、１５６ 機能モジュール、１５８ Ｉ／Ｏインターフェイス、１６２，１６４ 送受信ポート、１６６ 送受信コントローラ、１７０ 通信カプラユニット、１８０ Ｉ／Ｏリフレッシュフレーム、１９０ イベントフレーム、２００ 禁止期間、２１０ Ｉ／Ｏリフレッシュ処理、２２０ イベントフレーム送信処理。

Claims (8)

1. 制御装置を構成する演算装置であって、
   通信線を介して１または複数の機能ユニットとデータを遣り取りするための通信回路と、
   前記通信線を介してデータを送信または受信するための第１要求を予め定められた周期毎に発行するための第１処理と、予め定められた条件が満たされたときに前記通信線を介してデータを送信するための第２要求を発行する第２処理とを実行するプロセッサと、
   前記プロセッサにより発行される前記第１要求および前記第２要求に応答して、前記通信回路を起動する制御回路とを備え、
   前記制御回路は、前記第１処理の実行周期に対応付けて、前記第２要求を無効化する禁止期間を設定する手段を備える、演算装置。
2. 前記制御回路は、前記禁止期間内に前記第２要求を受信すると、当該受信した第２要求に応じた前記通信回路の起動を、当該禁止期間の終了後まで延期する、請求項１に記載の演算装置。
3. 前記制御回路は、前記第１処理の実行タイミングより予め定められた時間だけ前もって前記禁止期間を開始する、請求項１または２に記載の演算装置。
4. 前記制御回路は、前記プロセッサでの前記第１処理および前記第２処理の実行を管理するスケジューラから、前記第１処理の実行タイミングを取得して、前記禁止期間を設定する、請求項１〜３のいずれか１項に記載の演算装置。
5. 前記第１要求は、前記１または複数の機能ユニットへデータを送信するための要求、および、前記１または複数の機能ユニットが保持しているデータを取得するための要求、のうち少なくとも一方を含む、請求項１〜４のいずれか１項に記載の演算装置。
6. 前記第１要求は、前記１または複数の機能ユニットのうち、特定の機能ユニットへメッセージを送信するための要求を含む、請求項１〜５のいずれか１項に記載の演算装置。
7. 前記制御回路は、ＦＰＧＡまたはＡＳＩＣを用いて実装される、請求項１〜６のいずれか１項に記載の演算装置。
8. 制御装置であって、
   演算装置と、
   １または複数の機能ユニットとを備え、
   前記演算装置は、
   通信線を介して前記１または複数の機能ユニットとデータを遣り取りするための通信回路と、
   前記通信線を介してデータを送信または受信するための第１要求を予め定められた周期毎に発行するための第１処理と、予め定められた条件が満たされたときに前記通信線を介してデータを送信するための第２要求を発行する第２処理とを実行するプロセッサと、
   前記プロセッサにより発行される前記第１要求および前記第２要求に応答して、前記通信回路を起動する制御回路とを備え、
   前記制御回路は、前記第１処理の実行周期に対応付けて、前記第２要求を無効化する禁止期間を設定する手段を備える、制御装置。

Images